drivers/net/wireless/ath/ath9k/xmit.c

   1 /*
   2  * Copyright (c) 2008-2009 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #include "ath9k.h"
  18
  19 #define BITS_PER_BYTE           8
  20 #define OFDM_PLCP_BITS          22
  21 #define HT_RC_2_MCS(_rc)        ((_rc) & 0x0f)
  22 #define HT_RC_2_STREAMS(_rc)    ((((_rc) & 0x78) >> 3) + 1)
  23 #define L_STF                   8
  24 #define L_LTF                   8
  25 #define L_SIG                   4
  26 #define HT_SIG                  8
  27 #define HT_STF                  4
  28 #define HT_LTF(_ns)             (4 * (_ns))
  29 #define SYMBOL_TIME(_ns)        ((_ns) << 2) /* ns * 4 us */
  30 #define SYMBOL_TIME_HALFGI(_ns) (((_ns) * 18 + 4) / 5)  /* ns * 3.6 us */
  31 #define NUM_SYMBOLS_PER_USEC(_usec) (_usec >> 2)
  32 #define NUM_SYMBOLS_PER_USEC_HALFGI(_usec) (((_usec*5)-4)/18)
  33
  34 #define OFDM_SIFS_TIME              16
  35
  36 static u32 bits_per_symbol[][2] = {
  37         /* 20MHz 40MHz */
  38         {    26,   54 },     /*  0: BPSK */
  39         {    52,  108 },     /*  1: QPSK 1/2 */
  40         {    78,  162 },     /*  2: QPSK 3/4 */
  41         {   104,  216 },     /*  3: 16-QAM 1/2 */
  42         {   156,  324 },     /*  4: 16-QAM 3/4 */
  43         {   208,  432 },     /*  5: 64-QAM 2/3 */
  44         {   234,  486 },     /*  6: 64-QAM 3/4 */
  45         {   260,  540 },     /*  7: 64-QAM 5/6 */
  46         {    52,  108 },     /*  8: BPSK */
  47         {   104,  216 },     /*  9: QPSK 1/2 */
  48         {   156,  324 },     /* 10: QPSK 3/4 */
  49         {   208,  432 },     /* 11: 16-QAM 1/2 */
  50         {   312,  648 },     /* 12: 16-QAM 3/4 */
  51         {   416,  864 },     /* 13: 64-QAM 2/3 */
  52         {   468,  972 },     /* 14: 64-QAM 3/4 */
  53         {   520, 1080 },     /* 15: 64-QAM 5/6 */
  54 };
  55
  56 #define IS_HT_RATE(_rate)     ((_rate) & 0x80)
  57
  58 static void ath_tx_send_ht_normal(struct ath_softc *sc, struct ath_txq *txq,
  59                                   struct ath_atx_tid *tid,
  60                                   struct list_head *bf_head);
  61 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
  62                                 struct ath_txq *txq, struct list_head *bf_q,
  63                                 struct ath_tx_status *ts, int txok, int sendbar);
  64 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
  65                              struct list_head *head);
  66 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf);
  67 static int ath_tx_num_badfrms(struct ath_softc *sc, struct ath_buf *bf,
  68                               struct ath_tx_status *ts, int txok);
  69 static void ath_tx_rc_status(struct ath_buf *bf, struct ath_tx_status *ts,
  70                              int nbad, int txok, bool update_rc);
  71
  72 enum {
  73         MCS_DEFAULT,
  74         MCS_HT40,
  75         MCS_HT40_SGI,
  76 };
  77
  78 static int ath_max_4ms_framelen[3][16] = {
  79         [MCS_DEFAULT] = {
  80                 3216,  6434,  9650,  12868, 19304, 25740,  28956,  32180,
  81                 6430,  12860, 19300, 25736, 38600, 51472,  57890,  64320,
  82         },
  83         [MCS_HT40] = {
  84                 6684,  13368, 20052, 26738, 40104, 53476,  60156,  66840,
  85                 13360, 26720, 40080, 53440, 80160, 106880, 120240, 133600,
  86         },
  87         [MCS_HT40_SGI] = {
  88                 /* TODO: Only MCS 7 and 15 updated, recalculate the rest */
  89                 6684,  13368, 20052, 26738, 40104, 53476,  60156,  74200,
  90                 13360, 26720, 40080, 53440, 80160, 106880, 120240, 148400,
  91         }
  92 };
  93
  94
  95 /*********************/
  96 /* Aggregation logic */
  97 /*********************/
  98
  99 static void ath_tx_queue_tid(struct ath_txq *txq, struct ath_atx_tid *tid)
 100 {
 101         struct ath_atx_ac *ac = tid->ac;
 102
 103         if (tid->paused)
 104                 return;
 105
 106         if (tid->sched)
 107                 return;
 108
 109         tid->sched = true;
 110         list_add_tail(&tid->list, &ac->tid_q);
 111
 112         if (ac->sched)
 113                 return;
 114
 115         ac->sched = true;
 116         list_add_tail(&ac->list, &txq->axq_acq);
 117 }
 118
 119 static void ath_tx_pause_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
 120 {
 121         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
 122
 123         spin_lock_bh(&txq->axq_lock);
 124         tid->paused++;
 125         spin_unlock_bh(&txq->axq_lock);
 126 }
 127
 128 static void ath_tx_resume_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
 129 {
 130         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
 131
 132         BUG_ON(tid->paused <= 0);
 133         spin_lock_bh(&txq->axq_lock);
 134
 135         tid->paused--;
 136
 137         if (tid->paused > 0)
 138                 goto unlock;
 139
 140         if (list_empty(&tid->buf_q))
 141                 goto unlock;
 142
 143         ath_tx_queue_tid(txq, tid);
 144         ath_txq_schedule(sc, txq);
 145 unlock:
 146         spin_unlock_bh(&txq->axq_lock);
 147 }
 148
 149 static void ath_tx_flush_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
 150 {
 151         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
 152         struct ath_buf *bf;
 153         struct list_head bf_head;
 154         INIT_LIST_HEAD(&bf_head);
 155
 156         BUG_ON(tid->paused <= 0);
 157         spin_lock_bh(&txq->axq_lock);
 158
 159         tid->paused--;
 160
 161         if (tid->paused > 0) {
 162                 spin_unlock_bh(&txq->axq_lock);
 163                 return;
 164         }
 165
 166         while (!list_empty(&tid->buf_q)) {
 167                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
 168                 BUG_ON(bf_isretried(bf));
 169                 list_move_tail(&bf->list, &bf_head);
 170                 ath_tx_send_ht_normal(sc, txq, tid, &bf_head);
 171         }
 172
 173         spin_unlock_bh(&txq->axq_lock);
 174 }
 175
 176 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
 177                               int seqno)
 178 {
 179         int index, cindex;
 180
 181         index  = ATH_BA_INDEX(tid->seq_start, seqno);
 182         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
 183
 184         tid->tx_buf[cindex] = NULL;
 185
 186         while (tid->baw_head != tid->baw_tail && !tid->tx_buf[tid->baw_head]) {
 187                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
 188                 INCR(tid->baw_head, ATH_TID_MAX_BUFS);
 189         }
 190 }
 191
 192 static void ath_tx_addto_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
 193                              struct ath_buf *bf)
 194 {
 195         int index, cindex;
 196
 197         if (bf_isretried(bf))
 198                 return;
 199
 200         index  = ATH_BA_INDEX(tid->seq_start, bf->bf_seqno);
 201         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
 202
 203         BUG_ON(tid->tx_buf[cindex] != NULL);
 204         tid->tx_buf[cindex] = bf;
 205
 206         if (index >= ((tid->baw_tail - tid->baw_head) &
 207                 (ATH_TID_MAX_BUFS - 1))) {
 208                 tid->baw_tail = cindex;
 209                 INCR(tid->baw_tail, ATH_TID_MAX_BUFS);
 210         }
 211 }
 212
 213 /*
 214  * TODO: For frame(s) that are in the retry state, we will reuse the
 215  * sequence number(s) without setting the retry bit. The
 216  * alternative is to give up on these and BAR the receiver's window
 217  * forward.
 218  */
 219 static void ath_tid_drain(struct ath_softc *sc, struct ath_txq *txq,
 220                           struct ath_atx_tid *tid)
 221
 222 {
 223         struct ath_buf *bf;
 224         struct list_head bf_head;
 225         struct ath_tx_status ts;
 226
 227         memset(&ts, 0, sizeof(ts));
 228         INIT_LIST_HEAD(&bf_head);
 229
 230         for (;;) {
 231                 if (list_empty(&tid->buf_q))
 232                         break;
 233
 234                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
 235                 list_move_tail(&bf->list, &bf_head);
 236
 237                 if (bf_isretried(bf))
 238                         ath_tx_update_baw(sc, tid, bf->bf_seqno);
 239
 240                 spin_unlock(&txq->axq_lock);
 241                 ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 0);
 242                 spin_lock(&txq->axq_lock);
 243         }
 244
 245         tid->seq_next = tid->seq_start;
 246         tid->baw_tail = tid->baw_head;
 247 }
 248
 249 static void ath_tx_set_retry(struct ath_softc *sc, struct ath_txq *txq,
 250                              struct ath_buf *bf)
 251 {
 252         struct sk_buff *skb;
 253         struct ieee80211_hdr *hdr;
 254
 255         bf->bf_state.bf_type |= BUF_RETRY;
 256         bf->bf_retries++;
 257         TX_STAT_INC(txq->axq_qnum, a_retries);
 258
 259         skb = bf->bf_mpdu;
 260         hdr = (struct ieee80211_hdr *)skb->data;
 261         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_RETRY);
 262 }
 263
 264 static struct ath_buf* ath_clone_txbuf(struct ath_softc *sc, struct ath_buf *bf)
 265 {
 266         struct ath_buf *tbf;
 267
 268         spin_lock_bh(&sc->tx.txbuflock);
 269         if (WARN_ON(list_empty(&sc->tx.txbuf))) {
 270                 spin_unlock_bh(&sc->tx.txbuflock);
 271                 return NULL;
 272         }
 273         tbf = list_first_entry(&sc->tx.txbuf, struct ath_buf, list);
 274         list_del(&tbf->list);
 275         spin_unlock_bh(&sc->tx.txbuflock);
 276
 277         ATH_TXBUF_RESET(tbf);
 278
 279         tbf->aphy = bf->aphy;
 280         tbf->bf_mpdu = bf->bf_mpdu;
 281         tbf->bf_buf_addr = bf->bf_buf_addr;
 282         *(tbf->bf_desc) = *(bf->bf_desc);
 283         tbf->bf_state = bf->bf_state;
 284         tbf->bf_dmacontext = bf->bf_dmacontext;
 285
 286         return tbf;
 287 }
 288
 289 static void ath_tx_complete_aggr(struct ath_softc *sc, struct ath_txq *txq,
 290                                  struct ath_buf *bf, struct list_head *bf_q,
 291                                  struct ath_tx_status *ts, int txok)
 292 {
 293         struct ath_node *an = NULL;
 294         struct sk_buff *skb;
 295         struct ieee80211_sta *sta;
 296         struct ieee80211_hw *hw;
 297         struct ieee80211_hdr *hdr;
 298         struct ieee80211_tx_info *tx_info;
 299         struct ath_atx_tid *tid = NULL;
 300         struct ath_buf *bf_next, *bf_last = bf->bf_lastbf;
 301         struct list_head bf_head, bf_pending;
 302         u16 seq_st = 0, acked_cnt = 0, txfail_cnt = 0;
 303         u32 ba[WME_BA_BMP_SIZE >> 5];
 304         int isaggr, txfail, txpending, sendbar = 0, needreset = 0, nbad = 0;
 305         bool rc_update = true;
 306
 307         skb = bf->bf_mpdu;
 308         hdr = (struct ieee80211_hdr *)skb->data;
 309
 310         tx_info = IEEE80211_SKB_CB(skb);
 311         hw = bf->aphy->hw;
 312
 313         rcu_read_lock();
 314
 315         /* XXX: use ieee80211_find_sta! */
 316         sta = ieee80211_find_sta_by_hw(hw, hdr->addr1);
 317         if (!sta) {
 318                 rcu_read_unlock();
 319                 return;
 320         }
 321
 322         an = (struct ath_node *)sta->drv_priv;
 323         tid = ATH_AN_2_TID(an, bf->bf_tidno);
 324
 325         isaggr = bf_isaggr(bf);
 326         memset(ba, 0, WME_BA_BMP_SIZE >> 3);
 327
 328         if (isaggr && txok) {
 329                 if (ts->ts_flags & ATH9K_TX_BA) {
 330                         seq_st = ts->ts_seqnum;
 331                         memcpy(ba, &ts->ba_low, WME_BA_BMP_SIZE >> 3);
 332                 } else {
 333                         /*
 334                          * AR5416 can become deaf/mute when BA
 335                          * issue happens. Chip needs to be reset.
 336                          * But AP code may have sychronization issues
 337                          * when perform internal reset in this routine.
 338                          * Only enable reset in STA mode for now.
 339                          */
 340                         if (sc->sc_ah->opmode == NL80211_IFTYPE_STATION)
 341                                 needreset = 1;
 342                 }
 343         }
 344
 345         INIT_LIST_HEAD(&bf_pending);
 346         INIT_LIST_HEAD(&bf_head);
 347
 348         nbad = ath_tx_num_badfrms(sc, bf, ts, txok);
 349         while (bf) {
 350                 txfail = txpending = 0;
 351                 bf_next = bf->bf_next;
 352
 353                 if (ATH_BA_ISSET(ba, ATH_BA_INDEX(seq_st, bf->bf_seqno))) {
 354                         /* transmit completion, subframe is
 355                          * acked by block ack */
 356                         acked_cnt++;
 357                 } else if (!isaggr && txok) {
 358                         /* transmit completion */
 359                         acked_cnt++;
 360                 } else {
 361                         if (!(tid->state & AGGR_CLEANUP) &&
 362                             ts->ts_flags != ATH9K_TX_SW_ABORTED) {
 363                                 if (bf->bf_retries < ATH_MAX_SW_RETRIES) {
 364                                         ath_tx_set_retry(sc, txq, bf);
 365                                         txpending = 1;
 366                                 } else {
 367                                         bf->bf_state.bf_type |= BUF_XRETRY;
 368                                         txfail = 1;
 369                                         sendbar = 1;
 370                                         txfail_cnt++;
 371                                 }
 372                         } else {
 373                                 /*
 374                                  * cleanup in progress, just fail
 375                                  * the un-acked sub-frames
 376                                  */
 377                                 txfail = 1;
 378                         }
 379                 }
 380
 381                 if (bf_next == NULL) {
 382                         /*
 383                          * Make sure the last desc is reclaimed if it
 384                          * not a holding desc.
 385                          */
 386                         if (!bf_last->bf_stale)
 387                                 list_move_tail(&bf->list, &bf_head);
 388                         else
 389                                 INIT_LIST_HEAD(&bf_head);
 390                 } else {
 391                         BUG_ON(list_empty(bf_q));
 392                         list_move_tail(&bf->list, &bf_head);
 393                 }
 394
 395                 if (!txpending) {
 396                         /*
 397                          * complete the acked-ones/xretried ones; update
 398                          * block-ack window
 399                          */
 400                         spin_lock_bh(&txq->axq_lock);
 401                         ath_tx_update_baw(sc, tid, bf->bf_seqno);
 402                         spin_unlock_bh(&txq->axq_lock);
 403
 404                         if (rc_update && (acked_cnt == 1 || txfail_cnt == 1)) {
 405                                 ath_tx_rc_status(bf, ts, nbad, txok, true);
 406                                 rc_update = false;
 407                         } else {
 408                                 ath_tx_rc_status(bf, ts, nbad, txok, false);
 409                         }
 410
 411                         ath_tx_complete_buf(sc, bf, txq, &bf_head, ts,
 412                                 !txfail, sendbar);
 413                 } else {
 414                         /* retry the un-acked ones */
 415                         if (bf->bf_next == NULL && bf_last->bf_stale) {
 416                                 struct ath_buf *tbf;
 417
 418                                 tbf = ath_clone_txbuf(sc, bf_last);
 419                                 /*
 420                                  * Update tx baw and complete the frame with
 421                                  * failed status if we run out of tx buf
 422                                  */
 423                                 if (!tbf) {
 424                                         spin_lock_bh(&txq->axq_lock);
 425                                         ath_tx_update_baw(sc, tid,
 426                                                           bf->bf_seqno);
 427                                         spin_unlock_bh(&txq->axq_lock);
 428
 429                                         bf->bf_state.bf_type |= BUF_XRETRY;
 430                                         ath_tx_rc_status(bf, ts, nbad,
 431                                                          0, false);
 432                                         ath_tx_complete_buf(sc, bf, txq,
 433                                                             &bf_head, ts, 0, 0);
 434                                         break;
 435                                 }
 436
 437                                 ath9k_hw_cleartxdesc(sc->sc_ah, tbf->bf_desc);
 438                                 list_add_tail(&tbf->list, &bf_head);
 439                         } else {
 440                                 /*
 441                                  * Clear descriptor status words for
 442                                  * software retry
 443                                  */
 444                                 ath9k_hw_cleartxdesc(sc->sc_ah, bf->bf_desc);
 445                         }
 446
 447                         /*
 448                          * Put this buffer to the temporary pending
 449                          * queue to retain ordering
 450                          */
 451                         list_splice_tail_init(&bf_head, &bf_pending);
 452                 }
 453
 454                 bf = bf_next;
 455         }
 456
 457         if (tid->state & AGGR_CLEANUP) {
 458                 if (tid->baw_head == tid->baw_tail) {
 459                         tid->state &= ~AGGR_ADDBA_COMPLETE;
 460                         tid->state &= ~AGGR_CLEANUP;
 461
 462                         /* send buffered frames as singles */
 463                         ath_tx_flush_tid(sc, tid);
 464                 }
 465                 rcu_read_unlock();
 466                 return;
 467         }
 468
 469         /* prepend un-acked frames to the beginning of the pending frame queue */
 470         if (!list_empty(&bf_pending)) {
 471                 spin_lock_bh(&txq->axq_lock);
 472                 list_splice(&bf_pending, &tid->buf_q);
 473                 ath_tx_queue_tid(txq, tid);
 474                 spin_unlock_bh(&txq->axq_lock);
 475         }
 476
 477         rcu_read_unlock();
 478
 479         if (needreset)
 480                 ath_reset(sc, false);
 481 }
 482
 483 static u32 ath_lookup_rate(struct ath_softc *sc, struct ath_buf *bf,
 484                            struct ath_atx_tid *tid)
 485 {
 486         struct sk_buff *skb;
 487         struct ieee80211_tx_info *tx_info;
 488         struct ieee80211_tx_rate *rates;
 489         u32 max_4ms_framelen, frmlen;
 490         u16 aggr_limit, legacy = 0;
 491         int i;
 492
 493         skb = bf->bf_mpdu;
 494         tx_info = IEEE80211_SKB_CB(skb);
 495         rates = tx_info->control.rates;
 496
 497         /*
 498          * Find the lowest frame length among the rate series that will have a
 499          * 4ms transmit duration.
 500          * TODO - TXOP limit needs to be considered.
 501          */
 502         max_4ms_framelen = ATH_AMPDU_LIMIT_MAX;
 503
 504         for (i = 0; i < 4; i++) {
 505                 if (rates[i].count) {
 506                         int modeidx;
 507                         if (!(rates[i].flags & IEEE80211_TX_RC_MCS)) {
 508                                 legacy = 1;
 509                                 break;
 510                         }
 511
 512                         if (rates[i].flags & IEEE80211_TX_RC_SHORT_GI)
 513                                 modeidx = MCS_HT40_SGI;
 514                         else if (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
 515                                 modeidx = MCS_HT40;
 516                         else
 517                                 modeidx = MCS_DEFAULT;
 518
 519                         frmlen = ath_max_4ms_framelen[modeidx][rates[i].idx];
 520                         max_4ms_framelen = min(max_4ms_framelen, frmlen);
 521                 }
 522         }
 523
 524         /*
 525          * limit aggregate size by the minimum rate if rate selected is
 526          * not a probe rate, if rate selected is a probe rate then
 527          * avoid aggregation of this packet.
 528          */
 529         if (tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE || legacy)
 530                 return 0;
 531
 532         if (sc->sc_flags & SC_OP_BT_PRIORITY_DETECTED)
 533                 aggr_limit = min((max_4ms_framelen * 3) / 8,
 534                                  (u32)ATH_AMPDU_LIMIT_MAX);
 535         else
 536                 aggr_limit = min(max_4ms_framelen,
 537                                  (u32)ATH_AMPDU_LIMIT_MAX);
 538
 539         /*
 540          * h/w can accept aggregates upto 16 bit lengths (65535).
 541          * The IE, however can hold upto 65536, which shows up here
 542          * as zero. Ignore 65536 since we  are constrained by hw.
 543          */
 544         if (tid->an->maxampdu)
 545                 aggr_limit = min(aggr_limit, tid->an->maxampdu);
 546
 547         return aggr_limit;
 548 }
 549
 550 /*
 551  * Returns the number of delimiters to be added to
 552  * meet the minimum required mpdudensity.
 553  */
 554 static int ath_compute_num_delims(struct ath_softc *sc, struct ath_atx_tid *tid,
 555                                   struct ath_buf *bf, u16 frmlen)
 556 {
 557         struct sk_buff *skb = bf->bf_mpdu;
 558         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
 559         u32 nsymbits, nsymbols;
 560         u16 minlen;
 561         u8 flags, rix;
 562         int width, half_gi, ndelim, mindelim;
 563
 564         /* Select standard number of delimiters based on frame length alone */
 565         ndelim = ATH_AGGR_GET_NDELIM(frmlen);
 566
 567         /*
 568          * If encryption enabled, hardware requires some more padding between
 569          * subframes.
 570          * TODO - this could be improved to be dependent on the rate.
 571          *      The hardware can keep up at lower rates, but not higher rates
 572          */
 573         if (bf->bf_keytype != ATH9K_KEY_TYPE_CLEAR)
 574                 ndelim += ATH_AGGR_ENCRYPTDELIM;
 575
 576         /*
 577          * Convert desired mpdu density from microeconds to bytes based
 578          * on highest rate in rate series (i.e. first rate) to determine
 579          * required minimum length for subframe. Take into account
 580          * whether high rate is 20 or 40Mhz and half or full GI.
 581          *
 582          * If there is no mpdu density restriction, no further calculation
 583          * is needed.
 584          */
 585
 586         if (tid->an->mpdudensity == 0)
 587                 return ndelim;
 588
 589         rix = tx_info->control.rates[0].idx;
 590         flags = tx_info->control.rates[0].flags;
 591         width = (flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ? 1 : 0;
 592         half_gi = (flags & IEEE80211_TX_RC_SHORT_GI) ? 1 : 0;
 593
 594         if (half_gi)
 595                 nsymbols = NUM_SYMBOLS_PER_USEC_HALFGI(tid->an->mpdudensity);
 596         else
 597                 nsymbols = NUM_SYMBOLS_PER_USEC(tid->an->mpdudensity);
 598
 599         if (nsymbols == 0)
 600                 nsymbols = 1;
 601
 602         nsymbits = bits_per_symbol[rix][width];
 603         minlen = (nsymbols * nsymbits) / BITS_PER_BYTE;
 604
 605         if (frmlen < minlen) {
 606                 mindelim = (minlen - frmlen) / ATH_AGGR_DELIM_SZ;
 607                 ndelim = max(mindelim, ndelim);
 608         }
 609
 610         return ndelim;
 611 }
 612
 613 static enum ATH_AGGR_STATUS ath_tx_form_aggr(struct ath_softc *sc,
 614                                              struct ath_txq *txq,
 615                                              struct ath_atx_tid *tid,
 616                                              struct list_head *bf_q)
 617 {
 618 #define PADBYTES(_len) ((4 - ((_len) % 4)) % 4)
 619         struct ath_buf *bf, *bf_first, *bf_prev = NULL;
 620         int rl = 0, nframes = 0, ndelim, prev_al = 0;
 621         u16 aggr_limit = 0, al = 0, bpad = 0,
 622                 al_delta, h_baw = tid->baw_size / 2;
 623         enum ATH_AGGR_STATUS status = ATH_AGGR_DONE;
 624
 625         bf_first = list_first_entry(&tid->buf_q, struct ath_buf, list);
 626
 627         do {
 628                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
 629
 630                 /* do not step over block-ack window */
 631                 if (!BAW_WITHIN(tid->seq_start, tid->baw_size, bf->bf_seqno)) {
 632                         status = ATH_AGGR_BAW_CLOSED;
 633                         break;
 634                 }
 635
 636                 if (!rl) {
 637                         aggr_limit = ath_lookup_rate(sc, bf, tid);
 638                         rl = 1;
 639                 }
 640
 641                 /* do not exceed aggregation limit */
 642                 al_delta = ATH_AGGR_DELIM_SZ + bf->bf_frmlen;
 643
 644                 if (nframes &&
 645                     (aggr_limit < (al + bpad + al_delta + prev_al))) {
 646                         status = ATH_AGGR_LIMITED;
 647                         break;
 648                 }
 649
 650                 /* do not exceed subframe limit */
 651                 if (nframes >= min((int)h_baw, ATH_AMPDU_SUBFRAME_DEFAULT)) {
 652                         status = ATH_AGGR_LIMITED;
 653                         break;
 654                 }
 655                 nframes++;
 656
 657                 /* add padding for previous frame to aggregation length */
 658                 al += bpad + al_delta;
 659
 660                 /*
 661                  * Get the delimiters needed to meet the MPDU
 662                  * density for this node.
 663                  */
 664                 ndelim = ath_compute_num_delims(sc, tid, bf_first, bf->bf_frmlen);
 665                 bpad = PADBYTES(al_delta) + (ndelim << 2);
 666
 667                 bf->bf_next = NULL;
 668                 ath9k_hw_set_desc_link(sc->sc_ah, bf->bf_desc, 0);
 669
 670                 /* link buffers of this frame to the aggregate */
 671                 ath_tx_addto_baw(sc, tid, bf);
 672                 ath9k_hw_set11n_aggr_middle(sc->sc_ah, bf->bf_desc, ndelim);
 673                 list_move_tail(&bf->list, bf_q);
 674                 if (bf_prev) {
 675                         bf_prev->bf_next = bf;
 676                         ath9k_hw_set_desc_link(sc->sc_ah, bf_prev->bf_desc,
 677                                                bf->bf_daddr);
 678                 }
 679                 bf_prev = bf;
 680
 681         } while (!list_empty(&tid->buf_q));
 682
 683         bf_first->bf_al = al;
 684         bf_first->bf_nframes = nframes;
 685
 686         return status;
 687 #undef PADBYTES
 688 }
 689
 690 static void ath_tx_sched_aggr(struct ath_softc *sc, struct ath_txq *txq,
 691                               struct ath_atx_tid *tid)
 692 {
 693         struct ath_buf *bf;
 694         enum ATH_AGGR_STATUS status;
 695         struct list_head bf_q;
 696
 697         do {
 698                 if (list_empty(&tid->buf_q))
 699                         return;
 700
 701                 INIT_LIST_HEAD(&bf_q);
 702
 703                 status = ath_tx_form_aggr(sc, txq, tid, &bf_q);
 704
 705                 /*
 706                  * no frames picked up to be aggregated;
 707                  * block-ack window is not open.
 708                  */
 709                 if (list_empty(&bf_q))
 710                         break;
 711
 712                 bf = list_first_entry(&bf_q, struct ath_buf, list);
 713                 bf->bf_lastbf = list_entry(bf_q.prev, struct ath_buf, list);
 714
 715                 /* if only one frame, send as non-aggregate */
 716                 if (bf->bf_nframes == 1) {
 717                         bf->bf_state.bf_type &= ~BUF_AGGR;
 718                         ath9k_hw_clr11n_aggr(sc->sc_ah, bf->bf_desc);
 719                         ath_buf_set_rate(sc, bf);
 720                         ath_tx_txqaddbuf(sc, txq, &bf_q);
 721                         continue;
 722                 }
 723
 724                 /* setup first desc of aggregate */
 725                 bf->bf_state.bf_type |= BUF_AGGR;
 726                 ath_buf_set_rate(sc, bf);
 727                 ath9k_hw_set11n_aggr_first(sc->sc_ah, bf->bf_desc, bf->bf_al);
 728
 729                 /* anchor last desc of aggregate */
 730                 ath9k_hw_set11n_aggr_last(sc->sc_ah, bf->bf_lastbf->bf_desc);
 731
 732                 ath_tx_txqaddbuf(sc, txq, &bf_q);
 733                 TX_STAT_INC(txq->axq_qnum, a_aggr);
 734
 735         } while (txq->axq_depth < ATH_AGGR_MIN_QDEPTH &&
 736                  status != ATH_AGGR_BAW_CLOSED);
 737 }
 738
 739 void ath_tx_aggr_start(struct ath_softc *sc, struct ieee80211_sta *sta,
 740                        u16 tid, u16 *ssn)
 741 {
 742         struct ath_atx_tid *txtid;
 743         struct ath_node *an;
 744
 745         an = (struct ath_node *)sta->drv_priv;
 746         txtid = ATH_AN_2_TID(an, tid);
 747         txtid->state |= AGGR_ADDBA_PROGRESS;
 748         ath_tx_pause_tid(sc, txtid);
 749         *ssn = txtid->seq_start;
 750 }
 751
 752 void ath_tx_aggr_stop(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
 753 {
 754         struct ath_node *an = (struct ath_node *)sta->drv_priv;
 755         struct ath_atx_tid *txtid = ATH_AN_2_TID(an, tid);
 756         struct ath_txq *txq = &sc->tx.txq[txtid->ac->qnum];
 757         struct ath_tx_status ts;
 758         struct ath_buf *bf;
 759         struct list_head bf_head;
 760
 761         memset(&ts, 0, sizeof(ts));
 762         INIT_LIST_HEAD(&bf_head);
 763
 764         if (txtid->state & AGGR_CLEANUP)
 765                 return;
 766
 767         if (!(txtid->state & AGGR_ADDBA_COMPLETE)) {
 768                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
 769                 return;
 770         }
 771
 772         ath_tx_pause_tid(sc, txtid);
 773
 774         /* drop all software retried frames and mark this TID */
 775         spin_lock_bh(&txq->axq_lock);
 776         while (!list_empty(&txtid->buf_q)) {
 777                 bf = list_first_entry(&txtid->buf_q, struct ath_buf, list);
 778                 if (!bf_isretried(bf)) {
 779                         /*
 780                          * NB: it's based on the assumption that
 781                          * software retried frame will always stay
 782                          * at the head of software queue.
 783                          */
 784                         break;
 785                 }
 786                 list_move_tail(&bf->list, &bf_head);
 787                 ath_tx_update_baw(sc, txtid, bf->bf_seqno);
 788                 ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 0);
 789         }
 790         spin_unlock_bh(&txq->axq_lock);
 791
 792         if (txtid->baw_head != txtid->baw_tail) {
 793                 txtid->state |= AGGR_CLEANUP;
 794         } else {
 795                 txtid->state &= ~AGGR_ADDBA_COMPLETE;
 796                 ath_tx_flush_tid(sc, txtid);
 797         }
 798 }
 799
 800 void ath_tx_aggr_resume(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
 801 {
 802         struct ath_atx_tid *txtid;
 803         struct ath_node *an;
 804
 805         an = (struct ath_node *)sta->drv_priv;
 806
 807         if (sc->sc_flags & SC_OP_TXAGGR) {
 808                 txtid = ATH_AN_2_TID(an, tid);
 809                 txtid->baw_size =
 810                         IEEE80211_MIN_AMPDU_BUF << sta->ht_cap.ampdu_factor;
 811                 txtid->state |= AGGR_ADDBA_COMPLETE;
 812                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
 813                 ath_tx_resume_tid(sc, txtid);
 814         }
 815 }
 816
 817 bool ath_tx_aggr_check(struct ath_softc *sc, struct ath_node *an, u8 tidno)
 818 {
 819         struct ath_atx_tid *txtid;
 820
 821         if (!(sc->sc_flags & SC_OP_TXAGGR))
 822                 return false;
 823
 824         txtid = ATH_AN_2_TID(an, tidno);
 825
 826         if (!(txtid->state & (AGGR_ADDBA_COMPLETE | AGGR_ADDBA_PROGRESS)))
 827                         return true;
 828         return false;
 829 }
 830
 831 /********************/
 832 /* Queue Management */
 833 /********************/
 834
 835 static void ath_txq_drain_pending_buffers(struct ath_softc *sc,
 836                                           struct ath_txq *txq)
 837 {
 838         struct ath_atx_ac *ac, *ac_tmp;
 839         struct ath_atx_tid *tid, *tid_tmp;
 840
 841         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
 842                 list_del(&ac->list);
 843                 ac->sched = false;
 844                 list_for_each_entry_safe(tid, tid_tmp, &ac->tid_q, list) {
 845                         list_del(&tid->list);
 846                         tid->sched = false;
 847                         ath_tid_drain(sc, txq, tid);
 848                 }
 849         }
 850 }
 851
 852 struct ath_txq *ath_txq_setup(struct ath_softc *sc, int qtype, int subtype)
 853 {
 854         struct ath_hw *ah = sc->sc_ah;
 855         struct ath_common *common = ath9k_hw_common(ah);
 856         struct ath9k_tx_queue_info qi;
 857         int qnum;
 858
 859         memset(&qi, 0, sizeof(qi));
 860         qi.tqi_subtype = subtype;
 861         qi.tqi_aifs = ATH9K_TXQ_USEDEFAULT;
 862         qi.tqi_cwmin = ATH9K_TXQ_USEDEFAULT;
 863         qi.tqi_cwmax = ATH9K_TXQ_USEDEFAULT;
 864         qi.tqi_physCompBuf = 0;
 865
 866         /*
 867          * Enable interrupts only for EOL and DESC conditions.
 868          * We mark tx descriptors to receive a DESC interrupt
 869          * when a tx queue gets deep; otherwise waiting for the
 870          * EOL to reap descriptors.  Note that this is done to
 871          * reduce interrupt load and this only defers reaping
 872          * descriptors, never transmitting frames.  Aside from
 873          * reducing interrupts this also permits more concurrency.
 874          * The only potential downside is if the tx queue backs
 875          * up in which case the top half of the kernel may backup
 876          * due to a lack of tx descriptors.
 877          *
 878          * The UAPSD queue is an exception, since we take a desc-
 879          * based intr on the EOSP frames.
 880          */
 881         if (qtype == ATH9K_TX_QUEUE_UAPSD)
 882                 qi.tqi_qflags = TXQ_FLAG_TXDESCINT_ENABLE;
 883         else
 884                 qi.tqi_qflags = TXQ_FLAG_TXEOLINT_ENABLE |
 885                         TXQ_FLAG_TXDESCINT_ENABLE;
 886         qnum = ath9k_hw_setuptxqueue(ah, qtype, &qi);
 887         if (qnum == -1) {
 888                 /*
 889                  * NB: don't print a message, this happens
 890                  * normally on parts with too few tx queues
 891                  */
 892                 return NULL;
 893         }
 894         if (qnum >= ARRAY_SIZE(sc->tx.txq)) {
 895                 ath_print(common, ATH_DBG_FATAL,
 896                           "qnum %u out of range, max %u!\n",
 897                           qnum, (unsigned int)ARRAY_SIZE(sc->tx.txq));
 898                 ath9k_hw_releasetxqueue(ah, qnum);
 899                 return NULL;
 900         }
 901         if (!ATH_TXQ_SETUP(sc, qnum)) {
 902                 struct ath_txq *txq = &sc->tx.txq[qnum];
 903
 904                 txq->axq_qnum = qnum;
 905                 txq->axq_link = NULL;
 906                 INIT_LIST_HEAD(&txq->axq_q);
 907                 INIT_LIST_HEAD(&txq->axq_acq);
 908                 spin_lock_init(&txq->axq_lock);
 909                 txq->axq_depth = 0;
 910                 txq->axq_tx_inprogress = false;
 911                 sc->tx.txqsetup |= 1<<qnum;
 912         }
 913         return &sc->tx.txq[qnum];
 914 }
 915
 916 int ath_tx_get_qnum(struct ath_softc *sc, int qtype, int haltype)
 917 {
 918         int qnum;
 919
 920         switch (qtype) {
 921         case ATH9K_TX_QUEUE_DATA:
 922                 if (haltype >= ARRAY_SIZE(sc->tx.hwq_map)) {
 923                         ath_print(ath9k_hw_common(sc->sc_ah), ATH_DBG_FATAL,
 924                                   "HAL AC %u out of range, max %zu!\n",
 925                                   haltype, ARRAY_SIZE(sc->tx.hwq_map));
 926                         return -1;
 927                 }
 928                 qnum = sc->tx.hwq_map[haltype];
 929                 break;
 930         case ATH9K_TX_QUEUE_BEACON:
 931                 qnum = sc->beacon.beaconq;
 932                 break;
 933         case ATH9K_TX_QUEUE_CAB:
 934                 qnum = sc->beacon.cabq->axq_qnum;
 935                 break;
 936         default:
 937                 qnum = -1;
 938         }
 939         return qnum;
 940 }
 941
 942 struct ath_txq *ath_test_get_txq(struct ath_softc *sc, struct sk_buff *skb)
 943 {
 944         struct ath_txq *txq = NULL;
 945         u16 skb_queue = skb_get_queue_mapping(skb);
 946         int qnum;
 947
 948         qnum = ath_get_hal_qnum(skb_queue, sc);
 949         txq = &sc->tx.txq[qnum];
 950
 951         spin_lock_bh(&txq->axq_lock);
 952
 953         if (txq->axq_depth >= (ATH_TXBUF - 20)) {
 954                 ath_print(ath9k_hw_common(sc->sc_ah), ATH_DBG_XMIT,
 955                           "TX queue: %d is full, depth: %d\n",
 956                           qnum, txq->axq_depth);
 957                 ath_mac80211_stop_queue(sc, skb_queue);
 958                 txq->stopped = 1;
 959                 spin_unlock_bh(&txq->axq_lock);
 960                 return NULL;
 961         }
 962
 963         spin_unlock_bh(&txq->axq_lock);
 964
 965         return txq;
 966 }
 967
 968 int ath_txq_update(struct ath_softc *sc, int qnum,
 969                    struct ath9k_tx_queue_info *qinfo)
 970 {
 971         struct ath_hw *ah = sc->sc_ah;
 972         int error = 0;
 973         struct ath9k_tx_queue_info qi;
 974
 975         if (qnum == sc->beacon.beaconq) {
 976                 /*
 977                  * XXX: for beacon queue, we just save the parameter.
 978                  * It will be picked up by ath_beaconq_config when
 979                  * it's necessary.
 980                  */
 981                 sc->beacon.beacon_qi = *qinfo;
 982                 return 0;
 983         }
 984
 985         BUG_ON(sc->tx.txq[qnum].axq_qnum != qnum);
 986
 987         ath9k_hw_get_txq_props(ah, qnum, &qi);
 988         qi.tqi_aifs = qinfo->tqi_aifs;
 989         qi.tqi_cwmin = qinfo->tqi_cwmin;
 990         qi.tqi_cwmax = qinfo->tqi_cwmax;
 991         qi.tqi_burstTime = qinfo->tqi_burstTime;
 992         qi.tqi_readyTime = qinfo->tqi_readyTime;
 993
 994         if (!ath9k_hw_set_txq_props(ah, qnum, &qi)) {
 995                 ath_print(ath9k_hw_common(sc->sc_ah), ATH_DBG_FATAL,
 996                           "Unable to update hardware queue %u!\n", qnum);
 997                 error = -EIO;
 998         } else {
 999                 ath9k_hw_resettxqueue(ah, qnum);
1000         }
1001
1002         return error;
1003 }
1004
1005 int ath_cabq_update(struct ath_softc *sc)
1006 {
1007         struct ath9k_tx_queue_info qi;
1008         int qnum = sc->beacon.cabq->axq_qnum;
1009
1010         ath9k_hw_get_txq_props(sc->sc_ah, qnum, &qi);
1011         /*
1012          * Ensure the readytime % is within the bounds.
1013          */
1014         if (sc->config.cabqReadytime < ATH9K_READY_TIME_LO_BOUND)
1015                 sc->config.cabqReadytime = ATH9K_READY_TIME_LO_BOUND;
1016         else if (sc->config.cabqReadytime > ATH9K_READY_TIME_HI_BOUND)
1017                 sc->config.cabqReadytime = ATH9K_READY_TIME_HI_BOUND;
1018
1019         qi.tqi_readyTime = (sc->beacon_interval *
1020                             sc->config.cabqReadytime) / 100;
1021         ath_txq_update(sc, qnum, &qi);
1022
1023         return 0;
1024 }
1025
1026 /*
1027  * Drain a given TX queue (could be Beacon or Data)
1028  *
1029  * This assumes output has been stopped and
1030  * we do not need to block ath_tx_tasklet.
1031  */
1032 void ath_draintxq(struct ath_softc *sc, struct ath_txq *txq, bool retry_tx)
1033 {
1034         struct ath_buf *bf, *lastbf;
1035         struct list_head bf_head;
1036         struct ath_tx_status ts;
1037
1038         memset(&ts, 0, sizeof(ts));
1039         if (!retry_tx)
1040                 ts.ts_flags = ATH9K_TX_SW_ABORTED;
1041
1042         INIT_LIST_HEAD(&bf_head);
1043
1044         for (;;) {
1045                 spin_lock_bh(&txq->axq_lock);
1046
1047                 if (list_empty(&txq->axq_q)) {
1048                         txq->axq_link = NULL;
1049                         spin_unlock_bh(&txq->axq_lock);
1050                         break;
1051                 }
1052
1053                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
1054
1055                 if (bf->bf_stale) {
1056                         list_del(&bf->list);
1057                         spin_unlock_bh(&txq->axq_lock);
1058
1059                         spin_lock_bh(&sc->tx.txbuflock);
1060                         list_add_tail(&bf->list, &sc->tx.txbuf);
1061                         spin_unlock_bh(&sc->tx.txbuflock);
1062                         continue;
1063                 }
1064
1065                 lastbf = bf->bf_lastbf;
1066
1067                 /* remove ath_buf's of the same mpdu from txq */
1068                 list_cut_position(&bf_head, &txq->axq_q, &lastbf->list);
1069                 txq->axq_depth--;
1070
1071                 spin_unlock_bh(&txq->axq_lock);
1072
1073                 if (bf_isampdu(bf))
1074                         ath_tx_complete_aggr(sc, txq, bf, &bf_head, &ts, 0);
1075                 else
1076                         ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 0);
1077         }
1078
1079         spin_lock_bh(&txq->axq_lock);
1080         txq->axq_tx_inprogress = false;
1081         spin_unlock_bh(&txq->axq_lock);
1082
1083         /* flush any pending frames if aggregation is enabled */
1084         if (sc->sc_flags & SC_OP_TXAGGR) {
1085                 if (!retry_tx) {
1086                         spin_lock_bh(&txq->axq_lock);
1087                         ath_txq_drain_pending_buffers(sc, txq);
1088                         spin_unlock_bh(&txq->axq_lock);
1089                 }
1090         }
1091 }
1092
1093 void ath_drain_all_txq(struct ath_softc *sc, bool retry_tx)
1094 {
1095         struct ath_hw *ah = sc->sc_ah;
1096         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1097         struct ath_txq *txq;
1098         int i, npend = 0;
1099
1100         if (sc->sc_flags & SC_OP_INVALID)
1101                 return;
1102
1103         /* Stop beacon queue */
1104         ath9k_hw_stoptxdma(sc->sc_ah, sc->beacon.beaconq);
1105
1106         /* Stop data queues */
1107         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1108                 if (ATH_TXQ_SETUP(sc, i)) {
1109                         txq = &sc->tx.txq[i];
1110                         ath9k_hw_stoptxdma(ah, txq->axq_qnum);
1111                         npend += ath9k_hw_numtxpending(ah, txq->axq_qnum);
1112                 }
1113         }
1114
1115         if (npend) {
1116                 int r;
1117
1118                 ath_print(common, ATH_DBG_FATAL,
1119                           "Unable to stop TxDMA. Reset HAL!\n");
1120
1121                 spin_lock_bh(&sc->sc_resetlock);
1122                 r = ath9k_hw_reset(ah, sc->sc_ah->curchan, false);
1123                 if (r)
1124                         ath_print(common, ATH_DBG_FATAL,
1125                                   "Unable to reset hardware; reset status %d\n",
1126                                   r);
1127                 spin_unlock_bh(&sc->sc_resetlock);
1128         }
1129
1130         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1131                 if (ATH_TXQ_SETUP(sc, i))
1132                         ath_draintxq(sc, &sc->tx.txq[i], retry_tx);
1133         }
1134 }
1135
1136 void ath_tx_cleanupq(struct ath_softc *sc, struct ath_txq *txq)
1137 {
1138         ath9k_hw_releasetxqueue(sc->sc_ah, txq->axq_qnum);
1139         sc->tx.txqsetup &= ~(1<<txq->axq_qnum);
1140 }
1141
1142 void ath_txq_schedule(struct ath_softc *sc, struct ath_txq *txq)
1143 {
1144         struct ath_atx_ac *ac;
1145         struct ath_atx_tid *tid;
1146
1147         if (list_empty(&txq->axq_acq))
1148                 return;
1149
1150         ac = list_first_entry(&txq->axq_acq, struct ath_atx_ac, list);
1151         list_del(&ac->list);
1152         ac->sched = false;
1153
1154         do {
1155                 if (list_empty(&ac->tid_q))
1156                         return;
1157
1158                 tid = list_first_entry(&ac->tid_q, struct ath_atx_tid, list);
1159                 list_del(&tid->list);
1160                 tid->sched = false;
1161
1162                 if (tid->paused)
1163                         continue;
1164
1165                 ath_tx_sched_aggr(sc, txq, tid);
1166
1167                 /*
1168                  * add tid to round-robin queue if more frames
1169                  * are pending for the tid
1170                  */
1171                 if (!list_empty(&tid->buf_q))
1172                         ath_tx_queue_tid(txq, tid);
1173
1174                 break;
1175         } while (!list_empty(&ac->tid_q));
1176
1177         if (!list_empty(&ac->tid_q)) {
1178                 if (!ac->sched) {
1179                         ac->sched = true;
1180                         list_add_tail(&ac->list, &txq->axq_acq);
1181                 }
1182         }
1183 }
1184
1185 int ath_tx_setup(struct ath_softc *sc, int haltype)
1186 {
1187         struct ath_txq *txq;
1188
1189         if (haltype >= ARRAY_SIZE(sc->tx.hwq_map)) {
1190                 ath_print(ath9k_hw_common(sc->sc_ah), ATH_DBG_FATAL,
1191                           "HAL AC %u out of range, max %zu!\n",
1192                          haltype, ARRAY_SIZE(sc->tx.hwq_map));
1193                 return 0;
1194         }
1195         txq = ath_txq_setup(sc, ATH9K_TX_QUEUE_DATA, haltype);
1196         if (txq != NULL) {
1197                 sc->tx.hwq_map[haltype] = txq->axq_qnum;
1198                 return 1;
1199         } else
1200                 return 0;
1201 }
1202
1203 /***********/
1204 /* TX, DMA */
1205 /***********/
1206
1207 /*
1208  * Insert a chain of ath_buf (descriptors) on a txq and
1209  * assume the descriptors are already chained together by caller.
1210  */
1211 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
1212                              struct list_head *head)
1213 {
1214         struct ath_hw *ah = sc->sc_ah;
1215         struct ath_common *common = ath9k_hw_common(ah);
1216         struct ath_buf *bf;
1217
1218         /*
1219          * Insert the frame on the outbound list and
1220          * pass it on to the hardware.
1221          */
1222
1223         if (list_empty(head))
1224                 return;
1225
1226         bf = list_first_entry(head, struct ath_buf, list);
1227
1228         list_splice_tail_init(head, &txq->axq_q);
1229         txq->axq_depth++;
1230
1231         ath_print(common, ATH_DBG_QUEUE,
1232                   "qnum: %d, txq depth: %d\n", txq->axq_qnum, txq->axq_depth);
1233
1234         if (txq->axq_link == NULL) {
1235                 ath9k_hw_puttxbuf(ah, txq->axq_qnum, bf->bf_daddr);
1236                 ath_print(common, ATH_DBG_XMIT,
1237                           "TXDP[%u] = %llx (%p)\n",
1238                           txq->axq_qnum, ito64(bf->bf_daddr), bf->bf_desc);
1239         } else {
1240                 *txq->axq_link = bf->bf_daddr;
1241                 ath_print(common, ATH_DBG_XMIT, "link[%u] (%p)=%llx (%p)\n",
1242                           txq->axq_qnum, txq->axq_link,
1243                           ito64(bf->bf_daddr), bf->bf_desc);
1244         }
1245         ath9k_hw_get_desc_link(ah, bf->bf_lastbf->bf_desc, &txq->axq_link);
1246         ath9k_hw_txstart(ah, txq->axq_qnum);
1247 }
1248
1249 static struct ath_buf *ath_tx_get_buffer(struct ath_softc *sc)
1250 {
1251         struct ath_buf *bf = NULL;
1252
1253         spin_lock_bh(&sc->tx.txbuflock);
1254
1255         if (unlikely(list_empty(&sc->tx.txbuf))) {
1256                 spin_unlock_bh(&sc->tx.txbuflock);
1257                 return NULL;
1258         }
1259
1260         bf = list_first_entry(&sc->tx.txbuf, struct ath_buf, list);
1261         list_del(&bf->list);
1262
1263         spin_unlock_bh(&sc->tx.txbuflock);
1264
1265         return bf;
1266 }
1267
1268 static void ath_tx_send_ampdu(struct ath_softc *sc, struct ath_atx_tid *tid,
1269                               struct list_head *bf_head,
1270                               struct ath_tx_control *txctl)
1271 {
1272         struct ath_buf *bf;
1273
1274         bf = list_first_entry(bf_head, struct ath_buf, list);
1275         bf->bf_state.bf_type |= BUF_AMPDU;
1276         TX_STAT_INC(txctl->txq->axq_qnum, a_queued);
1277
1278         /*
1279          * Do not queue to h/w when any of the following conditions is true:
1280          * - there are pending frames in software queue
1281          * - the TID is currently paused for ADDBA/BAR request
1282          * - seqno is not within block-ack window
1283          * - h/w queue depth exceeds low water mark
1284          */
1285         if (!list_empty(&tid->buf_q) || tid->paused ||
1286             !BAW_WITHIN(tid->seq_start, tid->baw_size, bf->bf_seqno) ||
1287             txctl->txq->axq_depth >= ATH_AGGR_MIN_QDEPTH) {
1288                 /*
1289                  * Add this frame to software queue for scheduling later
1290                  * for aggregation.
1291                  */
1292                 list_move_tail(&bf->list, &tid->buf_q);
1293                 ath_tx_queue_tid(txctl->txq, tid);
1294                 return;
1295         }
1296
1297         /* Add sub-frame to BAW */
1298         ath_tx_addto_baw(sc, tid, bf);
1299
1300         /* Queue to h/w without aggregation */
1301         bf->bf_nframes = 1;
1302         bf->bf_lastbf = bf;
1303         ath_buf_set_rate(sc, bf);
1304         ath_tx_txqaddbuf(sc, txctl->txq, bf_head);
1305 }
1306
1307 static void ath_tx_send_ht_normal(struct ath_softc *sc, struct ath_txq *txq,
1308                                   struct ath_atx_tid *tid,
1309                                   struct list_head *bf_head)
1310 {
1311         struct ath_buf *bf;
1312
1313         bf = list_first_entry(bf_head, struct ath_buf, list);
1314         bf->bf_state.bf_type &= ~BUF_AMPDU;
1315
1316         /* update starting sequence number for subsequent ADDBA request */
1317         INCR(tid->seq_start, IEEE80211_SEQ_MAX);
1318
1319         bf->bf_nframes = 1;
1320         bf->bf_lastbf = bf;
1321         ath_buf_set_rate(sc, bf);
1322         ath_tx_txqaddbuf(sc, txq, bf_head);
1323         TX_STAT_INC(txq->axq_qnum, queued);
1324 }
1325
1326 static void ath_tx_send_normal(struct ath_softc *sc, struct ath_txq *txq,
1327                                struct list_head *bf_head)
1328 {
1329         struct ath_buf *bf;
1330
1331         bf = list_first_entry(bf_head, struct ath_buf, list);
1332
1333         bf->bf_lastbf = bf;
1334         bf->bf_nframes = 1;
1335         ath_buf_set_rate(sc, bf);
1336         ath_tx_txqaddbuf(sc, txq, bf_head);
1337         TX_STAT_INC(txq->axq_qnum, queued);
1338 }
1339
1340 static enum ath9k_pkt_type get_hw_packet_type(struct sk_buff *skb)
1341 {
1342         struct ieee80211_hdr *hdr;
1343         enum ath9k_pkt_type htype;
1344         __le16 fc;
1345
1346         hdr = (struct ieee80211_hdr *)skb->data;
1347         fc = hdr->frame_control;
1348
1349         if (ieee80211_is_beacon(fc))
1350                 htype = ATH9K_PKT_TYPE_BEACON;
1351         else if (ieee80211_is_probe_resp(fc))
1352                 htype = ATH9K_PKT_TYPE_PROBE_RESP;
1353         else if (ieee80211_is_atim(fc))
1354                 htype = ATH9K_PKT_TYPE_ATIM;
1355         else if (ieee80211_is_pspoll(fc))
1356                 htype = ATH9K_PKT_TYPE_PSPOLL;
1357         else
1358                 htype = ATH9K_PKT_TYPE_NORMAL;
1359
1360         return htype;
1361 }
1362
1363 static int get_hw_crypto_keytype(struct sk_buff *skb)
1364 {
1365         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1366
1367         if (tx_info->control.hw_key) {
1368                 if (tx_info->control.hw_key->alg == ALG_WEP)
1369                         return ATH9K_KEY_TYPE_WEP;
1370                 else if (tx_info->control.hw_key->alg == ALG_TKIP)
1371                         return ATH9K_KEY_TYPE_TKIP;
1372                 else if (tx_info->control.hw_key->alg == ALG_CCMP)
1373                         return ATH9K_KEY_TYPE_AES;
1374         }
1375
1376         return ATH9K_KEY_TYPE_CLEAR;
1377 }
1378
1379 static void assign_aggr_tid_seqno(struct sk_buff *skb,
1380                                   struct ath_buf *bf)
1381 {
1382         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1383         struct ieee80211_hdr *hdr;
1384         struct ath_node *an;
1385         struct ath_atx_tid *tid;
1386         __le16 fc;
1387         u8 *qc;
1388
1389         if (!tx_info->control.sta)
1390                 return;
1391
1392         an = (struct ath_node *)tx_info->control.sta->drv_priv;
1393         hdr = (struct ieee80211_hdr *)skb->data;
1394         fc = hdr->frame_control;
1395
1396         if (ieee80211_is_data_qos(fc)) {
1397                 qc = ieee80211_get_qos_ctl(hdr);
1398                 bf->bf_tidno = qc[0] & 0xf;
1399         }
1400
1401         /*
1402          * For HT capable stations, we save tidno for later use.
1403          * We also override seqno set by upper layer with the one
1404          * in tx aggregation state.
1405          */
1406         tid = ATH_AN_2_TID(an, bf->bf_tidno);
1407         hdr->seq_ctrl = cpu_to_le16(tid->seq_next << IEEE80211_SEQ_SEQ_SHIFT);
1408         bf->bf_seqno = tid->seq_next;
1409         INCR(tid->seq_next, IEEE80211_SEQ_MAX);
1410 }
1411
1412 static int setup_tx_flags(struct ath_softc *sc, struct sk_buff *skb,
1413                           struct ath_txq *txq)
1414 {
1415         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1416         int flags = 0;
1417
1418         flags |= ATH9K_TXDESC_CLRDMASK; /* needed for crypto errors */
1419         flags |= ATH9K_TXDESC_INTREQ;
1420
1421         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK)
1422                 flags |= ATH9K_TXDESC_NOACK;
1423
1424         return flags;
1425 }
1426
1427 /*
1428  * rix - rate index
1429  * pktlen - total bytes (delims + data + fcs + pads + pad delims)
1430  * width  - 0 for 20 MHz, 1 for 40 MHz
1431  * half_gi - to use 4us v/s 3.6 us for symbol time
1432  */
1433 static u32 ath_pkt_duration(struct ath_softc *sc, u8 rix, struct ath_buf *bf,
1434                             int width, int half_gi, bool shortPreamble)
1435 {
1436         u32 nbits, nsymbits, duration, nsymbols;
1437         int streams, pktlen;
1438
1439         pktlen = bf_isaggr(bf) ? bf->bf_al : bf->bf_frmlen;
1440
1441         /* find number of symbols: PLCP + data */
1442         nbits = (pktlen << 3) + OFDM_PLCP_BITS;
1443         nsymbits = bits_per_symbol[rix][width];
1444         nsymbols = (nbits + nsymbits - 1) / nsymbits;
1445
1446         if (!half_gi)
1447                 duration = SYMBOL_TIME(nsymbols);
1448         else
1449                 duration = SYMBOL_TIME_HALFGI(nsymbols);
1450
1451         /* addup duration for legacy/ht training and signal fields */
1452         streams = HT_RC_2_STREAMS(rix);
1453         duration += L_STF + L_LTF + L_SIG + HT_SIG + HT_STF + HT_LTF(streams);
1454
1455         return duration;
1456 }
1457
1458 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf)
1459 {
1460         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1461         struct ath9k_11n_rate_series series[4];
1462         struct sk_buff *skb;
1463         struct ieee80211_tx_info *tx_info;
1464         struct ieee80211_tx_rate *rates;
1465         const struct ieee80211_rate *rate;
1466         struct ieee80211_hdr *hdr;
1467         int i, flags = 0;
1468         u8 rix = 0, ctsrate = 0;
1469         bool is_pspoll;
1470
1471         memset(series, 0, sizeof(struct ath9k_11n_rate_series) * 4);
1472
1473         skb = bf->bf_mpdu;
1474         tx_info = IEEE80211_SKB_CB(skb);
1475         rates = tx_info->control.rates;
1476         hdr = (struct ieee80211_hdr *)skb->data;
1477         is_pspoll = ieee80211_is_pspoll(hdr->frame_control);
1478
1479         /*
1480          * We check if Short Preamble is needed for the CTS rate by
1481          * checking the BSS's global flag.
1482          * But for the rate series, IEEE80211_TX_RC_USE_SHORT_PREAMBLE is used.
1483          */
1484         rate = ieee80211_get_rts_cts_rate(sc->hw, tx_info);
1485         ctsrate = rate->hw_value;
1486         if (sc->sc_flags & SC_OP_PREAMBLE_SHORT)
1487                 ctsrate |= rate->hw_value_short;
1488
1489         for (i = 0; i < 4; i++) {
1490                 bool is_40, is_sgi, is_sp;
1491                 int phy;
1492
1493                 if (!rates[i].count || (rates[i].idx < 0))
1494                         continue;
1495
1496                 rix = rates[i].idx;
1497                 series[i].Tries = rates[i].count;
1498                 series[i].ChSel = common->tx_chainmask;
1499
1500                 if ((sc->config.ath_aggr_prot && bf_isaggr(bf)) ||
1501                     (rates[i].flags & IEEE80211_TX_RC_USE_RTS_CTS)) {
1502                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
1503                         flags |= ATH9K_TXDESC_RTSENA;
1504                 } else if (rates[i].flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1505                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
1506                         flags |= ATH9K_TXDESC_CTSENA;
1507                 }
1508
1509                 if (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
1510                         series[i].RateFlags |= ATH9K_RATESERIES_2040;
1511                 if (rates[i].flags & IEEE80211_TX_RC_SHORT_GI)
1512                         series[i].RateFlags |= ATH9K_RATESERIES_HALFGI;
1513
1514                 is_sgi = !!(rates[i].flags & IEEE80211_TX_RC_SHORT_GI);
1515                 is_40 = !!(rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH);
1516                 is_sp = !!(rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE);
1517
1518                 if (rates[i].flags & IEEE80211_TX_RC_MCS) {
1519                         /* MCS rates */
1520                         series[i].Rate = rix | 0x80;
1521                         series[i].PktDuration = ath_pkt_duration(sc, rix, bf,
1522                                  is_40, is_sgi, is_sp);
1523                         continue;
1524                 }
1525
1526                 /* legcay rates */
1527                 if ((tx_info->band == IEEE80211_BAND_2GHZ) &&
1528                     !(rate->flags & IEEE80211_RATE_ERP_G))
1529                         phy = WLAN_RC_PHY_CCK;
1530                 else
1531                         phy = WLAN_RC_PHY_OFDM;
1532
1533                 rate = &sc->sbands[tx_info->band].bitrates[rates[i].idx];
1534                 series[i].Rate = rate->hw_value;
1535                 if (rate->hw_value_short) {
1536                         if (rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE)
1537                                 series[i].Rate |= rate->hw_value_short;
1538                 } else {
1539                         is_sp = false;
1540                 }
1541
1542                 series[i].PktDuration = ath9k_hw_computetxtime(sc->sc_ah,
1543                         phy, rate->bitrate * 100, bf->bf_frmlen, rix, is_sp);
1544         }
1545
1546         /* For AR5416 - RTS cannot be followed by a frame larger than 8K */
1547         if (bf_isaggr(bf) && (bf->bf_al > sc->sc_ah->caps.rts_aggr_limit))
1548                 flags &= ~ATH9K_TXDESC_RTSENA;
1549
1550         /* ATH9K_TXDESC_RTSENA and ATH9K_TXDESC_CTSENA are mutually exclusive. */
1551         if (flags & ATH9K_TXDESC_RTSENA)
1552                 flags &= ~ATH9K_TXDESC_CTSENA;
1553
1554         /* set dur_update_en for l-sig computation except for PS-Poll frames */
1555         ath9k_hw_set11n_ratescenario(sc->sc_ah, bf->bf_desc,
1556                                      bf->bf_lastbf->bf_desc,
1557                                      !is_pspoll, ctsrate,
1558                                      0, series, 4, flags);
1559
1560         if (sc->config.ath_aggr_prot && flags)
1561                 ath9k_hw_set11n_burstduration(sc->sc_ah, bf->bf_desc, 8192);
1562 }
1563
1564 static int ath_tx_setup_buffer(struct ieee80211_hw *hw, struct ath_buf *bf,
1565                                 struct sk_buff *skb,
1566                                 struct ath_tx_control *txctl)
1567 {
1568         struct ath_wiphy *aphy = hw->priv;
1569         struct ath_softc *sc = aphy->sc;
1570         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1571         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1572         int hdrlen;
1573         __le16 fc;
1574         int padpos, padsize;
1575
1576         tx_info->pad[0] = 0;
1577         switch (txctl->frame_type) {
1578         case ATH9K_IFT_NOT_INTERNAL:
1579                 break;
1580         case ATH9K_IFT_PAUSE:
1581                 tx_info->pad[0] |= ATH_TX_INFO_FRAME_TYPE_PAUSE;
1582                 /* fall through */
1583         case ATH9K_IFT_UNPAUSE:
1584                 tx_info->pad[0] |= ATH_TX_INFO_FRAME_TYPE_INTERNAL;
1585                 break;
1586         }
1587         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1588         fc = hdr->frame_control;
1589
1590         ATH_TXBUF_RESET(bf);
1591
1592         bf->aphy = aphy;
1593         bf->bf_frmlen = skb->len + FCS_LEN;
1594         /* Remove the padding size from bf_frmlen, if any */
1595         padpos = ath9k_cmn_padpos(hdr->frame_control);
1596         padsize = padpos & 3;
1597         if (padsize && skb->len>padpos+padsize) {
1598                 bf->bf_frmlen -= padsize;
1599         }
1600
1601         if (conf_is_ht(&hw->conf))
1602                 bf->bf_state.bf_type |= BUF_HT;
1603
1604         bf->bf_flags = setup_tx_flags(sc, skb, txctl->txq);
1605
1606         bf->bf_keytype = get_hw_crypto_keytype(skb);
1607         if (bf->bf_keytype != ATH9K_KEY_TYPE_CLEAR) {
1608                 bf->bf_frmlen += tx_info->control.hw_key->icv_len;
1609                 bf->bf_keyix = tx_info->control.hw_key->hw_key_idx;
1610         } else {
1611                 bf->bf_keyix = ATH9K_TXKEYIX_INVALID;
1612         }
1613
1614         if (ieee80211_is_data_qos(fc) && bf_isht(bf) &&
1615             (sc->sc_flags & SC_OP_TXAGGR))
1616                 assign_aggr_tid_seqno(skb, bf);
1617
1618         bf->bf_mpdu = skb;
1619
1620         bf->bf_dmacontext = dma_map_single(sc->dev, skb->data,
1621                                            skb->len, DMA_TO_DEVICE);
1622         if (unlikely(dma_mapping_error(sc->dev, bf->bf_dmacontext))) {
1623                 bf->bf_mpdu = NULL;
1624                 ath_print(ath9k_hw_common(sc->sc_ah), ATH_DBG_FATAL,
1625                           "dma_mapping_error() on TX\n");
1626                 return -ENOMEM;
1627         }
1628
1629         bf->bf_buf_addr = bf->bf_dmacontext;
1630
1631         /* tag if this is a nullfunc frame to enable PS when AP acks it */
1632         if (ieee80211_is_nullfunc(fc) && ieee80211_has_pm(fc)) {
1633                 bf->bf_isnullfunc = true;
1634                 sc->ps_flags &= ~PS_NULLFUNC_COMPLETED;
1635         } else
1636                 bf->bf_isnullfunc = false;
1637
1638         return 0;
1639 }
1640
1641 /* FIXME: tx power */
1642 static void ath_tx_start_dma(struct ath_softc *sc, struct ath_buf *bf,
1643                              struct ath_tx_control *txctl)
1644 {
1645         struct sk_buff *skb = bf->bf_mpdu;
1646         struct ieee80211_tx_info *tx_info =  IEEE80211_SKB_CB(skb);
1647         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1648         struct ath_node *an = NULL;
1649         struct list_head bf_head;
1650         struct ath_desc *ds;
1651         struct ath_atx_tid *tid;
1652         struct ath_hw *ah = sc->sc_ah;
1653         int frm_type;
1654         __le16 fc;
1655
1656         frm_type = get_hw_packet_type(skb);
1657         fc = hdr->frame_control;
1658
1659         INIT_LIST_HEAD(&bf_head);
1660         list_add_tail(&bf->list, &bf_head);
1661
1662         ds = bf->bf_desc;
1663         ath9k_hw_set_desc_link(ah, ds, 0);
1664
1665         ath9k_hw_set11n_txdesc(ah, ds, bf->bf_frmlen, frm_type, MAX_RATE_POWER,
1666                                bf->bf_keyix, bf->bf_keytype, bf->bf_flags);
1667
1668         ath9k_hw_filltxdesc(ah, ds,
1669                             skb->len,   /* segment length */
1670                             true,       /* first segment */
1671                             true,       /* last segment */
1672                             ds,         /* first descriptor */
1673                             bf->bf_buf_addr);
1674
1675         spin_lock_bh(&txctl->txq->axq_lock);
1676
1677         if (bf_isht(bf) && (sc->sc_flags & SC_OP_TXAGGR) &&
1678             tx_info->control.sta) {
1679                 an = (struct ath_node *)tx_info->control.sta->drv_priv;
1680                 tid = ATH_AN_2_TID(an, bf->bf_tidno);
1681
1682                 if (!ieee80211_is_data_qos(fc)) {
1683                         ath_tx_send_normal(sc, txctl->txq, &bf_head);
1684                         goto tx_done;
1685                 }
1686
1687                 if (tx_info->flags & IEEE80211_TX_CTL_AMPDU) {
1688                         /*
1689                          * Try aggregation if it's a unicast data frame
1690                          * and the destination is HT capable.
1691                          */
1692                         ath_tx_send_ampdu(sc, tid, &bf_head, txctl);
1693                 } else {
1694                         /*
1695                          * Send this frame as regular when ADDBA
1696                          * exchange is neither complete nor pending.
1697                          */
1698                         ath_tx_send_ht_normal(sc, txctl->txq,
1699                                               tid, &bf_head);
1700                 }
1701         } else {
1702                 ath_tx_send_normal(sc, txctl->txq, &bf_head);
1703         }
1704
1705 tx_done:
1706         spin_unlock_bh(&txctl->txq->axq_lock);
1707 }
1708
1709 /* Upon failure caller should free skb */
1710 int ath_tx_start(struct ieee80211_hw *hw, struct sk_buff *skb,
1711                  struct ath_tx_control *txctl)
1712 {
1713         struct ath_wiphy *aphy = hw->priv;
1714         struct ath_softc *sc = aphy->sc;
1715         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1716         struct ath_buf *bf;
1717         int r;
1718
1719         bf = ath_tx_get_buffer(sc);
1720         if (!bf) {
1721                 ath_print(common, ATH_DBG_XMIT, "TX buffers are full\n");
1722                 return -1;
1723         }
1724
1725         r = ath_tx_setup_buffer(hw, bf, skb, txctl);
1726         if (unlikely(r)) {
1727                 struct ath_txq *txq = txctl->txq;
1728
1729                 ath_print(common, ATH_DBG_FATAL, "TX mem alloc failure\n");
1730
1731                 /* upon ath_tx_processq() this TX queue will be resumed, we
1732                  * guarantee this will happen by knowing beforehand that
1733                  * we will at least have to run TX completionon one buffer
1734                  * on the queue */
1735                 spin_lock_bh(&txq->axq_lock);
1736                 if (sc->tx.txq[txq->axq_qnum].axq_depth > 1) {
1737                         ath_mac80211_stop_queue(sc, skb_get_queue_mapping(skb));
1738                         txq->stopped = 1;
1739                 }
1740                 spin_unlock_bh(&txq->axq_lock);
1741
1742                 spin_lock_bh(&sc->tx.txbuflock);
1743                 list_add_tail(&bf->list, &sc->tx.txbuf);
1744                 spin_unlock_bh(&sc->tx.txbuflock);
1745
1746                 return r;
1747         }
1748
1749         ath_tx_start_dma(sc, bf, txctl);
1750
1751         return 0;
1752 }
1753
1754 void ath_tx_cabq(struct ieee80211_hw *hw, struct sk_buff *skb)
1755 {
1756         struct ath_wiphy *aphy = hw->priv;
1757         struct ath_softc *sc = aphy->sc;
1758         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1759         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
1760         int padpos, padsize;
1761         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1762         struct ath_tx_control txctl;
1763
1764         memset(&txctl, 0, sizeof(struct ath_tx_control));
1765
1766         /*
1767          * As a temporary workaround, assign seq# here; this will likely need
1768          * to be cleaned up to work better with Beacon transmission and virtual
1769          * BSSes.
1770          */
1771         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
1772                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
1773                         sc->tx.seq_no += 0x10;
1774                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
1775                 hdr->seq_ctrl |= cpu_to_le16(sc->tx.seq_no);
1776         }
1777
1778         /* Add the padding after the header if this is not already done */
1779         padpos = ath9k_cmn_padpos(hdr->frame_control);
1780         padsize = padpos & 3;
1781         if (padsize && skb->len>padpos) {
1782                 if (skb_headroom(skb) < padsize) {
1783                         ath_print(common, ATH_DBG_XMIT,
1784                                   "TX CABQ padding failed\n");
1785                         dev_kfree_skb_any(skb);
1786                         return;
1787                 }
1788                 skb_push(skb, padsize);
1789                 memmove(skb->data, skb->data + padsize, padpos);
1790         }
1791
1792         txctl.txq = sc->beacon.cabq;
1793
1794         ath_print(common, ATH_DBG_XMIT,
1795                   "transmitting CABQ packet, skb: %p\n", skb);
1796
1797         if (ath_tx_start(hw, skb, &txctl) != 0) {
1798                 ath_print(common, ATH_DBG_XMIT, "CABQ TX failed\n");
1799                 goto exit;
1800         }
1801
1802         return;
1803 exit:
1804         dev_kfree_skb_any(skb);
1805 }
1806
1807 /*****************/
1808 /* TX Completion */
1809 /*****************/
1810
1811 static void ath_tx_complete(struct ath_softc *sc, struct sk_buff *skb,
1812                             struct ath_wiphy *aphy, int tx_flags)
1813 {
1814         struct ieee80211_hw *hw = sc->hw;
1815         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1816         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1817         struct ieee80211_hdr * hdr = (struct ieee80211_hdr *)skb->data;
1818         int padpos, padsize;
1819
1820         ath_print(common, ATH_DBG_XMIT, "TX complete: skb: %p\n", skb);
1821
1822         if (aphy)
1823                 hw = aphy->hw;
1824
1825         if (tx_flags & ATH_TX_BAR)
1826                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU_NO_BACK;
1827
1828         if (!(tx_flags & (ATH_TX_ERROR | ATH_TX_XRETRY))) {
1829                 /* Frame was ACKed */
1830                 tx_info->flags |= IEEE80211_TX_STAT_ACK;
1831         }
1832
1833         padpos = ath9k_cmn_padpos(hdr->frame_control);
1834         padsize = padpos & 3;
1835         if (padsize && skb->len>padpos+padsize) {
1836                 /*
1837                  * Remove MAC header padding before giving the frame back to
1838                  * mac80211.
1839                  */
1840                 memmove(skb->data + padsize, skb->data, padpos);
1841                 skb_pull(skb, padsize);
1842         }
1843
1844         if (sc->ps_flags & PS_WAIT_FOR_TX_ACK) {
1845                 sc->ps_flags &= ~PS_WAIT_FOR_TX_ACK;
1846                 ath_print(common, ATH_DBG_PS,
1847                           "Going back to sleep after having "
1848                           "received TX status (0x%lx)\n",
1849                         sc->ps_flags & (PS_WAIT_FOR_BEACON |
1850                                         PS_WAIT_FOR_CAB |
1851                                         PS_WAIT_FOR_PSPOLL_DATA |
1852                                         PS_WAIT_FOR_TX_ACK));
1853         }
1854
1855         if (unlikely(tx_info->pad[0] & ATH_TX_INFO_FRAME_TYPE_INTERNAL))
1856                 ath9k_tx_status(hw, skb);
1857         else
1858                 ieee80211_tx_status(hw, skb);
1859 }
1860
1861 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
1862                                 struct ath_txq *txq, struct list_head *bf_q,
1863                                 struct ath_tx_status *ts, int txok, int sendbar)
1864 {
1865         struct sk_buff *skb = bf->bf_mpdu;
1866         unsigned long flags;
1867         int tx_flags = 0;
1868
1869         if (sendbar)
1870                 tx_flags = ATH_TX_BAR;
1871
1872         if (!txok) {
1873                 tx_flags |= ATH_TX_ERROR;
1874
1875                 if (bf_isxretried(bf))
1876                         tx_flags |= ATH_TX_XRETRY;
1877         }
1878
1879         dma_unmap_single(sc->dev, bf->bf_dmacontext, skb->len, DMA_TO_DEVICE);
1880         ath_tx_complete(sc, skb, bf->aphy, tx_flags);
1881         ath_debug_stat_tx(sc, txq, bf, ts);
1882
1883         /*
1884          * Return the list of ath_buf of this mpdu to free queue
1885          */
1886         spin_lock_irqsave(&sc->tx.txbuflock, flags);
1887         list_splice_tail_init(bf_q, &sc->tx.txbuf);
1888         spin_unlock_irqrestore(&sc->tx.txbuflock, flags);
1889 }
1890
1891 static int ath_tx_num_badfrms(struct ath_softc *sc, struct ath_buf *bf,
1892                               struct ath_tx_status *ts, int txok)
1893 {
1894         u16 seq_st = 0;
1895         u32 ba[WME_BA_BMP_SIZE >> 5];
1896         int ba_index;
1897         int nbad = 0;
1898         int isaggr = 0;
1899
1900         if (ts->ts_flags == ATH9K_TX_SW_ABORTED)
1901                 return 0;
1902
1903         isaggr = bf_isaggr(bf);
1904         if (isaggr) {
1905                 seq_st = ts->ts_seqnum;
1906                 memcpy(ba, &ts->ba_low, WME_BA_BMP_SIZE >> 3);
1907         }
1908
1909         while (bf) {
1910                 ba_index = ATH_BA_INDEX(seq_st, bf->bf_seqno);
1911                 if (!txok || (isaggr && !ATH_BA_ISSET(ba, ba_index)))
1912                         nbad++;
1913
1914                 bf = bf->bf_next;
1915         }
1916
1917         return nbad;
1918 }
1919
1920 static void ath_tx_rc_status(struct ath_buf *bf, struct ath_tx_status *ts,
1921                              int nbad, int txok, bool update_rc)
1922 {
1923         struct sk_buff *skb = bf->bf_mpdu;
1924         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1925         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1926         struct ieee80211_hw *hw = bf->aphy->hw;
1927         u8 i, tx_rateindex;
1928
1929         if (txok)
1930                 tx_info->status.ack_signal = ts->ts_rssi;
1931
1932         tx_rateindex = ts->ts_rateindex;
1933         WARN_ON(tx_rateindex >= hw->max_rates);
1934
1935         if (ts->ts_status & ATH9K_TXERR_FILT)
1936                 tx_info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
1937         if ((tx_info->flags & IEEE80211_TX_CTL_AMPDU) && update_rc)
1938                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU;
1939
1940         if ((ts->ts_status & ATH9K_TXERR_FILT) == 0 &&
1941             (bf->bf_flags & ATH9K_TXDESC_NOACK) == 0 && update_rc) {
1942                 if (ieee80211_is_data(hdr->frame_control)) {
1943                         if (ts->ts_flags &
1944                             (ATH9K_TX_DATA_UNDERRUN | ATH9K_TX_DELIM_UNDERRUN))
1945                                 tx_info->pad[0] |= ATH_TX_INFO_UNDERRUN;
1946                         if ((ts->ts_status & ATH9K_TXERR_XRETRY) ||
1947                             (ts->ts_status & ATH9K_TXERR_FIFO))
1948                                 tx_info->pad[0] |= ATH_TX_INFO_XRETRY;
1949                         tx_info->status.ampdu_len = bf->bf_nframes;
1950                         tx_info->status.ampdu_ack_len = bf->bf_nframes - nbad;
1951                 }
1952         }
1953
1954         for (i = tx_rateindex + 1; i < hw->max_rates; i++) {
1955                 tx_info->status.rates[i].count = 0;
1956                 tx_info->status.rates[i].idx = -1;
1957         }
1958
1959         tx_info->status.rates[tx_rateindex].count = bf->bf_retries + 1;
1960 }
1961
1962 static void ath_wake_mac80211_queue(struct ath_softc *sc, struct ath_txq *txq)
1963 {
1964         int qnum;
1965
1966         spin_lock_bh(&txq->axq_lock);
1967         if (txq->stopped &&
1968             sc->tx.txq[txq->axq_qnum].axq_depth <= (ATH_TXBUF - 20)) {
1969                 qnum = ath_get_mac80211_qnum(txq->axq_qnum, sc);
1970                 if (qnum != -1) {
1971                         ath_mac80211_start_queue(sc, qnum);
1972                         txq->stopped = 0;
1973                 }
1974         }
1975         spin_unlock_bh(&txq->axq_lock);
1976 }
1977
1978 static void ath_tx_processq(struct ath_softc *sc, struct ath_txq *txq)
1979 {
1980         struct ath_hw *ah = sc->sc_ah;
1981         struct ath_common *common = ath9k_hw_common(ah);
1982         struct ath_buf *bf, *lastbf, *bf_held = NULL;
1983         struct list_head bf_head;
1984         struct ath_desc *ds;
1985         struct ath_tx_status ts;
1986         int txok;
1987         int status;
1988
1989         ath_print(common, ATH_DBG_QUEUE, "tx queue %d (%x), link %p\n",
1990                   txq->axq_qnum, ath9k_hw_gettxbuf(sc->sc_ah, txq->axq_qnum),
1991                   txq->axq_link);
1992
1993         for (;;) {
1994                 spin_lock_bh(&txq->axq_lock);
1995                 if (list_empty(&txq->axq_q)) {
1996                         txq->axq_link = NULL;
1997                         spin_unlock_bh(&txq->axq_lock);
1998                         break;
1999                 }
2000                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
2001
2002                 /*
2003                  * There is a race condition that a BH gets scheduled
2004                  * after sw writes TxE and before hw re-load the last
2005                  * descriptor to get the newly chained one.
2006                  * Software must keep the last DONE descriptor as a
2007                  * holding descriptor - software does so by marking
2008                  * it with the STALE flag.
2009                  */
2010                 bf_held = NULL;
2011                 if (bf->bf_stale) {
2012                         bf_held = bf;
2013                         if (list_is_last(&bf_held->list, &txq->axq_q)) {
2014                                 spin_unlock_bh(&txq->axq_lock);
2015                                 break;
2016                         } else {
2017                                 bf = list_entry(bf_held->list.next,
2018                                                 struct ath_buf, list);
2019                         }
2020                 }
2021
2022                 lastbf = bf->bf_lastbf;
2023                 ds = lastbf->bf_desc;
2024
2025                 memset(&ts, 0, sizeof(ts));
2026                 status = ath9k_hw_txprocdesc(ah, ds, &ts);
2027                 if (status == -EINPROGRESS) {
2028                         spin_unlock_bh(&txq->axq_lock);
2029                         break;
2030                 }
2031
2032                 /*
2033                  * We now know the nullfunc frame has been ACKed so we
2034                  * can disable RX.
2035                  */
2036                 if (bf->bf_isnullfunc &&
2037                     (ts.ts_status & ATH9K_TX_ACKED)) {
2038                         if ((sc->ps_flags & PS_ENABLED))
2039                                 ath9k_enable_ps(sc);
2040                         else
2041                                 sc->ps_flags |= PS_NULLFUNC_COMPLETED;
2042                 }
2043
2044                 /*
2045                  * Remove ath_buf's of the same transmit unit from txq,
2046                  * however leave the last descriptor back as the holding
2047                  * descriptor for hw.
2048                  */
2049                 lastbf->bf_stale = true;
2050                 INIT_LIST_HEAD(&bf_head);
2051                 if (!list_is_singular(&lastbf->list))
2052                         list_cut_position(&bf_head,
2053                                 &txq->axq_q, lastbf->list.prev);
2054
2055                 txq->axq_depth--;
2056                 txok = !(ts.ts_status & ATH9K_TXERR_MASK);
2057                 txq->axq_tx_inprogress = false;
2058                 spin_unlock_bh(&txq->axq_lock);
2059
2060                 if (bf_held) {
2061                         spin_lock_bh(&sc->tx.txbuflock);
2062                         list_move_tail(&bf_held->list, &sc->tx.txbuf);
2063                         spin_unlock_bh(&sc->tx.txbuflock);
2064                 }
2065
2066                 if (!bf_isampdu(bf)) {
2067                         /*
2068                          * This frame is sent out as a single frame.
2069                          * Use hardware retry status for this frame.
2070                          */
2071                         bf->bf_retries = ts.ts_longretry;
2072                         if (ts.ts_status & ATH9K_TXERR_XRETRY)
2073                                 bf->bf_state.bf_type |= BUF_XRETRY;
2074                         ath_tx_rc_status(bf, &ts, 0, txok, true);
2075                 }
2076
2077                 if (bf_isampdu(bf))
2078                         ath_tx_complete_aggr(sc, txq, bf, &bf_head, &ts, txok);
2079                 else
2080                         ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, txok, 0);
2081
2082                 ath_wake_mac80211_queue(sc, txq);
2083
2084                 spin_lock_bh(&txq->axq_lock);
2085                 if (sc->sc_flags & SC_OP_TXAGGR)
2086                         ath_txq_schedule(sc, txq);
2087                 spin_unlock_bh(&txq->axq_lock);
2088         }
2089 }
2090
2091 static void ath_tx_complete_poll_work(struct work_struct *work)
2092 {
2093         struct ath_softc *sc = container_of(work, struct ath_softc,
2094                         tx_complete_work.work);
2095         struct ath_txq *txq;
2096         int i;
2097         bool needreset = false;
2098
2099         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
2100                 if (ATH_TXQ_SETUP(sc, i)) {
2101                         txq = &sc->tx.txq[i];
2102                         spin_lock_bh(&txq->axq_lock);
2103                         if (txq->axq_depth) {
2104                                 if (txq->axq_tx_inprogress) {
2105                                         needreset = true;
2106                                         spin_unlock_bh(&txq->axq_lock);
2107                                         break;
2108                                 } else {
2109                                         txq->axq_tx_inprogress = true;
2110                                 }
2111                         }
2112                         spin_unlock_bh(&txq->axq_lock);
2113                 }
2114
2115         if (needreset) {
2116                 ath_print(ath9k_hw_common(sc->sc_ah), ATH_DBG_RESET,
2117                           "tx hung, resetting the chip\n");
2118                 ath9k_ps_wakeup(sc);
2119                 ath_reset(sc, false);
2120                 ath9k_ps_restore(sc);
2121         }
2122
2123         ieee80211_queue_delayed_work(sc->hw, &sc->tx_complete_work,
2124                         msecs_to_jiffies(ATH_TX_COMPLETE_POLL_INT));
2125 }
2126
2127
2128
2129 void ath_tx_tasklet(struct ath_softc *sc)
2130 {
2131         int i;
2132         u32 qcumask = ((1 << ATH9K_NUM_TX_QUEUES) - 1);
2133
2134         ath9k_hw_gettxintrtxqs(sc->sc_ah, &qcumask);
2135
2136         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2137                 if (ATH_TXQ_SETUP(sc, i) && (qcumask & (1 << i)))
2138                         ath_tx_processq(sc, &sc->tx.txq[i]);
2139         }
2140 }
2141
2142 /*****************/
2143 /* Init, Cleanup */
2144 /*****************/
2145
2146 int ath_tx_init(struct ath_softc *sc, int nbufs)
2147 {
2148         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
2149         int error = 0;
2150
2151         spin_lock_init(&sc->tx.txbuflock);
2152
2153         error = ath_descdma_setup(sc, &sc->tx.txdma, &sc->tx.txbuf,
2154                                   "tx", nbufs, 1);
2155         if (error != 0) {
2156                 ath_print(common, ATH_DBG_FATAL,
2157                           "Failed to allocate tx descriptors: %d\n", error);
2158                 goto err;
2159         }
2160
2161         error = ath_descdma_setup(sc, &sc->beacon.bdma, &sc->beacon.bbuf,
2162                                   "beacon", ATH_BCBUF, 1);
2163         if (error != 0) {
2164                 ath_print(common, ATH_DBG_FATAL,
2165                           "Failed to allocate beacon descriptors: %d\n", error);
2166                 goto err;
2167         }
2168
2169         INIT_DELAYED_WORK(&sc->tx_complete_work, ath_tx_complete_poll_work);
2170
2171 err:
2172         if (error != 0)
2173                 ath_tx_cleanup(sc);
2174
2175         return error;
2176 }
2177
2178 void ath_tx_cleanup(struct ath_softc *sc)
2179 {
2180         if (sc->beacon.bdma.dd_desc_len != 0)
2181                 ath_descdma_cleanup(sc, &sc->beacon.bdma, &sc->beacon.bbuf);
2182
2183         if (sc->tx.txdma.dd_desc_len != 0)
2184                 ath_descdma_cleanup(sc, &sc->tx.txdma, &sc->tx.txbuf);
2185 }
2186
2187 void ath_tx_node_init(struct ath_softc *sc, struct ath_node *an)
2188 {
2189         struct ath_atx_tid *tid;
2190         struct ath_atx_ac *ac;
2191         int tidno, acno;
2192
2193         for (tidno = 0, tid = &an->tid[tidno];
2194              tidno < WME_NUM_TID;
2195              tidno++, tid++) {
2196                 tid->an        = an;
2197                 tid->tidno     = tidno;
2198                 tid->seq_start = tid->seq_next = 0;
2199                 tid->baw_size  = WME_MAX_BA;
2200                 tid->baw_head  = tid->baw_tail = 0;
2201                 tid->sched     = false;
2202                 tid->paused    = false;
2203                 tid->state &= ~AGGR_CLEANUP;
2204                 INIT_LIST_HEAD(&tid->buf_q);
2205                 acno = TID_TO_WME_AC(tidno);
2206                 tid->ac = &an->ac[acno];
2207                 tid->state &= ~AGGR_ADDBA_COMPLETE;
2208                 tid->state &= ~AGGR_ADDBA_PROGRESS;
2209         }
2210
2211         for (acno = 0, ac = &an->ac[acno];
2212              acno < WME_NUM_AC; acno++, ac++) {
2213                 ac->sched    = false;
2214                 INIT_LIST_HEAD(&ac->tid_q);
2215
2216                 switch (acno) {
2217                 case WME_AC_BE:
2218                         ac->qnum = ath_tx_get_qnum(sc,
2219                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_BE);
2220                         break;
2221                 case WME_AC_BK:
2222                         ac->qnum = ath_tx_get_qnum(sc,
2223                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_BK);
2224                         break;
2225                 case WME_AC_VI:
2226                         ac->qnum = ath_tx_get_qnum(sc,
2227                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_VI);
2228                         break;
2229                 case WME_AC_VO:
2230                         ac->qnum = ath_tx_get_qnum(sc,
2231                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_VO);
2232                         break;
2233                 }
2234         }
2235 }
2236
2237 void ath_tx_node_cleanup(struct ath_softc *sc, struct ath_node *an)
2238 {
2239         int i;
2240         struct ath_atx_ac *ac, *ac_tmp;
2241         struct ath_atx_tid *tid, *tid_tmp;
2242         struct ath_txq *txq;
2243
2244         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2245                 if (ATH_TXQ_SETUP(sc, i)) {
2246                         txq = &sc->tx.txq[i];
2247
2248                         spin_lock_bh(&txq->axq_lock);
2249
2250                         list_for_each_entry_safe(ac,
2251                                         ac_tmp, &txq->axq_acq, list) {
2252                                 tid = list_first_entry(&ac->tid_q,
2253                                                 struct ath_atx_tid, list);
2254                                 if (tid && tid->an != an)
2255                                         continue;
2256                                 list_del(&ac->list);
2257                                 ac->sched = false;
2258
2259                                 list_for_each_entry_safe(tid,
2260                                                 tid_tmp, &ac->tid_q, list) {
2261                                         list_del(&tid->list);
2262                                         tid->sched = false;
2263                                         ath_tid_drain(sc, txq, tid);
2264                                         tid->state &= ~AGGR_ADDBA_COMPLETE;
2265                                         tid->state &= ~AGGR_CLEANUP;
2266                                 }
2267                         }
2268
2269                         spin_unlock_bh(&txq->axq_lock);
2270                 }
2271         }
2272 }