include/configs/omap3430labrador.h

   1 /*
   2  * (C) Copyright 2006
   3  * Texas Instruments <www.ti.com>
   4  * Richard Woodruff <r-woodruff2@ti.com>
   5  *
   6  * X-Loader Configuation settings for the TI OMAP SDP3430 board.
   7  *
   8  * See file CREDITS for list of people who contributed to this
   9  * project.
  10  *
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation; either version 2 of
  14  * the License, or (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  24  * MA 02111-1307 USA
  25  */
  26
  27 #ifndef __CONFIG_H
  28 #define __CONFIG_H
  29
  30 /* serial printf facility takes about 3.5K */
  31 #define CFG_PRINTF
  32 //#undef CFG_PRINTF
  33
  34 /*
  35  * High Level Configuration Options
  36  */
  37 #define CONFIG_ARMCORTEXA8       1    /* This is an ARM V7 CPU core */
  38 #define CONFIG_OMAP              1    /* in a TI OMAP core */
  39 #define CONFIG_OMAP34XX          1    /* which is a 34XX */
  40 #define CONFIG_OMAP3430          1    /* which is in a 3430 */
  41 #define CONFIG_3430LABRADOR      1    /* working on Labrador */
  42 //#define CONFIG_3430_AS_3410    1    /* true for 3430 in 3410 mode */
  43
  44 #include <asm/arch/cpu.h>        /* get chip and board defs */
  45
  46 /* uncomment it if you need timer based udelay(). it takes about 250 bytes */
  47 //#define CFG_UDELAY
  48
  49 /* Clock Defines */
  50 #define V_OSCK                   26000000  /* Clock output from T2 */
  51
  52 #if (V_OSCK > 19200000)
  53 #define V_SCLK                   (V_OSCK >> 1)
  54 #else
  55 #define V_SCLK                   V_OSCK
  56 #endif
  57
  58 #define PRCM_CLK_CFG2_266MHZ     1    /* VDD2=1.15v - 133MHz DDR */
  59 //#define PRCM_CLK_CFG2_332MHZ   1    /* VDD2=1.15v - 166MHz DDR */
  60 #define PRCM_PCLK_OPP2           1    /* ARM=500MHz - VDD1=1.20v */
  61
  62 /* Memory type */
  63 #define CFG_3430SDRAM_DDR        1
  64
  65 /* The actual register values are defined in u-boot- mem.h */
  66 /* SDRAM Bank Allocation method */
  67 //#define SDRC_B_R_C             1
  68 //#define SDRC_B1_R_B0_C         1
  69 #define SDRC_R_B_C               1
  70
  71 /* Boot type */
  72 #define CFG_NAND 1
  73 //#define CFG_ONENAND 1
  74
  75 # define NAND_BASE_ADR           NAND_BASE  /* NAND flash */
  76 # define ONENAND_BASE            ONENAND_MAP  /* OneNand flash */
  77
  78 #ifdef CFG_NAND
  79 #define OMAP34XX_GPMC_CS0_SIZE GPMC_SIZE_128M  /* u = ofdon't need so much for nand port */
  80 #define OMAP34XX_GPMC_CS0_MAP NAND_BASE_ADR
  81 #else
  82 #define OMAP34XX_GPMC_CS0_SIZE GPMC_SIZE_128M
  83 #define OMAP34XX_GPMC_CS0_MAP ONENAND_BASE
  84 #define ONENAND_ADDR ONENAND_BASE  /* physical address of OneNAND at CS0*/
  85 #endif
  86
  87
  88 #ifdef CFG_PRINTF
  89
  90 #define CFG_NS16550
  91 #define CFG_NS16550_SERIAL
  92 #define CFG_NS16550_REG_SIZE     (-4)
  93 #define CFG_NS16550_CLK          (48000000)
  94 #define CFG_NS16550_COM3         OMAP34XX_UART3
  95
  96 /*
  97  * select serial console configuration
  98  */
  99 #define CONFIG_SERIAL3           3    /* UART3 on board */
 100 #define CONFIG_CONS_INDEX        3
 101
 102 #define CONFIG_BAUDRATE          115200
 103 #define CFG_PBSIZE               256
 104
 105 #endif /* CFG_PRINTF */
 106
 107 /*
 108  * Miscellaneous configurable options
 109  */
 110 #define CFG_LOADADDR             0x80008000
 111
 112 #undef  CFG_CLKS_IN_HZ          /* everything, incl board info, in Hz */
 113
 114 /*-----------------------------------------------------------------------
 115  * Stack sizes
 116  *
 117  * The stack sizes are set up in start.S using the settings below
 118  */
 119 #define CONFIG_STACKSIZE         (128*1024) /* regular stack */
 120
 121 #ifdef CFG_NAND
 122
 123 /*-----------------------------------------------------------------------
 124  * Board NAND Info.
 125  */
 126
 127
 128 #define CFG_NAND_K9F1G08R0A    /* Micron 16-bit 256MB chip large page NAND chip*/
 129 #define NAND_16BIT
 130
 131 /* NAND is partitioned:
 132  * 0x00000000 - 0x0007FFFF  Booting Image
 133  * 0x00080000 - 0x000BFFFF  U-Boot Image
 134  * 0x000C0000 - 0x000FFFFF  U-Boot Env Data (X-loader doesn't care)
 135  * 0x00100000 - 0x002FFFFF  Kernel Image
 136  * 0x00300000 - 0x08000000  depends on application
 137  */
 138 #define NAND_UBOOT_START         0x0080000 /* Leaving first 4 blocks for x-load */
 139 #define NAND_UBOOT_END           0x00C0000 /* Giving a space of 2 blocks = 256KB */
 140 #define NAND_BLOCK_SIZE          0x20000
 141
 142 #define GPMC_CONFIG              (OMAP34XX_GPMC_BASE+0x50)
 143 #define GPMC_NAND_COMMAND_0      (OMAP34XX_GPMC_BASE+0x7C)
 144 #define GPMC_NAND_ADDRESS_0      (OMAP34XX_GPMC_BASE+0x80)
 145 #define GPMC_NAND_DATA_0         (OMAP34XX_GPMC_BASE+0x84)
 146
 147 #ifdef NAND_16BIT
 148 #define WRITE_NAND_COMMAND(d, adr) \
 149         do {*(volatile u16 *)GPMC_NAND_COMMAND_0 = d;} while(0)
 150 #define WRITE_NAND_ADDRESS(d, adr) \
 151         do {*(volatile u16 *)GPMC_NAND_ADDRESS_0 = d;} while(0)
 152 #define WRITE_NAND(d, adr) \
 153         do {*(volatile u16 *)GPMC_NAND_DATA_0 = d;} while(0)
 154 #define READ_NAND(adr) \
 155         (*(volatile u16 *)GPMC_NAND_DATA_0)
 156 #define NAND_WAIT_READY()
 157 #define NAND_WP_OFF()  \
 158         do {*(volatile u32 *)(GPMC_CONFIG) |= 0x00000010;} while(0)
 159 #define NAND_WP_ON()  \
 160         do {*(volatile u32 *)(GPMC_CONFIG) &= ~0x00000010;} while(0)
 161
 162 #else /* to support 8-bit NAND devices */
 163 #define WRITE_NAND_COMMAND(d, adr) \
 164         do {*(volatile u8 *)GPMC_NAND_COMMAND_0 = d;} while(0)
 165 #define WRITE_NAND_ADDRESS(d, adr) \
 166         do {*(volatile u8 *)GPMC_NAND_ADDRESS_0 = d;} while(0)
 167 #define WRITE_NAND(d, adr) \
 168         do {*(volatile u8 *)GPMC_NAND_DATA_0 = d;} while(0)
 169 #define READ_NAND(adr) \
 170         (*(volatile u8 *)GPMC_NAND_DATA_0);
 171 #define NAND_WAIT_READY()
 172 #define NAND_WP_OFF()  \
 173         do {*(volatile u32 *)(GPMC_CONFIG) |= 0x00000010;} while(0)
 174 #define NAND_WP_ON()  \
 175         do {*(volatile u32 *)(GPMC_CONFIG) &= ~0x00000010;} while(0)
 176
 177 #endif
 178
 179 #define NAND_CTL_CLRALE(adr)
 180 #define NAND_CTL_SETALE(adr)
 181 #define NAND_CTL_CLRCLE(adr)
 182 #define NAND_CTL_SETCLE(adr)
 183 #define NAND_DISABLE_CE()
 184 #define NAND_ENABLE_CE()
 185
 186 #else
 187 /*-----------------------------------------------------------------------
 188  * Board oneNAND Info.
 189  */
 190 #define CFG_SYNC_BURST_READ      1
 191
 192 /* OneNAND is partitioned:
 193  *   0x0000000 - 0x0080000  X-Loader
 194  *   0x0080000 - 0x00c0000   U-boot Image
 195  *   0x00c0000 - 0x00e0000   U-Boot Env Data (X-loader doesn't care)
 196  *   0x00e0000 - 0x0120000   Kernel Image
 197  *   0x0120000 - 0x4000000   depends on application
 198  */
 199
 200 #define ONENAND_START_BLOCK      4
 201 #define ONENAND_END_BLOCK        6
 202 #define ONENAND_PAGE_SIZE        2048     /* 2KB */
 203 #define ONENAND_BLOCK_SIZE       0x20000  /* 128KB */
 204
 205 #endif  /* oneNAND */
 206 #endif /* __CONFIG_H */
 207