cpu/arm720t/cpu.c

   1 /*
   2  * (C) Copyright 2002
   3  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   4  * Marius Groeger <mgroeger@sysgo.de>
   5  *
   6  * (C) Copyright 2002
   7  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   8  * Alex Zuepke <azu@sysgo.de>
   9  *
  10  * See file CREDITS for list of people who contributed to this
  11  * project.
  12  *
  13  * This program is free software; you can redistribute it and/or
  14  * modify it under the terms of the GNU General Public License as
  15  * published by the Free Software Foundation; either version 2 of
  16  * the License, or (at your option) any later version.
  17  *
  18  * This program is distributed in the hope that it will be useful,
  19  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  20  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  21  * GNU General Public License for more details.
  22  *
  23  * You should have received a copy of the GNU General Public License
  24  * along with this program; if not, write to the Free Software
  25  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  26  * MA 02111-1307 USA
  27  */
  28
  29 /*
  30  * CPU specific code
  31  */
  32
  33 #include <common.h>
  34 #include <command.h>
  35 #include <clps7111.h>
  36
  37 /* read co-processor 15, register #1 (control register) */
  38 static unsigned long read_p15_c1(void)
  39 {
  40         unsigned long value;
  41
  42         __asm__ __volatile__(
  43                 "mrc     p15, 0, %0, c1, c0, 0   @ read control reg\n"
  44                 : "=r" (value)
  45                 :
  46                 : "memory");
  47         /* printf("p15/c1 is = %08lx\n", value); */
  48         return value;
  49 }
  50
  51 /* write to co-processor 15, register #1 (control register) */
  52 static void write_p15_c1(unsigned long value)
  53 {
  54         /* printf("write %08lx to p15/c1\n", value); */
  55         __asm__ __volatile__(
  56                 "mcr     p15, 0, %0, c1, c0, 0   @ write it back\n"
  57                 :
  58                 : "r" (value)
  59                 : "memory");
  60
  61         read_p15_c1();
  62 }
  63
  64 static void cp_delay (void)
  65 {
  66         volatile int i;
  67
  68         /* copro seems to need some delay between reading and writing */
  69         for (i = 0; i < 100; i++);
  70 }
  71
  72 /* See also ARM Ref. Man. */
  73 #define C1_MMU          (1<<0)  /* mmu off/on */
  74 #define C1_ALIGN        (1<<1)  /* alignment faults off/on */
  75 #define C1_IDC          (1<<2)  /* icache and/or dcache off/on */
  76 #define C1_WRITE_BUFFER (1<<3)  /* write buffer off/on */
  77 #define C1_BIG_ENDIAN   (1<<7)  /* big endian off/on */
  78 #define C1_SYS_PROT     (1<<8)  /* system protection */
  79 #define C1_ROM_PROT     (1<<9)  /* ROM protection */
  80 #define C1_HIGH_VECTORS (1<<13) /* location of vectors: low/high addresses */
  81
  82 int cpu_init (void)
  83 {
  84         /*
  85          * setup up stacks if necessary
  86          */
  87 #ifdef CONFIG_USE_IRQ
  88         DECLARE_GLOBAL_DATA_PTR;
  89
  90         IRQ_STACK_START = _armboot_start - CFG_MALLOC_LEN - CFG_GBL_DATA_SIZE - 4;
  91         FIQ_STACK_START = IRQ_STACK_START - CONFIG_STACKSIZE_IRQ;
  92 #endif
  93         return 0;
  94 }
  95
  96 int cleanup_before_linux (void)
  97 {
  98         /*
  99          * this function is called just before we call linux
 100          * it prepares the processor for linux
 101          *
 102          * we turn off caches etc ...
 103          * and we set the CPU-speed to 73 MHz - see start.S for details
 104          */
 105
 106         unsigned long i;
 107
 108         disable_interrupts ();
 109
 110         /* turn off I-cache */
 111         asm ("mrc p15, 0, %0, c1, c0, 0":"=r" (i));
 112         i &= ~0x1000;
 113         asm ("mcr p15, 0, %0, c1, c0, 0": :"r" (i));
 114
 115         /* flush I-cache */
 116         asm ("mcr p15, 0, %0, c7, c5, 0": :"r" (i));
 117
 118 #ifdef CONFIG_ARM7_REVD
 119         /* go to high speed */
 120         IO_SYSCON3 = (IO_SYSCON3 & ~CLKCTL) | CLKCTL_73;
 121 #endif
 122         return 0;
 123 }
 124
 125 int do_reset (cmd_tbl_t *cmdtp, int flag, int argc, char *argv[])
 126 {
 127         extern void reset_cpu (ulong addr);
 128
 129         disable_interrupts ();
 130         reset_cpu (0);
 131         /*NOTREACHED*/
 132         return (0);
 133 }
 134
 135 void icache_enable (void)
 136 {
 137         ulong reg;
 138
 139         reg = read_p15_c1 ();
 140         cp_delay ();
 141         write_p15_c1 (reg | C1_IDC);
 142 }
 143
 144 void icache_disable (void)
 145 {
 146         ulong reg;
 147
 148         reg = read_p15_c1 ();
 149         cp_delay ();
 150         write_p15_c1 (reg & ~C1_IDC);
 151 }
 152
 153 int icache_status (void)
 154 {
 155         return (read_p15_c1 () & C1_IDC) != 0;
 156 }
 157
 158 void dcache_enable (void)
 159 {
 160         ulong reg;
 161
 162         reg = read_p15_c1 ();
 163         cp_delay ();
 164         write_p15_c1 (reg | C1_IDC);
 165 }
 166
 167 void dcache_disable (void)
 168 {
 169         ulong reg;
 170
 171         reg = read_p15_c1 ();
 172         cp_delay ();
 173         write_p15_c1 (reg & ~C1_IDC);
 174 }
 175
 176 int dcache_status (void)
 177 {
 178         return (read_p15_c1 () & C1_IDC) != 0;
 179 }