drivers/tty/serial/msm_serial.c

   1 /*
   2  * Driver for msm7k serial device and console
   3  *
   4  * Copyright (C) 2007 Google, Inc.
   5  * Author: Robert Love <rlove@google.com>
   6  * Copyright (c) 2011, Code Aurora Forum. All rights reserved.
   7  *
   8  * This software is licensed under the terms of the GNU General Public
   9  * License version 2, as published by the Free Software Foundation, and
  10  * may be copied, distributed, and modified under those terms.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  */
  17
  18 #if defined(CONFIG_SERIAL_MSM_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  19 # define SUPPORT_SYSRQ
  20 #endif
  21
  22 #include <linux/atomic.h>
  23 #include <linux/hrtimer.h>
  24 #include <linux/module.h>
  25 #include <linux/io.h>
  26 #include <linux/ioport.h>
  27 #include <linux/irq.h>
  28 #include <linux/init.h>
  29 #include <linux/console.h>
  30 #include <linux/tty.h>
  31 #include <linux/tty_flip.h>
  32 #include <linux/serial_core.h>
  33 #include <linux/serial.h>
  34 #include <linux/clk.h>
  35 #include <linux/platform_device.h>
  36 #include <linux/delay.h>
  37 #include <linux/of.h>
  38 #include <linux/of_device.h>
  39
  40 #include "msm_serial.h"
  41
  42 struct msm_port {
  43         struct uart_port        uart;
  44         char                    name[16];
  45         struct clk              *clk;
  46         struct clk              *pclk;
  47         unsigned int            imr;
  48         void __iomem            *gsbi_base;
  49         int                     is_uartdm;
  50         unsigned int            old_snap_state;
  51 };
  52
  53 static inline void wait_for_xmitr(struct uart_port *port)
  54 {
  55         while (!(msm_read(port, UART_SR) & UART_SR_TX_EMPTY)) {
  56                 if (msm_read(port, UART_ISR) & UART_ISR_TX_READY)
  57                         break;
  58                 udelay(1);
  59         }
  60         msm_write(port, UART_CR_CMD_RESET_TX_READY, UART_CR);
  61 }
  62
  63 static void msm_stop_tx(struct uart_port *port)
  64 {
  65         struct msm_port *msm_port = UART_TO_MSM(port);
  66
  67         msm_port->imr &= ~UART_IMR_TXLEV;
  68         msm_write(port, msm_port->imr, UART_IMR);
  69 }
  70
  71 static void msm_start_tx(struct uart_port *port)
  72 {
  73         struct msm_port *msm_port = UART_TO_MSM(port);
  74
  75         msm_port->imr |= UART_IMR_TXLEV;
  76         msm_write(port, msm_port->imr, UART_IMR);
  77 }
  78
  79 static void msm_stop_rx(struct uart_port *port)
  80 {
  81         struct msm_port *msm_port = UART_TO_MSM(port);
  82
  83         msm_port->imr &= ~(UART_IMR_RXLEV | UART_IMR_RXSTALE);
  84         msm_write(port, msm_port->imr, UART_IMR);
  85 }
  86
  87 static void msm_enable_ms(struct uart_port *port)
  88 {
  89         struct msm_port *msm_port = UART_TO_MSM(port);
  90
  91         msm_port->imr |= UART_IMR_DELTA_CTS;
  92         msm_write(port, msm_port->imr, UART_IMR);
  93 }
  94
  95 static void handle_rx_dm(struct uart_port *port, unsigned int misr)
  96 {
  97         struct tty_port *tport = &port->state->port;
  98         unsigned int sr;
  99         int count = 0;
 100         struct msm_port *msm_port = UART_TO_MSM(port);
 101
 102         if ((msm_read(port, UART_SR) & UART_SR_OVERRUN)) {
 103                 port->icount.overrun++;
 104                 tty_insert_flip_char(tport, 0, TTY_OVERRUN);
 105                 msm_write(port, UART_CR_CMD_RESET_ERR, UART_CR);
 106         }
 107
 108         if (misr & UART_IMR_RXSTALE) {
 109                 count = msm_read(port, UARTDM_RX_TOTAL_SNAP) -
 110                         msm_port->old_snap_state;
 111                 msm_port->old_snap_state = 0;
 112         } else {
 113                 count = 4 * (msm_read(port, UART_RFWR));
 114                 msm_port->old_snap_state += count;
 115         }
 116
 117         /* TODO: Precise error reporting */
 118
 119         port->icount.rx += count;
 120
 121         while (count > 0) {
 122                 unsigned int c;
 123
 124                 sr = msm_read(port, UART_SR);
 125                 if ((sr & UART_SR_RX_READY) == 0) {
 126                         msm_port->old_snap_state -= count;
 127                         break;
 128                 }
 129                 c = msm_read(port, UARTDM_RF);
 130                 if (sr & UART_SR_RX_BREAK) {
 131                         port->icount.brk++;
 132                         if (uart_handle_break(port))
 133                                 continue;
 134                 } else if (sr & UART_SR_PAR_FRAME_ERR)
 135                         port->icount.frame++;
 136
 137                 /* TODO: handle sysrq */
 138                 tty_insert_flip_string(tport, (char *)&c,
 139                                        (count > 4) ? 4 : count);
 140                 count -= 4;
 141         }
 142
 143         tty_flip_buffer_push(tport);
 144         if (misr & (UART_IMR_RXSTALE))
 145                 msm_write(port, UART_CR_CMD_RESET_STALE_INT, UART_CR);
 146         msm_write(port, 0xFFFFFF, UARTDM_DMRX);
 147         msm_write(port, UART_CR_CMD_STALE_EVENT_ENABLE, UART_CR);
 148 }
 149
 150 static void handle_rx(struct uart_port *port)
 151 {
 152         struct tty_port *tport = &port->state->port;
 153         unsigned int sr;
 154
 155         /*
 156          * Handle overrun. My understanding of the hardware is that overrun
 157          * is not tied to the RX buffer, so we handle the case out of band.
 158          */
 159         if ((msm_read(port, UART_SR) & UART_SR_OVERRUN)) {
 160                 port->icount.overrun++;
 161                 tty_insert_flip_char(tport, 0, TTY_OVERRUN);
 162                 msm_write(port, UART_CR_CMD_RESET_ERR, UART_CR);
 163         }
 164
 165         /* and now the main RX loop */
 166         while ((sr = msm_read(port, UART_SR)) & UART_SR_RX_READY) {
 167                 unsigned int c;
 168                 char flag = TTY_NORMAL;
 169
 170                 c = msm_read(port, UART_RF);
 171
 172                 if (sr & UART_SR_RX_BREAK) {
 173                         port->icount.brk++;
 174                         if (uart_handle_break(port))
 175                                 continue;
 176                 } else if (sr & UART_SR_PAR_FRAME_ERR) {
 177                         port->icount.frame++;
 178                 } else {
 179                         port->icount.rx++;
 180                 }
 181
 182                 /* Mask conditions we're ignorning. */
 183                 sr &= port->read_status_mask;
 184
 185                 if (sr & UART_SR_RX_BREAK) {
 186                         flag = TTY_BREAK;
 187                 } else if (sr & UART_SR_PAR_FRAME_ERR) {
 188                         flag = TTY_FRAME;
 189                 }
 190
 191                 if (!uart_handle_sysrq_char(port, c))
 192                         tty_insert_flip_char(tport, c, flag);
 193         }
 194
 195         tty_flip_buffer_push(tport);
 196 }
 197
 198 static void reset_dm_count(struct uart_port *port)
 199 {
 200         wait_for_xmitr(port);
 201         msm_write(port, 1, UARTDM_NCF_TX);
 202         msm_read(port, UARTDM_NCF_TX);
 203 }
 204
 205 static void handle_tx(struct uart_port *port)
 206 {
 207         struct circ_buf *xmit = &port->state->xmit;
 208         struct msm_port *msm_port = UART_TO_MSM(port);
 209         int sent_tx;
 210
 211         if (port->x_char) {
 212                 if (msm_port->is_uartdm)
 213                         reset_dm_count(port);
 214
 215                 msm_write(port, port->x_char,
 216                           msm_port->is_uartdm ? UARTDM_TF : UART_TF);
 217                 port->icount.tx++;
 218                 port->x_char = 0;
 219         }
 220
 221         if (msm_port->is_uartdm)
 222                 reset_dm_count(port);
 223
 224         while (msm_read(port, UART_SR) & UART_SR_TX_READY) {
 225                 if (uart_circ_empty(xmit)) {
 226                         /* disable tx interrupts */
 227                         msm_port->imr &= ~UART_IMR_TXLEV;
 228                         msm_write(port, msm_port->imr, UART_IMR);
 229                         break;
 230                 }
 231                 msm_write(port, xmit->buf[xmit->tail],
 232                           msm_port->is_uartdm ? UARTDM_TF : UART_TF);
 233
 234                 if (msm_port->is_uartdm)
 235                         reset_dm_count(port);
 236
 237                 xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 238                 port->icount.tx++;
 239                 sent_tx = 1;
 240         }
 241
 242         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 243                 uart_write_wakeup(port);
 244 }
 245
 246 static void handle_delta_cts(struct uart_port *port)
 247 {
 248         msm_write(port, UART_CR_CMD_RESET_CTS, UART_CR);
 249         port->icount.cts++;
 250         wake_up_interruptible(&port->state->port.delta_msr_wait);
 251 }
 252
 253 static irqreturn_t msm_irq(int irq, void *dev_id)
 254 {
 255         struct uart_port *port = dev_id;
 256         struct msm_port *msm_port = UART_TO_MSM(port);
 257         unsigned int misr;
 258
 259         spin_lock(&port->lock);
 260         misr = msm_read(port, UART_MISR);
 261         msm_write(port, 0, UART_IMR); /* disable interrupt */
 262
 263         if (misr & (UART_IMR_RXLEV | UART_IMR_RXSTALE)) {
 264                 if (msm_port->is_uartdm)
 265                         handle_rx_dm(port, misr);
 266                 else
 267                         handle_rx(port);
 268         }
 269         if (misr & UART_IMR_TXLEV)
 270                 handle_tx(port);
 271         if (misr & UART_IMR_DELTA_CTS)
 272                 handle_delta_cts(port);
 273
 274         msm_write(port, msm_port->imr, UART_IMR); /* restore interrupt */
 275         spin_unlock(&port->lock);
 276
 277         return IRQ_HANDLED;
 278 }
 279
 280 static unsigned int msm_tx_empty(struct uart_port *port)
 281 {
 282         return (msm_read(port, UART_SR) & UART_SR_TX_EMPTY) ? TIOCSER_TEMT : 0;
 283 }
 284
 285 static unsigned int msm_get_mctrl(struct uart_port *port)
 286 {
 287         return TIOCM_CAR | TIOCM_CTS | TIOCM_DSR | TIOCM_RTS;
 288 }
 289
 290
 291 static void msm_reset(struct uart_port *port)
 292 {
 293         /* reset everything */
 294         msm_write(port, UART_CR_CMD_RESET_RX, UART_CR);
 295         msm_write(port, UART_CR_CMD_RESET_TX, UART_CR);
 296         msm_write(port, UART_CR_CMD_RESET_ERR, UART_CR);
 297         msm_write(port, UART_CR_CMD_RESET_BREAK_INT, UART_CR);
 298         msm_write(port, UART_CR_CMD_RESET_CTS, UART_CR);
 299         msm_write(port, UART_CR_CMD_SET_RFR, UART_CR);
 300 }
 301
 302 static void msm_set_mctrl(struct uart_port *port, unsigned int mctrl)
 303 {
 304         unsigned int mr;
 305         mr = msm_read(port, UART_MR1);
 306
 307         if (!(mctrl & TIOCM_RTS)) {
 308                 mr &= ~UART_MR1_RX_RDY_CTL;
 309                 msm_write(port, mr, UART_MR1);
 310                 msm_write(port, UART_CR_CMD_RESET_RFR, UART_CR);
 311         } else {
 312                 mr |= UART_MR1_RX_RDY_CTL;
 313                 msm_write(port, mr, UART_MR1);
 314         }
 315 }
 316
 317 static void msm_break_ctl(struct uart_port *port, int break_ctl)
 318 {
 319         if (break_ctl)
 320                 msm_write(port, UART_CR_CMD_START_BREAK, UART_CR);
 321         else
 322                 msm_write(port, UART_CR_CMD_STOP_BREAK, UART_CR);
 323 }
 324
 325 struct msm_baud_map {
 326         u16     divisor;
 327         u8      code;
 328         u8      rxstale;
 329 };
 330
 331 static const struct msm_baud_map *
 332 msm_find_best_baud(struct uart_port *port, unsigned int baud)
 333 {
 334         unsigned int i, divisor;
 335         const struct msm_baud_map *entry;
 336         static const struct msm_baud_map table[] = {
 337                 { 1536, 0x00,  1 },
 338                 {  768, 0x11,  1 },
 339                 {  384, 0x22,  1 },
 340                 {  192, 0x33,  1 },
 341                 {   96, 0x44,  1 },
 342                 {   48, 0x55,  1 },
 343                 {   32, 0x66,  1 },
 344                 {   24, 0x77,  1 },
 345                 {   16, 0x88,  1 },
 346                 {   12, 0x99,  6 },
 347                 {    8, 0xaa,  6 },
 348                 {    6, 0xbb,  6 },
 349                 {    4, 0xcc,  6 },
 350                 {    3, 0xdd,  8 },
 351                 {    2, 0xee, 16 },
 352                 {    1, 0xff, 31 },
 353         };
 354
 355         divisor = uart_get_divisor(port, baud);
 356
 357         for (i = 0, entry = table; i < ARRAY_SIZE(table); i++, entry++)
 358                 if (entry->divisor <= divisor)
 359                         break;
 360
 361         return entry; /* Default to smallest divider */
 362 }
 363
 364 static int msm_set_baud_rate(struct uart_port *port, unsigned int baud)
 365 {
 366         unsigned int rxstale, watermark;
 367         struct msm_port *msm_port = UART_TO_MSM(port);
 368         const struct msm_baud_map *entry;
 369
 370         entry = msm_find_best_baud(port, baud);
 371
 372         if (msm_port->is_uartdm)
 373                 msm_write(port, UART_CR_CMD_RESET_RX, UART_CR);
 374
 375         msm_write(port, entry->code, UART_CSR);
 376
 377         /* RX stale watermark */
 378         rxstale = entry->rxstale;
 379         watermark = UART_IPR_STALE_LSB & rxstale;
 380         watermark |= UART_IPR_RXSTALE_LAST;
 381         watermark |= UART_IPR_STALE_TIMEOUT_MSB & (rxstale << 2);
 382         msm_write(port, watermark, UART_IPR);
 383
 384         /* set RX watermark */
 385         watermark = (port->fifosize * 3) / 4;
 386         msm_write(port, watermark, UART_RFWR);
 387
 388         /* set TX watermark */
 389         msm_write(port, 10, UART_TFWR);
 390
 391         if (msm_port->is_uartdm) {
 392                 msm_write(port, UART_CR_CMD_RESET_STALE_INT, UART_CR);
 393                 msm_write(port, 0xFFFFFF, UARTDM_DMRX);
 394                 msm_write(port, UART_CR_CMD_STALE_EVENT_ENABLE, UART_CR);
 395         }
 396
 397         return baud;
 398 }
 399
 400
 401 static void msm_init_clock(struct uart_port *port)
 402 {
 403         struct msm_port *msm_port = UART_TO_MSM(port);
 404
 405         clk_prepare_enable(msm_port->clk);
 406         if (!IS_ERR(msm_port->pclk))
 407                 clk_prepare_enable(msm_port->pclk);
 408         msm_serial_set_mnd_regs(port);
 409 }
 410
 411 static int msm_startup(struct uart_port *port)
 412 {
 413         struct msm_port *msm_port = UART_TO_MSM(port);
 414         unsigned int data, rfr_level;
 415         int ret;
 416
 417         snprintf(msm_port->name, sizeof(msm_port->name),
 418                  "msm_serial%d", port->line);
 419
 420         ret = request_irq(port->irq, msm_irq, IRQF_TRIGGER_HIGH,
 421                           msm_port->name, port);
 422         if (unlikely(ret))
 423                 return ret;
 424
 425         msm_init_clock(port);
 426
 427         if (likely(port->fifosize > 12))
 428                 rfr_level = port->fifosize - 12;
 429         else
 430                 rfr_level = port->fifosize;
 431
 432         /* set automatic RFR level */
 433         data = msm_read(port, UART_MR1);
 434         data &= ~UART_MR1_AUTO_RFR_LEVEL1;
 435         data &= ~UART_MR1_AUTO_RFR_LEVEL0;
 436         data |= UART_MR1_AUTO_RFR_LEVEL1 & (rfr_level << 2);
 437         data |= UART_MR1_AUTO_RFR_LEVEL0 & rfr_level;
 438         msm_write(port, data, UART_MR1);
 439
 440         /* make sure that RXSTALE count is non-zero */
 441         data = msm_read(port, UART_IPR);
 442         if (unlikely(!data)) {
 443                 data |= UART_IPR_RXSTALE_LAST;
 444                 data |= UART_IPR_STALE_LSB;
 445                 msm_write(port, data, UART_IPR);
 446         }
 447
 448         data = 0;
 449         if (!port->cons || (port->cons && !(port->cons->flags & CON_ENABLED))) {
 450                 msm_write(port, UART_CR_CMD_PROTECTION_EN, UART_CR);
 451                 msm_reset(port);
 452                 data = UART_CR_TX_ENABLE;
 453         }
 454
 455         data |= UART_CR_RX_ENABLE;
 456         msm_write(port, data, UART_CR); /* enable TX & RX */
 457
 458         /* Make sure IPR is not 0 to start with*/
 459         if (msm_port->is_uartdm)
 460                 msm_write(port, UART_IPR_STALE_LSB, UART_IPR);
 461
 462         /* turn on RX and CTS interrupts */
 463         msm_port->imr = UART_IMR_RXLEV | UART_IMR_RXSTALE |
 464                         UART_IMR_CURRENT_CTS;
 465
 466         if (msm_port->is_uartdm) {
 467                 msm_write(port, 0xFFFFFF, UARTDM_DMRX);
 468                 msm_write(port, UART_CR_CMD_RESET_STALE_INT, UART_CR);
 469                 msm_write(port, UART_CR_CMD_STALE_EVENT_ENABLE, UART_CR);
 470         }
 471
 472         msm_write(port, msm_port->imr, UART_IMR);
 473         return 0;
 474 }
 475
 476 static void msm_shutdown(struct uart_port *port)
 477 {
 478         struct msm_port *msm_port = UART_TO_MSM(port);
 479
 480         msm_port->imr = 0;
 481         msm_write(port, 0, UART_IMR); /* disable interrupts */
 482
 483         clk_disable_unprepare(msm_port->clk);
 484
 485         free_irq(port->irq, port);
 486 }
 487
 488 static void msm_set_termios(struct uart_port *port, struct ktermios *termios,
 489                             struct ktermios *old)
 490 {
 491         unsigned long flags;
 492         unsigned int baud, mr;
 493
 494         spin_lock_irqsave(&port->lock, flags);
 495
 496         /* calculate and set baud rate */
 497         baud = uart_get_baud_rate(port, termios, old, 300, 115200);
 498         baud = msm_set_baud_rate(port, baud);
 499         if (tty_termios_baud_rate(termios))
 500                 tty_termios_encode_baud_rate(termios, baud, baud);
 501
 502         /* calculate parity */
 503         mr = msm_read(port, UART_MR2);
 504         mr &= ~UART_MR2_PARITY_MODE;
 505         if (termios->c_cflag & PARENB) {
 506                 if (termios->c_cflag & PARODD)
 507                         mr |= UART_MR2_PARITY_MODE_ODD;
 508                 else if (termios->c_cflag & CMSPAR)
 509                         mr |= UART_MR2_PARITY_MODE_SPACE;
 510                 else
 511                         mr |= UART_MR2_PARITY_MODE_EVEN;
 512         }
 513
 514         /* calculate bits per char */
 515         mr &= ~UART_MR2_BITS_PER_CHAR;
 516         switch (termios->c_cflag & CSIZE) {
 517         case CS5:
 518                 mr |= UART_MR2_BITS_PER_CHAR_5;
 519                 break;
 520         case CS6:
 521                 mr |= UART_MR2_BITS_PER_CHAR_6;
 522                 break;
 523         case CS7:
 524                 mr |= UART_MR2_BITS_PER_CHAR_7;
 525                 break;
 526         case CS8:
 527         default:
 528                 mr |= UART_MR2_BITS_PER_CHAR_8;
 529                 break;
 530         }
 531
 532         /* calculate stop bits */
 533         mr &= ~(UART_MR2_STOP_BIT_LEN_ONE | UART_MR2_STOP_BIT_LEN_TWO);
 534         if (termios->c_cflag & CSTOPB)
 535                 mr |= UART_MR2_STOP_BIT_LEN_TWO;
 536         else
 537                 mr |= UART_MR2_STOP_BIT_LEN_ONE;
 538
 539         /* set parity, bits per char, and stop bit */
 540         msm_write(port, mr, UART_MR2);
 541
 542         /* calculate and set hardware flow control */
 543         mr = msm_read(port, UART_MR1);
 544         mr &= ~(UART_MR1_CTS_CTL | UART_MR1_RX_RDY_CTL);
 545         if (termios->c_cflag & CRTSCTS) {
 546                 mr |= UART_MR1_CTS_CTL;
 547                 mr |= UART_MR1_RX_RDY_CTL;
 548         }
 549         msm_write(port, mr, UART_MR1);
 550
 551         /* Configure status bits to ignore based on termio flags. */
 552         port->read_status_mask = 0;
 553         if (termios->c_iflag & INPCK)
 554                 port->read_status_mask |= UART_SR_PAR_FRAME_ERR;
 555         if (termios->c_iflag & (BRKINT | PARMRK))
 556                 port->read_status_mask |= UART_SR_RX_BREAK;
 557
 558         uart_update_timeout(port, termios->c_cflag, baud);
 559
 560         spin_unlock_irqrestore(&port->lock, flags);
 561 }
 562
 563 static const char *msm_type(struct uart_port *port)
 564 {
 565         return "MSM";
 566 }
 567
 568 static void msm_release_port(struct uart_port *port)
 569 {
 570         struct platform_device *pdev = to_platform_device(port->dev);
 571         struct msm_port *msm_port = UART_TO_MSM(port);
 572         struct resource *uart_resource;
 573         struct resource *gsbi_resource;
 574         resource_size_t size;
 575
 576         uart_resource = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 577         if (unlikely(!uart_resource))
 578                 return;
 579         size = resource_size(uart_resource);
 580
 581         release_mem_region(port->mapbase, size);
 582         iounmap(port->membase);
 583         port->membase = NULL;
 584
 585         if (msm_port->gsbi_base) {
 586                 writel_relaxed(GSBI_PROTOCOL_IDLE,
 587                                 msm_port->gsbi_base + GSBI_CONTROL);
 588
 589                 gsbi_resource = platform_get_resource(pdev, IORESOURCE_MEM, 1);
 590                 if (unlikely(!gsbi_resource))
 591                         return;
 592
 593                 size = resource_size(gsbi_resource);
 594                 release_mem_region(gsbi_resource->start, size);
 595                 iounmap(msm_port->gsbi_base);
 596                 msm_port->gsbi_base = NULL;
 597         }
 598 }
 599
 600 static int msm_request_port(struct uart_port *port)
 601 {
 602         struct msm_port *msm_port = UART_TO_MSM(port);
 603         struct platform_device *pdev = to_platform_device(port->dev);
 604         struct resource *uart_resource;
 605         struct resource *gsbi_resource;
 606         resource_size_t size;
 607         int ret;
 608
 609         uart_resource = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 610         if (unlikely(!uart_resource))
 611                 return -ENXIO;
 612
 613         size = resource_size(uart_resource);
 614
 615         if (!request_mem_region(port->mapbase, size, "msm_serial"))
 616                 return -EBUSY;
 617
 618         port->membase = ioremap(port->mapbase, size);
 619         if (!port->membase) {
 620                 ret = -EBUSY;
 621                 goto fail_release_port;
 622         }
 623
 624         gsbi_resource = platform_get_resource(pdev, IORESOURCE_MEM, 1);
 625         /* Is this a GSBI-based port? */
 626         if (gsbi_resource) {
 627                 size = resource_size(gsbi_resource);
 628
 629                 if (!request_mem_region(gsbi_resource->start, size,
 630                                                  "msm_serial")) {
 631                         ret = -EBUSY;
 632                         goto fail_release_port_membase;
 633                 }
 634
 635                 msm_port->gsbi_base = ioremap(gsbi_resource->start, size);
 636                 if (!msm_port->gsbi_base) {
 637                         ret = -EBUSY;
 638                         goto fail_release_gsbi;
 639                 }
 640         }
 641
 642         return 0;
 643
 644 fail_release_gsbi:
 645         release_mem_region(gsbi_resource->start, size);
 646 fail_release_port_membase:
 647         iounmap(port->membase);
 648 fail_release_port:
 649         release_mem_region(port->mapbase, size);
 650         return ret;
 651 }
 652
 653 static void msm_config_port(struct uart_port *port, int flags)
 654 {
 655         struct msm_port *msm_port = UART_TO_MSM(port);
 656         int ret;
 657         if (flags & UART_CONFIG_TYPE) {
 658                 port->type = PORT_MSM;
 659                 ret = msm_request_port(port);
 660                 if (ret)
 661                         return;
 662         }
 663         if (msm_port->is_uartdm)
 664                 writel_relaxed(GSBI_PROTOCOL_UART,
 665                                 msm_port->gsbi_base + GSBI_CONTROL);
 666 }
 667
 668 static int msm_verify_port(struct uart_port *port, struct serial_struct *ser)
 669 {
 670         if (unlikely(ser->type != PORT_UNKNOWN && ser->type != PORT_MSM))
 671                 return -EINVAL;
 672         if (unlikely(port->irq != ser->irq))
 673                 return -EINVAL;
 674         return 0;
 675 }
 676
 677 static void msm_power(struct uart_port *port, unsigned int state,
 678                       unsigned int oldstate)
 679 {
 680         struct msm_port *msm_port = UART_TO_MSM(port);
 681
 682         switch (state) {
 683         case 0:
 684                 clk_prepare_enable(msm_port->clk);
 685                 if (!IS_ERR(msm_port->pclk))
 686                         clk_prepare_enable(msm_port->pclk);
 687                 break;
 688         case 3:
 689                 clk_disable_unprepare(msm_port->clk);
 690                 if (!IS_ERR(msm_port->pclk))
 691                         clk_disable_unprepare(msm_port->pclk);
 692                 break;
 693         default:
 694                 printk(KERN_ERR "msm_serial: Unknown PM state %d\n", state);
 695         }
 696 }
 697
 698 static struct uart_ops msm_uart_pops = {
 699         .tx_empty = msm_tx_empty,
 700         .set_mctrl = msm_set_mctrl,
 701         .get_mctrl = msm_get_mctrl,
 702         .stop_tx = msm_stop_tx,
 703         .start_tx = msm_start_tx,
 704         .stop_rx = msm_stop_rx,
 705         .enable_ms = msm_enable_ms,
 706         .break_ctl = msm_break_ctl,
 707         .startup = msm_startup,
 708         .shutdown = msm_shutdown,
 709         .set_termios = msm_set_termios,
 710         .type = msm_type,
 711         .release_port = msm_release_port,
 712         .request_port = msm_request_port,
 713         .config_port = msm_config_port,
 714         .verify_port = msm_verify_port,
 715         .pm = msm_power,
 716 };
 717
 718 static struct msm_port msm_uart_ports[] = {
 719         {
 720                 .uart = {
 721                         .iotype = UPIO_MEM,
 722                         .ops = &msm_uart_pops,
 723                         .flags = UPF_BOOT_AUTOCONF,
 724                         .fifosize = 64,
 725                         .line = 0,
 726                 },
 727         },
 728         {
 729                 .uart = {
 730                         .iotype = UPIO_MEM,
 731                         .ops = &msm_uart_pops,
 732                         .flags = UPF_BOOT_AUTOCONF,
 733                         .fifosize = 64,
 734                         .line = 1,
 735                 },
 736         },
 737         {
 738                 .uart = {
 739                         .iotype = UPIO_MEM,
 740                         .ops = &msm_uart_pops,
 741                         .flags = UPF_BOOT_AUTOCONF,
 742                         .fifosize = 64,
 743                         .line = 2,
 744                 },
 745         },
 746 };
 747
 748 #define UART_NR ARRAY_SIZE(msm_uart_ports)
 749
 750 static inline struct uart_port *get_port_from_line(unsigned int line)
 751 {
 752         return &msm_uart_ports[line].uart;
 753 }
 754
 755 #ifdef CONFIG_SERIAL_MSM_CONSOLE
 756
 757 static void msm_console_putchar(struct uart_port *port, int c)
 758 {
 759         struct msm_port *msm_port = UART_TO_MSM(port);
 760
 761         if (msm_port->is_uartdm)
 762                 reset_dm_count(port);
 763
 764         while (!(msm_read(port, UART_SR) & UART_SR_TX_READY))
 765                 ;
 766         msm_write(port, c, msm_port->is_uartdm ? UARTDM_TF : UART_TF);
 767 }
 768
 769 static void msm_console_write(struct console *co, const char *s,
 770                               unsigned int count)
 771 {
 772         struct uart_port *port;
 773         struct msm_port *msm_port;
 774
 775         BUG_ON(co->index < 0 || co->index >= UART_NR);
 776
 777         port = get_port_from_line(co->index);
 778         msm_port = UART_TO_MSM(port);
 779
 780         spin_lock(&port->lock);
 781         uart_console_write(port, s, count, msm_console_putchar);
 782         spin_unlock(&port->lock);
 783 }
 784
 785 static int __init msm_console_setup(struct console *co, char *options)
 786 {
 787         struct uart_port *port;
 788         struct msm_port *msm_port;
 789         int baud, flow, bits, parity;
 790
 791         if (unlikely(co->index >= UART_NR || co->index < 0))
 792                 return -ENXIO;
 793
 794         port = get_port_from_line(co->index);
 795         msm_port = UART_TO_MSM(port);
 796
 797         if (unlikely(!port->membase))
 798                 return -ENXIO;
 799
 800         msm_init_clock(port);
 801
 802         if (options)
 803                 uart_parse_options(options, &baud, &parity, &bits, &flow);
 804
 805         bits = 8;
 806         parity = 'n';
 807         flow = 'n';
 808         msm_write(port, UART_MR2_BITS_PER_CHAR_8 | UART_MR2_STOP_BIT_LEN_ONE,
 809                   UART_MR2);    /* 8N1 */
 810
 811         if (baud < 300 || baud > 115200)
 812                 baud = 115200;
 813         msm_set_baud_rate(port, baud);
 814
 815         msm_reset(port);
 816
 817         if (msm_port->is_uartdm) {
 818                 msm_write(port, UART_CR_CMD_PROTECTION_EN, UART_CR);
 819                 msm_write(port, UART_CR_TX_ENABLE, UART_CR);
 820         }
 821
 822         printk(KERN_INFO "msm_serial: console setup on port #%d\n", port->line);
 823
 824         return uart_set_options(port, co, baud, parity, bits, flow);
 825 }
 826
 827 static struct uart_driver msm_uart_driver;
 828
 829 static struct console msm_console = {
 830         .name = "ttyMSM",
 831         .write = msm_console_write,
 832         .device = uart_console_device,
 833         .setup = msm_console_setup,
 834         .flags = CON_PRINTBUFFER,
 835         .index = -1,
 836         .data = &msm_uart_driver,
 837 };
 838
 839 #define MSM_CONSOLE     (&msm_console)
 840
 841 #else
 842 #define MSM_CONSOLE     NULL
 843 #endif
 844
 845 static struct uart_driver msm_uart_driver = {
 846         .owner = THIS_MODULE,
 847         .driver_name = "msm_serial",
 848         .dev_name = "ttyMSM",
 849         .nr = UART_NR,
 850         .cons = MSM_CONSOLE,
 851 };
 852
 853 static atomic_t msm_uart_next_id = ATOMIC_INIT(0);
 854
 855 static int __init msm_serial_probe(struct platform_device *pdev)
 856 {
 857         struct msm_port *msm_port;
 858         struct resource *resource;
 859         struct uart_port *port;
 860         int irq;
 861
 862         if (pdev->id == -1)
 863                 pdev->id = atomic_inc_return(&msm_uart_next_id) - 1;
 864
 865         if (unlikely(pdev->id < 0 || pdev->id >= UART_NR))
 866                 return -ENXIO;
 867
 868         printk(KERN_INFO "msm_serial: detected port #%d\n", pdev->id);
 869
 870         port = get_port_from_line(pdev->id);
 871         port->dev = &pdev->dev;
 872         msm_port = UART_TO_MSM(port);
 873
 874         if (platform_get_resource(pdev, IORESOURCE_MEM, 1))
 875                 msm_port->is_uartdm = 1;
 876         else
 877                 msm_port->is_uartdm = 0;
 878
 879         if (msm_port->is_uartdm) {
 880                 msm_port->clk = devm_clk_get(&pdev->dev, "gsbi_uart_clk");
 881                 msm_port->pclk = devm_clk_get(&pdev->dev, "gsbi_pclk");
 882         } else {
 883                 msm_port->clk = devm_clk_get(&pdev->dev, "uart_clk");
 884                 msm_port->pclk = ERR_PTR(-ENOENT);
 885         }
 886
 887         if (IS_ERR(msm_port->clk))
 888                 return PTR_ERR(msm_port->clk);
 889
 890         if (msm_port->is_uartdm) {
 891                 if (IS_ERR(msm_port->pclk))
 892                         return PTR_ERR(msm_port->pclk);
 893
 894                 clk_set_rate(msm_port->clk, 1843200);
 895         }
 896
 897         port->uartclk = clk_get_rate(msm_port->clk);
 898         printk(KERN_INFO "uartclk = %d\n", port->uartclk);
 899
 900
 901         resource = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 902         if (unlikely(!resource))
 903                 return -ENXIO;
 904         port->mapbase = resource->start;
 905
 906         irq = platform_get_irq(pdev, 0);
 907         if (unlikely(irq < 0))
 908                 return -ENXIO;
 909         port->irq = irq;
 910
 911         platform_set_drvdata(pdev, port);
 912
 913         return uart_add_one_port(&msm_uart_driver, port);
 914 }
 915
 916 static int msm_serial_remove(struct platform_device *pdev)
 917 {
 918         struct uart_port *port = platform_get_drvdata(pdev);
 919
 920         uart_remove_one_port(&msm_uart_driver, port);
 921
 922         return 0;
 923 }
 924
 925 static struct of_device_id msm_match_table[] = {
 926         { .compatible = "qcom,msm-uart" },
 927         {}
 928 };
 929
 930 static struct platform_driver msm_platform_driver = {
 931         .remove = msm_serial_remove,
 932         .driver = {
 933                 .name = "msm_serial",
 934                 .owner = THIS_MODULE,
 935                 .of_match_table = msm_match_table,
 936         },
 937 };
 938
 939 static int __init msm_serial_init(void)
 940 {
 941         int ret;
 942
 943         ret = uart_register_driver(&msm_uart_driver);
 944         if (unlikely(ret))
 945                 return ret;
 946
 947         ret = platform_driver_probe(&msm_platform_driver, msm_serial_probe);
 948         if (unlikely(ret))
 949                 uart_unregister_driver(&msm_uart_driver);
 950
 951         printk(KERN_INFO "msm_serial: driver initialized\n");
 952
 953         return ret;
 954 }
 955
 956 static void __exit msm_serial_exit(void)
 957 {
 958 #ifdef CONFIG_SERIAL_MSM_CONSOLE
 959         unregister_console(&msm_console);
 960 #endif
 961         platform_driver_unregister(&msm_platform_driver);
 962         uart_unregister_driver(&msm_uart_driver);
 963 }
 964
 965 module_init(msm_serial_init);
 966 module_exit(msm_serial_exit);
 967
 968 MODULE_AUTHOR("Robert Love <rlove@google.com>");
 969 MODULE_DESCRIPTION("Driver for msm7x serial device");
 970 MODULE_LICENSE("GPL");