drivers/spi/spi_bfin5xx.c

   1 /*
   2  * Blackfin On-Chip SPI Driver
   3  *
   4  * Copyright 2004-2007 Analog Devices Inc.
   5  *
   6  * Enter bugs at http://blackfin.uclinux.org/
   7  *
   8  * Licensed under the GPL-2 or later.
   9  */
  10
  11 #include <linux/init.h>
  12 #include <linux/module.h>
  13 #include <linux/delay.h>
  14 #include <linux/device.h>
  15 #include <linux/slab.h>
  16 #include <linux/io.h>
  17 #include <linux/ioport.h>
  18 #include <linux/irq.h>
  19 #include <linux/errno.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/platform_device.h>
  22 #include <linux/dma-mapping.h>
  23 #include <linux/spi/spi.h>
  24 #include <linux/workqueue.h>
  25
  26 #include <asm/dma.h>
  27 #include <asm/portmux.h>
  28 #include <asm/bfin5xx_spi.h>
  29 #include <asm/cacheflush.h>
  30
  31 #define DRV_NAME        "bfin-spi"
  32 #define DRV_AUTHOR      "Bryan Wu, Luke Yang"
  33 #define DRV_DESC        "Blackfin on-chip SPI Controller Driver"
  34 #define DRV_VERSION     "1.0"
  35
  36 MODULE_AUTHOR(DRV_AUTHOR);
  37 MODULE_DESCRIPTION(DRV_DESC);
  38 MODULE_LICENSE("GPL");
  39
  40 #define START_STATE     ((void *)0)
  41 #define RUNNING_STATE   ((void *)1)
  42 #define DONE_STATE      ((void *)2)
  43 #define ERROR_STATE     ((void *)-1)
  44
  45 struct master_data;
  46
  47 struct transfer_ops {
  48         void (*write) (struct master_data *);
  49         void (*read) (struct master_data *);
  50         void (*duplex) (struct master_data *);
  51 };
  52
  53 struct master_data {
  54         /* Driver model hookup */
  55         struct platform_device *pdev;
  56
  57         /* SPI framework hookup */
  58         struct spi_master *master;
  59
  60         /* Regs base of SPI controller */
  61         void __iomem *regs_base;
  62
  63         /* Pin request list */
  64         u16 *pin_req;
  65
  66         /* BFIN hookup */
  67         struct bfin5xx_spi_master *master_info;
  68
  69         /* Driver message queue */
  70         struct workqueue_struct *workqueue;
  71         struct work_struct pump_messages;
  72         spinlock_t lock;
  73         struct list_head queue;
  74         int busy;
  75         bool running;
  76
  77         /* Message Transfer pump */
  78         struct tasklet_struct pump_transfers;
  79
  80         /* Current message transfer state info */
  81         struct spi_message *cur_msg;
  82         struct spi_transfer *cur_transfer;
  83         struct slave_data *cur_chip;
  84         size_t len_in_bytes;
  85         size_t len;
  86         void *tx;
  87         void *tx_end;
  88         void *rx;
  89         void *rx_end;
  90
  91         /* DMA stuffs */
  92         int dma_channel;
  93         int dma_mapped;
  94         int dma_requested;
  95         dma_addr_t rx_dma;
  96         dma_addr_t tx_dma;
  97
  98         int irq_requested;
  99         int spi_irq;
 100
 101         size_t rx_map_len;
 102         size_t tx_map_len;
 103         u8 n_bytes;
 104         u16 ctrl_reg;
 105         u16 flag_reg;
 106
 107         int cs_change;
 108         const struct transfer_ops *ops;
 109 };
 110
 111 struct slave_data {
 112         u16 ctl_reg;
 113         u16 baud;
 114         u16 flag;
 115
 116         u8 chip_select_num;
 117         u8 enable_dma;
 118         u16 cs_chg_udelay;      /* Some devices require > 255usec delay */
 119         u32 cs_gpio;
 120         u16 idle_tx_val;
 121         u8 pio_interrupt;       /* use spi data irq */
 122         const struct transfer_ops *ops;
 123 };
 124
 125 #define DEFINE_SPI_REG(reg, off) \
 126 static inline u16 read_##reg(struct master_data *drv_data) \
 127         { return bfin_read16(drv_data->regs_base + off); } \
 128 static inline void write_##reg(struct master_data *drv_data, u16 v) \
 129         { bfin_write16(drv_data->regs_base + off, v); }
 130
 131 DEFINE_SPI_REG(CTRL, 0x00)
 132 DEFINE_SPI_REG(FLAG, 0x04)
 133 DEFINE_SPI_REG(STAT, 0x08)
 134 DEFINE_SPI_REG(TDBR, 0x0C)
 135 DEFINE_SPI_REG(RDBR, 0x10)
 136 DEFINE_SPI_REG(BAUD, 0x14)
 137 DEFINE_SPI_REG(SHAW, 0x18)
 138
 139 static void bfin_spi_enable(struct master_data *drv_data)
 140 {
 141         u16 cr;
 142
 143         cr = read_CTRL(drv_data);
 144         write_CTRL(drv_data, (cr | BIT_CTL_ENABLE));
 145 }
 146
 147 static void bfin_spi_disable(struct master_data *drv_data)
 148 {
 149         u16 cr;
 150
 151         cr = read_CTRL(drv_data);
 152         write_CTRL(drv_data, (cr & (~BIT_CTL_ENABLE)));
 153 }
 154
 155 /* Caculate the SPI_BAUD register value based on input HZ */
 156 static u16 hz_to_spi_baud(u32 speed_hz)
 157 {
 158         u_long sclk = get_sclk();
 159         u16 spi_baud = (sclk / (2 * speed_hz));
 160
 161         if ((sclk % (2 * speed_hz)) > 0)
 162                 spi_baud++;
 163
 164         if (spi_baud < MIN_SPI_BAUD_VAL)
 165                 spi_baud = MIN_SPI_BAUD_VAL;
 166
 167         return spi_baud;
 168 }
 169
 170 static int bfin_spi_flush(struct master_data *drv_data)
 171 {
 172         unsigned long limit = loops_per_jiffy << 1;
 173
 174         /* wait for stop and clear stat */
 175         while (!(read_STAT(drv_data) & BIT_STAT_SPIF) && --limit)
 176                 cpu_relax();
 177
 178         write_STAT(drv_data, BIT_STAT_CLR);
 179
 180         return limit;
 181 }
 182
 183 /* Chip select operation functions for cs_change flag */
 184 static void bfin_spi_cs_active(struct master_data *drv_data, struct slave_data *chip)
 185 {
 186         if (likely(chip->chip_select_num < MAX_CTRL_CS)) {
 187                 u16 flag = read_FLAG(drv_data);
 188
 189                 flag &= ~chip->flag;
 190
 191                 write_FLAG(drv_data, flag);
 192         } else {
 193                 gpio_set_value(chip->cs_gpio, 0);
 194         }
 195 }
 196
 197 static void bfin_spi_cs_deactive(struct master_data *drv_data, struct slave_data *chip)
 198 {
 199         if (likely(chip->chip_select_num < MAX_CTRL_CS)) {
 200                 u16 flag = read_FLAG(drv_data);
 201
 202                 flag |= chip->flag;
 203
 204                 write_FLAG(drv_data, flag);
 205         } else {
 206                 gpio_set_value(chip->cs_gpio, 1);
 207         }
 208
 209         /* Move delay here for consistency */
 210         if (chip->cs_chg_udelay)
 211                 udelay(chip->cs_chg_udelay);
 212 }
 213
 214 /* enable or disable the pin muxed by GPIO and SPI CS to work as SPI CS */
 215 static inline void bfin_spi_cs_enable(struct master_data *drv_data, struct slave_data *chip)
 216 {
 217         if (chip->chip_select_num < MAX_CTRL_CS) {
 218                 u16 flag = read_FLAG(drv_data);
 219
 220                 flag |= (chip->flag >> 8);
 221
 222                 write_FLAG(drv_data, flag);
 223         }
 224 }
 225
 226 static inline void bfin_spi_cs_disable(struct master_data *drv_data, struct slave_data *chip)
 227 {
 228         if (chip->chip_select_num < MAX_CTRL_CS) {
 229                 u16 flag = read_FLAG(drv_data);
 230
 231                 flag &= ~(chip->flag >> 8);
 232
 233                 write_FLAG(drv_data, flag);
 234         }
 235 }
 236
 237 /* stop controller and re-config current chip*/
 238 static void bfin_spi_restore_state(struct master_data *drv_data)
 239 {
 240         struct slave_data *chip = drv_data->cur_chip;
 241
 242         /* Clear status and disable clock */
 243         write_STAT(drv_data, BIT_STAT_CLR);
 244         bfin_spi_disable(drv_data);
 245         dev_dbg(&drv_data->pdev->dev, "restoring spi ctl state\n");
 246
 247         SSYNC();
 248
 249         /* Load the registers */
 250         write_CTRL(drv_data, chip->ctl_reg);
 251         write_BAUD(drv_data, chip->baud);
 252
 253         bfin_spi_enable(drv_data);
 254         bfin_spi_cs_active(drv_data, chip);
 255 }
 256
 257 /* used to kick off transfer in rx mode and read unwanted RX data */
 258 static inline void bfin_spi_dummy_read(struct master_data *drv_data)
 259 {
 260         (void) read_RDBR(drv_data);
 261 }
 262
 263 static void bfin_spi_u8_writer(struct master_data *drv_data)
 264 {
 265         /* clear RXS (we check for RXS inside the loop) */
 266         bfin_spi_dummy_read(drv_data);
 267
 268         while (drv_data->tx < drv_data->tx_end) {
 269                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 270                 /* wait until transfer finished.
 271                    checking SPIF or TXS may not guarantee transfer completion */
 272                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 273                         cpu_relax();
 274                 /* discard RX data and clear RXS */
 275                 bfin_spi_dummy_read(drv_data);
 276         }
 277 }
 278
 279 static void bfin_spi_u8_reader(struct master_data *drv_data)
 280 {
 281         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 282
 283         /* discard old RX data and clear RXS */
 284         bfin_spi_dummy_read(drv_data);
 285
 286         while (drv_data->rx < drv_data->rx_end) {
 287                 write_TDBR(drv_data, tx_val);
 288                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 289                         cpu_relax();
 290                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 291         }
 292 }
 293
 294 static void bfin_spi_u8_duplex(struct master_data *drv_data)
 295 {
 296         /* discard old RX data and clear RXS */
 297         bfin_spi_dummy_read(drv_data);
 298
 299         while (drv_data->rx < drv_data->rx_end) {
 300                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 301                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 302                         cpu_relax();
 303                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 304         }
 305 }
 306
 307 static const struct transfer_ops bfin_transfer_ops_u8 = {
 308         .write  = bfin_spi_u8_writer,
 309         .read   = bfin_spi_u8_reader,
 310         .duplex = bfin_spi_u8_duplex,
 311 };
 312
 313 static void bfin_spi_u16_writer(struct master_data *drv_data)
 314 {
 315         /* clear RXS (we check for RXS inside the loop) */
 316         bfin_spi_dummy_read(drv_data);
 317
 318         while (drv_data->tx < drv_data->tx_end) {
 319                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 320                 drv_data->tx += 2;
 321                 /* wait until transfer finished.
 322                    checking SPIF or TXS may not guarantee transfer completion */
 323                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 324                         cpu_relax();
 325                 /* discard RX data and clear RXS */
 326                 bfin_spi_dummy_read(drv_data);
 327         }
 328 }
 329
 330 static void bfin_spi_u16_reader(struct master_data *drv_data)
 331 {
 332         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 333
 334         /* discard old RX data and clear RXS */
 335         bfin_spi_dummy_read(drv_data);
 336
 337         while (drv_data->rx < drv_data->rx_end) {
 338                 write_TDBR(drv_data, tx_val);
 339                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 340                         cpu_relax();
 341                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 342                 drv_data->rx += 2;
 343         }
 344 }
 345
 346 static void bfin_spi_u16_duplex(struct master_data *drv_data)
 347 {
 348         /* discard old RX data and clear RXS */
 349         bfin_spi_dummy_read(drv_data);
 350
 351         while (drv_data->rx < drv_data->rx_end) {
 352                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 353                 drv_data->tx += 2;
 354                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 355                         cpu_relax();
 356                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 357                 drv_data->rx += 2;
 358         }
 359 }
 360
 361 static const struct transfer_ops bfin_transfer_ops_u16 = {
 362         .write  = bfin_spi_u16_writer,
 363         .read   = bfin_spi_u16_reader,
 364         .duplex = bfin_spi_u16_duplex,
 365 };
 366
 367 /* test if there is more transfer to be done */
 368 static void *bfin_spi_next_transfer(struct master_data *drv_data)
 369 {
 370         struct spi_message *msg = drv_data->cur_msg;
 371         struct spi_transfer *trans = drv_data->cur_transfer;
 372
 373         /* Move to next transfer */
 374         if (trans->transfer_list.next != &msg->transfers) {
 375                 drv_data->cur_transfer =
 376                     list_entry(trans->transfer_list.next,
 377                                struct spi_transfer, transfer_list);
 378                 return RUNNING_STATE;
 379         } else
 380                 return DONE_STATE;
 381 }
 382
 383 /*
 384  * caller already set message->status;
 385  * dma and pio irqs are blocked give finished message back
 386  */
 387 static void bfin_spi_giveback(struct master_data *drv_data)
 388 {
 389         struct slave_data *chip = drv_data->cur_chip;
 390         struct spi_transfer *last_transfer;
 391         unsigned long flags;
 392         struct spi_message *msg;
 393
 394         spin_lock_irqsave(&drv_data->lock, flags);
 395         msg = drv_data->cur_msg;
 396         drv_data->cur_msg = NULL;
 397         drv_data->cur_transfer = NULL;
 398         drv_data->cur_chip = NULL;
 399         queue_work(drv_data->workqueue, &drv_data->pump_messages);
 400         spin_unlock_irqrestore(&drv_data->lock, flags);
 401
 402         last_transfer = list_entry(msg->transfers.prev,
 403                                    struct spi_transfer, transfer_list);
 404
 405         msg->state = NULL;
 406
 407         if (!drv_data->cs_change)
 408                 bfin_spi_cs_deactive(drv_data, chip);
 409
 410         /* Not stop spi in autobuffer mode */
 411         if (drv_data->tx_dma != 0xFFFF)
 412                 bfin_spi_disable(drv_data);
 413
 414         if (msg->complete)
 415                 msg->complete(msg->context);
 416 }
 417
 418 /* spi data irq handler */
 419 static irqreturn_t bfin_spi_pio_irq_handler(int irq, void *dev_id)
 420 {
 421         struct master_data *drv_data = dev_id;
 422         struct slave_data *chip = drv_data->cur_chip;
 423         struct spi_message *msg = drv_data->cur_msg;
 424         int n_bytes = drv_data->n_bytes;
 425
 426         /* wait until transfer finished. */
 427         while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 428                 cpu_relax();
 429
 430         if ((drv_data->tx && drv_data->tx >= drv_data->tx_end) ||
 431                 (drv_data->rx && drv_data->rx >= (drv_data->rx_end - n_bytes))) {
 432                 /* last read */
 433                 if (drv_data->rx) {
 434                         dev_dbg(&drv_data->pdev->dev, "last read\n");
 435                         if (n_bytes == 2)
 436                                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 437                         else if (n_bytes == 1)
 438                                 *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 439                         drv_data->rx += n_bytes;
 440                 }
 441
 442                 msg->actual_length += drv_data->len_in_bytes;
 443                 if (drv_data->cs_change)
 444                         bfin_spi_cs_deactive(drv_data, chip);
 445                 /* Move to next transfer */
 446                 msg->state = bfin_spi_next_transfer(drv_data);
 447
 448                 disable_irq_nosync(drv_data->spi_irq);
 449
 450                 /* Schedule transfer tasklet */
 451                 tasklet_schedule(&drv_data->pump_transfers);
 452                 return IRQ_HANDLED;
 453         }
 454
 455         if (drv_data->rx && drv_data->tx) {
 456                 /* duplex */
 457                 dev_dbg(&drv_data->pdev->dev, "duplex: write_TDBR\n");
 458                 if (drv_data->n_bytes == 2) {
 459                         *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 460                         write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 461                 } else if (drv_data->n_bytes == 1) {
 462                         *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 463                         write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 464                 }
 465         } else if (drv_data->rx) {
 466                 /* read */
 467                 dev_dbg(&drv_data->pdev->dev, "read: write_TDBR\n");
 468                 if (drv_data->n_bytes == 2)
 469                         *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 470                 else if (drv_data->n_bytes == 1)
 471                         *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 472                 write_TDBR(drv_data, chip->idle_tx_val);
 473         } else if (drv_data->tx) {
 474                 /* write */
 475                 dev_dbg(&drv_data->pdev->dev, "write: write_TDBR\n");
 476                 bfin_spi_dummy_read(drv_data);
 477                 if (drv_data->n_bytes == 2)
 478                         write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 479                 else if (drv_data->n_bytes == 1)
 480                         write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 481         }
 482
 483         if (drv_data->tx)
 484                 drv_data->tx += n_bytes;
 485         if (drv_data->rx)
 486                 drv_data->rx += n_bytes;
 487
 488         return IRQ_HANDLED;
 489 }
 490
 491 static irqreturn_t bfin_spi_dma_irq_handler(int irq, void *dev_id)
 492 {
 493         struct master_data *drv_data = dev_id;
 494         struct slave_data *chip = drv_data->cur_chip;
 495         struct spi_message *msg = drv_data->cur_msg;
 496         unsigned long timeout;
 497         unsigned short dmastat = get_dma_curr_irqstat(drv_data->dma_channel);
 498         u16 spistat = read_STAT(drv_data);
 499
 500         dev_dbg(&drv_data->pdev->dev,
 501                 "in dma_irq_handler dmastat:0x%x spistat:0x%x\n",
 502                 dmastat, spistat);
 503
 504         clear_dma_irqstat(drv_data->dma_channel);
 505
 506         /*
 507          * wait for the last transaction shifted out.  HRM states:
 508          * at this point there may still be data in the SPI DMA FIFO waiting
 509          * to be transmitted ... software needs to poll TXS in the SPI_STAT
 510          * register until it goes low for 2 successive reads
 511          */
 512         if (drv_data->tx != NULL) {
 513                 while ((read_STAT(drv_data) & BIT_STAT_TXS) ||
 514                        (read_STAT(drv_data) & BIT_STAT_TXS))
 515                         cpu_relax();
 516         }
 517
 518         dev_dbg(&drv_data->pdev->dev,
 519                 "in dma_irq_handler dmastat:0x%x spistat:0x%x\n",
 520                 dmastat, read_STAT(drv_data));
 521
 522         timeout = jiffies + HZ;
 523         while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 524                 if (!time_before(jiffies, timeout)) {
 525                         dev_warn(&drv_data->pdev->dev, "timeout waiting for SPIF");
 526                         break;
 527                 } else
 528                         cpu_relax();
 529
 530         if ((dmastat & DMA_ERR) && (spistat & BIT_STAT_RBSY)) {
 531                 msg->state = ERROR_STATE;
 532                 dev_err(&drv_data->pdev->dev, "dma receive: fifo/buffer overflow\n");
 533         } else {
 534                 msg->actual_length += drv_data->len_in_bytes;
 535
 536                 if (drv_data->cs_change)
 537                         bfin_spi_cs_deactive(drv_data, chip);
 538
 539                 /* Move to next transfer */
 540                 msg->state = bfin_spi_next_transfer(drv_data);
 541         }
 542
 543         /* Schedule transfer tasklet */
 544         tasklet_schedule(&drv_data->pump_transfers);
 545
 546         /* free the irq handler before next transfer */
 547         dev_dbg(&drv_data->pdev->dev,
 548                 "disable dma channel irq%d\n",
 549                 drv_data->dma_channel);
 550         dma_disable_irq_nosync(drv_data->dma_channel);
 551
 552         return IRQ_HANDLED;
 553 }
 554
 555 static void bfin_spi_pump_transfers(unsigned long data)
 556 {
 557         struct master_data *drv_data = (struct master_data *)data;
 558         struct spi_message *message = NULL;
 559         struct spi_transfer *transfer = NULL;
 560         struct spi_transfer *previous = NULL;
 561         struct slave_data *chip = NULL;
 562         unsigned int bits_per_word;
 563         u16 cr, cr_width, dma_width, dma_config;
 564         u32 tranf_success = 1;
 565         u8 full_duplex = 0;
 566
 567         /* Get current state information */
 568         message = drv_data->cur_msg;
 569         transfer = drv_data->cur_transfer;
 570         chip = drv_data->cur_chip;
 571
 572         /*
 573          * if msg is error or done, report it back using complete() callback
 574          */
 575
 576          /* Handle for abort */
 577         if (message->state == ERROR_STATE) {
 578                 dev_dbg(&drv_data->pdev->dev, "transfer: we've hit an error\n");
 579                 message->status = -EIO;
 580                 bfin_spi_giveback(drv_data);
 581                 return;
 582         }
 583
 584         /* Handle end of message */
 585         if (message->state == DONE_STATE) {
 586                 dev_dbg(&drv_data->pdev->dev, "transfer: all done!\n");
 587                 message->status = 0;
 588                 bfin_spi_giveback(drv_data);
 589                 return;
 590         }
 591
 592         /* Delay if requested at end of transfer */
 593         if (message->state == RUNNING_STATE) {
 594                 dev_dbg(&drv_data->pdev->dev, "transfer: still running ...\n");
 595                 previous = list_entry(transfer->transfer_list.prev,
 596                                       struct spi_transfer, transfer_list);
 597                 if (previous->delay_usecs)
 598                         udelay(previous->delay_usecs);
 599         }
 600
 601         /* Flush any existing transfers that may be sitting in the hardware */
 602         if (bfin_spi_flush(drv_data) == 0) {
 603                 dev_err(&drv_data->pdev->dev, "pump_transfers: flush failed\n");
 604                 message->status = -EIO;
 605                 bfin_spi_giveback(drv_data);
 606                 return;
 607         }
 608
 609         if (transfer->len == 0) {
 610                 /* Move to next transfer of this msg */
 611                 message->state = bfin_spi_next_transfer(drv_data);
 612                 /* Schedule next transfer tasklet */
 613                 tasklet_schedule(&drv_data->pump_transfers);
 614         }
 615
 616         if (transfer->tx_buf != NULL) {
 617                 drv_data->tx = (void *)transfer->tx_buf;
 618                 drv_data->tx_end = drv_data->tx + transfer->len;
 619                 dev_dbg(&drv_data->pdev->dev, "tx_buf is %p, tx_end is %p\n",
 620                         transfer->tx_buf, drv_data->tx_end);
 621         } else {
 622                 drv_data->tx = NULL;
 623         }
 624
 625         if (transfer->rx_buf != NULL) {
 626                 full_duplex = transfer->tx_buf != NULL;
 627                 drv_data->rx = transfer->rx_buf;
 628                 drv_data->rx_end = drv_data->rx + transfer->len;
 629                 dev_dbg(&drv_data->pdev->dev, "rx_buf is %p, rx_end is %p\n",
 630                         transfer->rx_buf, drv_data->rx_end);
 631         } else {
 632                 drv_data->rx = NULL;
 633         }
 634
 635         drv_data->rx_dma = transfer->rx_dma;
 636         drv_data->tx_dma = transfer->tx_dma;
 637         drv_data->len_in_bytes = transfer->len;
 638         drv_data->cs_change = transfer->cs_change;
 639
 640         /* Bits per word setup */
 641         bits_per_word = transfer->bits_per_word ? : message->spi->bits_per_word;
 642         if (bits_per_word == 8) {
 643                 drv_data->n_bytes = 1;
 644                 drv_data->len = transfer->len;
 645                 cr_width = 0;
 646                 drv_data->ops = &bfin_transfer_ops_u8;
 647         } else {
 648                 drv_data->n_bytes = 2;
 649                 drv_data->len = (transfer->len) >> 1;
 650                 cr_width = BIT_CTL_WORDSIZE;
 651                 drv_data->ops = &bfin_transfer_ops_u16;
 652         }
 653         cr = read_CTRL(drv_data) & ~(BIT_CTL_TIMOD | BIT_CTL_WORDSIZE);
 654         cr |= cr_width;
 655         write_CTRL(drv_data, cr);
 656
 657         dev_dbg(&drv_data->pdev->dev,
 658                 "transfer: drv_data->ops is %p, chip->ops is %p, u8_ops is %p\n",
 659                 drv_data->ops, chip->ops, &bfin_transfer_ops_u8);
 660
 661         message->state = RUNNING_STATE;
 662         dma_config = 0;
 663
 664         /* Speed setup (surely valid because already checked) */
 665         if (transfer->speed_hz)
 666                 write_BAUD(drv_data, hz_to_spi_baud(transfer->speed_hz));
 667         else
 668                 write_BAUD(drv_data, chip->baud);
 669
 670         write_STAT(drv_data, BIT_STAT_CLR);
 671         bfin_spi_cs_active(drv_data, chip);
 672
 673         dev_dbg(&drv_data->pdev->dev,
 674                 "now pumping a transfer: width is %d, len is %d\n",
 675                 cr_width, transfer->len);
 676
 677         /*
 678          * Try to map dma buffer and do a dma transfer.  If successful use,
 679          * different way to r/w according to the enable_dma settings and if
 680          * we are not doing a full duplex transfer (since the hardware does
 681          * not support full duplex DMA transfers).
 682          */
 683         if (!full_duplex && drv_data->cur_chip->enable_dma
 684                                 && drv_data->len > 6) {
 685
 686                 unsigned long dma_start_addr, flags;
 687
 688                 disable_dma(drv_data->dma_channel);
 689                 clear_dma_irqstat(drv_data->dma_channel);
 690
 691                 /* config dma channel */
 692                 dev_dbg(&drv_data->pdev->dev, "doing dma transfer\n");
 693                 set_dma_x_count(drv_data->dma_channel, drv_data->len);
 694                 if (cr_width == BIT_CTL_WORDSIZE) {
 695                         set_dma_x_modify(drv_data->dma_channel, 2);
 696                         dma_width = WDSIZE_16;
 697                 } else {
 698                         set_dma_x_modify(drv_data->dma_channel, 1);
 699                         dma_width = WDSIZE_8;
 700                 }
 701
 702                 /* poll for SPI completion before start */
 703                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 704                         cpu_relax();
 705
 706                 /* dirty hack for autobuffer DMA mode */
 707                 if (drv_data->tx_dma == 0xFFFF) {
 708                         dev_dbg(&drv_data->pdev->dev,
 709                                 "doing autobuffer DMA out.\n");
 710
 711                         /* no irq in autobuffer mode */
 712                         dma_config =
 713                             (DMAFLOW_AUTO | RESTART | dma_width | DI_EN);
 714                         set_dma_config(drv_data->dma_channel, dma_config);
 715                         set_dma_start_addr(drv_data->dma_channel,
 716                                         (unsigned long)drv_data->tx);
 717                         enable_dma(drv_data->dma_channel);
 718
 719                         /* start SPI transfer */
 720                         write_CTRL(drv_data, cr | BIT_CTL_TIMOD_DMA_TX);
 721
 722                         /* just return here, there can only be one transfer
 723                          * in this mode
 724                          */
 725                         message->status = 0;
 726                         bfin_spi_giveback(drv_data);
 727                         return;
 728                 }
 729
 730                 /* In dma mode, rx or tx must be NULL in one transfer */
 731                 dma_config = (RESTART | dma_width | DI_EN);
 732                 if (drv_data->rx != NULL) {
 733                         /* set transfer mode, and enable SPI */
 734                         dev_dbg(&drv_data->pdev->dev, "doing DMA in to %p (size %zx)\n",
 735                                 drv_data->rx, drv_data->len_in_bytes);
 736
 737                         /* invalidate caches, if needed */
 738                         if (bfin_addr_dcacheable((unsigned long) drv_data->rx))
 739                                 invalidate_dcache_range((unsigned long) drv_data->rx,
 740                                                         (unsigned long) (drv_data->rx +
 741                                                         drv_data->len_in_bytes));
 742
 743                         dma_config |= WNR;
 744                         dma_start_addr = (unsigned long)drv_data->rx;
 745                         cr |= BIT_CTL_TIMOD_DMA_RX | BIT_CTL_SENDOPT;
 746
 747                 } else if (drv_data->tx != NULL) {
 748                         dev_dbg(&drv_data->pdev->dev, "doing DMA out.\n");
 749
 750                         /* flush caches, if needed */
 751                         if (bfin_addr_dcacheable((unsigned long) drv_data->tx))
 752                                 flush_dcache_range((unsigned long) drv_data->tx,
 753                                                 (unsigned long) (drv_data->tx +
 754                                                 drv_data->len_in_bytes));
 755
 756                         dma_start_addr = (unsigned long)drv_data->tx;
 757                         cr |= BIT_CTL_TIMOD_DMA_TX;
 758
 759                 } else
 760                         BUG();
 761
 762                 /* oh man, here there be monsters ... and i dont mean the
 763                  * fluffy cute ones from pixar, i mean the kind that'll eat
 764                  * your data, kick your dog, and love it all.  do *not* try
 765                  * and change these lines unless you (1) heavily test DMA
 766                  * with SPI flashes on a loaded system (e.g. ping floods),
 767                  * (2) know just how broken the DMA engine interaction with
 768                  * the SPI peripheral is, and (3) have someone else to blame
 769                  * when you screw it all up anyways.
 770                  */
 771                 set_dma_start_addr(drv_data->dma_channel, dma_start_addr);
 772                 set_dma_config(drv_data->dma_channel, dma_config);
 773                 local_irq_save(flags);
 774                 SSYNC();
 775                 write_CTRL(drv_data, cr);
 776                 enable_dma(drv_data->dma_channel);
 777                 dma_enable_irq(drv_data->dma_channel);
 778                 local_irq_restore(flags);
 779
 780                 return;
 781         }
 782
 783         /*
 784          * We always use SPI_WRITE mode (transfer starts with TDBR write).
 785          * SPI_READ mode (transfer starts with RDBR read) seems to have
 786          * problems with setting up the output value in TDBR prior to the
 787          * start of the transfer.
 788          */
 789         write_CTRL(drv_data, cr | BIT_CTL_TXMOD);
 790
 791         if (chip->pio_interrupt) {
 792                 /* SPI irq should have been disabled by now */
 793
 794                 /* discard old RX data and clear RXS */
 795                 bfin_spi_dummy_read(drv_data);
 796
 797                 /* start transfer */
 798                 if (drv_data->tx == NULL)
 799                         write_TDBR(drv_data, chip->idle_tx_val);
 800                 else {
 801                         if (bits_per_word == 8)
 802                                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 803                         else
 804                                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 805                         drv_data->tx += drv_data->n_bytes;
 806                 }
 807
 808                 /* once TDBR is empty, interrupt is triggered */
 809                 enable_irq(drv_data->spi_irq);
 810                 return;
 811         }
 812
 813         /* IO mode */
 814         dev_dbg(&drv_data->pdev->dev, "doing IO transfer\n");
 815
 816         if (full_duplex) {
 817                 /* full duplex mode */
 818                 BUG_ON((drv_data->tx_end - drv_data->tx) !=
 819                        (drv_data->rx_end - drv_data->rx));
 820                 dev_dbg(&drv_data->pdev->dev,
 821                         "IO duplex: cr is 0x%x\n", cr);
 822
 823                 drv_data->ops->duplex(drv_data);
 824
 825                 if (drv_data->tx != drv_data->tx_end)
 826                         tranf_success = 0;
 827         } else if (drv_data->tx != NULL) {
 828                 /* write only half duplex */
 829                 dev_dbg(&drv_data->pdev->dev,
 830                         "IO write: cr is 0x%x\n", cr);
 831
 832                 drv_data->ops->write(drv_data);
 833
 834                 if (drv_data->tx != drv_data->tx_end)
 835                         tranf_success = 0;
 836         } else if (drv_data->rx != NULL) {
 837                 /* read only half duplex */
 838                 dev_dbg(&drv_data->pdev->dev,
 839                         "IO read: cr is 0x%x\n", cr);
 840
 841                 drv_data->ops->read(drv_data);
 842                 if (drv_data->rx != drv_data->rx_end)
 843                         tranf_success = 0;
 844         }
 845
 846         if (!tranf_success) {
 847                 dev_dbg(&drv_data->pdev->dev,
 848                         "IO write error!\n");
 849                 message->state = ERROR_STATE;
 850         } else {
 851                 /* Update total byte transfered */
 852                 message->actual_length += drv_data->len_in_bytes;
 853                 /* Move to next transfer of this msg */
 854                 message->state = bfin_spi_next_transfer(drv_data);
 855                 if (drv_data->cs_change)
 856                         bfin_spi_cs_deactive(drv_data, chip);
 857         }
 858
 859         /* Schedule next transfer tasklet */
 860         tasklet_schedule(&drv_data->pump_transfers);
 861 }
 862
 863 /* pop a msg from queue and kick off real transfer */
 864 static void bfin_spi_pump_messages(struct work_struct *work)
 865 {
 866         struct master_data *drv_data;
 867         unsigned long flags;
 868
 869         drv_data = container_of(work, struct master_data, pump_messages);
 870
 871         /* Lock queue and check for queue work */
 872         spin_lock_irqsave(&drv_data->lock, flags);
 873         if (list_empty(&drv_data->queue) || !drv_data->running) {
 874                 /* pumper kicked off but no work to do */
 875                 drv_data->busy = 0;
 876                 spin_unlock_irqrestore(&drv_data->lock, flags);
 877                 return;
 878         }
 879
 880         /* Make sure we are not already running a message */
 881         if (drv_data->cur_msg) {
 882                 spin_unlock_irqrestore(&drv_data->lock, flags);
 883                 return;
 884         }
 885
 886         /* Extract head of queue */
 887         drv_data->cur_msg = list_entry(drv_data->queue.next,
 888                                        struct spi_message, queue);
 889
 890         /* Setup the SSP using the per chip configuration */
 891         drv_data->cur_chip = spi_get_ctldata(drv_data->cur_msg->spi);
 892         bfin_spi_restore_state(drv_data);
 893
 894         list_del_init(&drv_data->cur_msg->queue);
 895
 896         /* Initial message state */
 897         drv_data->cur_msg->state = START_STATE;
 898         drv_data->cur_transfer = list_entry(drv_data->cur_msg->transfers.next,
 899                                             struct spi_transfer, transfer_list);
 900
 901         dev_dbg(&drv_data->pdev->dev, "got a message to pump, "
 902                 "state is set to: baud %d, flag 0x%x, ctl 0x%x\n",
 903                 drv_data->cur_chip->baud, drv_data->cur_chip->flag,
 904                 drv_data->cur_chip->ctl_reg);
 905
 906         dev_dbg(&drv_data->pdev->dev,
 907                 "the first transfer len is %d\n",
 908                 drv_data->cur_transfer->len);
 909
 910         /* Mark as busy and launch transfers */
 911         tasklet_schedule(&drv_data->pump_transfers);
 912
 913         drv_data->busy = 1;
 914         spin_unlock_irqrestore(&drv_data->lock, flags);
 915 }
 916
 917 /*
 918  * got a msg to transfer, queue it in drv_data->queue.
 919  * And kick off message pumper
 920  */
 921 static int bfin_spi_transfer(struct spi_device *spi, struct spi_message *msg)
 922 {
 923         struct master_data *drv_data = spi_master_get_devdata(spi->master);
 924         unsigned long flags;
 925
 926         spin_lock_irqsave(&drv_data->lock, flags);
 927
 928         if (!drv_data->running) {
 929                 spin_unlock_irqrestore(&drv_data->lock, flags);
 930                 return -ESHUTDOWN;
 931         }
 932
 933         msg->actual_length = 0;
 934         msg->status = -EINPROGRESS;
 935         msg->state = START_STATE;
 936
 937         dev_dbg(&spi->dev, "adding an msg in transfer() \n");
 938         list_add_tail(&msg->queue, &drv_data->queue);
 939
 940         if (drv_data->running && !drv_data->busy)
 941                 queue_work(drv_data->workqueue, &drv_data->pump_messages);
 942
 943         spin_unlock_irqrestore(&drv_data->lock, flags);
 944
 945         return 0;
 946 }
 947
 948 #define MAX_SPI_SSEL    7
 949
 950 static u16 ssel[][MAX_SPI_SSEL] = {
 951         {P_SPI0_SSEL1, P_SPI0_SSEL2, P_SPI0_SSEL3,
 952         P_SPI0_SSEL4, P_SPI0_SSEL5,
 953         P_SPI0_SSEL6, P_SPI0_SSEL7},
 954
 955         {P_SPI1_SSEL1, P_SPI1_SSEL2, P_SPI1_SSEL3,
 956         P_SPI1_SSEL4, P_SPI1_SSEL5,
 957         P_SPI1_SSEL6, P_SPI1_SSEL7},
 958
 959         {P_SPI2_SSEL1, P_SPI2_SSEL2, P_SPI2_SSEL3,
 960         P_SPI2_SSEL4, P_SPI2_SSEL5,
 961         P_SPI2_SSEL6, P_SPI2_SSEL7},
 962 };
 963
 964 /* setup for devices (may be called multiple times -- not just first setup) */
 965 static int bfin_spi_setup(struct spi_device *spi)
 966 {
 967         struct bfin5xx_spi_chip *chip_info;
 968         struct slave_data *chip = NULL;
 969         struct master_data *drv_data = spi_master_get_devdata(spi->master);
 970         u16 bfin_ctl_reg;
 971         int ret = -EINVAL;
 972
 973         /* Only alloc (or use chip_info) on first setup */
 974         chip_info = NULL;
 975         chip = spi_get_ctldata(spi);
 976         if (chip == NULL) {
 977                 chip = kzalloc(sizeof(*chip), GFP_KERNEL);
 978                 if (!chip) {
 979                         dev_err(&spi->dev, "cannot allocate chip data\n");
 980                         ret = -ENOMEM;
 981                         goto error;
 982                 }
 983
 984                 chip->enable_dma = 0;
 985                 chip_info = spi->controller_data;
 986         }
 987
 988         /* Let people set non-standard bits directly */
 989         bfin_ctl_reg = BIT_CTL_OPENDRAIN | BIT_CTL_EMISO |
 990                 BIT_CTL_PSSE | BIT_CTL_GM | BIT_CTL_SZ;
 991
 992         /* chip_info isn't always needed */
 993         if (chip_info) {
 994                 /* Make sure people stop trying to set fields via ctl_reg
 995                  * when they should actually be using common SPI framework.
 996                  * Currently we let through: WOM EMISO PSSE GM SZ.
 997                  * Not sure if a user actually needs/uses any of these,
 998                  * but let's assume (for now) they do.
 999                  */
1000                 if (chip_info->ctl_reg & ~bfin_ctl_reg) {
1001                         dev_err(&spi->dev, "do not set bits in ctl_reg "
1002                                 "that the SPI framework manages\n");
1003                         goto error;
1004                 }
1005                 chip->enable_dma = chip_info->enable_dma != 0
1006                     && drv_data->master_info->enable_dma;
1007                 chip->ctl_reg = chip_info->ctl_reg;
1008                 chip->cs_chg_udelay = chip_info->cs_chg_udelay;
1009                 chip->idle_tx_val = chip_info->idle_tx_val;
1010                 chip->pio_interrupt = chip_info->pio_interrupt;
1011                 spi->bits_per_word = chip_info->bits_per_word;
1012         } else {
1013                 /* force a default base state */
1014                 chip->ctl_reg &= bfin_ctl_reg;
1015         }
1016
1017         if (spi->bits_per_word != 8 && spi->bits_per_word != 16) {
1018                 dev_err(&spi->dev, "%d bits_per_word is not supported\n",
1019                                 spi->bits_per_word);
1020                 goto error;
1021         }
1022
1023         /* translate common spi framework into our register */
1024         if (spi->mode & ~(SPI_CPOL | SPI_CPHA | SPI_LSB_FIRST)) {
1025                 dev_err(&spi->dev, "unsupported spi modes detected\n");
1026                 goto error;
1027         }
1028         if (spi->mode & SPI_CPOL)
1029                 chip->ctl_reg |= BIT_CTL_CPOL;
1030         if (spi->mode & SPI_CPHA)
1031                 chip->ctl_reg |= BIT_CTL_CPHA;
1032         if (spi->mode & SPI_LSB_FIRST)
1033                 chip->ctl_reg |= BIT_CTL_LSBF;
1034         /* we dont support running in slave mode (yet?) */
1035         chip->ctl_reg |= BIT_CTL_MASTER;
1036
1037         /*
1038          * Notice: for blackfin, the speed_hz is the value of register
1039          * SPI_BAUD, not the real baudrate
1040          */
1041         chip->baud = hz_to_spi_baud(spi->max_speed_hz);
1042         chip->chip_select_num = spi->chip_select;
1043         if (chip->chip_select_num < MAX_CTRL_CS)
1044                 chip->flag = (1 << spi->chip_select) << 8;
1045         else
1046                 chip->cs_gpio = chip->chip_select_num - MAX_CTRL_CS;
1047
1048         if (chip->enable_dma && chip->pio_interrupt) {
1049                 dev_err(&spi->dev, "enable_dma is set, "
1050                                 "do not set pio_interrupt\n");
1051                 goto error;
1052         }
1053         /*
1054          * if any one SPI chip is registered and wants DMA, request the
1055          * DMA channel for it
1056          */
1057         if (chip->enable_dma && !drv_data->dma_requested) {
1058                 /* register dma irq handler */
1059                 ret = request_dma(drv_data->dma_channel, "BFIN_SPI_DMA");
1060                 if (ret) {
1061                         dev_err(&spi->dev,
1062                                 "Unable to request BlackFin SPI DMA channel\n");
1063                         goto error;
1064                 }
1065                 drv_data->dma_requested = 1;
1066
1067                 ret = set_dma_callback(drv_data->dma_channel,
1068                         bfin_spi_dma_irq_handler, drv_data);
1069                 if (ret) {
1070                         dev_err(&spi->dev, "Unable to set dma callback\n");
1071                         goto error;
1072                 }
1073                 dma_disable_irq(drv_data->dma_channel);
1074         }
1075
1076         if (chip->pio_interrupt && !drv_data->irq_requested) {
1077                 ret = request_irq(drv_data->spi_irq, bfin_spi_pio_irq_handler,
1078                         IRQF_DISABLED, "BFIN_SPI", drv_data);
1079                 if (ret) {
1080                         dev_err(&spi->dev, "Unable to register spi IRQ\n");
1081                         goto error;
1082                 }
1083                 drv_data->irq_requested = 1;
1084                 /* we use write mode, spi irq has to be disabled here */
1085                 disable_irq(drv_data->spi_irq);
1086         }
1087
1088         if (chip->chip_select_num >= MAX_CTRL_CS) {
1089                 ret = gpio_request(chip->cs_gpio, spi->modalias);
1090                 if (ret) {
1091                         dev_err(&spi->dev, "gpio_request() error\n");
1092                         goto pin_error;
1093                 }
1094                 gpio_direction_output(chip->cs_gpio, 1);
1095         }
1096
1097         dev_dbg(&spi->dev, "setup spi chip %s, width is %d, dma is %d\n",
1098                         spi->modalias, spi->bits_per_word, chip->enable_dma);
1099         dev_dbg(&spi->dev, "ctl_reg is 0x%x, flag_reg is 0x%x\n",
1100                         chip->ctl_reg, chip->flag);
1101
1102         spi_set_ctldata(spi, chip);
1103
1104         dev_dbg(&spi->dev, "chip select number is %d\n", chip->chip_select_num);
1105         if (chip->chip_select_num < MAX_CTRL_CS) {
1106                 ret = peripheral_request(ssel[spi->master->bus_num]
1107                                          [chip->chip_select_num-1], spi->modalias);
1108                 if (ret) {
1109                         dev_err(&spi->dev, "peripheral_request() error\n");
1110                         goto pin_error;
1111                 }
1112         }
1113
1114         bfin_spi_cs_enable(drv_data, chip);
1115         bfin_spi_cs_deactive(drv_data, chip);
1116
1117         return 0;
1118
1119  pin_error:
1120         if (chip->chip_select_num >= MAX_CTRL_CS)
1121                 gpio_free(chip->cs_gpio);
1122         else
1123                 peripheral_free(ssel[spi->master->bus_num]
1124                         [chip->chip_select_num - 1]);
1125  error:
1126         if (chip) {
1127                 if (drv_data->dma_requested)
1128                         free_dma(drv_data->dma_channel);
1129                 drv_data->dma_requested = 0;
1130
1131                 kfree(chip);
1132                 /* prevent free 'chip' twice */
1133                 spi_set_ctldata(spi, NULL);
1134         }
1135
1136         return ret;
1137 }
1138
1139 /*
1140  * callback for spi framework.
1141  * clean driver specific data
1142  */
1143 static void bfin_spi_cleanup(struct spi_device *spi)
1144 {
1145         struct slave_data *chip = spi_get_ctldata(spi);
1146         struct master_data *drv_data = spi_master_get_devdata(spi->master);
1147
1148         if (!chip)
1149                 return;
1150
1151         if (chip->chip_select_num < MAX_CTRL_CS) {
1152                 peripheral_free(ssel[spi->master->bus_num]
1153                                         [chip->chip_select_num-1]);
1154                 bfin_spi_cs_disable(drv_data, chip);
1155         } else
1156                 gpio_free(chip->cs_gpio);
1157
1158         kfree(chip);
1159         /* prevent free 'chip' twice */
1160         spi_set_ctldata(spi, NULL);
1161 }
1162
1163 static inline int bfin_spi_init_queue(struct master_data *drv_data)
1164 {
1165         INIT_LIST_HEAD(&drv_data->queue);
1166         spin_lock_init(&drv_data->lock);
1167
1168         drv_data->running = false;
1169         drv_data->busy = 0;
1170
1171         /* init transfer tasklet */
1172         tasklet_init(&drv_data->pump_transfers,
1173                      bfin_spi_pump_transfers, (unsigned long)drv_data);
1174
1175         /* init messages workqueue */
1176         INIT_WORK(&drv_data->pump_messages, bfin_spi_pump_messages);
1177         drv_data->workqueue = create_singlethread_workqueue(
1178                                 dev_name(drv_data->master->dev.parent));
1179         if (drv_data->workqueue == NULL)
1180                 return -EBUSY;
1181
1182         return 0;
1183 }
1184
1185 static inline int bfin_spi_start_queue(struct master_data *drv_data)
1186 {
1187         unsigned long flags;
1188
1189         spin_lock_irqsave(&drv_data->lock, flags);
1190
1191         if (drv_data->running || drv_data->busy) {
1192                 spin_unlock_irqrestore(&drv_data->lock, flags);
1193                 return -EBUSY;
1194         }
1195
1196         drv_data->running = true;
1197         drv_data->cur_msg = NULL;
1198         drv_data->cur_transfer = NULL;
1199         drv_data->cur_chip = NULL;
1200         spin_unlock_irqrestore(&drv_data->lock, flags);
1201
1202         queue_work(drv_data->workqueue, &drv_data->pump_messages);
1203
1204         return 0;
1205 }
1206
1207 static inline int bfin_spi_stop_queue(struct master_data *drv_data)
1208 {
1209         unsigned long flags;
1210         unsigned limit = 500;
1211         int status = 0;
1212
1213         spin_lock_irqsave(&drv_data->lock, flags);
1214
1215         /*
1216          * This is a bit lame, but is optimized for the common execution path.
1217          * A wait_queue on the drv_data->busy could be used, but then the common
1218          * execution path (pump_messages) would be required to call wake_up or
1219          * friends on every SPI message. Do this instead
1220          */
1221         drv_data->running = false;
1222         while (!list_empty(&drv_data->queue) && drv_data->busy && limit--) {
1223                 spin_unlock_irqrestore(&drv_data->lock, flags);
1224                 msleep(10);
1225                 spin_lock_irqsave(&drv_data->lock, flags);
1226         }
1227
1228         if (!list_empty(&drv_data->queue) || drv_data->busy)
1229                 status = -EBUSY;
1230
1231         spin_unlock_irqrestore(&drv_data->lock, flags);
1232
1233         return status;
1234 }
1235
1236 static inline int bfin_spi_destroy_queue(struct master_data *drv_data)
1237 {
1238         int status;
1239
1240         status = bfin_spi_stop_queue(drv_data);
1241         if (status != 0)
1242                 return status;
1243
1244         destroy_workqueue(drv_data->workqueue);
1245
1246         return 0;
1247 }
1248
1249 static int __init bfin_spi_probe(struct platform_device *pdev)
1250 {
1251         struct device *dev = &pdev->dev;
1252         struct bfin5xx_spi_master *platform_info;
1253         struct spi_master *master;
1254         struct master_data *drv_data;
1255         struct resource *res;
1256         int status = 0;
1257
1258         platform_info = dev->platform_data;
1259
1260         /* Allocate master with space for drv_data */
1261         master = spi_alloc_master(dev, sizeof(*drv_data));
1262         if (!master) {
1263                 dev_err(&pdev->dev, "can not alloc spi_master\n");
1264                 return -ENOMEM;
1265         }
1266
1267         drv_data = spi_master_get_devdata(master);
1268         drv_data->master = master;
1269         drv_data->master_info = platform_info;
1270         drv_data->pdev = pdev;
1271         drv_data->pin_req = platform_info->pin_req;
1272
1273         /* the spi->mode bits supported by this driver: */
1274         master->mode_bits = SPI_CPOL | SPI_CPHA | SPI_LSB_FIRST;
1275
1276         master->bus_num = pdev->id;
1277         master->num_chipselect = platform_info->num_chipselect;
1278         master->cleanup = bfin_spi_cleanup;
1279         master->setup = bfin_spi_setup;
1280         master->transfer = bfin_spi_transfer;
1281
1282         /* Find and map our resources */
1283         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1284         if (res == NULL) {
1285                 dev_err(dev, "Cannot get IORESOURCE_MEM\n");
1286                 status = -ENOENT;
1287                 goto out_error_get_res;
1288         }
1289
1290         drv_data->regs_base = ioremap(res->start, resource_size(res));
1291         if (drv_data->regs_base == NULL) {
1292                 dev_err(dev, "Cannot map IO\n");
1293                 status = -ENXIO;
1294                 goto out_error_ioremap;
1295         }
1296
1297         res = platform_get_resource(pdev, IORESOURCE_DMA, 0);
1298         if (res == NULL) {
1299                 dev_err(dev, "No DMA channel specified\n");
1300                 status = -ENOENT;
1301                 goto out_error_free_io;
1302         }
1303         drv_data->dma_channel = res->start;
1304
1305         drv_data->spi_irq = platform_get_irq(pdev, 0);
1306         if (drv_data->spi_irq < 0) {
1307                 dev_err(dev, "No spi pio irq specified\n");
1308                 status = -ENOENT;
1309                 goto out_error_free_io;
1310         }
1311
1312         /* Initial and start queue */
1313         status = bfin_spi_init_queue(drv_data);
1314         if (status != 0) {
1315                 dev_err(dev, "problem initializing queue\n");
1316                 goto out_error_queue_alloc;
1317         }
1318
1319         status = bfin_spi_start_queue(drv_data);
1320         if (status != 0) {
1321                 dev_err(dev, "problem starting queue\n");
1322                 goto out_error_queue_alloc;
1323         }
1324
1325         status = peripheral_request_list(drv_data->pin_req, DRV_NAME);
1326         if (status != 0) {
1327                 dev_err(&pdev->dev, ": Requesting Peripherals failed\n");
1328                 goto out_error_queue_alloc;
1329         }
1330
1331         /* Reset SPI registers. If these registers were used by the boot loader,
1332          * the sky may fall on your head if you enable the dma controller.
1333          */
1334         write_CTRL(drv_data, BIT_CTL_CPHA | BIT_CTL_MASTER);
1335         write_FLAG(drv_data, 0xFF00);
1336
1337         /* Register with the SPI framework */
1338         platform_set_drvdata(pdev, drv_data);
1339         status = spi_register_master(master);
1340         if (status != 0) {
1341                 dev_err(dev, "problem registering spi master\n");
1342                 goto out_error_queue_alloc;
1343         }
1344
1345         dev_info(dev, "%s, Version %s, regs_base@%p, dma channel@%d\n",
1346                 DRV_DESC, DRV_VERSION, drv_data->regs_base,
1347                 drv_data->dma_channel);
1348         return status;
1349
1350 out_error_queue_alloc:
1351         bfin_spi_destroy_queue(drv_data);
1352 out_error_free_io:
1353         iounmap((void *) drv_data->regs_base);
1354 out_error_ioremap:
1355 out_error_get_res:
1356         spi_master_put(master);
1357
1358         return status;
1359 }
1360
1361 /* stop hardware and remove the driver */
1362 static int __devexit bfin_spi_remove(struct platform_device *pdev)
1363 {
1364         struct master_data *drv_data = platform_get_drvdata(pdev);
1365         int status = 0;
1366
1367         if (!drv_data)
1368                 return 0;
1369
1370         /* Remove the queue */
1371         status = bfin_spi_destroy_queue(drv_data);
1372         if (status != 0)
1373                 return status;
1374
1375         /* Disable the SSP at the peripheral and SOC level */
1376         bfin_spi_disable(drv_data);
1377
1378         /* Release DMA */
1379         if (drv_data->master_info->enable_dma) {
1380                 if (dma_channel_active(drv_data->dma_channel))
1381                         free_dma(drv_data->dma_channel);
1382         }
1383
1384         if (drv_data->irq_requested) {
1385                 free_irq(drv_data->spi_irq, drv_data);
1386                 drv_data->irq_requested = 0;
1387         }
1388
1389         /* Disconnect from the SPI framework */
1390         spi_unregister_master(drv_data->master);
1391
1392         peripheral_free_list(drv_data->pin_req);
1393
1394         /* Prevent double remove */
1395         platform_set_drvdata(pdev, NULL);
1396
1397         return 0;
1398 }
1399
1400 #ifdef CONFIG_PM
1401 static int bfin_spi_suspend(struct platform_device *pdev, pm_message_t state)
1402 {
1403         struct master_data *drv_data = platform_get_drvdata(pdev);
1404         int status = 0;
1405
1406         status = bfin_spi_stop_queue(drv_data);
1407         if (status != 0)
1408                 return status;
1409
1410         drv_data->ctrl_reg = read_CTRL(drv_data);
1411         drv_data->flag_reg = read_FLAG(drv_data);
1412
1413         /*
1414          * reset SPI_CTL and SPI_FLG registers
1415          */
1416         write_CTRL(drv_data, BIT_CTL_CPHA | BIT_CTL_MASTER);
1417         write_FLAG(drv_data, 0xFF00);
1418
1419         return 0;
1420 }
1421
1422 static int bfin_spi_resume(struct platform_device *pdev)
1423 {
1424         struct master_data *drv_data = platform_get_drvdata(pdev);
1425         int status = 0;
1426
1427         write_CTRL(drv_data, drv_data->ctrl_reg);
1428         write_FLAG(drv_data, drv_data->flag_reg);
1429
1430         /* Start the queue running */
1431         status = bfin_spi_start_queue(drv_data);
1432         if (status != 0) {
1433                 dev_err(&pdev->dev, "problem starting queue (%d)\n", status);
1434                 return status;
1435         }
1436
1437         return 0;
1438 }
1439 #else
1440 #define bfin_spi_suspend NULL
1441 #define bfin_spi_resume NULL
1442 #endif                          /* CONFIG_PM */
1443
1444 MODULE_ALIAS("platform:bfin-spi");
1445 static struct platform_driver bfin_spi_driver = {
1446         .driver = {
1447                 .name   = DRV_NAME,
1448                 .owner  = THIS_MODULE,
1449         },
1450         .suspend        = bfin_spi_suspend,
1451         .resume         = bfin_spi_resume,
1452         .remove         = __devexit_p(bfin_spi_remove),
1453 };
1454
1455 static int __init bfin_spi_init(void)
1456 {
1457         return platform_driver_probe(&bfin_spi_driver, bfin_spi_probe);
1458 }
1459 module_init(bfin_spi_init);
1460
1461 static void __exit bfin_spi_exit(void)
1462 {
1463         platform_driver_unregister(&bfin_spi_driver);
1464 }
1465 module_exit(bfin_spi_exit);