drivers/net/wireless/ath/ath5k/base.c

   1 /*-
   2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
   3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
   4  * Copyright (c) 2006 Devicescape Software, Inc.
   5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
   6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
   7  *
   8  * All rights reserved.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1. Redistributions of source code must retain the above copyright
  14  *    notice, this list of conditions and the following disclaimer,
  15  *    without modification.
  16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
  17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
  18  *    redistribution must be conditioned upon including a substantially
  19  *    similar Disclaimer requirement for further binary redistribution.
  20  * 3. Neither the names of the above-listed copyright holders nor the names
  21  *    of any contributors may be used to endorse or promote products derived
  22  *    from this software without specific prior written permission.
  23  *
  24  * Alternatively, this software may be distributed under the terms of the
  25  * GNU General Public License ("GPL") version 2 as published by the Free
  26  * Software Foundation.
  27  *
  28  * NO WARRANTY
  29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
  32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
  33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
  34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
  37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  39  * THE POSSIBILITY OF SUCH DAMAGES.
  40  *
  41  */
  42
  43 #include <linux/module.h>
  44 #include <linux/delay.h>
  45 #include <linux/hardirq.h>
  46 #include <linux/if.h>
  47 #include <linux/io.h>
  48 #include <linux/netdevice.h>
  49 #include <linux/cache.h>
  50 #include <linux/pci.h>
  51 #include <linux/ethtool.h>
  52 #include <linux/uaccess.h>
  53
  54 #include <net/ieee80211_radiotap.h>
  55
  56 #include <asm/unaligned.h>
  57
  58 #include "base.h"
  59 #include "reg.h"
  60 #include "debug.h"
  61
  62 static int ath5k_calinterval = 10; /* Calibrate PHY every 10 secs (TODO: Fixme) */
  63 static int modparam_nohwcrypt;
  64 module_param_named(nohwcrypt, modparam_nohwcrypt, bool, S_IRUGO);
  65 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption.");
  66
  67 static int modparam_all_channels;
  68 module_param_named(all_channels, modparam_all_channels, bool, S_IRUGO);
  69 MODULE_PARM_DESC(all_channels, "Expose all channels the device can use.");
  70
  71
  72 /******************\
  73 * Internal defines *
  74 \******************/
  75
  76 /* Module info */
  77 MODULE_AUTHOR("Jiri Slaby");
  78 MODULE_AUTHOR("Nick Kossifidis");
  79 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
  80 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
  81 MODULE_LICENSE("Dual BSD/GPL");
  82 MODULE_VERSION("0.6.0 (EXPERIMENTAL)");
  83
  84
  85 /* Known PCI ids */
  86 static const struct pci_device_id ath5k_pci_id_table[] = {
  87         { PCI_VDEVICE(ATHEROS, 0x0207), .driver_data = AR5K_AR5210 }, /* 5210 early */
  88         { PCI_VDEVICE(ATHEROS, 0x0007), .driver_data = AR5K_AR5210 }, /* 5210 */
  89         { PCI_VDEVICE(ATHEROS, 0x0011), .driver_data = AR5K_AR5211 }, /* 5311 - this is on AHB bus !*/
  90         { PCI_VDEVICE(ATHEROS, 0x0012), .driver_data = AR5K_AR5211 }, /* 5211 */
  91         { PCI_VDEVICE(ATHEROS, 0x0013), .driver_data = AR5K_AR5212 }, /* 5212 */
  92         { PCI_VDEVICE(3COM_2,  0x0013), .driver_data = AR5K_AR5212 }, /* 3com 5212 */
  93         { PCI_VDEVICE(3COM,    0x0013), .driver_data = AR5K_AR5212 }, /* 3com 3CRDAG675 5212 */
  94         { PCI_VDEVICE(ATHEROS, 0x1014), .driver_data = AR5K_AR5212 }, /* IBM minipci 5212 */
  95         { PCI_VDEVICE(ATHEROS, 0x0014), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  96         { PCI_VDEVICE(ATHEROS, 0x0015), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  97         { PCI_VDEVICE(ATHEROS, 0x0016), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  98         { PCI_VDEVICE(ATHEROS, 0x0017), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  99         { PCI_VDEVICE(ATHEROS, 0x0018), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
 100         { PCI_VDEVICE(ATHEROS, 0x0019), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
 101         { PCI_VDEVICE(ATHEROS, 0x001a), .driver_data = AR5K_AR5212 }, /* 2413 Griffin-lite */
 102         { PCI_VDEVICE(ATHEROS, 0x001b), .driver_data = AR5K_AR5212 }, /* 5413 Eagle */
 103         { PCI_VDEVICE(ATHEROS, 0x001c), .driver_data = AR5K_AR5212 }, /* PCI-E cards */
 104         { PCI_VDEVICE(ATHEROS, 0x001d), .driver_data = AR5K_AR5212 }, /* 2417 Nala */
 105         { 0 }
 106 };
 107 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
 108
 109 /* Known SREVs */
 110 static const struct ath5k_srev_name srev_names[] = {
 111         { "5210",       AR5K_VERSION_MAC,       AR5K_SREV_AR5210 },
 112         { "5311",       AR5K_VERSION_MAC,       AR5K_SREV_AR5311 },
 113         { "5311A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311A },
 114         { "5311B",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311B },
 115         { "5211",       AR5K_VERSION_MAC,       AR5K_SREV_AR5211 },
 116         { "5212",       AR5K_VERSION_MAC,       AR5K_SREV_AR5212 },
 117         { "5213",       AR5K_VERSION_MAC,       AR5K_SREV_AR5213 },
 118         { "5213A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5213A },
 119         { "2413",       AR5K_VERSION_MAC,       AR5K_SREV_AR2413 },
 120         { "2414",       AR5K_VERSION_MAC,       AR5K_SREV_AR2414 },
 121         { "5424",       AR5K_VERSION_MAC,       AR5K_SREV_AR5424 },
 122         { "5413",       AR5K_VERSION_MAC,       AR5K_SREV_AR5413 },
 123         { "5414",       AR5K_VERSION_MAC,       AR5K_SREV_AR5414 },
 124         { "2415",       AR5K_VERSION_MAC,       AR5K_SREV_AR2415 },
 125         { "5416",       AR5K_VERSION_MAC,       AR5K_SREV_AR5416 },
 126         { "5418",       AR5K_VERSION_MAC,       AR5K_SREV_AR5418 },
 127         { "2425",       AR5K_VERSION_MAC,       AR5K_SREV_AR2425 },
 128         { "2417",       AR5K_VERSION_MAC,       AR5K_SREV_AR2417 },
 129         { "xxxxx",      AR5K_VERSION_MAC,       AR5K_SREV_UNKNOWN },
 130         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
 131         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
 132         { "5111A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111A },
 133         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
 134         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
 135         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
 136         { "5112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112B },
 137         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
 138         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
 139         { "2112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112B },
 140         { "2413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2413 },
 141         { "5413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5413 },
 142         { "2316",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2316 },
 143         { "2317",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2317 },
 144         { "5424",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5424 },
 145         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
 146         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
 147 };
 148
 149 static const struct ieee80211_rate ath5k_rates[] = {
 150         { .bitrate = 10,
 151           .hw_value = ATH5K_RATE_CODE_1M, },
 152         { .bitrate = 20,
 153           .hw_value = ATH5K_RATE_CODE_2M,
 154           .hw_value_short = ATH5K_RATE_CODE_2M | AR5K_SET_SHORT_PREAMBLE,
 155           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 156         { .bitrate = 55,
 157           .hw_value = ATH5K_RATE_CODE_5_5M,
 158           .hw_value_short = ATH5K_RATE_CODE_5_5M | AR5K_SET_SHORT_PREAMBLE,
 159           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 160         { .bitrate = 110,
 161           .hw_value = ATH5K_RATE_CODE_11M,
 162           .hw_value_short = ATH5K_RATE_CODE_11M | AR5K_SET_SHORT_PREAMBLE,
 163           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 164         { .bitrate = 60,
 165           .hw_value = ATH5K_RATE_CODE_6M,
 166           .flags = 0 },
 167         { .bitrate = 90,
 168           .hw_value = ATH5K_RATE_CODE_9M,
 169           .flags = 0 },
 170         { .bitrate = 120,
 171           .hw_value = ATH5K_RATE_CODE_12M,
 172           .flags = 0 },
 173         { .bitrate = 180,
 174           .hw_value = ATH5K_RATE_CODE_18M,
 175           .flags = 0 },
 176         { .bitrate = 240,
 177           .hw_value = ATH5K_RATE_CODE_24M,
 178           .flags = 0 },
 179         { .bitrate = 360,
 180           .hw_value = ATH5K_RATE_CODE_36M,
 181           .flags = 0 },
 182         { .bitrate = 480,
 183           .hw_value = ATH5K_RATE_CODE_48M,
 184           .flags = 0 },
 185         { .bitrate = 540,
 186           .hw_value = ATH5K_RATE_CODE_54M,
 187           .flags = 0 },
 188         /* XR missing */
 189 };
 190
 191 /*
 192  * Prototypes - PCI stack related functions
 193  */
 194 static int __devinit    ath5k_pci_probe(struct pci_dev *pdev,
 195                                 const struct pci_device_id *id);
 196 static void __devexit   ath5k_pci_remove(struct pci_dev *pdev);
 197 #ifdef CONFIG_PM
 198 static int              ath5k_pci_suspend(struct pci_dev *pdev,
 199                                         pm_message_t state);
 200 static int              ath5k_pci_resume(struct pci_dev *pdev);
 201 #else
 202 #define ath5k_pci_suspend NULL
 203 #define ath5k_pci_resume NULL
 204 #endif /* CONFIG_PM */
 205
 206 static struct pci_driver ath5k_pci_driver = {
 207         .name           = KBUILD_MODNAME,
 208         .id_table       = ath5k_pci_id_table,
 209         .probe          = ath5k_pci_probe,
 210         .remove         = __devexit_p(ath5k_pci_remove),
 211         .suspend        = ath5k_pci_suspend,
 212         .resume         = ath5k_pci_resume,
 213 };
 214
 215
 216
 217 /*
 218  * Prototypes - MAC 802.11 stack related functions
 219  */
 220 static int ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb);
 221 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
 222                 struct ath5k_txq *txq);
 223 static int ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan);
 224 static int ath5k_reset_wake(struct ath5k_softc *sc);
 225 static int ath5k_start(struct ieee80211_hw *hw);
 226 static void ath5k_stop(struct ieee80211_hw *hw);
 227 static int ath5k_add_interface(struct ieee80211_hw *hw,
 228                 struct ieee80211_if_init_conf *conf);
 229 static void ath5k_remove_interface(struct ieee80211_hw *hw,
 230                 struct ieee80211_if_init_conf *conf);
 231 static int ath5k_config(struct ieee80211_hw *hw, u32 changed);
 232 static void ath5k_configure_filter(struct ieee80211_hw *hw,
 233                 unsigned int changed_flags,
 234                 unsigned int *new_flags,
 235                 int mc_count, struct dev_mc_list *mclist);
 236 static int ath5k_set_key(struct ieee80211_hw *hw,
 237                 enum set_key_cmd cmd,
 238                 struct ieee80211_vif *vif, struct ieee80211_sta *sta,
 239                 struct ieee80211_key_conf *key);
 240 static int ath5k_get_stats(struct ieee80211_hw *hw,
 241                 struct ieee80211_low_level_stats *stats);
 242 static int ath5k_get_tx_stats(struct ieee80211_hw *hw,
 243                 struct ieee80211_tx_queue_stats *stats);
 244 static u64 ath5k_get_tsf(struct ieee80211_hw *hw);
 245 static void ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf);
 246 static void ath5k_reset_tsf(struct ieee80211_hw *hw);
 247 static int ath5k_beacon_update(struct ieee80211_hw *hw,
 248                 struct ieee80211_vif *vif);
 249 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
 250                 struct ieee80211_vif *vif,
 251                 struct ieee80211_bss_conf *bss_conf,
 252                 u32 changes);
 253 static void ath5k_sw_scan_start(struct ieee80211_hw *hw);
 254 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw);
 255
 256 static const struct ieee80211_ops ath5k_hw_ops = {
 257         .tx             = ath5k_tx,
 258         .start          = ath5k_start,
 259         .stop           = ath5k_stop,
 260         .add_interface  = ath5k_add_interface,
 261         .remove_interface = ath5k_remove_interface,
 262         .config         = ath5k_config,
 263         .configure_filter = ath5k_configure_filter,
 264         .set_key        = ath5k_set_key,
 265         .get_stats      = ath5k_get_stats,
 266         .conf_tx        = NULL,
 267         .get_tx_stats   = ath5k_get_tx_stats,
 268         .get_tsf        = ath5k_get_tsf,
 269         .set_tsf        = ath5k_set_tsf,
 270         .reset_tsf      = ath5k_reset_tsf,
 271         .bss_info_changed = ath5k_bss_info_changed,
 272         .sw_scan_start  = ath5k_sw_scan_start,
 273         .sw_scan_complete = ath5k_sw_scan_complete,
 274 };
 275
 276 /*
 277  * Prototypes - Internal functions
 278  */
 279 /* Attach detach */
 280 static int      ath5k_attach(struct pci_dev *pdev,
 281                         struct ieee80211_hw *hw);
 282 static void     ath5k_detach(struct pci_dev *pdev,
 283                         struct ieee80211_hw *hw);
 284 /* Channel/mode setup */
 285 static inline short ath5k_ieee2mhz(short chan);
 286 static unsigned int ath5k_copy_channels(struct ath5k_hw *ah,
 287                                 struct ieee80211_channel *channels,
 288                                 unsigned int mode,
 289                                 unsigned int max);
 290 static int      ath5k_setup_bands(struct ieee80211_hw *hw);
 291 static int      ath5k_chan_set(struct ath5k_softc *sc,
 292                                 struct ieee80211_channel *chan);
 293 static void     ath5k_setcurmode(struct ath5k_softc *sc,
 294                                 unsigned int mode);
 295 static void     ath5k_mode_setup(struct ath5k_softc *sc);
 296
 297 /* Descriptor setup */
 298 static int      ath5k_desc_alloc(struct ath5k_softc *sc,
 299                                 struct pci_dev *pdev);
 300 static void     ath5k_desc_free(struct ath5k_softc *sc,
 301                                 struct pci_dev *pdev);
 302 /* Buffers setup */
 303 static int      ath5k_rxbuf_setup(struct ath5k_softc *sc,
 304                                 struct ath5k_buf *bf);
 305 static int      ath5k_txbuf_setup(struct ath5k_softc *sc,
 306                                 struct ath5k_buf *bf,
 307                                 struct ath5k_txq *txq);
 308 static inline void ath5k_txbuf_free(struct ath5k_softc *sc,
 309                                 struct ath5k_buf *bf)
 310 {
 311         BUG_ON(!bf);
 312         if (!bf->skb)
 313                 return;
 314         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
 315                         PCI_DMA_TODEVICE);
 316         dev_kfree_skb_any(bf->skb);
 317         bf->skb = NULL;
 318 }
 319
 320 static inline void ath5k_rxbuf_free(struct ath5k_softc *sc,
 321                                 struct ath5k_buf *bf)
 322 {
 323         BUG_ON(!bf);
 324         if (!bf->skb)
 325                 return;
 326         pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
 327                         PCI_DMA_FROMDEVICE);
 328         dev_kfree_skb_any(bf->skb);
 329         bf->skb = NULL;
 330 }
 331
 332
 333 /* Queues setup */
 334 static struct   ath5k_txq *ath5k_txq_setup(struct ath5k_softc *sc,
 335                                 int qtype, int subtype);
 336 static int      ath5k_beaconq_setup(struct ath5k_hw *ah);
 337 static int      ath5k_beaconq_config(struct ath5k_softc *sc);
 338 static void     ath5k_txq_drainq(struct ath5k_softc *sc,
 339                                 struct ath5k_txq *txq);
 340 static void     ath5k_txq_cleanup(struct ath5k_softc *sc);
 341 static void     ath5k_txq_release(struct ath5k_softc *sc);
 342 /* Rx handling */
 343 static int      ath5k_rx_start(struct ath5k_softc *sc);
 344 static void     ath5k_rx_stop(struct ath5k_softc *sc);
 345 static unsigned int ath5k_rx_decrypted(struct ath5k_softc *sc,
 346                                         struct ath5k_desc *ds,
 347                                         struct sk_buff *skb,
 348                                         struct ath5k_rx_status *rs);
 349 static void     ath5k_tasklet_rx(unsigned long data);
 350 /* Tx handling */
 351 static void     ath5k_tx_processq(struct ath5k_softc *sc,
 352                                 struct ath5k_txq *txq);
 353 static void     ath5k_tasklet_tx(unsigned long data);
 354 /* Beacon handling */
 355 static int      ath5k_beacon_setup(struct ath5k_softc *sc,
 356                                         struct ath5k_buf *bf);
 357 static void     ath5k_beacon_send(struct ath5k_softc *sc);
 358 static void     ath5k_beacon_config(struct ath5k_softc *sc);
 359 static void     ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
 360 static void     ath5k_tasklet_beacon(unsigned long data);
 361
 362 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
 363 {
 364         u64 tsf = ath5k_hw_get_tsf64(ah);
 365
 366         if ((tsf & 0x7fff) < rstamp)
 367                 tsf -= 0x8000;
 368
 369         return (tsf & ~0x7fff) | rstamp;
 370 }
 371
 372 /* Interrupt handling */
 373 static int      ath5k_init(struct ath5k_softc *sc);
 374 static int      ath5k_stop_locked(struct ath5k_softc *sc);
 375 static int      ath5k_stop_hw(struct ath5k_softc *sc);
 376 static irqreturn_t ath5k_intr(int irq, void *dev_id);
 377 static void     ath5k_tasklet_reset(unsigned long data);
 378
 379 static void     ath5k_calibrate(unsigned long data);
 380
 381 /*
 382  * Module init/exit functions
 383  */
 384 static int __init
 385 init_ath5k_pci(void)
 386 {
 387         int ret;
 388
 389         ath5k_debug_init();
 390
 391         ret = pci_register_driver(&ath5k_pci_driver);
 392         if (ret) {
 393                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
 394                 return ret;
 395         }
 396
 397         return 0;
 398 }
 399
 400 static void __exit
 401 exit_ath5k_pci(void)
 402 {
 403         pci_unregister_driver(&ath5k_pci_driver);
 404
 405         ath5k_debug_finish();
 406 }
 407
 408 module_init(init_ath5k_pci);
 409 module_exit(exit_ath5k_pci);
 410
 411
 412 /********************\
 413 * PCI Initialization *
 414 \********************/
 415
 416 static const char *
 417 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
 418 {
 419         const char *name = "xxxxx";
 420         unsigned int i;
 421
 422         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
 423                 if (srev_names[i].sr_type != type)
 424                         continue;
 425
 426                 if ((val & 0xf0) == srev_names[i].sr_val)
 427                         name = srev_names[i].sr_name;
 428
 429                 if ((val & 0xff) == srev_names[i].sr_val) {
 430                         name = srev_names[i].sr_name;
 431                         break;
 432                 }
 433         }
 434
 435         return name;
 436 }
 437
 438 static int __devinit
 439 ath5k_pci_probe(struct pci_dev *pdev,
 440                 const struct pci_device_id *id)
 441 {
 442         void __iomem *mem;
 443         struct ath5k_softc *sc;
 444         struct ieee80211_hw *hw;
 445         int ret;
 446         u8 csz;
 447
 448         ret = pci_enable_device(pdev);
 449         if (ret) {
 450                 dev_err(&pdev->dev, "can't enable device\n");
 451                 goto err;
 452         }
 453
 454         /* XXX 32-bit addressing only */
 455         ret = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 456         if (ret) {
 457                 dev_err(&pdev->dev, "32-bit DMA not available\n");
 458                 goto err_dis;
 459         }
 460
 461         /*
 462          * Cache line size is used to size and align various
 463          * structures used to communicate with the hardware.
 464          */
 465         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
 466         if (csz == 0) {
 467                 /*
 468                  * Linux 2.4.18 (at least) writes the cache line size
 469                  * register as a 16-bit wide register which is wrong.
 470                  * We must have this setup properly for rx buffer
 471                  * DMA to work so force a reasonable value here if it
 472                  * comes up zero.
 473                  */
 474                 csz = L1_CACHE_BYTES / sizeof(u32);
 475                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
 476         }
 477         /*
 478          * The default setting of latency timer yields poor results,
 479          * set it to the value used by other systems.  It may be worth
 480          * tweaking this setting more.
 481          */
 482         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
 483
 484         /* Enable bus mastering */
 485         pci_set_master(pdev);
 486
 487         /*
 488          * Disable the RETRY_TIMEOUT register (0x41) to keep
 489          * PCI Tx retries from interfering with C3 CPU state.
 490          */
 491         pci_write_config_byte(pdev, 0x41, 0);
 492
 493         ret = pci_request_region(pdev, 0, "ath5k");
 494         if (ret) {
 495                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
 496                 goto err_dis;
 497         }
 498
 499         mem = pci_iomap(pdev, 0, 0);
 500         if (!mem) {
 501                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
 502                 ret = -EIO;
 503                 goto err_reg;
 504         }
 505
 506         /*
 507          * Allocate hw (mac80211 main struct)
 508          * and hw->priv (driver private data)
 509          */
 510         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
 511         if (hw == NULL) {
 512                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
 513                 ret = -ENOMEM;
 514                 goto err_map;
 515         }
 516
 517         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
 518
 519         /* Initialize driver private data */
 520         SET_IEEE80211_DEV(hw, &pdev->dev);
 521         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
 522                     IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
 523                     IEEE80211_HW_SIGNAL_DBM |
 524                     IEEE80211_HW_NOISE_DBM;
 525
 526         hw->wiphy->interface_modes =
 527                 BIT(NL80211_IFTYPE_AP) |
 528                 BIT(NL80211_IFTYPE_STATION) |
 529                 BIT(NL80211_IFTYPE_ADHOC) |
 530                 BIT(NL80211_IFTYPE_MESH_POINT);
 531
 532         hw->extra_tx_headroom = 2;
 533         hw->channel_change_time = 5000;
 534         sc = hw->priv;
 535         sc->hw = hw;
 536         sc->pdev = pdev;
 537
 538         ath5k_debug_init_device(sc);
 539
 540         /*
 541          * Mark the device as detached to avoid processing
 542          * interrupts until setup is complete.
 543          */
 544         __set_bit(ATH_STAT_INVALID, sc->status);
 545
 546         sc->iobase = mem; /* So we can unmap it on detach */
 547         sc->cachelsz = csz * sizeof(u32); /* convert to bytes */
 548         sc->opmode = NL80211_IFTYPE_STATION;
 549         sc->bintval = 1000;
 550         mutex_init(&sc->lock);
 551         spin_lock_init(&sc->rxbuflock);
 552         spin_lock_init(&sc->txbuflock);
 553         spin_lock_init(&sc->block);
 554
 555         /* Set private data */
 556         pci_set_drvdata(pdev, hw);
 557
 558         /* Setup interrupt handler */
 559         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
 560         if (ret) {
 561                 ATH5K_ERR(sc, "request_irq failed\n");
 562                 goto err_free;
 563         }
 564
 565         /* Initialize device */
 566         sc->ah = ath5k_hw_attach(sc, id->driver_data);
 567         if (IS_ERR(sc->ah)) {
 568                 ret = PTR_ERR(sc->ah);
 569                 goto err_irq;
 570         }
 571
 572         /* set up multi-rate retry capabilities */
 573         if (sc->ah->ah_version == AR5K_AR5212) {
 574                 hw->max_rates = 4;
 575                 hw->max_rate_tries = 11;
 576         }
 577
 578         /* Finish private driver data initialization */
 579         ret = ath5k_attach(pdev, hw);
 580         if (ret)
 581                 goto err_ah;
 582
 583         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
 584                         ath5k_chip_name(AR5K_VERSION_MAC, sc->ah->ah_mac_srev),
 585                                         sc->ah->ah_mac_srev,
 586                                         sc->ah->ah_phy_revision);
 587
 588         if (!sc->ah->ah_single_chip) {
 589                 /* Single chip radio (!RF5111) */
 590                 if (sc->ah->ah_radio_5ghz_revision &&
 591                         !sc->ah->ah_radio_2ghz_revision) {
 592                         /* No 5GHz support -> report 2GHz radio */
 593                         if (!test_bit(AR5K_MODE_11A,
 594                                 sc->ah->ah_capabilities.cap_mode)) {
 595                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 596                                         ath5k_chip_name(AR5K_VERSION_RAD,
 597                                                 sc->ah->ah_radio_5ghz_revision),
 598                                                 sc->ah->ah_radio_5ghz_revision);
 599                         /* No 2GHz support (5110 and some
 600                          * 5Ghz only cards) -> report 5Ghz radio */
 601                         } else if (!test_bit(AR5K_MODE_11B,
 602                                 sc->ah->ah_capabilities.cap_mode)) {
 603                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 604                                         ath5k_chip_name(AR5K_VERSION_RAD,
 605                                                 sc->ah->ah_radio_5ghz_revision),
 606                                                 sc->ah->ah_radio_5ghz_revision);
 607                         /* Multiband radio */
 608                         } else {
 609                                 ATH5K_INFO(sc, "RF%s multiband radio found"
 610                                         " (0x%x)\n",
 611                                         ath5k_chip_name(AR5K_VERSION_RAD,
 612                                                 sc->ah->ah_radio_5ghz_revision),
 613                                                 sc->ah->ah_radio_5ghz_revision);
 614                         }
 615                 }
 616                 /* Multi chip radio (RF5111 - RF2111) ->
 617                  * report both 2GHz/5GHz radios */
 618                 else if (sc->ah->ah_radio_5ghz_revision &&
 619                                 sc->ah->ah_radio_2ghz_revision){
 620                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 621                                 ath5k_chip_name(AR5K_VERSION_RAD,
 622                                         sc->ah->ah_radio_5ghz_revision),
 623                                         sc->ah->ah_radio_5ghz_revision);
 624                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 625                                 ath5k_chip_name(AR5K_VERSION_RAD,
 626                                         sc->ah->ah_radio_2ghz_revision),
 627                                         sc->ah->ah_radio_2ghz_revision);
 628                 }
 629         }
 630
 631
 632         /* ready to process interrupts */
 633         __clear_bit(ATH_STAT_INVALID, sc->status);
 634
 635         return 0;
 636 err_ah:
 637         ath5k_hw_detach(sc->ah);
 638 err_irq:
 639         free_irq(pdev->irq, sc);
 640 err_free:
 641         ieee80211_free_hw(hw);
 642 err_map:
 643         pci_iounmap(pdev, mem);
 644 err_reg:
 645         pci_release_region(pdev, 0);
 646 err_dis:
 647         pci_disable_device(pdev);
 648 err:
 649         return ret;
 650 }
 651
 652 static void __devexit
 653 ath5k_pci_remove(struct pci_dev *pdev)
 654 {
 655         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 656         struct ath5k_softc *sc = hw->priv;
 657
 658         ath5k_debug_finish_device(sc);
 659         ath5k_detach(pdev, hw);
 660         ath5k_hw_detach(sc->ah);
 661         free_irq(pdev->irq, sc);
 662         pci_iounmap(pdev, sc->iobase);
 663         pci_release_region(pdev, 0);
 664         pci_disable_device(pdev);
 665         ieee80211_free_hw(hw);
 666 }
 667
 668 #ifdef CONFIG_PM
 669 static int
 670 ath5k_pci_suspend(struct pci_dev *pdev, pm_message_t state)
 671 {
 672         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 673         struct ath5k_softc *sc = hw->priv;
 674
 675         ath5k_led_off(sc);
 676
 677         pci_save_state(pdev);
 678         pci_disable_device(pdev);
 679         pci_set_power_state(pdev, PCI_D3hot);
 680
 681         return 0;
 682 }
 683
 684 static int
 685 ath5k_pci_resume(struct pci_dev *pdev)
 686 {
 687         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 688         struct ath5k_softc *sc = hw->priv;
 689         int err;
 690
 691         pci_restore_state(pdev);
 692
 693         err = pci_enable_device(pdev);
 694         if (err)
 695                 return err;
 696
 697         /*
 698          * Suspend/Resume resets the PCI configuration space, so we have to
 699          * re-disable the RETRY_TIMEOUT register (0x41) to keep
 700          * PCI Tx retries from interfering with C3 CPU state
 701          */
 702         pci_write_config_byte(pdev, 0x41, 0);
 703
 704         ath5k_led_enable(sc);
 705         return 0;
 706 }
 707 #endif /* CONFIG_PM */
 708
 709
 710 /***********************\
 711 * Driver Initialization *
 712 \***********************/
 713
 714 static int ath5k_reg_notifier(struct wiphy *wiphy, struct regulatory_request *request)
 715 {
 716         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
 717         struct ath5k_softc *sc = hw->priv;
 718         struct ath_regulatory *reg = &sc->ah->ah_regulatory;
 719
 720         return ath_reg_notifier_apply(wiphy, request, reg);
 721 }
 722
 723 static int
 724 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 725 {
 726         struct ath5k_softc *sc = hw->priv;
 727         struct ath5k_hw *ah = sc->ah;
 728         u8 mac[ETH_ALEN] = {};
 729         int ret;
 730
 731         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
 732
 733         /*
 734          * Check if the MAC has multi-rate retry support.
 735          * We do this by trying to setup a fake extended
 736          * descriptor.  MAC's that don't have support will
 737          * return false w/o doing anything.  MAC's that do
 738          * support it will return true w/o doing anything.
 739          */
 740         ret = ah->ah_setup_mrr_tx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
 741         if (ret < 0)
 742                 goto err;
 743         if (ret > 0)
 744                 __set_bit(ATH_STAT_MRRETRY, sc->status);
 745
 746         /*
 747          * Collect the channel list.  The 802.11 layer
 748          * is resposible for filtering this list based
 749          * on settings like the phy mode and regulatory
 750          * domain restrictions.
 751          */
 752         ret = ath5k_setup_bands(hw);
 753         if (ret) {
 754                 ATH5K_ERR(sc, "can't get channels\n");
 755                 goto err;
 756         }
 757
 758         /* NB: setup here so ath5k_rate_update is happy */
 759         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
 760                 ath5k_setcurmode(sc, AR5K_MODE_11A);
 761         else
 762                 ath5k_setcurmode(sc, AR5K_MODE_11B);
 763
 764         /*
 765          * Allocate tx+rx descriptors and populate the lists.
 766          */
 767         ret = ath5k_desc_alloc(sc, pdev);
 768         if (ret) {
 769                 ATH5K_ERR(sc, "can't allocate descriptors\n");
 770                 goto err;
 771         }
 772
 773         /*
 774          * Allocate hardware transmit queues: one queue for
 775          * beacon frames and one data queue for each QoS
 776          * priority.  Note that hw functions handle reseting
 777          * these queues at the needed time.
 778          */
 779         ret = ath5k_beaconq_setup(ah);
 780         if (ret < 0) {
 781                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
 782                 goto err_desc;
 783         }
 784         sc->bhalq = ret;
 785         sc->cabq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_CAB, 0);
 786         if (IS_ERR(sc->cabq)) {
 787                 ATH5K_ERR(sc, "can't setup cab queue\n");
 788                 ret = PTR_ERR(sc->cabq);
 789                 goto err_bhal;
 790         }
 791
 792         sc->txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
 793         if (IS_ERR(sc->txq)) {
 794                 ATH5K_ERR(sc, "can't setup xmit queue\n");
 795                 ret = PTR_ERR(sc->txq);
 796                 goto err_queues;
 797         }
 798
 799         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
 800         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
 801         tasklet_init(&sc->restq, ath5k_tasklet_reset, (unsigned long)sc);
 802         tasklet_init(&sc->beacontq, ath5k_tasklet_beacon, (unsigned long)sc);
 803         setup_timer(&sc->calib_tim, ath5k_calibrate, (unsigned long)sc);
 804
 805         ret = ath5k_eeprom_read_mac(ah, mac);
 806         if (ret) {
 807                 ATH5K_ERR(sc, "unable to read address from EEPROM: 0x%04x\n",
 808                         sc->pdev->device);
 809                 goto err_queues;
 810         }
 811
 812         SET_IEEE80211_PERM_ADDR(hw, mac);
 813         /* All MAC address bits matter for ACKs */
 814         memset(sc->bssidmask, 0xff, ETH_ALEN);
 815         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
 816
 817         ah->ah_regulatory.current_rd =
 818                 ah->ah_capabilities.cap_eeprom.ee_regdomain;
 819         ret = ath_regd_init(&ah->ah_regulatory, hw->wiphy, ath5k_reg_notifier);
 820         if (ret) {
 821                 ATH5K_ERR(sc, "can't initialize regulatory system\n");
 822                 goto err_queues;
 823         }
 824
 825         ret = ieee80211_register_hw(hw);
 826         if (ret) {
 827                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
 828                 goto err_queues;
 829         }
 830
 831         if (!ath_is_world_regd(&sc->ah->ah_regulatory))
 832                 regulatory_hint(hw->wiphy, sc->ah->ah_regulatory.alpha2);
 833
 834         ath5k_init_leds(sc);
 835
 836         return 0;
 837 err_queues:
 838         ath5k_txq_release(sc);
 839 err_bhal:
 840         ath5k_hw_release_tx_queue(ah, sc->bhalq);
 841 err_desc:
 842         ath5k_desc_free(sc, pdev);
 843 err:
 844         return ret;
 845 }
 846
 847 static void
 848 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 849 {
 850         struct ath5k_softc *sc = hw->priv;
 851
 852         /*
 853          * NB: the order of these is important:
 854          * o call the 802.11 layer before detaching ath5k_hw to
 855          *   insure callbacks into the driver to delete global
 856          *   key cache entries can be handled
 857          * o reclaim the tx queue data structures after calling
 858          *   the 802.11 layer as we'll get called back to reclaim
 859          *   node state and potentially want to use them
 860          * o to cleanup the tx queues the hal is called, so detach
 861          *   it last
 862          * XXX: ??? detach ath5k_hw ???
 863          * Other than that, it's straightforward...
 864          */
 865         ieee80211_unregister_hw(hw);
 866         ath5k_desc_free(sc, pdev);
 867         ath5k_txq_release(sc);
 868         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
 869         ath5k_unregister_leds(sc);
 870
 871         /*
 872          * NB: can't reclaim these until after ieee80211_ifdetach
 873          * returns because we'll get called back to reclaim node
 874          * state and potentially want to use them.
 875          */
 876 }
 877
 878
 879
 880
 881 /********************\
 882 * Channel/mode setup *
 883 \********************/
 884
 885 /*
 886  * Convert IEEE channel number to MHz frequency.
 887  */
 888 static inline short
 889 ath5k_ieee2mhz(short chan)
 890 {
 891         if (chan <= 14 || chan >= 27)
 892                 return ieee80211chan2mhz(chan);
 893         else
 894                 return 2212 + chan * 20;
 895 }
 896
 897 /*
 898  * Returns true for the channel numbers used without all_channels modparam.
 899  */
 900 static bool ath5k_is_standard_channel(short chan)
 901 {
 902         return ((chan <= 14) ||
 903                 /* UNII 1,2 */
 904                 ((chan & 3) == 0 && chan >= 36 && chan <= 64) ||
 905                 /* midband */
 906                 ((chan & 3) == 0 && chan >= 100 && chan <= 140) ||
 907                 /* UNII-3 */
 908                 ((chan & 3) == 1 && chan >= 149 && chan <= 165));
 909 }
 910
 911 static unsigned int
 912 ath5k_copy_channels(struct ath5k_hw *ah,
 913                 struct ieee80211_channel *channels,
 914                 unsigned int mode,
 915                 unsigned int max)
 916 {
 917         unsigned int i, count, size, chfreq, freq, ch;
 918
 919         if (!test_bit(mode, ah->ah_modes))
 920                 return 0;
 921
 922         switch (mode) {
 923         case AR5K_MODE_11A:
 924         case AR5K_MODE_11A_TURBO:
 925                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
 926                 size = 220 ;
 927                 chfreq = CHANNEL_5GHZ;
 928                 break;
 929         case AR5K_MODE_11B:
 930         case AR5K_MODE_11G:
 931         case AR5K_MODE_11G_TURBO:
 932                 size = 26;
 933                 chfreq = CHANNEL_2GHZ;
 934                 break;
 935         default:
 936                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
 937                 return 0;
 938         }
 939
 940         for (i = 0, count = 0; i < size && max > 0; i++) {
 941                 ch = i + 1 ;
 942                 freq = ath5k_ieee2mhz(ch);
 943
 944                 /* Check if channel is supported by the chipset */
 945                 if (!ath5k_channel_ok(ah, freq, chfreq))
 946                         continue;
 947
 948                 if (!modparam_all_channels && !ath5k_is_standard_channel(ch))
 949                         continue;
 950
 951                 /* Write channel info and increment counter */
 952                 channels[count].center_freq = freq;
 953                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
 954                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
 955                 switch (mode) {
 956                 case AR5K_MODE_11A:
 957                 case AR5K_MODE_11G:
 958                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
 959                         break;
 960                 case AR5K_MODE_11A_TURBO:
 961                 case AR5K_MODE_11G_TURBO:
 962                         channels[count].hw_value = chfreq |
 963                                 CHANNEL_OFDM | CHANNEL_TURBO;
 964                         break;
 965                 case AR5K_MODE_11B:
 966                         channels[count].hw_value = CHANNEL_B;
 967                 }
 968
 969                 count++;
 970                 max--;
 971         }
 972
 973         return count;
 974 }
 975
 976 static void
 977 ath5k_setup_rate_idx(struct ath5k_softc *sc, struct ieee80211_supported_band *b)
 978 {
 979         u8 i;
 980
 981         for (i = 0; i < AR5K_MAX_RATES; i++)
 982                 sc->rate_idx[b->band][i] = -1;
 983
 984         for (i = 0; i < b->n_bitrates; i++) {
 985                 sc->rate_idx[b->band][b->bitrates[i].hw_value] = i;
 986                 if (b->bitrates[i].hw_value_short)
 987                         sc->rate_idx[b->band][b->bitrates[i].hw_value_short] = i;
 988         }
 989 }
 990
 991 static int
 992 ath5k_setup_bands(struct ieee80211_hw *hw)
 993 {
 994         struct ath5k_softc *sc = hw->priv;
 995         struct ath5k_hw *ah = sc->ah;
 996         struct ieee80211_supported_band *sband;
 997         int max_c, count_c = 0;
 998         int i;
 999
1000         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
1001         max_c = ARRAY_SIZE(sc->channels);
1002
1003         /* 2GHz band */
1004         sband = &sc->sbands[IEEE80211_BAND_2GHZ];
1005         sband->band = IEEE80211_BAND_2GHZ;
1006         sband->bitrates = &sc->rates[IEEE80211_BAND_2GHZ][0];
1007
1008         if (test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
1009                 /* G mode */
1010                 memcpy(sband->bitrates, &ath5k_rates[0],
1011                        sizeof(struct ieee80211_rate) * 12);
1012                 sband->n_bitrates = 12;
1013
1014                 sband->channels = sc->channels;
1015                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1016                                         AR5K_MODE_11G, max_c);
1017
1018                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1019                 count_c = sband->n_channels;
1020                 max_c -= count_c;
1021         } else if (test_bit(AR5K_MODE_11B, sc->ah->ah_capabilities.cap_mode)) {
1022                 /* B mode */
1023                 memcpy(sband->bitrates, &ath5k_rates[0],
1024                        sizeof(struct ieee80211_rate) * 4);
1025                 sband->n_bitrates = 4;
1026
1027                 /* 5211 only supports B rates and uses 4bit rate codes
1028                  * (e.g normally we have 0x1B for 1M, but on 5211 we have 0x0B)
1029                  * fix them up here:
1030                  */
1031                 if (ah->ah_version == AR5K_AR5211) {
1032                         for (i = 0; i < 4; i++) {
1033                                 sband->bitrates[i].hw_value =
1034                                         sband->bitrates[i].hw_value & 0xF;
1035                                 sband->bitrates[i].hw_value_short =
1036                                         sband->bitrates[i].hw_value_short & 0xF;
1037                         }
1038                 }
1039
1040                 sband->channels = sc->channels;
1041                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1042                                         AR5K_MODE_11B, max_c);
1043
1044                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1045                 count_c = sband->n_channels;
1046                 max_c -= count_c;
1047         }
1048         ath5k_setup_rate_idx(sc, sband);
1049
1050         /* 5GHz band, A mode */
1051         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
1052                 sband = &sc->sbands[IEEE80211_BAND_5GHZ];
1053                 sband->band = IEEE80211_BAND_5GHZ;
1054                 sband->bitrates = &sc->rates[IEEE80211_BAND_5GHZ][0];
1055
1056                 memcpy(sband->bitrates, &ath5k_rates[4],
1057                        sizeof(struct ieee80211_rate) * 8);
1058                 sband->n_bitrates = 8;
1059
1060                 sband->channels = &sc->channels[count_c];
1061                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1062                                         AR5K_MODE_11A, max_c);
1063
1064                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
1065         }
1066         ath5k_setup_rate_idx(sc, sband);
1067
1068         ath5k_debug_dump_bands(sc);
1069
1070         return 0;
1071 }
1072
1073 /*
1074  * Set/change channels. We always reset the chip.
1075  * To accomplish this we must first cleanup any pending DMA,
1076  * then restart stuff after a la  ath5k_init.
1077  *
1078  * Called with sc->lock.
1079  */
1080 static int
1081 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
1082 {
1083         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "(%u MHz) -> (%u MHz)\n",
1084                 sc->curchan->center_freq, chan->center_freq);
1085
1086         /*
1087          * To switch channels clear any pending DMA operations;
1088          * wait long enough for the RX fifo to drain, reset the
1089          * hardware at the new frequency, and then re-enable
1090          * the relevant bits of the h/w.
1091          */
1092         return ath5k_reset(sc, chan);
1093 }
1094
1095 static void
1096 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
1097 {
1098         sc->curmode = mode;
1099
1100         if (mode == AR5K_MODE_11A) {
1101                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
1102         } else {
1103                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
1104         }
1105 }
1106
1107 static void
1108 ath5k_mode_setup(struct ath5k_softc *sc)
1109 {
1110         struct ath5k_hw *ah = sc->ah;
1111         u32 rfilt;
1112
1113         ah->ah_op_mode = sc->opmode;
1114
1115         /* configure rx filter */
1116         rfilt = sc->filter_flags;
1117         ath5k_hw_set_rx_filter(ah, rfilt);
1118
1119         if (ath5k_hw_hasbssidmask(ah))
1120                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
1121
1122         /* configure operational mode */
1123         ath5k_hw_set_opmode(ah);
1124
1125         ath5k_hw_set_mcast_filter(ah, 0, 0);
1126         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
1127 }
1128
1129 static inline int
1130 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix)
1131 {
1132         int rix;
1133
1134         /* return base rate on errors */
1135         if (WARN(hw_rix < 0 || hw_rix >= AR5K_MAX_RATES,
1136                         "hw_rix out of bounds: %x\n", hw_rix))
1137                 return 0;
1138
1139         rix = sc->rate_idx[sc->curband->band][hw_rix];
1140         if (WARN(rix < 0, "invalid hw_rix: %x\n", hw_rix))
1141                 rix = 0;
1142
1143         return rix;
1144 }
1145
1146 /***************\
1147 * Buffers setup *
1148 \***************/
1149
1150 static
1151 struct sk_buff *ath5k_rx_skb_alloc(struct ath5k_softc *sc, dma_addr_t *skb_addr)
1152 {
1153         struct sk_buff *skb;
1154         unsigned int off;
1155
1156         /*
1157          * Allocate buffer with headroom_needed space for the
1158          * fake physical layer header at the start.
1159          */
1160         skb = dev_alloc_skb(sc->rxbufsize + sc->cachelsz - 1);
1161
1162         if (!skb) {
1163                 ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
1164                                 sc->rxbufsize + sc->cachelsz - 1);
1165                 return NULL;
1166         }
1167         /*
1168          * Cache-line-align.  This is important (for the
1169          * 5210 at least) as not doing so causes bogus data
1170          * in rx'd frames.
1171          */
1172         off = ((unsigned long)skb->data) % sc->cachelsz;
1173         if (off != 0)
1174                 skb_reserve(skb, sc->cachelsz - off);
1175
1176         *skb_addr = pci_map_single(sc->pdev,
1177                 skb->data, sc->rxbufsize, PCI_DMA_FROMDEVICE);
1178         if (unlikely(pci_dma_mapping_error(sc->pdev, *skb_addr))) {
1179                 ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
1180                 dev_kfree_skb(skb);
1181                 return NULL;
1182         }
1183         return skb;
1184 }
1185
1186 static int
1187 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1188 {
1189         struct ath5k_hw *ah = sc->ah;
1190         struct sk_buff *skb = bf->skb;
1191         struct ath5k_desc *ds;
1192
1193         if (!skb) {
1194                 skb = ath5k_rx_skb_alloc(sc, &bf->skbaddr);
1195                 if (!skb)
1196                         return -ENOMEM;
1197                 bf->skb = skb;
1198         }
1199
1200         /*
1201          * Setup descriptors.  For receive we always terminate
1202          * the descriptor list with a self-linked entry so we'll
1203          * not get overrun under high load (as can happen with a
1204          * 5212 when ANI processing enables PHY error frames).
1205          *
1206          * To insure the last descriptor is self-linked we create
1207          * each descriptor as self-linked and add it to the end.  As
1208          * each additional descriptor is added the previous self-linked
1209          * entry is ``fixed'' naturally.  This should be safe even
1210          * if DMA is happening.  When processing RX interrupts we
1211          * never remove/process the last, self-linked, entry on the
1212          * descriptor list.  This insures the hardware always has
1213          * someplace to write a new frame.
1214          */
1215         ds = bf->desc;
1216         ds->ds_link = bf->daddr;        /* link to self */
1217         ds->ds_data = bf->skbaddr;
1218         ah->ah_setup_rx_desc(ah, ds,
1219                 skb_tailroom(skb),      /* buffer size */
1220                 0);
1221
1222         if (sc->rxlink != NULL)
1223                 *sc->rxlink = bf->daddr;
1224         sc->rxlink = &ds->ds_link;
1225         return 0;
1226 }
1227
1228 static int
1229 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf,
1230                   struct ath5k_txq *txq)
1231 {
1232         struct ath5k_hw *ah = sc->ah;
1233         struct ath5k_desc *ds = bf->desc;
1234         struct sk_buff *skb = bf->skb;
1235         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1236         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
1237         struct ieee80211_rate *rate;
1238         unsigned int mrr_rate[3], mrr_tries[3];
1239         int i, ret;
1240         u16 hw_rate;
1241         u16 cts_rate = 0;
1242         u16 duration = 0;
1243         u8 rc_flags;
1244
1245         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
1246
1247         /* XXX endianness */
1248         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1249                         PCI_DMA_TODEVICE);
1250
1251         rate = ieee80211_get_tx_rate(sc->hw, info);
1252
1253         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
1254                 flags |= AR5K_TXDESC_NOACK;
1255
1256         rc_flags = info->control.rates[0].flags;
1257         hw_rate = (rc_flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE) ?
1258                 rate->hw_value_short : rate->hw_value;
1259
1260         pktlen = skb->len;
1261
1262         /* FIXME: If we are in g mode and rate is a CCK rate
1263          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
1264          * from tx power (value is in dB units already) */
1265         if (info->control.hw_key) {
1266                 keyidx = info->control.hw_key->hw_key_idx;
1267                 pktlen += info->control.hw_key->icv_len;
1268         }
1269         if (rc_flags & IEEE80211_TX_RC_USE_RTS_CTS) {
1270                 flags |= AR5K_TXDESC_RTSENA;
1271                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1272                 duration = le16_to_cpu(ieee80211_rts_duration(sc->hw,
1273                         sc->vif, pktlen, info));
1274         }
1275         if (rc_flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1276                 flags |= AR5K_TXDESC_CTSENA;
1277                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1278                 duration = le16_to_cpu(ieee80211_ctstoself_duration(sc->hw,
1279                         sc->vif, pktlen, info));
1280         }
1281         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
1282                 ieee80211_get_hdrlen_from_skb(skb), AR5K_PKT_TYPE_NORMAL,
1283                 (sc->power_level * 2),
1284                 hw_rate,
1285                 info->control.rates[0].count, keyidx, ah->ah_tx_ant, flags,
1286                 cts_rate, duration);
1287         if (ret)
1288                 goto err_unmap;
1289
1290         memset(mrr_rate, 0, sizeof(mrr_rate));
1291         memset(mrr_tries, 0, sizeof(mrr_tries));
1292         for (i = 0; i < 3; i++) {
1293                 rate = ieee80211_get_alt_retry_rate(sc->hw, info, i);
1294                 if (!rate)
1295                         break;
1296
1297                 mrr_rate[i] = rate->hw_value;
1298                 mrr_tries[i] = info->control.rates[i + 1].count;
1299         }
1300
1301         ah->ah_setup_mrr_tx_desc(ah, ds,
1302                 mrr_rate[0], mrr_tries[0],
1303                 mrr_rate[1], mrr_tries[1],
1304                 mrr_rate[2], mrr_tries[2]);
1305
1306         ds->ds_link = 0;
1307         ds->ds_data = bf->skbaddr;
1308
1309         spin_lock_bh(&txq->lock);
1310         list_add_tail(&bf->list, &txq->q);
1311         sc->tx_stats[txq->qnum].len++;
1312         if (txq->link == NULL) /* is this first packet? */
1313                 ath5k_hw_set_txdp(ah, txq->qnum, bf->daddr);
1314         else /* no, so only link it */
1315                 *txq->link = bf->daddr;
1316
1317         txq->link = &ds->ds_link;
1318         ath5k_hw_start_tx_dma(ah, txq->qnum);
1319         mmiowb();
1320         spin_unlock_bh(&txq->lock);
1321
1322         return 0;
1323 err_unmap:
1324         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1325         return ret;
1326 }
1327
1328 /*******************\
1329 * Descriptors setup *
1330 \*******************/
1331
1332 static int
1333 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
1334 {
1335         struct ath5k_desc *ds;
1336         struct ath5k_buf *bf;
1337         dma_addr_t da;
1338         unsigned int i;
1339         int ret;
1340
1341         /* allocate descriptors */
1342         sc->desc_len = sizeof(struct ath5k_desc) *
1343                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
1344         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
1345         if (sc->desc == NULL) {
1346                 ATH5K_ERR(sc, "can't allocate descriptors\n");
1347                 ret = -ENOMEM;
1348                 goto err;
1349         }
1350         ds = sc->desc;
1351         da = sc->desc_daddr;
1352         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
1353                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
1354
1355         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
1356                         sizeof(struct ath5k_buf), GFP_KERNEL);
1357         if (bf == NULL) {
1358                 ATH5K_ERR(sc, "can't allocate bufptr\n");
1359                 ret = -ENOMEM;
1360                 goto err_free;
1361         }
1362         sc->bufptr = bf;
1363
1364         INIT_LIST_HEAD(&sc->rxbuf);
1365         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
1366                 bf->desc = ds;
1367                 bf->daddr = da;
1368                 list_add_tail(&bf->list, &sc->rxbuf);
1369         }
1370
1371         INIT_LIST_HEAD(&sc->txbuf);
1372         sc->txbuf_len = ATH_TXBUF;
1373         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
1374                         da += sizeof(*ds)) {
1375                 bf->desc = ds;
1376                 bf->daddr = da;
1377                 list_add_tail(&bf->list, &sc->txbuf);
1378         }
1379
1380         /* beacon buffer */
1381         bf->desc = ds;
1382         bf->daddr = da;
1383         sc->bbuf = bf;
1384
1385         return 0;
1386 err_free:
1387         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1388 err:
1389         sc->desc = NULL;
1390         return ret;
1391 }
1392
1393 static void
1394 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
1395 {
1396         struct ath5k_buf *bf;
1397
1398         ath5k_txbuf_free(sc, sc->bbuf);
1399         list_for_each_entry(bf, &sc->txbuf, list)
1400                 ath5k_txbuf_free(sc, bf);
1401         list_for_each_entry(bf, &sc->rxbuf, list)
1402                 ath5k_rxbuf_free(sc, bf);
1403
1404         /* Free memory associated with all descriptors */
1405         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1406
1407         kfree(sc->bufptr);
1408         sc->bufptr = NULL;
1409 }
1410
1411
1412
1413
1414
1415 /**************\
1416 * Queues setup *
1417 \**************/
1418
1419 static struct ath5k_txq *
1420 ath5k_txq_setup(struct ath5k_softc *sc,
1421                 int qtype, int subtype)
1422 {
1423         struct ath5k_hw *ah = sc->ah;
1424         struct ath5k_txq *txq;
1425         struct ath5k_txq_info qi = {
1426                 .tqi_subtype = subtype,
1427                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1428                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1429                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT
1430         };
1431         int qnum;
1432
1433         /*
1434          * Enable interrupts only for EOL and DESC conditions.
1435          * We mark tx descriptors to receive a DESC interrupt
1436          * when a tx queue gets deep; otherwise waiting for the
1437          * EOL to reap descriptors.  Note that this is done to
1438          * reduce interrupt load and this only defers reaping
1439          * descriptors, never transmitting frames.  Aside from
1440          * reducing interrupts this also permits more concurrency.
1441          * The only potential downside is if the tx queue backs
1442          * up in which case the top half of the kernel may backup
1443          * due to a lack of tx descriptors.
1444          */
1445         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
1446                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
1447         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
1448         if (qnum < 0) {
1449                 /*
1450                  * NB: don't print a message, this happens
1451                  * normally on parts with too few tx queues
1452                  */
1453                 return ERR_PTR(qnum);
1454         }
1455         if (qnum >= ARRAY_SIZE(sc->txqs)) {
1456                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
1457                         qnum, ARRAY_SIZE(sc->txqs));
1458                 ath5k_hw_release_tx_queue(ah, qnum);
1459                 return ERR_PTR(-EINVAL);
1460         }
1461         txq = &sc->txqs[qnum];
1462         if (!txq->setup) {
1463                 txq->qnum = qnum;
1464                 txq->link = NULL;
1465                 INIT_LIST_HEAD(&txq->q);
1466                 spin_lock_init(&txq->lock);
1467                 txq->setup = true;
1468         }
1469         return &sc->txqs[qnum];
1470 }
1471
1472 static int
1473 ath5k_beaconq_setup(struct ath5k_hw *ah)
1474 {
1475         struct ath5k_txq_info qi = {
1476                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1477                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1478                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT,
1479                 /* NB: for dynamic turbo, don't enable any other interrupts */
1480                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1481         };
1482
1483         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1484 }
1485
1486 static int
1487 ath5k_beaconq_config(struct ath5k_softc *sc)
1488 {
1489         struct ath5k_hw *ah = sc->ah;
1490         struct ath5k_txq_info qi;
1491         int ret;
1492
1493         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1494         if (ret)
1495                 return ret;
1496         if (sc->opmode == NL80211_IFTYPE_AP ||
1497                 sc->opmode == NL80211_IFTYPE_MESH_POINT) {
1498                 /*
1499                  * Always burst out beacon and CAB traffic
1500                  * (aifs = cwmin = cwmax = 0)
1501                  */
1502                 qi.tqi_aifs = 0;
1503                 qi.tqi_cw_min = 0;
1504                 qi.tqi_cw_max = 0;
1505         } else if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1506                 /*
1507                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1508                  */
1509                 qi.tqi_aifs = 0;
1510                 qi.tqi_cw_min = 0;
1511                 qi.tqi_cw_max = 2 * ah->ah_cw_min;
1512         }
1513
1514         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1515                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1516                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1517
1518         ret = ath5k_hw_set_tx_queueprops(ah, sc->bhalq, &qi);
1519         if (ret) {
1520                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1521                         "hardware queue!\n", __func__);
1522                 return ret;
1523         }
1524
1525         return ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */;
1526 }
1527
1528 static void
1529 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1530 {
1531         struct ath5k_buf *bf, *bf0;
1532
1533         /*
1534          * NB: this assumes output has been stopped and
1535          *     we do not need to block ath5k_tx_tasklet
1536          */
1537         spin_lock_bh(&txq->lock);
1538         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1539                 ath5k_debug_printtxbuf(sc, bf);
1540
1541                 ath5k_txbuf_free(sc, bf);
1542
1543                 spin_lock_bh(&sc->txbuflock);
1544                 sc->tx_stats[txq->qnum].len--;
1545                 list_move_tail(&bf->list, &sc->txbuf);
1546                 sc->txbuf_len++;
1547                 spin_unlock_bh(&sc->txbuflock);
1548         }
1549         txq->link = NULL;
1550         spin_unlock_bh(&txq->lock);
1551 }
1552
1553 /*
1554  * Drain the transmit queues and reclaim resources.
1555  */
1556 static void
1557 ath5k_txq_cleanup(struct ath5k_softc *sc)
1558 {
1559         struct ath5k_hw *ah = sc->ah;
1560         unsigned int i;
1561
1562         /* XXX return value */
1563         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1564                 /* don't touch the hardware if marked invalid */
1565                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1566                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1567                         ath5k_hw_get_txdp(ah, sc->bhalq));
1568                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1569                         if (sc->txqs[i].setup) {
1570                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1571                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1572                                         "link %p\n",
1573                                         sc->txqs[i].qnum,
1574                                         ath5k_hw_get_txdp(ah,
1575                                                         sc->txqs[i].qnum),
1576                                         sc->txqs[i].link);
1577                         }
1578         }
1579         ieee80211_wake_queues(sc->hw); /* XXX move to callers */
1580
1581         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1582                 if (sc->txqs[i].setup)
1583                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1584 }
1585
1586 static void
1587 ath5k_txq_release(struct ath5k_softc *sc)
1588 {
1589         struct ath5k_txq *txq = sc->txqs;
1590         unsigned int i;
1591
1592         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1593                 if (txq->setup) {
1594                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1595                         txq->setup = false;
1596                 }
1597 }
1598
1599
1600
1601
1602 /*************\
1603 * RX Handling *
1604 \*************/
1605
1606 /*
1607  * Enable the receive h/w following a reset.
1608  */
1609 static int
1610 ath5k_rx_start(struct ath5k_softc *sc)
1611 {
1612         struct ath5k_hw *ah = sc->ah;
1613         struct ath5k_buf *bf;
1614         int ret;
1615
1616         sc->rxbufsize = roundup(IEEE80211_MAX_LEN, sc->cachelsz);
1617
1618         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rxbufsize %u\n",
1619                 sc->cachelsz, sc->rxbufsize);
1620
1621         spin_lock_bh(&sc->rxbuflock);
1622         sc->rxlink = NULL;
1623         list_for_each_entry(bf, &sc->rxbuf, list) {
1624                 ret = ath5k_rxbuf_setup(sc, bf);
1625                 if (ret != 0) {
1626                         spin_unlock_bh(&sc->rxbuflock);
1627                         goto err;
1628                 }
1629         }
1630         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1631         ath5k_hw_set_rxdp(ah, bf->daddr);
1632         spin_unlock_bh(&sc->rxbuflock);
1633
1634         ath5k_hw_start_rx_dma(ah);      /* enable recv descriptors */
1635         ath5k_mode_setup(sc);           /* set filters, etc. */
1636         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1637
1638         return 0;
1639 err:
1640         return ret;
1641 }
1642
1643 /*
1644  * Disable the receive h/w in preparation for a reset.
1645  */
1646 static void
1647 ath5k_rx_stop(struct ath5k_softc *sc)
1648 {
1649         struct ath5k_hw *ah = sc->ah;
1650
1651         ath5k_hw_stop_rx_pcu(ah);       /* disable PCU */
1652         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1653         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1654
1655         ath5k_debug_printrxbuffs(sc, ah);
1656
1657         sc->rxlink = NULL;              /* just in case */
1658 }
1659
1660 static unsigned int
1661 ath5k_rx_decrypted(struct ath5k_softc *sc, struct ath5k_desc *ds,
1662                 struct sk_buff *skb, struct ath5k_rx_status *rs)
1663 {
1664         struct ieee80211_hdr *hdr = (void *)skb->data;
1665         unsigned int keyix, hlen;
1666
1667         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1668                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1669                 return RX_FLAG_DECRYPTED;
1670
1671         /* Apparently when a default key is used to decrypt the packet
1672            the hw does not set the index used to decrypt.  In such cases
1673            get the index from the packet. */
1674         hlen = ieee80211_hdrlen(hdr->frame_control);
1675         if (ieee80211_has_protected(hdr->frame_control) &&
1676             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1677             skb->len >= hlen + 4) {
1678                 keyix = skb->data[hlen + 3] >> 6;
1679
1680                 if (test_bit(keyix, sc->keymap))
1681                         return RX_FLAG_DECRYPTED;
1682         }
1683
1684         return 0;
1685 }
1686
1687
1688 static void
1689 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1690                      struct ieee80211_rx_status *rxs)
1691 {
1692         u64 tsf, bc_tstamp;
1693         u32 hw_tu;
1694         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1695
1696         if (ieee80211_is_beacon(mgmt->frame_control) &&
1697             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1698             memcmp(mgmt->bssid, sc->ah->ah_bssid, ETH_ALEN) == 0) {
1699                 /*
1700                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1701                  * have updated the local TSF. We have to work around various
1702                  * hardware bugs, though...
1703                  */
1704                 tsf = ath5k_hw_get_tsf64(sc->ah);
1705                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1706                 hw_tu = TSF_TO_TU(tsf);
1707
1708                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1709                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1710                         (unsigned long long)bc_tstamp,
1711                         (unsigned long long)rxs->mactime,
1712                         (unsigned long long)(rxs->mactime - bc_tstamp),
1713                         (unsigned long long)tsf);
1714
1715                 /*
1716                  * Sometimes the HW will give us a wrong tstamp in the rx
1717                  * status, causing the timestamp extension to go wrong.
1718                  * (This seems to happen especially with beacon frames bigger
1719                  * than 78 byte (incl. FCS))
1720                  * But we know that the receive timestamp must be later than the
1721                  * timestamp of the beacon since HW must have synced to that.
1722                  *
1723                  * NOTE: here we assume mactime to be after the frame was
1724                  * received, not like mac80211 which defines it at the start.
1725                  */
1726                 if (bc_tstamp > rxs->mactime) {
1727                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1728                                 "fixing mactime from %llx to %llx\n",
1729                                 (unsigned long long)rxs->mactime,
1730                                 (unsigned long long)tsf);
1731                         rxs->mactime = tsf;
1732                 }
1733
1734                 /*
1735                  * Local TSF might have moved higher than our beacon timers,
1736                  * in that case we have to update them to continue sending
1737                  * beacons. This also takes care of synchronizing beacon sending
1738                  * times with other stations.
1739                  */
1740                 if (hw_tu >= sc->nexttbtt)
1741                         ath5k_beacon_update_timers(sc, bc_tstamp);
1742         }
1743 }
1744
1745 static void
1746 ath5k_tasklet_rx(unsigned long data)
1747 {
1748         struct ieee80211_rx_status rxs = {};
1749         struct ath5k_rx_status rs = {};
1750         struct sk_buff *skb, *next_skb;
1751         dma_addr_t next_skb_addr;
1752         struct ath5k_softc *sc = (void *)data;
1753         struct ath5k_buf *bf;
1754         struct ath5k_desc *ds;
1755         int ret;
1756         int hdrlen;
1757         int padsize;
1758
1759         spin_lock(&sc->rxbuflock);
1760         if (list_empty(&sc->rxbuf)) {
1761                 ATH5K_WARN(sc, "empty rx buf pool\n");
1762                 goto unlock;
1763         }
1764         do {
1765                 rxs.flag = 0;
1766
1767                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1768                 BUG_ON(bf->skb == NULL);
1769                 skb = bf->skb;
1770                 ds = bf->desc;
1771
1772                 /* bail if HW is still using self-linked descriptor */
1773                 if (ath5k_hw_get_rxdp(sc->ah) == bf->daddr)
1774                         break;
1775
1776                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1777                 if (unlikely(ret == -EINPROGRESS))
1778                         break;
1779                 else if (unlikely(ret)) {
1780                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1781                         spin_unlock(&sc->rxbuflock);
1782                         return;
1783                 }
1784
1785                 if (unlikely(rs.rs_more)) {
1786                         ATH5K_WARN(sc, "unsupported jumbo\n");
1787                         goto next;
1788                 }
1789
1790                 if (unlikely(rs.rs_status)) {
1791                         if (rs.rs_status & AR5K_RXERR_PHY)
1792                                 goto next;
1793                         if (rs.rs_status & AR5K_RXERR_DECRYPT) {
1794                                 /*
1795                                  * Decrypt error.  If the error occurred
1796                                  * because there was no hardware key, then
1797                                  * let the frame through so the upper layers
1798                                  * can process it.  This is necessary for 5210
1799                                  * parts which have no way to setup a ``clear''
1800                                  * key cache entry.
1801                                  *
1802                                  * XXX do key cache faulting
1803                                  */
1804                                 if (rs.rs_keyix == AR5K_RXKEYIX_INVALID &&
1805                                     !(rs.rs_status & AR5K_RXERR_CRC))
1806                                         goto accept;
1807                         }
1808                         if (rs.rs_status & AR5K_RXERR_MIC) {
1809                                 rxs.flag |= RX_FLAG_MMIC_ERROR;
1810                                 goto accept;
1811                         }
1812
1813                         /* let crypto-error packets fall through in MNTR */
1814                         if ((rs.rs_status &
1815                                 ~(AR5K_RXERR_DECRYPT|AR5K_RXERR_MIC)) ||
1816                                         sc->opmode != NL80211_IFTYPE_MONITOR)
1817                                 goto next;
1818                 }
1819 accept:
1820                 next_skb = ath5k_rx_skb_alloc(sc, &next_skb_addr);
1821
1822                 /*
1823                  * If we can't replace bf->skb with a new skb under memory
1824                  * pressure, just skip this packet
1825                  */
1826                 if (!next_skb)
1827                         goto next;
1828
1829                 pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
1830                                 PCI_DMA_FROMDEVICE);
1831                 skb_put(skb, rs.rs_datalen);
1832
1833                 /* The MAC header is padded to have 32-bit boundary if the
1834                  * packet payload is non-zero. The general calculation for
1835                  * padsize would take into account odd header lengths:
1836                  * padsize = (4 - hdrlen % 4) % 4; However, since only
1837                  * even-length headers are used, padding can only be 0 or 2
1838                  * bytes and we can optimize this a bit. In addition, we must
1839                  * not try to remove padding from short control frames that do
1840                  * not have payload. */
1841                 hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1842                 padsize = ath5k_pad_size(hdrlen);
1843                 if (padsize) {
1844                         memmove(skb->data + padsize, skb->data, hdrlen);
1845                         skb_pull(skb, padsize);
1846                 }
1847
1848                 /*
1849                  * always extend the mac timestamp, since this information is
1850                  * also needed for proper IBSS merging.
1851                  *
1852                  * XXX: it might be too late to do it here, since rs_tstamp is
1853                  * 15bit only. that means TSF extension has to be done within
1854                  * 32768usec (about 32ms). it might be necessary to move this to
1855                  * the interrupt handler, like it is done in madwifi.
1856                  *
1857                  * Unfortunately we don't know when the hardware takes the rx
1858                  * timestamp (beginning of phy frame, data frame, end of rx?).
1859                  * The only thing we know is that it is hardware specific...
1860                  * On AR5213 it seems the rx timestamp is at the end of the
1861                  * frame, but i'm not sure.
1862                  *
1863                  * NOTE: mac80211 defines mactime at the beginning of the first
1864                  * data symbol. Since we don't have any time references it's
1865                  * impossible to comply to that. This affects IBSS merge only
1866                  * right now, so it's not too bad...
1867                  */
1868                 rxs.mactime = ath5k_extend_tsf(sc->ah, rs.rs_tstamp);
1869                 rxs.flag |= RX_FLAG_TSFT;
1870
1871                 rxs.freq = sc->curchan->center_freq;
1872                 rxs.band = sc->curband->band;
1873
1874                 rxs.noise = sc->ah->ah_noise_floor;
1875                 rxs.signal = rxs.noise + rs.rs_rssi;
1876
1877                 /* An rssi of 35 indicates you should be able use
1878                  * 54 Mbps reliably. A more elaborate scheme can be used
1879                  * here but it requires a map of SNR/throughput for each
1880                  * possible mode used */
1881                 rxs.qual = rs.rs_rssi * 100 / 35;
1882
1883                 /* rssi can be more than 35 though, anything above that
1884                  * should be considered at 100% */
1885                 if (rxs.qual > 100)
1886                         rxs.qual = 100;
1887
1888                 rxs.antenna = rs.rs_antenna;
1889                 rxs.rate_idx = ath5k_hw_to_driver_rix(sc, rs.rs_rate);
1890                 rxs.flag |= ath5k_rx_decrypted(sc, ds, skb, &rs);
1891
1892                 if (rxs.rate_idx >= 0 && rs.rs_rate ==
1893                     sc->curband->bitrates[rxs.rate_idx].hw_value_short)
1894                         rxs.flag |= RX_FLAG_SHORTPRE;
1895
1896                 ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
1897
1898                 /* check beacons in IBSS mode */
1899                 if (sc->opmode == NL80211_IFTYPE_ADHOC)
1900                         ath5k_check_ibss_tsf(sc, skb, &rxs);
1901
1902                 memcpy(IEEE80211_SKB_RXCB(skb), &rxs, sizeof(rxs));
1903                 ieee80211_rx(sc->hw, skb);
1904
1905                 bf->skb = next_skb;
1906                 bf->skbaddr = next_skb_addr;
1907 next:
1908                 list_move_tail(&bf->list, &sc->rxbuf);
1909         } while (ath5k_rxbuf_setup(sc, bf) == 0);
1910 unlock:
1911         spin_unlock(&sc->rxbuflock);
1912 }
1913
1914
1915
1916
1917 /*************\
1918 * TX Handling *
1919 \*************/
1920
1921 static void
1922 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1923 {
1924         struct ath5k_tx_status ts = {};
1925         struct ath5k_buf *bf, *bf0;
1926         struct ath5k_desc *ds;
1927         struct sk_buff *skb;
1928         struct ieee80211_tx_info *info;
1929         int i, ret;
1930
1931         spin_lock(&txq->lock);
1932         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1933                 ds = bf->desc;
1934
1935                 ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
1936                 if (unlikely(ret == -EINPROGRESS))
1937                         break;
1938                 else if (unlikely(ret)) {
1939                         ATH5K_ERR(sc, "error %d while processing queue %u\n",
1940                                 ret, txq->qnum);
1941                         break;
1942                 }
1943
1944                 skb = bf->skb;
1945                 info = IEEE80211_SKB_CB(skb);
1946                 bf->skb = NULL;
1947
1948                 pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
1949                                 PCI_DMA_TODEVICE);
1950
1951                 ieee80211_tx_info_clear_status(info);
1952                 for (i = 0; i < 4; i++) {
1953                         struct ieee80211_tx_rate *r =
1954                                 &info->status.rates[i];
1955
1956                         if (ts.ts_rate[i]) {
1957                                 r->idx = ath5k_hw_to_driver_rix(sc, ts.ts_rate[i]);
1958                                 r->count = ts.ts_retry[i];
1959                         } else {
1960                                 r->idx = -1;
1961                                 r->count = 0;
1962                         }
1963                 }
1964
1965                 /* count the successful attempt as well */
1966                 info->status.rates[ts.ts_final_idx].count++;
1967
1968                 if (unlikely(ts.ts_status)) {
1969                         sc->ll_stats.dot11ACKFailureCount++;
1970                         if (ts.ts_status & AR5K_TXERR_FILT)
1971                                 info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
1972                 } else {
1973                         info->flags |= IEEE80211_TX_STAT_ACK;
1974                         info->status.ack_signal = ts.ts_rssi;
1975                 }
1976
1977                 ieee80211_tx_status(sc->hw, skb);
1978                 sc->tx_stats[txq->qnum].count++;
1979
1980                 spin_lock(&sc->txbuflock);
1981                 sc->tx_stats[txq->qnum].len--;
1982                 list_move_tail(&bf->list, &sc->txbuf);
1983                 sc->txbuf_len++;
1984                 spin_unlock(&sc->txbuflock);
1985         }
1986         if (likely(list_empty(&txq->q)))
1987                 txq->link = NULL;
1988         spin_unlock(&txq->lock);
1989         if (sc->txbuf_len > ATH_TXBUF / 5)
1990                 ieee80211_wake_queues(sc->hw);
1991 }
1992
1993 static void
1994 ath5k_tasklet_tx(unsigned long data)
1995 {
1996         int i;
1997         struct ath5k_softc *sc = (void *)data;
1998
1999         for (i=0; i < AR5K_NUM_TX_QUEUES; i++)
2000                 if (sc->txqs[i].setup && (sc->ah->ah_txq_isr & BIT(i)))
2001                         ath5k_tx_processq(sc, &sc->txqs[i]);
2002 }
2003
2004
2005 /*****************\
2006 * Beacon handling *
2007 \*****************/
2008
2009 /*
2010  * Setup the beacon frame for transmit.
2011  */
2012 static int
2013 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
2014 {
2015         struct sk_buff *skb = bf->skb;
2016         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2017         struct ath5k_hw *ah = sc->ah;
2018         struct ath5k_desc *ds;
2019         int ret = 0;
2020         u8 antenna;
2021         u32 flags;
2022
2023         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
2024                         PCI_DMA_TODEVICE);
2025         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
2026                         "skbaddr %llx\n", skb, skb->data, skb->len,
2027                         (unsigned long long)bf->skbaddr);
2028         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
2029                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
2030                 return -EIO;
2031         }
2032
2033         ds = bf->desc;
2034         antenna = ah->ah_tx_ant;
2035
2036         flags = AR5K_TXDESC_NOACK;
2037         if (sc->opmode == NL80211_IFTYPE_ADHOC && ath5k_hw_hasveol(ah)) {
2038                 ds->ds_link = bf->daddr;        /* self-linked */
2039                 flags |= AR5K_TXDESC_VEOL;
2040         } else
2041                 ds->ds_link = 0;
2042
2043         /*
2044          * If we use multiple antennas on AP and use
2045          * the Sectored AP scenario, switch antenna every
2046          * 4 beacons to make sure everybody hears our AP.
2047          * When a client tries to associate, hw will keep
2048          * track of the tx antenna to be used for this client
2049          * automaticaly, based on ACKed packets.
2050          *
2051          * Note: AP still listens and transmits RTS on the
2052          * default antenna which is supposed to be an omni.
2053          *
2054          * Note2: On sectored scenarios it's possible to have
2055          * multiple antennas (1omni -the default- and 14 sectors)
2056          * so if we choose to actually support this mode we need
2057          * to allow user to set how many antennas we have and tweak
2058          * the code below to send beacons on all of them.
2059          */
2060         if (ah->ah_ant_mode == AR5K_ANTMODE_SECTOR_AP)
2061                 antenna = sc->bsent & 4 ? 2 : 1;
2062
2063
2064         /* FIXME: If we are in g mode and rate is a CCK rate
2065          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
2066          * from tx power (value is in dB units already) */
2067         ds->ds_data = bf->skbaddr;
2068         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
2069                         ieee80211_get_hdrlen_from_skb(skb),
2070                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
2071                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
2072                         1, AR5K_TXKEYIX_INVALID,
2073                         antenna, flags, 0, 0);
2074         if (ret)
2075                 goto err_unmap;
2076
2077         return 0;
2078 err_unmap:
2079         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
2080         return ret;
2081 }
2082
2083 /*
2084  * Transmit a beacon frame at SWBA.  Dynamic updates to the
2085  * frame contents are done as needed and the slot time is
2086  * also adjusted based on current state.
2087  *
2088  * This is called from software irq context (beacontq or restq
2089  * tasklets) or user context from ath5k_beacon_config.
2090  */
2091 static void
2092 ath5k_beacon_send(struct ath5k_softc *sc)
2093 {
2094         struct ath5k_buf *bf = sc->bbuf;
2095         struct ath5k_hw *ah = sc->ah;
2096         struct sk_buff *skb;
2097
2098         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
2099
2100         if (unlikely(bf->skb == NULL || sc->opmode == NL80211_IFTYPE_STATION ||
2101                         sc->opmode == NL80211_IFTYPE_MONITOR)) {
2102                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
2103                 return;
2104         }
2105         /*
2106          * Check if the previous beacon has gone out.  If
2107          * not don't don't try to post another, skip this
2108          * period and wait for the next.  Missed beacons
2109          * indicate a problem and should not occur.  If we
2110          * miss too many consecutive beacons reset the device.
2111          */
2112         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
2113                 sc->bmisscount++;
2114                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2115                         "missed %u consecutive beacons\n", sc->bmisscount);
2116                 if (sc->bmisscount > 10) {      /* NB: 10 is a guess */
2117                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2118                                 "stuck beacon time (%u missed)\n",
2119                                 sc->bmisscount);
2120                         tasklet_schedule(&sc->restq);
2121                 }
2122                 return;
2123         }
2124         if (unlikely(sc->bmisscount != 0)) {
2125                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2126                         "resume beacon xmit after %u misses\n",
2127                         sc->bmisscount);
2128                 sc->bmisscount = 0;
2129         }
2130
2131         /*
2132          * Stop any current dma and put the new frame on the queue.
2133          * This should never fail since we check above that no frames
2134          * are still pending on the queue.
2135          */
2136         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
2137                 ATH5K_WARN(sc, "beacon queue %u didn't start/stop ?\n", sc->bhalq);
2138                 /* NB: hw still stops DMA, so proceed */
2139         }
2140
2141         /* refresh the beacon for AP mode */
2142         if (sc->opmode == NL80211_IFTYPE_AP)
2143                 ath5k_beacon_update(sc->hw, sc->vif);
2144
2145         ath5k_hw_set_txdp(ah, sc->bhalq, bf->daddr);
2146         ath5k_hw_start_tx_dma(ah, sc->bhalq);
2147         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
2148                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
2149
2150         skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2151         while (skb) {
2152                 ath5k_tx_queue(sc->hw, skb, sc->cabq);
2153                 skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2154         }
2155
2156         sc->bsent++;
2157 }
2158
2159
2160 /**
2161  * ath5k_beacon_update_timers - update beacon timers
2162  *
2163  * @sc: struct ath5k_softc pointer we are operating on
2164  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
2165  *          beacon timer update based on the current HW TSF.
2166  *
2167  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
2168  * of a received beacon or the current local hardware TSF and write it to the
2169  * beacon timer registers.
2170  *
2171  * This is called in a variety of situations, e.g. when a beacon is received,
2172  * when a TSF update has been detected, but also when an new IBSS is created or
2173  * when we otherwise know we have to update the timers, but we keep it in this
2174  * function to have it all together in one place.
2175  */
2176 static void
2177 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
2178 {
2179         struct ath5k_hw *ah = sc->ah;
2180         u32 nexttbtt, intval, hw_tu, bc_tu;
2181         u64 hw_tsf;
2182
2183         intval = sc->bintval & AR5K_BEACON_PERIOD;
2184         if (WARN_ON(!intval))
2185                 return;
2186
2187         /* beacon TSF converted to TU */
2188         bc_tu = TSF_TO_TU(bc_tsf);
2189
2190         /* current TSF converted to TU */
2191         hw_tsf = ath5k_hw_get_tsf64(ah);
2192         hw_tu = TSF_TO_TU(hw_tsf);
2193
2194 #define FUDGE 3
2195         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
2196         if (bc_tsf == -1) {
2197                 /*
2198                  * no beacons received, called internally.
2199                  * just need to refresh timers based on HW TSF.
2200                  */
2201                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2202         } else if (bc_tsf == 0) {
2203                 /*
2204                  * no beacon received, probably called by ath5k_reset_tsf().
2205                  * reset TSF to start with 0.
2206                  */
2207                 nexttbtt = intval;
2208                 intval |= AR5K_BEACON_RESET_TSF;
2209         } else if (bc_tsf > hw_tsf) {
2210                 /*
2211                  * beacon received, SW merge happend but HW TSF not yet updated.
2212                  * not possible to reconfigure timers yet, but next time we
2213                  * receive a beacon with the same BSSID, the hardware will
2214                  * automatically update the TSF and then we need to reconfigure
2215                  * the timers.
2216                  */
2217                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2218                         "need to wait for HW TSF sync\n");
2219                 return;
2220         } else {
2221                 /*
2222                  * most important case for beacon synchronization between STA.
2223                  *
2224                  * beacon received and HW TSF has been already updated by HW.
2225                  * update next TBTT based on the TSF of the beacon, but make
2226                  * sure it is ahead of our local TSF timer.
2227                  */
2228                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2229         }
2230 #undef FUDGE
2231
2232         sc->nexttbtt = nexttbtt;
2233
2234         intval |= AR5K_BEACON_ENA;
2235         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2236
2237         /*
2238          * debugging output last in order to preserve the time critical aspect
2239          * of this function
2240          */
2241         if (bc_tsf == -1)
2242                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2243                         "reconfigured timers based on HW TSF\n");
2244         else if (bc_tsf == 0)
2245                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2246                         "reset HW TSF and timers\n");
2247         else
2248                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2249                         "updated timers based on beacon TSF\n");
2250
2251         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2252                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2253                           (unsigned long long) bc_tsf,
2254                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2255         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2256                 intval & AR5K_BEACON_PERIOD,
2257                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2258                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2259 }
2260
2261
2262 /**
2263  * ath5k_beacon_config - Configure the beacon queues and interrupts
2264  *
2265  * @sc: struct ath5k_softc pointer we are operating on
2266  *
2267  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2268  * interrupts to detect TSF updates only.
2269  */
2270 static void
2271 ath5k_beacon_config(struct ath5k_softc *sc)
2272 {
2273         struct ath5k_hw *ah = sc->ah;
2274         unsigned long flags;
2275
2276         spin_lock_irqsave(&sc->block, flags);
2277         sc->bmisscount = 0;
2278         sc->imask &= ~(AR5K_INT_BMISS | AR5K_INT_SWBA);
2279
2280         if (sc->enable_beacon) {
2281                 /*
2282                  * In IBSS mode we use a self-linked tx descriptor and let the
2283                  * hardware send the beacons automatically. We have to load it
2284                  * only once here.
2285                  * We use the SWBA interrupt only to keep track of the beacon
2286                  * timers in order to detect automatic TSF updates.
2287                  */
2288                 ath5k_beaconq_config(sc);
2289
2290                 sc->imask |= AR5K_INT_SWBA;
2291
2292                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2293                         if (ath5k_hw_hasveol(ah))
2294                                 ath5k_beacon_send(sc);
2295                 } else
2296                         ath5k_beacon_update_timers(sc, -1);
2297         } else {
2298                 ath5k_hw_stop_tx_dma(sc->ah, sc->bhalq);
2299         }
2300
2301         ath5k_hw_set_imr(ah, sc->imask);
2302         mmiowb();
2303         spin_unlock_irqrestore(&sc->block, flags);
2304 }
2305
2306 static void ath5k_tasklet_beacon(unsigned long data)
2307 {
2308         struct ath5k_softc *sc = (struct ath5k_softc *) data;
2309
2310         /*
2311          * Software beacon alert--time to send a beacon.
2312          *
2313          * In IBSS mode we use this interrupt just to
2314          * keep track of the next TBTT (target beacon
2315          * transmission time) in order to detect wether
2316          * automatic TSF updates happened.
2317          */
2318         if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2319                 /* XXX: only if VEOL suppported */
2320                 u64 tsf = ath5k_hw_get_tsf64(sc->ah);
2321                 sc->nexttbtt += sc->bintval;
2322                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2323                                 "SWBA nexttbtt: %x hw_tu: %x "
2324                                 "TSF: %llx\n",
2325                                 sc->nexttbtt,
2326                                 TSF_TO_TU(tsf),
2327                                 (unsigned long long) tsf);
2328         } else {
2329                 spin_lock(&sc->block);
2330                 ath5k_beacon_send(sc);
2331                 spin_unlock(&sc->block);
2332         }
2333 }
2334
2335
2336 /********************\
2337 * Interrupt handling *
2338 \********************/
2339
2340 static int
2341 ath5k_init(struct ath5k_softc *sc)
2342 {
2343         struct ath5k_hw *ah = sc->ah;
2344         int ret, i;
2345
2346         mutex_lock(&sc->lock);
2347
2348         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2349
2350         /*
2351          * Stop anything previously setup.  This is safe
2352          * no matter this is the first time through or not.
2353          */
2354         ath5k_stop_locked(sc);
2355
2356         /*
2357          * The basic interface to setting the hardware in a good
2358          * state is ``reset''.  On return the hardware is known to
2359          * be powered up and with interrupts disabled.  This must
2360          * be followed by initialization of the appropriate bits
2361          * and then setup of the interrupt mask.
2362          */
2363         sc->curchan = sc->hw->conf.channel;
2364         sc->curband = &sc->sbands[sc->curchan->band];
2365         sc->imask = AR5K_INT_RXOK | AR5K_INT_RXERR | AR5K_INT_RXEOL |
2366                 AR5K_INT_RXORN | AR5K_INT_TXDESC | AR5K_INT_TXEOL |
2367                 AR5K_INT_FATAL | AR5K_INT_GLOBAL;
2368         ret = ath5k_reset(sc, NULL);
2369         if (ret)
2370                 goto done;
2371
2372         ath5k_rfkill_hw_start(ah);
2373
2374         /*
2375          * Reset the key cache since some parts do not reset the
2376          * contents on initial power up or resume from suspend.
2377          */
2378         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
2379                 ath5k_hw_reset_key(ah, i);
2380
2381         /* Set ack to be sent at low bit-rates */
2382         ath5k_hw_set_ack_bitrate_high(ah, false);
2383
2384         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2385                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2386
2387         ret = 0;
2388 done:
2389         mmiowb();
2390         mutex_unlock(&sc->lock);
2391         return ret;
2392 }
2393
2394 static int
2395 ath5k_stop_locked(struct ath5k_softc *sc)
2396 {
2397         struct ath5k_hw *ah = sc->ah;
2398
2399         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2400                         test_bit(ATH_STAT_INVALID, sc->status));
2401
2402         /*
2403          * Shutdown the hardware and driver:
2404          *    stop output from above
2405          *    disable interrupts
2406          *    turn off timers
2407          *    turn off the radio
2408          *    clear transmit machinery
2409          *    clear receive machinery
2410          *    drain and release tx queues
2411          *    reclaim beacon resources
2412          *    power down hardware
2413          *
2414          * Note that some of this work is not possible if the
2415          * hardware is gone (invalid).
2416          */
2417         ieee80211_stop_queues(sc->hw);
2418
2419         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2420                 ath5k_led_off(sc);
2421                 ath5k_hw_set_imr(ah, 0);
2422                 synchronize_irq(sc->pdev->irq);
2423         }
2424         ath5k_txq_cleanup(sc);
2425         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2426                 ath5k_rx_stop(sc);
2427                 ath5k_hw_phy_disable(ah);
2428         } else
2429                 sc->rxlink = NULL;
2430
2431         return 0;
2432 }
2433
2434 /*
2435  * Stop the device, grabbing the top-level lock to protect
2436  * against concurrent entry through ath5k_init (which can happen
2437  * if another thread does a system call and the thread doing the
2438  * stop is preempted).
2439  */
2440 static int
2441 ath5k_stop_hw(struct ath5k_softc *sc)
2442 {
2443         int ret;
2444
2445         mutex_lock(&sc->lock);
2446         ret = ath5k_stop_locked(sc);
2447         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2448                 /*
2449                  * Set the chip in full sleep mode.  Note that we are
2450                  * careful to do this only when bringing the interface
2451                  * completely to a stop.  When the chip is in this state
2452                  * it must be carefully woken up or references to
2453                  * registers in the PCI clock domain may freeze the bus
2454                  * (and system).  This varies by chip and is mostly an
2455                  * issue with newer parts that go to sleep more quickly.
2456                  */
2457                 if (sc->ah->ah_mac_srev >= 0x78) {
2458                         /*
2459                          * XXX
2460                          * don't put newer MAC revisions > 7.8 to sleep because
2461                          * of the above mentioned problems
2462                          */
2463                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mac version > 7.8, "
2464                                 "not putting device to sleep\n");
2465                 } else {
2466                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2467                                 "putting device to full sleep\n");
2468                         ath5k_hw_set_power(sc->ah, AR5K_PM_FULL_SLEEP, true, 0);
2469                 }
2470         }
2471         ath5k_txbuf_free(sc, sc->bbuf);
2472
2473         mmiowb();
2474         mutex_unlock(&sc->lock);
2475
2476         del_timer_sync(&sc->calib_tim);
2477         tasklet_kill(&sc->rxtq);
2478         tasklet_kill(&sc->txtq);
2479         tasklet_kill(&sc->restq);
2480         tasklet_kill(&sc->beacontq);
2481
2482         ath5k_rfkill_hw_stop(sc->ah);
2483
2484         return ret;
2485 }
2486
2487 static irqreturn_t
2488 ath5k_intr(int irq, void *dev_id)
2489 {
2490         struct ath5k_softc *sc = dev_id;
2491         struct ath5k_hw *ah = sc->ah;
2492         enum ath5k_int status;
2493         unsigned int counter = 1000;
2494
2495         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2496                                 !ath5k_hw_is_intr_pending(ah)))
2497                 return IRQ_NONE;
2498
2499         do {
2500                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2501                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2502                                 status, sc->imask);
2503                 if (unlikely(status & AR5K_INT_FATAL)) {
2504                         /*
2505                          * Fatal errors are unrecoverable.
2506                          * Typically these are caused by DMA errors.
2507                          */
2508                         tasklet_schedule(&sc->restq);
2509                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2510                         tasklet_schedule(&sc->restq);
2511                 } else {
2512                         if (status & AR5K_INT_SWBA) {
2513                                 tasklet_hi_schedule(&sc->beacontq);
2514                         }
2515                         if (status & AR5K_INT_RXEOL) {
2516                                 /*
2517                                 * NB: the hardware should re-read the link when
2518                                 *     RXE bit is written, but it doesn't work at
2519                                 *     least on older hardware revs.
2520                                 */
2521                                 sc->rxlink = NULL;
2522                         }
2523                         if (status & AR5K_INT_TXURN) {
2524                                 /* bump tx trigger level */
2525                                 ath5k_hw_update_tx_triglevel(ah, true);
2526                         }
2527                         if (status & (AR5K_INT_RXOK | AR5K_INT_RXERR))
2528                                 tasklet_schedule(&sc->rxtq);
2529                         if (status & (AR5K_INT_TXOK | AR5K_INT_TXDESC
2530                                         | AR5K_INT_TXERR | AR5K_INT_TXEOL))
2531                                 tasklet_schedule(&sc->txtq);
2532                         if (status & AR5K_INT_BMISS) {
2533                                 /* TODO */
2534                         }
2535                         if (status & AR5K_INT_MIB) {
2536                                 /*
2537                                  * These stats are also used for ANI i think
2538                                  * so how about updating them more often ?
2539                                  */
2540                                 ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
2541                         }
2542                         if (status & AR5K_INT_GPIO)
2543                                 tasklet_schedule(&sc->rf_kill.toggleq);
2544
2545                 }
2546         } while (ath5k_hw_is_intr_pending(ah) && --counter > 0);
2547
2548         if (unlikely(!counter))
2549                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2550
2551         return IRQ_HANDLED;
2552 }
2553
2554 static void
2555 ath5k_tasklet_reset(unsigned long data)
2556 {
2557         struct ath5k_softc *sc = (void *)data;
2558
2559         ath5k_reset_wake(sc);
2560 }
2561
2562 /*
2563  * Periodically recalibrate the PHY to account
2564  * for temperature/environment changes.
2565  */
2566 static void
2567 ath5k_calibrate(unsigned long data)
2568 {
2569         struct ath5k_softc *sc = (void *)data;
2570         struct ath5k_hw *ah = sc->ah;
2571
2572         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2573                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2574                 sc->curchan->hw_value);
2575
2576         if (ath5k_hw_gainf_calibrate(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2577                 /*
2578                  * Rfgain is out of bounds, reset the chip
2579                  * to load new gain values.
2580                  */
2581                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2582                 ath5k_reset_wake(sc);
2583         }
2584         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2585                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2586                         ieee80211_frequency_to_channel(
2587                                 sc->curchan->center_freq));
2588
2589         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2590                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2591 }
2592
2593
2594 /********************\
2595 * Mac80211 functions *
2596 \********************/
2597
2598 static int
2599 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2600 {
2601         struct ath5k_softc *sc = hw->priv;
2602
2603         return ath5k_tx_queue(hw, skb, sc->txq);
2604 }
2605
2606 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
2607                           struct ath5k_txq *txq)
2608 {
2609         struct ath5k_softc *sc = hw->priv;
2610         struct ath5k_buf *bf;
2611         unsigned long flags;
2612         int hdrlen;
2613         int padsize;
2614
2615         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
2616
2617         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2618                 ATH5K_DBG(sc, ATH5K_DEBUG_XMIT, "tx in monitor (scan?)\n");
2619
2620         /*
2621          * the hardware expects the header padded to 4 byte boundaries
2622          * if this is not the case we add the padding after the header
2623          */
2624         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2625         padsize = ath5k_pad_size(hdrlen);
2626         if (padsize) {
2627
2628                 if (skb_headroom(skb) < padsize) {
2629                         ATH5K_ERR(sc, "tx hdrlen not %%4: %d not enough"
2630                                   " headroom to pad %d\n", hdrlen, padsize);
2631                         goto drop_packet;
2632                 }
2633                 skb_push(skb, padsize);
2634                 memmove(skb->data, skb->data+padsize, hdrlen);
2635         }
2636
2637         spin_lock_irqsave(&sc->txbuflock, flags);
2638         if (list_empty(&sc->txbuf)) {
2639                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
2640                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2641                 ieee80211_stop_queue(hw, skb_get_queue_mapping(skb));
2642                 goto drop_packet;
2643         }
2644         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
2645         list_del(&bf->list);
2646         sc->txbuf_len--;
2647         if (list_empty(&sc->txbuf))
2648                 ieee80211_stop_queues(hw);
2649         spin_unlock_irqrestore(&sc->txbuflock, flags);
2650
2651         bf->skb = skb;
2652
2653         if (ath5k_txbuf_setup(sc, bf, txq)) {
2654                 bf->skb = NULL;
2655                 spin_lock_irqsave(&sc->txbuflock, flags);
2656                 list_add_tail(&bf->list, &sc->txbuf);
2657                 sc->txbuf_len++;
2658                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2659                 goto drop_packet;
2660         }
2661         return NETDEV_TX_OK;
2662
2663 drop_packet:
2664         dev_kfree_skb_any(skb);
2665         return NETDEV_TX_OK;
2666 }
2667
2668 /*
2669  * Reset the hardware.  If chan is not NULL, then also pause rx/tx
2670  * and change to the given channel.
2671  */
2672 static int
2673 ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan)
2674 {
2675         struct ath5k_hw *ah = sc->ah;
2676         int ret;
2677
2678         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2679
2680         if (chan) {
2681                 ath5k_hw_set_imr(ah, 0);
2682                 ath5k_txq_cleanup(sc);
2683                 ath5k_rx_stop(sc);
2684
2685                 sc->curchan = chan;
2686                 sc->curband = &sc->sbands[chan->band];
2687         }
2688         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, chan != NULL);
2689         if (ret) {
2690                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2691                 goto err;
2692         }
2693
2694         ret = ath5k_rx_start(sc);
2695         if (ret) {
2696                 ATH5K_ERR(sc, "can't start recv logic\n");
2697                 goto err;
2698         }
2699
2700         /*
2701          * Change channels and update the h/w rate map if we're switching;
2702          * e.g. 11a to 11b/g.
2703          *
2704          * We may be doing a reset in response to an ioctl that changes the
2705          * channel so update any state that might change as a result.
2706          *
2707          * XXX needed?
2708          */
2709 /*      ath5k_chan_change(sc, c); */
2710
2711         ath5k_beacon_config(sc);
2712         /* intrs are enabled by ath5k_beacon_config */
2713
2714         return 0;
2715 err:
2716         return ret;
2717 }
2718
2719 static int
2720 ath5k_reset_wake(struct ath5k_softc *sc)
2721 {
2722         int ret;
2723
2724         ret = ath5k_reset(sc, sc->curchan);
2725         if (!ret)
2726                 ieee80211_wake_queues(sc->hw);
2727
2728         return ret;
2729 }
2730
2731 static int ath5k_start(struct ieee80211_hw *hw)
2732 {
2733         return ath5k_init(hw->priv);
2734 }
2735
2736 static void ath5k_stop(struct ieee80211_hw *hw)
2737 {
2738         ath5k_stop_hw(hw->priv);
2739 }
2740
2741 static int ath5k_add_interface(struct ieee80211_hw *hw,
2742                 struct ieee80211_if_init_conf *conf)
2743 {
2744         struct ath5k_softc *sc = hw->priv;
2745         int ret;
2746
2747         mutex_lock(&sc->lock);
2748         if (sc->vif) {
2749                 ret = 0;
2750                 goto end;
2751         }
2752
2753         sc->vif = conf->vif;
2754
2755         switch (conf->type) {
2756         case NL80211_IFTYPE_AP:
2757         case NL80211_IFTYPE_STATION:
2758         case NL80211_IFTYPE_ADHOC:
2759         case NL80211_IFTYPE_MESH_POINT:
2760         case NL80211_IFTYPE_MONITOR:
2761                 sc->opmode = conf->type;
2762                 break;
2763         default:
2764                 ret = -EOPNOTSUPP;
2765                 goto end;
2766         }
2767
2768         ath5k_hw_set_lladdr(sc->ah, conf->mac_addr);
2769         ath5k_mode_setup(sc);
2770
2771         ret = 0;
2772 end:
2773         mutex_unlock(&sc->lock);
2774         return ret;
2775 }
2776
2777 static void
2778 ath5k_remove_interface(struct ieee80211_hw *hw,
2779                         struct ieee80211_if_init_conf *conf)
2780 {
2781         struct ath5k_softc *sc = hw->priv;
2782         u8 mac[ETH_ALEN] = {};
2783
2784         mutex_lock(&sc->lock);
2785         if (sc->vif != conf->vif)
2786                 goto end;
2787
2788         ath5k_hw_set_lladdr(sc->ah, mac);
2789         sc->vif = NULL;
2790 end:
2791         mutex_unlock(&sc->lock);
2792 }
2793
2794 /*
2795  * TODO: Phy disable/diversity etc
2796  */
2797 static int
2798 ath5k_config(struct ieee80211_hw *hw, u32 changed)
2799 {
2800         struct ath5k_softc *sc = hw->priv;
2801         struct ath5k_hw *ah = sc->ah;
2802         struct ieee80211_conf *conf = &hw->conf;
2803         int ret = 0;
2804
2805         mutex_lock(&sc->lock);
2806
2807         if (changed & IEEE80211_CONF_CHANGE_CHANNEL) {
2808                 ret = ath5k_chan_set(sc, conf->channel);
2809                 if (ret < 0)
2810                         goto unlock;
2811         }
2812
2813         if ((changed & IEEE80211_CONF_CHANGE_POWER) &&
2814         (sc->power_level != conf->power_level)) {
2815                 sc->power_level = conf->power_level;
2816
2817                 /* Half dB steps */
2818                 ath5k_hw_set_txpower_limit(ah, (conf->power_level * 2));
2819         }
2820
2821         /* TODO:
2822          * 1) Move this on config_interface and handle each case
2823          * separately eg. when we have only one STA vif, use
2824          * AR5K_ANTMODE_SINGLE_AP
2825          *
2826          * 2) Allow the user to change antenna mode eg. when only
2827          * one antenna is present
2828          *
2829          * 3) Allow the user to set default/tx antenna when possible
2830          *
2831          * 4) Default mode should handle 90% of the cases, together
2832          * with fixed a/b and single AP modes we should be able to
2833          * handle 99%. Sectored modes are extreme cases and i still
2834          * haven't found a usage for them. If we decide to support them,
2835          * then we must allow the user to set how many tx antennas we
2836          * have available
2837          */
2838         ath5k_hw_set_antenna_mode(ah, AR5K_ANTMODE_DEFAULT);
2839
2840 unlock:
2841         mutex_unlock(&sc->lock);
2842         return ret;
2843 }
2844
2845 #define SUPPORTED_FIF_FLAGS \
2846         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
2847         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
2848         FIF_BCN_PRBRESP_PROMISC
2849 /*
2850  * o always accept unicast, broadcast, and multicast traffic
2851  * o multicast traffic for all BSSIDs will be enabled if mac80211
2852  *   says it should be
2853  * o maintain current state of phy ofdm or phy cck error reception.
2854  *   If the hardware detects any of these type of errors then
2855  *   ath5k_hw_get_rx_filter() will pass to us the respective
2856  *   hardware filters to be able to receive these type of frames.
2857  * o probe request frames are accepted only when operating in
2858  *   hostap, adhoc, or monitor modes
2859  * o enable promiscuous mode according to the interface state
2860  * o accept beacons:
2861  *   - when operating in adhoc mode so the 802.11 layer creates
2862  *     node table entries for peers,
2863  *   - when operating in station mode for collecting rssi data when
2864  *     the station is otherwise quiet, or
2865  *   - when scanning
2866  */
2867 static void ath5k_configure_filter(struct ieee80211_hw *hw,
2868                 unsigned int changed_flags,
2869                 unsigned int *new_flags,
2870                 int mc_count, struct dev_mc_list *mclist)
2871 {
2872         struct ath5k_softc *sc = hw->priv;
2873         struct ath5k_hw *ah = sc->ah;
2874         u32 mfilt[2], val, rfilt;
2875         u8 pos;
2876         int i;
2877
2878         mfilt[0] = 0;
2879         mfilt[1] = 0;
2880
2881         /* Only deal with supported flags */
2882         changed_flags &= SUPPORTED_FIF_FLAGS;
2883         *new_flags &= SUPPORTED_FIF_FLAGS;
2884
2885         /* If HW detects any phy or radar errors, leave those filters on.
2886          * Also, always enable Unicast, Broadcasts and Multicast
2887          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
2888         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
2889                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
2890                 AR5K_RX_FILTER_MCAST);
2891
2892         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
2893                 if (*new_flags & FIF_PROMISC_IN_BSS) {
2894                         rfilt |= AR5K_RX_FILTER_PROM;
2895                         __set_bit(ATH_STAT_PROMISC, sc->status);
2896                 } else {
2897                         __clear_bit(ATH_STAT_PROMISC, sc->status);
2898                 }
2899         }
2900
2901         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
2902         if (*new_flags & FIF_ALLMULTI) {
2903                 mfilt[0] =  ~0;
2904                 mfilt[1] =  ~0;
2905         } else {
2906                 for (i = 0; i < mc_count; i++) {
2907                         if (!mclist)
2908                                 break;
2909                         /* calculate XOR of eight 6-bit values */
2910                         val = get_unaligned_le32(mclist->dmi_addr + 0);
2911                         pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2912                         val = get_unaligned_le32(mclist->dmi_addr + 3);
2913                         pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2914                         pos &= 0x3f;
2915                         mfilt[pos / 32] |= (1 << (pos % 32));
2916                         /* XXX: we might be able to just do this instead,
2917                         * but not sure, needs testing, if we do use this we'd
2918                         * neet to inform below to not reset the mcast */
2919                         /* ath5k_hw_set_mcast_filterindex(ah,
2920                          *      mclist->dmi_addr[5]); */
2921                         mclist = mclist->next;
2922                 }
2923         }
2924
2925         /* This is the best we can do */
2926         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
2927                 rfilt |= AR5K_RX_FILTER_PHYERR;
2928
2929         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
2930         * and probes for any BSSID, this needs testing */
2931         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
2932                 rfilt |= AR5K_RX_FILTER_BEACON | AR5K_RX_FILTER_PROBEREQ;
2933
2934         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
2935          * set we should only pass on control frames for this
2936          * station. This needs testing. I believe right now this
2937          * enables *all* control frames, which is OK.. but
2938          * but we should see if we can improve on granularity */
2939         if (*new_flags & FIF_CONTROL)
2940                 rfilt |= AR5K_RX_FILTER_CONTROL;
2941
2942         /* Additional settings per mode -- this is per ath5k */
2943
2944         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
2945
2946         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2947                 rfilt |= AR5K_RX_FILTER_CONTROL | AR5K_RX_FILTER_BEACON |
2948                         AR5K_RX_FILTER_PROBEREQ | AR5K_RX_FILTER_PROM;
2949         if (sc->opmode != NL80211_IFTYPE_STATION)
2950                 rfilt |= AR5K_RX_FILTER_PROBEREQ;
2951         if (sc->opmode != NL80211_IFTYPE_AP &&
2952                 sc->opmode != NL80211_IFTYPE_MESH_POINT &&
2953                 test_bit(ATH_STAT_PROMISC, sc->status))
2954                 rfilt |= AR5K_RX_FILTER_PROM;
2955         if ((sc->opmode == NL80211_IFTYPE_STATION && sc->assoc) ||
2956                 sc->opmode == NL80211_IFTYPE_ADHOC ||
2957                 sc->opmode == NL80211_IFTYPE_AP)
2958                 rfilt |= AR5K_RX_FILTER_BEACON;
2959         if (sc->opmode == NL80211_IFTYPE_MESH_POINT)
2960                 rfilt |= AR5K_RX_FILTER_CONTROL | AR5K_RX_FILTER_BEACON |
2961                         AR5K_RX_FILTER_PROBEREQ | AR5K_RX_FILTER_PROM;
2962
2963         /* Set filters */
2964         ath5k_hw_set_rx_filter(ah, rfilt);
2965
2966         /* Set multicast bits */
2967         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
2968         /* Set the cached hw filter flags, this will alter actually
2969          * be set in HW */
2970         sc->filter_flags = rfilt;
2971 }
2972
2973 static int
2974 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
2975               struct ieee80211_vif *vif, struct ieee80211_sta *sta,
2976               struct ieee80211_key_conf *key)
2977 {
2978         struct ath5k_softc *sc = hw->priv;
2979         int ret = 0;
2980
2981         if (modparam_nohwcrypt)
2982                 return -EOPNOTSUPP;
2983
2984         if (sc->opmode == NL80211_IFTYPE_AP)
2985                 return -EOPNOTSUPP;
2986
2987         switch (key->alg) {
2988         case ALG_WEP:
2989         case ALG_TKIP:
2990                 break;
2991         case ALG_CCMP:
2992                 return -EOPNOTSUPP;
2993         default:
2994                 WARN_ON(1);
2995                 return -EINVAL;
2996         }
2997
2998         mutex_lock(&sc->lock);
2999
3000         switch (cmd) {
3001         case SET_KEY:
3002                 ret = ath5k_hw_set_key(sc->ah, key->keyidx, key,
3003                                        sta ? sta->addr : NULL);
3004                 if (ret) {
3005                         ATH5K_ERR(sc, "can't set the key\n");
3006                         goto unlock;
3007                 }
3008                 __set_bit(key->keyidx, sc->keymap);
3009                 key->hw_key_idx = key->keyidx;
3010                 key->flags |= (IEEE80211_KEY_FLAG_GENERATE_IV |
3011                                IEEE80211_KEY_FLAG_GENERATE_MMIC);
3012                 break;
3013         case DISABLE_KEY:
3014                 ath5k_hw_reset_key(sc->ah, key->keyidx);
3015                 __clear_bit(key->keyidx, sc->keymap);
3016                 break;
3017         default:
3018                 ret = -EINVAL;
3019                 goto unlock;
3020         }
3021
3022 unlock:
3023         mmiowb();
3024         mutex_unlock(&sc->lock);
3025         return ret;
3026 }
3027
3028 static int
3029 ath5k_get_stats(struct ieee80211_hw *hw,
3030                 struct ieee80211_low_level_stats *stats)
3031 {
3032         struct ath5k_softc *sc = hw->priv;
3033         struct ath5k_hw *ah = sc->ah;
3034
3035         /* Force update */
3036         ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
3037
3038         memcpy(stats, &sc->ll_stats, sizeof(sc->ll_stats));
3039
3040         return 0;
3041 }
3042
3043 static int
3044 ath5k_get_tx_stats(struct ieee80211_hw *hw,
3045                 struct ieee80211_tx_queue_stats *stats)
3046 {
3047         struct ath5k_softc *sc = hw->priv;
3048
3049         memcpy(stats, &sc->tx_stats, sizeof(sc->tx_stats));
3050
3051         return 0;
3052 }
3053
3054 static u64
3055 ath5k_get_tsf(struct ieee80211_hw *hw)
3056 {
3057         struct ath5k_softc *sc = hw->priv;
3058
3059         return ath5k_hw_get_tsf64(sc->ah);
3060 }
3061
3062 static void
3063 ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
3064 {
3065         struct ath5k_softc *sc = hw->priv;
3066
3067         ath5k_hw_set_tsf64(sc->ah, tsf);
3068 }
3069
3070 static void
3071 ath5k_reset_tsf(struct ieee80211_hw *hw)
3072 {
3073         struct ath5k_softc *sc = hw->priv;
3074
3075         /*
3076          * in IBSS mode we need to update the beacon timers too.
3077          * this will also reset the TSF if we call it with 0
3078          */
3079         if (sc->opmode == NL80211_IFTYPE_ADHOC)
3080                 ath5k_beacon_update_timers(sc, 0);
3081         else
3082                 ath5k_hw_reset_tsf(sc->ah);
3083 }
3084
3085 /*
3086  * Updates the beacon that is sent by ath5k_beacon_send.  For adhoc,
3087  * this is called only once at config_bss time, for AP we do it every
3088  * SWBA interrupt so that the TIM will reflect buffered frames.
3089  *
3090  * Called with the beacon lock.
3091  */
3092 static int
3093 ath5k_beacon_update(struct ieee80211_hw *hw, struct ieee80211_vif *vif)
3094 {
3095         int ret;
3096         struct ath5k_softc *sc = hw->priv;
3097         struct sk_buff *skb;
3098
3099         if (WARN_ON(!vif)) {
3100                 ret = -EINVAL;
3101                 goto out;
3102         }
3103
3104         skb = ieee80211_beacon_get(hw, vif);
3105
3106         if (!skb) {
3107                 ret = -ENOMEM;
3108                 goto out;
3109         }
3110
3111         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
3112
3113         ath5k_txbuf_free(sc, sc->bbuf);
3114         sc->bbuf->skb = skb;
3115         ret = ath5k_beacon_setup(sc, sc->bbuf);
3116         if (ret)
3117                 sc->bbuf->skb = NULL;
3118 out:
3119         return ret;
3120 }
3121
3122 static void
3123 set_beacon_filter(struct ieee80211_hw *hw, bool enable)
3124 {
3125         struct ath5k_softc *sc = hw->priv;
3126         struct ath5k_hw *ah = sc->ah;
3127         u32 rfilt;
3128         rfilt = ath5k_hw_get_rx_filter(ah);
3129         if (enable)
3130                 rfilt |= AR5K_RX_FILTER_BEACON;
3131         else
3132                 rfilt &= ~AR5K_RX_FILTER_BEACON;
3133         ath5k_hw_set_rx_filter(ah, rfilt);
3134         sc->filter_flags = rfilt;
3135 }
3136
3137 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
3138                                     struct ieee80211_vif *vif,
3139                                     struct ieee80211_bss_conf *bss_conf,
3140                                     u32 changes)
3141 {
3142         struct ath5k_softc *sc = hw->priv;
3143         struct ath5k_hw *ah = sc->ah;
3144         unsigned long flags;
3145
3146         mutex_lock(&sc->lock);
3147         if (WARN_ON(sc->vif != vif))
3148                 goto unlock;
3149
3150         if (changes & BSS_CHANGED_BSSID) {
3151                 /* Cache for later use during resets */
3152                 memcpy(ah->ah_bssid, bss_conf->bssid, ETH_ALEN);
3153                 /* XXX: assoc id is set to 0 for now, mac80211 doesn't have
3154                  * a clean way of letting us retrieve this yet. */
3155                 ath5k_hw_set_associd(ah, ah->ah_bssid, 0);
3156                 mmiowb();
3157         }
3158
3159         if (changes & BSS_CHANGED_BEACON_INT)
3160                 sc->bintval = bss_conf->beacon_int;
3161
3162         if (changes & BSS_CHANGED_ASSOC) {
3163                 sc->assoc = bss_conf->assoc;
3164                 if (sc->opmode == NL80211_IFTYPE_STATION)
3165                         set_beacon_filter(hw, sc->assoc);
3166                 ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3167                         AR5K_LED_ASSOC : AR5K_LED_INIT);
3168         }
3169
3170         if (changes & BSS_CHANGED_BEACON) {
3171                 spin_lock_irqsave(&sc->block, flags);
3172                 ath5k_beacon_update(hw, vif);
3173                 spin_unlock_irqrestore(&sc->block, flags);
3174         }
3175
3176         if (changes & BSS_CHANGED_BEACON_ENABLED)
3177                 sc->enable_beacon = bss_conf->enable_beacon;
3178
3179         if (changes & (BSS_CHANGED_BEACON | BSS_CHANGED_BEACON_ENABLED |
3180                        BSS_CHANGED_BEACON_INT))
3181                 ath5k_beacon_config(sc);
3182
3183  unlock:
3184         mutex_unlock(&sc->lock);
3185 }
3186
3187 static void ath5k_sw_scan_start(struct ieee80211_hw *hw)
3188 {
3189         struct ath5k_softc *sc = hw->priv;
3190         if (!sc->assoc)
3191                 ath5k_hw_set_ledstate(sc->ah, AR5K_LED_SCAN);
3192 }
3193
3194 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw)
3195 {
3196         struct ath5k_softc *sc = hw->priv;
3197         ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3198                 AR5K_LED_ASSOC : AR5K_LED_INIT);
3199 }