drivers/gpu/drm/i915/i915_drv.h

   1 /* i915_drv.h -- Private header for the I915 driver -*- linux-c -*-
   2  */
   3 /*
   4  *
   5  * Copyright 2003 Tungsten Graphics, Inc., Cedar Park, Texas.
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * The above copyright notice and this permission notice (including the
  17  * next paragraph) shall be included in all copies or substantial portions
  18  * of the Software.
  19  *
  20  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
  21  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  22  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT.
  23  * IN NO EVENT SHALL TUNGSTEN GRAPHICS AND/OR ITS SUPPLIERS BE LIABLE FOR
  24  * ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
  25  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
  26  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  27  *
  28  */
  29
  30 #ifndef _I915_DRV_H_
  31 #define _I915_DRV_H_
  32
  33 #include "i915_reg.h"
  34 #include "intel_bios.h"
  35 #include "intel_ringbuffer.h"
  36 #include <linux/io-mapping.h>
  37 #include <linux/i2c.h>
  38 #include <linux/pm_qos_params.h>
  39 #include <drm/intel-gtt.h>
  40
  41 /* General customization:
  42  */
  43
  44 #define DRIVER_AUTHOR           "Tungsten Graphics, Inc."
  45
  46 #define DRIVER_NAME             "i915"
  47 #define DRIVER_DESC             "Intel Graphics"
  48 #define DRIVER_DATE             "20080730"
  49
  50 enum pipe {
  51         PIPE_A = 0,
  52         PIPE_B,
  53         PIPE_C,
  54         I915_MAX_PIPES
  55 };
  56 #define pipe_name(p) ((p) + 'A')
  57
  58 enum plane {
  59         PLANE_A = 0,
  60         PLANE_B,
  61         PLANE_C,
  62 };
  63 #define plane_name(p) ((p) + 'A')
  64
  65 #define I915_GEM_GPU_DOMAINS    (~(I915_GEM_DOMAIN_CPU | I915_GEM_DOMAIN_GTT))
  66
  67 #define for_each_pipe(p) for ((p) = 0; (p) < dev_priv->num_pipe; (p)++)
  68
  69 /* Interface history:
  70  *
  71  * 1.1: Original.
  72  * 1.2: Add Power Management
  73  * 1.3: Add vblank support
  74  * 1.4: Fix cmdbuffer path, add heap destroy
  75  * 1.5: Add vblank pipe configuration
  76  * 1.6: - New ioctl for scheduling buffer swaps on vertical blank
  77  *      - Support vertical blank on secondary display pipe
  78  */
  79 #define DRIVER_MAJOR            1
  80 #define DRIVER_MINOR            6
  81 #define DRIVER_PATCHLEVEL       0
  82
  83 #define WATCH_COHERENCY 0
  84 #define WATCH_LISTS     0
  85
  86 #define I915_GEM_PHYS_CURSOR_0 1
  87 #define I915_GEM_PHYS_CURSOR_1 2
  88 #define I915_GEM_PHYS_OVERLAY_REGS 3
  89 #define I915_MAX_PHYS_OBJECT (I915_GEM_PHYS_OVERLAY_REGS)
  90
  91 struct drm_i915_gem_phys_object {
  92         int id;
  93         struct page **page_list;
  94         drm_dma_handle_t *handle;
  95         struct drm_i915_gem_object *cur_obj;
  96 };
  97
  98 struct mem_block {
  99         struct mem_block *next;
 100         struct mem_block *prev;
 101         int start;
 102         int size;
 103         struct drm_file *file_priv; /* NULL: free, -1: heap, other: real files */
 104 };
 105
 106 struct opregion_header;
 107 struct opregion_acpi;
 108 struct opregion_swsci;
 109 struct opregion_asle;
 110
 111 struct intel_opregion {
 112         struct opregion_header *header;
 113         struct opregion_acpi *acpi;
 114         struct opregion_swsci *swsci;
 115         struct opregion_asle *asle;
 116         void *vbt;
 117         u32 __iomem *lid_state;
 118 };
 119 #define OPREGION_SIZE            (8*1024)
 120
 121 struct intel_overlay;
 122 struct intel_overlay_error_state;
 123
 124 struct drm_i915_master_private {
 125         drm_local_map_t *sarea;
 126         struct _drm_i915_sarea *sarea_priv;
 127 };
 128 #define I915_FENCE_REG_NONE -1
 129
 130 struct drm_i915_fence_reg {
 131         struct list_head lru_list;
 132         struct drm_i915_gem_object *obj;
 133         uint32_t setup_seqno;
 134 };
 135
 136 struct sdvo_device_mapping {
 137         u8 initialized;
 138         u8 dvo_port;
 139         u8 slave_addr;
 140         u8 dvo_wiring;
 141         u8 i2c_pin;
 142         u8 i2c_speed;
 143         u8 ddc_pin;
 144 };
 145
 146 struct intel_display_error_state;
 147
 148 struct drm_i915_error_state {
 149         u32 eir;
 150         u32 pgtbl_er;
 151         u32 pipestat[I915_MAX_PIPES];
 152         u32 ipeir;
 153         u32 ipehr;
 154         u32 instdone;
 155         u32 acthd;
 156         u32 error; /* gen6+ */
 157         u32 bcs_acthd; /* gen6+ blt engine */
 158         u32 bcs_ipehr;
 159         u32 bcs_ipeir;
 160         u32 bcs_instdone;
 161         u32 bcs_seqno;
 162         u32 vcs_acthd; /* gen6+ bsd engine */
 163         u32 vcs_ipehr;
 164         u32 vcs_ipeir;
 165         u32 vcs_instdone;
 166         u32 vcs_seqno;
 167         u32 instpm;
 168         u32 instps;
 169         u32 instdone1;
 170         u32 seqno;
 171         u64 bbaddr;
 172         u64 fence[16];
 173         struct timeval time;
 174         struct drm_i915_error_object {
 175                 int page_count;
 176                 u32 gtt_offset;
 177                 u32 *pages[0];
 178         } *ringbuffer[I915_NUM_RINGS], *batchbuffer[I915_NUM_RINGS];
 179         struct drm_i915_error_buffer {
 180                 u32 size;
 181                 u32 name;
 182                 u32 seqno;
 183                 u32 gtt_offset;
 184                 u32 read_domains;
 185                 u32 write_domain;
 186                 s32 fence_reg:5;
 187                 s32 pinned:2;
 188                 u32 tiling:2;
 189                 u32 dirty:1;
 190                 u32 purgeable:1;
 191                 u32 ring:4;
 192                 u32 agp_type:1;
 193         } *active_bo, *pinned_bo;
 194         u32 active_bo_count, pinned_bo_count;
 195         struct intel_overlay_error_state *overlay;
 196         struct intel_display_error_state *display;
 197 };
 198
 199 struct drm_i915_display_funcs {
 200         void (*dpms)(struct drm_crtc *crtc, int mode);
 201         bool (*fbc_enabled)(struct drm_device *dev);
 202         void (*enable_fbc)(struct drm_crtc *crtc, unsigned long interval);
 203         void (*disable_fbc)(struct drm_device *dev);
 204         int (*get_display_clock_speed)(struct drm_device *dev);
 205         int (*get_fifo_size)(struct drm_device *dev, int plane);
 206         void (*update_wm)(struct drm_device *dev);
 207         /* clock updates for mode set */
 208         /* cursor updates */
 209         /* render clock increase/decrease */
 210         /* display clock increase/decrease */
 211         /* pll clock increase/decrease */
 212         /* clock gating init */
 213 };
 214
 215 struct intel_device_info {
 216         u8 gen;
 217         u8 is_mobile : 1;
 218         u8 is_i85x : 1;
 219         u8 is_i915g : 1;
 220         u8 is_i945gm : 1;
 221         u8 is_g33 : 1;
 222         u8 need_gfx_hws : 1;
 223         u8 is_g4x : 1;
 224         u8 is_pineview : 1;
 225         u8 is_broadwater : 1;
 226         u8 is_crestline : 1;
 227         u8 has_fbc : 1;
 228         u8 has_pipe_cxsr : 1;
 229         u8 has_hotplug : 1;
 230         u8 cursor_needs_physical : 1;
 231         u8 has_overlay : 1;
 232         u8 overlay_needs_physical : 1;
 233         u8 supports_tv : 1;
 234         u8 has_bsd_ring : 1;
 235         u8 has_blt_ring : 1;
 236 };
 237
 238 enum no_fbc_reason {
 239         FBC_NO_OUTPUT, /* no outputs enabled to compress */
 240         FBC_STOLEN_TOO_SMALL, /* not enough space to hold compressed buffers */
 241         FBC_UNSUPPORTED_MODE, /* interlace or doublescanned mode */
 242         FBC_MODE_TOO_LARGE, /* mode too large for compression */
 243         FBC_BAD_PLANE, /* fbc not supported on plane */
 244         FBC_NOT_TILED, /* buffer not tiled */
 245         FBC_MULTIPLE_PIPES, /* more than one pipe active */
 246 };
 247
 248 enum intel_pch {
 249         PCH_IBX,        /* Ibexpeak PCH */
 250         PCH_CPT,        /* Cougarpoint PCH */
 251 };
 252
 253 #define QUIRK_PIPEA_FORCE (1<<0)
 254
 255 struct intel_fbdev;
 256
 257 typedef struct drm_i915_private {
 258         struct drm_device *dev;
 259
 260         const struct intel_device_info *info;
 261
 262         int has_gem;
 263         int relative_constants_mode;
 264
 265         void __iomem *regs;
 266
 267         struct intel_gmbus {
 268                 struct i2c_adapter adapter;
 269                 struct i2c_adapter *force_bit;
 270                 u32 reg0;
 271         } *gmbus;
 272
 273         struct pci_dev *bridge_dev;
 274         struct intel_ring_buffer ring[I915_NUM_RINGS];
 275         uint32_t next_seqno;
 276
 277         drm_dma_handle_t *status_page_dmah;
 278         dma_addr_t dma_status_page;
 279         uint32_t counter;
 280         drm_local_map_t hws_map;
 281         struct drm_i915_gem_object *pwrctx;
 282         struct drm_i915_gem_object *renderctx;
 283
 284         struct resource mch_res;
 285
 286         unsigned int cpp;
 287         int back_offset;
 288         int front_offset;
 289         int current_page;
 290         int page_flipping;
 291
 292         atomic_t irq_received;
 293
 294         /* protects the irq masks */
 295         spinlock_t irq_lock;
 296         /** Cached value of IMR to avoid reads in updating the bitfield */
 297         u32 pipestat[2];
 298         u32 irq_mask;
 299         u32 gt_irq_mask;
 300         u32 pch_irq_mask;
 301
 302         u32 hotplug_supported_mask;
 303         struct work_struct hotplug_work;
 304
 305         int tex_lru_log_granularity;
 306         int allow_batchbuffer;
 307         struct mem_block *agp_heap;
 308         unsigned int sr01, adpa, ppcr, dvob, dvoc, lvds;
 309         int vblank_pipe;
 310         int num_pipe;
 311
 312         atomic_t vblank_enabled;
 313         struct pm_qos_request_list vblank_pm_qos;
 314         struct work_struct vblank_work;
 315
 316         /* For hangcheck timer */
 317 #define DRM_I915_HANGCHECK_PERIOD 1500 /* in ms */
 318         struct timer_list hangcheck_timer;
 319         int hangcheck_count;
 320         uint32_t last_acthd;
 321         uint32_t last_instdone;
 322         uint32_t last_instdone1;
 323
 324         unsigned long cfb_size;
 325         unsigned long cfb_pitch;
 326         unsigned long cfb_offset;
 327         int cfb_fence;
 328         int cfb_plane;
 329         int cfb_y;
 330
 331         struct intel_opregion opregion;
 332
 333         /* overlay */
 334         struct intel_overlay *overlay;
 335
 336         /* LVDS info */
 337         int backlight_level;  /* restore backlight to this value */
 338         bool backlight_enabled;
 339         struct drm_display_mode *panel_fixed_mode;
 340         struct drm_display_mode *lfp_lvds_vbt_mode; /* if any */
 341         struct drm_display_mode *sdvo_lvds_vbt_mode; /* if any */
 342
 343         /* Feature bits from the VBIOS */
 344         unsigned int int_tv_support:1;
 345         unsigned int lvds_dither:1;
 346         unsigned int lvds_vbt:1;
 347         unsigned int int_crt_support:1;
 348         unsigned int lvds_use_ssc:1;
 349         int lvds_ssc_freq;
 350         struct {
 351                 int rate;
 352                 int lanes;
 353                 int preemphasis;
 354                 int vswing;
 355
 356                 bool initialized;
 357                 bool support;
 358                 int bpp;
 359                 struct edp_power_seq pps;
 360         } edp;
 361         bool no_aux_handshake;
 362
 363         struct notifier_block lid_notifier;
 364
 365         int crt_ddc_pin;
 366         struct drm_i915_fence_reg fence_regs[16]; /* assume 965 */
 367         int fence_reg_start; /* 4 if userland hasn't ioctl'd us yet */
 368         int num_fence_regs; /* 8 on pre-965, 16 otherwise */
 369
 370         unsigned int fsb_freq, mem_freq, is_ddr3;
 371
 372         spinlock_t error_lock;
 373         struct drm_i915_error_state *first_error;
 374         struct work_struct error_work;
 375         struct completion error_completion;
 376         struct workqueue_struct *wq;
 377
 378         /* Display functions */
 379         struct drm_i915_display_funcs display;
 380
 381         /* PCH chipset type */
 382         enum intel_pch pch_type;
 383
 384         unsigned long quirks;
 385
 386         /* Register state */
 387         bool modeset_on_lid;
 388         u8 saveLBB;
 389         u32 saveDSPACNTR;
 390         u32 saveDSPBCNTR;
 391         u32 saveDSPARB;
 392         u32 saveHWS;
 393         u32 savePIPEACONF;
 394         u32 savePIPEBCONF;
 395         u32 savePIPEASRC;
 396         u32 savePIPEBSRC;
 397         u32 saveFPA0;
 398         u32 saveFPA1;
 399         u32 saveDPLL_A;
 400         u32 saveDPLL_A_MD;
 401         u32 saveHTOTAL_A;
 402         u32 saveHBLANK_A;
 403         u32 saveHSYNC_A;
 404         u32 saveVTOTAL_A;
 405         u32 saveVBLANK_A;
 406         u32 saveVSYNC_A;
 407         u32 saveBCLRPAT_A;
 408         u32 saveTRANSACONF;
 409         u32 saveTRANS_HTOTAL_A;
 410         u32 saveTRANS_HBLANK_A;
 411         u32 saveTRANS_HSYNC_A;
 412         u32 saveTRANS_VTOTAL_A;
 413         u32 saveTRANS_VBLANK_A;
 414         u32 saveTRANS_VSYNC_A;
 415         u32 savePIPEASTAT;
 416         u32 saveDSPASTRIDE;
 417         u32 saveDSPASIZE;
 418         u32 saveDSPAPOS;
 419         u32 saveDSPAADDR;
 420         u32 saveDSPASURF;
 421         u32 saveDSPATILEOFF;
 422         u32 savePFIT_PGM_RATIOS;
 423         u32 saveBLC_HIST_CTL;
 424         u32 saveBLC_PWM_CTL;
 425         u32 saveBLC_PWM_CTL2;
 426         u32 saveBLC_CPU_PWM_CTL;
 427         u32 saveBLC_CPU_PWM_CTL2;
 428         u32 saveFPB0;
 429         u32 saveFPB1;
 430         u32 saveDPLL_B;
 431         u32 saveDPLL_B_MD;
 432         u32 saveHTOTAL_B;
 433         u32 saveHBLANK_B;
 434         u32 saveHSYNC_B;
 435         u32 saveVTOTAL_B;
 436         u32 saveVBLANK_B;
 437         u32 saveVSYNC_B;
 438         u32 saveBCLRPAT_B;
 439         u32 saveTRANSBCONF;
 440         u32 saveTRANS_HTOTAL_B;
 441         u32 saveTRANS_HBLANK_B;
 442         u32 saveTRANS_HSYNC_B;
 443         u32 saveTRANS_VTOTAL_B;
 444         u32 saveTRANS_VBLANK_B;
 445         u32 saveTRANS_VSYNC_B;
 446         u32 savePIPEBSTAT;
 447         u32 saveDSPBSTRIDE;
 448         u32 saveDSPBSIZE;
 449         u32 saveDSPBPOS;
 450         u32 saveDSPBADDR;
 451         u32 saveDSPBSURF;
 452         u32 saveDSPBTILEOFF;
 453         u32 saveVGA0;
 454         u32 saveVGA1;
 455         u32 saveVGA_PD;
 456         u32 saveVGACNTRL;
 457         u32 saveADPA;
 458         u32 saveLVDS;
 459         u32 savePP_ON_DELAYS;
 460         u32 savePP_OFF_DELAYS;
 461         u32 saveDVOA;
 462         u32 saveDVOB;
 463         u32 saveDVOC;
 464         u32 savePP_ON;
 465         u32 savePP_OFF;
 466         u32 savePP_CONTROL;
 467         u32 savePP_DIVISOR;
 468         u32 savePFIT_CONTROL;
 469         u32 save_palette_a[256];
 470         u32 save_palette_b[256];
 471         u32 saveDPFC_CB_BASE;
 472         u32 saveFBC_CFB_BASE;
 473         u32 saveFBC_LL_BASE;
 474         u32 saveFBC_CONTROL;
 475         u32 saveFBC_CONTROL2;
 476         u32 saveIER;
 477         u32 saveIIR;
 478         u32 saveIMR;
 479         u32 saveDEIER;
 480         u32 saveDEIMR;
 481         u32 saveGTIER;
 482         u32 saveGTIMR;
 483         u32 saveFDI_RXA_IMR;
 484         u32 saveFDI_RXB_IMR;
 485         u32 saveCACHE_MODE_0;
 486         u32 saveMI_ARB_STATE;
 487         u32 saveSWF0[16];
 488         u32 saveSWF1[16];
 489         u32 saveSWF2[3];
 490         u8 saveMSR;
 491         u8 saveSR[8];
 492         u8 saveGR[25];
 493         u8 saveAR_INDEX;
 494         u8 saveAR[21];
 495         u8 saveDACMASK;
 496         u8 saveCR[37];
 497         uint64_t saveFENCE[16];
 498         u32 saveCURACNTR;
 499         u32 saveCURAPOS;
 500         u32 saveCURABASE;
 501         u32 saveCURBCNTR;
 502         u32 saveCURBPOS;
 503         u32 saveCURBBASE;
 504         u32 saveCURSIZE;
 505         u32 saveDP_B;
 506         u32 saveDP_C;
 507         u32 saveDP_D;
 508         u32 savePIPEA_GMCH_DATA_M;
 509         u32 savePIPEB_GMCH_DATA_M;
 510         u32 savePIPEA_GMCH_DATA_N;
 511         u32 savePIPEB_GMCH_DATA_N;
 512         u32 savePIPEA_DP_LINK_M;
 513         u32 savePIPEB_DP_LINK_M;
 514         u32 savePIPEA_DP_LINK_N;
 515         u32 savePIPEB_DP_LINK_N;
 516         u32 saveFDI_RXA_CTL;
 517         u32 saveFDI_TXA_CTL;
 518         u32 saveFDI_RXB_CTL;
 519         u32 saveFDI_TXB_CTL;
 520         u32 savePFA_CTL_1;
 521         u32 savePFB_CTL_1;
 522         u32 savePFA_WIN_SZ;
 523         u32 savePFB_WIN_SZ;
 524         u32 savePFA_WIN_POS;
 525         u32 savePFB_WIN_POS;
 526         u32 savePCH_DREF_CONTROL;
 527         u32 saveDISP_ARB_CTL;
 528         u32 savePIPEA_DATA_M1;
 529         u32 savePIPEA_DATA_N1;
 530         u32 savePIPEA_LINK_M1;
 531         u32 savePIPEA_LINK_N1;
 532         u32 savePIPEB_DATA_M1;
 533         u32 savePIPEB_DATA_N1;
 534         u32 savePIPEB_LINK_M1;
 535         u32 savePIPEB_LINK_N1;
 536         u32 saveMCHBAR_RENDER_STANDBY;
 537
 538         struct {
 539                 /** Bridge to intel-gtt-ko */
 540                 const struct intel_gtt *gtt;
 541                 /** Memory allocator for GTT stolen memory */
 542                 struct drm_mm stolen;
 543                 /** Memory allocator for GTT */
 544                 struct drm_mm gtt_space;
 545                 /** List of all objects in gtt_space. Used to restore gtt
 546                  * mappings on resume */
 547                 struct list_head gtt_list;
 548
 549                 /** Usable portion of the GTT for GEM */
 550                 unsigned long gtt_start;
 551                 unsigned long gtt_mappable_end;
 552                 unsigned long gtt_end;
 553
 554                 struct io_mapping *gtt_mapping;
 555                 int gtt_mtrr;
 556
 557                 struct shrinker inactive_shrinker;
 558
 559                 /**
 560                  * List of objects currently involved in rendering.
 561                  *
 562                  * Includes buffers having the contents of their GPU caches
 563                  * flushed, not necessarily primitives.  last_rendering_seqno
 564                  * represents when the rendering involved will be completed.
 565                  *
 566                  * A reference is held on the buffer while on this list.
 567                  */
 568                 struct list_head active_list;
 569
 570                 /**
 571                  * List of objects which are not in the ringbuffer but which
 572                  * still have a write_domain which needs to be flushed before
 573                  * unbinding.
 574                  *
 575                  * last_rendering_seqno is 0 while an object is in this list.
 576                  *
 577                  * A reference is held on the buffer while on this list.
 578                  */
 579                 struct list_head flushing_list;
 580
 581                 /**
 582                  * LRU list of objects which are not in the ringbuffer and
 583                  * are ready to unbind, but are still in the GTT.
 584                  *
 585                  * last_rendering_seqno is 0 while an object is in this list.
 586                  *
 587                  * A reference is not held on the buffer while on this list,
 588                  * as merely being GTT-bound shouldn't prevent its being
 589                  * freed, and we'll pull it off the list in the free path.
 590                  */
 591                 struct list_head inactive_list;
 592
 593                 /**
 594                  * LRU list of objects which are not in the ringbuffer but
 595                  * are still pinned in the GTT.
 596                  */
 597                 struct list_head pinned_list;
 598
 599                 /** LRU list of objects with fence regs on them. */
 600                 struct list_head fence_list;
 601
 602                 /**
 603                  * List of objects currently pending being freed.
 604                  *
 605                  * These objects are no longer in use, but due to a signal
 606                  * we were prevented from freeing them at the appointed time.
 607                  */
 608                 struct list_head deferred_free_list;
 609
 610                 /**
 611                  * We leave the user IRQ off as much as possible,
 612                  * but this means that requests will finish and never
 613                  * be retired once the system goes idle. Set a timer to
 614                  * fire periodically while the ring is running. When it
 615                  * fires, go retire requests.
 616                  */
 617                 struct delayed_work retire_work;
 618
 619                 /**
 620                  * Flag if the X Server, and thus DRM, is not currently in
 621                  * control of the device.
 622                  *
 623                  * This is set between LeaveVT and EnterVT.  It needs to be
 624                  * replaced with a semaphore.  It also needs to be
 625                  * transitioned away from for kernel modesetting.
 626                  */
 627                 int suspended;
 628
 629                 /**
 630                  * Flag if the hardware appears to be wedged.
 631                  *
 632                  * This is set when attempts to idle the device timeout.
 633                  * It prevents command submission from occuring and makes
 634                  * every pending request fail
 635                  */
 636                 atomic_t wedged;
 637
 638                 /** Bit 6 swizzling required for X tiling */
 639                 uint32_t bit_6_swizzle_x;
 640                 /** Bit 6 swizzling required for Y tiling */
 641                 uint32_t bit_6_swizzle_y;
 642
 643                 /* storage for physical objects */
 644                 struct drm_i915_gem_phys_object *phys_objs[I915_MAX_PHYS_OBJECT];
 645
 646                 /* accounting, useful for userland debugging */
 647                 size_t gtt_total;
 648                 size_t mappable_gtt_total;
 649                 size_t object_memory;
 650                 u32 object_count;
 651         } mm;
 652         struct sdvo_device_mapping sdvo_mappings[2];
 653         /* indicate whether the LVDS_BORDER should be enabled or not */
 654         unsigned int lvds_border_bits;
 655         /* Panel fitter placement and size for Ironlake+ */
 656         u32 pch_pf_pos, pch_pf_size;
 657         int panel_t3, panel_t12;
 658
 659         struct drm_crtc *plane_to_crtc_mapping[2];
 660         struct drm_crtc *pipe_to_crtc_mapping[2];
 661         wait_queue_head_t pending_flip_queue;
 662         bool flip_pending_is_done;
 663
 664         /* Reclocking support */
 665         bool render_reclock_avail;
 666         bool lvds_downclock_avail;
 667         /* indicates the reduced downclock for LVDS*/
 668         int lvds_downclock;
 669         struct work_struct idle_work;
 670         struct timer_list idle_timer;
 671         bool busy;
 672         u16 orig_clock;
 673         int child_dev_num;
 674         struct child_device_config *child_dev;
 675         struct drm_connector *int_lvds_connector;
 676
 677         bool mchbar_need_disable;
 678
 679         u8 cur_delay;
 680         u8 min_delay;
 681         u8 max_delay;
 682         u8 fmax;
 683         u8 fstart;
 684
 685         u64 last_count1;
 686         unsigned long last_time1;
 687         u64 last_count2;
 688         struct timespec last_time2;
 689         unsigned long gfx_power;
 690         int c_m;
 691         int r_t;
 692         u8 corr;
 693         spinlock_t *mchdev_lock;
 694
 695         enum no_fbc_reason no_fbc_reason;
 696
 697         struct drm_mm_node *compressed_fb;
 698         struct drm_mm_node *compressed_llb;
 699
 700         unsigned long last_gpu_reset;
 701
 702         /* list of fbdev register on this device */
 703         struct intel_fbdev *fbdev;
 704 } drm_i915_private_t;
 705
 706 struct drm_i915_gem_object {
 707         struct drm_gem_object base;
 708
 709         /** Current space allocated to this object in the GTT, if any. */
 710         struct drm_mm_node *gtt_space;
 711         struct list_head gtt_list;
 712
 713         /** This object's place on the active/flushing/inactive lists */
 714         struct list_head ring_list;
 715         struct list_head mm_list;
 716         /** This object's place on GPU write list */
 717         struct list_head gpu_write_list;
 718         /** This object's place in the batchbuffer or on the eviction list */
 719         struct list_head exec_list;
 720
 721         /**
 722          * This is set if the object is on the active or flushing lists
 723          * (has pending rendering), and is not set if it's on inactive (ready
 724          * to be unbound).
 725          */
 726         unsigned int active : 1;
 727
 728         /**
 729          * This is set if the object has been written to since last bound
 730          * to the GTT
 731          */
 732         unsigned int dirty : 1;
 733
 734         /**
 735          * This is set if the object has been written to since the last
 736          * GPU flush.
 737          */
 738         unsigned int pending_gpu_write : 1;
 739
 740         /**
 741          * Fence register bits (if any) for this object.  Will be set
 742          * as needed when mapped into the GTT.
 743          * Protected by dev->struct_mutex.
 744          *
 745          * Size: 4 bits for 16 fences + sign (for FENCE_REG_NONE)
 746          */
 747         signed int fence_reg : 5;
 748
 749         /**
 750          * Advice: are the backing pages purgeable?
 751          */
 752         unsigned int madv : 2;
 753
 754         /**
 755          * Current tiling mode for the object.
 756          */
 757         unsigned int tiling_mode : 2;
 758         unsigned int tiling_changed : 1;
 759
 760         /** How many users have pinned this object in GTT space. The following
 761          * users can each hold at most one reference: pwrite/pread, pin_ioctl
 762          * (via user_pin_count), execbuffer (objects are not allowed multiple
 763          * times for the same batchbuffer), and the framebuffer code. When
 764          * switching/pageflipping, the framebuffer code has at most two buffers
 765          * pinned per crtc.
 766          *
 767          * In the worst case this is 1 + 1 + 1 + 2*2 = 7. That would fit into 3
 768          * bits with absolutely no headroom. So use 4 bits. */
 769         unsigned int pin_count : 4;
 770 #define DRM_I915_GEM_OBJECT_MAX_PIN_COUNT 0xf
 771
 772         /**
 773          * Is the object at the current location in the gtt mappable and
 774          * fenceable? Used to avoid costly recalculations.
 775          */
 776         unsigned int map_and_fenceable : 1;
 777
 778         /**
 779          * Whether the current gtt mapping needs to be mappable (and isn't just
 780          * mappable by accident). Track pin and fault separate for a more
 781          * accurate mappable working set.
 782          */
 783         unsigned int fault_mappable : 1;
 784         unsigned int pin_mappable : 1;
 785
 786         /*
 787          * Is the GPU currently using a fence to access this buffer,
 788          */
 789         unsigned int pending_fenced_gpu_access:1;
 790         unsigned int fenced_gpu_access:1;
 791
 792         struct page **pages;
 793
 794         /**
 795          * DMAR support
 796          */
 797         struct scatterlist *sg_list;
 798         int num_sg;
 799
 800         /**
 801          * Used for performing relocations during execbuffer insertion.
 802          */
 803         struct hlist_node exec_node;
 804         unsigned long exec_handle;
 805         struct drm_i915_gem_exec_object2 *exec_entry;
 806
 807         /**
 808          * Current offset of the object in GTT space.
 809          *
 810          * This is the same as gtt_space->start
 811          */
 812         uint32_t gtt_offset;
 813
 814         /** Breadcrumb of last rendering to the buffer. */
 815         uint32_t last_rendering_seqno;
 816         struct intel_ring_buffer *ring;
 817
 818         /** Breadcrumb of last fenced GPU access to the buffer. */
 819         uint32_t last_fenced_seqno;
 820         struct intel_ring_buffer *last_fenced_ring;
 821
 822         /** Current tiling stride for the object, if it's tiled. */
 823         uint32_t stride;
 824
 825         /** Record of address bit 17 of each page at last unbind. */
 826         unsigned long *bit_17;
 827
 828         /** AGP mapping type (AGP_USER_MEMORY or AGP_USER_CACHED_MEMORY */
 829         uint32_t agp_type;
 830
 831         /**
 832          * If present, while GEM_DOMAIN_CPU is in the read domain this array
 833          * flags which individual pages are valid.
 834          */
 835         uint8_t *page_cpu_valid;
 836
 837         /** User space pin count and filp owning the pin */
 838         uint32_t user_pin_count;
 839         struct drm_file *pin_filp;
 840
 841         /** for phy allocated objects */
 842         struct drm_i915_gem_phys_object *phys_obj;
 843
 844         /**
 845          * Number of crtcs where this object is currently the fb, but
 846          * will be page flipped away on the next vblank.  When it
 847          * reaches 0, dev_priv->pending_flip_queue will be woken up.
 848          */
 849         atomic_t pending_flip;
 850 };
 851
 852 #define to_intel_bo(x) container_of(x, struct drm_i915_gem_object, base)
 853
 854 /**
 855  * Request queue structure.
 856  *
 857  * The request queue allows us to note sequence numbers that have been emitted
 858  * and may be associated with active buffers to be retired.
 859  *
 860  * By keeping this list, we can avoid having to do questionable
 861  * sequence-number comparisons on buffer last_rendering_seqnos, and associate
 862  * an emission time with seqnos for tracking how far ahead of the GPU we are.
 863  */
 864 struct drm_i915_gem_request {
 865         /** On Which ring this request was generated */
 866         struct intel_ring_buffer *ring;
 867
 868         /** GEM sequence number associated with this request. */
 869         uint32_t seqno;
 870
 871         /** Time at which this request was emitted, in jiffies. */
 872         unsigned long emitted_jiffies;
 873
 874         /** global list entry for this request */
 875         struct list_head list;
 876
 877         struct drm_i915_file_private *file_priv;
 878         /** file_priv list entry for this request */
 879         struct list_head client_list;
 880 };
 881
 882 struct drm_i915_file_private {
 883         struct {
 884                 struct spinlock lock;
 885                 struct list_head request_list;
 886         } mm;
 887 };
 888
 889 enum intel_chip_family {
 890         CHIP_I8XX = 0x01,
 891         CHIP_I9XX = 0x02,
 892         CHIP_I915 = 0x04,
 893         CHIP_I965 = 0x08,
 894 };
 895
 896 #define INTEL_INFO(dev) (((struct drm_i915_private *) (dev)->dev_private)->info)
 897
 898 #define IS_I830(dev)            ((dev)->pci_device == 0x3577)
 899 #define IS_845G(dev)            ((dev)->pci_device == 0x2562)
 900 #define IS_I85X(dev)            (INTEL_INFO(dev)->is_i85x)
 901 #define IS_I865G(dev)           ((dev)->pci_device == 0x2572)
 902 #define IS_I915G(dev)           (INTEL_INFO(dev)->is_i915g)
 903 #define IS_I915GM(dev)          ((dev)->pci_device == 0x2592)
 904 #define IS_I945G(dev)           ((dev)->pci_device == 0x2772)
 905 #define IS_I945GM(dev)          (INTEL_INFO(dev)->is_i945gm)
 906 #define IS_BROADWATER(dev)      (INTEL_INFO(dev)->is_broadwater)
 907 #define IS_CRESTLINE(dev)       (INTEL_INFO(dev)->is_crestline)
 908 #define IS_GM45(dev)            ((dev)->pci_device == 0x2A42)
 909 #define IS_G4X(dev)             (INTEL_INFO(dev)->is_g4x)
 910 #define IS_PINEVIEW_G(dev)      ((dev)->pci_device == 0xa001)
 911 #define IS_PINEVIEW_M(dev)      ((dev)->pci_device == 0xa011)
 912 #define IS_PINEVIEW(dev)        (INTEL_INFO(dev)->is_pineview)
 913 #define IS_G33(dev)             (INTEL_INFO(dev)->is_g33)
 914 #define IS_IRONLAKE_D(dev)      ((dev)->pci_device == 0x0042)
 915 #define IS_IRONLAKE_M(dev)      ((dev)->pci_device == 0x0046)
 916 #define IS_MOBILE(dev)          (INTEL_INFO(dev)->is_mobile)
 917
 918 #define IS_GEN2(dev)    (INTEL_INFO(dev)->gen == 2)
 919 #define IS_GEN3(dev)    (INTEL_INFO(dev)->gen == 3)
 920 #define IS_GEN4(dev)    (INTEL_INFO(dev)->gen == 4)
 921 #define IS_GEN5(dev)    (INTEL_INFO(dev)->gen == 5)
 922 #define IS_GEN6(dev)    (INTEL_INFO(dev)->gen == 6)
 923
 924 #define HAS_BSD(dev)            (INTEL_INFO(dev)->has_bsd_ring)
 925 #define HAS_BLT(dev)            (INTEL_INFO(dev)->has_blt_ring)
 926 #define I915_NEED_GFX_HWS(dev)  (INTEL_INFO(dev)->need_gfx_hws)
 927
 928 #define HAS_OVERLAY(dev)                (INTEL_INFO(dev)->has_overlay)
 929 #define OVERLAY_NEEDS_PHYSICAL(dev)     (INTEL_INFO(dev)->overlay_needs_physical)
 930
 931 /* With the 945 and later, Y tiling got adjusted so that it was 32 128-byte
 932  * rows, which changed the alignment requirements and fence programming.
 933  */
 934 #define HAS_128_BYTE_Y_TILING(dev) (!IS_GEN2(dev) && !(IS_I915G(dev) || \
 935                                                       IS_I915GM(dev)))
 936 #define SUPPORTS_DIGITAL_OUTPUTS(dev)   (!IS_GEN2(dev) && !IS_PINEVIEW(dev))
 937 #define SUPPORTS_INTEGRATED_HDMI(dev)   (IS_G4X(dev) || IS_GEN5(dev))
 938 #define SUPPORTS_INTEGRATED_DP(dev)     (IS_G4X(dev) || IS_GEN5(dev))
 939 #define SUPPORTS_EDP(dev)               (IS_IRONLAKE_M(dev))
 940 #define SUPPORTS_TV(dev)                (INTEL_INFO(dev)->supports_tv)
 941 #define I915_HAS_HOTPLUG(dev)            (INTEL_INFO(dev)->has_hotplug)
 942 /* dsparb controlled by hw only */
 943 #define DSPARB_HWCONTROL(dev) (IS_G4X(dev) || IS_IRONLAKE(dev))
 944
 945 #define HAS_FW_BLC(dev) (INTEL_INFO(dev)->gen > 2)
 946 #define HAS_PIPE_CXSR(dev) (INTEL_INFO(dev)->has_pipe_cxsr)
 947 #define I915_HAS_FBC(dev) (INTEL_INFO(dev)->has_fbc)
 948
 949 #define HAS_PCH_SPLIT(dev) (IS_GEN5(dev) || IS_GEN6(dev))
 950 #define HAS_PIPE_CONTROL(dev) (IS_GEN5(dev) || IS_GEN6(dev))
 951
 952 #define INTEL_PCH_TYPE(dev) (((struct drm_i915_private *)(dev)->dev_private)->pch_type)
 953 #define HAS_PCH_CPT(dev) (INTEL_PCH_TYPE(dev) == PCH_CPT)
 954 #define HAS_PCH_IBX(dev) (INTEL_PCH_TYPE(dev) == PCH_IBX)
 955
 956 #include "i915_trace.h"
 957
 958 extern struct drm_ioctl_desc i915_ioctls[];
 959 extern int i915_max_ioctl;
 960 extern unsigned int i915_fbpercrtc;
 961 extern int i915_panel_ignore_lid;
 962 extern unsigned int i915_powersave;
 963 extern unsigned int i915_lvds_downclock;
 964 extern unsigned int i915_panel_use_ssc;
 965 extern int i915_vbt_sdvo_panel_type;
 966 extern unsigned int i915_enable_rc6;
 967
 968 extern int i915_suspend(struct drm_device *dev, pm_message_t state);
 969 extern int i915_resume(struct drm_device *dev);
 970 extern void i915_save_display(struct drm_device *dev);
 971 extern void i915_restore_display(struct drm_device *dev);
 972 extern int i915_master_create(struct drm_device *dev, struct drm_master *master);
 973 extern void i915_master_destroy(struct drm_device *dev, struct drm_master *master);
 974
 975                                 /* i915_dma.c */
 976 extern void i915_kernel_lost_context(struct drm_device * dev);
 977 extern int i915_driver_load(struct drm_device *, unsigned long flags);
 978 extern int i915_driver_unload(struct drm_device *);
 979 extern int i915_driver_open(struct drm_device *dev, struct drm_file *file_priv);
 980 extern void i915_driver_lastclose(struct drm_device * dev);
 981 extern void i915_driver_preclose(struct drm_device *dev,
 982                                  struct drm_file *file_priv);
 983 extern void i915_driver_postclose(struct drm_device *dev,
 984                                   struct drm_file *file_priv);
 985 extern int i915_driver_device_is_agp(struct drm_device * dev);
 986 extern long i915_compat_ioctl(struct file *filp, unsigned int cmd,
 987                               unsigned long arg);
 988 extern int i915_emit_box(struct drm_device *dev,
 989                          struct drm_clip_rect *box,
 990                          int DR1, int DR4);
 991 extern int i915_reset(struct drm_device *dev, u8 flags);
 992 extern unsigned long i915_chipset_val(struct drm_i915_private *dev_priv);
 993 extern unsigned long i915_mch_val(struct drm_i915_private *dev_priv);
 994 extern unsigned long i915_gfx_val(struct drm_i915_private *dev_priv);
 995 extern void i915_update_gfx_val(struct drm_i915_private *dev_priv);
 996
 997
 998 /* i915_irq.c */
 999 void i915_hangcheck_elapsed(unsigned long data);
1000 void i915_handle_error(struct drm_device *dev, bool wedged);
1001 extern int i915_irq_emit(struct drm_device *dev, void *data,
1002                          struct drm_file *file_priv);
1003 extern int i915_irq_wait(struct drm_device *dev, void *data,
1004                          struct drm_file *file_priv);
1005
1006 extern irqreturn_t i915_driver_irq_handler(DRM_IRQ_ARGS);
1007 extern void i915_driver_irq_preinstall(struct drm_device * dev);
1008 extern int i915_driver_irq_postinstall(struct drm_device *dev);
1009 extern void i915_driver_irq_uninstall(struct drm_device * dev);
1010 extern int i915_vblank_pipe_set(struct drm_device *dev, void *data,
1011                                 struct drm_file *file_priv);
1012 extern int i915_vblank_pipe_get(struct drm_device *dev, void *data,
1013                                 struct drm_file *file_priv);
1014 extern int i915_enable_vblank(struct drm_device *dev, int crtc);
1015 extern void i915_disable_vblank(struct drm_device *dev, int crtc);
1016 extern u32 i915_get_vblank_counter(struct drm_device *dev, int crtc);
1017 extern u32 gm45_get_vblank_counter(struct drm_device *dev, int crtc);
1018 extern int i915_vblank_swap(struct drm_device *dev, void *data,
1019                             struct drm_file *file_priv);
1020
1021 void
1022 i915_enable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
1023
1024 void
1025 i915_disable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
1026
1027 void intel_enable_asle (struct drm_device *dev);
1028 int i915_get_vblank_timestamp(struct drm_device *dev, int crtc,
1029                               int *max_error,
1030                               struct timeval *vblank_time,
1031                               unsigned flags);
1032
1033 int i915_get_crtc_scanoutpos(struct drm_device *dev, int pipe,
1034                              int *vpos, int *hpos);
1035
1036 #ifdef CONFIG_DEBUG_FS
1037 extern void i915_destroy_error_state(struct drm_device *dev);
1038 #else
1039 #define i915_destroy_error_state(x)
1040 #endif
1041
1042
1043 /* i915_mem.c */
1044 extern int i915_mem_alloc(struct drm_device *dev, void *data,
1045                           struct drm_file *file_priv);
1046 extern int i915_mem_free(struct drm_device *dev, void *data,
1047                          struct drm_file *file_priv);
1048 extern int i915_mem_init_heap(struct drm_device *dev, void *data,
1049                               struct drm_file *file_priv);
1050 extern int i915_mem_destroy_heap(struct drm_device *dev, void *data,
1051                                  struct drm_file *file_priv);
1052 extern void i915_mem_takedown(struct mem_block **heap);
1053 extern void i915_mem_release(struct drm_device * dev,
1054                              struct drm_file *file_priv, struct mem_block *heap);
1055 /* i915_gem.c */
1056 int i915_gem_init_ioctl(struct drm_device *dev, void *data,
1057                         struct drm_file *file_priv);
1058 int i915_gem_create_ioctl(struct drm_device *dev, void *data,
1059                           struct drm_file *file_priv);
1060 int i915_gem_pread_ioctl(struct drm_device *dev, void *data,
1061                          struct drm_file *file_priv);
1062 int i915_gem_pwrite_ioctl(struct drm_device *dev, void *data,
1063                           struct drm_file *file_priv);
1064 int i915_gem_mmap_ioctl(struct drm_device *dev, void *data,
1065                         struct drm_file *file_priv);
1066 int i915_gem_mmap_gtt_ioctl(struct drm_device *dev, void *data,
1067                         struct drm_file *file_priv);
1068 int i915_gem_set_domain_ioctl(struct drm_device *dev, void *data,
1069                               struct drm_file *file_priv);
1070 int i915_gem_sw_finish_ioctl(struct drm_device *dev, void *data,
1071                              struct drm_file *file_priv);
1072 int i915_gem_execbuffer(struct drm_device *dev, void *data,
1073                         struct drm_file *file_priv);
1074 int i915_gem_execbuffer2(struct drm_device *dev, void *data,
1075                          struct drm_file *file_priv);
1076 int i915_gem_pin_ioctl(struct drm_device *dev, void *data,
1077                        struct drm_file *file_priv);
1078 int i915_gem_unpin_ioctl(struct drm_device *dev, void *data,
1079                          struct drm_file *file_priv);
1080 int i915_gem_busy_ioctl(struct drm_device *dev, void *data,
1081                         struct drm_file *file_priv);
1082 int i915_gem_throttle_ioctl(struct drm_device *dev, void *data,
1083                             struct drm_file *file_priv);
1084 int i915_gem_madvise_ioctl(struct drm_device *dev, void *data,
1085                            struct drm_file *file_priv);
1086 int i915_gem_entervt_ioctl(struct drm_device *dev, void *data,
1087                            struct drm_file *file_priv);
1088 int i915_gem_leavevt_ioctl(struct drm_device *dev, void *data,
1089                            struct drm_file *file_priv);
1090 int i915_gem_set_tiling(struct drm_device *dev, void *data,
1091                         struct drm_file *file_priv);
1092 int i915_gem_get_tiling(struct drm_device *dev, void *data,
1093                         struct drm_file *file_priv);
1094 int i915_gem_get_aperture_ioctl(struct drm_device *dev, void *data,
1095                                 struct drm_file *file_priv);
1096 void i915_gem_load(struct drm_device *dev);
1097 int i915_gem_init_object(struct drm_gem_object *obj);
1098 int __must_check i915_gem_flush_ring(struct intel_ring_buffer *ring,
1099                                      uint32_t invalidate_domains,
1100                                      uint32_t flush_domains);
1101 struct drm_i915_gem_object *i915_gem_alloc_object(struct drm_device *dev,
1102                                                   size_t size);
1103 void i915_gem_free_object(struct drm_gem_object *obj);
1104 int __must_check i915_gem_object_pin(struct drm_i915_gem_object *obj,
1105                                      uint32_t alignment,
1106                                      bool map_and_fenceable);
1107 void i915_gem_object_unpin(struct drm_i915_gem_object *obj);
1108 int __must_check i915_gem_object_unbind(struct drm_i915_gem_object *obj);
1109 void i915_gem_release_mmap(struct drm_i915_gem_object *obj);
1110 void i915_gem_lastclose(struct drm_device *dev);
1111
1112 int __must_check i915_mutex_lock_interruptible(struct drm_device *dev);
1113 int __must_check i915_gem_object_wait_rendering(struct drm_i915_gem_object *obj,
1114                                                 bool interruptible);
1115 void i915_gem_object_move_to_active(struct drm_i915_gem_object *obj,
1116                                     struct intel_ring_buffer *ring,
1117                                     u32 seqno);
1118
1119 /**
1120  * Returns true if seq1 is later than seq2.
1121  */
1122 static inline bool
1123 i915_seqno_passed(uint32_t seq1, uint32_t seq2)
1124 {
1125         return (int32_t)(seq1 - seq2) >= 0;
1126 }
1127
1128 static inline u32
1129 i915_gem_next_request_seqno(struct intel_ring_buffer *ring)
1130 {
1131         drm_i915_private_t *dev_priv = ring->dev->dev_private;
1132         return ring->outstanding_lazy_request = dev_priv->next_seqno;
1133 }
1134
1135 int __must_check i915_gem_object_get_fence(struct drm_i915_gem_object *obj,
1136                                            struct intel_ring_buffer *pipelined,
1137                                            bool interruptible);
1138 int __must_check i915_gem_object_put_fence(struct drm_i915_gem_object *obj);
1139
1140 void i915_gem_retire_requests(struct drm_device *dev);
1141 void i915_gem_reset(struct drm_device *dev);
1142 void i915_gem_clflush_object(struct drm_i915_gem_object *obj);
1143 int __must_check i915_gem_object_set_domain(struct drm_i915_gem_object *obj,
1144                                             uint32_t read_domains,
1145                                             uint32_t write_domain);
1146 int __must_check i915_gem_object_flush_gpu(struct drm_i915_gem_object *obj,
1147                                            bool interruptible);
1148 int __must_check i915_gem_init_ringbuffer(struct drm_device *dev);
1149 void i915_gem_cleanup_ringbuffer(struct drm_device *dev);
1150 void i915_gem_do_init(struct drm_device *dev,
1151                       unsigned long start,
1152                       unsigned long mappable_end,
1153                       unsigned long end);
1154 int __must_check i915_gpu_idle(struct drm_device *dev);
1155 int __must_check i915_gem_idle(struct drm_device *dev);
1156 int __must_check i915_add_request(struct intel_ring_buffer *ring,
1157                                   struct drm_file *file,
1158                                   struct drm_i915_gem_request *request);
1159 int __must_check i915_wait_request(struct intel_ring_buffer *ring,
1160                                    uint32_t seqno,
1161                                    bool interruptible);
1162 int i915_gem_fault(struct vm_area_struct *vma, struct vm_fault *vmf);
1163 int __must_check
1164 i915_gem_object_set_to_gtt_domain(struct drm_i915_gem_object *obj,
1165                                   bool write);
1166 int __must_check
1167 i915_gem_object_set_to_display_plane(struct drm_i915_gem_object *obj,
1168                                      struct intel_ring_buffer *pipelined);
1169 int i915_gem_attach_phys_object(struct drm_device *dev,
1170                                 struct drm_i915_gem_object *obj,
1171                                 int id,
1172                                 int align);
1173 void i915_gem_detach_phys_object(struct drm_device *dev,
1174                                  struct drm_i915_gem_object *obj);
1175 void i915_gem_free_all_phys_object(struct drm_device *dev);
1176 void i915_gem_release(struct drm_device *dev, struct drm_file *file);
1177
1178 /* i915_gem_gtt.c */
1179 void i915_gem_restore_gtt_mappings(struct drm_device *dev);
1180 int __must_check i915_gem_gtt_bind_object(struct drm_i915_gem_object *obj);
1181 void i915_gem_gtt_unbind_object(struct drm_i915_gem_object *obj);
1182
1183 /* i915_gem_evict.c */
1184 int __must_check i915_gem_evict_something(struct drm_device *dev, int min_size,
1185                                           unsigned alignment, bool mappable);
1186 int __must_check i915_gem_evict_everything(struct drm_device *dev,
1187                                            bool purgeable_only);
1188 int __must_check i915_gem_evict_inactive(struct drm_device *dev,
1189                                          bool purgeable_only);
1190
1191 /* i915_gem_tiling.c */
1192 void i915_gem_detect_bit_6_swizzle(struct drm_device *dev);
1193 void i915_gem_object_do_bit_17_swizzle(struct drm_i915_gem_object *obj);
1194 void i915_gem_object_save_bit_17_swizzle(struct drm_i915_gem_object *obj);
1195
1196 /* i915_gem_debug.c */
1197 void i915_gem_dump_object(struct drm_i915_gem_object *obj, int len,
1198                           const char *where, uint32_t mark);
1199 #if WATCH_LISTS
1200 int i915_verify_lists(struct drm_device *dev);
1201 #else
1202 #define i915_verify_lists(dev) 0
1203 #endif
1204 void i915_gem_object_check_coherency(struct drm_i915_gem_object *obj,
1205                                      int handle);
1206 void i915_gem_dump_object(struct drm_i915_gem_object *obj, int len,
1207                           const char *where, uint32_t mark);
1208
1209 /* i915_debugfs.c */
1210 int i915_debugfs_init(struct drm_minor *minor);
1211 void i915_debugfs_cleanup(struct drm_minor *minor);
1212
1213 /* i915_suspend.c */
1214 extern int i915_save_state(struct drm_device *dev);
1215 extern int i915_restore_state(struct drm_device *dev);
1216
1217 /* i915_suspend.c */
1218 extern int i915_save_state(struct drm_device *dev);
1219 extern int i915_restore_state(struct drm_device *dev);
1220
1221 /* intel_i2c.c */
1222 extern int intel_setup_gmbus(struct drm_device *dev);
1223 extern void intel_teardown_gmbus(struct drm_device *dev);
1224 extern void intel_gmbus_set_speed(struct i2c_adapter *adapter, int speed);
1225 extern void intel_gmbus_force_bit(struct i2c_adapter *adapter, bool force_bit);
1226 extern inline bool intel_gmbus_is_forced_bit(struct i2c_adapter *adapter)
1227 {
1228         return container_of(adapter, struct intel_gmbus, adapter)->force_bit;
1229 }
1230 extern void intel_i2c_reset(struct drm_device *dev);
1231
1232 /* intel_opregion.c */
1233 extern int intel_opregion_setup(struct drm_device *dev);
1234 #ifdef CONFIG_ACPI
1235 extern void intel_opregion_init(struct drm_device *dev);
1236 extern void intel_opregion_fini(struct drm_device *dev);
1237 extern void intel_opregion_asle_intr(struct drm_device *dev);
1238 extern void intel_opregion_gse_intr(struct drm_device *dev);
1239 extern void intel_opregion_enable_asle(struct drm_device *dev);
1240 #else
1241 static inline void intel_opregion_init(struct drm_device *dev) { return; }
1242 static inline void intel_opregion_fini(struct drm_device *dev) { return; }
1243 static inline void intel_opregion_asle_intr(struct drm_device *dev) { return; }
1244 static inline void intel_opregion_gse_intr(struct drm_device *dev) { return; }
1245 static inline void intel_opregion_enable_asle(struct drm_device *dev) { return; }
1246 #endif
1247
1248 /* intel_acpi.c */
1249 #ifdef CONFIG_ACPI
1250 extern void intel_register_dsm_handler(void);
1251 extern void intel_unregister_dsm_handler(void);
1252 #else
1253 static inline void intel_register_dsm_handler(void) { return; }
1254 static inline void intel_unregister_dsm_handler(void) { return; }
1255 #endif /* CONFIG_ACPI */
1256
1257 /* modesetting */
1258 extern void intel_modeset_init(struct drm_device *dev);
1259 extern void intel_modeset_cleanup(struct drm_device *dev);
1260 extern int intel_modeset_vga_set_state(struct drm_device *dev, bool state);
1261 extern void i8xx_disable_fbc(struct drm_device *dev);
1262 extern void g4x_disable_fbc(struct drm_device *dev);
1263 extern void ironlake_disable_fbc(struct drm_device *dev);
1264 extern void intel_disable_fbc(struct drm_device *dev);
1265 extern void intel_enable_fbc(struct drm_crtc *crtc, unsigned long interval);
1266 extern bool intel_fbc_enabled(struct drm_device *dev);
1267 extern bool ironlake_set_drps(struct drm_device *dev, u8 val);
1268 extern void ironlake_enable_rc6(struct drm_device *dev);
1269 extern void gen6_set_rps(struct drm_device *dev, u8 val);
1270 extern void intel_detect_pch (struct drm_device *dev);
1271 extern int intel_trans_dp_port_sel (struct drm_crtc *crtc);
1272
1273 /* overlay */
1274 #ifdef CONFIG_DEBUG_FS
1275 extern struct intel_overlay_error_state *intel_overlay_capture_error_state(struct drm_device *dev);
1276 extern void intel_overlay_print_error_state(struct seq_file *m, struct intel_overlay_error_state *error);
1277
1278 extern struct intel_display_error_state *intel_display_capture_error_state(struct drm_device *dev);
1279 extern void intel_display_print_error_state(struct seq_file *m,
1280                                             struct drm_device *dev,
1281                                             struct intel_display_error_state *error);
1282 #endif
1283
1284 #define LP_RING(d) (&((struct drm_i915_private *)(d))->ring[RCS])
1285
1286 #define BEGIN_LP_RING(n) \
1287         intel_ring_begin(LP_RING(dev_priv), (n))
1288
1289 #define OUT_RING(x) \
1290         intel_ring_emit(LP_RING(dev_priv), x)
1291
1292 #define ADVANCE_LP_RING() \
1293         intel_ring_advance(LP_RING(dev_priv))
1294
1295 /**
1296  * Lock test for when it's just for synchronization of ring access.
1297  *
1298  * In that case, we don't need to do it when GEM is initialized as nobody else
1299  * has access to the ring.
1300  */
1301 #define RING_LOCK_TEST_WITH_RETURN(dev, file) do {                      \
1302         if (LP_RING(dev->dev_private)->obj == NULL)                     \
1303                 LOCK_TEST_WITH_RETURN(dev, file);                       \
1304 } while (0)
1305
1306
1307 #define __i915_read(x, y) \
1308 static inline u##x i915_read##x(struct drm_i915_private *dev_priv, u32 reg) { \
1309         u##x val = read##y(dev_priv->regs + reg); \
1310         trace_i915_reg_rw(false, reg, val, sizeof(val)); \
1311         return val; \
1312 }
1313 __i915_read(8, b)
1314 __i915_read(16, w)
1315 __i915_read(32, l)
1316 __i915_read(64, q)
1317 #undef __i915_read
1318
1319 #define __i915_write(x, y) \
1320 static inline void i915_write##x(struct drm_i915_private *dev_priv, u32 reg, u##x val) { \
1321         trace_i915_reg_rw(true, reg, val, sizeof(val)); \
1322         write##y(val, dev_priv->regs + reg); \
1323 }
1324 __i915_write(8, b)
1325 __i915_write(16, w)
1326 __i915_write(32, l)
1327 __i915_write(64, q)
1328 #undef __i915_write
1329
1330 #define I915_READ8(reg)         i915_read8(dev_priv, (reg))
1331 #define I915_WRITE8(reg, val)   i915_write8(dev_priv, (reg), (val))
1332
1333 #define I915_READ16(reg)        i915_read16(dev_priv, (reg))
1334 #define I915_WRITE16(reg, val)  i915_write16(dev_priv, (reg), (val))
1335 #define I915_READ16_NOTRACE(reg)        readw(dev_priv->regs + (reg))
1336 #define I915_WRITE16_NOTRACE(reg, val)  writew(val, dev_priv->regs + (reg))
1337
1338 #define I915_READ(reg)          i915_read32(dev_priv, (reg))
1339 #define I915_WRITE(reg, val)    i915_write32(dev_priv, (reg), (val))
1340 #define I915_READ_NOTRACE(reg)          readl(dev_priv->regs + (reg))
1341 #define I915_WRITE_NOTRACE(reg, val)    writel(val, dev_priv->regs + (reg))
1342
1343 #define I915_WRITE64(reg, val)  i915_write64(dev_priv, (reg), (val))
1344 #define I915_READ64(reg)        i915_read64(dev_priv, (reg))
1345
1346 #define POSTING_READ(reg)       (void)I915_READ_NOTRACE(reg)
1347 #define POSTING_READ16(reg)     (void)I915_READ16_NOTRACE(reg)
1348
1349
1350 /* On SNB platform, before reading ring registers forcewake bit
1351  * must be set to prevent GT core from power down and stale values being
1352  * returned.
1353  */
1354 void __gen6_force_wake_get(struct drm_i915_private *dev_priv);
1355 void __gen6_force_wake_put (struct drm_i915_private *dev_priv);
1356 static inline u32 i915_safe_read(struct drm_i915_private *dev_priv, u32 reg)
1357 {
1358         u32 val;
1359
1360         if (dev_priv->info->gen >= 6) {
1361                 __gen6_force_wake_get(dev_priv);
1362                 val = I915_READ(reg);
1363                 __gen6_force_wake_put(dev_priv);
1364         } else
1365                 val = I915_READ(reg);
1366
1367         return val;
1368 }
1369
1370 #endif