arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27
  28 #include "x86.h"
  29 #include "tss.h"
  30
  31 /*
  32  * Operand types
  33  */
  34 #define OpNone             0ull
  35 #define OpImplicit         1ull  /* No generic decode */
  36 #define OpReg              2ull  /* Register */
  37 #define OpMem              3ull  /* Memory */
  38 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  39 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  40 #define OpMem64            6ull  /* Memory, 64-bit */
  41 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  42 #define OpDX               8ull  /* DX register */
  43 #define OpCL               9ull  /* CL register (for shifts) */
  44 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  45 #define OpOne             11ull  /* Implied 1 */
  46 #define OpImm             12ull  /* Sign extended immediate */
  47 #define OpMem16           13ull  /* Memory operand (16-bit). */
  48 #define OpMem32           14ull  /* Memory operand (32-bit). */
  49 #define OpImmU            15ull  /* Immediate operand, zero extended */
  50 #define OpSI              16ull  /* SI/ESI/RSI */
  51 #define OpImmFAddr        17ull  /* Immediate far address */
  52 #define OpMemFAddr        18ull  /* Far address in memory */
  53 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  54 #define OpES              20ull  /* ES */
  55 #define OpCS              21ull  /* CS */
  56 #define OpSS              22ull  /* SS */
  57 #define OpDS              23ull  /* DS */
  58 #define OpFS              24ull  /* FS */
  59 #define OpGS              25ull  /* GS */
  60
  61 #define OpBits             5  /* Width of operand field */
  62 #define OpMask             ((1ull << OpBits) - 1)
  63
  64 /*
  65  * Opcode effective-address decode tables.
  66  * Note that we only emulate instructions that have at least one memory
  67  * operand (excluding implicit stack references). We assume that stack
  68  * references and instruction fetches will never occur in special memory
  69  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  70  * not be handled.
  71  */
  72
  73 /* Operand sizes: 8-bit operands or specified/overridden size. */
  74 #define ByteOp      (1<<0)      /* 8-bit operands. */
  75 /* Destination operand type. */
  76 #define DstShift    1
  77 #define ImplicitOps (OpImplicit << DstShift)
  78 #define DstReg      (OpReg << DstShift)
  79 #define DstMem      (OpMem << DstShift)
  80 #define DstAcc      (OpAcc << DstShift)
  81 #define DstDI       (OpDI << DstShift)
  82 #define DstMem64    (OpMem64 << DstShift)
  83 #define DstImmUByte (OpImmUByte << DstShift)
  84 #define DstDX       (OpDX << DstShift)
  85 #define DstMask     (OpMask << DstShift)
  86 /* Source operand type. */
  87 #define SrcShift    6
  88 #define SrcNone     (OpNone << SrcShift)
  89 #define SrcReg      (OpReg << SrcShift)
  90 #define SrcMem      (OpMem << SrcShift)
  91 #define SrcMem16    (OpMem16 << SrcShift)
  92 #define SrcMem32    (OpMem32 << SrcShift)
  93 #define SrcImm      (OpImm << SrcShift)
  94 #define SrcImmByte  (OpImmByte << SrcShift)
  95 #define SrcOne      (OpOne << SrcShift)
  96 #define SrcImmUByte (OpImmUByte << SrcShift)
  97 #define SrcImmU     (OpImmU << SrcShift)
  98 #define SrcSI       (OpSI << SrcShift)
  99 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 100 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 101 #define SrcAcc      (OpAcc << SrcShift)
 102 #define SrcImmU16   (OpImmU16 << SrcShift)
 103 #define SrcDX       (OpDX << SrcShift)
 104 #define SrcMask     (OpMask << SrcShift)
 105 #define BitOp       (1<<11)
 106 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 107 #define String      (1<<13)     /* String instruction (rep capable) */
 108 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 109 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 110 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 111 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 112 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 113 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 114 #define Sse         (1<<18)     /* SSE Vector instruction */
 115 /* Generic ModRM decode. */
 116 #define ModRM       (1<<19)
 117 /* Destination is only written; never read. */
 118 #define Mov         (1<<20)
 119 /* Misc flags */
 120 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 121 #define VendorSpecific (1<<22) /* Vendor specific instruction */
 122 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 123 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 124 #define Undefined   (1<<25) /* No Such Instruction */
 125 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 126 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 127 #define No64        (1<<28)
 128 /* Source 2 operand type */
 129 #define Src2Shift   (29)
 130 #define Src2None    (OpNone << Src2Shift)
 131 #define Src2CL      (OpCL << Src2Shift)
 132 #define Src2ImmByte (OpImmByte << Src2Shift)
 133 #define Src2One     (OpOne << Src2Shift)
 134 #define Src2Imm     (OpImm << Src2Shift)
 135 #define Src2ES      (OpES << Src2Shift)
 136 #define Src2CS      (OpCS << Src2Shift)
 137 #define Src2SS      (OpSS << Src2Shift)
 138 #define Src2DS      (OpDS << Src2Shift)
 139 #define Src2FS      (OpFS << Src2Shift)
 140 #define Src2GS      (OpGS << Src2Shift)
 141 #define Src2Mask    (OpMask << Src2Shift)
 142
 143 #define X2(x...) x, x
 144 #define X3(x...) X2(x), x
 145 #define X4(x...) X2(x), X2(x)
 146 #define X5(x...) X4(x), x
 147 #define X6(x...) X4(x), X2(x)
 148 #define X7(x...) X4(x), X3(x)
 149 #define X8(x...) X4(x), X4(x)
 150 #define X16(x...) X8(x), X8(x)
 151
 152 struct opcode {
 153         u64 flags : 56;
 154         u64 intercept : 8;
 155         union {
 156                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 157                 struct opcode *group;
 158                 struct group_dual *gdual;
 159                 struct gprefix *gprefix;
 160         } u;
 161         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 162 };
 163
 164 struct group_dual {
 165         struct opcode mod012[8];
 166         struct opcode mod3[8];
 167 };
 168
 169 struct gprefix {
 170         struct opcode pfx_no;
 171         struct opcode pfx_66;
 172         struct opcode pfx_f2;
 173         struct opcode pfx_f3;
 174 };
 175
 176 /* EFLAGS bit definitions. */
 177 #define EFLG_ID (1<<21)
 178 #define EFLG_VIP (1<<20)
 179 #define EFLG_VIF (1<<19)
 180 #define EFLG_AC (1<<18)
 181 #define EFLG_VM (1<<17)
 182 #define EFLG_RF (1<<16)
 183 #define EFLG_IOPL (3<<12)
 184 #define EFLG_NT (1<<14)
 185 #define EFLG_OF (1<<11)
 186 #define EFLG_DF (1<<10)
 187 #define EFLG_IF (1<<9)
 188 #define EFLG_TF (1<<8)
 189 #define EFLG_SF (1<<7)
 190 #define EFLG_ZF (1<<6)
 191 #define EFLG_AF (1<<4)
 192 #define EFLG_PF (1<<2)
 193 #define EFLG_CF (1<<0)
 194
 195 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 196 #define EFLG_RESERVED_ONE_MASK 2
 197
 198 /*
 199  * Instruction emulation:
 200  * Most instructions are emulated directly via a fragment of inline assembly
 201  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 202  * any modified flags.
 203  */
 204
 205 #if defined(CONFIG_X86_64)
 206 #define _LO32 "k"               /* force 32-bit operand */
 207 #define _STK  "%%rsp"           /* stack pointer */
 208 #elif defined(__i386__)
 209 #define _LO32 ""                /* force 32-bit operand */
 210 #define _STK  "%%esp"           /* stack pointer */
 211 #endif
 212
 213 /*
 214  * These EFLAGS bits are restored from saved value during emulation, and
 215  * any changes are written back to the saved value after emulation.
 216  */
 217 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 218
 219 /* Before executing instruction: restore necessary bits in EFLAGS. */
 220 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 221         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 222         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 223         "push %"_tmp"; "                                                \
 224         "push %"_tmp"; "                                                \
 225         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 226         "andl %"_LO32 _tmp",("_STK"); "                                 \
 227         "pushf; "                                                       \
 228         "notl %"_LO32 _tmp"; "                                          \
 229         "andl %"_LO32 _tmp",("_STK"); "                                 \
 230         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 231         "pop  %"_tmp"; "                                                \
 232         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 233         "popf; "                                                        \
 234         "pop  %"_sav"; "
 235
 236 /* After executing instruction: write-back necessary bits in EFLAGS. */
 237 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 238         /* _sav |= EFLAGS & _msk; */            \
 239         "pushf; "                               \
 240         "pop  %"_tmp"; "                        \
 241         "andl %"_msk",%"_LO32 _tmp"; "          \
 242         "orl  %"_LO32 _tmp",%"_sav"; "
 243
 244 #ifdef CONFIG_X86_64
 245 #define ON64(x) x
 246 #else
 247 #define ON64(x)
 248 #endif
 249
 250 #define ____emulate_2op(ctxt, _op, _x, _y, _suffix, _dsttype)   \
 251         do {                                                            \
 252                 __asm__ __volatile__ (                                  \
 253                         _PRE_EFLAGS("0", "4", "2")                      \
 254                         _op _suffix " %"_x"3,%1; "                      \
 255                         _POST_EFLAGS("0", "4", "2")                     \
 256                         : "=m" ((ctxt)->eflags),                        \
 257                           "+q" (*(_dsttype*)&(ctxt)->dst.val),          \
 258                           "=&r" (_tmp)                                  \
 259                         : _y ((ctxt)->src.val), "i" (EFLAGS_MASK));     \
 260         } while (0)
 261
 262
 263 /* Raw emulation: instruction has two explicit operands. */
 264 #define __emulate_2op_nobyte(ctxt,_op,_wx,_wy,_lx,_ly,_qx,_qy)          \
 265         do {                                                            \
 266                 unsigned long _tmp;                                     \
 267                                                                         \
 268                 switch ((ctxt)->dst.bytes) {                            \
 269                 case 2:                                                 \
 270                         ____emulate_2op(ctxt,_op,_wx,_wy,"w",u16);      \
 271                         break;                                          \
 272                 case 4:                                                 \
 273                         ____emulate_2op(ctxt,_op,_lx,_ly,"l",u32);      \
 274                         break;                                          \
 275                 case 8:                                                 \
 276                         ON64(____emulate_2op(ctxt,_op,_qx,_qy,"q",u64)); \
 277                         break;                                          \
 278                 }                                                       \
 279         } while (0)
 280
 281 #define __emulate_2op(ctxt,_op,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy)              \
 282         do {                                                                 \
 283                 unsigned long _tmp;                                          \
 284                 switch ((ctxt)->dst.bytes) {                                 \
 285                 case 1:                                                      \
 286                         ____emulate_2op(ctxt,_op,_bx,_by,"b",u8);            \
 287                         break;                                               \
 288                 default:                                                     \
 289                         __emulate_2op_nobyte(ctxt, _op,                      \
 290                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 291                         break;                                               \
 292                 }                                                            \
 293         } while (0)
 294
 295 /* Source operand is byte-sized and may be restricted to just %cl. */
 296 #define emulate_2op_SrcB(ctxt, _op)                                     \
 297         __emulate_2op(ctxt, _op, "b", "c", "b", "c", "b", "c", "b", "c")
 298
 299 /* Source operand is byte, word, long or quad sized. */
 300 #define emulate_2op_SrcV(ctxt, _op)                                     \
 301         __emulate_2op(ctxt, _op, "b", "q", "w", "r", _LO32, "r", "", "r")
 302
 303 /* Source operand is word, long or quad sized. */
 304 #define emulate_2op_SrcV_nobyte(ctxt, _op)                              \
 305         __emulate_2op_nobyte(ctxt, _op, "w", "r", _LO32, "r", "", "r")
 306
 307 /* Instruction has three operands and one operand is stored in ECX register */
 308 #define __emulate_2op_cl(ctxt, _op, _suffix, _type)             \
 309         do {                                                            \
 310                 unsigned long _tmp;                                     \
 311                 _type _clv  = (ctxt)->src2.val;                         \
 312                 _type _srcv = (ctxt)->src.val;                          \
 313                 _type _dstv = (ctxt)->dst.val;                          \
 314                                                                         \
 315                 __asm__ __volatile__ (                                  \
 316                         _PRE_EFLAGS("0", "5", "2")                      \
 317                         _op _suffix " %4,%1 \n"                         \
 318                         _POST_EFLAGS("0", "5", "2")                     \
 319                         : "=m" ((ctxt)->eflags), "+r" (_dstv), "=&r" (_tmp) \
 320                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)   \
 321                         );                                              \
 322                                                                         \
 323                 (ctxt)->src2.val  = (unsigned long) _clv;               \
 324                 (ctxt)->src2.val = (unsigned long) _srcv;               \
 325                 (ctxt)->dst.val = (unsigned long) _dstv;                \
 326         } while (0)
 327
 328 #define emulate_2op_cl(ctxt, _op)                                       \
 329         do {                                                            \
 330                 switch ((ctxt)->dst.bytes) {                            \
 331                 case 2:                                                 \
 332                         __emulate_2op_cl(ctxt, _op, "w", u16);          \
 333                         break;                                          \
 334                 case 4:                                                 \
 335                         __emulate_2op_cl(ctxt, _op, "l", u32);          \
 336                         break;                                          \
 337                 case 8:                                                 \
 338                         ON64(__emulate_2op_cl(ctxt, _op, "q", ulong));  \
 339                         break;                                          \
 340                 }                                                       \
 341         } while (0)
 342
 343 #define __emulate_1op(ctxt, _op, _suffix)                               \
 344         do {                                                            \
 345                 unsigned long _tmp;                                     \
 346                                                                         \
 347                 __asm__ __volatile__ (                                  \
 348                         _PRE_EFLAGS("0", "3", "2")                      \
 349                         _op _suffix " %1; "                             \
 350                         _POST_EFLAGS("0", "3", "2")                     \
 351                         : "=m" ((ctxt)->eflags), "+m" ((ctxt)->dst.val), \
 352                           "=&r" (_tmp)                                  \
 353                         : "i" (EFLAGS_MASK));                           \
 354         } while (0)
 355
 356 /* Instruction has only one explicit operand (no source operand). */
 357 #define emulate_1op(ctxt, _op)                                          \
 358         do {                                                            \
 359                 switch ((ctxt)->dst.bytes) {                            \
 360                 case 1: __emulate_1op(ctxt, _op, "b"); break;           \
 361                 case 2: __emulate_1op(ctxt, _op, "w"); break;           \
 362                 case 4: __emulate_1op(ctxt, _op, "l"); break;           \
 363                 case 8: ON64(__emulate_1op(ctxt, _op, "q")); break;     \
 364                 }                                                       \
 365         } while (0)
 366
 367 #define __emulate_1op_rax_rdx(ctxt, _op, _suffix, _ex)                  \
 368         do {                                                            \
 369                 unsigned long _tmp;                                     \
 370                 ulong *rax = &(ctxt)->regs[VCPU_REGS_RAX];              \
 371                 ulong *rdx = &(ctxt)->regs[VCPU_REGS_RDX];              \
 372                                                                         \
 373                 __asm__ __volatile__ (                                  \
 374                         _PRE_EFLAGS("0", "5", "1")                      \
 375                         "1: \n\t"                                       \
 376                         _op _suffix " %6; "                             \
 377                         "2: \n\t"                                       \
 378                         _POST_EFLAGS("0", "5", "1")                     \
 379                         ".pushsection .fixup,\"ax\" \n\t"               \
 380                         "3: movb $1, %4 \n\t"                           \
 381                         "jmp 2b \n\t"                                   \
 382                         ".popsection \n\t"                              \
 383                         _ASM_EXTABLE(1b, 3b)                            \
 384                         : "=m" ((ctxt)->eflags), "=&r" (_tmp),          \
 385                           "+a" (*rax), "+d" (*rdx), "+qm"(_ex)          \
 386                         : "i" (EFLAGS_MASK), "m" ((ctxt)->src.val),     \
 387                           "a" (*rax), "d" (*rdx));                      \
 388         } while (0)
 389
 390 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
 391 #define emulate_1op_rax_rdx(ctxt, _op, _ex)     \
 392         do {                                                            \
 393                 switch((ctxt)->src.bytes) {                             \
 394                 case 1:                                                 \
 395                         __emulate_1op_rax_rdx(ctxt, _op, "b", _ex);     \
 396                         break;                                          \
 397                 case 2:                                                 \
 398                         __emulate_1op_rax_rdx(ctxt, _op, "w", _ex);     \
 399                         break;                                          \
 400                 case 4:                                                 \
 401                         __emulate_1op_rax_rdx(ctxt, _op, "l", _ex);     \
 402                         break;                                          \
 403                 case 8: ON64(                                           \
 404                         __emulate_1op_rax_rdx(ctxt, _op, "q", _ex));    \
 405                         break;                                          \
 406                 }                                                       \
 407         } while (0)
 408
 409 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 410                                     enum x86_intercept intercept,
 411                                     enum x86_intercept_stage stage)
 412 {
 413         struct x86_instruction_info info = {
 414                 .intercept  = intercept,
 415                 .rep_prefix = ctxt->rep_prefix,
 416                 .modrm_mod  = ctxt->modrm_mod,
 417                 .modrm_reg  = ctxt->modrm_reg,
 418                 .modrm_rm   = ctxt->modrm_rm,
 419                 .src_val    = ctxt->src.val64,
 420                 .src_bytes  = ctxt->src.bytes,
 421                 .dst_bytes  = ctxt->dst.bytes,
 422                 .ad_bytes   = ctxt->ad_bytes,
 423                 .next_rip   = ctxt->eip,
 424         };
 425
 426         return ctxt->ops->intercept(ctxt, &info, stage);
 427 }
 428
 429 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 430 {
 431         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 432 }
 433
 434 /* Access/update address held in a register, based on addressing mode. */
 435 static inline unsigned long
 436 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 437 {
 438         if (ctxt->ad_bytes == sizeof(unsigned long))
 439                 return reg;
 440         else
 441                 return reg & ad_mask(ctxt);
 442 }
 443
 444 static inline unsigned long
 445 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 446 {
 447         return address_mask(ctxt, reg);
 448 }
 449
 450 static inline void
 451 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 452 {
 453         if (ctxt->ad_bytes == sizeof(unsigned long))
 454                 *reg += inc;
 455         else
 456                 *reg = (*reg & ~ad_mask(ctxt)) | ((*reg + inc) & ad_mask(ctxt));
 457 }
 458
 459 static u32 desc_limit_scaled(struct desc_struct *desc)
 460 {
 461         u32 limit = get_desc_limit(desc);
 462
 463         return desc->g ? (limit << 12) | 0xfff : limit;
 464 }
 465
 466 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
 467 {
 468         ctxt->has_seg_override = true;
 469         ctxt->seg_override = seg;
 470 }
 471
 472 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 473 {
 474         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 475                 return 0;
 476
 477         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 478 }
 479
 480 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
 481 {
 482         if (!ctxt->has_seg_override)
 483                 return 0;
 484
 485         return ctxt->seg_override;
 486 }
 487
 488 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 489                              u32 error, bool valid)
 490 {
 491         ctxt->exception.vector = vec;
 492         ctxt->exception.error_code = error;
 493         ctxt->exception.error_code_valid = valid;
 494         return X86EMUL_PROPAGATE_FAULT;
 495 }
 496
 497 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 498 {
 499         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 500 }
 501
 502 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 503 {
 504         return emulate_exception(ctxt, GP_VECTOR, err, true);
 505 }
 506
 507 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 508 {
 509         return emulate_exception(ctxt, SS_VECTOR, err, true);
 510 }
 511
 512 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 513 {
 514         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 515 }
 516
 517 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 518 {
 519         return emulate_exception(ctxt, TS_VECTOR, err, true);
 520 }
 521
 522 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 523 {
 524         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 525 }
 526
 527 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 528 {
 529         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 530 }
 531
 532 static inline int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 533                                int cs_l)
 534 {
 535         switch (ctxt->op_bytes) {
 536         case 2:
 537                 ctxt->_eip = (u16)dst;
 538                 break;
 539         case 4:
 540                 ctxt->_eip = (u32)dst;
 541                 break;
 542 #ifdef CONFIG_X86_64
 543         case 8:
 544                 if ((cs_l && is_noncanonical_address(dst)) ||
 545                     (!cs_l && (dst >> 32) != 0))
 546                         return emulate_gp(ctxt, 0);
 547                 ctxt->_eip = dst;
 548                 break;
 549 #endif
 550         default:
 551                 WARN(1, "unsupported eip assignment size\n");
 552         }
 553         return X86EMUL_CONTINUE;
 554 }
 555
 556 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 557 {
 558         return assign_eip_far(ctxt, dst, ctxt->mode == X86EMUL_MODE_PROT64);
 559 }
 560
 561 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 562 {
 563         return assign_eip_near(ctxt, ctxt->_eip + rel);
 564 }
 565
 566 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 567 {
 568         u16 selector;
 569         struct desc_struct desc;
 570
 571         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 572         return selector;
 573 }
 574
 575 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 576                                  unsigned seg)
 577 {
 578         u16 dummy;
 579         u32 base3;
 580         struct desc_struct desc;
 581
 582         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 583         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 584 }
 585
 586 static int __linearize(struct x86_emulate_ctxt *ctxt,
 587                      struct segmented_address addr,
 588                      unsigned size, bool write, bool fetch,
 589                      ulong *linear)
 590 {
 591         struct desc_struct desc;
 592         bool usable;
 593         ulong la;
 594         u32 lim;
 595         u16 sel;
 596         unsigned cpl, rpl;
 597
 598         la = seg_base(ctxt, addr.seg) + addr.ea;
 599         switch (ctxt->mode) {
 600         case X86EMUL_MODE_REAL:
 601                 break;
 602         case X86EMUL_MODE_PROT64:
 603                 if (((signed long)la << 16) >> 16 != la)
 604                         return emulate_gp(ctxt, 0);
 605                 break;
 606         default:
 607                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 608                                                 addr.seg);
 609                 if (!usable)
 610                         goto bad;
 611                 /* code segment or read-only data segment */
 612                 if (((desc.type & 8) || !(desc.type & 2)) && write)
 613                         goto bad;
 614                 /* unreadable code segment */
 615                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 616                         goto bad;
 617                 lim = desc_limit_scaled(&desc);
 618                 if ((desc.type & 8) || !(desc.type & 4)) {
 619                         /* expand-up segment */
 620                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 621                                 goto bad;
 622                 } else {
 623                         /* exapand-down segment */
 624                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 625                                 goto bad;
 626                         lim = desc.d ? 0xffffffff : 0xffff;
 627                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 628                                 goto bad;
 629                 }
 630                 cpl = ctxt->ops->cpl(ctxt);
 631                 rpl = sel & 3;
 632                 cpl = max(cpl, rpl);
 633                 if (!(desc.type & 8)) {
 634                         /* data segment */
 635                         if (cpl > desc.dpl)
 636                                 goto bad;
 637                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 638                         /* nonconforming code segment */
 639                         if (cpl != desc.dpl)
 640                                 goto bad;
 641                 } else if ((desc.type & 8) && (desc.type & 4)) {
 642                         /* conforming code segment */
 643                         if (cpl < desc.dpl)
 644                                 goto bad;
 645                 }
 646                 break;
 647         }
 648         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 649                 la &= (u32)-1;
 650         *linear = la;
 651         return X86EMUL_CONTINUE;
 652 bad:
 653         if (addr.seg == VCPU_SREG_SS)
 654                 return emulate_ss(ctxt, addr.seg);
 655         else
 656                 return emulate_gp(ctxt, addr.seg);
 657 }
 658
 659 static int linearize(struct x86_emulate_ctxt *ctxt,
 660                      struct segmented_address addr,
 661                      unsigned size, bool write,
 662                      ulong *linear)
 663 {
 664         return __linearize(ctxt, addr, size, write, false, linear);
 665 }
 666
 667
 668 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 669                               struct segmented_address addr,
 670                               void *data,
 671                               unsigned size)
 672 {
 673         int rc;
 674         ulong linear;
 675
 676         rc = linearize(ctxt, addr, size, false, &linear);
 677         if (rc != X86EMUL_CONTINUE)
 678                 return rc;
 679         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 680 }
 681
 682 /*
 683  * Fetch the next byte of the instruction being emulated which is pointed to
 684  * by ctxt->_eip, then increment ctxt->_eip.
 685  *
 686  * Also prefetch the remaining bytes of the instruction without crossing page
 687  * boundary if they are not in fetch_cache yet.
 688  */
 689 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 690 {
 691         struct fetch_cache *fc = &ctxt->fetch;
 692         int rc;
 693         int size, cur_size;
 694
 695         if (ctxt->_eip == fc->end) {
 696                 unsigned long linear;
 697                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 698                                                   .ea  = ctxt->_eip };
 699                 cur_size = fc->end - fc->start;
 700                 size = min(15UL - cur_size,
 701                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 702                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 703                 if (unlikely(rc != X86EMUL_CONTINUE))
 704                         return rc;
 705                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 706                                       size, &ctxt->exception);
 707                 if (unlikely(rc != X86EMUL_CONTINUE))
 708                         return rc;
 709                 fc->end += size;
 710         }
 711         *dest = fc->data[ctxt->_eip - fc->start];
 712         ctxt->_eip++;
 713         return X86EMUL_CONTINUE;
 714 }
 715
 716 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 717                          void *dest, unsigned size)
 718 {
 719         int rc;
 720
 721         /* x86 instructions are limited to 15 bytes. */
 722         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 723                 return X86EMUL_UNHANDLEABLE;
 724         while (size--) {
 725                 rc = do_insn_fetch_byte(ctxt, dest++);
 726                 if (rc != X86EMUL_CONTINUE)
 727                         return rc;
 728         }
 729         return X86EMUL_CONTINUE;
 730 }
 731
 732 /* Fetch next part of the instruction being emulated. */
 733 #define insn_fetch(_type, _ctxt)                                        \
 734 ({      unsigned long _x;                                               \
 735         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 736         if (rc != X86EMUL_CONTINUE)                                     \
 737                 goto done;                                              \
 738         (_type)_x;                                                      \
 739 })
 740
 741 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 742 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 743         if (rc != X86EMUL_CONTINUE)                                     \
 744                 goto done;                                              \
 745 })
 746
 747 /*
 748  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 749  * pointer into the block that addresses the relevant register.
 750  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 751  */
 752 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 753                              int highbyte_regs)
 754 {
 755         void *p;
 756
 757         p = &regs[modrm_reg];
 758         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 759                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 760         return p;
 761 }
 762
 763 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 764                            struct segmented_address addr,
 765                            u16 *size, unsigned long *address, int op_bytes)
 766 {
 767         int rc;
 768
 769         if (op_bytes == 2)
 770                 op_bytes = 3;
 771         *address = 0;
 772         rc = segmented_read_std(ctxt, addr, size, 2);
 773         if (rc != X86EMUL_CONTINUE)
 774                 return rc;
 775         addr.ea += 2;
 776         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 777         return rc;
 778 }
 779
 780 static int test_cc(unsigned int condition, unsigned int flags)
 781 {
 782         int rc = 0;
 783
 784         switch ((condition & 15) >> 1) {
 785         case 0: /* o */
 786                 rc |= (flags & EFLG_OF);
 787                 break;
 788         case 1: /* b/c/nae */
 789                 rc |= (flags & EFLG_CF);
 790                 break;
 791         case 2: /* z/e */
 792                 rc |= (flags & EFLG_ZF);
 793                 break;
 794         case 3: /* be/na */
 795                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 796                 break;
 797         case 4: /* s */
 798                 rc |= (flags & EFLG_SF);
 799                 break;
 800         case 5: /* p/pe */
 801                 rc |= (flags & EFLG_PF);
 802                 break;
 803         case 7: /* le/ng */
 804                 rc |= (flags & EFLG_ZF);
 805                 /* fall through */
 806         case 6: /* l/nge */
 807                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 808                 break;
 809         }
 810
 811         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 812         return (!!rc ^ (condition & 1));
 813 }
 814
 815 static void fetch_register_operand(struct operand *op)
 816 {
 817         switch (op->bytes) {
 818         case 1:
 819                 op->val = *(u8 *)op->addr.reg;
 820                 break;
 821         case 2:
 822                 op->val = *(u16 *)op->addr.reg;
 823                 break;
 824         case 4:
 825                 op->val = *(u32 *)op->addr.reg;
 826                 break;
 827         case 8:
 828                 op->val = *(u64 *)op->addr.reg;
 829                 break;
 830         }
 831 }
 832
 833 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 834 {
 835         ctxt->ops->get_fpu(ctxt);
 836         switch (reg) {
 837         case 0: asm("movdqu %%xmm0, %0" : "=m"(*data)); break;
 838         case 1: asm("movdqu %%xmm1, %0" : "=m"(*data)); break;
 839         case 2: asm("movdqu %%xmm2, %0" : "=m"(*data)); break;
 840         case 3: asm("movdqu %%xmm3, %0" : "=m"(*data)); break;
 841         case 4: asm("movdqu %%xmm4, %0" : "=m"(*data)); break;
 842         case 5: asm("movdqu %%xmm5, %0" : "=m"(*data)); break;
 843         case 6: asm("movdqu %%xmm6, %0" : "=m"(*data)); break;
 844         case 7: asm("movdqu %%xmm7, %0" : "=m"(*data)); break;
 845 #ifdef CONFIG_X86_64
 846         case 8: asm("movdqu %%xmm8, %0" : "=m"(*data)); break;
 847         case 9: asm("movdqu %%xmm9, %0" : "=m"(*data)); break;
 848         case 10: asm("movdqu %%xmm10, %0" : "=m"(*data)); break;
 849         case 11: asm("movdqu %%xmm11, %0" : "=m"(*data)); break;
 850         case 12: asm("movdqu %%xmm12, %0" : "=m"(*data)); break;
 851         case 13: asm("movdqu %%xmm13, %0" : "=m"(*data)); break;
 852         case 14: asm("movdqu %%xmm14, %0" : "=m"(*data)); break;
 853         case 15: asm("movdqu %%xmm15, %0" : "=m"(*data)); break;
 854 #endif
 855         default: BUG();
 856         }
 857         ctxt->ops->put_fpu(ctxt);
 858 }
 859
 860 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 861                           int reg)
 862 {
 863         ctxt->ops->get_fpu(ctxt);
 864         switch (reg) {
 865         case 0: asm("movdqu %0, %%xmm0" : : "m"(*data)); break;
 866         case 1: asm("movdqu %0, %%xmm1" : : "m"(*data)); break;
 867         case 2: asm("movdqu %0, %%xmm2" : : "m"(*data)); break;
 868         case 3: asm("movdqu %0, %%xmm3" : : "m"(*data)); break;
 869         case 4: asm("movdqu %0, %%xmm4" : : "m"(*data)); break;
 870         case 5: asm("movdqu %0, %%xmm5" : : "m"(*data)); break;
 871         case 6: asm("movdqu %0, %%xmm6" : : "m"(*data)); break;
 872         case 7: asm("movdqu %0, %%xmm7" : : "m"(*data)); break;
 873 #ifdef CONFIG_X86_64
 874         case 8: asm("movdqu %0, %%xmm8" : : "m"(*data)); break;
 875         case 9: asm("movdqu %0, %%xmm9" : : "m"(*data)); break;
 876         case 10: asm("movdqu %0, %%xmm10" : : "m"(*data)); break;
 877         case 11: asm("movdqu %0, %%xmm11" : : "m"(*data)); break;
 878         case 12: asm("movdqu %0, %%xmm12" : : "m"(*data)); break;
 879         case 13: asm("movdqu %0, %%xmm13" : : "m"(*data)); break;
 880         case 14: asm("movdqu %0, %%xmm14" : : "m"(*data)); break;
 881         case 15: asm("movdqu %0, %%xmm15" : : "m"(*data)); break;
 882 #endif
 883         default: BUG();
 884         }
 885         ctxt->ops->put_fpu(ctxt);
 886 }
 887
 888 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
 889                                     struct operand *op,
 890                                     int inhibit_bytereg)
 891 {
 892         unsigned reg = ctxt->modrm_reg;
 893         int highbyte_regs = ctxt->rex_prefix == 0;
 894
 895         if (!(ctxt->d & ModRM))
 896                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
 897
 898         if (ctxt->d & Sse) {
 899                 op->type = OP_XMM;
 900                 op->bytes = 16;
 901                 op->addr.xmm = reg;
 902                 read_sse_reg(ctxt, &op->vec_val, reg);
 903                 return;
 904         }
 905
 906         op->type = OP_REG;
 907         if ((ctxt->d & ByteOp) && !inhibit_bytereg) {
 908                 op->addr.reg = decode_register(reg, ctxt->regs, highbyte_regs);
 909                 op->bytes = 1;
 910         } else {
 911                 op->addr.reg = decode_register(reg, ctxt->regs, 0);
 912                 op->bytes = ctxt->op_bytes;
 913         }
 914         fetch_register_operand(op);
 915         op->orig_val = op->val;
 916 }
 917
 918 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 919                         struct operand *op)
 920 {
 921         u8 sib;
 922         int index_reg = 0, base_reg = 0, scale;
 923         int rc = X86EMUL_CONTINUE;
 924         ulong modrm_ea = 0;
 925
 926         if (ctxt->rex_prefix) {
 927                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
 928                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
 929                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
 930         }
 931
 932         ctxt->modrm = insn_fetch(u8, ctxt);
 933         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
 934         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
 935         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
 936         ctxt->modrm_seg = VCPU_SREG_DS;
 937
 938         if (ctxt->modrm_mod == 3) {
 939                 op->type = OP_REG;
 940                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
 941                 op->addr.reg = decode_register(ctxt->modrm_rm,
 942                                                ctxt->regs, ctxt->d & ByteOp);
 943                 if (ctxt->d & Sse) {
 944                         op->type = OP_XMM;
 945                         op->bytes = 16;
 946                         op->addr.xmm = ctxt->modrm_rm;
 947                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
 948                         return rc;
 949                 }
 950                 fetch_register_operand(op);
 951                 return rc;
 952         }
 953
 954         op->type = OP_MEM;
 955
 956         if (ctxt->ad_bytes == 2) {
 957                 unsigned bx = ctxt->regs[VCPU_REGS_RBX];
 958                 unsigned bp = ctxt->regs[VCPU_REGS_RBP];
 959                 unsigned si = ctxt->regs[VCPU_REGS_RSI];
 960                 unsigned di = ctxt->regs[VCPU_REGS_RDI];
 961
 962                 /* 16-bit ModR/M decode. */
 963                 switch (ctxt->modrm_mod) {
 964                 case 0:
 965                         if (ctxt->modrm_rm == 6)
 966                                 modrm_ea += insn_fetch(u16, ctxt);
 967                         break;
 968                 case 1:
 969                         modrm_ea += insn_fetch(s8, ctxt);
 970                         break;
 971                 case 2:
 972                         modrm_ea += insn_fetch(u16, ctxt);
 973                         break;
 974                 }
 975                 switch (ctxt->modrm_rm) {
 976                 case 0:
 977                         modrm_ea += bx + si;
 978                         break;
 979                 case 1:
 980                         modrm_ea += bx + di;
 981                         break;
 982                 case 2:
 983                         modrm_ea += bp + si;
 984                         break;
 985                 case 3:
 986                         modrm_ea += bp + di;
 987                         break;
 988                 case 4:
 989                         modrm_ea += si;
 990                         break;
 991                 case 5:
 992                         modrm_ea += di;
 993                         break;
 994                 case 6:
 995                         if (ctxt->modrm_mod != 0)
 996                                 modrm_ea += bp;
 997                         break;
 998                 case 7:
 999                         modrm_ea += bx;
1000                         break;
1001                 }
1002                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1003                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1004                         ctxt->modrm_seg = VCPU_SREG_SS;
1005                 modrm_ea = (u16)modrm_ea;
1006         } else {
1007                 /* 32/64-bit ModR/M decode. */
1008                 if ((ctxt->modrm_rm & 7) == 4) {
1009                         sib = insn_fetch(u8, ctxt);
1010                         index_reg |= (sib >> 3) & 7;
1011                         base_reg |= sib & 7;
1012                         scale = sib >> 6;
1013
1014                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1015                                 modrm_ea += insn_fetch(s32, ctxt);
1016                         else
1017                                 modrm_ea += ctxt->regs[base_reg];
1018                         if (index_reg != 4)
1019                                 modrm_ea += ctxt->regs[index_reg] << scale;
1020                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1021                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1022                                 ctxt->rip_relative = 1;
1023                 } else
1024                         modrm_ea += ctxt->regs[ctxt->modrm_rm];
1025                 switch (ctxt->modrm_mod) {
1026                 case 0:
1027                         if (ctxt->modrm_rm == 5)
1028                                 modrm_ea += insn_fetch(s32, ctxt);
1029                         break;
1030                 case 1:
1031                         modrm_ea += insn_fetch(s8, ctxt);
1032                         break;
1033                 case 2:
1034                         modrm_ea += insn_fetch(s32, ctxt);
1035                         break;
1036                 }
1037         }
1038         op->addr.mem.ea = modrm_ea;
1039 done:
1040         return rc;
1041 }
1042
1043 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1044                       struct operand *op)
1045 {
1046         int rc = X86EMUL_CONTINUE;
1047
1048         op->type = OP_MEM;
1049         switch (ctxt->ad_bytes) {
1050         case 2:
1051                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1052                 break;
1053         case 4:
1054                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1055                 break;
1056         case 8:
1057                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1058                 break;
1059         }
1060 done:
1061         return rc;
1062 }
1063
1064 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1065 {
1066         long sv = 0, mask;
1067
1068         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1069                 mask = ~(ctxt->dst.bytes * 8 - 1);
1070
1071                 if (ctxt->src.bytes == 2)
1072                         sv = (s16)ctxt->src.val & (s16)mask;
1073                 else if (ctxt->src.bytes == 4)
1074                         sv = (s32)ctxt->src.val & (s32)mask;
1075
1076                 ctxt->dst.addr.mem.ea += (sv >> 3);
1077         }
1078
1079         /* only subword offset */
1080         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1081 }
1082
1083 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1084                          unsigned long addr, void *dest, unsigned size)
1085 {
1086         int rc;
1087         struct read_cache *mc = &ctxt->mem_read;
1088
1089         while (size) {
1090                 int n = min(size, 8u);
1091                 size -= n;
1092                 if (mc->pos < mc->end)
1093                         goto read_cached;
1094
1095                 rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, n,
1096                                               &ctxt->exception);
1097                 if (rc != X86EMUL_CONTINUE)
1098                         return rc;
1099                 mc->end += n;
1100
1101         read_cached:
1102                 memcpy(dest, mc->data + mc->pos, n);
1103                 mc->pos += n;
1104                 dest += n;
1105                 addr += n;
1106         }
1107         return X86EMUL_CONTINUE;
1108 }
1109
1110 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1111                           struct segmented_address addr,
1112                           void *data,
1113                           unsigned size)
1114 {
1115         int rc;
1116         ulong linear;
1117
1118         rc = linearize(ctxt, addr, size, false, &linear);
1119         if (rc != X86EMUL_CONTINUE)
1120                 return rc;
1121         return read_emulated(ctxt, linear, data, size);
1122 }
1123
1124 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1125                            struct segmented_address addr,
1126                            const void *data,
1127                            unsigned size)
1128 {
1129         int rc;
1130         ulong linear;
1131
1132         rc = linearize(ctxt, addr, size, true, &linear);
1133         if (rc != X86EMUL_CONTINUE)
1134                 return rc;
1135         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1136                                          &ctxt->exception);
1137 }
1138
1139 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1140                              struct segmented_address addr,
1141                              const void *orig_data, const void *data,
1142                              unsigned size)
1143 {
1144         int rc;
1145         ulong linear;
1146
1147         rc = linearize(ctxt, addr, size, true, &linear);
1148         if (rc != X86EMUL_CONTINUE)
1149                 return rc;
1150         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1151                                            size, &ctxt->exception);
1152 }
1153
1154 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1155                            unsigned int size, unsigned short port,
1156                            void *dest)
1157 {
1158         struct read_cache *rc = &ctxt->io_read;
1159
1160         if (rc->pos == rc->end) { /* refill pio read ahead */
1161                 unsigned int in_page, n;
1162                 unsigned int count = ctxt->rep_prefix ?
1163                         address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) : 1;
1164                 in_page = (ctxt->eflags & EFLG_DF) ?
1165                         offset_in_page(ctxt->regs[VCPU_REGS_RDI]) :
1166                         PAGE_SIZE - offset_in_page(ctxt->regs[VCPU_REGS_RDI]);
1167                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1168                         count);
1169                 if (n == 0)
1170                         n = 1;
1171                 rc->pos = rc->end = 0;
1172                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1173                         return 0;
1174                 rc->end = n * size;
1175         }
1176
1177         memcpy(dest, rc->data + rc->pos, size);
1178         rc->pos += size;
1179         return 1;
1180 }
1181
1182 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1183                                      u16 selector, struct desc_ptr *dt)
1184 {
1185         struct x86_emulate_ops *ops = ctxt->ops;
1186
1187         if (selector & 1 << 2) {
1188                 struct desc_struct desc;
1189                 u16 sel;
1190
1191                 memset (dt, 0, sizeof *dt);
1192                 if (!ops->get_segment(ctxt, &sel, &desc, NULL, VCPU_SREG_LDTR))
1193                         return;
1194
1195                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1196                 dt->address = get_desc_base(&desc);
1197         } else
1198                 ops->get_gdt(ctxt, dt);
1199 }
1200
1201 /* allowed just for 8 bytes segments */
1202 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1203                                    u16 selector, struct desc_struct *desc)
1204 {
1205         struct desc_ptr dt;
1206         u16 index = selector >> 3;
1207         ulong addr;
1208
1209         get_descriptor_table_ptr(ctxt, selector, &dt);
1210
1211         if (dt.size < index * 8 + 7)
1212                 return emulate_gp(ctxt, selector & 0xfffc);
1213
1214         addr = dt.address + index * 8;
1215         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1216                                    &ctxt->exception);
1217 }
1218
1219 /* allowed just for 8 bytes segments */
1220 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1221                                     u16 selector, struct desc_struct *desc)
1222 {
1223         struct desc_ptr dt;
1224         u16 index = selector >> 3;
1225         ulong addr;
1226
1227         get_descriptor_table_ptr(ctxt, selector, &dt);
1228
1229         if (dt.size < index * 8 + 7)
1230                 return emulate_gp(ctxt, selector & 0xfffc);
1231
1232         addr = dt.address + index * 8;
1233         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1234                                     &ctxt->exception);
1235 }
1236
1237 /* Does not support long mode */
1238 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1239                                      u16 selector, int seg, u8 cpl,
1240                                      struct desc_struct *desc)
1241 {
1242         struct desc_struct seg_desc;
1243         u8 dpl, rpl;
1244         unsigned err_vec = GP_VECTOR;
1245         u32 err_code = 0;
1246         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1247         int ret;
1248
1249         memset(&seg_desc, 0, sizeof seg_desc);
1250
1251         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1252             || ctxt->mode == X86EMUL_MODE_REAL) {
1253                 /* set real mode segment descriptor */
1254                 set_desc_base(&seg_desc, selector << 4);
1255                 set_desc_limit(&seg_desc, 0xffff);
1256                 seg_desc.type = 3;
1257                 seg_desc.p = 1;
1258                 seg_desc.s = 1;
1259                 goto load;
1260         }
1261
1262         /* NULL selector is not valid for TR, CS and SS */
1263         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
1264             && null_selector)
1265                 goto exception;
1266
1267         /* TR should be in GDT only */
1268         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1269                 goto exception;
1270
1271         if (null_selector) /* for NULL selector skip all following checks */
1272                 goto load;
1273
1274         ret = read_segment_descriptor(ctxt, selector, &seg_desc);
1275         if (ret != X86EMUL_CONTINUE)
1276                 return ret;
1277
1278         err_code = selector & 0xfffc;
1279         err_vec = GP_VECTOR;
1280
1281         /* can't load system descriptor into segment selecor */
1282         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1283                 goto exception;
1284
1285         if (!seg_desc.p) {
1286                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1287                 goto exception;
1288         }
1289
1290         rpl = selector & 3;
1291         dpl = seg_desc.dpl;
1292
1293         switch (seg) {
1294         case VCPU_SREG_SS:
1295                 /*
1296                  * segment is not a writable data segment or segment
1297                  * selector's RPL != CPL or segment selector's RPL != CPL
1298                  */
1299                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1300                         goto exception;
1301                 break;
1302         case VCPU_SREG_CS:
1303                 if (!(seg_desc.type & 8))
1304                         goto exception;
1305
1306                 if (seg_desc.type & 4) {
1307                         /* conforming */
1308                         if (dpl > cpl)
1309                                 goto exception;
1310                 } else {
1311                         /* nonconforming */
1312                         if (rpl > cpl || dpl != cpl)
1313                                 goto exception;
1314                 }
1315                 /* CS(RPL) <- CPL */
1316                 selector = (selector & 0xfffc) | cpl;
1317                 break;
1318         case VCPU_SREG_TR:
1319                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1320                         goto exception;
1321                 break;
1322         case VCPU_SREG_LDTR:
1323                 if (seg_desc.s || seg_desc.type != 2)
1324                         goto exception;
1325                 break;
1326         default: /*  DS, ES, FS, or GS */
1327                 /*
1328                  * segment is not a data or readable code segment or
1329                  * ((segment is a data or nonconforming code segment)
1330                  * and (both RPL and CPL > DPL))
1331                  */
1332                 if ((seg_desc.type & 0xa) == 0x8 ||
1333                     (((seg_desc.type & 0xc) != 0xc) &&
1334                      (rpl > dpl && cpl > dpl)))
1335                         goto exception;
1336                 break;
1337         }
1338
1339         if (seg_desc.s) {
1340                 /* mark segment as accessed */
1341                 seg_desc.type |= 1;
1342                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1343                 if (ret != X86EMUL_CONTINUE)
1344                         return ret;
1345         }
1346 load:
1347         ctxt->ops->set_segment(ctxt, selector, &seg_desc, 0, seg);
1348         if (desc)
1349                 *desc = seg_desc;
1350         return X86EMUL_CONTINUE;
1351 exception:
1352         emulate_exception(ctxt, err_vec, err_code, true);
1353         return X86EMUL_PROPAGATE_FAULT;
1354 }
1355
1356 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1357                                    u16 selector, int seg)
1358 {
1359         u8 cpl = ctxt->ops->cpl(ctxt);
1360         return __load_segment_descriptor(ctxt, selector, seg, cpl, NULL);
1361 }
1362
1363 static void write_register_operand(struct operand *op)
1364 {
1365         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1366         switch (op->bytes) {
1367         case 1:
1368                 *(u8 *)op->addr.reg = (u8)op->val;
1369                 break;
1370         case 2:
1371                 *(u16 *)op->addr.reg = (u16)op->val;
1372                 break;
1373         case 4:
1374                 *op->addr.reg = (u32)op->val;
1375                 break;  /* 64b: zero-extend */
1376         case 8:
1377                 *op->addr.reg = op->val;
1378                 break;
1379         }
1380 }
1381
1382 static int writeback(struct x86_emulate_ctxt *ctxt)
1383 {
1384         int rc;
1385
1386         switch (ctxt->dst.type) {
1387         case OP_REG:
1388                 write_register_operand(&ctxt->dst);
1389                 break;
1390         case OP_MEM:
1391                 if (ctxt->lock_prefix)
1392                         rc = segmented_cmpxchg(ctxt,
1393                                                ctxt->dst.addr.mem,
1394                                                &ctxt->dst.orig_val,
1395                                                &ctxt->dst.val,
1396                                                ctxt->dst.bytes);
1397                 else
1398                         rc = segmented_write(ctxt,
1399                                              ctxt->dst.addr.mem,
1400                                              &ctxt->dst.val,
1401                                              ctxt->dst.bytes);
1402                 if (rc != X86EMUL_CONTINUE)
1403                         return rc;
1404                 break;
1405         case OP_XMM:
1406                 write_sse_reg(ctxt, &ctxt->dst.vec_val, ctxt->dst.addr.xmm);
1407                 break;
1408         case OP_NONE:
1409                 /* no writeback */
1410                 break;
1411         default:
1412                 break;
1413         }
1414         return X86EMUL_CONTINUE;
1415 }
1416
1417 static int em_push(struct x86_emulate_ctxt *ctxt)
1418 {
1419         struct segmented_address addr;
1420
1421         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], -ctxt->op_bytes);
1422         addr.ea = register_address(ctxt, ctxt->regs[VCPU_REGS_RSP]);
1423         addr.seg = VCPU_SREG_SS;
1424
1425         /* Disable writeback. */
1426         ctxt->dst.type = OP_NONE;
1427         return segmented_write(ctxt, addr, &ctxt->src.val, ctxt->op_bytes);
1428 }
1429
1430 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1431                        void *dest, int len)
1432 {
1433         int rc;
1434         struct segmented_address addr;
1435
1436         addr.ea = register_address(ctxt, ctxt->regs[VCPU_REGS_RSP]);
1437         addr.seg = VCPU_SREG_SS;
1438         rc = segmented_read(ctxt, addr, dest, len);
1439         if (rc != X86EMUL_CONTINUE)
1440                 return rc;
1441
1442         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], len);
1443         return rc;
1444 }
1445
1446 static int em_pop(struct x86_emulate_ctxt *ctxt)
1447 {
1448         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1449 }
1450
1451 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1452                         void *dest, int len)
1453 {
1454         int rc;
1455         unsigned long val, change_mask;
1456         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1457         int cpl = ctxt->ops->cpl(ctxt);
1458
1459         rc = emulate_pop(ctxt, &val, len);
1460         if (rc != X86EMUL_CONTINUE)
1461                 return rc;
1462
1463         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1464                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1465
1466         switch(ctxt->mode) {
1467         case X86EMUL_MODE_PROT64:
1468         case X86EMUL_MODE_PROT32:
1469         case X86EMUL_MODE_PROT16:
1470                 if (cpl == 0)
1471                         change_mask |= EFLG_IOPL;
1472                 if (cpl <= iopl)
1473                         change_mask |= EFLG_IF;
1474                 break;
1475         case X86EMUL_MODE_VM86:
1476                 if (iopl < 3)
1477                         return emulate_gp(ctxt, 0);
1478                 change_mask |= EFLG_IF;
1479                 break;
1480         default: /* real mode */
1481                 change_mask |= (EFLG_IOPL | EFLG_IF);
1482                 break;
1483         }
1484
1485         *(unsigned long *)dest =
1486                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1487
1488         return rc;
1489 }
1490
1491 static int em_popf(struct x86_emulate_ctxt *ctxt)
1492 {
1493         ctxt->dst.type = OP_REG;
1494         ctxt->dst.addr.reg = &ctxt->eflags;
1495         ctxt->dst.bytes = ctxt->op_bytes;
1496         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1497 }
1498
1499 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1500 {
1501         int seg = ctxt->src2.val;
1502
1503         ctxt->src.val = get_segment_selector(ctxt, seg);
1504
1505         return em_push(ctxt);
1506 }
1507
1508 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1509 {
1510         int seg = ctxt->src2.val;
1511         unsigned long selector;
1512         int rc;
1513
1514         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1515         if (rc != X86EMUL_CONTINUE)
1516                 return rc;
1517
1518         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1519         return rc;
1520 }
1521
1522 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1523 {
1524         unsigned long old_esp = ctxt->regs[VCPU_REGS_RSP];
1525         int rc = X86EMUL_CONTINUE;
1526         int reg = VCPU_REGS_RAX;
1527
1528         while (reg <= VCPU_REGS_RDI) {
1529                 (reg == VCPU_REGS_RSP) ?
1530                 (ctxt->src.val = old_esp) : (ctxt->src.val = ctxt->regs[reg]);
1531
1532                 rc = em_push(ctxt);
1533                 if (rc != X86EMUL_CONTINUE)
1534                         return rc;
1535
1536                 ++reg;
1537         }
1538
1539         return rc;
1540 }
1541
1542 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1543 {
1544         ctxt->src.val =  (unsigned long)ctxt->eflags;
1545         return em_push(ctxt);
1546 }
1547
1548 static int em_popa(struct x86_emulate_ctxt *ctxt)
1549 {
1550         int rc = X86EMUL_CONTINUE;
1551         int reg = VCPU_REGS_RDI;
1552
1553         while (reg >= VCPU_REGS_RAX) {
1554                 if (reg == VCPU_REGS_RSP) {
1555                         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP],
1556                                                         ctxt->op_bytes);
1557                         --reg;
1558                 }
1559
1560                 rc = emulate_pop(ctxt, &ctxt->regs[reg], ctxt->op_bytes);
1561                 if (rc != X86EMUL_CONTINUE)
1562                         break;
1563                 --reg;
1564         }
1565         return rc;
1566 }
1567
1568 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1569 {
1570         struct x86_emulate_ops *ops = ctxt->ops;
1571         int rc;
1572         struct desc_ptr dt;
1573         gva_t cs_addr;
1574         gva_t eip_addr;
1575         u16 cs, eip;
1576
1577         /* TODO: Add limit checks */
1578         ctxt->src.val = ctxt->eflags;
1579         rc = em_push(ctxt);
1580         if (rc != X86EMUL_CONTINUE)
1581                 return rc;
1582
1583         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1584
1585         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1586         rc = em_push(ctxt);
1587         if (rc != X86EMUL_CONTINUE)
1588                 return rc;
1589
1590         ctxt->src.val = ctxt->_eip;
1591         rc = em_push(ctxt);
1592         if (rc != X86EMUL_CONTINUE)
1593                 return rc;
1594
1595         ops->get_idt(ctxt, &dt);
1596
1597         eip_addr = dt.address + (irq << 2);
1598         cs_addr = dt.address + (irq << 2) + 2;
1599
1600         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1601         if (rc != X86EMUL_CONTINUE)
1602                 return rc;
1603
1604         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1605         if (rc != X86EMUL_CONTINUE)
1606                 return rc;
1607
1608         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1609         if (rc != X86EMUL_CONTINUE)
1610                 return rc;
1611
1612         ctxt->_eip = eip;
1613
1614         return rc;
1615 }
1616
1617 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1618 {
1619         switch(ctxt->mode) {
1620         case X86EMUL_MODE_REAL:
1621                 return emulate_int_real(ctxt, irq);
1622         case X86EMUL_MODE_VM86:
1623         case X86EMUL_MODE_PROT16:
1624         case X86EMUL_MODE_PROT32:
1625         case X86EMUL_MODE_PROT64:
1626         default:
1627                 /* Protected mode interrupts unimplemented yet */
1628                 return X86EMUL_UNHANDLEABLE;
1629         }
1630 }
1631
1632 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1633 {
1634         int rc = X86EMUL_CONTINUE;
1635         unsigned long temp_eip = 0;
1636         unsigned long temp_eflags = 0;
1637         unsigned long cs = 0;
1638         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1639                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1640                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1641         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1642
1643         /* TODO: Add stack limit check */
1644
1645         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1646
1647         if (rc != X86EMUL_CONTINUE)
1648                 return rc;
1649
1650         if (temp_eip & ~0xffff)
1651                 return emulate_gp(ctxt, 0);
1652
1653         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1654
1655         if (rc != X86EMUL_CONTINUE)
1656                 return rc;
1657
1658         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1659
1660         if (rc != X86EMUL_CONTINUE)
1661                 return rc;
1662
1663         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1664
1665         if (rc != X86EMUL_CONTINUE)
1666                 return rc;
1667
1668         ctxt->_eip = temp_eip;
1669
1670
1671         if (ctxt->op_bytes == 4)
1672                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1673         else if (ctxt->op_bytes == 2) {
1674                 ctxt->eflags &= ~0xffff;
1675                 ctxt->eflags |= temp_eflags;
1676         }
1677
1678         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1679         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1680
1681         return rc;
1682 }
1683
1684 static int em_iret(struct x86_emulate_ctxt *ctxt)
1685 {
1686         switch(ctxt->mode) {
1687         case X86EMUL_MODE_REAL:
1688                 return emulate_iret_real(ctxt);
1689         case X86EMUL_MODE_VM86:
1690         case X86EMUL_MODE_PROT16:
1691         case X86EMUL_MODE_PROT32:
1692         case X86EMUL_MODE_PROT64:
1693         default:
1694                 /* iret from protected mode unimplemented yet */
1695                 return X86EMUL_UNHANDLEABLE;
1696         }
1697 }
1698
1699 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1700 {
1701         int rc;
1702         unsigned short sel, old_sel;
1703         struct desc_struct old_desc, new_desc;
1704         const struct x86_emulate_ops *ops = ctxt->ops;
1705         u8 cpl = ctxt->ops->cpl(ctxt);
1706
1707         /* Assignment of RIP may only fail in 64-bit mode */
1708         if (ctxt->mode == X86EMUL_MODE_PROT64)
1709                 ops->get_segment(ctxt, &old_sel, &old_desc, NULL,
1710                                  VCPU_SREG_CS);
1711
1712         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1713
1714         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
1715                                        &new_desc);
1716         if (rc != X86EMUL_CONTINUE)
1717                 return rc;
1718
1719         rc = assign_eip_far(ctxt, ctxt->src.val, new_desc.l);
1720         if (rc != X86EMUL_CONTINUE) {
1721                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
1722                 /* assigning eip failed; restore the old cs */
1723                 ops->set_segment(ctxt, old_sel, &old_desc, 0, VCPU_SREG_CS);
1724                 return rc;
1725         }
1726         return rc;
1727 }
1728
1729 static int em_grp1a(struct x86_emulate_ctxt *ctxt)
1730 {
1731         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->dst.bytes);
1732 }
1733
1734 static int em_grp2(struct x86_emulate_ctxt *ctxt)
1735 {
1736         switch (ctxt->modrm_reg) {
1737         case 0: /* rol */
1738                 emulate_2op_SrcB(ctxt, "rol");
1739                 break;
1740         case 1: /* ror */
1741                 emulate_2op_SrcB(ctxt, "ror");
1742                 break;
1743         case 2: /* rcl */
1744                 emulate_2op_SrcB(ctxt, "rcl");
1745                 break;
1746         case 3: /* rcr */
1747                 emulate_2op_SrcB(ctxt, "rcr");
1748                 break;
1749         case 4: /* sal/shl */
1750         case 6: /* sal/shl */
1751                 emulate_2op_SrcB(ctxt, "sal");
1752                 break;
1753         case 5: /* shr */
1754                 emulate_2op_SrcB(ctxt, "shr");
1755                 break;
1756         case 7: /* sar */
1757                 emulate_2op_SrcB(ctxt, "sar");
1758                 break;
1759         }
1760         return X86EMUL_CONTINUE;
1761 }
1762
1763 static int em_not(struct x86_emulate_ctxt *ctxt)
1764 {
1765         ctxt->dst.val = ~ctxt->dst.val;
1766         return X86EMUL_CONTINUE;
1767 }
1768
1769 static int em_neg(struct x86_emulate_ctxt *ctxt)
1770 {
1771         emulate_1op(ctxt, "neg");
1772         return X86EMUL_CONTINUE;
1773 }
1774
1775 static int em_mul_ex(struct x86_emulate_ctxt *ctxt)
1776 {
1777         u8 ex = 0;
1778
1779         emulate_1op_rax_rdx(ctxt, "mul", ex);
1780         return X86EMUL_CONTINUE;
1781 }
1782
1783 static int em_imul_ex(struct x86_emulate_ctxt *ctxt)
1784 {
1785         u8 ex = 0;
1786
1787         emulate_1op_rax_rdx(ctxt, "imul", ex);
1788         return X86EMUL_CONTINUE;
1789 }
1790
1791 static int em_div_ex(struct x86_emulate_ctxt *ctxt)
1792 {
1793         u8 de = 0;
1794
1795         emulate_1op_rax_rdx(ctxt, "div", de);
1796         if (de)
1797                 return emulate_de(ctxt);
1798         return X86EMUL_CONTINUE;
1799 }
1800
1801 static int em_idiv_ex(struct x86_emulate_ctxt *ctxt)
1802 {
1803         u8 de = 0;
1804
1805         emulate_1op_rax_rdx(ctxt, "idiv", de);
1806         if (de)
1807                 return emulate_de(ctxt);
1808         return X86EMUL_CONTINUE;
1809 }
1810
1811 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1812 {
1813         int rc = X86EMUL_CONTINUE;
1814
1815         switch (ctxt->modrm_reg) {
1816         case 0: /* inc */
1817                 emulate_1op(ctxt, "inc");
1818                 break;
1819         case 1: /* dec */
1820                 emulate_1op(ctxt, "dec");
1821                 break;
1822         case 2: /* call near abs */ {
1823                 long int old_eip;
1824                 old_eip = ctxt->_eip;
1825                 rc = assign_eip_near(ctxt, ctxt->src.val);
1826                 if (rc != X86EMUL_CONTINUE)
1827                         break;
1828                 ctxt->src.val = old_eip;
1829                 rc = em_push(ctxt);
1830                 break;
1831         }
1832         case 4: /* jmp abs */
1833                 rc = assign_eip_near(ctxt, ctxt->src.val);
1834                 break;
1835         case 5: /* jmp far */
1836                 rc = em_jmp_far(ctxt);
1837                 break;
1838         case 6: /* push */
1839                 rc = em_push(ctxt);
1840                 break;
1841         }
1842         return rc;
1843 }
1844
1845 static int em_grp9(struct x86_emulate_ctxt *ctxt)
1846 {
1847         u64 old = ctxt->dst.orig_val64;
1848
1849         if (((u32) (old >> 0) != (u32) ctxt->regs[VCPU_REGS_RAX]) ||
1850             ((u32) (old >> 32) != (u32) ctxt->regs[VCPU_REGS_RDX])) {
1851                 ctxt->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1852                 ctxt->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1853                 ctxt->eflags &= ~EFLG_ZF;
1854         } else {
1855                 ctxt->dst.val64 = ((u64)ctxt->regs[VCPU_REGS_RCX] << 32) |
1856                         (u32) ctxt->regs[VCPU_REGS_RBX];
1857
1858                 ctxt->eflags |= EFLG_ZF;
1859         }
1860         return X86EMUL_CONTINUE;
1861 }
1862
1863 static int em_ret(struct x86_emulate_ctxt *ctxt)
1864 {
1865         int rc;
1866         unsigned long eip;
1867
1868         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
1869         if (rc != X86EMUL_CONTINUE)
1870                 return rc;
1871
1872         return assign_eip_near(ctxt, eip);
1873 }
1874
1875 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
1876 {
1877         int rc;
1878         unsigned long eip, cs;
1879         u16 old_cs;
1880         int cpl = ctxt->ops->cpl(ctxt);
1881         struct desc_struct old_desc, new_desc;
1882         const struct x86_emulate_ops *ops = ctxt->ops;
1883
1884         if (ctxt->mode == X86EMUL_MODE_PROT64)
1885                 ops->get_segment(ctxt, &old_cs, &old_desc, NULL,
1886                                  VCPU_SREG_CS);
1887
1888         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
1889         if (rc != X86EMUL_CONTINUE)
1890                 return rc;
1891         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1892         if (rc != X86EMUL_CONTINUE)
1893                 return rc;
1894         /* Outer-privilege level return is not implemented */
1895         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
1896                 return X86EMUL_UNHANDLEABLE;
1897         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, 0,
1898                                        &new_desc);
1899         if (rc != X86EMUL_CONTINUE)
1900                 return rc;
1901         rc = assign_eip_far(ctxt, eip, new_desc.l);
1902         if (rc != X86EMUL_CONTINUE) {
1903                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
1904                 ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
1905         }
1906         return rc;
1907 }
1908
1909 static int em_lseg(struct x86_emulate_ctxt *ctxt)
1910 {
1911         int seg = ctxt->src2.val;
1912         unsigned short sel;
1913         int rc;
1914
1915         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1916
1917         rc = load_segment_descriptor(ctxt, sel, seg);
1918         if (rc != X86EMUL_CONTINUE)
1919                 return rc;
1920
1921         ctxt->dst.val = ctxt->src.val;
1922         return rc;
1923 }
1924
1925 static void
1926 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1927                         struct desc_struct *cs, struct desc_struct *ss)
1928 {
1929         u16 selector;
1930
1931         memset(cs, 0, sizeof(struct desc_struct));
1932         ctxt->ops->get_segment(ctxt, &selector, cs, NULL, VCPU_SREG_CS);
1933         memset(ss, 0, sizeof(struct desc_struct));
1934
1935         cs->l = 0;              /* will be adjusted later */
1936         set_desc_base(cs, 0);   /* flat segment */
1937         cs->g = 1;              /* 4kb granularity */
1938         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1939         cs->type = 0x0b;        /* Read, Execute, Accessed */
1940         cs->s = 1;
1941         cs->dpl = 0;            /* will be adjusted later */
1942         cs->p = 1;
1943         cs->d = 1;
1944
1945         set_desc_base(ss, 0);   /* flat segment */
1946         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1947         ss->g = 1;              /* 4kb granularity */
1948         ss->s = 1;
1949         ss->type = 0x03;        /* Read/Write, Accessed */
1950         ss->d = 1;              /* 32bit stack segment */
1951         ss->dpl = 0;
1952         ss->p = 1;
1953 }
1954
1955 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
1956 {
1957         u32 eax, ebx, ecx, edx;
1958
1959         eax = ecx = 0;
1960         return ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx)
1961                 && ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
1962                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
1963                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
1964 }
1965
1966 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
1967 {
1968         struct x86_emulate_ops *ops = ctxt->ops;
1969         u32 eax, ebx, ecx, edx;
1970
1971         /*
1972          * syscall should always be enabled in longmode - so only become
1973          * vendor specific (cpuid) if other modes are active...
1974          */
1975         if (ctxt->mode == X86EMUL_MODE_PROT64)
1976                 return true;
1977
1978         eax = 0x00000000;
1979         ecx = 0x00000000;
1980         if (ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx)) {
1981                 /*
1982                  * Intel ("GenuineIntel")
1983                  * remark: Intel CPUs only support "syscall" in 64bit
1984                  * longmode. Also an 64bit guest with a
1985                  * 32bit compat-app running will #UD !! While this
1986                  * behaviour can be fixed (by emulating) into AMD
1987                  * response - CPUs of AMD can't behave like Intel.
1988                  */
1989                 if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
1990                     ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
1991                     edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
1992                         return false;
1993
1994                 /* AMD ("AuthenticAMD") */
1995                 if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
1996                     ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
1997                     edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
1998                         return true;
1999
2000                 /* AMD ("AMDisbetter!") */
2001                 if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2002                     ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2003                     edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2004                         return true;
2005         }
2006
2007         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2008         return false;
2009 }
2010
2011 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2012 {
2013         struct x86_emulate_ops *ops = ctxt->ops;
2014         struct desc_struct cs, ss;
2015         u64 msr_data;
2016         u16 cs_sel, ss_sel;
2017         u64 efer = 0;
2018
2019         /* syscall is not available in real mode */
2020         if (ctxt->mode == X86EMUL_MODE_REAL ||
2021             ctxt->mode == X86EMUL_MODE_VM86)
2022                 return emulate_ud(ctxt);
2023
2024         if (!(em_syscall_is_enabled(ctxt)))
2025                 return emulate_ud(ctxt);
2026
2027         ops->get_msr(ctxt, MSR_EFER, &efer);
2028         setup_syscalls_segments(ctxt, &cs, &ss);
2029
2030         if (!(efer & EFER_SCE))
2031                 return emulate_ud(ctxt);
2032
2033         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2034         msr_data >>= 32;
2035         cs_sel = (u16)(msr_data & 0xfffc);
2036         ss_sel = (u16)(msr_data + 8);
2037
2038         if (efer & EFER_LMA) {
2039                 cs.d = 0;
2040                 cs.l = 1;
2041         }
2042         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2043         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2044
2045         ctxt->regs[VCPU_REGS_RCX] = ctxt->_eip;
2046         if (efer & EFER_LMA) {
2047 #ifdef CONFIG_X86_64
2048                 ctxt->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
2049
2050                 ops->get_msr(ctxt,
2051                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2052                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2053                 ctxt->_eip = msr_data;
2054
2055                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2056                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2057 #endif
2058         } else {
2059                 /* legacy mode */
2060                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2061                 ctxt->_eip = (u32)msr_data;
2062
2063                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2064         }
2065
2066         return X86EMUL_CONTINUE;
2067 }
2068
2069 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2070 {
2071         struct x86_emulate_ops *ops = ctxt->ops;
2072         struct desc_struct cs, ss;
2073         u64 msr_data;
2074         u16 cs_sel, ss_sel;
2075         u64 efer = 0;
2076
2077         ops->get_msr(ctxt, MSR_EFER, &efer);
2078         /* inject #GP if in real mode */
2079         if (ctxt->mode == X86EMUL_MODE_REAL)
2080                 return emulate_gp(ctxt, 0);
2081
2082         /*
2083          * Not recognized on AMD in compat mode (but is recognized in legacy
2084          * mode).
2085          */
2086         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2087             && !vendor_intel(ctxt))
2088                 return emulate_ud(ctxt);
2089
2090         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2091         * Therefore, we inject an #UD.
2092         */
2093         if (ctxt->mode == X86EMUL_MODE_PROT64)
2094                 return emulate_ud(ctxt);
2095
2096         setup_syscalls_segments(ctxt, &cs, &ss);
2097
2098         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2099         switch (ctxt->mode) {
2100         case X86EMUL_MODE_PROT32:
2101                 if ((msr_data & 0xfffc) == 0x0)
2102                         return emulate_gp(ctxt, 0);
2103                 break;
2104         case X86EMUL_MODE_PROT64:
2105                 if (msr_data == 0x0)
2106                         return emulate_gp(ctxt, 0);
2107                 break;
2108         }
2109
2110         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2111         cs_sel = (u16)msr_data;
2112         cs_sel &= ~SELECTOR_RPL_MASK;
2113         ss_sel = cs_sel + 8;
2114         ss_sel &= ~SELECTOR_RPL_MASK;
2115         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2116                 cs.d = 0;
2117                 cs.l = 1;
2118         }
2119
2120         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2121         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2122
2123         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2124         ctxt->_eip = msr_data;
2125
2126         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2127         ctxt->regs[VCPU_REGS_RSP] = msr_data;
2128
2129         return X86EMUL_CONTINUE;
2130 }
2131
2132 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2133 {
2134         struct x86_emulate_ops *ops = ctxt->ops;
2135         struct desc_struct cs, ss;
2136         u64 msr_data, rcx, rdx;
2137         int usermode;
2138         u16 cs_sel = 0, ss_sel = 0;
2139
2140         /* inject #GP if in real mode or Virtual 8086 mode */
2141         if (ctxt->mode == X86EMUL_MODE_REAL ||
2142             ctxt->mode == X86EMUL_MODE_VM86)
2143                 return emulate_gp(ctxt, 0);
2144
2145         setup_syscalls_segments(ctxt, &cs, &ss);
2146
2147         if ((ctxt->rex_prefix & 0x8) != 0x0)
2148                 usermode = X86EMUL_MODE_PROT64;
2149         else
2150                 usermode = X86EMUL_MODE_PROT32;
2151
2152         rcx = ctxt->regs[VCPU_REGS_RCX];
2153         rdx = ctxt->regs[VCPU_REGS_RDX];
2154
2155         cs.dpl = 3;
2156         ss.dpl = 3;
2157         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2158         switch (usermode) {
2159         case X86EMUL_MODE_PROT32:
2160                 cs_sel = (u16)(msr_data + 16);
2161                 if ((msr_data & 0xfffc) == 0x0)
2162                         return emulate_gp(ctxt, 0);
2163                 ss_sel = (u16)(msr_data + 24);
2164                 break;
2165         case X86EMUL_MODE_PROT64:
2166                 cs_sel = (u16)(msr_data + 32);
2167                 if (msr_data == 0x0)
2168                         return emulate_gp(ctxt, 0);
2169                 ss_sel = cs_sel + 8;
2170                 cs.d = 0;
2171                 cs.l = 1;
2172                 if (is_noncanonical_address(rcx) ||
2173                     is_noncanonical_address(rdx))
2174                         return emulate_gp(ctxt, 0);
2175                 break;
2176         }
2177         cs_sel |= SELECTOR_RPL_MASK;
2178         ss_sel |= SELECTOR_RPL_MASK;
2179
2180         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2181         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2182
2183         ctxt->_eip = rdx;
2184         ctxt->regs[VCPU_REGS_RSP] = rcx;
2185
2186         return X86EMUL_CONTINUE;
2187 }
2188
2189 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2190 {
2191         int iopl;
2192         if (ctxt->mode == X86EMUL_MODE_REAL)
2193                 return false;
2194         if (ctxt->mode == X86EMUL_MODE_VM86)
2195                 return true;
2196         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2197         return ctxt->ops->cpl(ctxt) > iopl;
2198 }
2199
2200 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2201                                             u16 port, u16 len)
2202 {
2203         struct x86_emulate_ops *ops = ctxt->ops;
2204         struct desc_struct tr_seg;
2205         u32 base3;
2206         int r;
2207         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2208         unsigned mask = (1 << len) - 1;
2209         unsigned long base;
2210
2211         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2212         if (!tr_seg.p)
2213                 return false;
2214         if (desc_limit_scaled(&tr_seg) < 103)
2215                 return false;
2216         base = get_desc_base(&tr_seg);
2217 #ifdef CONFIG_X86_64
2218         base |= ((u64)base3) << 32;
2219 #endif
2220         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2221         if (r != X86EMUL_CONTINUE)
2222                 return false;
2223         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2224                 return false;
2225         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2226         if (r != X86EMUL_CONTINUE)
2227                 return false;
2228         if ((perm >> bit_idx) & mask)
2229                 return false;
2230         return true;
2231 }
2232
2233 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2234                                  u16 port, u16 len)
2235 {
2236         if (ctxt->perm_ok)
2237                 return true;
2238
2239         if (emulator_bad_iopl(ctxt))
2240                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2241                         return false;
2242
2243         ctxt->perm_ok = true;
2244
2245         return true;
2246 }
2247
2248 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2249                                 struct tss_segment_16 *tss)
2250 {
2251         tss->ip = ctxt->_eip;
2252         tss->flag = ctxt->eflags;
2253         tss->ax = ctxt->regs[VCPU_REGS_RAX];
2254         tss->cx = ctxt->regs[VCPU_REGS_RCX];
2255         tss->dx = ctxt->regs[VCPU_REGS_RDX];
2256         tss->bx = ctxt->regs[VCPU_REGS_RBX];
2257         tss->sp = ctxt->regs[VCPU_REGS_RSP];
2258         tss->bp = ctxt->regs[VCPU_REGS_RBP];
2259         tss->si = ctxt->regs[VCPU_REGS_RSI];
2260         tss->di = ctxt->regs[VCPU_REGS_RDI];
2261
2262         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2263         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2264         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2265         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2266         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2267 }
2268
2269 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2270                                  struct tss_segment_16 *tss)
2271 {
2272         int ret;
2273         u8 cpl;
2274
2275         ctxt->_eip = tss->ip;
2276         ctxt->eflags = tss->flag | 2;
2277         ctxt->regs[VCPU_REGS_RAX] = tss->ax;
2278         ctxt->regs[VCPU_REGS_RCX] = tss->cx;
2279         ctxt->regs[VCPU_REGS_RDX] = tss->dx;
2280         ctxt->regs[VCPU_REGS_RBX] = tss->bx;
2281         ctxt->regs[VCPU_REGS_RSP] = tss->sp;
2282         ctxt->regs[VCPU_REGS_RBP] = tss->bp;
2283         ctxt->regs[VCPU_REGS_RSI] = tss->si;
2284         ctxt->regs[VCPU_REGS_RDI] = tss->di;
2285
2286         /*
2287          * SDM says that segment selectors are loaded before segment
2288          * descriptors
2289          */
2290         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2291         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2292         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2293         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2294         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2295
2296         cpl = tss->cs & 3;
2297
2298         /*
2299          * Now load segment descriptors. If fault happenes at this stage
2300          * it is handled in a context of new task
2301          */
2302         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
2303                                         NULL);
2304         if (ret != X86EMUL_CONTINUE)
2305                 return ret;
2306         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2307                                         NULL);
2308         if (ret != X86EMUL_CONTINUE)
2309                 return ret;
2310         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2311                                         NULL);
2312         if (ret != X86EMUL_CONTINUE)
2313                 return ret;
2314         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2315                                         NULL);
2316         if (ret != X86EMUL_CONTINUE)
2317                 return ret;
2318         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2319                                         NULL);
2320         if (ret != X86EMUL_CONTINUE)
2321                 return ret;
2322
2323         return X86EMUL_CONTINUE;
2324 }
2325
2326 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2327                           u16 tss_selector, u16 old_tss_sel,
2328                           ulong old_tss_base, struct desc_struct *new_desc)
2329 {
2330         struct x86_emulate_ops *ops = ctxt->ops;
2331         struct tss_segment_16 tss_seg;
2332         int ret;
2333         u32 new_tss_base = get_desc_base(new_desc);
2334
2335         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2336                             &ctxt->exception);
2337         if (ret != X86EMUL_CONTINUE)
2338                 /* FIXME: need to provide precise fault address */
2339                 return ret;
2340
2341         save_state_to_tss16(ctxt, &tss_seg);
2342
2343         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2344                              &ctxt->exception);
2345         if (ret != X86EMUL_CONTINUE)
2346                 /* FIXME: need to provide precise fault address */
2347                 return ret;
2348
2349         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2350                             &ctxt->exception);
2351         if (ret != X86EMUL_CONTINUE)
2352                 /* FIXME: need to provide precise fault address */
2353                 return ret;
2354
2355         if (old_tss_sel != 0xffff) {
2356                 tss_seg.prev_task_link = old_tss_sel;
2357
2358                 ret = ops->write_std(ctxt, new_tss_base,
2359                                      &tss_seg.prev_task_link,
2360                                      sizeof tss_seg.prev_task_link,
2361                                      &ctxt->exception);
2362                 if (ret != X86EMUL_CONTINUE)
2363                         /* FIXME: need to provide precise fault address */
2364                         return ret;
2365         }
2366
2367         return load_state_from_tss16(ctxt, &tss_seg);
2368 }
2369
2370 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2371                                 struct tss_segment_32 *tss)
2372 {
2373         tss->cr3 = ctxt->ops->get_cr(ctxt, 3);
2374         tss->eip = ctxt->_eip;
2375         tss->eflags = ctxt->eflags;
2376         tss->eax = ctxt->regs[VCPU_REGS_RAX];
2377         tss->ecx = ctxt->regs[VCPU_REGS_RCX];
2378         tss->edx = ctxt->regs[VCPU_REGS_RDX];
2379         tss->ebx = ctxt->regs[VCPU_REGS_RBX];
2380         tss->esp = ctxt->regs[VCPU_REGS_RSP];
2381         tss->ebp = ctxt->regs[VCPU_REGS_RBP];
2382         tss->esi = ctxt->regs[VCPU_REGS_RSI];
2383         tss->edi = ctxt->regs[VCPU_REGS_RDI];
2384
2385         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2386         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2387         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2388         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2389         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2390         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2391         tss->ldt_selector = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2392 }
2393
2394 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2395                                  struct tss_segment_32 *tss)
2396 {
2397         int ret;
2398         u8 cpl;
2399
2400         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2401                 return emulate_gp(ctxt, 0);
2402         ctxt->_eip = tss->eip;
2403         ctxt->eflags = tss->eflags | 2;
2404         ctxt->regs[VCPU_REGS_RAX] = tss->eax;
2405         ctxt->regs[VCPU_REGS_RCX] = tss->ecx;
2406         ctxt->regs[VCPU_REGS_RDX] = tss->edx;
2407         ctxt->regs[VCPU_REGS_RBX] = tss->ebx;
2408         ctxt->regs[VCPU_REGS_RSP] = tss->esp;
2409         ctxt->regs[VCPU_REGS_RBP] = tss->ebp;
2410         ctxt->regs[VCPU_REGS_RSI] = tss->esi;
2411         ctxt->regs[VCPU_REGS_RDI] = tss->edi;
2412
2413         /*
2414          * SDM says that segment selectors are loaded before segment
2415          * descriptors.  This is important because CPL checks will
2416          * use CS.RPL.
2417          */
2418         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2419         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2420         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2421         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2422         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2423         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2424         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2425
2426         cpl = tss->cs & 3;
2427
2428         /*
2429          * Now load segment descriptors. If fault happenes at this stage
2430          * it is handled in a context of new task
2431          */
2432         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
2433                                         cpl, NULL);
2434         if (ret != X86EMUL_CONTINUE)
2435                 return ret;
2436         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2437                                         NULL);
2438         if (ret != X86EMUL_CONTINUE)
2439                 return ret;
2440         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2441                                         NULL);
2442         if (ret != X86EMUL_CONTINUE)
2443                 return ret;
2444         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2445                                         NULL);
2446         if (ret != X86EMUL_CONTINUE)
2447                 return ret;
2448         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2449                                         NULL);
2450         if (ret != X86EMUL_CONTINUE)
2451                 return ret;
2452         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
2453                                         NULL);
2454         if (ret != X86EMUL_CONTINUE)
2455                 return ret;
2456         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
2457                                         NULL);
2458         if (ret != X86EMUL_CONTINUE)
2459                 return ret;
2460
2461         return X86EMUL_CONTINUE;
2462 }
2463
2464 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2465                           u16 tss_selector, u16 old_tss_sel,
2466                           ulong old_tss_base, struct desc_struct *new_desc)
2467 {
2468         struct x86_emulate_ops *ops = ctxt->ops;
2469         struct tss_segment_32 tss_seg;
2470         int ret;
2471         u32 new_tss_base = get_desc_base(new_desc);
2472
2473         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2474                             &ctxt->exception);
2475         if (ret != X86EMUL_CONTINUE)
2476                 /* FIXME: need to provide precise fault address */
2477                 return ret;
2478
2479         save_state_to_tss32(ctxt, &tss_seg);
2480
2481         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2482                              &ctxt->exception);
2483         if (ret != X86EMUL_CONTINUE)
2484                 /* FIXME: need to provide precise fault address */
2485                 return ret;
2486
2487         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2488                             &ctxt->exception);
2489         if (ret != X86EMUL_CONTINUE)
2490                 /* FIXME: need to provide precise fault address */
2491                 return ret;
2492
2493         if (old_tss_sel != 0xffff) {
2494                 tss_seg.prev_task_link = old_tss_sel;
2495
2496                 ret = ops->write_std(ctxt, new_tss_base,
2497                                      &tss_seg.prev_task_link,
2498                                      sizeof tss_seg.prev_task_link,
2499                                      &ctxt->exception);
2500                 if (ret != X86EMUL_CONTINUE)
2501                         /* FIXME: need to provide precise fault address */
2502                         return ret;
2503         }
2504
2505         return load_state_from_tss32(ctxt, &tss_seg);
2506 }
2507
2508 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2509                                    u16 tss_selector, int reason,
2510                                    bool has_error_code, u32 error_code)
2511 {
2512         struct x86_emulate_ops *ops = ctxt->ops;
2513         struct desc_struct curr_tss_desc, next_tss_desc;
2514         int ret;
2515         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2516         ulong old_tss_base =
2517                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2518         u32 desc_limit;
2519
2520         /* FIXME: old_tss_base == ~0 ? */
2521
2522         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2523         if (ret != X86EMUL_CONTINUE)
2524                 return ret;
2525         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2526         if (ret != X86EMUL_CONTINUE)
2527                 return ret;
2528
2529         /* FIXME: check that next_tss_desc is tss */
2530
2531         if (reason != TASK_SWITCH_IRET) {
2532                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2533                     ops->cpl(ctxt) > next_tss_desc.dpl)
2534                         return emulate_gp(ctxt, 0);
2535         }
2536
2537         desc_limit = desc_limit_scaled(&next_tss_desc);
2538         if (!next_tss_desc.p ||
2539             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2540              desc_limit < 0x2b)) {
2541                 emulate_ts(ctxt, tss_selector & 0xfffc);
2542                 return X86EMUL_PROPAGATE_FAULT;
2543         }
2544
2545         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2546                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2547                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2548         }
2549
2550         if (reason == TASK_SWITCH_IRET)
2551                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2552
2553         /* set back link to prev task only if NT bit is set in eflags
2554            note that old_tss_sel is not used afetr this point */
2555         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2556                 old_tss_sel = 0xffff;
2557
2558         if (next_tss_desc.type & 8)
2559                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2560                                      old_tss_base, &next_tss_desc);
2561         else
2562                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2563                                      old_tss_base, &next_tss_desc);
2564         if (ret != X86EMUL_CONTINUE)
2565                 return ret;
2566
2567         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2568                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2569
2570         if (reason != TASK_SWITCH_IRET) {
2571                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2572                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2573         }
2574
2575         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2576         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2577
2578         if (has_error_code) {
2579                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2580                 ctxt->lock_prefix = 0;
2581                 ctxt->src.val = (unsigned long) error_code;
2582                 ret = em_push(ctxt);
2583         }
2584
2585         return ret;
2586 }
2587
2588 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2589                          u16 tss_selector, int reason,
2590                          bool has_error_code, u32 error_code)
2591 {
2592         int rc;
2593
2594         ctxt->_eip = ctxt->eip;
2595         ctxt->dst.type = OP_NONE;
2596
2597         rc = emulator_do_task_switch(ctxt, tss_selector, reason,
2598                                      has_error_code, error_code);
2599
2600         if (rc == X86EMUL_CONTINUE)
2601                 ctxt->eip = ctxt->_eip;
2602
2603         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2604 }
2605
2606 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned seg,
2607                             int reg, struct operand *op)
2608 {
2609         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2610
2611         register_address_increment(ctxt, &ctxt->regs[reg], df * op->bytes);
2612         op->addr.mem.ea = register_address(ctxt, ctxt->regs[reg]);
2613         op->addr.mem.seg = seg;
2614 }
2615
2616 static int em_das(struct x86_emulate_ctxt *ctxt)
2617 {
2618         u8 al, old_al;
2619         bool af, cf, old_cf;
2620
2621         cf = ctxt->eflags & X86_EFLAGS_CF;
2622         al = ctxt->dst.val;
2623
2624         old_al = al;
2625         old_cf = cf;
2626         cf = false;
2627         af = ctxt->eflags & X86_EFLAGS_AF;
2628         if ((al & 0x0f) > 9 || af) {
2629                 al -= 6;
2630                 cf = old_cf | (al >= 250);
2631                 af = true;
2632         } else {
2633                 af = false;
2634         }
2635         if (old_al > 0x99 || old_cf) {
2636                 al -= 0x60;
2637                 cf = true;
2638         }
2639
2640         ctxt->dst.val = al;
2641         /* Set PF, ZF, SF */
2642         ctxt->src.type = OP_IMM;
2643         ctxt->src.val = 0;
2644         ctxt->src.bytes = 1;
2645         emulate_2op_SrcV(ctxt, "or");
2646         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2647         if (cf)
2648                 ctxt->eflags |= X86_EFLAGS_CF;
2649         if (af)
2650                 ctxt->eflags |= X86_EFLAGS_AF;
2651         return X86EMUL_CONTINUE;
2652 }
2653
2654 static int em_call(struct x86_emulate_ctxt *ctxt)
2655 {
2656         int rc;
2657         long rel = ctxt->src.val;
2658
2659         ctxt->src.val = (unsigned long)ctxt->_eip;
2660         rc = jmp_rel(ctxt, rel);
2661         if (rc != X86EMUL_CONTINUE)
2662                 return rc;
2663         return em_push(ctxt);
2664 }
2665
2666 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2667 {
2668         u16 sel, old_cs;
2669         ulong old_eip;
2670         int rc;
2671         struct desc_struct old_desc, new_desc;
2672         const struct x86_emulate_ops *ops = ctxt->ops;
2673         int cpl = ctxt->ops->cpl(ctxt);
2674
2675         old_eip = ctxt->_eip;
2676         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
2677
2678         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2679         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2680                                        &new_desc);
2681         if (rc != X86EMUL_CONTINUE)
2682                 return X86EMUL_CONTINUE;
2683
2684         rc = assign_eip_far(ctxt, ctxt->src.val, new_desc.l);
2685         if (rc != X86EMUL_CONTINUE)
2686                 goto fail;
2687
2688         ctxt->src.val = old_cs;
2689         rc = em_push(ctxt);
2690         if (rc != X86EMUL_CONTINUE)
2691                 goto fail;
2692
2693         ctxt->src.val = old_eip;
2694         rc = em_push(ctxt);
2695         /* If we failed, we tainted the memory, but the very least we should
2696            restore cs */
2697         if (rc != X86EMUL_CONTINUE)
2698                 goto fail;
2699         return rc;
2700 fail:
2701         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
2702         return rc;
2703
2704 }
2705
2706 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2707 {
2708         int rc;
2709         unsigned long eip;
2710
2711         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2712         if (rc != X86EMUL_CONTINUE)
2713                 return rc;
2714         rc = assign_eip_near(ctxt, eip);
2715         if (rc != X86EMUL_CONTINUE)
2716                 return rc;
2717         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RSP], ctxt->src.val);
2718         return X86EMUL_CONTINUE;
2719 }
2720
2721 static int em_add(struct x86_emulate_ctxt *ctxt)
2722 {
2723         emulate_2op_SrcV(ctxt, "add");
2724         return X86EMUL_CONTINUE;
2725 }
2726
2727 static int em_or(struct x86_emulate_ctxt *ctxt)
2728 {
2729         emulate_2op_SrcV(ctxt, "or");
2730         return X86EMUL_CONTINUE;
2731 }
2732
2733 static int em_adc(struct x86_emulate_ctxt *ctxt)
2734 {
2735         emulate_2op_SrcV(ctxt, "adc");
2736         return X86EMUL_CONTINUE;
2737 }
2738
2739 static int em_sbb(struct x86_emulate_ctxt *ctxt)
2740 {
2741         emulate_2op_SrcV(ctxt, "sbb");
2742         return X86EMUL_CONTINUE;
2743 }
2744
2745 static int em_and(struct x86_emulate_ctxt *ctxt)
2746 {
2747         emulate_2op_SrcV(ctxt, "and");
2748         return X86EMUL_CONTINUE;
2749 }
2750
2751 static int em_sub(struct x86_emulate_ctxt *ctxt)
2752 {
2753         emulate_2op_SrcV(ctxt, "sub");
2754         return X86EMUL_CONTINUE;
2755 }
2756
2757 static int em_xor(struct x86_emulate_ctxt *ctxt)
2758 {
2759         emulate_2op_SrcV(ctxt, "xor");
2760         return X86EMUL_CONTINUE;
2761 }
2762
2763 static int em_cmp(struct x86_emulate_ctxt *ctxt)
2764 {
2765         emulate_2op_SrcV(ctxt, "cmp");
2766         /* Disable writeback. */
2767         ctxt->dst.type = OP_NONE;
2768         return X86EMUL_CONTINUE;
2769 }
2770
2771 static int em_test(struct x86_emulate_ctxt *ctxt)
2772 {
2773         emulate_2op_SrcV(ctxt, "test");
2774         /* Disable writeback. */
2775         ctxt->dst.type = OP_NONE;
2776         return X86EMUL_CONTINUE;
2777 }
2778
2779 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2780 {
2781         /* Write back the register source. */
2782         ctxt->src.val = ctxt->dst.val;
2783         write_register_operand(&ctxt->src);
2784
2785         /* Write back the memory destination with implicit LOCK prefix. */
2786         ctxt->dst.val = ctxt->src.orig_val;
2787         ctxt->lock_prefix = 1;
2788         return X86EMUL_CONTINUE;
2789 }
2790
2791 static int em_imul(struct x86_emulate_ctxt *ctxt)
2792 {
2793         emulate_2op_SrcV_nobyte(ctxt, "imul");
2794         return X86EMUL_CONTINUE;
2795 }
2796
2797 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2798 {
2799         ctxt->dst.val = ctxt->src2.val;
2800         return em_imul(ctxt);
2801 }
2802
2803 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2804 {
2805         ctxt->dst.type = OP_REG;
2806         ctxt->dst.bytes = ctxt->src.bytes;
2807         ctxt->dst.addr.reg = &ctxt->regs[VCPU_REGS_RDX];
2808         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2809
2810         return X86EMUL_CONTINUE;
2811 }
2812
2813 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2814 {
2815         u64 tsc = 0;
2816
2817         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2818         ctxt->regs[VCPU_REGS_RAX] = (u32)tsc;
2819         ctxt->regs[VCPU_REGS_RDX] = tsc >> 32;
2820         return X86EMUL_CONTINUE;
2821 }
2822
2823 static int em_mov(struct x86_emulate_ctxt *ctxt)
2824 {
2825         ctxt->dst.val = ctxt->src.val;
2826         return X86EMUL_CONTINUE;
2827 }
2828
2829 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
2830 {
2831         if (ctxt->modrm_reg > VCPU_SREG_GS)
2832                 return emulate_ud(ctxt);
2833
2834         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
2835         return X86EMUL_CONTINUE;
2836 }
2837
2838 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
2839 {
2840         u16 sel = ctxt->src.val;
2841
2842         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
2843                 return emulate_ud(ctxt);
2844
2845         if (ctxt->modrm_reg == VCPU_SREG_SS)
2846                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
2847
2848         /* Disable writeback. */
2849         ctxt->dst.type = OP_NONE;
2850         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
2851 }
2852
2853 static int em_movdqu(struct x86_emulate_ctxt *ctxt)
2854 {
2855         memcpy(&ctxt->dst.vec_val, &ctxt->src.vec_val, ctxt->op_bytes);
2856         return X86EMUL_CONTINUE;
2857 }
2858
2859 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
2860 {
2861         int rc;
2862         ulong linear;
2863
2864         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
2865         if (rc == X86EMUL_CONTINUE)
2866                 ctxt->ops->invlpg(ctxt, linear);
2867         /* Disable writeback. */
2868         ctxt->dst.type = OP_NONE;
2869         return X86EMUL_CONTINUE;
2870 }
2871
2872 static int em_clts(struct x86_emulate_ctxt *ctxt)
2873 {
2874         ulong cr0;
2875
2876         cr0 = ctxt->ops->get_cr(ctxt, 0);
2877         cr0 &= ~X86_CR0_TS;
2878         ctxt->ops->set_cr(ctxt, 0, cr0);
2879         return X86EMUL_CONTINUE;
2880 }
2881
2882 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
2883 {
2884         int rc;
2885
2886         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
2887                 return X86EMUL_UNHANDLEABLE;
2888
2889         rc = ctxt->ops->fix_hypercall(ctxt);
2890         if (rc != X86EMUL_CONTINUE)
2891                 return rc;
2892
2893         /* Let the processor re-execute the fixed hypercall */
2894         ctxt->_eip = ctxt->eip;
2895         /* Disable writeback. */
2896         ctxt->dst.type = OP_NONE;
2897         return X86EMUL_CONTINUE;
2898 }
2899
2900 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
2901 {
2902         struct desc_ptr desc_ptr;
2903         int rc;
2904
2905         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
2906                              &desc_ptr.size, &desc_ptr.address,
2907                              ctxt->op_bytes);
2908         if (rc != X86EMUL_CONTINUE)
2909                 return rc;
2910         ctxt->ops->set_gdt(ctxt, &desc_ptr);
2911         /* Disable writeback. */
2912         ctxt->dst.type = OP_NONE;
2913         return X86EMUL_CONTINUE;
2914 }
2915
2916 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
2917 {
2918         int rc;
2919
2920         rc = ctxt->ops->fix_hypercall(ctxt);
2921
2922         /* Disable writeback. */
2923         ctxt->dst.type = OP_NONE;
2924         return rc;
2925 }
2926
2927 static int em_lidt(struct x86_emulate_ctxt *ctxt)
2928 {
2929         struct desc_ptr desc_ptr;
2930         int rc;
2931
2932         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
2933                              &desc_ptr.size, &desc_ptr.address,
2934                              ctxt->op_bytes);
2935         if (rc != X86EMUL_CONTINUE)
2936                 return rc;
2937         ctxt->ops->set_idt(ctxt, &desc_ptr);
2938         /* Disable writeback. */
2939         ctxt->dst.type = OP_NONE;
2940         return X86EMUL_CONTINUE;
2941 }
2942
2943 static int em_smsw(struct x86_emulate_ctxt *ctxt)
2944 {
2945         ctxt->dst.bytes = 2;
2946         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
2947         return X86EMUL_CONTINUE;
2948 }
2949
2950 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
2951 {
2952         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
2953                           | (ctxt->src.val & 0x0f));
2954         ctxt->dst.type = OP_NONE;
2955         return X86EMUL_CONTINUE;
2956 }
2957
2958 static int em_loop(struct x86_emulate_ctxt *ctxt)
2959 {
2960         int rc = X86EMUL_CONTINUE;
2961
2962         register_address_increment(ctxt, &ctxt->regs[VCPU_REGS_RCX], -1);
2963         if ((address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) != 0) &&
2964             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
2965                 rc = jmp_rel(ctxt, ctxt->src.val);
2966
2967         return rc;
2968 }
2969
2970 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
2971 {
2972         int rc = X86EMUL_CONTINUE;
2973
2974         if (address_mask(ctxt, ctxt->regs[VCPU_REGS_RCX]) == 0)
2975                 rc = jmp_rel(ctxt, ctxt->src.val);
2976
2977         return rc;
2978 }
2979
2980 static int em_cli(struct x86_emulate_ctxt *ctxt)
2981 {
2982         if (emulator_bad_iopl(ctxt))
2983                 return emulate_gp(ctxt, 0);
2984
2985         ctxt->eflags &= ~X86_EFLAGS_IF;
2986         return X86EMUL_CONTINUE;
2987 }
2988
2989 static int em_sti(struct x86_emulate_ctxt *ctxt)
2990 {
2991         if (emulator_bad_iopl(ctxt))
2992                 return emulate_gp(ctxt, 0);
2993
2994         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
2995         ctxt->eflags |= X86_EFLAGS_IF;
2996         return X86EMUL_CONTINUE;
2997 }
2998
2999 static bool valid_cr(int nr)
3000 {
3001         switch (nr) {
3002         case 0:
3003         case 2 ... 4:
3004         case 8:
3005                 return true;
3006         default:
3007                 return false;
3008         }
3009 }
3010
3011 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3012 {
3013         if (!valid_cr(ctxt->modrm_reg))
3014                 return emulate_ud(ctxt);
3015
3016         return X86EMUL_CONTINUE;
3017 }
3018
3019 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3020 {
3021         u64 new_val = ctxt->src.val64;
3022         int cr = ctxt->modrm_reg;
3023         u64 efer = 0;
3024
3025         static u64 cr_reserved_bits[] = {
3026                 0xffffffff00000000ULL,
3027                 0, 0, 0, /* CR3 checked later */
3028                 CR4_RESERVED_BITS,
3029                 0, 0, 0,
3030                 CR8_RESERVED_BITS,
3031         };
3032
3033         if (!valid_cr(cr))
3034                 return emulate_ud(ctxt);
3035
3036         if (new_val & cr_reserved_bits[cr])
3037                 return emulate_gp(ctxt, 0);
3038
3039         switch (cr) {
3040         case 0: {
3041                 u64 cr4;
3042                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3043                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3044                         return emulate_gp(ctxt, 0);
3045
3046                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3047                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3048
3049                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3050                     !(cr4 & X86_CR4_PAE))
3051                         return emulate_gp(ctxt, 0);
3052
3053                 break;
3054                 }
3055         case 3: {
3056                 u64 rsvd = 0;
3057
3058                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3059                 if (efer & EFER_LMA)
3060                         rsvd = CR3_L_MODE_RESERVED_BITS;
3061                 else if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PAE)
3062                         rsvd = CR3_PAE_RESERVED_BITS;
3063                 else if (ctxt->ops->get_cr(ctxt, 0) & X86_CR0_PG)
3064                         rsvd = CR3_NONPAE_RESERVED_BITS;
3065
3066                 if (new_val & rsvd)
3067                         return emulate_gp(ctxt, 0);
3068
3069                 break;
3070                 }
3071         case 4: {
3072                 u64 cr4;
3073
3074                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3075                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3076
3077                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3078                         return emulate_gp(ctxt, 0);
3079
3080                 break;
3081                 }
3082         }
3083
3084         return X86EMUL_CONTINUE;
3085 }
3086
3087 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3088 {
3089         unsigned long dr7;
3090
3091         ctxt->ops->get_dr(ctxt, 7, &dr7);
3092
3093         /* Check if DR7.Global_Enable is set */
3094         return dr7 & (1 << 13);
3095 }
3096
3097 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3098 {
3099         int dr = ctxt->modrm_reg;
3100         u64 cr4;
3101
3102         if (dr > 7)
3103                 return emulate_ud(ctxt);
3104
3105         cr4 = ctxt->ops->get_cr(ctxt, 4);
3106         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3107                 return emulate_ud(ctxt);
3108
3109         if (check_dr7_gd(ctxt))
3110                 return emulate_db(ctxt);
3111
3112         return X86EMUL_CONTINUE;
3113 }
3114
3115 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3116 {
3117         u64 new_val = ctxt->src.val64;
3118         int dr = ctxt->modrm_reg;
3119
3120         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3121                 return emulate_gp(ctxt, 0);
3122
3123         return check_dr_read(ctxt);
3124 }
3125
3126 static int check_svme(struct x86_emulate_ctxt *ctxt)
3127 {
3128         u64 efer;
3129
3130         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3131
3132         if (!(efer & EFER_SVME))
3133                 return emulate_ud(ctxt);
3134
3135         return X86EMUL_CONTINUE;
3136 }
3137
3138 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3139 {
3140         u64 rax = ctxt->regs[VCPU_REGS_RAX];
3141
3142         /* Valid physical address? */
3143         if (rax & 0xffff000000000000ULL)
3144                 return emulate_gp(ctxt, 0);
3145
3146         return check_svme(ctxt);
3147 }
3148
3149 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3150 {
3151         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3152
3153         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3154                 return emulate_ud(ctxt);
3155
3156         return X86EMUL_CONTINUE;
3157 }
3158
3159 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3160 {
3161         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3162         u64 rcx = ctxt->regs[VCPU_REGS_RCX];
3163
3164         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3165             (rcx > 3))
3166                 return emulate_gp(ctxt, 0);
3167
3168         return X86EMUL_CONTINUE;
3169 }
3170
3171 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3172 {
3173         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3174         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3175                 return emulate_gp(ctxt, 0);
3176
3177         return X86EMUL_CONTINUE;
3178 }
3179
3180 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3181 {
3182         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3183         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3184                 return emulate_gp(ctxt, 0);
3185
3186         return X86EMUL_CONTINUE;
3187 }
3188
3189 #define D(_y) { .flags = (_y) }
3190 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
3191 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
3192                       .check_perm = (_p) }
3193 #define N    D(0)
3194 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3195 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
3196 #define GD(_f, _g) { .flags = ((_f) | GroupDual), .u.gdual = (_g) }
3197 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3198 #define II(_f, _e, _i) \
3199         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
3200 #define IIP(_f, _e, _i, _p) \
3201         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
3202           .check_perm = (_p) }
3203 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3204
3205 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3206 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3207 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3208
3209 #define I6ALU(_f, _e) I2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3210                 I2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3211                 I2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3212
3213 static struct opcode group7_rm1[] = {
3214         DI(SrcNone | ModRM | Priv, monitor),
3215         DI(SrcNone | ModRM | Priv, mwait),
3216         N, N, N, N, N, N,
3217 };
3218
3219 static struct opcode group7_rm3[] = {
3220         DIP(SrcNone | ModRM | Prot | Priv, vmrun,   check_svme_pa),
3221         II(SrcNone | ModRM | Prot | VendorSpecific, em_vmmcall, vmmcall),
3222         DIP(SrcNone | ModRM | Prot | Priv, vmload,  check_svme_pa),
3223         DIP(SrcNone | ModRM | Prot | Priv, vmsave,  check_svme_pa),
3224         DIP(SrcNone | ModRM | Prot | Priv, stgi,    check_svme),
3225         DIP(SrcNone | ModRM | Prot | Priv, clgi,    check_svme),
3226         DIP(SrcNone | ModRM | Prot | Priv, skinit,  check_svme),
3227         DIP(SrcNone | ModRM | Prot | Priv, invlpga, check_svme),
3228 };
3229
3230 static struct opcode group7_rm7[] = {
3231         N,
3232         DIP(SrcNone | ModRM, rdtscp, check_rdtsc),
3233         N, N, N, N, N, N,
3234 };
3235
3236 static struct opcode group1[] = {
3237         I(Lock, em_add),
3238         I(Lock, em_or),
3239         I(Lock, em_adc),
3240         I(Lock, em_sbb),
3241         I(Lock, em_and),
3242         I(Lock, em_sub),
3243         I(Lock, em_xor),
3244         I(0, em_cmp),
3245 };
3246
3247 static struct opcode group1A[] = {
3248         D(DstMem | SrcNone | ModRM | Mov | Stack), N, N, N, N, N, N, N,
3249 };
3250
3251 static struct opcode group3[] = {
3252         I(DstMem | SrcImm | ModRM, em_test),
3253         I(DstMem | SrcImm | ModRM, em_test),
3254         I(DstMem | SrcNone | ModRM | Lock, em_not),
3255         I(DstMem | SrcNone | ModRM | Lock, em_neg),
3256         I(SrcMem | ModRM, em_mul_ex),
3257         I(SrcMem | ModRM, em_imul_ex),
3258         I(SrcMem | ModRM, em_div_ex),
3259         I(SrcMem | ModRM, em_idiv_ex),
3260 };
3261
3262 static struct opcode group4[] = {
3263         D(ByteOp | DstMem | SrcNone | ModRM | Lock), D(ByteOp | DstMem | SrcNone | ModRM | Lock),
3264         N, N, N, N, N, N,
3265 };
3266
3267 static struct opcode group5[] = {
3268         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
3269         D(SrcMem | ModRM | Stack),
3270         I(SrcMemFAddr | ModRM | ImplicitOps | Stack, em_call_far),
3271         D(SrcMem | ModRM | Stack), D(SrcMemFAddr | ModRM | ImplicitOps),
3272         D(SrcMem | ModRM | Stack), N,
3273 };
3274
3275 static struct opcode group6[] = {
3276         DI(ModRM | Prot,        sldt),
3277         DI(ModRM | Prot,        str),
3278         DI(ModRM | Prot | Priv, lldt),
3279         DI(ModRM | Prot | Priv, ltr),
3280         N, N, N, N,
3281 };
3282
3283 static struct group_dual group7 = { {
3284         DI(ModRM | Mov | DstMem | Priv, sgdt),
3285         DI(ModRM | Mov | DstMem | Priv, sidt),
3286         II(ModRM | SrcMem | Priv, em_lgdt, lgdt),
3287         II(ModRM | SrcMem | Priv, em_lidt, lidt),
3288         II(SrcNone | ModRM | DstMem | Mov, em_smsw, smsw), N,
3289         II(SrcMem16 | ModRM | Mov | Priv, em_lmsw, lmsw),
3290         II(SrcMem | ModRM | ByteOp | Priv | NoAccess, em_invlpg, invlpg),
3291 }, {
3292         I(SrcNone | ModRM | Priv | VendorSpecific, em_vmcall),
3293         EXT(0, group7_rm1),
3294         N, EXT(0, group7_rm3),
3295         II(SrcNone | ModRM | DstMem | Mov, em_smsw, smsw), N,
3296         II(SrcMem16 | ModRM | Mov | Priv, em_lmsw, lmsw), EXT(0, group7_rm7),
3297 } };
3298
3299 static struct opcode group8[] = {
3300         N, N, N, N,
3301         D(DstMem | SrcImmByte | ModRM), D(DstMem | SrcImmByte | ModRM | Lock),
3302         D(DstMem | SrcImmByte | ModRM | Lock), D(DstMem | SrcImmByte | ModRM | Lock),
3303 };
3304
3305 static struct group_dual group9 = { {
3306         N, D(DstMem64 | ModRM | Lock), N, N, N, N, N, N,
3307 }, {
3308         N, N, N, N, N, N, N, N,
3309 } };
3310
3311 static struct opcode group11[] = {
3312         I(DstMem | SrcImm | ModRM | Mov, em_mov), X7(D(Undefined)),
3313 };
3314
3315 static struct gprefix pfx_0f_6f_0f_7f = {
3316         N, N, N, I(Sse, em_movdqu),
3317 };
3318
3319 static struct opcode opcode_table[256] = {
3320         /* 0x00 - 0x07 */
3321         I6ALU(Lock, em_add),
3322         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3323         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3324         /* 0x08 - 0x0F */
3325         I6ALU(Lock, em_or),
3326         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3327         N,
3328         /* 0x10 - 0x17 */
3329         I6ALU(Lock, em_adc),
3330         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3331         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3332         /* 0x18 - 0x1F */
3333         I6ALU(Lock, em_sbb),
3334         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3335         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3336         /* 0x20 - 0x27 */
3337         I6ALU(Lock, em_and), N, N,
3338         /* 0x28 - 0x2F */
3339         I6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3340         /* 0x30 - 0x37 */
3341         I6ALU(Lock, em_xor), N, N,
3342         /* 0x38 - 0x3F */
3343         I6ALU(0, em_cmp), N, N,
3344         /* 0x40 - 0x4F */
3345         X16(D(DstReg)),
3346         /* 0x50 - 0x57 */
3347         X8(I(SrcReg | Stack, em_push)),
3348         /* 0x58 - 0x5F */
3349         X8(I(DstReg | Stack, em_pop)),
3350         /* 0x60 - 0x67 */
3351         I(ImplicitOps | Stack | No64, em_pusha),
3352         I(ImplicitOps | Stack | No64, em_popa),
3353         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3354         N, N, N, N,
3355         /* 0x68 - 0x6F */
3356         I(SrcImm | Mov | Stack, em_push),
3357         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3358         I(SrcImmByte | Mov | Stack, em_push),
3359         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3360         D2bvIP(DstDI | SrcDX | Mov | String, ins, check_perm_in), /* insb, insw/insd */
3361         D2bvIP(SrcSI | DstDX | String, outs, check_perm_out), /* outsb, outsw/outsd */
3362         /* 0x70 - 0x7F */
3363         X16(D(SrcImmByte)),
3364         /* 0x80 - 0x87 */
3365         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
3366         G(DstMem | SrcImm | ModRM | Group, group1),
3367         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
3368         G(DstMem | SrcImmByte | ModRM | Group, group1),
3369         I2bv(DstMem | SrcReg | ModRM, em_test),
3370         I2bv(DstMem | SrcReg | ModRM | Lock, em_xchg),
3371         /* 0x88 - 0x8F */
3372         I2bv(DstMem | SrcReg | ModRM | Mov, em_mov),
3373         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3374         I(DstMem | SrcNone | ModRM | Mov, em_mov_rm_sreg),
3375         D(ModRM | SrcMem | NoAccess | DstReg),
3376         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3377         G(0, group1A),
3378         /* 0x90 - 0x97 */
3379         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3380         /* 0x98 - 0x9F */
3381         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3382         I(SrcImmFAddr | No64, em_call_far), N,
3383         II(ImplicitOps | Stack, em_pushf, pushf),
3384         II(ImplicitOps | Stack, em_popf, popf), N, N,
3385         /* 0xA0 - 0xA7 */
3386         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3387         I2bv(DstMem | SrcAcc | Mov | MemAbs, em_mov),
3388         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3389         I2bv(SrcSI | DstDI | String, em_cmp),
3390         /* 0xA8 - 0xAF */
3391         I2bv(DstAcc | SrcImm, em_test),
3392         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3393         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3394         I2bv(SrcAcc | DstDI | String, em_cmp),
3395         /* 0xB0 - 0xB7 */
3396         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3397         /* 0xB8 - 0xBF */
3398         X8(I(DstReg | SrcImm | Mov, em_mov)),
3399         /* 0xC0 - 0xC7 */
3400         D2bv(DstMem | SrcImmByte | ModRM),
3401         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3402         I(ImplicitOps | Stack, em_ret),
3403         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3404         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3405         G(ByteOp, group11), G(0, group11),
3406         /* 0xC8 - 0xCF */
3407         N, N, N, I(ImplicitOps | Stack, em_ret_far),
3408         D(ImplicitOps), DI(SrcImmByte, intn),
3409         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3410         /* 0xD0 - 0xD7 */
3411         D2bv(DstMem | SrcOne | ModRM), D2bv(DstMem | ModRM),
3412         N, N, N, N,
3413         /* 0xD8 - 0xDF */
3414         N, N, N, N, N, N, N, N,
3415         /* 0xE0 - 0xE7 */
3416         X3(I(SrcImmByte, em_loop)),
3417         I(SrcImmByte, em_jcxz),
3418         D2bvIP(SrcImmUByte | DstAcc, in,  check_perm_in),
3419         D2bvIP(SrcAcc | DstImmUByte, out, check_perm_out),
3420         /* 0xE8 - 0xEF */
3421         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3422         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3423         D2bvIP(SrcDX | DstAcc, in,  check_perm_in),
3424         D2bvIP(SrcAcc | DstDX, out, check_perm_out),
3425         /* 0xF0 - 0xF7 */
3426         N, DI(ImplicitOps, icebp), N, N,
3427         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3428         G(ByteOp, group3), G(0, group3),
3429         /* 0xF8 - 0xFF */
3430         D(ImplicitOps), D(ImplicitOps),
3431         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3432         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3433 };
3434
3435 static struct opcode twobyte_table[256] = {
3436         /* 0x00 - 0x0F */
3437         G(0, group6), GD(0, &group7), N, N,
3438         N, I(ImplicitOps | VendorSpecific, em_syscall),
3439         II(ImplicitOps | Priv, em_clts, clts), N,
3440         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3441         N, D(ImplicitOps | ModRM), N, N,
3442         /* 0x10 - 0x1F */
3443         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
3444         /* 0x20 - 0x2F */
3445         DIP(ModRM | DstMem | Priv | Op3264, cr_read, check_cr_read),
3446         DIP(ModRM | DstMem | Priv | Op3264, dr_read, check_dr_read),
3447         DIP(ModRM | SrcMem | Priv | Op3264, cr_write, check_cr_write),
3448         DIP(ModRM | SrcMem | Priv | Op3264, dr_write, check_dr_write),
3449         N, N, N, N,
3450         N, N, N, N, N, N, N, N,
3451         /* 0x30 - 0x3F */
3452         DI(ImplicitOps | Priv, wrmsr),
3453         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3454         DI(ImplicitOps | Priv, rdmsr),
3455         DIP(ImplicitOps | Priv, rdpmc, check_rdpmc),
3456         I(ImplicitOps | VendorSpecific, em_sysenter),
3457         I(ImplicitOps | Priv | VendorSpecific, em_sysexit),
3458         N, N,
3459         N, N, N, N, N, N, N, N,
3460         /* 0x40 - 0x4F */
3461         X16(D(DstReg | SrcMem | ModRM | Mov)),
3462         /* 0x50 - 0x5F */
3463         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3464         /* 0x60 - 0x6F */
3465         N, N, N, N,
3466         N, N, N, N,
3467         N, N, N, N,
3468         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3469         /* 0x70 - 0x7F */
3470         N, N, N, N,
3471         N, N, N, N,
3472         N, N, N, N,
3473         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3474         /* 0x80 - 0x8F */
3475         X16(D(SrcImm)),
3476         /* 0x90 - 0x9F */
3477         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3478         /* 0xA0 - 0xA7 */
3479         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
3480         DI(ImplicitOps, cpuid), D(DstMem | SrcReg | ModRM | BitOp),
3481         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3482         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
3483         /* 0xA8 - 0xAF */
3484         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
3485         DI(ImplicitOps, rsm), D(DstMem | SrcReg | ModRM | BitOp | Lock),
3486         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3487         D(DstMem | SrcReg | Src2CL | ModRM),
3488         D(ModRM), I(DstReg | SrcMem | ModRM, em_imul),
3489         /* 0xB0 - 0xB7 */
3490         D2bv(DstMem | SrcReg | ModRM | Lock),
3491         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
3492         D(DstMem | SrcReg | ModRM | BitOp | Lock),
3493         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
3494         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
3495         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3496         /* 0xB8 - 0xBF */
3497         N, N,
3498         G(BitOp, group8), D(DstMem | SrcReg | ModRM | BitOp | Lock),
3499         D(DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
3500         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3501         /* 0xC0 - 0xCF */
3502         D2bv(DstMem | SrcReg | ModRM | Lock),
3503         N, D(DstMem | SrcReg | ModRM | Mov),
3504         N, N, N, GD(0, &group9),
3505         N, N, N, N, N, N, N, N,
3506         /* 0xD0 - 0xDF */
3507         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3508         /* 0xE0 - 0xEF */
3509         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3510         /* 0xF0 - 0xFF */
3511         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3512 };
3513
3514 #undef D
3515 #undef N
3516 #undef G
3517 #undef GD
3518 #undef I
3519 #undef GP
3520 #undef EXT
3521
3522 #undef D2bv
3523 #undef D2bvIP
3524 #undef I2bv
3525 #undef I6ALU
3526
3527 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
3528 {
3529         unsigned size;
3530
3531         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3532         if (size == 8)
3533                 size = 4;
3534         return size;
3535 }
3536
3537 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
3538                       unsigned size, bool sign_extension)
3539 {
3540         int rc = X86EMUL_CONTINUE;
3541
3542         op->type = OP_IMM;
3543         op->bytes = size;
3544         op->addr.mem.ea = ctxt->_eip;
3545         /* NB. Immediates are sign-extended as necessary. */
3546         switch (op->bytes) {
3547         case 1:
3548                 op->val = insn_fetch(s8, ctxt);
3549                 break;
3550         case 2:
3551                 op->val = insn_fetch(s16, ctxt);
3552                 break;
3553         case 4:
3554                 op->val = insn_fetch(s32, ctxt);
3555                 break;
3556         }
3557         if (!sign_extension) {
3558                 switch (op->bytes) {
3559                 case 1:
3560                         op->val &= 0xff;
3561                         break;
3562                 case 2:
3563                         op->val &= 0xffff;
3564                         break;
3565                 case 4:
3566                         op->val &= 0xffffffff;
3567                         break;
3568                 }
3569         }
3570 done:
3571         return rc;
3572 }
3573
3574 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
3575                           unsigned d)
3576 {
3577         int rc = X86EMUL_CONTINUE;
3578
3579         switch (d) {
3580         case OpReg:
3581                 decode_register_operand(ctxt, op,
3582                          op == &ctxt->dst &&
3583                          ctxt->twobyte && (ctxt->b == 0xb6 || ctxt->b == 0xb7));
3584                 break;
3585         case OpImmUByte:
3586                 rc = decode_imm(ctxt, op, 1, false);
3587                 break;
3588         case OpMem:
3589                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3590         mem_common:
3591                 *op = ctxt->memop;
3592                 ctxt->memopp = op;
3593                 if ((ctxt->d & BitOp) && op == &ctxt->dst)
3594                         fetch_bit_operand(ctxt);
3595                 op->orig_val = op->val;
3596                 break;
3597         case OpMem64:
3598                 ctxt->memop.bytes = 8;
3599                 goto mem_common;
3600         case OpAcc:
3601                 op->type = OP_REG;
3602                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3603                 op->addr.reg = &ctxt->regs[VCPU_REGS_RAX];
3604                 fetch_register_operand(op);
3605                 op->orig_val = op->val;
3606                 break;
3607         case OpDI:
3608                 op->type = OP_MEM;
3609                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3610                 op->addr.mem.ea =
3611                         register_address(ctxt, ctxt->regs[VCPU_REGS_RDI]);
3612                 op->addr.mem.seg = VCPU_SREG_ES;
3613                 op->val = 0;
3614                 break;
3615         case OpDX: