arch/x86/kernel/cpu/common.c

   1 #include <linux/bootmem.h>
   2 #include <linux/linkage.h>
   3 #include <linux/bitops.h>
   4 #include <linux/kernel.h>
   5 #include <linux/module.h>
   6 #include <linux/percpu.h>
   7 #include <linux/string.h>
   8 #include <linux/delay.h>
   9 #include <linux/sched.h>
  10 #include <linux/init.h>
  11 #include <linux/kgdb.h>
  12 #include <linux/smp.h>
  13 #include <linux/io.h>
  14
  15 #include <asm/stackprotector.h>
  16 #include <asm/perf_event.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/archrandom.h>
  19 #include <asm/hypervisor.h>
  20 #include <asm/processor.h>
  21 #include <asm/sections.h>
  22 #include <linux/topology.h>
  23 #include <linux/cpumask.h>
  24 #include <asm/pgtable.h>
  25 #include <linux/atomic.h>
  26 #include <asm/proto.h>
  27 #include <asm/setup.h>
  28 #include <asm/apic.h>
  29 #include <asm/desc.h>
  30 #include <asm/i387.h>
  31 #include <asm/mtrr.h>
  32 #include <linux/numa.h>
  33 #include <asm/asm.h>
  34 #include <asm/cpu.h>
  35 #include <asm/mce.h>
  36 #include <asm/msr.h>
  37 #include <asm/pat.h>
  38
  39 #ifdef CONFIG_X86_LOCAL_APIC
  40 #include <asm/uv/uv.h>
  41 #endif
  42
  43 #include "cpu.h"
  44
  45 /* all of these masks are initialized in setup_cpu_local_masks() */
  46 cpumask_var_t cpu_initialized_mask;
  47 cpumask_var_t cpu_callout_mask;
  48 cpumask_var_t cpu_callin_mask;
  49
  50 /* representing cpus for which sibling maps can be computed */
  51 cpumask_var_t cpu_sibling_setup_mask;
  52
  53 /* correctly size the local cpu masks */
  54 void __init setup_cpu_local_masks(void)
  55 {
  56         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
  57         alloc_bootmem_cpumask_var(&cpu_callin_mask);
  58         alloc_bootmem_cpumask_var(&cpu_callout_mask);
  59         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
  60 }
  61
  62 static void __cpuinit default_init(struct cpuinfo_x86 *c)
  63 {
  64 #ifdef CONFIG_X86_64
  65         cpu_detect_cache_sizes(c);
  66 #else
  67         /* Not much we can do here... */
  68         /* Check if at least it has cpuid */
  69         if (c->cpuid_level == -1) {
  70                 /* No cpuid. It must be an ancient CPU */
  71                 if (c->x86 == 4)
  72                         strcpy(c->x86_model_id, "486");
  73                 else if (c->x86 == 3)
  74                         strcpy(c->x86_model_id, "386");
  75         }
  76 #endif
  77 }
  78
  79 static const struct cpu_dev __cpuinitconst default_cpu = {
  80         .c_init         = default_init,
  81         .c_vendor       = "Unknown",
  82         .c_x86_vendor   = X86_VENDOR_UNKNOWN,
  83 };
  84
  85 static const struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
  86
  87 DEFINE_PER_CPU_PAGE_ALIGNED_USER_MAPPED(struct gdt_page, gdt_page) = { .gdt = {
  88 #ifdef CONFIG_X86_64
  89         /*
  90          * We need valid kernel segments for data and code in long mode too
  91          * IRET will check the segment types  kkeil 2000/10/28
  92          * Also sysret mandates a special GDT layout
  93          *
  94          * TLS descriptors are currently at a different place compared to i386.
  95          * Hopefully nobody expects them at a fixed place (Wine?)
  96          */
  97         [GDT_ENTRY_KERNEL32_CS]         = GDT_ENTRY_INIT(0xc09b, 0, 0xfffff),
  98         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xa09b, 0, 0xfffff),
  99         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc093, 0, 0xfffff),
 100         [GDT_ENTRY_DEFAULT_USER32_CS]   = GDT_ENTRY_INIT(0xc0fb, 0, 0xfffff),
 101         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f3, 0, 0xfffff),
 102         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xa0fb, 0, 0xfffff),
 103 #else
 104         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xc09a, 0, 0xfffff),
 105         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 106         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xc0fa, 0, 0xfffff),
 107         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f2, 0, 0xfffff),
 108         /*
 109          * Segments used for calling PnP BIOS have byte granularity.
 110          * They code segments and data segments have fixed 64k limits,
 111          * the transfer segment sizes are set at run time.
 112          */
 113         /* 32-bit code */
 114         [GDT_ENTRY_PNPBIOS_CS32]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 115         /* 16-bit code */
 116         [GDT_ENTRY_PNPBIOS_CS16]        = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 117         /* 16-bit data */
 118         [GDT_ENTRY_PNPBIOS_DS]          = GDT_ENTRY_INIT(0x0092, 0, 0xffff),
 119         /* 16-bit data */
 120         [GDT_ENTRY_PNPBIOS_TS1]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 121         /* 16-bit data */
 122         [GDT_ENTRY_PNPBIOS_TS2]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 123         /*
 124          * The APM segments have byte granularity and their bases
 125          * are set at run time.  All have 64k limits.
 126          */
 127         /* 32-bit code */
 128         [GDT_ENTRY_APMBIOS_BASE]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 129         /* 16-bit code */
 130         [GDT_ENTRY_APMBIOS_BASE+1]      = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 131         /* data */
 132         [GDT_ENTRY_APMBIOS_BASE+2]      = GDT_ENTRY_INIT(0x4092, 0, 0xffff),
 133
 134         [GDT_ENTRY_ESPFIX_SS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 135         [GDT_ENTRY_PERCPU]              = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 136         GDT_STACK_CANARY_INIT
 137 #endif
 138 } };
 139 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
 140
 141 static int __init x86_xsave_setup(char *s)
 142 {
 143         if (strlen(s))
 144                 return 0;
 145         setup_clear_cpu_cap(X86_FEATURE_XSAVE);
 146         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 147         return 1;
 148 }
 149 __setup("noxsave", x86_xsave_setup);
 150
 151 static int __init x86_xsaveopt_setup(char *s)
 152 {
 153         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 154         return 1;
 155 }
 156 __setup("noxsaveopt", x86_xsaveopt_setup);
 157
 158 #ifdef CONFIG_X86_64
 159 static int __init x86_pcid_setup(char *s)
 160 {
 161         /* require an exact match without trailing characters */
 162         if (strlen(s))
 163                 return 0;
 164
 165         /* do not emit a message if the feature is not present */
 166         if (!boot_cpu_has(X86_FEATURE_PCID))
 167                 return 1;
 168
 169         setup_clear_cpu_cap(X86_FEATURE_PCID);
 170         pr_info("nopcid: PCID feature disabled\n");
 171         return 1;
 172 }
 173 __setup("nopcid", x86_pcid_setup);
 174
 175 static int __init x86_nokaiser_setup(char *s)
 176 {
 177         /* nokaiser doesn't accept parameters */
 178         if (s)
 179                 return -EINVAL;
 180 #ifdef CONFIG_KAISER
 181         kaiser_enabled = 0;
 182         setup_clear_cpu_cap(X86_FEATURE_KAISER);
 183         pr_info("nokaiser: KAISER feature disabled\n");
 184 #endif
 185         return 0;
 186 }
 187 early_param("nokaiser", x86_nokaiser_setup);
 188 #endif
 189
 190 static int __init x86_noinvpcid_setup(char *s)
 191 {
 192         /* noinvpcid doesn't accept parameters */
 193         if (s)
 194                 return -EINVAL;
 195
 196         /* do not emit a message if the feature is not present */
 197         if (!boot_cpu_has(X86_FEATURE_INVPCID))
 198                 return 0;
 199
 200         setup_clear_cpu_cap(X86_FEATURE_INVPCID);
 201         pr_info("noinvpcid: INVPCID feature disabled\n");
 202         return 0;
 203 }
 204 early_param("noinvpcid", x86_noinvpcid_setup);
 205
 206 #ifdef CONFIG_X86_32
 207 static int cachesize_override __cpuinitdata = -1;
 208 static int disable_x86_serial_nr __cpuinitdata = 1;
 209
 210 static int __init cachesize_setup(char *str)
 211 {
 212         get_option(&str, &cachesize_override);
 213         return 1;
 214 }
 215 __setup("cachesize=", cachesize_setup);
 216
 217 static int __init x86_fxsr_setup(char *s)
 218 {
 219         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 220         setup_clear_cpu_cap(X86_FEATURE_XMM);
 221         return 1;
 222 }
 223 __setup("nofxsr", x86_fxsr_setup);
 224
 225 static int __init x86_sep_setup(char *s)
 226 {
 227         setup_clear_cpu_cap(X86_FEATURE_SEP);
 228         return 1;
 229 }
 230 __setup("nosep", x86_sep_setup);
 231
 232 /* Standard macro to see if a specific flag is changeable */
 233 static inline int flag_is_changeable_p(u32 flag)
 234 {
 235         u32 f1, f2;
 236
 237         /*
 238          * Cyrix and IDT cpus allow disabling of CPUID
 239          * so the code below may return different results
 240          * when it is executed before and after enabling
 241          * the CPUID. Add "volatile" to not allow gcc to
 242          * optimize the subsequent calls to this function.
 243          */
 244         asm volatile ("pushfl           \n\t"
 245                       "pushfl           \n\t"
 246                       "popl %0          \n\t"
 247                       "movl %0, %1      \n\t"
 248                       "xorl %2, %0      \n\t"
 249                       "pushl %0         \n\t"
 250                       "popfl            \n\t"
 251                       "pushfl           \n\t"
 252                       "popl %0          \n\t"
 253                       "popfl            \n\t"
 254
 255                       : "=&r" (f1), "=&r" (f2)
 256                       : "ir" (flag));
 257
 258         return ((f1^f2) & flag) != 0;
 259 }
 260
 261 /* Probe for the CPUID instruction */
 262 static int __cpuinit have_cpuid_p(void)
 263 {
 264         return flag_is_changeable_p(X86_EFLAGS_ID);
 265 }
 266
 267 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 268 {
 269         unsigned long lo, hi;
 270
 271         if (!cpu_has(c, X86_FEATURE_PN) || !disable_x86_serial_nr)
 272                 return;
 273
 274         /* Disable processor serial number: */
 275
 276         rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 277         lo |= 0x200000;
 278         wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 279
 280         printk(KERN_NOTICE "CPU serial number disabled.\n");
 281         clear_cpu_cap(c, X86_FEATURE_PN);
 282
 283         /* Disabling the serial number may affect the cpuid level */
 284         c->cpuid_level = cpuid_eax(0);
 285 }
 286
 287 static int __init x86_serial_nr_setup(char *s)
 288 {
 289         disable_x86_serial_nr = 0;
 290         return 1;
 291 }
 292 __setup("serialnumber", x86_serial_nr_setup);
 293 #else
 294 static inline int flag_is_changeable_p(u32 flag)
 295 {
 296         return 1;
 297 }
 298 /* Probe for the CPUID instruction */
 299 static inline int have_cpuid_p(void)
 300 {
 301         return 1;
 302 }
 303 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 304 {
 305 }
 306 #endif
 307
 308 static int disable_smep __cpuinitdata;
 309 static __init int setup_disable_smep(char *arg)
 310 {
 311         disable_smep = 1;
 312         return 1;
 313 }
 314 __setup("nosmep", setup_disable_smep);
 315
 316 static __cpuinit void setup_smep(struct cpuinfo_x86 *c)
 317 {
 318         if (cpu_has(c, X86_FEATURE_SMEP)) {
 319                 if (unlikely(disable_smep)) {
 320                         setup_clear_cpu_cap(X86_FEATURE_SMEP);
 321                         clear_in_cr4(X86_CR4_SMEP);
 322                 } else
 323                         set_in_cr4(X86_CR4_SMEP);
 324         }
 325 }
 326
 327 static void setup_pcid(struct cpuinfo_x86 *c)
 328 {
 329         if (cpu_has(c, X86_FEATURE_PCID)) {
 330                 if (IS_ENABLED(CONFIG_X86_64) &&
 331                     (cpu_has(c, X86_FEATURE_PGE) || kaiser_enabled)) {
 332                         /*
 333                          * Regardless of whether PCID is enumerated, the
 334                          * SDM says that it can't be enabled in 32-bit mode.
 335                          */
 336                         set_in_cr4(X86_CR4_PCIDE);
 337                         /*
 338                          * INVPCID has two "groups" of types:
 339                          * 1/2: Invalidate an individual address
 340                          * 3/4: Invalidate all contexts
 341                          *
 342                          * 1/2 take a PCID, but 3/4 do not.  So, 3/4
 343                          * ignore the PCID argument in the descriptor.
 344                          * But, we have to be careful not to call 1/2
 345                          * with an actual non-zero PCID in them before
 346                          * we do the above set_in_cr4().
 347                          */
 348                         if (cpu_has(c, X86_FEATURE_INVPCID))
 349                                 set_cpu_cap(c, X86_FEATURE_INVPCID_SINGLE);
 350                 } else {
 351                         /*
 352                          * flush_tlb_all(), as currently implemented, won't
 353                          * work if PCID is on but PGE is not.  Since that
 354                          * combination doesn't exist on real hardware, there's
 355                          * no reason to try to fully support it, but it's
 356                          * polite to avoid corrupting data if we're on
 357                          * an improperly configured VM.
 358                          */
 359                         clear_cpu_cap(c, X86_FEATURE_PCID);
 360                 }
 361         }
 362         kaiser_setup_pcid();
 363 }
 364
 365 /*
 366  * Some CPU features depend on higher CPUID levels, which may not always
 367  * be available due to CPUID level capping or broken virtualization
 368  * software.  Add those features to this table to auto-disable them.
 369  */
 370 struct cpuid_dependent_feature {
 371         u32 feature;
 372         u32 level;
 373 };
 374
 375 static const struct cpuid_dependent_feature __cpuinitconst
 376 cpuid_dependent_features[] = {
 377         { X86_FEATURE_MWAIT,            0x00000005 },
 378         { X86_FEATURE_DCA,              0x00000009 },
 379         { X86_FEATURE_XSAVE,            0x0000000d },
 380         { 0, 0 }
 381 };
 382
 383 static void __cpuinit filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
 384 {
 385         const struct cpuid_dependent_feature *df;
 386
 387         for (df = cpuid_dependent_features; df->feature; df++) {
 388
 389                 if (!cpu_has(c, df->feature))
 390                         continue;
 391                 /*
 392                  * Note: cpuid_level is set to -1 if unavailable, but
 393                  * extended_extended_level is set to 0 if unavailable
 394                  * and the legitimate extended levels are all negative
 395                  * when signed; hence the weird messing around with
 396                  * signs here...
 397                  */
 398                 if (!((s32)df->level < 0 ?
 399                      (u32)df->level > (u32)c->extended_cpuid_level :
 400                      (s32)df->level > (s32)c->cpuid_level))
 401                         continue;
 402
 403                 clear_cpu_cap(c, df->feature);
 404                 if (!warn)
 405                         continue;
 406
 407                 printk(KERN_WARNING
 408                        "CPU: CPU feature %s disabled, no CPUID level 0x%x\n",
 409                                 x86_cap_flags[df->feature], df->level);
 410         }
 411 }
 412
 413 /*
 414  * Naming convention should be: <Name> [(<Codename>)]
 415  * This table only is used unless init_<vendor>() below doesn't set it;
 416  * in particular, if CPUID levels 0x80000002..4 are supported, this
 417  * isn't used
 418  */
 419
 420 /* Look up CPU names by table lookup. */
 421 static const char *__cpuinit table_lookup_model(struct cpuinfo_x86 *c)
 422 {
 423         const struct cpu_model_info *info;
 424
 425         if (c->x86_model >= 16)
 426                 return NULL;    /* Range check */
 427
 428         if (!this_cpu)
 429                 return NULL;
 430
 431         info = this_cpu->c_models;
 432
 433         while (info && info->family) {
 434                 if (info->family == c->x86)
 435                         return info->model_names[c->x86_model];
 436                 info++;
 437         }
 438         return NULL;            /* Not found */
 439 }
 440
 441 __u32 cpu_caps_cleared[NCAPINTS] __cpuinitdata;
 442 __u32 cpu_caps_set[NCAPINTS] __cpuinitdata;
 443
 444 void load_percpu_segment(int cpu)
 445 {
 446 #ifdef CONFIG_X86_32
 447         loadsegment(fs, __KERNEL_PERCPU);
 448 #else
 449         loadsegment(gs, 0);
 450         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
 451 #endif
 452         load_stack_canary_segment();
 453 }
 454
 455 /*
 456  * Current gdt points %fs at the "master" per-cpu area: after this,
 457  * it's on the real one.
 458  */
 459 void switch_to_new_gdt(int cpu)
 460 {
 461         struct desc_ptr gdt_descr;
 462
 463         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
 464         gdt_descr.size = GDT_SIZE - 1;
 465         load_gdt(&gdt_descr);
 466         /* Reload the per-cpu base */
 467
 468         load_percpu_segment(cpu);
 469 }
 470
 471 static const struct cpu_dev *__cpuinitdata cpu_devs[X86_VENDOR_NUM] = {};
 472
 473 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
 474 {
 475         unsigned int *v;
 476         char *p, *q;
 477
 478         if (c->extended_cpuid_level < 0x80000004)
 479                 return;
 480
 481         v = (unsigned int *)c->x86_model_id;
 482         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 483         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 484         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 485         c->x86_model_id[48] = 0;
 486
 487         /*
 488          * Intel chips right-justify this string for some dumb reason;
 489          * undo that brain damage:
 490          */
 491         p = q = &c->x86_model_id[0];
 492         while (*p == ' ')
 493                 p++;
 494         if (p != q) {
 495                 while (*p)
 496                         *q++ = *p++;
 497                 while (q <= &c->x86_model_id[48])
 498                         *q++ = '\0';    /* Zero-pad the rest */
 499         }
 500 }
 501
 502 void __cpuinit cpu_detect_cache_sizes(struct cpuinfo_x86 *c)
 503 {
 504         unsigned int n, dummy, ebx, ecx, edx, l2size;
 505
 506         n = c->extended_cpuid_level;
 507
 508         if (n >= 0x80000005) {
 509                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 510                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 511 #ifdef CONFIG_X86_64
 512                 /* On K8 L1 TLB is inclusive, so don't count it */
 513                 c->x86_tlbsize = 0;
 514 #endif
 515         }
 516
 517         if (n < 0x80000006)     /* Some chips just has a large L1. */
 518                 return;
 519
 520         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 521         l2size = ecx >> 16;
 522
 523 #ifdef CONFIG_X86_64
 524         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 525 #else
 526         /* do processor-specific cache resizing */
 527         if (this_cpu->c_size_cache)
 528                 l2size = this_cpu->c_size_cache(c, l2size);
 529
 530         /* Allow user to override all this if necessary. */
 531         if (cachesize_override != -1)
 532                 l2size = cachesize_override;
 533
 534         if (l2size == 0)
 535                 return;         /* Again, no L2 cache is possible */
 536 #endif
 537
 538         c->x86_cache_size = l2size;
 539 }
 540
 541 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 542 {
 543 #ifdef CONFIG_X86_HT
 544         u32 eax, ebx, ecx, edx;
 545         int index_msb, core_bits;
 546         static bool printed;
 547
 548         if (!cpu_has(c, X86_FEATURE_HT))
 549                 return;
 550
 551         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 552                 goto out;
 553
 554         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 555                 return;
 556
 557         cpuid(1, &eax, &ebx, &ecx, &edx);
 558
 559         smp_num_siblings = (ebx & 0xff0000) >> 16;
 560
 561         if (smp_num_siblings == 1) {
 562                 printk_once(KERN_INFO "CPU0: Hyper-Threading is disabled\n");
 563                 goto out;
 564         }
 565
 566         if (smp_num_siblings <= 1)
 567                 goto out;
 568
 569         index_msb = get_count_order(smp_num_siblings);
 570         c->phys_proc_id = apic->phys_pkg_id(c->initial_apicid, index_msb);
 571
 572         smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 573
 574         index_msb = get_count_order(smp_num_siblings);
 575
 576         core_bits = get_count_order(c->x86_max_cores);
 577
 578         c->cpu_core_id = apic->phys_pkg_id(c->initial_apicid, index_msb) &
 579                                        ((1 << core_bits) - 1);
 580
 581 out:
 582         if (!printed && (c->x86_max_cores * smp_num_siblings) > 1) {
 583                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 584                        c->phys_proc_id);
 585                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 586                        c->cpu_core_id);
 587                 printed = 1;
 588         }
 589 #endif
 590 }
 591
 592 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 593 {
 594         char *v = c->x86_vendor_id;
 595         int i;
 596
 597         for (i = 0; i < X86_VENDOR_NUM; i++) {
 598                 if (!cpu_devs[i])
 599                         break;
 600
 601                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 602                     (cpu_devs[i]->c_ident[1] &&
 603                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 604
 605                         this_cpu = cpu_devs[i];
 606                         c->x86_vendor = this_cpu->c_x86_vendor;
 607                         return;
 608                 }
 609         }
 610
 611         printk_once(KERN_ERR
 612                         "CPU: vendor_id '%s' unknown, using generic init.\n" \
 613                         "CPU: Your system may be unstable.\n", v);
 614
 615         c->x86_vendor = X86_VENDOR_UNKNOWN;
 616         this_cpu = &default_cpu;
 617 }
 618
 619 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 620 {
 621         /* Get vendor name */
 622         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 623               (unsigned int *)&c->x86_vendor_id[0],
 624               (unsigned int *)&c->x86_vendor_id[8],
 625               (unsigned int *)&c->x86_vendor_id[4]);
 626
 627         c->x86 = 4;
 628         /* Intel-defined flags: level 0x00000001 */
 629         if (c->cpuid_level >= 0x00000001) {
 630                 u32 junk, tfms, cap0, misc;
 631
 632                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 633                 c->x86 = (tfms >> 8) & 0xf;
 634                 c->x86_model = (tfms >> 4) & 0xf;
 635                 c->x86_mask = tfms & 0xf;
 636
 637                 if (c->x86 == 0xf)
 638                         c->x86 += (tfms >> 20) & 0xff;
 639                 if (c->x86 >= 0x6)
 640                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 641
 642                 if (cap0 & (1<<19)) {
 643                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 644                         c->x86_cache_alignment = c->x86_clflush_size;
 645                 }
 646         }
 647 }
 648
 649 void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 650 {
 651         u32 tfms, xlvl;
 652         u32 ebx;
 653
 654         /* Intel-defined flags: level 0x00000001 */
 655         if (c->cpuid_level >= 0x00000001) {
 656                 u32 capability, excap;
 657
 658                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 659                 c->x86_capability[0] = capability;
 660                 c->x86_capability[4] = excap;
 661         }
 662
 663         /* Additional Intel-defined flags: level 0x00000007 */
 664         if (c->cpuid_level >= 0x00000007) {
 665                 u32 eax, ebx, ecx, edx;
 666
 667                 cpuid_count(0x00000007, 0, &eax, &ebx, &ecx, &edx);
 668
 669                 c->x86_capability[9] = ebx;
 670         }
 671
 672         /* AMD-defined flags: level 0x80000001 */
 673         xlvl = cpuid_eax(0x80000000);
 674         c->extended_cpuid_level = xlvl;
 675
 676         if ((xlvl & 0xffff0000) == 0x80000000) {
 677                 if (xlvl >= 0x80000001) {
 678                         c->x86_capability[1] = cpuid_edx(0x80000001);
 679                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 680                 }
 681         }
 682
 683         if (c->extended_cpuid_level >= 0x80000008) {
 684                 u32 eax = cpuid_eax(0x80000008);
 685
 686                 c->x86_virt_bits = (eax >> 8) & 0xff;
 687                 c->x86_phys_bits = eax & 0xff;
 688         }
 689 #ifdef CONFIG_X86_32
 690         else if (cpu_has(c, X86_FEATURE_PAE) || cpu_has(c, X86_FEATURE_PSE36))
 691                 c->x86_phys_bits = 36;
 692 #endif
 693
 694         if (c->extended_cpuid_level >= 0x80000007)
 695                 c->x86_power = cpuid_edx(0x80000007);
 696
 697         init_scattered_cpuid_features(c);
 698 #ifdef CONFIG_KAISER
 699         if (kaiser_enabled)
 700                 set_cpu_cap(c, X86_FEATURE_KAISER);
 701 #endif
 702 }
 703
 704 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 705 {
 706 #ifdef CONFIG_X86_32
 707         int i;
 708
 709         /*
 710          * First of all, decide if this is a 486 or higher
 711          * It's a 486 if we can modify the AC flag
 712          */
 713         if (flag_is_changeable_p(X86_EFLAGS_AC))
 714                 c->x86 = 4;
 715         else
 716                 c->x86 = 3;
 717
 718         for (i = 0; i < X86_VENDOR_NUM; i++)
 719                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 720                         c->x86_vendor_id[0] = 0;
 721                         cpu_devs[i]->c_identify(c);
 722                         if (c->x86_vendor_id[0]) {
 723                                 get_cpu_vendor(c);
 724                                 break;
 725                         }
 726                 }
 727 #endif
 728 }
 729
 730 /*
 731  * Do minimum CPU detection early.
 732  * Fields really needed: vendor, cpuid_level, family, model, mask,
 733  * cache alignment.
 734  * The others are not touched to avoid unwanted side effects.
 735  *
 736  * WARNING: this function is only called on the BP.  Don't add code here
 737  * that is supposed to run on all CPUs.
 738  */
 739 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 740 {
 741 #ifdef CONFIG_X86_64
 742         c->x86_clflush_size = 64;
 743         c->x86_phys_bits = 36;
 744         c->x86_virt_bits = 48;
 745 #else
 746         c->x86_clflush_size = 32;
 747         c->x86_phys_bits = 32;
 748         c->x86_virt_bits = 32;
 749 #endif
 750         c->x86_cache_alignment = c->x86_clflush_size;
 751
 752         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 753         c->extended_cpuid_level = 0;
 754
 755         if (!have_cpuid_p())
 756                 identify_cpu_without_cpuid(c);
 757
 758         /* cyrix could have cpuid enabled via c_identify()*/
 759         if (!have_cpuid_p())
 760                 return;
 761
 762         cpu_detect(c);
 763
 764         get_cpu_vendor(c);
 765
 766         get_cpu_cap(c);
 767
 768         if (this_cpu->c_early_init)
 769                 this_cpu->c_early_init(c);
 770
 771         c->cpu_index = 0;
 772         filter_cpuid_features(c, false);
 773
 774         setup_smep(c);
 775
 776         if (this_cpu->c_bsp_init)
 777                 this_cpu->c_bsp_init(c);
 778 }
 779
 780 void __init early_cpu_init(void)
 781 {
 782         const struct cpu_dev *const *cdev;
 783         int count = 0;
 784
 785 #ifdef CONFIG_PROCESSOR_SELECT
 786         printk(KERN_INFO "KERNEL supported cpus:\n");
 787 #endif
 788
 789         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 790                 const struct cpu_dev *cpudev = *cdev;
 791
 792                 if (count >= X86_VENDOR_NUM)
 793                         break;
 794                 cpu_devs[count] = cpudev;
 795                 count++;
 796
 797 #ifdef CONFIG_PROCESSOR_SELECT
 798                 {
 799                         unsigned int j;
 800
 801                         for (j = 0; j < 2; j++) {
 802                                 if (!cpudev->c_ident[j])
 803                                         continue;
 804                                 printk(KERN_INFO "  %s %s\n", cpudev->c_vendor,
 805                                         cpudev->c_ident[j]);
 806                         }
 807                 }
 808 #endif
 809         }
 810         early_identify_cpu(&boot_cpu_data);
 811 }
 812
 813 /*
 814  * The NOPL instruction is supposed to exist on all CPUs of family >= 6;
 815  * unfortunately, that's not true in practice because of early VIA
 816  * chips and (more importantly) broken virtualizers that are not easy
 817  * to detect. In the latter case it doesn't even *fail* reliably, so
 818  * probing for it doesn't even work. Disable it completely on 32-bit
 819  * unless we can find a reliable way to detect all the broken cases.
 820  * Enable it explicitly on 64-bit for non-constant inputs of cpu_has().
 821  */
 822 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 823 {
 824 #ifdef CONFIG_X86_32
 825         clear_cpu_cap(c, X86_FEATURE_NOPL);
 826 #else
 827         set_cpu_cap(c, X86_FEATURE_NOPL);
 828 #endif
 829 }
 830
 831 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 832 {
 833         c->extended_cpuid_level = 0;
 834
 835         if (!have_cpuid_p())
 836                 identify_cpu_without_cpuid(c);
 837
 838         /* cyrix could have cpuid enabled via c_identify()*/
 839         if (!have_cpuid_p())
 840                 return;
 841
 842         cpu_detect(c);
 843
 844         get_cpu_vendor(c);
 845
 846         get_cpu_cap(c);
 847
 848         if (c->cpuid_level >= 0x00000001) {
 849                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 850 #ifdef CONFIG_X86_32
 851 # ifdef CONFIG_X86_HT
 852                 c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 853 # else
 854                 c->apicid = c->initial_apicid;
 855 # endif
 856 #endif
 857                 c->phys_proc_id = c->initial_apicid;
 858         }
 859
 860         setup_smep(c);
 861
 862         get_model_name(c); /* Default name */
 863
 864         detect_nopl(c);
 865 }
 866
 867 /*
 868  * This does the hard work of actually picking apart the CPU stuff...
 869  */
 870 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 871 {
 872         int i;
 873
 874         c->loops_per_jiffy = loops_per_jiffy;
 875         c->x86_cache_size = -1;
 876         c->x86_vendor = X86_VENDOR_UNKNOWN;
 877         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 878         c->x86_vendor_id[0] = '\0'; /* Unset */
 879         c->x86_model_id[0] = '\0';  /* Unset */
 880         c->x86_max_cores = 1;
 881         c->x86_coreid_bits = 0;
 882 #ifdef CONFIG_X86_64
 883         c->x86_clflush_size = 64;
 884         c->x86_phys_bits = 36;
 885         c->x86_virt_bits = 48;
 886 #else
 887         c->cpuid_level = -1;    /* CPUID not detected */
 888         c->x86_clflush_size = 32;
 889         c->x86_phys_bits = 32;
 890         c->x86_virt_bits = 32;
 891 #endif
 892         c->x86_cache_alignment = c->x86_clflush_size;
 893         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 894
 895         generic_identify(c);
 896
 897         if (this_cpu->c_identify)
 898                 this_cpu->c_identify(c);
 899
 900         /* Clear/Set all flags overriden by options, after probe */
 901         for (i = 0; i < NCAPINTS; i++) {
 902                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 903                 c->x86_capability[i] |= cpu_caps_set[i];
 904         }
 905
 906 #ifdef CONFIG_X86_64
 907         c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 908 #endif
 909
 910         /*
 911          * Vendor-specific initialization.  In this section we
 912          * canonicalize the feature flags, meaning if there are
 913          * features a certain CPU supports which CPUID doesn't
 914          * tell us, CPUID claiming incorrect flags, or other bugs,
 915          * we handle them here.
 916          *
 917          * At the end of this section, c->x86_capability better
 918          * indicate the features this CPU genuinely supports!
 919          */
 920         if (this_cpu->c_init)
 921                 this_cpu->c_init(c);
 922
 923         /* Disable the PN if appropriate */
 924         squash_the_stupid_serial_number(c);
 925
 926         /* Set up PCID */
 927         setup_pcid(c);
 928
 929         /*
 930          * The vendor-specific functions might have changed features.
 931          * Now we do "generic changes."
 932          */
 933
 934         /* Filter out anything that depends on CPUID levels we don't have */
 935         filter_cpuid_features(c, true);
 936
 937         /* If the model name is still unset, do table lookup. */
 938         if (!c->x86_model_id[0]) {
 939                 const char *p;
 940                 p = table_lookup_model(c);
 941                 if (p)
 942                         strcpy(c->x86_model_id, p);
 943                 else
 944                         /* Last resort... */
 945                         sprintf(c->x86_model_id, "%02x/%02x",
 946                                 c->x86, c->x86_model);
 947         }
 948
 949 #ifdef CONFIG_X86_64
 950         detect_ht(c);
 951 #endif
 952
 953         init_hypervisor(c);
 954         x86_init_rdrand(c);
 955
 956         /*
 957          * Clear/Set all flags overriden by options, need do it
 958          * before following smp all cpus cap AND.
 959          */
 960         for (i = 0; i < NCAPINTS; i++) {
 961                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 962                 c->x86_capability[i] |= cpu_caps_set[i];
 963         }
 964
 965         /*
 966          * On SMP, boot_cpu_data holds the common feature set between
 967          * all CPUs; so make sure that we indicate which features are
 968          * common between the CPUs.  The first time this routine gets
 969          * executed, c == &boot_cpu_data.
 970          */
 971         if (c != &boot_cpu_data) {
 972                 /* AND the already accumulated flags with these */
 973                 for (i = 0; i < NCAPINTS; i++)
 974                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 975         }
 976
 977         /* Init Machine Check Exception if available. */
 978         mcheck_cpu_init(c);
 979
 980         select_idle_routine(c);
 981
 982 #ifdef CONFIG_NUMA
 983         numa_add_cpu(smp_processor_id());
 984 #endif
 985 }
 986
 987 #ifdef CONFIG_X86_64
 988 static void vgetcpu_set_mode(void)
 989 {
 990         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
 991                 vgetcpu_mode = VGETCPU_RDTSCP;
 992         else
 993                 vgetcpu_mode = VGETCPU_LSL;
 994 }
 995 #endif
 996
 997 void __init identify_boot_cpu(void)
 998 {
 999         identify_cpu(&boot_cpu_data);
1000         init_amd_e400_c1e_mask();
1001 #ifdef CONFIG_X86_32
1002         sysenter_setup();
1003         enable_sep_cpu();
1004 #else
1005         vgetcpu_set_mode();
1006 #endif
1007 }
1008
1009 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
1010 {
1011         BUG_ON(c == &boot_cpu_data);
1012         identify_cpu(c);
1013 #ifdef CONFIG_X86_32
1014         enable_sep_cpu();
1015 #endif
1016         mtrr_ap_init();
1017 }
1018
1019 struct msr_range {
1020         unsigned        min;
1021         unsigned        max;
1022 };
1023
1024 static const struct msr_range msr_range_array[] __cpuinitconst = {
1025         { 0x00000000, 0x00000418},
1026         { 0xc0000000, 0xc000040b},
1027         { 0xc0010000, 0xc0010142},
1028         { 0xc0011000, 0xc001103b},
1029 };
1030
1031 static void __cpuinit print_cpu_msr(void)
1032 {
1033         unsigned index_min, index_max;
1034         unsigned index;
1035         u64 val;
1036         int i;
1037
1038         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
1039                 index_min = msr_range_array[i].min;
1040                 index_max = msr_range_array[i].max;
1041
1042                 for (index = index_min; index < index_max; index++) {
1043                         if (rdmsrl_amd_safe(index, &val))
1044                                 continue;
1045                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
1046                 }
1047         }
1048 }
1049
1050 static int show_msr __cpuinitdata;
1051
1052 static __init int setup_show_msr(char *arg)
1053 {
1054         int num;
1055
1056         get_option(&arg, &num);
1057
1058         if (num > 0)
1059                 show_msr = num;
1060         return 1;
1061 }
1062 __setup("show_msr=", setup_show_msr);
1063
1064 static __init int setup_noclflush(char *arg)
1065 {
1066         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1067         return 1;
1068 }
1069 __setup("noclflush", setup_noclflush);
1070
1071 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1072 {
1073         const char *vendor = NULL;
1074
1075         if (c->x86_vendor < X86_VENDOR_NUM) {
1076                 vendor = this_cpu->c_vendor;
1077         } else {
1078                 if (c->cpuid_level >= 0)
1079                         vendor = c->x86_vendor_id;
1080         }
1081
1082         if (vendor && !strstr(c->x86_model_id, vendor))
1083                 printk(KERN_CONT "%s ", vendor);
1084
1085         if (c->x86_model_id[0])
1086                 printk(KERN_CONT "%s", c->x86_model_id);
1087         else
1088                 printk(KERN_CONT "%d86", c->x86);
1089
1090         if (c->x86_mask || c->cpuid_level >= 0)
1091                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1092         else
1093                 printk(KERN_CONT "\n");
1094
1095 #ifdef CONFIG_SMP
1096         if (c->cpu_index < show_msr)
1097                 print_cpu_msr();
1098 #else
1099         if (show_msr)
1100                 print_cpu_msr();
1101 #endif
1102 }
1103
1104 static __init int setup_disablecpuid(char *arg)
1105 {
1106         int bit;
1107
1108         if (get_option(&arg, &bit) && bit >= 0 && bit < NCAPINTS * 32)
1109                 setup_clear_cpu_cap(bit);
1110         else
1111                 return 0;
1112
1113         return 1;
1114 }
1115 __setup("clearcpuid=", setup_disablecpuid);
1116
1117 #ifdef CONFIG_X86_64
1118 struct desc_ptr idt_descr = { NR_VECTORS * 16 - 1, (unsigned long) idt_table };
1119
1120 DEFINE_PER_CPU_FIRST(union irq_stack_union,
1121                      irq_stack_union) __aligned(PAGE_SIZE);
1122
1123 /*
1124  * The following four percpu variables are hot.  Align current_task to
1125  * cacheline size such that all four fall in the same cacheline.
1126  */
1127 DEFINE_PER_CPU(struct task_struct *, current_task) ____cacheline_aligned =
1128         &init_task;
1129 EXPORT_PER_CPU_SYMBOL(current_task);
1130
1131 DEFINE_PER_CPU(unsigned long, kernel_stack) =
1132         (unsigned long)&init_thread_union - KERNEL_STACK_OFFSET + THREAD_SIZE;
1133 EXPORT_PER_CPU_SYMBOL(kernel_stack);
1134
1135 DEFINE_PER_CPU(char *, irq_stack_ptr) =
1136         init_per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
1137
1138 DEFINE_PER_CPU(unsigned int, irq_count) = -1;
1139
1140 /*
1141  * Special IST stacks which the CPU switches to when it calls
1142  * an IST-marked descriptor entry. Up to 7 stacks (hardware
1143  * limit), all of them are 4K, except the debug stack which
1144  * is 8K.
1145  */
1146 static const unsigned int exception_stack_sizes[N_EXCEPTION_STACKS] = {
1147           [0 ... N_EXCEPTION_STACKS - 1]        = EXCEPTION_STKSZ,
1148           [DEBUG_STACK - 1]                     = DEBUG_STKSZ
1149 };
1150
1151 DEFINE_PER_CPU_PAGE_ALIGNED_USER_MAPPED(char, exception_stacks
1152         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ]);
1153
1154 /* May not be marked __init: used by software suspend */
1155 void syscall_init(void)
1156 {
1157         /*
1158          * LSTAR and STAR live in a bit strange symbiosis.
1159          * They both write to the same internal register. STAR allows to
1160          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
1161          */
1162         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
1163         wrmsrl(MSR_LSTAR, system_call);
1164         wrmsrl(MSR_CSTAR, ignore_sysret);
1165
1166 #ifdef CONFIG_IA32_EMULATION
1167         syscall32_cpu_init();
1168 #endif
1169
1170         /* Flags to clear on syscall */
1171         wrmsrl(MSR_SYSCALL_MASK,
1172                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
1173 }
1174
1175 unsigned long kernel_eflags;
1176
1177 /*
1178  * Copies of the original ist values from the tss are only accessed during
1179  * debugging, no special alignment required.
1180  */
1181 DEFINE_PER_CPU(struct orig_ist, orig_ist);
1182
1183 #else   /* CONFIG_X86_64 */
1184
1185 DEFINE_PER_CPU(struct task_struct *, current_task) = &init_task;
1186 EXPORT_PER_CPU_SYMBOL(current_task);
1187
1188 #ifdef CONFIG_CC_STACKPROTECTOR
1189 DEFINE_PER_CPU_ALIGNED(struct stack_canary, stack_canary);
1190 #endif
1191
1192 /* Make sure %fs and %gs are initialized properly in idle threads */
1193 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
1194 {
1195         memset(regs, 0, sizeof(struct pt_regs));
1196         regs->fs = __KERNEL_PERCPU;
1197         regs->gs = __KERNEL_STACK_CANARY;
1198
1199         return regs;
1200 }
1201 #endif  /* CONFIG_X86_64 */
1202
1203 /*
1204  * Clear all 6 debug registers:
1205  */
1206 static void clear_all_debug_regs(void)
1207 {
1208         int i;
1209
1210         for (i = 0; i < 8; i++) {
1211                 /* Ignore db4, db5 */
1212                 if ((i == 4) || (i == 5))
1213                         continue;
1214
1215                 set_debugreg(0, i);
1216         }
1217 }
1218
1219 #ifdef CONFIG_KGDB
1220 /*
1221  * Restore debug regs if using kgdbwait and you have a kernel debugger
1222  * connection established.
1223  */
1224 static void dbg_restore_debug_regs(void)
1225 {
1226         if (unlikely(kgdb_connected && arch_kgdb_ops.correct_hw_break))
1227                 arch_kgdb_ops.correct_hw_break();
1228 }
1229 #else /* ! CONFIG_KGDB */
1230 #define dbg_restore_debug_regs()
1231 #endif /* ! CONFIG_KGDB */
1232
1233 /*
1234  * cpu_init() initializes state that is per-CPU. Some data is already
1235  * initialized (naturally) in the bootstrap process, such as the GDT
1236  * and IDT. We reload them nevertheless, this function acts as a
1237  * 'CPU state barrier', nothing should get across.
1238  * A lot of state is already set up in PDA init for 64 bit
1239  */
1240 #ifdef CONFIG_X86_64
1241
1242 void __cpuinit cpu_init(void)
1243 {
1244         struct orig_ist *oist;
1245         struct task_struct *me;
1246         struct tss_struct *t;
1247         unsigned long v;
1248         int cpu;
1249         int i;
1250
1251         if (!kaiser_enabled) {
1252                 /*
1253                  * secondary_startup_64() deferred setting PGE in cr4:
1254                  * init_memory_mapping() sets it on the boot cpu,
1255                  * but it needs to be set on each secondary cpu.
1256                  */
1257                 set_in_cr4(X86_CR4_PGE);
1258         }
1259
1260         cpu = stack_smp_processor_id();
1261         t = &per_cpu(init_tss, cpu);
1262         oist = &per_cpu(orig_ist, cpu);
1263
1264 #ifdef CONFIG_NUMA
1265         if (cpu != 0 && percpu_read(numa_node) == 0 &&
1266             early_cpu_to_node(cpu) != NUMA_NO_NODE)
1267                 set_numa_node(early_cpu_to_node(cpu));
1268 #endif
1269
1270         me = current;
1271
1272         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1273                 panic("CPU#%d already initialized!\n", cpu);
1274
1275         pr_debug("Initializing CPU#%d\n", cpu);
1276
1277         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1278
1279         /*
1280          * Initialize the per-CPU GDT with the boot GDT,
1281          * and set up the GDT descriptor:
1282          */
1283
1284         switch_to_new_gdt(cpu);
1285         loadsegment(fs, 0);
1286
1287         load_idt((const struct desc_ptr *)&idt_descr);
1288
1289         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1290         syscall_init();
1291
1292         wrmsrl(MSR_FS_BASE, 0);
1293         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1294         barrier();
1295
1296         x86_configure_nx();
1297         if (cpu != 0)
1298                 enable_x2apic();
1299
1300         /*
1301          * set up and load the per-CPU TSS
1302          */
1303         if (!oist->ist[0]) {
1304                 char *estacks = per_cpu(exception_stacks, cpu);
1305
1306                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1307                         estacks += exception_stack_sizes[v];
1308                         oist->ist[v] = t->x86_tss.ist[v] =
1309                                         (unsigned long)estacks;
1310                 }
1311         }
1312
1313         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1314
1315         /*
1316          * <= is required because the CPU will access up to
1317          * 8 bits beyond the end of the IO permission bitmap.
1318          */
1319         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1320                 t->io_bitmap[i] = ~0UL;
1321
1322         atomic_inc(&init_mm.mm_count);
1323         me->active_mm = &init_mm;
1324         BUG_ON(me->mm);
1325         enter_lazy_tlb(&init_mm, me);
1326
1327         load_sp0(t, &current->thread);
1328         set_tss_desc(cpu, t);
1329         load_TR_desc();
1330         load_mm_ldt(&init_mm);
1331
1332         clear_all_debug_regs();
1333         dbg_restore_debug_regs();
1334
1335         fpu_init();
1336         xsave_init();
1337
1338         raw_local_save_flags(kernel_eflags);
1339
1340         if (is_uv_system())
1341                 uv_cpu_init();
1342 }
1343
1344 #else
1345
1346 void __cpuinit cpu_init(void)
1347 {
1348         int cpu = smp_processor_id();
1349         struct task_struct *curr = current;
1350         struct tss_struct *t = &per_cpu(init_tss, cpu);
1351         struct thread_struct *thread = &curr->thread;
1352
1353         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1354                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1355                 for (;;)
1356                         local_irq_enable();
1357         }
1358
1359         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1360
1361         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1362                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1363
1364         load_idt(&idt_descr);
1365         switch_to_new_gdt(cpu);
1366
1367         /*
1368          * Set up and load the per-CPU TSS and LDT
1369          */
1370         atomic_inc(&init_mm.mm_count);
1371         curr->active_mm = &init_mm;
1372         BUG_ON(curr->mm);
1373         enter_lazy_tlb(&init_mm, curr);
1374
1375         load_sp0(t, thread);
1376         set_tss_desc(cpu, t);
1377         load_TR_desc();
1378         load_mm_ldt(&init_mm);
1379
1380         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1381
1382 #ifdef CONFIG_DOUBLEFAULT
1383         /* Set up doublefault TSS pointer in the GDT */
1384         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1385 #endif
1386
1387         clear_all_debug_regs();
1388         dbg_restore_debug_regs();
1389
1390         fpu_init();
1391         xsave_init();
1392 }
1393 #endif