arch/x86/kernel/cpu/common.c

   1 #include <linux/bootmem.h>
   2 #include <linux/linkage.h>
   3 #include <linux/bitops.h>
   4 #include <linux/kernel.h>
   5 #include <linux/module.h>
   6 #include <linux/percpu.h>
   7 #include <linux/string.h>
   8 #include <linux/delay.h>
   9 #include <linux/sched.h>
  10 #include <linux/init.h>
  11 #include <linux/kgdb.h>
  12 #include <linux/smp.h>
  13 #include <linux/io.h>
  14
  15 #include <asm/stackprotector.h>
  16 #include <asm/perf_event.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/archrandom.h>
  19 #include <asm/hypervisor.h>
  20 #include <asm/processor.h>
  21 #include <asm/sections.h>
  22 #include <linux/topology.h>
  23 #include <linux/cpumask.h>
  24 #include <asm/pgtable.h>
  25 #include <linux/atomic.h>
  26 #include <asm/proto.h>
  27 #include <asm/setup.h>
  28 #include <asm/apic.h>
  29 #include <asm/desc.h>
  30 #include <asm/i387.h>
  31 #include <asm/mtrr.h>
  32 #include <linux/numa.h>
  33 #include <asm/asm.h>
  34 #include <asm/cpu.h>
  35 #include <asm/mce.h>
  36 #include <asm/msr.h>
  37 #include <asm/pat.h>
  38
  39 #ifdef CONFIG_X86_LOCAL_APIC
  40 #include <asm/uv/uv.h>
  41 #endif
  42
  43 #include "cpu.h"
  44
  45 /* all of these masks are initialized in setup_cpu_local_masks() */
  46 cpumask_var_t cpu_initialized_mask;
  47 cpumask_var_t cpu_callout_mask;
  48 cpumask_var_t cpu_callin_mask;
  49
  50 /* representing cpus for which sibling maps can be computed */
  51 cpumask_var_t cpu_sibling_setup_mask;
  52
  53 /* correctly size the local cpu masks */
  54 void __init setup_cpu_local_masks(void)
  55 {
  56         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
  57         alloc_bootmem_cpumask_var(&cpu_callin_mask);
  58         alloc_bootmem_cpumask_var(&cpu_callout_mask);
  59         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
  60 }
  61
  62 static void __cpuinit default_init(struct cpuinfo_x86 *c)
  63 {
  64 #ifdef CONFIG_X86_64
  65         cpu_detect_cache_sizes(c);
  66 #else
  67         /* Not much we can do here... */
  68         /* Check if at least it has cpuid */
  69         if (c->cpuid_level == -1) {
  70                 /* No cpuid. It must be an ancient CPU */
  71                 if (c->x86 == 4)
  72                         strcpy(c->x86_model_id, "486");
  73                 else if (c->x86 == 3)
  74                         strcpy(c->x86_model_id, "386");
  75         }
  76 #endif
  77 }
  78
  79 static const struct cpu_dev __cpuinitconst default_cpu = {
  80         .c_init         = default_init,
  81         .c_vendor       = "Unknown",
  82         .c_x86_vendor   = X86_VENDOR_UNKNOWN,
  83 };
  84
  85 static const struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
  86
  87 DEFINE_PER_CPU_PAGE_ALIGNED_USER_MAPPED(struct gdt_page, gdt_page) = { .gdt = {
  88 #ifdef CONFIG_X86_64
  89         /*
  90          * We need valid kernel segments for data and code in long mode too
  91          * IRET will check the segment types  kkeil 2000/10/28
  92          * Also sysret mandates a special GDT layout
  93          *
  94          * TLS descriptors are currently at a different place compared to i386.
  95          * Hopefully nobody expects them at a fixed place (Wine?)
  96          */
  97         [GDT_ENTRY_KERNEL32_CS]         = GDT_ENTRY_INIT(0xc09b, 0, 0xfffff),
  98         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xa09b, 0, 0xfffff),
  99         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc093, 0, 0xfffff),
 100         [GDT_ENTRY_DEFAULT_USER32_CS]   = GDT_ENTRY_INIT(0xc0fb, 0, 0xfffff),
 101         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f3, 0, 0xfffff),
 102         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xa0fb, 0, 0xfffff),
 103 #else
 104         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xc09a, 0, 0xfffff),
 105         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 106         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xc0fa, 0, 0xfffff),
 107         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f2, 0, 0xfffff),
 108         /*
 109          * Segments used for calling PnP BIOS have byte granularity.
 110          * They code segments and data segments have fixed 64k limits,
 111          * the transfer segment sizes are set at run time.
 112          */
 113         /* 32-bit code */
 114         [GDT_ENTRY_PNPBIOS_CS32]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 115         /* 16-bit code */
 116         [GDT_ENTRY_PNPBIOS_CS16]        = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 117         /* 16-bit data */
 118         [GDT_ENTRY_PNPBIOS_DS]          = GDT_ENTRY_INIT(0x0092, 0, 0xffff),
 119         /* 16-bit data */
 120         [GDT_ENTRY_PNPBIOS_TS1]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 121         /* 16-bit data */
 122         [GDT_ENTRY_PNPBIOS_TS2]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 123         /*
 124          * The APM segments have byte granularity and their bases
 125          * are set at run time.  All have 64k limits.
 126          */
 127         /* 32-bit code */
 128         [GDT_ENTRY_APMBIOS_BASE]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 129         /* 16-bit code */
 130         [GDT_ENTRY_APMBIOS_BASE+1]      = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 131         /* data */
 132         [GDT_ENTRY_APMBIOS_BASE+2]      = GDT_ENTRY_INIT(0x4092, 0, 0xffff),
 133
 134         [GDT_ENTRY_ESPFIX_SS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 135         [GDT_ENTRY_PERCPU]              = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 136         GDT_STACK_CANARY_INIT
 137 #endif
 138 } };
 139 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
 140
 141 static int __init x86_xsave_setup(char *s)
 142 {
 143         if (strlen(s))
 144                 return 0;
 145         setup_clear_cpu_cap(X86_FEATURE_XSAVE);
 146         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 147         return 1;
 148 }
 149 __setup("noxsave", x86_xsave_setup);
 150
 151 static int __init x86_xsaveopt_setup(char *s)
 152 {
 153         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 154         return 1;
 155 }
 156 __setup("noxsaveopt", x86_xsaveopt_setup);
 157
 158 #ifdef CONFIG_X86_64
 159 static int __init x86_pcid_setup(char *s)
 160 {
 161         /* require an exact match without trailing characters */
 162         if (strlen(s))
 163                 return 0;
 164
 165         /* do not emit a message if the feature is not present */
 166         if (!boot_cpu_has(X86_FEATURE_PCID))
 167                 return 1;
 168
 169         setup_clear_cpu_cap(X86_FEATURE_PCID);
 170         pr_info("nopcid: PCID feature disabled\n");
 171         return 1;
 172 }
 173 __setup("nopcid", x86_pcid_setup);
 174 #endif
 175
 176 static int __init x86_noinvpcid_setup(char *s)
 177 {
 178         /* noinvpcid doesn't accept parameters */
 179         if (s)
 180                 return -EINVAL;
 181
 182         /* do not emit a message if the feature is not present */
 183         if (!boot_cpu_has(X86_FEATURE_INVPCID))
 184                 return 0;
 185
 186         setup_clear_cpu_cap(X86_FEATURE_INVPCID);
 187         pr_info("noinvpcid: INVPCID feature disabled\n");
 188         return 0;
 189 }
 190 early_param("noinvpcid", x86_noinvpcid_setup);
 191
 192 #ifdef CONFIG_X86_32
 193 static int cachesize_override __cpuinitdata = -1;
 194 static int disable_x86_serial_nr __cpuinitdata = 1;
 195
 196 static int __init cachesize_setup(char *str)
 197 {
 198         get_option(&str, &cachesize_override);
 199         return 1;
 200 }
 201 __setup("cachesize=", cachesize_setup);
 202
 203 static int __init x86_fxsr_setup(char *s)
 204 {
 205         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 206         setup_clear_cpu_cap(X86_FEATURE_XMM);
 207         return 1;
 208 }
 209 __setup("nofxsr", x86_fxsr_setup);
 210
 211 static int __init x86_sep_setup(char *s)
 212 {
 213         setup_clear_cpu_cap(X86_FEATURE_SEP);
 214         return 1;
 215 }
 216 __setup("nosep", x86_sep_setup);
 217
 218 /* Standard macro to see if a specific flag is changeable */
 219 static inline int flag_is_changeable_p(u32 flag)
 220 {
 221         u32 f1, f2;
 222
 223         /*
 224          * Cyrix and IDT cpus allow disabling of CPUID
 225          * so the code below may return different results
 226          * when it is executed before and after enabling
 227          * the CPUID. Add "volatile" to not allow gcc to
 228          * optimize the subsequent calls to this function.
 229          */
 230         asm volatile ("pushfl           \n\t"
 231                       "pushfl           \n\t"
 232                       "popl %0          \n\t"
 233                       "movl %0, %1      \n\t"
 234                       "xorl %2, %0      \n\t"
 235                       "pushl %0         \n\t"
 236                       "popfl            \n\t"
 237                       "pushfl           \n\t"
 238                       "popl %0          \n\t"
 239                       "popfl            \n\t"
 240
 241                       : "=&r" (f1), "=&r" (f2)
 242                       : "ir" (flag));
 243
 244         return ((f1^f2) & flag) != 0;
 245 }
 246
 247 /* Probe for the CPUID instruction */
 248 static int __cpuinit have_cpuid_p(void)
 249 {
 250         return flag_is_changeable_p(X86_EFLAGS_ID);
 251 }
 252
 253 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 254 {
 255         unsigned long lo, hi;
 256
 257         if (!cpu_has(c, X86_FEATURE_PN) || !disable_x86_serial_nr)
 258                 return;
 259
 260         /* Disable processor serial number: */
 261
 262         rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 263         lo |= 0x200000;
 264         wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 265
 266         printk(KERN_NOTICE "CPU serial number disabled.\n");
 267         clear_cpu_cap(c, X86_FEATURE_PN);
 268
 269         /* Disabling the serial number may affect the cpuid level */
 270         c->cpuid_level = cpuid_eax(0);
 271 }
 272
 273 static int __init x86_serial_nr_setup(char *s)
 274 {
 275         disable_x86_serial_nr = 0;
 276         return 1;
 277 }
 278 __setup("serialnumber", x86_serial_nr_setup);
 279 #else
 280 static inline int flag_is_changeable_p(u32 flag)
 281 {
 282         return 1;
 283 }
 284 /* Probe for the CPUID instruction */
 285 static inline int have_cpuid_p(void)
 286 {
 287         return 1;
 288 }
 289 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 290 {
 291 }
 292 #endif
 293
 294 static int disable_smep __cpuinitdata;
 295 static __init int setup_disable_smep(char *arg)
 296 {
 297         disable_smep = 1;
 298         return 1;
 299 }
 300 __setup("nosmep", setup_disable_smep);
 301
 302 static __cpuinit void setup_smep(struct cpuinfo_x86 *c)
 303 {
 304         if (cpu_has(c, X86_FEATURE_SMEP)) {
 305                 if (unlikely(disable_smep)) {
 306                         setup_clear_cpu_cap(X86_FEATURE_SMEP);
 307                         clear_in_cr4(X86_CR4_SMEP);
 308                 } else
 309                         set_in_cr4(X86_CR4_SMEP);
 310         }
 311 }
 312
 313 static void setup_pcid(struct cpuinfo_x86 *c)
 314 {
 315         if (cpu_has(c, X86_FEATURE_PCID)) {
 316                 if (cpu_has(c, X86_FEATURE_PGE) && IS_ENABLED(CONFIG_X86_64)) {
 317                         /*
 318                          * Regardless of whether PCID is enumerated, the
 319                          * SDM says that it can't be enabled in 32-bit mode.
 320                          */
 321                         set_in_cr4(X86_CR4_PCIDE);
 322                         /*
 323                          * INVPCID has two "groups" of types:
 324                          * 1/2: Invalidate an individual address
 325                          * 3/4: Invalidate all contexts
 326                          *
 327                          * 1/2 take a PCID, but 3/4 do not.  So, 3/4
 328                          * ignore the PCID argument in the descriptor.
 329                          * But, we have to be careful not to call 1/2
 330                          * with an actual non-zero PCID in them before
 331                          * we do the above set_in_cr4().
 332                          */
 333                         if (cpu_has(c, X86_FEATURE_INVPCID))
 334                                 set_cpu_cap(c, X86_FEATURE_INVPCID_SINGLE);
 335                 } else {
 336                         /*
 337                          * flush_tlb_all(), as currently implemented, won't
 338                          * work if PCID is on but PGE is not.  Since that
 339                          * combination doesn't exist on real hardware, there's
 340                          * no reason to try to fully support it, but it's
 341                          * polite to avoid corrupting data if we're on
 342                          * an improperly configured VM.
 343                          */
 344                         clear_cpu_cap(c, X86_FEATURE_PCID);
 345                 }
 346         }
 347         kaiser_setup_pcid();
 348 }
 349
 350 /*
 351  * Some CPU features depend on higher CPUID levels, which may not always
 352  * be available due to CPUID level capping or broken virtualization
 353  * software.  Add those features to this table to auto-disable them.
 354  */
 355 struct cpuid_dependent_feature {
 356         u32 feature;
 357         u32 level;
 358 };
 359
 360 static const struct cpuid_dependent_feature __cpuinitconst
 361 cpuid_dependent_features[] = {
 362         { X86_FEATURE_MWAIT,            0x00000005 },
 363         { X86_FEATURE_DCA,              0x00000009 },
 364         { X86_FEATURE_XSAVE,            0x0000000d },
 365         { 0, 0 }
 366 };
 367
 368 static void __cpuinit filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
 369 {
 370         const struct cpuid_dependent_feature *df;
 371
 372         for (df = cpuid_dependent_features; df->feature; df++) {
 373
 374                 if (!cpu_has(c, df->feature))
 375                         continue;
 376                 /*
 377                  * Note: cpuid_level is set to -1 if unavailable, but
 378                  * extended_extended_level is set to 0 if unavailable
 379                  * and the legitimate extended levels are all negative
 380                  * when signed; hence the weird messing around with
 381                  * signs here...
 382                  */
 383                 if (!((s32)df->level < 0 ?
 384                      (u32)df->level > (u32)c->extended_cpuid_level :
 385                      (s32)df->level > (s32)c->cpuid_level))
 386                         continue;
 387
 388                 clear_cpu_cap(c, df->feature);
 389                 if (!warn)
 390                         continue;
 391
 392                 printk(KERN_WARNING
 393                        "CPU: CPU feature %s disabled, no CPUID level 0x%x\n",
 394                                 x86_cap_flags[df->feature], df->level);
 395         }
 396 }
 397
 398 /*
 399  * Naming convention should be: <Name> [(<Codename>)]
 400  * This table only is used unless init_<vendor>() below doesn't set it;
 401  * in particular, if CPUID levels 0x80000002..4 are supported, this
 402  * isn't used
 403  */
 404
 405 /* Look up CPU names by table lookup. */
 406 static const char *__cpuinit table_lookup_model(struct cpuinfo_x86 *c)
 407 {
 408         const struct cpu_model_info *info;
 409
 410         if (c->x86_model >= 16)
 411                 return NULL;    /* Range check */
 412
 413         if (!this_cpu)
 414                 return NULL;
 415
 416         info = this_cpu->c_models;
 417
 418         while (info && info->family) {
 419                 if (info->family == c->x86)
 420                         return info->model_names[c->x86_model];
 421                 info++;
 422         }
 423         return NULL;            /* Not found */
 424 }
 425
 426 __u32 cpu_caps_cleared[NCAPINTS] __cpuinitdata;
 427 __u32 cpu_caps_set[NCAPINTS] __cpuinitdata;
 428
 429 void load_percpu_segment(int cpu)
 430 {
 431 #ifdef CONFIG_X86_32
 432         loadsegment(fs, __KERNEL_PERCPU);
 433 #else
 434         loadsegment(gs, 0);
 435         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
 436 #endif
 437         load_stack_canary_segment();
 438 }
 439
 440 /*
 441  * Current gdt points %fs at the "master" per-cpu area: after this,
 442  * it's on the real one.
 443  */
 444 void switch_to_new_gdt(int cpu)
 445 {
 446         struct desc_ptr gdt_descr;
 447
 448         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
 449         gdt_descr.size = GDT_SIZE - 1;
 450         load_gdt(&gdt_descr);
 451         /* Reload the per-cpu base */
 452
 453         load_percpu_segment(cpu);
 454 }
 455
 456 static const struct cpu_dev *__cpuinitdata cpu_devs[X86_VENDOR_NUM] = {};
 457
 458 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
 459 {
 460         unsigned int *v;
 461         char *p, *q;
 462
 463         if (c->extended_cpuid_level < 0x80000004)
 464                 return;
 465
 466         v = (unsigned int *)c->x86_model_id;
 467         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 468         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 469         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 470         c->x86_model_id[48] = 0;
 471
 472         /*
 473          * Intel chips right-justify this string for some dumb reason;
 474          * undo that brain damage:
 475          */
 476         p = q = &c->x86_model_id[0];
 477         while (*p == ' ')
 478                 p++;
 479         if (p != q) {
 480                 while (*p)
 481                         *q++ = *p++;
 482                 while (q <= &c->x86_model_id[48])
 483                         *q++ = '\0';    /* Zero-pad the rest */
 484         }
 485 }
 486
 487 void __cpuinit cpu_detect_cache_sizes(struct cpuinfo_x86 *c)
 488 {
 489         unsigned int n, dummy, ebx, ecx, edx, l2size;
 490
 491         n = c->extended_cpuid_level;
 492
 493         if (n >= 0x80000005) {
 494                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 495                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 496 #ifdef CONFIG_X86_64
 497                 /* On K8 L1 TLB is inclusive, so don't count it */
 498                 c->x86_tlbsize = 0;
 499 #endif
 500         }
 501
 502         if (n < 0x80000006)     /* Some chips just has a large L1. */
 503                 return;
 504
 505         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 506         l2size = ecx >> 16;
 507
 508 #ifdef CONFIG_X86_64
 509         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 510 #else
 511         /* do processor-specific cache resizing */
 512         if (this_cpu->c_size_cache)
 513                 l2size = this_cpu->c_size_cache(c, l2size);
 514
 515         /* Allow user to override all this if necessary. */
 516         if (cachesize_override != -1)
 517                 l2size = cachesize_override;
 518
 519         if (l2size == 0)
 520                 return;         /* Again, no L2 cache is possible */
 521 #endif
 522
 523         c->x86_cache_size = l2size;
 524 }
 525
 526 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 527 {
 528 #ifdef CONFIG_X86_HT
 529         u32 eax, ebx, ecx, edx;
 530         int index_msb, core_bits;
 531         static bool printed;
 532
 533         if (!cpu_has(c, X86_FEATURE_HT))
 534                 return;
 535
 536         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 537                 goto out;
 538
 539         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 540                 return;
 541
 542         cpuid(1, &eax, &ebx, &ecx, &edx);
 543
 544         smp_num_siblings = (ebx & 0xff0000) >> 16;
 545
 546         if (smp_num_siblings == 1) {
 547                 printk_once(KERN_INFO "CPU0: Hyper-Threading is disabled\n");
 548                 goto out;
 549         }
 550
 551         if (smp_num_siblings <= 1)
 552                 goto out;
 553
 554         index_msb = get_count_order(smp_num_siblings);
 555         c->phys_proc_id = apic->phys_pkg_id(c->initial_apicid, index_msb);
 556
 557         smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 558
 559         index_msb = get_count_order(smp_num_siblings);
 560
 561         core_bits = get_count_order(c->x86_max_cores);
 562
 563         c->cpu_core_id = apic->phys_pkg_id(c->initial_apicid, index_msb) &
 564                                        ((1 << core_bits) - 1);
 565
 566 out:
 567         if (!printed && (c->x86_max_cores * smp_num_siblings) > 1) {
 568                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 569                        c->phys_proc_id);
 570                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 571                        c->cpu_core_id);
 572                 printed = 1;
 573         }
 574 #endif
 575 }
 576
 577 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 578 {
 579         char *v = c->x86_vendor_id;
 580         int i;
 581
 582         for (i = 0; i < X86_VENDOR_NUM; i++) {
 583                 if (!cpu_devs[i])
 584                         break;
 585
 586                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 587                     (cpu_devs[i]->c_ident[1] &&
 588                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 589
 590                         this_cpu = cpu_devs[i];
 591                         c->x86_vendor = this_cpu->c_x86_vendor;
 592                         return;
 593                 }
 594         }
 595
 596         printk_once(KERN_ERR
 597                         "CPU: vendor_id '%s' unknown, using generic init.\n" \
 598                         "CPU: Your system may be unstable.\n", v);
 599
 600         c->x86_vendor = X86_VENDOR_UNKNOWN;
 601         this_cpu = &default_cpu;
 602 }
 603
 604 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 605 {
 606         /* Get vendor name */
 607         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 608               (unsigned int *)&c->x86_vendor_id[0],
 609               (unsigned int *)&c->x86_vendor_id[8],
 610               (unsigned int *)&c->x86_vendor_id[4]);
 611
 612         c->x86 = 4;
 613         /* Intel-defined flags: level 0x00000001 */
 614         if (c->cpuid_level >= 0x00000001) {
 615                 u32 junk, tfms, cap0, misc;
 616
 617                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 618                 c->x86 = (tfms >> 8) & 0xf;
 619                 c->x86_model = (tfms >> 4) & 0xf;
 620                 c->x86_mask = tfms & 0xf;
 621
 622                 if (c->x86 == 0xf)
 623                         c->x86 += (tfms >> 20) & 0xff;
 624                 if (c->x86 >= 0x6)
 625                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 626
 627                 if (cap0 & (1<<19)) {
 628                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 629                         c->x86_cache_alignment = c->x86_clflush_size;
 630                 }
 631         }
 632 }
 633
 634 void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 635 {
 636         u32 tfms, xlvl;
 637         u32 ebx;
 638
 639         /* Intel-defined flags: level 0x00000001 */
 640         if (c->cpuid_level >= 0x00000001) {
 641                 u32 capability, excap;
 642
 643                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 644                 c->x86_capability[0] = capability;
 645                 c->x86_capability[4] = excap;
 646         }
 647
 648         /* Additional Intel-defined flags: level 0x00000007 */
 649         if (c->cpuid_level >= 0x00000007) {
 650                 u32 eax, ebx, ecx, edx;
 651
 652                 cpuid_count(0x00000007, 0, &eax, &ebx, &ecx, &edx);
 653
 654                 c->x86_capability[9] = ebx;
 655         }
 656
 657         /* AMD-defined flags: level 0x80000001 */
 658         xlvl = cpuid_eax(0x80000000);
 659         c->extended_cpuid_level = xlvl;
 660
 661         if ((xlvl & 0xffff0000) == 0x80000000) {
 662                 if (xlvl >= 0x80000001) {
 663                         c->x86_capability[1] = cpuid_edx(0x80000001);
 664                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 665                 }
 666         }
 667
 668         if (c->extended_cpuid_level >= 0x80000008) {
 669                 u32 eax = cpuid_eax(0x80000008);
 670
 671                 c->x86_virt_bits = (eax >> 8) & 0xff;
 672                 c->x86_phys_bits = eax & 0xff;
 673         }
 674 #ifdef CONFIG_X86_32
 675         else if (cpu_has(c, X86_FEATURE_PAE) || cpu_has(c, X86_FEATURE_PSE36))
 676                 c->x86_phys_bits = 36;
 677 #endif
 678
 679         if (c->extended_cpuid_level >= 0x80000007)
 680                 c->x86_power = cpuid_edx(0x80000007);
 681
 682         init_scattered_cpuid_features(c);
 683 }
 684
 685 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 686 {
 687 #ifdef CONFIG_X86_32
 688         int i;
 689
 690         /*
 691          * First of all, decide if this is a 486 or higher
 692          * It's a 486 if we can modify the AC flag
 693          */
 694         if (flag_is_changeable_p(X86_EFLAGS_AC))
 695                 c->x86 = 4;
 696         else
 697                 c->x86 = 3;
 698
 699         for (i = 0; i < X86_VENDOR_NUM; i++)
 700                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 701                         c->x86_vendor_id[0] = 0;
 702                         cpu_devs[i]->c_identify(c);
 703                         if (c->x86_vendor_id[0]) {
 704                                 get_cpu_vendor(c);
 705                                 break;
 706                         }
 707                 }
 708 #endif
 709 }
 710
 711 /*
 712  * Do minimum CPU detection early.
 713  * Fields really needed: vendor, cpuid_level, family, model, mask,
 714  * cache alignment.
 715  * The others are not touched to avoid unwanted side effects.
 716  *
 717  * WARNING: this function is only called on the BP.  Don't add code here
 718  * that is supposed to run on all CPUs.
 719  */
 720 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 721 {
 722 #ifdef CONFIG_X86_64
 723         c->x86_clflush_size = 64;
 724         c->x86_phys_bits = 36;
 725         c->x86_virt_bits = 48;
 726 #else
 727         c->x86_clflush_size = 32;
 728         c->x86_phys_bits = 32;
 729         c->x86_virt_bits = 32;
 730 #endif
 731         c->x86_cache_alignment = c->x86_clflush_size;
 732
 733         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 734         c->extended_cpuid_level = 0;
 735
 736         if (!have_cpuid_p())
 737                 identify_cpu_without_cpuid(c);
 738
 739         /* cyrix could have cpuid enabled via c_identify()*/
 740         if (!have_cpuid_p())
 741                 return;
 742
 743         cpu_detect(c);
 744
 745         get_cpu_vendor(c);
 746
 747         get_cpu_cap(c);
 748
 749         if (this_cpu->c_early_init)
 750                 this_cpu->c_early_init(c);
 751
 752         c->cpu_index = 0;
 753         filter_cpuid_features(c, false);
 754
 755         setup_smep(c);
 756
 757         if (this_cpu->c_bsp_init)
 758                 this_cpu->c_bsp_init(c);
 759 }
 760
 761 void __init early_cpu_init(void)
 762 {
 763         const struct cpu_dev *const *cdev;
 764         int count = 0;
 765
 766 #ifdef CONFIG_PROCESSOR_SELECT
 767         printk(KERN_INFO "KERNEL supported cpus:\n");
 768 #endif
 769
 770         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 771                 const struct cpu_dev *cpudev = *cdev;
 772
 773                 if (count >= X86_VENDOR_NUM)
 774                         break;
 775                 cpu_devs[count] = cpudev;
 776                 count++;
 777
 778 #ifdef CONFIG_PROCESSOR_SELECT
 779                 {
 780                         unsigned int j;
 781
 782                         for (j = 0; j < 2; j++) {
 783                                 if (!cpudev->c_ident[j])
 784                                         continue;
 785                                 printk(KERN_INFO "  %s %s\n", cpudev->c_vendor,
 786                                         cpudev->c_ident[j]);
 787                         }
 788                 }
 789 #endif
 790         }
 791         early_identify_cpu(&boot_cpu_data);
 792 }
 793
 794 /*
 795  * The NOPL instruction is supposed to exist on all CPUs of family >= 6;
 796  * unfortunately, that's not true in practice because of early VIA
 797  * chips and (more importantly) broken virtualizers that are not easy
 798  * to detect. In the latter case it doesn't even *fail* reliably, so
 799  * probing for it doesn't even work. Disable it completely on 32-bit
 800  * unless we can find a reliable way to detect all the broken cases.
 801  * Enable it explicitly on 64-bit for non-constant inputs of cpu_has().
 802  */
 803 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 804 {
 805 #ifdef CONFIG_X86_32
 806         clear_cpu_cap(c, X86_FEATURE_NOPL);
 807 #else
 808         set_cpu_cap(c, X86_FEATURE_NOPL);
 809 #endif
 810 }
 811
 812 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 813 {
 814         c->extended_cpuid_level = 0;
 815
 816         if (!have_cpuid_p())
 817                 identify_cpu_without_cpuid(c);
 818
 819         /* cyrix could have cpuid enabled via c_identify()*/
 820         if (!have_cpuid_p())
 821                 return;
 822
 823         cpu_detect(c);
 824
 825         get_cpu_vendor(c);
 826
 827         get_cpu_cap(c);
 828
 829         if (c->cpuid_level >= 0x00000001) {
 830                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 831 #ifdef CONFIG_X86_32
 832 # ifdef CONFIG_X86_HT
 833                 c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 834 # else
 835                 c->apicid = c->initial_apicid;
 836 # endif
 837 #endif
 838                 c->phys_proc_id = c->initial_apicid;
 839         }
 840
 841         setup_smep(c);
 842
 843         get_model_name(c); /* Default name */
 844
 845         detect_nopl(c);
 846 }
 847
 848 /*
 849  * This does the hard work of actually picking apart the CPU stuff...
 850  */
 851 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 852 {
 853         int i;
 854
 855         c->loops_per_jiffy = loops_per_jiffy;
 856         c->x86_cache_size = -1;
 857         c->x86_vendor = X86_VENDOR_UNKNOWN;
 858         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 859         c->x86_vendor_id[0] = '\0'; /* Unset */
 860         c->x86_model_id[0] = '\0';  /* Unset */
 861         c->x86_max_cores = 1;
 862         c->x86_coreid_bits = 0;
 863 #ifdef CONFIG_X86_64
 864         c->x86_clflush_size = 64;
 865         c->x86_phys_bits = 36;
 866         c->x86_virt_bits = 48;
 867 #else
 868         c->cpuid_level = -1;    /* CPUID not detected */
 869         c->x86_clflush_size = 32;
 870         c->x86_phys_bits = 32;
 871         c->x86_virt_bits = 32;
 872 #endif
 873         c->x86_cache_alignment = c->x86_clflush_size;
 874         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 875
 876         generic_identify(c);
 877
 878         if (this_cpu->c_identify)
 879                 this_cpu->c_identify(c);
 880
 881         /* Clear/Set all flags overriden by options, after probe */
 882         for (i = 0; i < NCAPINTS; i++) {
 883                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 884                 c->x86_capability[i] |= cpu_caps_set[i];
 885         }
 886
 887 #ifdef CONFIG_X86_64
 888         c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 889 #endif
 890
 891         /*
 892          * Vendor-specific initialization.  In this section we
 893          * canonicalize the feature flags, meaning if there are
 894          * features a certain CPU supports which CPUID doesn't
 895          * tell us, CPUID claiming incorrect flags, or other bugs,
 896          * we handle them here.
 897          *
 898          * At the end of this section, c->x86_capability better
 899          * indicate the features this CPU genuinely supports!
 900          */
 901         if (this_cpu->c_init)
 902                 this_cpu->c_init(c);
 903
 904         /* Disable the PN if appropriate */
 905         squash_the_stupid_serial_number(c);
 906
 907         /* Set up PCID */
 908         setup_pcid(c);
 909
 910         /*
 911          * The vendor-specific functions might have changed features.
 912          * Now we do "generic changes."
 913          */
 914
 915         /* Filter out anything that depends on CPUID levels we don't have */
 916         filter_cpuid_features(c, true);
 917
 918         /* If the model name is still unset, do table lookup. */
 919         if (!c->x86_model_id[0]) {
 920                 const char *p;
 921                 p = table_lookup_model(c);
 922                 if (p)
 923                         strcpy(c->x86_model_id, p);
 924                 else
 925                         /* Last resort... */
 926                         sprintf(c->x86_model_id, "%02x/%02x",
 927                                 c->x86, c->x86_model);
 928         }
 929
 930 #ifdef CONFIG_X86_64
 931         detect_ht(c);
 932 #endif
 933
 934         init_hypervisor(c);
 935         x86_init_rdrand(c);
 936
 937         /*
 938          * Clear/Set all flags overriden by options, need do it
 939          * before following smp all cpus cap AND.
 940          */
 941         for (i = 0; i < NCAPINTS; i++) {
 942                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 943                 c->x86_capability[i] |= cpu_caps_set[i];
 944         }
 945
 946         /*
 947          * On SMP, boot_cpu_data holds the common feature set between
 948          * all CPUs; so make sure that we indicate which features are
 949          * common between the CPUs.  The first time this routine gets
 950          * executed, c == &boot_cpu_data.
 951          */
 952         if (c != &boot_cpu_data) {
 953                 /* AND the already accumulated flags with these */
 954                 for (i = 0; i < NCAPINTS; i++)
 955                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 956         }
 957
 958         /* Init Machine Check Exception if available. */
 959         mcheck_cpu_init(c);
 960
 961         select_idle_routine(c);
 962
 963 #ifdef CONFIG_NUMA
 964         numa_add_cpu(smp_processor_id());
 965 #endif
 966 }
 967
 968 #ifdef CONFIG_X86_64
 969 static void vgetcpu_set_mode(void)
 970 {
 971         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
 972                 vgetcpu_mode = VGETCPU_RDTSCP;
 973         else
 974                 vgetcpu_mode = VGETCPU_LSL;
 975 }
 976 #endif
 977
 978 void __init identify_boot_cpu(void)
 979 {
 980         identify_cpu(&boot_cpu_data);
 981         init_amd_e400_c1e_mask();
 982 #ifdef CONFIG_X86_32
 983         sysenter_setup();
 984         enable_sep_cpu();
 985 #else
 986         vgetcpu_set_mode();
 987 #endif
 988 }
 989
 990 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 991 {
 992         BUG_ON(c == &boot_cpu_data);
 993         identify_cpu(c);
 994 #ifdef CONFIG_X86_32
 995         enable_sep_cpu();
 996 #endif
 997         mtrr_ap_init();
 998 }
 999
1000 struct msr_range {
1001         unsigned        min;
1002         unsigned        max;
1003 };
1004
1005 static const struct msr_range msr_range_array[] __cpuinitconst = {
1006         { 0x00000000, 0x00000418},
1007         { 0xc0000000, 0xc000040b},
1008         { 0xc0010000, 0xc0010142},
1009         { 0xc0011000, 0xc001103b},
1010 };
1011
1012 static void __cpuinit print_cpu_msr(void)
1013 {
1014         unsigned index_min, index_max;
1015         unsigned index;
1016         u64 val;
1017         int i;
1018
1019         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
1020                 index_min = msr_range_array[i].min;
1021                 index_max = msr_range_array[i].max;
1022
1023                 for (index = index_min; index < index_max; index++) {
1024                         if (rdmsrl_amd_safe(index, &val))
1025                                 continue;
1026                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
1027                 }
1028         }
1029 }
1030
1031 static int show_msr __cpuinitdata;
1032
1033 static __init int setup_show_msr(char *arg)
1034 {
1035         int num;
1036
1037         get_option(&arg, &num);
1038
1039         if (num > 0)
1040                 show_msr = num;
1041         return 1;
1042 }
1043 __setup("show_msr=", setup_show_msr);
1044
1045 static __init int setup_noclflush(char *arg)
1046 {
1047         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1048         return 1;
1049 }
1050 __setup("noclflush", setup_noclflush);
1051
1052 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1053 {
1054         const char *vendor = NULL;
1055
1056         if (c->x86_vendor < X86_VENDOR_NUM) {
1057                 vendor = this_cpu->c_vendor;
1058         } else {
1059                 if (c->cpuid_level >= 0)
1060                         vendor = c->x86_vendor_id;
1061         }
1062
1063         if (vendor && !strstr(c->x86_model_id, vendor))
1064                 printk(KERN_CONT "%s ", vendor);
1065
1066         if (c->x86_model_id[0])
1067                 printk(KERN_CONT "%s", c->x86_model_id);
1068         else
1069                 printk(KERN_CONT "%d86", c->x86);
1070
1071         if (c->x86_mask || c->cpuid_level >= 0)
1072                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1073         else
1074                 printk(KERN_CONT "\n");
1075
1076 #ifdef CONFIG_SMP
1077         if (c->cpu_index < show_msr)
1078                 print_cpu_msr();
1079 #else
1080         if (show_msr)
1081                 print_cpu_msr();
1082 #endif
1083 }
1084
1085 static __init int setup_disablecpuid(char *arg)
1086 {
1087         int bit;
1088
1089         if (get_option(&arg, &bit) && bit >= 0 && bit < NCAPINTS * 32)
1090                 setup_clear_cpu_cap(bit);
1091         else
1092                 return 0;
1093
1094         return 1;
1095 }
1096 __setup("clearcpuid=", setup_disablecpuid);
1097
1098 #ifdef CONFIG_X86_64
1099 struct desc_ptr idt_descr = { NR_VECTORS * 16 - 1, (unsigned long) idt_table };
1100
1101 DEFINE_PER_CPU_FIRST(union irq_stack_union,
1102                      irq_stack_union) __aligned(PAGE_SIZE);
1103
1104 /*
1105  * The following four percpu variables are hot.  Align current_task to
1106  * cacheline size such that all four fall in the same cacheline.
1107  */
1108 DEFINE_PER_CPU(struct task_struct *, current_task) ____cacheline_aligned =
1109         &init_task;
1110 EXPORT_PER_CPU_SYMBOL(current_task);
1111
1112 DEFINE_PER_CPU(unsigned long, kernel_stack) =
1113         (unsigned long)&init_thread_union - KERNEL_STACK_OFFSET + THREAD_SIZE;
1114 EXPORT_PER_CPU_SYMBOL(kernel_stack);
1115
1116 DEFINE_PER_CPU(char *, irq_stack_ptr) =
1117         init_per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
1118
1119 DEFINE_PER_CPU(unsigned int, irq_count) = -1;
1120
1121 /*
1122  * Special IST stacks which the CPU switches to when it calls
1123  * an IST-marked descriptor entry. Up to 7 stacks (hardware
1124  * limit), all of them are 4K, except the debug stack which
1125  * is 8K.
1126  */
1127 static const unsigned int exception_stack_sizes[N_EXCEPTION_STACKS] = {
1128           [0 ... N_EXCEPTION_STACKS - 1]        = EXCEPTION_STKSZ,
1129           [DEBUG_STACK - 1]                     = DEBUG_STKSZ
1130 };
1131
1132 DEFINE_PER_CPU_PAGE_ALIGNED_USER_MAPPED(char, exception_stacks
1133         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ]);
1134
1135 /* May not be marked __init: used by software suspend */
1136 void syscall_init(void)
1137 {
1138         /*
1139          * LSTAR and STAR live in a bit strange symbiosis.
1140          * They both write to the same internal register. STAR allows to
1141          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
1142          */
1143         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
1144         wrmsrl(MSR_LSTAR, system_call);
1145         wrmsrl(MSR_CSTAR, ignore_sysret);
1146
1147 #ifdef CONFIG_IA32_EMULATION
1148         syscall32_cpu_init();
1149 #endif
1150
1151         /* Flags to clear on syscall */
1152         wrmsrl(MSR_SYSCALL_MASK,
1153                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
1154 }
1155
1156 unsigned long kernel_eflags;
1157
1158 /*
1159  * Copies of the original ist values from the tss are only accessed during
1160  * debugging, no special alignment required.
1161  */
1162 DEFINE_PER_CPU(struct orig_ist, orig_ist);
1163
1164 #else   /* CONFIG_X86_64 */
1165
1166 DEFINE_PER_CPU(struct task_struct *, current_task) = &init_task;
1167 EXPORT_PER_CPU_SYMBOL(current_task);
1168
1169 #ifdef CONFIG_CC_STACKPROTECTOR
1170 DEFINE_PER_CPU_ALIGNED(struct stack_canary, stack_canary);
1171 #endif
1172
1173 /* Make sure %fs and %gs are initialized properly in idle threads */
1174 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
1175 {
1176         memset(regs, 0, sizeof(struct pt_regs));
1177         regs->fs = __KERNEL_PERCPU;
1178         regs->gs = __KERNEL_STACK_CANARY;
1179
1180         return regs;
1181 }
1182 #endif  /* CONFIG_X86_64 */
1183
1184 /*
1185  * Clear all 6 debug registers:
1186  */
1187 static void clear_all_debug_regs(void)
1188 {
1189         int i;
1190
1191         for (i = 0; i < 8; i++) {
1192                 /* Ignore db4, db5 */
1193                 if ((i == 4) || (i == 5))
1194                         continue;
1195
1196                 set_debugreg(0, i);
1197         }
1198 }
1199
1200 #ifdef CONFIG_KGDB
1201 /*
1202  * Restore debug regs if using kgdbwait and you have a kernel debugger
1203  * connection established.
1204  */
1205 static void dbg_restore_debug_regs(void)
1206 {
1207         if (unlikely(kgdb_connected && arch_kgdb_ops.correct_hw_break))
1208                 arch_kgdb_ops.correct_hw_break();
1209 }
1210 #else /* ! CONFIG_KGDB */
1211 #define dbg_restore_debug_regs()
1212 #endif /* ! CONFIG_KGDB */
1213
1214 /*
1215  * cpu_init() initializes state that is per-CPU. Some data is already
1216  * initialized (naturally) in the bootstrap process, such as the GDT
1217  * and IDT. We reload them nevertheless, this function acts as a
1218  * 'CPU state barrier', nothing should get across.
1219  * A lot of state is already set up in PDA init for 64 bit
1220  */
1221 #ifdef CONFIG_X86_64
1222
1223 void __cpuinit cpu_init(void)
1224 {
1225         struct orig_ist *oist;
1226         struct task_struct *me;
1227         struct tss_struct *t;
1228         unsigned long v;
1229         int cpu;
1230         int i;
1231
1232         cpu = stack_smp_processor_id();
1233         t = &per_cpu(init_tss, cpu);
1234         oist = &per_cpu(orig_ist, cpu);
1235
1236 #ifdef CONFIG_NUMA
1237         if (cpu != 0 && percpu_read(numa_node) == 0 &&
1238             early_cpu_to_node(cpu) != NUMA_NO_NODE)
1239                 set_numa_node(early_cpu_to_node(cpu));
1240 #endif
1241
1242         me = current;
1243
1244         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1245                 panic("CPU#%d already initialized!\n", cpu);
1246
1247         pr_debug("Initializing CPU#%d\n", cpu);
1248
1249         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1250
1251         /*
1252          * Initialize the per-CPU GDT with the boot GDT,
1253          * and set up the GDT descriptor:
1254          */
1255
1256         switch_to_new_gdt(cpu);
1257         loadsegment(fs, 0);
1258
1259         load_idt((const struct desc_ptr *)&idt_descr);
1260
1261         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1262         syscall_init();
1263
1264         wrmsrl(MSR_FS_BASE, 0);
1265         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1266         barrier();
1267
1268         x86_configure_nx();
1269         if (cpu != 0)
1270                 enable_x2apic();
1271
1272         /*
1273          * set up and load the per-CPU TSS
1274          */
1275         if (!oist->ist[0]) {
1276                 char *estacks = per_cpu(exception_stacks, cpu);
1277
1278                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1279                         estacks += exception_stack_sizes[v];
1280                         oist->ist[v] = t->x86_tss.ist[v] =
1281                                         (unsigned long)estacks;
1282                 }
1283         }
1284
1285         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1286
1287         /*
1288          * <= is required because the CPU will access up to
1289          * 8 bits beyond the end of the IO permission bitmap.
1290          */
1291         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1292                 t->io_bitmap[i] = ~0UL;
1293
1294         atomic_inc(&init_mm.mm_count);
1295         me->active_mm = &init_mm;
1296         BUG_ON(me->mm);
1297         enter_lazy_tlb(&init_mm, me);
1298
1299         load_sp0(t, &current->thread);
1300         set_tss_desc(cpu, t);
1301         load_TR_desc();
1302         load_mm_ldt(&init_mm);
1303
1304         clear_all_debug_regs();
1305         dbg_restore_debug_regs();
1306
1307         fpu_init();
1308         xsave_init();
1309
1310         raw_local_save_flags(kernel_eflags);
1311
1312         if (is_uv_system())
1313                 uv_cpu_init();
1314 }
1315
1316 #else
1317
1318 void __cpuinit cpu_init(void)
1319 {
1320         int cpu = smp_processor_id();
1321         struct task_struct *curr = current;
1322         struct tss_struct *t = &per_cpu(init_tss, cpu);
1323         struct thread_struct *thread = &curr->thread;
1324
1325         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1326                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1327                 for (;;)
1328                         local_irq_enable();
1329         }
1330
1331         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1332
1333         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1334                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1335
1336         load_idt(&idt_descr);
1337         switch_to_new_gdt(cpu);
1338
1339         /*
1340          * Set up and load the per-CPU TSS and LDT
1341          */
1342         atomic_inc(&init_mm.mm_count);
1343         curr->active_mm = &init_mm;
1344         BUG_ON(curr->mm);
1345         enter_lazy_tlb(&init_mm, curr);
1346
1347         load_sp0(t, thread);
1348         set_tss_desc(cpu, t);
1349         load_TR_desc();
1350         load_mm_ldt(&init_mm);
1351
1352         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1353
1354 #ifdef CONFIG_DOUBLEFAULT
1355         /* Set up doublefault TSS pointer in the GDT */
1356         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1357 #endif
1358
1359         clear_all_debug_regs();
1360         dbg_restore_debug_regs();
1361
1362         fpu_init();
1363         xsave_init();
1364 }
1365 #endif