arch/powerpc/sysdev/fsl_rio.c

   1 /*
   2  * Freescale MPC85xx/MPC86xx RapidIO support
   3  *
   4  * Copyright 2009 Sysgo AG
   5  * Thomas Moll <thomas.moll@sysgo.com>
   6  * - fixed maintenance access routines, check for aligned access
   7  *
   8  * Copyright 2009 Integrated Device Technology, Inc.
   9  * Alex Bounine <alexandre.bounine@idt.com>
  10  * - Added Port-Write message handling
  11  * - Added Machine Check exception handling
  12  *
  13  * Copyright (C) 2007, 2008 Freescale Semiconductor, Inc.
  14  * Zhang Wei <wei.zhang@freescale.com>
  15  *
  16  * Copyright 2005 MontaVista Software, Inc.
  17  * Matt Porter <mporter@kernel.crashing.org>
  18  *
  19  * This program is free software; you can redistribute  it and/or modify it
  20  * under  the terms of  the GNU General  Public License as published by the
  21  * Free Software Foundation;  either version 2 of the  License, or (at your
  22  * option) any later version.
  23  */
  24
  25 #include <linux/init.h>
  26 #include <linux/module.h>
  27 #include <linux/types.h>
  28 #include <linux/dma-mapping.h>
  29 #include <linux/interrupt.h>
  30 #include <linux/device.h>
  31 #include <linux/rio.h>
  32 #include <linux/rio_drv.h>
  33 #include <linux/of_platform.h>
  34 #include <linux/delay.h>
  35 #include <linux/slab.h>
  36 #include <linux/kfifo.h>
  37
  38 #include <asm/io.h>
  39 #include <asm/machdep.h>
  40 #include <asm/uaccess.h>
  41
  42 #undef DEBUG_PW /* Port-Write debugging */
  43
  44 /* RapidIO definition irq, which read from OF-tree */
  45 #define IRQ_RIO_BELL(m)         (((struct rio_priv *)(m->priv))->bellirq)
  46 #define IRQ_RIO_TX(m)           (((struct rio_priv *)(m->priv))->txirq)
  47 #define IRQ_RIO_RX(m)           (((struct rio_priv *)(m->priv))->rxirq)
  48 #define IRQ_RIO_PW(m)           (((struct rio_priv *)(m->priv))->pwirq)
  49
  50 #define RIO_ATMU_REGS_OFFSET    0x10c00
  51 #define RIO_P_MSG_REGS_OFFSET   0x11000
  52 #define RIO_S_MSG_REGS_OFFSET   0x13000
  53 #define RIO_ESCSR               0x158
  54 #define RIO_CCSR                0x15c
  55 #define RIO_LTLEDCSR            0x0608
  56 #define  RIO_LTLEDCSR_IER       0x80000000
  57 #define  RIO_LTLEDCSR_PRT       0x01000000
  58 #define RIO_LTLEECSR            0x060c
  59 #define RIO_EPWISR              0x10010
  60 #define RIO_ISR_AACR            0x10120
  61 #define RIO_ISR_AACR_AA         0x1     /* Accept All ID */
  62 #define RIO_MAINT_WIN_SIZE      0x400000
  63 #define RIO_DBELL_WIN_SIZE      0x1000
  64
  65 #define RIO_MSG_OMR_MUI         0x00000002
  66 #define RIO_MSG_OSR_TE          0x00000080
  67 #define RIO_MSG_OSR_QOI         0x00000020
  68 #define RIO_MSG_OSR_QFI         0x00000010
  69 #define RIO_MSG_OSR_MUB         0x00000004
  70 #define RIO_MSG_OSR_EOMI        0x00000002
  71 #define RIO_MSG_OSR_QEI         0x00000001
  72
  73 #define RIO_MSG_IMR_MI          0x00000002
  74 #define RIO_MSG_ISR_TE          0x00000080
  75 #define RIO_MSG_ISR_QFI         0x00000010
  76 #define RIO_MSG_ISR_DIQI        0x00000001
  77
  78 #define RIO_IPWMR_SEN           0x00100000
  79 #define RIO_IPWMR_QFIE          0x00000100
  80 #define RIO_IPWMR_EIE           0x00000020
  81 #define RIO_IPWMR_CQ            0x00000002
  82 #define RIO_IPWMR_PWE           0x00000001
  83
  84 #define RIO_IPWSR_QF            0x00100000
  85 #define RIO_IPWSR_TE            0x00000080
  86 #define RIO_IPWSR_QFI           0x00000010
  87 #define RIO_IPWSR_PWD           0x00000008
  88 #define RIO_IPWSR_PWB           0x00000004
  89
  90 #define RIO_EPWISR_PINT         0x80000000
  91 #define RIO_EPWISR_PW           0x00000001
  92
  93 #define RIO_MSG_DESC_SIZE       32
  94 #define RIO_MSG_BUFFER_SIZE     4096
  95 #define RIO_MIN_TX_RING_SIZE    2
  96 #define RIO_MAX_TX_RING_SIZE    2048
  97 #define RIO_MIN_RX_RING_SIZE    2
  98 #define RIO_MAX_RX_RING_SIZE    2048
  99
 100 #define DOORBELL_DMR_DI         0x00000002
 101 #define DOORBELL_DSR_TE         0x00000080
 102 #define DOORBELL_DSR_QFI        0x00000010
 103 #define DOORBELL_DSR_DIQI       0x00000001
 104 #define DOORBELL_TID_OFFSET     0x02
 105 #define DOORBELL_SID_OFFSET     0x04
 106 #define DOORBELL_INFO_OFFSET    0x06
 107
 108 #define DOORBELL_MESSAGE_SIZE   0x08
 109 #define DBELL_SID(x)            (*(u16 *)(x + DOORBELL_SID_OFFSET))
 110 #define DBELL_TID(x)            (*(u16 *)(x + DOORBELL_TID_OFFSET))
 111 #define DBELL_INF(x)            (*(u16 *)(x + DOORBELL_INFO_OFFSET))
 112
 113 struct rio_atmu_regs {
 114         u32 rowtar;
 115         u32 rowtear;
 116         u32 rowbar;
 117         u32 pad2;
 118         u32 rowar;
 119         u32 pad3[3];
 120 };
 121
 122 struct rio_msg_regs {
 123         u32 omr;        /* 0xD_3000 - Outbound message 0 mode register */
 124         u32 osr;        /* 0xD_3004 - Outbound message 0 status register */
 125         u32 pad1;
 126         u32 odqdpar;    /* 0xD_300C - Outbound message 0 descriptor queue
 127                            dequeue pointer address register */
 128         u32 pad2;
 129         u32 osar;       /* 0xD_3014 - Outbound message 0 source address
 130                            register */
 131         u32 odpr;       /* 0xD_3018 - Outbound message 0 destination port
 132                            register */
 133         u32 odatr;      /* 0xD_301C - Outbound message 0 destination attributes
 134                            Register*/
 135         u32 odcr;       /* 0xD_3020 - Outbound message 0 double-word count
 136                            register */
 137         u32 pad3;
 138         u32 odqepar;    /* 0xD_3028 - Outbound message 0 descriptor queue
 139                            enqueue pointer address register */
 140         u32 pad4[13];
 141         u32 imr;        /* 0xD_3060 - Inbound message 0 mode register */
 142         u32 isr;        /* 0xD_3064 - Inbound message 0 status register */
 143         u32 pad5;
 144         u32 ifqdpar;    /* 0xD_306C - Inbound message 0 frame queue dequeue
 145                            pointer address register*/
 146         u32 pad6;
 147         u32 ifqepar;    /* 0xD_3074 - Inbound message 0 frame queue enqueue
 148                            pointer address register */
 149         u32 pad7[226];
 150         u32 odmr;       /* 0xD_3400 - Outbound doorbell mode register */
 151         u32 odsr;       /* 0xD_3404 - Outbound doorbell status register */
 152         u32 res0[4];
 153         u32 oddpr;      /* 0xD_3418 - Outbound doorbell destination port
 154                            register */
 155         u32 oddatr;     /* 0xD_341c - Outbound doorbell destination attributes
 156                            register */
 157         u32 res1[3];
 158         u32 odretcr;    /* 0xD_342C - Outbound doorbell retry error threshold
 159                            configuration register */
 160         u32 res2[12];
 161         u32 dmr;        /* 0xD_3460 - Inbound doorbell mode register */
 162         u32 dsr;        /* 0xD_3464 - Inbound doorbell status register */
 163         u32 pad8;
 164         u32 dqdpar;     /* 0xD_346C - Inbound doorbell queue dequeue Pointer
 165                            address register */
 166         u32 pad9;
 167         u32 dqepar;     /* 0xD_3474 - Inbound doorbell Queue enqueue pointer
 168                            address register */
 169         u32 pad10[26];
 170         u32 pwmr;       /* 0xD_34E0 - Inbound port-write mode register */
 171         u32 pwsr;       /* 0xD_34E4 - Inbound port-write status register */
 172         u32 epwqbar;    /* 0xD_34E8 - Extended Port-Write Queue Base Address
 173                            register */
 174         u32 pwqbar;     /* 0xD_34EC - Inbound port-write queue base address
 175                            register */
 176 };
 177
 178 struct rio_tx_desc {
 179         u32 res1;
 180         u32 saddr;
 181         u32 dport;
 182         u32 dattr;
 183         u32 res2;
 184         u32 res3;
 185         u32 dwcnt;
 186         u32 res4;
 187 };
 188
 189 struct rio_dbell_ring {
 190         void *virt;
 191         dma_addr_t phys;
 192 };
 193
 194 struct rio_msg_tx_ring {
 195         void *virt;
 196         dma_addr_t phys;
 197         void *virt_buffer[RIO_MAX_TX_RING_SIZE];
 198         dma_addr_t phys_buffer[RIO_MAX_TX_RING_SIZE];
 199         int tx_slot;
 200         int size;
 201         void *dev_id;
 202 };
 203
 204 struct rio_msg_rx_ring {
 205         void *virt;
 206         dma_addr_t phys;
 207         void *virt_buffer[RIO_MAX_RX_RING_SIZE];
 208         int rx_slot;
 209         int size;
 210         void *dev_id;
 211 };
 212
 213 struct rio_port_write_msg {
 214         void *virt;
 215         dma_addr_t phys;
 216         u32 msg_count;
 217         u32 err_count;
 218         u32 discard_count;
 219 };
 220
 221 struct rio_priv {
 222         struct device *dev;
 223         void __iomem *regs_win;
 224         struct rio_atmu_regs __iomem *atmu_regs;
 225         struct rio_atmu_regs __iomem *maint_atmu_regs;
 226         struct rio_atmu_regs __iomem *dbell_atmu_regs;
 227         void __iomem *dbell_win;
 228         void __iomem *maint_win;
 229         struct rio_msg_regs __iomem *msg_regs;
 230         struct rio_dbell_ring dbell_ring;
 231         struct rio_msg_tx_ring msg_tx_ring;
 232         struct rio_msg_rx_ring msg_rx_ring;
 233         struct rio_port_write_msg port_write_msg;
 234         int bellirq;
 235         int txirq;
 236         int rxirq;
 237         int pwirq;
 238         struct work_struct pw_work;
 239         struct kfifo pw_fifo;
 240         spinlock_t pw_fifo_lock;
 241 };
 242
 243 #define __fsl_read_rio_config(x, addr, err, op)         \
 244         __asm__ __volatile__(                           \
 245                 "1:     "op" %1,0(%2)\n"                \
 246                 "       eieio\n"                        \
 247                 "2:\n"                                  \
 248                 ".section .fixup,\"ax\"\n"              \
 249                 "3:     li %1,-1\n"                     \
 250                 "       li %0,%3\n"                     \
 251                 "       b 2b\n"                         \
 252                 ".section __ex_table,\"a\"\n"           \
 253                 "       .align 2\n"                     \
 254                 "       .long 1b,3b\n"                  \
 255                 ".text"                                 \
 256                 : "=r" (err), "=r" (x)                  \
 257                 : "b" (addr), "i" (-EFAULT), "0" (err))
 258
 259 static void __iomem *rio_regs_win;
 260
 261 #ifdef CONFIG_E500
 262 static int (*saved_mcheck_exception)(struct pt_regs *regs);
 263
 264 static int fsl_rio_mcheck_exception(struct pt_regs *regs)
 265 {
 266         const struct exception_table_entry *entry = NULL;
 267         unsigned long reason = mfspr(SPRN_MCSR);
 268
 269         if (reason & MCSR_BUS_RBERR) {
 270                 reason = in_be32((u32 *)(rio_regs_win + RIO_LTLEDCSR));
 271                 if (reason & (RIO_LTLEDCSR_IER | RIO_LTLEDCSR_PRT)) {
 272                         /* Check if we are prepared to handle this fault */
 273                         entry = search_exception_tables(regs->nip);
 274                         if (entry) {
 275                                 pr_debug("RIO: %s - MC Exception handled\n",
 276                                          __func__);
 277                                 out_be32((u32 *)(rio_regs_win + RIO_LTLEDCSR),
 278                                          0);
 279                                 regs->msr |= MSR_RI;
 280                                 regs->nip = entry->fixup;
 281                                 return 1;
 282                         }
 283                 }
 284         }
 285
 286         if (saved_mcheck_exception)
 287                 return saved_mcheck_exception(regs);
 288         else
 289                 return cur_cpu_spec->machine_check(regs);
 290 }
 291 #endif
 292
 293 /**
 294  * fsl_rio_doorbell_send - Send a MPC85xx doorbell message
 295  * @mport: RapidIO master port info
 296  * @index: ID of RapidIO interface
 297  * @destid: Destination ID of target device
 298  * @data: 16-bit info field of RapidIO doorbell message
 299  *
 300  * Sends a MPC85xx doorbell message. Returns %0 on success or
 301  * %-EINVAL on failure.
 302  */
 303 static int fsl_rio_doorbell_send(struct rio_mport *mport,
 304                                 int index, u16 destid, u16 data)
 305 {
 306         struct rio_priv *priv = mport->priv;
 307         pr_debug("fsl_doorbell_send: index %d destid %4.4x data %4.4x\n",
 308                  index, destid, data);
 309         switch (mport->phy_type) {
 310         case RIO_PHY_PARALLEL:
 311                 out_be32(&priv->dbell_atmu_regs->rowtar, destid << 22);
 312                 out_be16(priv->dbell_win, data);
 313                 break;
 314         case RIO_PHY_SERIAL:
 315                 /* In the serial version silicons, such as MPC8548, MPC8641,
 316                  * below operations is must be.
 317                  */
 318                 out_be32(&priv->msg_regs->odmr, 0x00000000);
 319                 out_be32(&priv->msg_regs->odretcr, 0x00000004);
 320                 out_be32(&priv->msg_regs->oddpr, destid << 16);
 321                 out_be32(&priv->msg_regs->oddatr, data);
 322                 out_be32(&priv->msg_regs->odmr, 0x00000001);
 323                 break;
 324         }
 325
 326         return 0;
 327 }
 328
 329 /**
 330  * fsl_local_config_read - Generate a MPC85xx local config space read
 331  * @mport: RapidIO master port info
 332  * @index: ID of RapdiIO interface
 333  * @offset: Offset into configuration space
 334  * @len: Length (in bytes) of the maintenance transaction
 335  * @data: Value to be read into
 336  *
 337  * Generates a MPC85xx local configuration space read. Returns %0 on
 338  * success or %-EINVAL on failure.
 339  */
 340 static int fsl_local_config_read(struct rio_mport *mport,
 341                                 int index, u32 offset, int len, u32 *data)
 342 {
 343         struct rio_priv *priv = mport->priv;
 344         pr_debug("fsl_local_config_read: index %d offset %8.8x\n", index,
 345                  offset);
 346         *data = in_be32(priv->regs_win + offset);
 347
 348         return 0;
 349 }
 350
 351 /**
 352  * fsl_local_config_write - Generate a MPC85xx local config space write
 353  * @mport: RapidIO master port info
 354  * @index: ID of RapdiIO interface
 355  * @offset: Offset into configuration space
 356  * @len: Length (in bytes) of the maintenance transaction
 357  * @data: Value to be written
 358  *
 359  * Generates a MPC85xx local configuration space write. Returns %0 on
 360  * success or %-EINVAL on failure.
 361  */
 362 static int fsl_local_config_write(struct rio_mport *mport,
 363                                 int index, u32 offset, int len, u32 data)
 364 {
 365         struct rio_priv *priv = mport->priv;
 366         pr_debug
 367             ("fsl_local_config_write: index %d offset %8.8x data %8.8x\n",
 368              index, offset, data);
 369         out_be32(priv->regs_win + offset, data);
 370
 371         return 0;
 372 }
 373
 374 /**
 375  * fsl_rio_config_read - Generate a MPC85xx read maintenance transaction
 376  * @mport: RapidIO master port info
 377  * @index: ID of RapdiIO interface
 378  * @destid: Destination ID of transaction
 379  * @hopcount: Number of hops to target device
 380  * @offset: Offset into configuration space
 381  * @len: Length (in bytes) of the maintenance transaction
 382  * @val: Location to be read into
 383  *
 384  * Generates a MPC85xx read maintenance transaction. Returns %0 on
 385  * success or %-EINVAL on failure.
 386  */
 387 static int
 388 fsl_rio_config_read(struct rio_mport *mport, int index, u16 destid,
 389                         u8 hopcount, u32 offset, int len, u32 *val)
 390 {
 391         struct rio_priv *priv = mport->priv;
 392         u8 *data;
 393         u32 rval, err = 0;
 394
 395         pr_debug
 396             ("fsl_rio_config_read: index %d destid %d hopcount %d offset %8.8x len %d\n",
 397              index, destid, hopcount, offset, len);
 398
 399         /* 16MB maintenance window possible */
 400         /* allow only aligned access to maintenance registers */
 401         if (offset > (0x1000000 - len) || !IS_ALIGNED(offset, len))
 402                 return -EINVAL;
 403
 404         out_be32(&priv->maint_atmu_regs->rowtar,
 405                  (destid << 22) | (hopcount << 12) | (offset >> 12));
 406         out_be32(&priv->maint_atmu_regs->rowtear,  (destid >> 10));
 407
 408         data = (u8 *) priv->maint_win + (offset & (RIO_MAINT_WIN_SIZE - 1));
 409         switch (len) {
 410         case 1:
 411                 __fsl_read_rio_config(rval, data, err, "lbz");
 412                 break;
 413         case 2:
 414                 __fsl_read_rio_config(rval, data, err, "lhz");
 415                 break;
 416         case 4:
 417                 __fsl_read_rio_config(rval, data, err, "lwz");
 418                 break;
 419         default:
 420                 return -EINVAL;
 421         }
 422
 423         if (err) {
 424                 pr_debug("RIO: cfg_read error %d for %x:%x:%x\n",
 425                          err, destid, hopcount, offset);
 426         }
 427
 428         *val = rval;
 429
 430         return err;
 431 }
 432
 433 /**
 434  * fsl_rio_config_write - Generate a MPC85xx write maintenance transaction
 435  * @mport: RapidIO master port info
 436  * @index: ID of RapdiIO interface
 437  * @destid: Destination ID of transaction
 438  * @hopcount: Number of hops to target device
 439  * @offset: Offset into configuration space
 440  * @len: Length (in bytes) of the maintenance transaction
 441  * @val: Value to be written
 442  *
 443  * Generates an MPC85xx write maintenance transaction. Returns %0 on
 444  * success or %-EINVAL on failure.
 445  */
 446 static int
 447 fsl_rio_config_write(struct rio_mport *mport, int index, u16 destid,
 448                         u8 hopcount, u32 offset, int len, u32 val)
 449 {
 450         struct rio_priv *priv = mport->priv;
 451         u8 *data;
 452         pr_debug
 453             ("fsl_rio_config_write: index %d destid %d hopcount %d offset %8.8x len %d val %8.8x\n",
 454              index, destid, hopcount, offset, len, val);
 455
 456         /* 16MB maintenance windows possible */
 457         /* allow only aligned access to maintenance registers */
 458         if (offset > (0x1000000 - len) || !IS_ALIGNED(offset, len))
 459                 return -EINVAL;
 460
 461         out_be32(&priv->maint_atmu_regs->rowtar,
 462                  (destid << 22) | (hopcount << 12) | (offset >> 12));
 463         out_be32(&priv->maint_atmu_regs->rowtear,  (destid >> 10));
 464
 465         data = (u8 *) priv->maint_win + (offset & (RIO_MAINT_WIN_SIZE - 1));
 466         switch (len) {
 467         case 1:
 468                 out_8((u8 *) data, val);
 469                 break;
 470         case 2:
 471                 out_be16((u16 *) data, val);
 472                 break;
 473         case 4:
 474                 out_be32((u32 *) data, val);
 475                 break;
 476         default:
 477                 return -EINVAL;
 478         }
 479
 480         return 0;
 481 }
 482
 483 /**
 484  * rio_hw_add_outb_message - Add message to the MPC85xx outbound message queue
 485  * @mport: Master port with outbound message queue
 486  * @rdev: Target of outbound message
 487  * @mbox: Outbound mailbox
 488  * @buffer: Message to add to outbound queue
 489  * @len: Length of message
 490  *
 491  * Adds the @buffer message to the MPC85xx outbound message queue. Returns
 492  * %0 on success or %-EINVAL on failure.
 493  */
 494 int
 495 rio_hw_add_outb_message(struct rio_mport *mport, struct rio_dev *rdev, int mbox,
 496                         void *buffer, size_t len)
 497 {
 498         struct rio_priv *priv = mport->priv;
 499         u32 omr;
 500         struct rio_tx_desc *desc = (struct rio_tx_desc *)priv->msg_tx_ring.virt
 501                                         + priv->msg_tx_ring.tx_slot;
 502         int ret = 0;
 503
 504         pr_debug
 505             ("RIO: rio_hw_add_outb_message(): destid %4.4x mbox %d buffer %8.8x len %8.8x\n",
 506              rdev->destid, mbox, (int)buffer, len);
 507
 508         if ((len < 8) || (len > RIO_MAX_MSG_SIZE)) {
 509                 ret = -EINVAL;
 510                 goto out;
 511         }
 512
 513         /* Copy and clear rest of buffer */
 514         memcpy(priv->msg_tx_ring.virt_buffer[priv->msg_tx_ring.tx_slot], buffer,
 515                         len);
 516         if (len < (RIO_MAX_MSG_SIZE - 4))
 517                 memset(priv->msg_tx_ring.virt_buffer[priv->msg_tx_ring.tx_slot]
 518                                 + len, 0, RIO_MAX_MSG_SIZE - len);
 519
 520         switch (mport->phy_type) {
 521         case RIO_PHY_PARALLEL:
 522                 /* Set mbox field for message */
 523                 desc->dport = mbox & 0x3;
 524
 525                 /* Enable EOMI interrupt, set priority, and set destid */
 526                 desc->dattr = 0x28000000 | (rdev->destid << 2);
 527                 break;
 528         case RIO_PHY_SERIAL:
 529                 /* Set mbox field for message, and set destid */
 530                 desc->dport = (rdev->destid << 16) | (mbox & 0x3);
 531
 532                 /* Enable EOMI interrupt and priority */
 533                 desc->dattr = 0x28000000;
 534                 break;
 535         }
 536
 537         /* Set transfer size aligned to next power of 2 (in double words) */
 538         desc->dwcnt = is_power_of_2(len) ? len : 1 << get_bitmask_order(len);
 539
 540         /* Set snooping and source buffer address */
 541         desc->saddr = 0x00000004
 542                 | priv->msg_tx_ring.phys_buffer[priv->msg_tx_ring.tx_slot];
 543
 544         /* Increment enqueue pointer */
 545         omr = in_be32(&priv->msg_regs->omr);
 546         out_be32(&priv->msg_regs->omr, omr | RIO_MSG_OMR_MUI);
 547
 548         /* Go to next descriptor */
 549         if (++priv->msg_tx_ring.tx_slot == priv->msg_tx_ring.size)
 550                 priv->msg_tx_ring.tx_slot = 0;
 551
 552       out:
 553         return ret;
 554 }
 555
 556 EXPORT_SYMBOL_GPL(rio_hw_add_outb_message);
 557
 558 /**
 559  * fsl_rio_tx_handler - MPC85xx outbound message interrupt handler
 560  * @irq: Linux interrupt number
 561  * @dev_instance: Pointer to interrupt-specific data
 562  *
 563  * Handles outbound message interrupts. Executes a register outbound
 564  * mailbox event handler and acks the interrupt occurrence.
 565  */
 566 static irqreturn_t
 567 fsl_rio_tx_handler(int irq, void *dev_instance)
 568 {
 569         int osr;
 570         struct rio_mport *port = (struct rio_mport *)dev_instance;
 571         struct rio_priv *priv = port->priv;
 572
 573         osr = in_be32(&priv->msg_regs->osr);
 574
 575         if (osr & RIO_MSG_OSR_TE) {
 576                 pr_info("RIO: outbound message transmission error\n");
 577                 out_be32(&priv->msg_regs->osr, RIO_MSG_OSR_TE);
 578                 goto out;
 579         }
 580
 581         if (osr & RIO_MSG_OSR_QOI) {
 582                 pr_info("RIO: outbound message queue overflow\n");
 583                 out_be32(&priv->msg_regs->osr, RIO_MSG_OSR_QOI);
 584                 goto out;
 585         }
 586
 587         if (osr & RIO_MSG_OSR_EOMI) {
 588                 u32 dqp = in_be32(&priv->msg_regs->odqdpar);
 589                 int slot = (dqp - priv->msg_tx_ring.phys) >> 5;
 590                 port->outb_msg[0].mcback(port, priv->msg_tx_ring.dev_id, -1,
 591                                 slot);
 592
 593                 /* Ack the end-of-message interrupt */
 594                 out_be32(&priv->msg_regs->osr, RIO_MSG_OSR_EOMI);
 595         }
 596
 597       out:
 598         return IRQ_HANDLED;
 599 }
 600
 601 /**
 602  * rio_open_outb_mbox - Initialize MPC85xx outbound mailbox
 603  * @mport: Master port implementing the outbound message unit
 604  * @dev_id: Device specific pointer to pass on event
 605  * @mbox: Mailbox to open
 606  * @entries: Number of entries in the outbound mailbox ring
 607  *
 608  * Initializes buffer ring, request the outbound message interrupt,
 609  * and enables the outbound message unit. Returns %0 on success and
 610  * %-EINVAL or %-ENOMEM on failure.
 611  */
 612 int rio_open_outb_mbox(struct rio_mport *mport, void *dev_id, int mbox, int entries)
 613 {
 614         int i, j, rc = 0;
 615         struct rio_priv *priv = mport->priv;
 616
 617         if ((entries < RIO_MIN_TX_RING_SIZE) ||
 618             (entries > RIO_MAX_TX_RING_SIZE) || (!is_power_of_2(entries))) {
 619                 rc = -EINVAL;
 620                 goto out;
 621         }
 622
 623         /* Initialize shadow copy ring */
 624         priv->msg_tx_ring.dev_id = dev_id;
 625         priv->msg_tx_ring.size = entries;
 626
 627         for (i = 0; i < priv->msg_tx_ring.size; i++) {
 628                 priv->msg_tx_ring.virt_buffer[i] =
 629                         dma_alloc_coherent(priv->dev, RIO_MSG_BUFFER_SIZE,
 630                                 &priv->msg_tx_ring.phys_buffer[i], GFP_KERNEL);
 631                 if (!priv->msg_tx_ring.virt_buffer[i]) {
 632                         rc = -ENOMEM;
 633                         for (j = 0; j < priv->msg_tx_ring.size; j++)
 634                                 if (priv->msg_tx_ring.virt_buffer[j])
 635                                         dma_free_coherent(priv->dev,
 636                                                         RIO_MSG_BUFFER_SIZE,
 637                                                         priv->msg_tx_ring.
 638                                                         virt_buffer[j],
 639                                                         priv->msg_tx_ring.
 640                                                         phys_buffer[j]);
 641                         goto out;
 642                 }
 643         }
 644
 645         /* Initialize outbound message descriptor ring */
 646         priv->msg_tx_ring.virt = dma_alloc_coherent(priv->dev,
 647                                 priv->msg_tx_ring.size * RIO_MSG_DESC_SIZE,
 648                                 &priv->msg_tx_ring.phys, GFP_KERNEL);
 649         if (!priv->msg_tx_ring.virt) {
 650                 rc = -ENOMEM;
 651                 goto out_dma;
 652         }
 653         memset(priv->msg_tx_ring.virt, 0,
 654                         priv->msg_tx_ring.size * RIO_MSG_DESC_SIZE);
 655         priv->msg_tx_ring.tx_slot = 0;
 656
 657         /* Point dequeue/enqueue pointers at first entry in ring */
 658         out_be32(&priv->msg_regs->odqdpar, priv->msg_tx_ring.phys);
 659         out_be32(&priv->msg_regs->odqepar, priv->msg_tx_ring.phys);
 660
 661         /* Configure for snooping */
 662         out_be32(&priv->msg_regs->osar, 0x00000004);
 663
 664         /* Clear interrupt status */
 665         out_be32(&priv->msg_regs->osr, 0x000000b3);
 666
 667         /* Hook up outbound message handler */
 668         rc = request_irq(IRQ_RIO_TX(mport), fsl_rio_tx_handler, 0,
 669                          "msg_tx", (void *)mport);
 670         if (rc < 0)
 671                 goto out_irq;
 672
 673         /*
 674          * Configure outbound message unit
 675          *      Snooping
 676          *      Interrupts (all enabled, except QEIE)
 677          *      Chaining mode
 678          *      Disable
 679          */
 680         out_be32(&priv->msg_regs->omr, 0x00100220);
 681
 682         /* Set number of entries */
 683         out_be32(&priv->msg_regs->omr,
 684                  in_be32(&priv->msg_regs->omr) |
 685                  ((get_bitmask_order(entries) - 2) << 12));
 686
 687         /* Now enable the unit */
 688         out_be32(&priv->msg_regs->omr, in_be32(&priv->msg_regs->omr) | 0x1);
 689
 690       out:
 691         return rc;
 692
 693       out_irq:
 694         dma_free_coherent(priv->dev,
 695                           priv->msg_tx_ring.size * RIO_MSG_DESC_SIZE,
 696                           priv->msg_tx_ring.virt, priv->msg_tx_ring.phys);
 697
 698       out_dma:
 699         for (i = 0; i < priv->msg_tx_ring.size; i++)
 700                 dma_free_coherent(priv->dev, RIO_MSG_BUFFER_SIZE,
 701                                   priv->msg_tx_ring.virt_buffer[i],
 702                                   priv->msg_tx_ring.phys_buffer[i]);
 703
 704         return rc;
 705 }
 706
 707 /**
 708  * rio_close_outb_mbox - Shut down MPC85xx outbound mailbox
 709  * @mport: Master port implementing the outbound message unit
 710  * @mbox: Mailbox to close
 711  *
 712  * Disables the outbound message unit, free all buffers, and
 713  * frees the outbound message interrupt.
 714  */
 715 void rio_close_outb_mbox(struct rio_mport *mport, int mbox)
 716 {
 717         struct rio_priv *priv = mport->priv;
 718         /* Disable inbound message unit */
 719         out_be32(&priv->msg_regs->omr, 0);
 720
 721         /* Free ring */
 722         dma_free_coherent(priv->dev,
 723                           priv->msg_tx_ring.size * RIO_MSG_DESC_SIZE,
 724                           priv->msg_tx_ring.virt, priv->msg_tx_ring.phys);
 725
 726         /* Free interrupt */
 727         free_irq(IRQ_RIO_TX(mport), (void *)mport);
 728 }
 729
 730 /**
 731  * fsl_rio_rx_handler - MPC85xx inbound message interrupt handler
 732  * @irq: Linux interrupt number
 733  * @dev_instance: Pointer to interrupt-specific data
 734  *
 735  * Handles inbound message interrupts. Executes a registered inbound
 736  * mailbox event handler and acks the interrupt occurrence.
 737  */
 738 static irqreturn_t
 739 fsl_rio_rx_handler(int irq, void *dev_instance)
 740 {
 741         int isr;
 742         struct rio_mport *port = (struct rio_mport *)dev_instance;
 743         struct rio_priv *priv = port->priv;
 744
 745         isr = in_be32(&priv->msg_regs->isr);
 746
 747         if (isr & RIO_MSG_ISR_TE) {
 748                 pr_info("RIO: inbound message reception error\n");
 749                 out_be32((void *)&priv->msg_regs->isr, RIO_MSG_ISR_TE);
 750                 goto out;
 751         }
 752
 753         /* XXX Need to check/dispatch until queue empty */
 754         if (isr & RIO_MSG_ISR_DIQI) {
 755                 /*
 756                  * We implement *only* mailbox 0, but can receive messages
 757                  * for any mailbox/letter to that mailbox destination. So,
 758                  * make the callback with an unknown/invalid mailbox number
 759                  * argument.
 760                  */
 761                 port->inb_msg[0].mcback(port, priv->msg_rx_ring.dev_id, -1, -1);
 762
 763                 /* Ack the queueing interrupt */
 764                 out_be32(&priv->msg_regs->isr, RIO_MSG_ISR_DIQI);
 765         }
 766
 767       out:
 768         return IRQ_HANDLED;
 769 }
 770
 771 /**
 772  * rio_open_inb_mbox - Initialize MPC85xx inbound mailbox
 773  * @mport: Master port implementing the inbound message unit
 774  * @dev_id: Device specific pointer to pass on event
 775  * @mbox: Mailbox to open
 776  * @entries: Number of entries in the inbound mailbox ring
 777  *
 778  * Initializes buffer ring, request the inbound message interrupt,
 779  * and enables the inbound message unit. Returns %0 on success
 780  * and %-EINVAL or %-ENOMEM on failure.
 781  */
 782 int rio_open_inb_mbox(struct rio_mport *mport, void *dev_id, int mbox, int entries)
 783 {
 784         int i, rc = 0;
 785         struct rio_priv *priv = mport->priv;
 786
 787         if ((entries < RIO_MIN_RX_RING_SIZE) ||
 788             (entries > RIO_MAX_RX_RING_SIZE) || (!is_power_of_2(entries))) {
 789                 rc = -EINVAL;
 790                 goto out;
 791         }
 792
 793         /* Initialize client buffer ring */
 794         priv->msg_rx_ring.dev_id = dev_id;
 795         priv->msg_rx_ring.size = entries;
 796         priv->msg_rx_ring.rx_slot = 0;
 797         for (i = 0; i < priv->msg_rx_ring.size; i++)
 798                 priv->msg_rx_ring.virt_buffer[i] = NULL;
 799
 800         /* Initialize inbound message ring */
 801         priv->msg_rx_ring.virt = dma_alloc_coherent(priv->dev,
 802                                 priv->msg_rx_ring.size * RIO_MAX_MSG_SIZE,
 803                                 &priv->msg_rx_ring.phys, GFP_KERNEL);
 804         if (!priv->msg_rx_ring.virt) {
 805                 rc = -ENOMEM;
 806                 goto out;
 807         }
 808
 809         /* Point dequeue/enqueue pointers at first entry in ring */
 810         out_be32(&priv->msg_regs->ifqdpar, (u32) priv->msg_rx_ring.phys);
 811         out_be32(&priv->msg_regs->ifqepar, (u32) priv->msg_rx_ring.phys);
 812
 813         /* Clear interrupt status */
 814         out_be32(&priv->msg_regs->isr, 0x00000091);
 815
 816         /* Hook up inbound message handler */
 817         rc = request_irq(IRQ_RIO_RX(mport), fsl_rio_rx_handler, 0,
 818                          "msg_rx", (void *)mport);
 819         if (rc < 0) {
 820                 dma_free_coherent(priv->dev, RIO_MSG_BUFFER_SIZE,
 821                                   priv->msg_tx_ring.virt_buffer[i],
 822                                   priv->msg_tx_ring.phys_buffer[i]);
 823                 goto out;
 824         }
 825
 826         /*
 827          * Configure inbound message unit:
 828          *      Snooping
 829          *      4KB max message size
 830          *      Unmask all interrupt sources
 831          *      Disable
 832          */
 833         out_be32(&priv->msg_regs->imr, 0x001b0060);
 834
 835         /* Set number of queue entries */
 836         setbits32(&priv->msg_regs->imr, (get_bitmask_order(entries) - 2) << 12);
 837
 838         /* Now enable the unit */
 839         setbits32(&priv->msg_regs->imr, 0x1);
 840
 841       out:
 842         return rc;
 843 }
 844
 845 /**
 846  * rio_close_inb_mbox - Shut down MPC85xx inbound mailbox
 847  * @mport: Master port implementing the inbound message unit
 848  * @mbox: Mailbox to close
 849  *
 850  * Disables the inbound message unit, free all buffers, and
 851  * frees the inbound message interrupt.
 852  */
 853 void rio_close_inb_mbox(struct rio_mport *mport, int mbox)
 854 {
 855         struct rio_priv *priv = mport->priv;
 856         /* Disable inbound message unit */
 857         out_be32(&priv->msg_regs->imr, 0);
 858
 859         /* Free ring */
 860         dma_free_coherent(priv->dev, priv->msg_rx_ring.size * RIO_MAX_MSG_SIZE,
 861                           priv->msg_rx_ring.virt, priv->msg_rx_ring.phys);
 862
 863         /* Free interrupt */
 864         free_irq(IRQ_RIO_RX(mport), (void *)mport);
 865 }
 866
 867 /**
 868  * rio_hw_add_inb_buffer - Add buffer to the MPC85xx inbound message queue
 869  * @mport: Master port implementing the inbound message unit
 870  * @mbox: Inbound mailbox number
 871  * @buf: Buffer to add to inbound queue
 872  *
 873  * Adds the @buf buffer to the MPC85xx inbound message queue. Returns
 874  * %0 on success or %-EINVAL on failure.
 875  */
 876 int rio_hw_add_inb_buffer(struct rio_mport *mport, int mbox, void *buf)
 877 {
 878         int rc = 0;
 879         struct rio_priv *priv = mport->priv;
 880
 881         pr_debug("RIO: rio_hw_add_inb_buffer(), msg_rx_ring.rx_slot %d\n",
 882                  priv->msg_rx_ring.rx_slot);
 883
 884         if (priv->msg_rx_ring.virt_buffer[priv->msg_rx_ring.rx_slot]) {
 885                 printk(KERN_ERR
 886                        "RIO: error adding inbound buffer %d, buffer exists\n",
 887                        priv->msg_rx_ring.rx_slot);
 888                 rc = -EINVAL;
 889                 goto out;
 890         }
 891
 892         priv->msg_rx_ring.virt_buffer[priv->msg_rx_ring.rx_slot] = buf;
 893         if (++priv->msg_rx_ring.rx_slot == priv->msg_rx_ring.size)
 894                 priv->msg_rx_ring.rx_slot = 0;
 895
 896       out:
 897         return rc;
 898 }
 899
 900 EXPORT_SYMBOL_GPL(rio_hw_add_inb_buffer);
 901
 902 /**
 903  * rio_hw_get_inb_message - Fetch inbound message from the MPC85xx message unit
 904  * @mport: Master port implementing the inbound message unit
 905  * @mbox: Inbound mailbox number
 906  *
 907  * Gets the next available inbound message from the inbound message queue.
 908  * A pointer to the message is returned on success or NULL on failure.
 909  */
 910 void *rio_hw_get_inb_message(struct rio_mport *mport, int mbox)
 911 {
 912         struct rio_priv *priv = mport->priv;
 913         u32 phys_buf, virt_buf;
 914         void *buf = NULL;
 915         int buf_idx;
 916
 917         phys_buf = in_be32(&priv->msg_regs->ifqdpar);
 918
 919         /* If no more messages, then bail out */
 920         if (phys_buf == in_be32(&priv->msg_regs->ifqepar))
 921                 goto out2;
 922
 923         virt_buf = (u32) priv->msg_rx_ring.virt + (phys_buf
 924                                                 - priv->msg_rx_ring.phys);
 925         buf_idx = (phys_buf - priv->msg_rx_ring.phys) / RIO_MAX_MSG_SIZE;
 926         buf = priv->msg_rx_ring.virt_buffer[buf_idx];
 927
 928         if (!buf) {
 929                 printk(KERN_ERR
 930                        "RIO: inbound message copy failed, no buffers\n");
 931                 goto out1;
 932         }
 933
 934         /* Copy max message size, caller is expected to allocate that big */
 935         memcpy(buf, (void *)virt_buf, RIO_MAX_MSG_SIZE);
 936
 937         /* Clear the available buffer */
 938         priv->msg_rx_ring.virt_buffer[buf_idx] = NULL;
 939
 940       out1:
 941         setbits32(&priv->msg_regs->imr, RIO_MSG_IMR_MI);
 942
 943       out2:
 944         return buf;
 945 }
 946
 947 EXPORT_SYMBOL_GPL(rio_hw_get_inb_message);
 948
 949 /**
 950  * fsl_rio_dbell_handler - MPC85xx doorbell interrupt handler
 951  * @irq: Linux interrupt number
 952  * @dev_instance: Pointer to interrupt-specific data
 953  *
 954  * Handles doorbell interrupts. Parses a list of registered
 955  * doorbell event handlers and executes a matching event handler.
 956  */
 957 static irqreturn_t
 958 fsl_rio_dbell_handler(int irq, void *dev_instance)
 959 {
 960         int dsr;
 961         struct rio_mport *port = (struct rio_mport *)dev_instance;
 962         struct rio_priv *priv = port->priv;
 963
 964         dsr = in_be32(&priv->msg_regs->dsr);
 965
 966         if (dsr & DOORBELL_DSR_TE) {
 967                 pr_info("RIO: doorbell reception error\n");
 968                 out_be32(&priv->msg_regs->dsr, DOORBELL_DSR_TE);
 969                 goto out;
 970         }
 971
 972         if (dsr & DOORBELL_DSR_QFI) {
 973                 pr_info("RIO: doorbell queue full\n");
 974                 out_be32(&priv->msg_regs->dsr, DOORBELL_DSR_QFI);
 975                 goto out;
 976         }
 977
 978         /* XXX Need to check/dispatch until queue empty */
 979         if (dsr & DOORBELL_DSR_DIQI) {
 980                 u32 dmsg =
 981                     (u32) priv->dbell_ring.virt +
 982                     (in_be32(&priv->msg_regs->dqdpar) & 0xfff);
 983                 struct rio_dbell *dbell;
 984                 int found = 0;
 985
 986                 pr_debug
 987                     ("RIO: processing doorbell, sid %2.2x tid %2.2x info %4.4x\n",
 988                      DBELL_SID(dmsg), DBELL_TID(dmsg), DBELL_INF(dmsg));
 989
 990                 list_for_each_entry(dbell, &port->dbells, node) {
 991                         if ((dbell->res->start <= DBELL_INF(dmsg)) &&
 992                             (dbell->res->end >= DBELL_INF(dmsg))) {
 993                                 found = 1;
 994                                 break;
 995                         }
 996                 }
 997                 if (found) {
 998                         dbell->dinb(port, dbell->dev_id, DBELL_SID(dmsg), DBELL_TID(dmsg),
 999                                     DBELL_INF(dmsg));
1000                 } else {
1001                         pr_debug
1002                             ("RIO: spurious doorbell, sid %2.2x tid %2.2x info %4.4x\n",
1003                              DBELL_SID(dmsg), DBELL_TID(dmsg), DBELL_INF(dmsg));
1004                 }
1005                 setbits32(&priv->msg_regs->dmr, DOORBELL_DMR_DI);
1006                 out_be32(&priv->msg_regs->dsr, DOORBELL_DSR_DIQI);
1007         }
1008
1009       out:
1010         return IRQ_HANDLED;
1011 }
1012
1013 /**
1014  * fsl_rio_doorbell_init - MPC85xx doorbell interface init
1015  * @mport: Master port implementing the inbound doorbell unit
1016  *
1017  * Initializes doorbell unit hardware and inbound DMA buffer
1018  * ring. Called from fsl_rio_setup(). Returns %0 on success
1019  * or %-ENOMEM on failure.
1020  */
1021 static int fsl_rio_doorbell_init(struct rio_mport *mport)
1022 {
1023         struct rio_priv *priv = mport->priv;
1024         int rc = 0;
1025
1026         /* Map outbound doorbell window immediately after maintenance window */
1027         priv->dbell_win = ioremap(mport->iores.start + RIO_MAINT_WIN_SIZE,
1028                             RIO_DBELL_WIN_SIZE);
1029         if (!priv->dbell_win) {
1030                 printk(KERN_ERR
1031                        "RIO: unable to map outbound doorbell window\n");
1032                 rc = -ENOMEM;
1033                 goto out;
1034         }
1035
1036         /* Initialize inbound doorbells */
1037         priv->dbell_ring.virt = dma_alloc_coherent(priv->dev, 512 *
1038                     DOORBELL_MESSAGE_SIZE, &priv->dbell_ring.phys, GFP_KERNEL);
1039         if (!priv->dbell_ring.virt) {
1040                 printk(KERN_ERR "RIO: unable allocate inbound doorbell ring\n");
1041                 rc = -ENOMEM;
1042                 iounmap(priv->dbell_win);
1043                 goto out;
1044         }
1045
1046         /* Point dequeue/enqueue pointers at first entry in ring */
1047         out_be32(&priv->msg_regs->dqdpar, (u32) priv->dbell_ring.phys);
1048         out_be32(&priv->msg_regs->dqepar, (u32) priv->dbell_ring.phys);
1049
1050         /* Clear interrupt status */
1051         out_be32(&priv->msg_regs->dsr, 0x00000091);
1052
1053         /* Hook up doorbell handler */
1054         rc = request_irq(IRQ_RIO_BELL(mport), fsl_rio_dbell_handler, 0,
1055                          "dbell_rx", (void *)mport);
1056         if (rc < 0) {
1057                 iounmap(priv->dbell_win);
1058                 dma_free_coherent(priv->dev, 512 * DOORBELL_MESSAGE_SIZE,
1059                                   priv->dbell_ring.virt, priv->dbell_ring.phys);
1060                 printk(KERN_ERR
1061                        "MPC85xx RIO: unable to request inbound doorbell irq");
1062                 goto out;
1063         }
1064
1065         /* Configure doorbells for snooping, 512 entries, and enable */
1066         out_be32(&priv->msg_regs->dmr, 0x00108161);
1067
1068       out:
1069         return rc;
1070 }
1071
1072 /**
1073  * fsl_rio_port_write_handler - MPC85xx port write interrupt handler
1074  * @irq: Linux interrupt number
1075  * @dev_instance: Pointer to interrupt-specific data
1076  *
1077  * Handles port write interrupts. Parses a list of registered
1078  * port write event handlers and executes a matching event handler.
1079  */
1080 static irqreturn_t
1081 fsl_rio_port_write_handler(int irq, void *dev_instance)
1082 {
1083         u32 ipwmr, ipwsr;
1084         struct rio_mport *port = (struct rio_mport *)dev_instance;
1085         struct rio_priv *priv = port->priv;
1086         u32 epwisr, tmp;
1087
1088         epwisr = in_be32(priv->regs_win + RIO_EPWISR);
1089         if (!(epwisr & RIO_EPWISR_PW))
1090                 goto pw_done;
1091
1092         ipwmr = in_be32(&priv->msg_regs->pwmr);
1093         ipwsr = in_be32(&priv->msg_regs->pwsr);
1094
1095 #ifdef DEBUG_PW
1096         pr_debug("PW Int->IPWMR: 0x%08x IPWSR: 0x%08x (", ipwmr, ipwsr);
1097         if (ipwsr & RIO_IPWSR_QF)
1098                 pr_debug(" QF");
1099         if (ipwsr & RIO_IPWSR_TE)
1100                 pr_debug(" TE");
1101         if (ipwsr & RIO_IPWSR_QFI)
1102                 pr_debug(" QFI");
1103         if (ipwsr & RIO_IPWSR_PWD)
1104                 pr_debug(" PWD");
1105         if (ipwsr & RIO_IPWSR_PWB)
1106                 pr_debug(" PWB");
1107         pr_debug(" )\n");
1108 #endif
1109         /* Schedule deferred processing if PW was received */
1110         if (ipwsr & RIO_IPWSR_QFI) {
1111                 /* Save PW message (if there is room in FIFO),
1112                  * otherwise discard it.
1113                  */
1114                 if (kfifo_avail(&priv->pw_fifo) >= RIO_PW_MSG_SIZE) {
1115                         priv->port_write_msg.msg_count++;
1116                         kfifo_in(&priv->pw_fifo, priv->port_write_msg.virt,
1117                                  RIO_PW_MSG_SIZE);
1118                 } else {
1119                         priv->port_write_msg.discard_count++;
1120                         pr_debug("RIO: ISR Discarded Port-Write Msg(s) (%d)\n",
1121                                  priv->port_write_msg.discard_count);
1122                 }
1123                 /* Clear interrupt and issue Clear Queue command. This allows
1124                  * another port-write to be received.
1125                  */
1126                 out_be32(&priv->msg_regs->pwsr, RIO_IPWSR_QFI);
1127                 out_be32(&priv->msg_regs->pwmr, ipwmr | RIO_IPWMR_CQ);
1128
1129                 schedule_work(&priv->pw_work);
1130         }
1131
1132         if ((ipwmr & RIO_IPWMR_EIE) && (ipwsr & RIO_IPWSR_TE)) {
1133                 priv->port_write_msg.err_count++;
1134                 pr_debug("RIO: Port-Write Transaction Err (%d)\n",
1135                          priv->port_write_msg.err_count);
1136                 /* Clear Transaction Error: port-write controller should be
1137                  * disabled when clearing this error
1138                  */
1139                 out_be32(&priv->msg_regs->pwmr, ipwmr & ~RIO_IPWMR_PWE);
1140                 out_be32(&priv->msg_regs->pwsr, RIO_IPWSR_TE);
1141                 out_be32(&priv->msg_regs->pwmr, ipwmr);
1142         }
1143
1144         if (ipwsr & RIO_IPWSR_PWD) {
1145                 priv->port_write_msg.discard_count++;
1146                 pr_debug("RIO: Port Discarded Port-Write Msg(s) (%d)\n",
1147                          priv->port_write_msg.discard_count);
1148                 out_be32(&priv->msg_regs->pwsr, RIO_IPWSR_PWD);
1149         }
1150
1151 pw_done:
1152         if (epwisr & RIO_EPWISR_PINT) {
1153                 tmp = in_be32(priv->regs_win + RIO_LTLEDCSR);
1154                 pr_debug("RIO_LTLEDCSR = 0x%x\n", tmp);
1155                 out_be32(priv->regs_win + RIO_LTLEDCSR, 0);
1156         }
1157
1158         return IRQ_HANDLED;
1159 }
1160
1161 static void fsl_pw_dpc(struct work_struct *work)
1162 {
1163         struct rio_priv *priv = container_of(work, struct rio_priv, pw_work);
1164         unsigned long flags;
1165         u32 msg_buffer[RIO_PW_MSG_SIZE/sizeof(u32)];
1166
1167         /*
1168          * Process port-write messages
1169          */
1170         spin_lock_irqsave(&priv->pw_fifo_lock, flags);
1171         while (kfifo_out(&priv->pw_fifo, (unsigned char *)msg_buffer,
1172                          RIO_PW_MSG_SIZE)) {
1173                 /* Process one message */
1174                 spin_unlock_irqrestore(&priv->pw_fifo_lock, flags);
1175 #ifdef DEBUG_PW
1176                 {
1177                 u32 i;
1178                 pr_debug("%s : Port-Write Message:", __func__);
1179                 for (i = 0; i < RIO_PW_MSG_SIZE/sizeof(u32); i++) {
1180                         if ((i%4) == 0)
1181                                 pr_debug("\n0x%02x: 0x%08x", i*4,
1182                                          msg_buffer[i]);
1183                         else
1184                                 pr_debug(" 0x%08x", msg_buffer[i]);
1185                 }
1186                 pr_debug("\n");
1187                 }
1188 #endif
1189                 /* Pass the port-write message to RIO core for processing */
1190                 rio_inb_pwrite_handler((union rio_pw_msg *)msg_buffer);
1191                 spin_lock_irqsave(&priv->pw_fifo_lock, flags);
1192         }
1193         spin_unlock_irqrestore(&priv->pw_fifo_lock, flags);
1194 }
1195
1196 /**
1197  * fsl_rio_pw_enable - enable/disable port-write interface init
1198  * @mport: Master port implementing the port write unit
1199  * @enable:    1=enable; 0=disable port-write message handling
1200  */
1201 static int fsl_rio_pw_enable(struct rio_mport *mport, int enable)
1202 {
1203         struct rio_priv *priv = mport->priv;
1204         u32 rval;
1205
1206         rval = in_be32(&priv->msg_regs->pwmr);
1207
1208         if (enable)
1209                 rval |= RIO_IPWMR_PWE;
1210         else
1211                 rval &= ~RIO_IPWMR_PWE;
1212
1213         out_be32(&priv->msg_regs->pwmr, rval);
1214
1215         return 0;
1216 }
1217
1218 /**
1219  * fsl_rio_port_write_init - MPC85xx port write interface init
1220  * @mport: Master port implementing the port write unit
1221  *
1222  * Initializes port write unit hardware and DMA buffer
1223  * ring. Called from fsl_rio_setup(). Returns %0 on success
1224  * or %-ENOMEM on failure.
1225  */
1226 static int fsl_rio_port_write_init(struct rio_mport *mport)
1227 {
1228         struct rio_priv *priv = mport->priv;
1229         int rc = 0;
1230
1231         /* Following configurations require a disabled port write controller */
1232         out_be32(&priv->msg_regs->pwmr,
1233                  in_be32(&priv->msg_regs->pwmr) & ~RIO_IPWMR_PWE);
1234
1235         /* Initialize port write */
1236         priv->port_write_msg.virt = dma_alloc_coherent(priv->dev,
1237                                         RIO_PW_MSG_SIZE,
1238                                         &priv->port_write_msg.phys, GFP_KERNEL);
1239         if (!priv->port_write_msg.virt) {
1240                 pr_err("RIO: unable allocate port write queue\n");
1241                 return -ENOMEM;
1242         }
1243
1244         priv->port_write_msg.err_count = 0;
1245         priv->port_write_msg.discard_count = 0;
1246
1247         /* Point dequeue/enqueue pointers at first entry */
1248         out_be32(&priv->msg_regs->epwqbar, 0);
1249         out_be32(&priv->msg_regs->pwqbar, (u32) priv->port_write_msg.phys);
1250
1251         pr_debug("EIPWQBAR: 0x%08x IPWQBAR: 0x%08x\n",
1252                  in_be32(&priv->msg_regs->epwqbar),
1253                  in_be32(&priv->msg_regs->pwqbar));
1254
1255         /* Clear interrupt status IPWSR */
1256         out_be32(&priv->msg_regs->pwsr,
1257                  (RIO_IPWSR_TE | RIO_IPWSR_QFI | RIO_IPWSR_PWD));
1258
1259         /* Configure port write contoller for snooping enable all reporting,
1260            clear queue full */
1261         out_be32(&priv->msg_regs->pwmr,
1262                  RIO_IPWMR_SEN | RIO_IPWMR_QFIE | RIO_IPWMR_EIE | RIO_IPWMR_CQ);
1263
1264
1265         /* Hook up port-write handler */
1266         rc = request_irq(IRQ_RIO_PW(mport), fsl_rio_port_write_handler, 0,
1267                          "port-write", (void *)mport);
1268         if (rc < 0) {
1269                 pr_err("MPC85xx RIO: unable to request inbound doorbell irq");
1270                 goto err_out;
1271         }
1272
1273         INIT_WORK(&priv->pw_work, fsl_pw_dpc);
1274         spin_lock_init(&priv->pw_fifo_lock);
1275         if (kfifo_alloc(&priv->pw_fifo, RIO_PW_MSG_SIZE * 32, GFP_KERNEL)) {
1276                 pr_err("FIFO allocation failed\n");
1277                 rc = -ENOMEM;
1278                 goto err_out_irq;
1279         }
1280
1281         pr_debug("IPWMR: 0x%08x IPWSR: 0x%08x\n",
1282                  in_be32(&priv->msg_regs->pwmr),
1283                  in_be32(&priv->msg_regs->pwsr));
1284
1285         return rc;
1286
1287 err_out_irq:
1288         free_irq(IRQ_RIO_PW(mport), (void *)mport);
1289 err_out:
1290         dma_free_coherent(priv->dev, RIO_PW_MSG_SIZE,
1291                           priv->port_write_msg.virt,
1292                           priv->port_write_msg.phys);
1293         return rc;
1294 }
1295
1296 static char *cmdline = NULL;
1297
1298 static int fsl_rio_get_hdid(int index)
1299 {
1300         /* XXX Need to parse multiple entries in some format */
1301         if (!cmdline)
1302                 return -1;
1303
1304         return simple_strtol(cmdline, NULL, 0);
1305 }
1306
1307 static int fsl_rio_get_cmdline(char *s)
1308 {
1309         if (!s)
1310                 return 0;
1311
1312         cmdline = s;
1313         return 1;
1314 }
1315
1316 __setup("riohdid=", fsl_rio_get_cmdline);
1317
1318 static inline void fsl_rio_info(struct device *dev, u32 ccsr)
1319 {
1320         const char *str;
1321         if (ccsr & 1) {
1322                 /* Serial phy */
1323                 switch (ccsr >> 30) {
1324                 case 0:
1325                         str = "1";
1326                         break;
1327                 case 1:
1328                         str = "4";
1329                         break;
1330                 default:
1331                         str = "Unknown";
1332                         break;
1333                 }
1334                 dev_info(dev, "Hardware port width: %s\n", str);
1335
1336                 switch ((ccsr >> 27) & 7) {
1337                 case 0:
1338                         str = "Single-lane 0";
1339                         break;
1340                 case 1:
1341                         str = "Single-lane 2";
1342                         break;
1343                 case 2:
1344                         str = "Four-lane";
1345                         break;
1346                 default:
1347                         str = "Unknown";
1348                         break;
1349                 }
1350                 dev_info(dev, "Training connection status: %s\n", str);
1351         } else {
1352                 /* Parallel phy */
1353                 if (!(ccsr & 0x80000000))
1354                         dev_info(dev, "Output port operating in 8-bit mode\n");
1355                 if (!(ccsr & 0x08000000))
1356                         dev_info(dev, "Input port operating in 8-bit mode\n");
1357         }
1358 }
1359
1360 /**
1361  * fsl_rio_setup - Setup Freescale PowerPC RapidIO interface
1362  * @dev: platform_device pointer
1363  *
1364  * Initializes MPC85xx RapidIO hardware interface, configures
1365  * master port with system-specific info, and registers the
1366  * master port with the RapidIO subsystem.
1367  */
1368 int fsl_rio_setup(struct platform_device *dev)
1369 {
1370         struct rio_ops *ops;
1371         struct rio_mport *port;
1372         struct rio_priv *priv;
1373         int rc = 0;
1374         const u32 *dt_range, *cell;
1375         struct resource regs;
1376         int rlen;
1377         u32 ccsr;
1378         u64 law_start, law_size;
1379         int paw, aw, sw;
1380
1381         if (!dev->dev.of_node) {
1382                 dev_err(&dev->dev, "Device OF-Node is NULL");
1383                 return -EFAULT;
1384         }
1385
1386         rc = of_address_to_resource(dev->dev.of_node, 0, &regs);
1387         if (rc) {
1388                 dev_err(&dev->dev, "Can't get %s property 'reg'\n",
1389                                 dev->dev.of_node->full_name);
1390                 return -EFAULT;
1391         }
1392         dev_info(&dev->dev, "Of-device full name %s\n", dev->dev.of_node->full_name);
1393         dev_info(&dev->dev, "Regs: %pR\n", &regs);
1394
1395         dt_range = of_get_property(dev->dev.of_node, "ranges", &rlen);
1396         if (!dt_range) {
1397                 dev_err(&dev->dev, "Can't get %s property 'ranges'\n",
1398                                 dev->dev.of_node->full_name);
1399                 return -EFAULT;
1400         }
1401
1402         /* Get node address wide */
1403         cell = of_get_property(dev->dev.of_node, "#address-cells", NULL);
1404         if (cell)
1405                 aw = *cell;
1406         else
1407                 aw = of_n_addr_cells(dev->dev.of_node);
1408         /* Get node size wide */
1409         cell = of_get_property(dev->dev.of_node, "#size-cells", NULL);
1410         if (cell)
1411                 sw = *cell;
1412         else
1413                 sw = of_n_size_cells(dev->dev.of_node);
1414         /* Get parent address wide wide */
1415         paw = of_n_addr_cells(dev->dev.of_node);
1416
1417         law_start = of_read_number(dt_range + aw, paw);
1418         law_size = of_read_number(dt_range + aw + paw, sw);
1419
1420         dev_info(&dev->dev, "LAW start 0x%016llx, size 0x%016llx.\n",
1421                         law_start, law_size);
1422
1423         ops = kzalloc(sizeof(struct rio_ops), GFP_KERNEL);
1424         if (!ops) {
1425                 rc = -ENOMEM;
1426                 goto err_ops;
1427         }
1428         ops->lcread = fsl_local_config_read;
1429         ops->lcwrite = fsl_local_config_write;
1430         ops->cread = fsl_rio_config_read;
1431         ops->cwrite = fsl_rio_config_write;
1432         ops->dsend = fsl_rio_doorbell_send;
1433         ops->pwenable = fsl_rio_pw_enable;
1434
1435         port = kzalloc(sizeof(struct rio_mport), GFP_KERNEL);
1436         if (!port) {
1437                 rc = -ENOMEM;
1438                 goto err_port;
1439         }
1440         port->id = 0;
1441         port->index = 0;
1442
1443         priv = kzalloc(sizeof(struct rio_priv), GFP_KERNEL);
1444         if (!priv) {
1445                 printk(KERN_ERR "Can't alloc memory for 'priv'\n");
1446                 rc = -ENOMEM;
1447                 goto err_priv;
1448         }
1449
1450         INIT_LIST_HEAD(&port->dbells);
1451         port->iores.start = law_start;
1452         port->iores.end = law_start + law_size - 1;
1453         port->iores.flags = IORESOURCE_MEM;
1454         port->iores.name = "rio_io_win";
1455
1456         priv->pwirq   = irq_of_parse_and_map(dev->dev.of_node, 0);
1457         priv->bellirq = irq_of_parse_and_map(dev->dev.of_node, 2);
1458         priv->txirq = irq_of_parse_and_map(dev->dev.of_node, 3);
1459         priv->rxirq = irq_of_parse_and_map(dev->dev.of_node, 4);
1460         dev_info(&dev->dev, "pwirq: %d, bellirq: %d, txirq: %d, rxirq %d\n",
1461                  priv->pwirq, priv->bellirq, priv->txirq, priv->rxirq);
1462
1463         rio_init_dbell_res(&port->riores[RIO_DOORBELL_RESOURCE], 0, 0xffff);
1464         rio_init_mbox_res(&port->riores[RIO_INB_MBOX_RESOURCE], 0, 0);
1465         rio_init_mbox_res(&port->riores[RIO_OUTB_MBOX_RESOURCE], 0, 0);
1466         strcpy(port->name, "RIO0 mport");
1467
1468         priv->dev = &dev->dev;
1469
1470         port->ops = ops;
1471         port->host_deviceid = fsl_rio_get_hdid(port->id);
1472
1473         port->priv = priv;
1474         rio_register_mport(port);
1475
1476         priv->regs_win = ioremap(regs.start, regs.end - regs.start + 1);
1477         rio_regs_win = priv->regs_win;
1478
1479         /* Probe the master port phy type */
1480         ccsr = in_be32(priv->regs_win + RIO_CCSR);
1481         port->phy_type = (ccsr & 1) ? RIO_PHY_SERIAL : RIO_PHY_PARALLEL;
1482         dev_info(&dev->dev, "RapidIO PHY type: %s\n",
1483                         (port->phy_type == RIO_PHY_PARALLEL) ? "parallel" :
1484                         ((port->phy_type == RIO_PHY_SERIAL) ? "serial" :
1485                          "unknown"));
1486         /* Checking the port training status */
1487         if (in_be32((priv->regs_win + RIO_ESCSR)) & 1) {
1488                 dev_err(&dev->dev, "Port is not ready. "
1489                                    "Try to restart connection...\n");
1490                 switch (port->phy_type) {
1491                 case RIO_PHY_SERIAL:
1492                         /* Disable ports */
1493                         out_be32(priv->regs_win + RIO_CCSR, 0);
1494                         /* Set 1x lane */
1495                         setbits32(priv->regs_win + RIO_CCSR, 0x02000000);
1496                         /* Enable ports */
1497                         setbits32(priv->regs_win + RIO_CCSR, 0x00600000);
1498                         break;
1499                 case RIO_PHY_PARALLEL:
1500                         /* Disable ports */
1501                         out_be32(priv->regs_win + RIO_CCSR, 0x22000000);
1502                         /* Enable ports */
1503                         out_be32(priv->regs_win + RIO_CCSR, 0x44000000);
1504                         break;
1505                 }
1506                 msleep(100);
1507                 if (in_be32((priv->regs_win + RIO_ESCSR)) & 1) {
1508                         dev_err(&dev->dev, "Port restart failed.\n");
1509                         rc = -ENOLINK;
1510                         goto err;
1511                 }
1512                 dev_info(&dev->dev, "Port restart success!\n");
1513         }
1514         fsl_rio_info(&dev->dev, ccsr);
1515
1516         port->sys_size = (in_be32((priv->regs_win + RIO_PEF_CAR))
1517                                         & RIO_PEF_CTLS) >> 4;
1518         dev_info(&dev->dev, "RapidIO Common Transport System size: %d\n",
1519                         port->sys_size ? 65536 : 256);
1520
1521         priv->atmu_regs = (struct rio_atmu_regs *)(priv->regs_win
1522                                         + RIO_ATMU_REGS_OFFSET);
1523         priv->maint_atmu_regs = priv->atmu_regs + 1;
1524         priv->dbell_atmu_regs = priv->atmu_regs + 2;
1525         priv->msg_regs = (struct rio_msg_regs *)(priv->regs_win +
1526                                 ((port->phy_type == RIO_PHY_SERIAL) ?
1527                                 RIO_S_MSG_REGS_OFFSET : RIO_P_MSG_REGS_OFFSET));
1528
1529         /* Set to receive any dist ID for serial RapidIO controller. */
1530         if (port->phy_type == RIO_PHY_SERIAL)
1531                 out_be32((priv->regs_win + RIO_ISR_AACR), RIO_ISR_AACR_AA);
1532
1533         /* Configure maintenance transaction window */
1534         out_be32(&priv->maint_atmu_regs->rowbar, law_start >> 12);
1535         out_be32(&priv->maint_atmu_regs->rowar,
1536                  0x80077000 | (ilog2(RIO_MAINT_WIN_SIZE) - 1));
1537
1538         priv->maint_win = ioremap(law_start, RIO_MAINT_WIN_SIZE);
1539
1540         /* Configure outbound doorbell window */
1541         out_be32(&priv->dbell_atmu_regs->rowbar,
1542                         (law_start + RIO_MAINT_WIN_SIZE) >> 12);
1543         out_be32(&priv->dbell_atmu_regs->rowar, 0x8004200b);    /* 4k */
1544         fsl_rio_doorbell_init(port);
1545         fsl_rio_port_write_init(port);
1546
1547 #ifdef CONFIG_E500
1548         saved_mcheck_exception = ppc_md.machine_check_exception;
1549         ppc_md.machine_check_exception = fsl_rio_mcheck_exception;
1550 #endif
1551         /* Ensure that RFXE is set */
1552         mtspr(SPRN_HID1, (mfspr(SPRN_HID1) | 0x20000));
1553
1554         return 0;
1555 err:
1556         iounmap(priv->regs_win);
1557         kfree(priv);
1558 err_priv:
1559         kfree(port);
1560 err_port:
1561         kfree(ops);
1562 err_ops:
1563         return rc;
1564 }
1565
1566 /* The probe function for RapidIO peer-to-peer network.
1567  */
1568 static int __devinit fsl_of_rio_rpn_probe(struct platform_device *dev,
1569                                      const struct of_device_id *match)
1570 {
1571         int rc;
1572         printk(KERN_INFO "Setting up RapidIO peer-to-peer network %s\n",
1573                         dev->dev.of_node->full_name);
1574
1575         rc = fsl_rio_setup(dev);
1576         if (rc)
1577                 goto out;
1578
1579         /* Enumerate all registered ports */
1580         rc = rio_init_mports();
1581 out:
1582         return rc;
1583 };
1584
1585 static const struct of_device_id fsl_of_rio_rpn_ids[] = {
1586         {
1587                 .compatible = "fsl,rapidio-delta",
1588         },
1589         {},
1590 };
1591
1592 static struct of_platform_driver fsl_of_rio_rpn_driver = {
1593         .driver = {
1594                 .name = "fsl-of-rio",
1595                 .owner = THIS_MODULE,
1596                 .of_match_table = fsl_of_rio_rpn_ids,
1597         },
1598         .probe = fsl_of_rio_rpn_probe,
1599 };
1600
1601 static __init int fsl_of_rio_rpn_init(void)
1602 {
1603         return of_register_platform_driver(&fsl_of_rio_rpn_driver);
1604 }
1605
1606 subsys_initcall(fsl_of_rio_rpn_init);