include/asm-powerpc/system.h

   1 /*
   2  * Copyright (C) 1999 Cort Dougan <cort@cs.nmt.edu>
   3  */
   4 #ifndef _ASM_POWERPC_SYSTEM_H
   5 #define _ASM_POWERPC_SYSTEM_H
   6
   7 #include <linux/kernel.h>
   8
   9 #include <asm/hw_irq.h>
  10 #include <asm/atomic.h>
  11
  12 /*
  13  * Memory barrier.
  14  * The sync instruction guarantees that all memory accesses initiated
  15  * by this processor have been performed (with respect to all other
  16  * mechanisms that access memory).  The eieio instruction is a barrier
  17  * providing an ordering (separately) for (a) cacheable stores and (b)
  18  * loads and stores to non-cacheable memory (e.g. I/O devices).
  19  *
  20  * mb() prevents loads and stores being reordered across this point.
  21  * rmb() prevents loads being reordered across this point.
  22  * wmb() prevents stores being reordered across this point.
  23  * read_barrier_depends() prevents data-dependent loads being reordered
  24  *      across this point (nop on PPC).
  25  *
  26  * We have to use the sync instructions for mb(), since lwsync doesn't
  27  * order loads with respect to previous stores.  Lwsync is fine for
  28  * rmb(), though.  Note that lwsync is interpreted as sync by
  29  * 32-bit and older 64-bit CPUs.
  30  *
  31  * For wmb(), we use sync since wmb is used in drivers to order
  32  * stores to system memory with respect to writes to the device.
  33  * However, smp_wmb() can be a lighter-weight eieio barrier on
  34  * SMP since it is only used to order updates to system memory.
  35  */
  36 #define mb()   __asm__ __volatile__ ("sync" : : : "memory")
  37 #define rmb()  __asm__ __volatile__ ("lwsync" : : : "memory")
  38 #define wmb()  __asm__ __volatile__ ("sync" : : : "memory")
  39 #define read_barrier_depends()  do { } while(0)
  40
  41 #define set_mb(var, value)      do { var = value; mb(); } while (0)
  42
  43 #ifdef __KERNEL__
  44 #ifdef CONFIG_SMP
  45 #define smp_mb()        mb()
  46 #define smp_rmb()       rmb()
  47 #define smp_wmb()       __asm__ __volatile__ ("eieio" : : : "memory")
  48 #define smp_read_barrier_depends()      read_barrier_depends()
  49 #else
  50 #define smp_mb()        barrier()
  51 #define smp_rmb()       barrier()
  52 #define smp_wmb()       barrier()
  53 #define smp_read_barrier_depends()      do { } while(0)
  54 #endif /* CONFIG_SMP */
  55
  56 struct task_struct;
  57 struct pt_regs;
  58
  59 #ifdef CONFIG_DEBUGGER
  60
  61 extern int (*__debugger)(struct pt_regs *regs);
  62 extern int (*__debugger_ipi)(struct pt_regs *regs);
  63 extern int (*__debugger_bpt)(struct pt_regs *regs);
  64 extern int (*__debugger_sstep)(struct pt_regs *regs);
  65 extern int (*__debugger_iabr_match)(struct pt_regs *regs);
  66 extern int (*__debugger_dabr_match)(struct pt_regs *regs);
  67 extern int (*__debugger_fault_handler)(struct pt_regs *regs);
  68
  69 #define DEBUGGER_BOILERPLATE(__NAME) \
  70 static inline int __NAME(struct pt_regs *regs) \
  71 { \
  72         if (unlikely(__ ## __NAME)) \
  73                 return __ ## __NAME(regs); \
  74         return 0; \
  75 }
  76
  77 DEBUGGER_BOILERPLATE(debugger)
  78 DEBUGGER_BOILERPLATE(debugger_ipi)
  79 DEBUGGER_BOILERPLATE(debugger_bpt)
  80 DEBUGGER_BOILERPLATE(debugger_sstep)
  81 DEBUGGER_BOILERPLATE(debugger_iabr_match)
  82 DEBUGGER_BOILERPLATE(debugger_dabr_match)
  83 DEBUGGER_BOILERPLATE(debugger_fault_handler)
  84
  85 #ifdef CONFIG_XMON
  86 extern void xmon_init(int enable);
  87 #endif
  88
  89 #else
  90 static inline int debugger(struct pt_regs *regs) { return 0; }
  91 static inline int debugger_ipi(struct pt_regs *regs) { return 0; }
  92 static inline int debugger_bpt(struct pt_regs *regs) { return 0; }
  93 static inline int debugger_sstep(struct pt_regs *regs) { return 0; }
  94 static inline int debugger_iabr_match(struct pt_regs *regs) { return 0; }
  95 static inline int debugger_dabr_match(struct pt_regs *regs) { return 0; }
  96 static inline int debugger_fault_handler(struct pt_regs *regs) { return 0; }
  97 #endif
  98
  99 extern int set_dabr(unsigned long dabr);
 100 extern void print_backtrace(unsigned long *);
 101 extern void show_regs(struct pt_regs * regs);
 102 extern void flush_instruction_cache(void);
 103 extern void hard_reset_now(void);
 104 extern void poweroff_now(void);
 105
 106 #ifdef CONFIG_6xx
 107 extern long _get_L2CR(void);
 108 extern long _get_L3CR(void);
 109 extern void _set_L2CR(unsigned long);
 110 extern void _set_L3CR(unsigned long);
 111 #else
 112 #define _get_L2CR()     0L
 113 #define _get_L3CR()     0L
 114 #define _set_L2CR(val)  do { } while(0)
 115 #define _set_L3CR(val)  do { } while(0)
 116 #endif
 117
 118 extern void via_cuda_init(void);
 119 extern void read_rtc_time(void);
 120 extern void pmac_find_display(void);
 121 extern void giveup_fpu(struct task_struct *);
 122 extern void disable_kernel_fp(void);
 123 extern void enable_kernel_fp(void);
 124 extern void flush_fp_to_thread(struct task_struct *);
 125 extern void enable_kernel_altivec(void);
 126 extern void giveup_altivec(struct task_struct *);
 127 extern void load_up_altivec(struct task_struct *);
 128 extern int emulate_altivec(struct pt_regs *);
 129 extern void giveup_spe(struct task_struct *);
 130 extern void load_up_spe(struct task_struct *);
 131 extern int fix_alignment(struct pt_regs *);
 132 extern void cvt_fd(float *from, double *to, struct thread_struct *thread);
 133 extern void cvt_df(double *from, float *to, struct thread_struct *thread);
 134
 135 #ifndef CONFIG_SMP
 136 extern void discard_lazy_cpu_state(void);
 137 #else
 138 static inline void discard_lazy_cpu_state(void)
 139 {
 140 }
 141 #endif
 142
 143 #ifdef CONFIG_ALTIVEC
 144 extern void flush_altivec_to_thread(struct task_struct *);
 145 #else
 146 static inline void flush_altivec_to_thread(struct task_struct *t)
 147 {
 148 }
 149 #endif
 150
 151 #ifdef CONFIG_SPE
 152 extern void flush_spe_to_thread(struct task_struct *);
 153 #else
 154 static inline void flush_spe_to_thread(struct task_struct *t)
 155 {
 156 }
 157 #endif
 158
 159 extern int call_rtas(const char *, int, int, unsigned long *, ...);
 160 extern void cacheable_memzero(void *p, unsigned int nb);
 161 extern void *cacheable_memcpy(void *, const void *, unsigned int);
 162 extern int do_page_fault(struct pt_regs *, unsigned long, unsigned long);
 163 extern void bad_page_fault(struct pt_regs *, unsigned long, int);
 164 extern int die(const char *, struct pt_regs *, long);
 165 extern void _exception(int, struct pt_regs *, int, unsigned long);
 166 #ifdef CONFIG_BOOKE_WDT
 167 extern u32 booke_wdt_enabled;
 168 extern u32 booke_wdt_period;
 169 #endif /* CONFIG_BOOKE_WDT */
 170
 171 struct device_node;
 172 extern void note_scsi_host(struct device_node *, void *);
 173
 174 extern struct task_struct *__switch_to(struct task_struct *,
 175         struct task_struct *);
 176 #define switch_to(prev, next, last)     ((last) = __switch_to((prev), (next)))
 177
 178 struct thread_struct;
 179 extern struct task_struct *_switch(struct thread_struct *prev,
 180                                    struct thread_struct *next);
 181
 182 /*
 183  * On SMP systems, when the scheduler does migration-cost autodetection,
 184  * it needs a way to flush as much of the CPU's caches as possible.
 185  *
 186  * TODO: fill this in!
 187  */
 188 static inline void sched_cacheflush(void)
 189 {
 190 }
 191
 192 extern unsigned int rtas_data;
 193 extern int mem_init_done;       /* set on boot once kmalloc can be called */
 194 extern unsigned long memory_limit;
 195 extern unsigned long klimit;
 196
 197 extern int powersave_nap;       /* set if nap mode can be used in idle loop */
 198
 199 /*
 200  * Atomic exchange
 201  *
 202  * Changes the memory location '*ptr' to be val and returns
 203  * the previous value stored there.
 204  */
 205 static __inline__ unsigned long
 206 __xchg_u32(volatile void *p, unsigned long val)
 207 {
 208         unsigned long prev;
 209
 210         __asm__ __volatile__(
 211         LWSYNC_ON_SMP
 212 "1:     lwarx   %0,0,%2 \n"
 213         PPC405_ERR77(0,%2)
 214 "       stwcx.  %3,0,%2 \n\
 215         bne-    1b"
 216         ISYNC_ON_SMP
 217         : "=&r" (prev), "+m" (*(volatile unsigned int *)p)
 218         : "r" (p), "r" (val)
 219         : "cc", "memory");
 220
 221         return prev;
 222 }
 223
 224 #ifdef CONFIG_PPC64
 225 static __inline__ unsigned long
 226 __xchg_u64(volatile void *p, unsigned long val)
 227 {
 228         unsigned long prev;
 229
 230         __asm__ __volatile__(
 231         LWSYNC_ON_SMP
 232 "1:     ldarx   %0,0,%2 \n"
 233         PPC405_ERR77(0,%2)
 234 "       stdcx.  %3,0,%2 \n\
 235         bne-    1b"
 236         ISYNC_ON_SMP
 237         : "=&r" (prev), "+m" (*(volatile unsigned long *)p)
 238         : "r" (p), "r" (val)
 239         : "cc", "memory");
 240
 241         return prev;
 242 }
 243 #endif
 244
 245 /*
 246  * This function doesn't exist, so you'll get a linker error
 247  * if something tries to do an invalid xchg().
 248  */
 249 extern void __xchg_called_with_bad_pointer(void);
 250
 251 static __inline__ unsigned long
 252 __xchg(volatile void *ptr, unsigned long x, unsigned int size)
 253 {
 254         switch (size) {
 255         case 4:
 256                 return __xchg_u32(ptr, x);
 257 #ifdef CONFIG_PPC64
 258         case 8:
 259                 return __xchg_u64(ptr, x);
 260 #endif
 261         }
 262         __xchg_called_with_bad_pointer();
 263         return x;
 264 }
 265
 266 #define xchg(ptr,x)                                                          \
 267   ({                                                                         \
 268      __typeof__(*(ptr)) _x_ = (x);                                           \
 269      (__typeof__(*(ptr))) __xchg((ptr), (unsigned long)_x_, sizeof(*(ptr))); \
 270   })
 271
 272 #define tas(ptr) (xchg((ptr),1))
 273
 274 /*
 275  * Compare and exchange - if *p == old, set it to new,
 276  * and return the old value of *p.
 277  */
 278 #define __HAVE_ARCH_CMPXCHG     1
 279
 280 static __inline__ unsigned long
 281 __cmpxchg_u32(volatile unsigned int *p, unsigned long old, unsigned long new)
 282 {
 283         unsigned int prev;
 284
 285         __asm__ __volatile__ (
 286         LWSYNC_ON_SMP
 287 "1:     lwarx   %0,0,%2         # __cmpxchg_u32\n\
 288         cmpw    0,%0,%3\n\
 289         bne-    2f\n"
 290         PPC405_ERR77(0,%2)
 291 "       stwcx.  %4,0,%2\n\
 292         bne-    1b"
 293         ISYNC_ON_SMP
 294         "\n\
 295 2:"
 296         : "=&r" (prev), "+m" (*p)
 297         : "r" (p), "r" (old), "r" (new)
 298         : "cc", "memory");
 299
 300         return prev;
 301 }
 302
 303 #ifdef CONFIG_PPC64
 304 static __inline__ unsigned long
 305 __cmpxchg_u64(volatile unsigned long *p, unsigned long old, unsigned long new)
 306 {
 307         unsigned long prev;
 308
 309         __asm__ __volatile__ (
 310         LWSYNC_ON_SMP
 311 "1:     ldarx   %0,0,%2         # __cmpxchg_u64\n\
 312         cmpd    0,%0,%3\n\
 313         bne-    2f\n\
 314         stdcx.  %4,0,%2\n\
 315         bne-    1b"
 316         ISYNC_ON_SMP
 317         "\n\
 318 2:"
 319         : "=&r" (prev), "+m" (*p)
 320         : "r" (p), "r" (old), "r" (new)
 321         : "cc", "memory");
 322
 323         return prev;
 324 }
 325 #endif
 326
 327 /* This function doesn't exist, so you'll get a linker error
 328    if something tries to do an invalid cmpxchg().  */
 329 extern void __cmpxchg_called_with_bad_pointer(void);
 330
 331 static __inline__ unsigned long
 332 __cmpxchg(volatile void *ptr, unsigned long old, unsigned long new,
 333           unsigned int size)
 334 {
 335         switch (size) {
 336         case 4:
 337                 return __cmpxchg_u32(ptr, old, new);
 338 #ifdef CONFIG_PPC64
 339         case 8:
 340                 return __cmpxchg_u64(ptr, old, new);
 341 #endif
 342         }
 343         __cmpxchg_called_with_bad_pointer();
 344         return old;
 345 }
 346
 347 #define cmpxchg(ptr,o,n)                                                 \
 348   ({                                                                     \
 349      __typeof__(*(ptr)) _o_ = (o);                                       \
 350      __typeof__(*(ptr)) _n_ = (n);                                       \
 351      (__typeof__(*(ptr))) __cmpxchg((ptr), (unsigned long)_o_,           \
 352                                     (unsigned long)_n_, sizeof(*(ptr))); \
 353   })
 354
 355 #ifdef CONFIG_PPC64
 356 /*
 357  * We handle most unaligned accesses in hardware. On the other hand
 358  * unaligned DMA can be very expensive on some ppc64 IO chips (it does
 359  * powers of 2 writes until it reaches sufficient alignment).
 360  *
 361  * Based on this we disable the IP header alignment in network drivers.
 362  * We also modify NET_SKB_PAD to be a cacheline in size, thus maintaining
 363  * cacheline alignment of buffers.
 364  */
 365 #define NET_IP_ALIGN    0
 366 #define NET_SKB_PAD     L1_CACHE_BYTES
 367 #endif
 368
 369 #define arch_align_stack(x) (x)
 370
 371 /* Used in very early kernel initialization. */
 372 extern unsigned long reloc_offset(void);
 373 extern unsigned long add_reloc_offset(unsigned long);
 374 extern void reloc_got2(unsigned long);
 375
 376 #define PTRRELOC(x)     ((typeof(x)) add_reloc_offset((unsigned long)(x)))
 377
 378 static inline void create_instruction(unsigned long addr, unsigned int instr)
 379 {
 380         unsigned int *p;
 381         p  = (unsigned int *)addr;
 382         *p = instr;
 383         asm ("dcbst 0, %0; sync; icbi 0,%0; sync; isync" : : "r" (p));
 384 }
 385
 386 /* Flags for create_branch:
 387  * "b"   == create_branch(addr, target, 0);
 388  * "ba"  == create_branch(addr, target, BRANCH_ABSOLUTE);
 389  * "bl"  == create_branch(addr, target, BRANCH_SET_LINK);
 390  * "bla" == create_branch(addr, target, BRANCH_ABSOLUTE | BRANCH_SET_LINK);
 391  */
 392 #define BRANCH_SET_LINK 0x1
 393 #define BRANCH_ABSOLUTE 0x2
 394
 395 static inline void create_branch(unsigned long addr,
 396                 unsigned long target, int flags)
 397 {
 398         unsigned int instruction;
 399
 400         if (! (flags & BRANCH_ABSOLUTE))
 401                 target = target - addr;
 402
 403         /* Mask out the flags and target, so they don't step on each other. */
 404         instruction = 0x48000000 | (flags & 0x3) | (target & 0x03FFFFFC);
 405
 406         create_instruction(addr, instruction);
 407 }
 408
 409 static inline void create_function_call(unsigned long addr, void * func)
 410 {
 411         unsigned long func_addr;
 412
 413 #ifdef CONFIG_PPC64
 414         /*
 415          * On PPC64 the function pointer actually points to the function's
 416          * descriptor. The first entry in the descriptor is the address
 417          * of the function text.
 418          */
 419         func_addr = *(unsigned long *)func;
 420 #else
 421         func_addr = (unsigned long)func;
 422 #endif
 423         create_branch(addr, func_addr, BRANCH_SET_LINK);
 424 }
 425
 426 #ifdef CONFIG_VIRT_CPU_ACCOUNTING
 427 extern void account_system_vtime(struct task_struct *);
 428 #endif
 429
 430 #endif /* __KERNEL__ */
 431 #endif /* _ASM_POWERPC_SYSTEM_H */