include/asm-powerpc/pci-bridge.h

   1 #ifndef _ASM_POWERPC_PCI_BRIDGE_H
   2 #define _ASM_POWERPC_PCI_BRIDGE_H
   3 #ifdef __KERNEL__
   4 /*
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version
   8  * 2 of the License, or (at your option) any later version.
   9  */
  10 #include <linux/pci.h>
  11 #include <linux/list.h>
  12 #include <linux/ioport.h>
  13
  14 /*
  15  * Structure of a PCI controller (host bridge)
  16  */
  17 struct pci_controller {
  18         struct pci_bus *bus;
  19         char is_dynamic;
  20 #ifdef CONFIG_PPC64
  21         int node;
  22 #endif
  23         void *arch_data;
  24         struct list_head list_node;
  25         struct device *parent;
  26
  27         int first_busno;
  28         int last_busno;
  29 #ifndef CONFIG_PPC64
  30         int self_busno;
  31 #endif
  32
  33         void __iomem *io_base_virt;
  34 #ifdef CONFIG_PPC64
  35         void *io_base_alloc;
  36 #endif
  37         resource_size_t io_base_phys;
  38
  39         /* Some machines (PReP) have a non 1:1 mapping of
  40          * the PCI memory space in the CPU bus space
  41          */
  42         resource_size_t pci_mem_offset;
  43 #ifdef CONFIG_PPC64
  44         unsigned long pci_io_size;
  45 #endif
  46
  47         struct pci_ops *ops;
  48         volatile unsigned int __iomem *cfg_addr;
  49         volatile void __iomem *cfg_data;
  50
  51 #ifndef CONFIG_PPC64
  52         /*
  53          * Used for variants of PCI indirect handling and possible quirks:
  54          *  SET_CFG_TYPE - used on 4xx or any PHB that does explicit type0/1
  55          *  EXT_REG - provides access to PCI-e extended registers
  56          *  SURPRESS_PRIMARY_BUS - we surpress the setting of PCI_PRIMARY_BUS
  57          *   on Freescale PCI-e controllers since they used the PCI_PRIMARY_BUS
  58          *   to determine which bus number to match on when generating type0
  59          *   config cycles
  60          *  NO_PCIE_LINK - the Freescale PCI-e controllers have issues with
  61          *   hanging if we don't have link and try to do config cycles to
  62          *   anything but the PHB.  Only allow talking to the PHB if this is
  63          *   set.
  64          *  BIG_ENDIAN - cfg_addr is a big endian register
  65          */
  66 #define PPC_INDIRECT_TYPE_SET_CFG_TYPE          0x00000001
  67 #define PPC_INDIRECT_TYPE_EXT_REG               0x00000002
  68 #define PPC_INDIRECT_TYPE_SURPRESS_PRIMARY_BUS  0x00000004
  69 #define PPC_INDIRECT_TYPE_NO_PCIE_LINK          0x00000008
  70 #define PPC_INDIRECT_TYPE_BIG_ENDIAN            0x00000010
  71         u32 indirect_type;
  72 #endif  /* !CONFIG_PPC64 */
  73         /* Currently, we limit ourselves to 1 IO range and 3 mem
  74          * ranges since the common pci_bus structure can't handle more
  75          */
  76         struct resource io_resource;
  77         struct resource mem_resources[3];
  78         int global_number;              /* PCI domain number */
  79 #ifdef CONFIG_PPC64
  80         unsigned long buid;
  81         unsigned long dma_window_base_cur;
  82         unsigned long dma_window_size;
  83
  84         void *private_data;
  85 #endif  /* CONFIG_PPC64 */
  86 };
  87
  88 #ifndef CONFIG_PPC64
  89
  90 static inline struct pci_controller *pci_bus_to_host(struct pci_bus *bus)
  91 {
  92         return bus->sysdata;
  93 }
  94
  95 static inline int isa_vaddr_is_ioport(void __iomem *address)
  96 {
  97         /* No specific ISA handling on ppc32 at this stage, it
  98          * all goes through PCI
  99          */
 100         return 0;
 101 }
 102
 103 /* These are used for config access before all the PCI probing
 104    has been done. */
 105 extern int early_read_config_byte(struct pci_controller *hose, int bus,
 106                         int dev_fn, int where, u8 *val);
 107 extern int early_read_config_word(struct pci_controller *hose, int bus,
 108                         int dev_fn, int where, u16 *val);
 109 extern int early_read_config_dword(struct pci_controller *hose, int bus,
 110                         int dev_fn, int where, u32 *val);
 111 extern int early_write_config_byte(struct pci_controller *hose, int bus,
 112                         int dev_fn, int where, u8 val);
 113 extern int early_write_config_word(struct pci_controller *hose, int bus,
 114                         int dev_fn, int where, u16 val);
 115 extern int early_write_config_dword(struct pci_controller *hose, int bus,
 116                         int dev_fn, int where, u32 val);
 117
 118 extern int early_find_capability(struct pci_controller *hose, int bus,
 119                                  int dev_fn, int cap);
 120
 121 extern void setup_indirect_pci(struct pci_controller* hose,
 122                                resource_size_t cfg_addr,
 123                                resource_size_t cfg_data, u32 flags);
 124 extern void setup_grackle(struct pci_controller *hose);
 125 extern void __init update_bridge_resource(struct pci_dev *dev,
 126                                           struct resource *res);
 127
 128 #else   /* CONFIG_PPC64 */
 129
 130 /*
 131  * PCI stuff, for nodes representing PCI devices, pointed to
 132  * by device_node->data.
 133  */
 134 struct iommu_table;
 135 struct device_node;
 136
 137 struct pci_dn {
 138         int     busno;                  /* pci bus number */
 139         int     bussubno;               /* pci subordinate bus number */
 140         int     devfn;                  /* pci device and function number */
 141         int     class_code;             /* pci device class */
 142
 143         struct  pci_controller *phb;    /* for pci devices */
 144         struct  iommu_table *iommu_table;       /* for phb's or bridges */
 145         struct  pci_dev *pcidev;        /* back-pointer to the pci device */
 146         struct  device_node *node;      /* back-pointer to the device_node */
 147
 148         int     pci_ext_config_space;   /* for pci devices */
 149
 150 #ifdef CONFIG_EEH
 151         int     eeh_mode;               /* See eeh.h for possible EEH_MODEs */
 152         int     eeh_config_addr;
 153         int     eeh_pe_config_addr; /* new-style partition endpoint address */
 154         int     eeh_check_count;        /* # times driver ignored error */
 155         int     eeh_freeze_count;       /* # times this device froze up. */
 156         int     eeh_false_positives;    /* # times this device reported #ff's */
 157         u32     config_space[16];       /* saved PCI config space */
 158 #endif
 159 };
 160
 161 /* Get the pointer to a device_node's pci_dn */
 162 #define PCI_DN(dn)      ((struct pci_dn *) (dn)->data)
 163
 164 extern struct device_node *fetch_dev_dn(struct pci_dev *dev);
 165
 166 /* Get a device_node from a pci_dev.  This code must be fast except
 167  * in the case where the sysdata is incorrect and needs to be fixed
 168  * up (this will only happen once).
 169  * In this case the sysdata will have been inherited from a PCI host
 170  * bridge or a PCI-PCI bridge further up the tree, so it will point
 171  * to a valid struct pci_dn, just not the one we want.
 172  */
 173 static inline struct device_node *pci_device_to_OF_node(struct pci_dev *dev)
 174 {
 175         struct device_node *dn = dev->sysdata;
 176         struct pci_dn *pdn = dn->data;
 177
 178         if (pdn && pdn->devfn == dev->devfn && pdn->busno == dev->bus->number)
 179                 return dn;      /* fast path.  sysdata is good */
 180         return fetch_dev_dn(dev);
 181 }
 182
 183 static inline int pci_device_from_OF_node(struct device_node *np,
 184                                           u8 *bus, u8 *devfn)
 185 {
 186         if (!PCI_DN(np))
 187                 return -ENODEV;
 188         *bus = PCI_DN(np)->busno;
 189         *devfn = PCI_DN(np)->devfn;
 190         return 0;
 191 }
 192
 193 static inline struct device_node *pci_bus_to_OF_node(struct pci_bus *bus)
 194 {
 195         if (bus->self)
 196                 return pci_device_to_OF_node(bus->self);
 197         else
 198                 return bus->sysdata; /* Must be root bus (PHB) */
 199 }
 200
 201 /** Find the bus corresponding to the indicated device node */
 202 extern struct pci_bus *pcibios_find_pci_bus(struct device_node *dn);
 203
 204 /** Remove all of the PCI devices under this bus */
 205 extern void pcibios_remove_pci_devices(struct pci_bus *bus);
 206
 207 /** Discover new pci devices under this bus, and add them */
 208 extern void pcibios_add_pci_devices(struct pci_bus *bus);
 209 extern void pcibios_fixup_new_pci_devices(struct pci_bus *bus, int fix_bus);
 210
 211 extern int pcibios_remove_root_bus(struct pci_controller *phb);
 212
 213 static inline struct pci_controller *pci_bus_to_host(struct pci_bus *bus)
 214 {
 215         struct device_node *busdn = bus->sysdata;
 216
 217         BUG_ON(busdn == NULL);
 218         return PCI_DN(busdn)->phb;
 219 }
 220
 221
 222 extern void isa_bridge_find_early(struct pci_controller *hose);
 223
 224 static inline int isa_vaddr_is_ioport(void __iomem *address)
 225 {
 226         /* Check if address hits the reserved legacy IO range */
 227         unsigned long ea = (unsigned long)address;
 228         return ea >= ISA_IO_BASE && ea < ISA_IO_END;
 229 }
 230
 231 extern int pcibios_unmap_io_space(struct pci_bus *bus);
 232 extern int pcibios_map_io_space(struct pci_bus *bus);
 233
 234 /* Return values for ppc_md.pci_probe_mode function */
 235 #define PCI_PROBE_NONE          -1      /* Don't look at this bus at all */
 236 #define PCI_PROBE_NORMAL        0       /* Do normal PCI probing */
 237 #define PCI_PROBE_DEVTREE       1       /* Instantiate from device tree */
 238
 239 #ifdef CONFIG_NUMA
 240 #define PHB_SET_NODE(PHB, NODE)         ((PHB)->node = (NODE))
 241 #else
 242 #define PHB_SET_NODE(PHB, NODE)         ((PHB)->node = -1)
 243 #endif
 244
 245 #endif  /* CONFIG_PPC64 */
 246
 247 /* Get the PCI host controller for an OF device */
 248 extern struct pci_controller *pci_find_hose_for_OF_device(
 249                         struct device_node* node);
 250
 251 /* Fill up host controller resources from the OF node */
 252 extern void pci_process_bridge_OF_ranges(struct pci_controller *hose,
 253                         struct device_node *dev, int primary);
 254
 255 /* Allocate & free a PCI host bridge structure */
 256 extern struct pci_controller *pcibios_alloc_controller(struct device_node *dev);
 257 extern void pcibios_free_controller(struct pci_controller *phb);
 258
 259 #ifdef CONFIG_PCI
 260 extern unsigned long pci_address_to_pio(phys_addr_t address);
 261 extern int pcibios_vaddr_is_ioport(void __iomem *address);
 262 #else
 263 static inline unsigned long pci_address_to_pio(phys_addr_t address)
 264 {
 265         return (unsigned long)-1;
 266 }
 267 static inline int pcibios_vaddr_is_ioport(void __iomem *address)
 268 {
 269         return 0;
 270 }
 271 #endif  /* CONFIG_PCI */
 272
 273 #endif  /* __KERNEL__ */
 274 #endif  /* _ASM_POWERPC_PCI_BRIDGE_H */