drivers/spi/spi-img-spfi.c

   1 /*
   2  * IMG SPFI controller driver
   3  *
   4  * Copyright (C) 2007,2008,2013 Imagination Technologies Ltd.
   5  * Copyright (C) 2014 Google, Inc.
   6  *
   7  * This program is free software; you can redistribute it and/or modify it
   8  * under the terms and conditions of the GNU General Public License,
   9  * version 2, as published by the Free Software Foundation.
  10  */
  11
  12 #include <linux/clk.h>
  13 #include <linux/delay.h>
  14 #include <linux/dmaengine.h>
  15 #include <linux/interrupt.h>
  16 #include <linux/io.h>
  17 #include <linux/irq.h>
  18 #include <linux/module.h>
  19 #include <linux/of.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/pm_runtime.h>
  22 #include <linux/scatterlist.h>
  23 #include <linux/slab.h>
  24 #include <linux/spi/spi.h>
  25 #include <linux/spinlock.h>
  26
  27 #define SPFI_DEVICE_PARAMETER(x)                (0x00 + 0x4 * (x))
  28 #define SPFI_DEVICE_PARAMETER_BITCLK_SHIFT      24
  29 #define SPFI_DEVICE_PARAMETER_BITCLK_MASK       0xff
  30 #define SPFI_DEVICE_PARAMETER_CSSETUP_SHIFT     16
  31 #define SPFI_DEVICE_PARAMETER_CSSETUP_MASK      0xff
  32 #define SPFI_DEVICE_PARAMETER_CSHOLD_SHIFT      8
  33 #define SPFI_DEVICE_PARAMETER_CSHOLD_MASK       0xff
  34 #define SPFI_DEVICE_PARAMETER_CSDELAY_SHIFT     0
  35 #define SPFI_DEVICE_PARAMETER_CSDELAY_MASK      0xff
  36
  37 #define SPFI_CONTROL                            0x14
  38 #define SPFI_CONTROL_CONTINUE                   BIT(12)
  39 #define SPFI_CONTROL_SOFT_RESET                 BIT(11)
  40 #define SPFI_CONTROL_SEND_DMA                   BIT(10)
  41 #define SPFI_CONTROL_GET_DMA                    BIT(9)
  42 #define SPFI_CONTROL_TMODE_SHIFT                5
  43 #define SPFI_CONTROL_TMODE_MASK                 0x7
  44 #define SPFI_CONTROL_TMODE_SINGLE               0
  45 #define SPFI_CONTROL_TMODE_DUAL                 1
  46 #define SPFI_CONTROL_TMODE_QUAD                 2
  47 #define SPFI_CONTROL_SPFI_EN                    BIT(0)
  48
  49 #define SPFI_TRANSACTION                        0x18
  50 #define SPFI_TRANSACTION_TSIZE_SHIFT            16
  51 #define SPFI_TRANSACTION_TSIZE_MASK             0xffff
  52
  53 #define SPFI_PORT_STATE                         0x1c
  54 #define SPFI_PORT_STATE_DEV_SEL_SHIFT           20
  55 #define SPFI_PORT_STATE_DEV_SEL_MASK            0x7
  56 #define SPFI_PORT_STATE_CK_POL(x)               BIT(19 - (x))
  57 #define SPFI_PORT_STATE_CK_PHASE(x)             BIT(14 - (x))
  58
  59 #define SPFI_TX_32BIT_VALID_DATA                0x20
  60 #define SPFI_TX_8BIT_VALID_DATA                 0x24
  61 #define SPFI_RX_32BIT_VALID_DATA                0x28
  62 #define SPFI_RX_8BIT_VALID_DATA                 0x2c
  63
  64 #define SPFI_INTERRUPT_STATUS                   0x30
  65 #define SPFI_INTERRUPT_ENABLE                   0x34
  66 #define SPFI_INTERRUPT_CLEAR                    0x38
  67 #define SPFI_INTERRUPT_IACCESS                  BIT(12)
  68 #define SPFI_INTERRUPT_GDEX8BIT                 BIT(11)
  69 #define SPFI_INTERRUPT_ALLDONETRIG              BIT(9)
  70 #define SPFI_INTERRUPT_GDFUL                    BIT(8)
  71 #define SPFI_INTERRUPT_GDHF                     BIT(7)
  72 #define SPFI_INTERRUPT_GDEX32BIT                BIT(6)
  73 #define SPFI_INTERRUPT_GDTRIG                   BIT(5)
  74 #define SPFI_INTERRUPT_SDFUL                    BIT(3)
  75 #define SPFI_INTERRUPT_SDHF                     BIT(2)
  76 #define SPFI_INTERRUPT_SDE                      BIT(1)
  77 #define SPFI_INTERRUPT_SDTRIG                   BIT(0)
  78
  79 /*
  80  * There are four parallel FIFOs of 16 bytes each.  The word buffer
  81  * (*_32BIT_VALID_DATA) accesses all four FIFOs at once, resulting in an
  82  * effective FIFO size of 64 bytes.  The byte buffer (*_8BIT_VALID_DATA)
  83  * accesses only a single FIFO, resulting in an effective FIFO size of
  84  * 16 bytes.
  85  */
  86 #define SPFI_32BIT_FIFO_SIZE                    64
  87 #define SPFI_8BIT_FIFO_SIZE                     16
  88
  89 struct img_spfi {
  90         struct device *dev;
  91         struct spi_master *master;
  92         spinlock_t lock;
  93
  94         void __iomem *regs;
  95         phys_addr_t phys;
  96         int irq;
  97         struct clk *spfi_clk;
  98         struct clk *sys_clk;
  99
 100         struct dma_chan *rx_ch;
 101         struct dma_chan *tx_ch;
 102         bool tx_dma_busy;
 103         bool rx_dma_busy;
 104 };
 105
 106 static inline u32 spfi_readl(struct img_spfi *spfi, u32 reg)
 107 {
 108         return readl(spfi->regs + reg);
 109 }
 110
 111 static inline void spfi_writel(struct img_spfi *spfi, u32 val, u32 reg)
 112 {
 113         writel(val, spfi->regs + reg);
 114 }
 115
 116 static inline void spfi_start(struct img_spfi *spfi)
 117 {
 118         u32 val;
 119
 120         val = spfi_readl(spfi, SPFI_CONTROL);
 121         val |= SPFI_CONTROL_SPFI_EN;
 122         spfi_writel(spfi, val, SPFI_CONTROL);
 123 }
 124
 125 static inline void spfi_stop(struct img_spfi *spfi)
 126 {
 127         u32 val;
 128
 129         val = spfi_readl(spfi, SPFI_CONTROL);
 130         val &= ~SPFI_CONTROL_SPFI_EN;
 131         spfi_writel(spfi, val, SPFI_CONTROL);
 132 }
 133
 134 static inline void spfi_reset(struct img_spfi *spfi)
 135 {
 136         spfi_writel(spfi, SPFI_CONTROL_SOFT_RESET, SPFI_CONTROL);
 137         spfi_writel(spfi, 0, SPFI_CONTROL);
 138 }
 139
 140 static void spfi_flush_tx_fifo(struct img_spfi *spfi)
 141 {
 142         unsigned long timeout = jiffies + msecs_to_jiffies(10);
 143
 144         spfi_writel(spfi, SPFI_INTERRUPT_SDE, SPFI_INTERRUPT_CLEAR);
 145         while (time_before(jiffies, timeout)) {
 146                 if (spfi_readl(spfi, SPFI_INTERRUPT_STATUS) &
 147                     SPFI_INTERRUPT_SDE)
 148                         return;
 149                 cpu_relax();
 150         }
 151
 152         dev_err(spfi->dev, "Timed out waiting for FIFO to drain\n");
 153         spfi_reset(spfi);
 154 }
 155
 156 static unsigned int spfi_pio_write32(struct img_spfi *spfi, const u32 *buf,
 157                                      unsigned int max)
 158 {
 159         unsigned int count = 0;
 160         u32 status;
 161
 162         while (count < max / 4) {
 163                 spfi_writel(spfi, SPFI_INTERRUPT_SDFUL, SPFI_INTERRUPT_CLEAR);
 164                 status = spfi_readl(spfi, SPFI_INTERRUPT_STATUS);
 165                 if (status & SPFI_INTERRUPT_SDFUL)
 166                         break;
 167                 spfi_writel(spfi, buf[count], SPFI_TX_32BIT_VALID_DATA);
 168                 count++;
 169         }
 170
 171         return count * 4;
 172 }
 173
 174 static unsigned int spfi_pio_write8(struct img_spfi *spfi, const u8 *buf,
 175                                     unsigned int max)
 176 {
 177         unsigned int count = 0;
 178         u32 status;
 179
 180         while (count < max) {
 181                 spfi_writel(spfi, SPFI_INTERRUPT_SDFUL, SPFI_INTERRUPT_CLEAR);
 182                 status = spfi_readl(spfi, SPFI_INTERRUPT_STATUS);
 183                 if (status & SPFI_INTERRUPT_SDFUL)
 184                         break;
 185                 spfi_writel(spfi, buf[count], SPFI_TX_8BIT_VALID_DATA);
 186                 count++;
 187         }
 188
 189         return count;
 190 }
 191
 192 static unsigned int spfi_pio_read32(struct img_spfi *spfi, u32 *buf,
 193                                     unsigned int max)
 194 {
 195         unsigned int count = 0;
 196         u32 status;
 197
 198         while (count < max / 4) {
 199                 spfi_writel(spfi, SPFI_INTERRUPT_GDEX32BIT,
 200                             SPFI_INTERRUPT_CLEAR);
 201                 status = spfi_readl(spfi, SPFI_INTERRUPT_STATUS);
 202                 if (!(status & SPFI_INTERRUPT_GDEX32BIT))
 203                         break;
 204                 buf[count] = spfi_readl(spfi, SPFI_RX_32BIT_VALID_DATA);
 205                 count++;
 206         }
 207
 208         return count * 4;
 209 }
 210
 211 static unsigned int spfi_pio_read8(struct img_spfi *spfi, u8 *buf,
 212                                    unsigned int max)
 213 {
 214         unsigned int count = 0;
 215         u32 status;
 216
 217         while (count < max) {
 218                 spfi_writel(spfi, SPFI_INTERRUPT_GDEX8BIT,
 219                             SPFI_INTERRUPT_CLEAR);
 220                 status = spfi_readl(spfi, SPFI_INTERRUPT_STATUS);
 221                 if (!(status & SPFI_INTERRUPT_GDEX8BIT))
 222                         break;
 223                 buf[count] = spfi_readl(spfi, SPFI_RX_8BIT_VALID_DATA);
 224                 count++;
 225         }
 226
 227         return count;
 228 }
 229
 230 static int img_spfi_start_pio(struct spi_master *master,
 231                                struct spi_device *spi,
 232                                struct spi_transfer *xfer)
 233 {
 234         struct img_spfi *spfi = spi_master_get_devdata(spi->master);
 235         unsigned int tx_bytes = 0, rx_bytes = 0;
 236         const void *tx_buf = xfer->tx_buf;
 237         void *rx_buf = xfer->rx_buf;
 238         unsigned long timeout;
 239
 240         if (tx_buf)
 241                 tx_bytes = xfer->len;
 242         if (rx_buf)
 243                 rx_bytes = xfer->len;
 244
 245         spfi_start(spfi);
 246
 247         timeout = jiffies +
 248                 msecs_to_jiffies(xfer->len * 8 * 1000 / xfer->speed_hz + 100);
 249         while ((tx_bytes > 0 || rx_bytes > 0) &&
 250                time_before(jiffies, timeout)) {
 251                 unsigned int tx_count, rx_count;
 252
 253                 if (tx_bytes >= 4)
 254                         tx_count = spfi_pio_write32(spfi, tx_buf, tx_bytes);
 255                 else
 256                         tx_count = spfi_pio_write8(spfi, tx_buf, tx_bytes);
 257
 258                 if (rx_bytes >= 4)
 259                         rx_count = spfi_pio_read32(spfi, rx_buf, rx_bytes);
 260                 else
 261                         rx_count = spfi_pio_read8(spfi, rx_buf, rx_bytes);
 262
 263                 tx_buf += tx_count;
 264                 rx_buf += rx_count;
 265                 tx_bytes -= tx_count;
 266                 rx_bytes -= rx_count;
 267
 268                 cpu_relax();
 269         }
 270
 271         if (rx_bytes > 0 || tx_bytes > 0) {
 272                 dev_err(spfi->dev, "PIO transfer timed out\n");
 273                 return -ETIMEDOUT;
 274         }
 275
 276         if (tx_buf)
 277                 spfi_flush_tx_fifo(spfi);
 278         spfi_stop(spfi);
 279
 280         return 0;
 281 }
 282
 283 static void img_spfi_dma_rx_cb(void *data)
 284 {
 285         struct img_spfi *spfi = data;
 286         unsigned long flags;
 287
 288         spin_lock_irqsave(&spfi->lock, flags);
 289
 290         spfi->rx_dma_busy = false;
 291         if (!spfi->tx_dma_busy) {
 292                 spfi_stop(spfi);
 293                 spi_finalize_current_transfer(spfi->master);
 294         }
 295
 296         spin_unlock_irqrestore(&spfi->lock, flags);
 297 }
 298
 299 static void img_spfi_dma_tx_cb(void *data)
 300 {
 301         struct img_spfi *spfi = data;
 302         unsigned long flags;
 303
 304         spfi_flush_tx_fifo(spfi);
 305
 306         spin_lock_irqsave(&spfi->lock, flags);
 307
 308         spfi->tx_dma_busy = false;
 309         if (!spfi->rx_dma_busy) {
 310                 spfi_stop(spfi);
 311                 spi_finalize_current_transfer(spfi->master);
 312         }
 313
 314         spin_unlock_irqrestore(&spfi->lock, flags);
 315 }
 316
 317 static int img_spfi_start_dma(struct spi_master *master,
 318                               struct spi_device *spi,
 319                               struct spi_transfer *xfer)
 320 {
 321         struct img_spfi *spfi = spi_master_get_devdata(spi->master);
 322         struct dma_async_tx_descriptor *rxdesc = NULL, *txdesc = NULL;
 323         struct dma_slave_config rxconf, txconf;
 324
 325         spfi->rx_dma_busy = false;
 326         spfi->tx_dma_busy = false;
 327
 328         if (xfer->rx_buf) {
 329                 rxconf.direction = DMA_DEV_TO_MEM;
 330                 if (xfer->len % 4 == 0) {
 331                         rxconf.src_addr = spfi->phys + SPFI_RX_32BIT_VALID_DATA;
 332                         rxconf.src_addr_width = 4;
 333                         rxconf.src_maxburst = 4;
 334                 } else {
 335                         rxconf.src_addr = spfi->phys + SPFI_RX_8BIT_VALID_DATA;
 336                         rxconf.src_addr_width = 1;
 337                         rxconf.src_maxburst = 4;
 338                 }
 339                 dmaengine_slave_config(spfi->rx_ch, &rxconf);
 340
 341                 rxdesc = dmaengine_prep_slave_sg(spfi->rx_ch, xfer->rx_sg.sgl,
 342                                                  xfer->rx_sg.nents,
 343                                                  DMA_DEV_TO_MEM,
 344                                                  DMA_PREP_INTERRUPT);
 345                 if (!rxdesc)
 346                         goto stop_dma;
 347
 348                 rxdesc->callback = img_spfi_dma_rx_cb;
 349                 rxdesc->callback_param = spfi;
 350         }
 351
 352         if (xfer->tx_buf) {
 353                 txconf.direction = DMA_MEM_TO_DEV;
 354                 if (xfer->len % 4 == 0) {
 355                         txconf.dst_addr = spfi->phys + SPFI_TX_32BIT_VALID_DATA;
 356                         txconf.dst_addr_width = 4;
 357                         txconf.dst_maxburst = 4;
 358                 } else {
 359                         txconf.dst_addr = spfi->phys + SPFI_TX_8BIT_VALID_DATA;
 360                         txconf.dst_addr_width = 1;
 361                         txconf.dst_maxburst = 4;
 362                 }
 363                 dmaengine_slave_config(spfi->tx_ch, &txconf);
 364
 365                 txdesc = dmaengine_prep_slave_sg(spfi->tx_ch, xfer->tx_sg.sgl,
 366                                                  xfer->tx_sg.nents,
 367                                                  DMA_MEM_TO_DEV,
 368                                                  DMA_PREP_INTERRUPT);
 369                 if (!txdesc)
 370                         goto stop_dma;
 371
 372                 txdesc->callback = img_spfi_dma_tx_cb;
 373                 txdesc->callback_param = spfi;
 374         }
 375
 376         if (xfer->rx_buf) {
 377                 spfi->rx_dma_busy = true;
 378                 dmaengine_submit(rxdesc);
 379                 dma_async_issue_pending(spfi->rx_ch);
 380         }
 381
 382         spfi_start(spfi);
 383
 384         if (xfer->tx_buf) {
 385                 spfi->tx_dma_busy = true;
 386                 dmaengine_submit(txdesc);
 387                 dma_async_issue_pending(spfi->tx_ch);
 388         }
 389
 390         return 1;
 391
 392 stop_dma:
 393         dmaengine_terminate_all(spfi->rx_ch);
 394         dmaengine_terminate_all(spfi->tx_ch);
 395         return -EIO;
 396 }
 397
 398 static void img_spfi_handle_err(struct spi_master *master,
 399                                 struct spi_message *msg)
 400 {
 401         struct img_spfi *spfi = spi_master_get_devdata(master);
 402         unsigned long flags;
 403
 404         /*
 405          * Stop all DMA and reset the controller if the previous transaction
 406          * timed-out and never completed it's DMA.
 407          */
 408         spin_lock_irqsave(&spfi->lock, flags);
 409         if (spfi->tx_dma_busy || spfi->rx_dma_busy) {
 410                 spfi->tx_dma_busy = false;
 411                 spfi->rx_dma_busy = false;
 412
 413                 dmaengine_terminate_all(spfi->tx_ch);
 414                 dmaengine_terminate_all(spfi->rx_ch);
 415         }
 416         spin_unlock_irqrestore(&spfi->lock, flags);
 417
 418         spfi_reset(spfi);
 419 }
 420
 421 static int img_spfi_prepare(struct spi_master *master, struct spi_message *msg)
 422 {
 423         struct img_spfi *spfi = spi_master_get_devdata(master);
 424         u32 val;
 425
 426         val = spfi_readl(spfi, SPFI_PORT_STATE);
 427         if (msg->spi->mode & SPI_CPHA)
 428                 val |= SPFI_PORT_STATE_CK_PHASE(msg->spi->chip_select);
 429         else
 430                 val &= ~SPFI_PORT_STATE_CK_PHASE(msg->spi->chip_select);
 431         if (msg->spi->mode & SPI_CPOL)
 432                 val |= SPFI_PORT_STATE_CK_POL(msg->spi->chip_select);
 433         else
 434                 val &= ~SPFI_PORT_STATE_CK_POL(msg->spi->chip_select);
 435         spfi_writel(spfi, val, SPFI_PORT_STATE);
 436
 437         return 0;
 438 }
 439
 440 static void img_spfi_config(struct spi_master *master, struct spi_device *spi,
 441                             struct spi_transfer *xfer)
 442 {
 443         struct img_spfi *spfi = spi_master_get_devdata(spi->master);
 444         u32 val, div;
 445
 446         /*
 447          * output = spfi_clk * (BITCLK / 512), where BITCLK must be a
 448          * power of 2 up to 256 (where 255 == 256 since BITCLK is 8 bits)
 449          */
 450         div = DIV_ROUND_UP(master->max_speed_hz, xfer->speed_hz);
 451         div = clamp(512 / (1 << get_count_order(div)), 1, 255);
 452
 453         val = spfi_readl(spfi, SPFI_DEVICE_PARAMETER(spi->chip_select));
 454         val &= ~(SPFI_DEVICE_PARAMETER_BITCLK_MASK <<
 455                  SPFI_DEVICE_PARAMETER_BITCLK_SHIFT);
 456         val |= div << SPFI_DEVICE_PARAMETER_BITCLK_SHIFT;
 457         spfi_writel(spfi, val, SPFI_DEVICE_PARAMETER(spi->chip_select));
 458
 459         spfi_writel(spfi, xfer->len << SPFI_TRANSACTION_TSIZE_SHIFT,
 460                     SPFI_TRANSACTION);
 461
 462         val = spfi_readl(spfi, SPFI_CONTROL);
 463         val &= ~(SPFI_CONTROL_SEND_DMA | SPFI_CONTROL_GET_DMA);
 464         if (xfer->tx_buf)
 465                 val |= SPFI_CONTROL_SEND_DMA;
 466         if (xfer->rx_buf)
 467                 val |= SPFI_CONTROL_GET_DMA;
 468         val &= ~(SPFI_CONTROL_TMODE_MASK << SPFI_CONTROL_TMODE_SHIFT);
 469         if (xfer->tx_nbits == SPI_NBITS_DUAL &&
 470             xfer->rx_nbits == SPI_NBITS_DUAL)
 471                 val |= SPFI_CONTROL_TMODE_DUAL << SPFI_CONTROL_TMODE_SHIFT;
 472         else if (xfer->tx_nbits == SPI_NBITS_QUAD &&
 473                  xfer->rx_nbits == SPI_NBITS_QUAD)
 474                 val |= SPFI_CONTROL_TMODE_QUAD << SPFI_CONTROL_TMODE_SHIFT;
 475         val &= ~SPFI_CONTROL_CONTINUE;
 476         if (!xfer->cs_change && !list_is_last(&xfer->transfer_list,
 477                                               &master->cur_msg->transfers))
 478                 val |= SPFI_CONTROL_CONTINUE;
 479         spfi_writel(spfi, val, SPFI_CONTROL);
 480 }
 481
 482 static int img_spfi_transfer_one(struct spi_master *master,
 483                                  struct spi_device *spi,
 484                                  struct spi_transfer *xfer)
 485 {
 486         struct img_spfi *spfi = spi_master_get_devdata(spi->master);
 487         int ret;
 488
 489         if (xfer->len > SPFI_TRANSACTION_TSIZE_MASK) {
 490                 dev_err(spfi->dev,
 491                         "Transfer length (%d) is greater than the max supported (%d)",
 492                         xfer->len, SPFI_TRANSACTION_TSIZE_MASK);
 493                 return -EINVAL;
 494         }
 495
 496         img_spfi_config(master, spi, xfer);
 497         if (master->can_dma && master->can_dma(master, spi, xfer))
 498                 ret = img_spfi_start_dma(master, spi, xfer);
 499         else
 500                 ret = img_spfi_start_pio(master, spi, xfer);
 501
 502         return ret;
 503 }
 504
 505 static void img_spfi_set_cs(struct spi_device *spi, bool enable)
 506 {
 507         struct img_spfi *spfi = spi_master_get_devdata(spi->master);
 508         u32 val;
 509
 510         val = spfi_readl(spfi, SPFI_PORT_STATE);
 511         val &= ~(SPFI_PORT_STATE_DEV_SEL_MASK << SPFI_PORT_STATE_DEV_SEL_SHIFT);
 512         val |= spi->chip_select << SPFI_PORT_STATE_DEV_SEL_SHIFT;
 513         spfi_writel(spfi, val, SPFI_PORT_STATE);
 514 }
 515
 516 static bool img_spfi_can_dma(struct spi_master *master, struct spi_device *spi,
 517                              struct spi_transfer *xfer)
 518 {
 519         if (xfer->len > SPFI_32BIT_FIFO_SIZE)
 520                 return true;
 521         return false;
 522 }
 523
 524 static irqreturn_t img_spfi_irq(int irq, void *dev_id)
 525 {
 526         struct img_spfi *spfi = (struct img_spfi *)dev_id;
 527         u32 status;
 528
 529         status = spfi_readl(spfi, SPFI_INTERRUPT_STATUS);
 530         if (status & SPFI_INTERRUPT_IACCESS) {
 531                 spfi_writel(spfi, SPFI_INTERRUPT_IACCESS, SPFI_INTERRUPT_CLEAR);
 532                 dev_err(spfi->dev, "Illegal access interrupt");
 533                 return IRQ_HANDLED;
 534         }
 535
 536         return IRQ_NONE;
 537 }
 538
 539 static int img_spfi_probe(struct platform_device *pdev)
 540 {
 541         struct spi_master *master;
 542         struct img_spfi *spfi;
 543         struct resource *res;
 544         int ret;
 545
 546         master = spi_alloc_master(&pdev->dev, sizeof(*spfi));
 547         if (!master)
 548                 return -ENOMEM;
 549         platform_set_drvdata(pdev, master);
 550
 551         spfi = spi_master_get_devdata(master);
 552         spfi->dev = &pdev->dev;
 553         spfi->master = master;
 554         spin_lock_init(&spfi->lock);
 555
 556         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 557         spfi->regs = devm_ioremap_resource(spfi->dev, res);
 558         if (IS_ERR(spfi->regs)) {
 559                 ret = PTR_ERR(spfi->regs);
 560                 goto put_spi;
 561         }
 562         spfi->phys = res->start;
 563
 564         spfi->irq = platform_get_irq(pdev, 0);
 565         if (spfi->irq < 0) {
 566                 ret = spfi->irq;
 567                 goto put_spi;
 568         }
 569         ret = devm_request_irq(spfi->dev, spfi->irq, img_spfi_irq,
 570                                IRQ_TYPE_LEVEL_HIGH, dev_name(spfi->dev), spfi);
 571         if (ret)
 572                 goto put_spi;
 573
 574         spfi->sys_clk = devm_clk_get(spfi->dev, "sys");
 575         if (IS_ERR(spfi->sys_clk)) {
 576                 ret = PTR_ERR(spfi->sys_clk);
 577                 goto put_spi;
 578         }
 579         spfi->spfi_clk = devm_clk_get(spfi->dev, "spfi");
 580         if (IS_ERR(spfi->spfi_clk)) {
 581                 ret = PTR_ERR(spfi->spfi_clk);
 582                 goto put_spi;
 583         }
 584
 585         ret = clk_prepare_enable(spfi->sys_clk);
 586         if (ret)
 587                 goto put_spi;
 588         ret = clk_prepare_enable(spfi->spfi_clk);
 589         if (ret)
 590                 goto disable_pclk;
 591
 592         spfi_reset(spfi);
 593         /*
 594          * Only enable the error (IACCESS) interrupt.  In PIO mode we'll
 595          * poll the status of the FIFOs.
 596          */
 597         spfi_writel(spfi, SPFI_INTERRUPT_IACCESS, SPFI_INTERRUPT_ENABLE);
 598
 599         master->auto_runtime_pm = true;
 600         master->bus_num = pdev->id;
 601         master->mode_bits = SPI_CPOL | SPI_CPHA | SPI_TX_DUAL | SPI_RX_DUAL;
 602         if (of_property_read_bool(spfi->dev->of_node, "img,supports-quad-mode"))
 603                 master->mode_bits |= SPI_TX_QUAD | SPI_RX_QUAD;
 604         master->num_chipselect = 5;
 605         master->dev.of_node = pdev->dev.of_node;
 606         master->bits_per_word_mask = SPI_BPW_MASK(32) | SPI_BPW_MASK(8);
 607         master->max_speed_hz = clk_get_rate(spfi->spfi_clk);
 608         master->min_speed_hz = master->max_speed_hz / 512;
 609
 610         master->set_cs = img_spfi_set_cs;
 611         master->transfer_one = img_spfi_transfer_one;
 612         master->prepare_message = img_spfi_prepare;
 613         master->handle_err = img_spfi_handle_err;
 614
 615         spfi->tx_ch = dma_request_slave_channel(spfi->dev, "tx");
 616         spfi->rx_ch = dma_request_slave_channel(spfi->dev, "rx");
 617         if (!spfi->tx_ch || !spfi->rx_ch) {
 618                 if (spfi->tx_ch)
 619                         dma_release_channel(spfi->tx_ch);
 620                 if (spfi->rx_ch)
 621                         dma_release_channel(spfi->rx_ch);
 622                 dev_warn(spfi->dev, "Failed to get DMA channels, falling back to PIO mode\n");
 623         } else {
 624                 master->dma_tx = spfi->tx_ch;
 625                 master->dma_rx = spfi->rx_ch;
 626                 master->can_dma = img_spfi_can_dma;
 627         }
 628
 629         pm_runtime_set_active(spfi->dev);
 630         pm_runtime_enable(spfi->dev);
 631
 632         ret = devm_spi_register_master(spfi->dev, master);
 633         if (ret)
 634                 goto disable_pm;
 635
 636         return 0;
 637
 638 disable_pm:
 639         pm_runtime_disable(spfi->dev);
 640         if (spfi->rx_ch)
 641                 dma_release_channel(spfi->rx_ch);
 642         if (spfi->tx_ch)
 643                 dma_release_channel(spfi->tx_ch);
 644         clk_disable_unprepare(spfi->spfi_clk);
 645 disable_pclk:
 646         clk_disable_unprepare(spfi->sys_clk);
 647 put_spi:
 648         spi_master_put(master);
 649
 650         return ret;
 651 }
 652
 653 static int img_spfi_remove(struct platform_device *pdev)
 654 {
 655         struct spi_master *master = platform_get_drvdata(pdev);
 656         struct img_spfi *spfi = spi_master_get_devdata(master);
 657
 658         if (spfi->tx_ch)
 659                 dma_release_channel(spfi->tx_ch);
 660         if (spfi->rx_ch)
 661                 dma_release_channel(spfi->rx_ch);
 662
 663         pm_runtime_disable(spfi->dev);
 664         if (!pm_runtime_status_suspended(spfi->dev)) {
 665                 clk_disable_unprepare(spfi->spfi_clk);
 666                 clk_disable_unprepare(spfi->sys_clk);
 667         }
 668
 669         spi_master_put(master);
 670
 671         return 0;
 672 }
 673
 674 #ifdef CONFIG_PM
 675 static int img_spfi_runtime_suspend(struct device *dev)
 676 {
 677         struct spi_master *master = dev_get_drvdata(dev);
 678         struct img_spfi *spfi = spi_master_get_devdata(master);
 679
 680         clk_disable_unprepare(spfi->spfi_clk);
 681         clk_disable_unprepare(spfi->sys_clk);
 682
 683         return 0;
 684 }
 685
 686 static int img_spfi_runtime_resume(struct device *dev)
 687 {
 688         struct spi_master *master = dev_get_drvdata(dev);
 689         struct img_spfi *spfi = spi_master_get_devdata(master);
 690         int ret;
 691
 692         ret = clk_prepare_enable(spfi->sys_clk);
 693         if (ret)
 694                 return ret;
 695         ret = clk_prepare_enable(spfi->spfi_clk);
 696         if (ret) {
 697                 clk_disable_unprepare(spfi->sys_clk);
 698                 return ret;
 699         }
 700
 701         return 0;
 702 }
 703 #endif /* CONFIG_PM */
 704
 705 #ifdef CONFIG_PM_SLEEP
 706 static int img_spfi_suspend(struct device *dev)
 707 {
 708         struct spi_master *master = dev_get_drvdata(dev);
 709
 710         return spi_master_suspend(master);
 711 }
 712
 713 static int img_spfi_resume(struct device *dev)
 714 {
 715         struct spi_master *master = dev_get_drvdata(dev);
 716         struct img_spfi *spfi = spi_master_get_devdata(master);
 717         int ret;
 718
 719         ret = pm_runtime_get_sync(dev);
 720         if (ret)
 721                 return ret;
 722         spfi_reset(spfi);
 723         pm_runtime_put(dev);
 724
 725         return spi_master_resume(master);
 726 }
 727 #endif /* CONFIG_PM_SLEEP */
 728
 729 static const struct dev_pm_ops img_spfi_pm_ops = {
 730         SET_RUNTIME_PM_OPS(img_spfi_runtime_suspend, img_spfi_runtime_resume,
 731                            NULL)
 732         SET_SYSTEM_SLEEP_PM_OPS(img_spfi_suspend, img_spfi_resume)
 733 };
 734
 735 static const struct of_device_id img_spfi_of_match[] = {
 736         { .compatible = "img,spfi", },
 737         { },
 738 };
 739 MODULE_DEVICE_TABLE(of, img_spfi_of_match);
 740
 741 static struct platform_driver img_spfi_driver = {
 742         .driver = {
 743                 .name = "img-spfi",
 744                 .pm = &img_spfi_pm_ops,
 745                 .of_match_table = of_match_ptr(img_spfi_of_match),
 746         },
 747         .probe = img_spfi_probe,
 748         .remove = img_spfi_remove,
 749 };
 750 module_platform_driver(img_spfi_driver);
 751
 752 MODULE_DESCRIPTION("IMG SPFI controller driver");
 753 MODULE_AUTHOR("Andrew Bresticker <abrestic@chromium.org>");
 754 MODULE_LICENSE("GPL v2");