drivers/scsi/be2iscsi/be_main.h

   1 /**
   2  * Copyright (C) 2005 - 2011 Emulex
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License version 2
   7  * as published by the Free Software Foundation.  The full GNU General
   8  * Public License is included in this distribution in the file called COPYING.
   9  *
  10  * Written by: Jayamohan Kallickal (jayamohan.kallickal@emulex.com)
  11  *
  12  * Contact Information:
  13  * linux-drivers@emulex.com
  14  *
  15  * Emulex
  16  * 3333 Susan Street
  17  * Costa Mesa, CA 92626
  18  */
  19
  20 #ifndef _BEISCSI_MAIN_
  21 #define _BEISCSI_MAIN_
  22
  23 #include <linux/kernel.h>
  24 #include <linux/pci.h>
  25 #include <linux/if_ether.h>
  26 #include <linux/in.h>
  27 #include <linux/ctype.h>
  28 #include <linux/module.h>
  29 #include <scsi/scsi.h>
  30 #include <scsi/scsi_cmnd.h>
  31 #include <scsi/scsi_device.h>
  32 #include <scsi/scsi_host.h>
  33 #include <scsi/iscsi_proto.h>
  34 #include <scsi/libiscsi.h>
  35 #include <scsi/scsi_transport_iscsi.h>
  36
  37 #include "be.h"
  38 #define DRV_NAME                "be2iscsi"
  39 #define BUILD_STR               "4.4.58.0"
  40 #define BE_NAME                 "Emulex OneConnect" \
  41                                 "Open-iSCSI Driver version" BUILD_STR
  42 #define DRV_DESC                BE_NAME " " "Driver"
  43
  44 #define BE_VENDOR_ID            0x19A2
  45 /* DEVICE ID's for BE2 */
  46 #define BE_DEVICE_ID1           0x212
  47 #define OC_DEVICE_ID1           0x702
  48 #define OC_DEVICE_ID2           0x703
  49
  50 /* DEVICE ID's for BE3 */
  51 #define BE_DEVICE_ID2           0x222
  52 #define OC_DEVICE_ID3           0x712
  53
  54 #define BE2_IO_DEPTH            1024
  55 #define BE2_MAX_SESSIONS        256
  56 #define BE2_CMDS_PER_CXN        128
  57 #define BE2_TMFS                16
  58 #define BE2_NOPOUT_REQ          16
  59 #define BE2_SGE                 32
  60 #define BE2_DEFPDU_HDR_SZ       64
  61 #define BE2_DEFPDU_DATA_SZ      8192
  62
  63 #define MAX_CPUS                31
  64 #define BEISCSI_MAX_NUM_CPU     8
  65 #define BEISCSI_SGLIST_ELEMENTS 30
  66
  67 #define BEISCSI_CMD_PER_LUN     128     /* scsi_host->cmd_per_lun */
  68 #define BEISCSI_MAX_SECTORS     2048    /* scsi_host->max_sectors */
  69
  70 #define BEISCSI_MAX_CMD_LEN     16      /* scsi_host->max_cmd_len */
  71 #define BEISCSI_NUM_MAX_LUN     256     /* scsi_host->max_lun */
  72 #define BEISCSI_NUM_DEVICES_SUPPORTED   0x01
  73 #define BEISCSI_MAX_FRAGS_INIT  192
  74 #define BE_NUM_MSIX_ENTRIES     1
  75
  76 #define MPU_EP_CONTROL          0
  77 #define MPU_EP_SEMAPHORE        0xac
  78 #define BE2_SOFT_RESET          0x5c
  79 #define BE2_PCI_ONLINE0         0xb0
  80 #define BE2_PCI_ONLINE1         0xb4
  81 #define BE2_SET_RESET           0x80
  82 #define BE2_MPU_IRAM_ONLINE     0x00000080
  83
  84 #define BE_SENSE_INFO_SIZE              258
  85 #define BE_ISCSI_PDU_HEADER_SIZE        64
  86 #define BE_MIN_MEM_SIZE                 16384
  87 #define MAX_CMD_SZ                      65536
  88 #define IIOC_SCSI_DATA                  0x05    /* Write Operation */
  89
  90 #define INVALID_SESS_HANDLE     0xFFFFFFFF
  91
  92 #define BE_ADAPTER_UP           0x00000000
  93 #define BE_ADAPTER_LINK_DOWN    0x00000001
  94 /**
  95  * hardware needs the async PDU buffers to be posted in multiples of 8
  96  * So have atleast 8 of them by default
  97  */
  98
  99 #define HWI_GET_ASYNC_PDU_CTX(phwi)     (phwi->phwi_ctxt->pasync_ctx)
 100
 101 /********* Memory BAR register ************/
 102 #define PCICFG_MEMBAR_CTRL_INT_CTRL_OFFSET      0xfc
 103 /**
 104  * Host Interrupt Enable, if set interrupts are enabled although "PCI Interrupt
 105  * Disable" may still globally block interrupts in addition to individual
 106  * interrupt masks; a mechanism for the device driver to block all interrupts
 107  * atomically without having to arbitrate for the PCI Interrupt Disable bit
 108  * with the OS.
 109  */
 110 #define MEMBAR_CTRL_INT_CTRL_HOSTINTR_MASK      (1 << 29)       /* bit 29 */
 111
 112 /********* ISR0 Register offset **********/
 113 #define CEV_ISR0_OFFSET                         0xC18
 114 #define CEV_ISR_SIZE                            4
 115
 116 /**
 117  * Macros for reading/writing a protection domain or CSR registers
 118  * in BladeEngine.
 119  */
 120
 121 #define DB_TXULP0_OFFSET 0x40
 122 #define DB_RXULP0_OFFSET 0xA0
 123 /********* Event Q door bell *************/
 124 #define DB_EQ_OFFSET                    DB_CQ_OFFSET
 125 #define DB_EQ_RING_ID_MASK              0x1FF   /* bits 0 - 8 */
 126 /* Clear the interrupt for this eq */
 127 #define DB_EQ_CLR_SHIFT                 (9)     /* bit 9 */
 128 /* Must be 1 */
 129 #define DB_EQ_EVNT_SHIFT                (10)    /* bit 10 */
 130 /* Number of event entries processed */
 131 #define DB_EQ_NUM_POPPED_SHIFT          (16)    /* bits 16 - 28 */
 132 /* Rearm bit */
 133 #define DB_EQ_REARM_SHIFT               (29)    /* bit 29 */
 134
 135 /********* Compl Q door bell *************/
 136 #define DB_CQ_OFFSET                    0x120
 137 #define DB_CQ_RING_ID_MASK              0x3FF   /* bits 0 - 9 */
 138 /* Number of event entries processed */
 139 #define DB_CQ_NUM_POPPED_SHIFT          (16)    /* bits 16 - 28 */
 140 /* Rearm bit */
 141 #define DB_CQ_REARM_SHIFT               (29)    /* bit 29 */
 142
 143 #define GET_HWI_CONTROLLER_WS(pc)       (pc->phwi_ctrlr)
 144 #define HWI_GET_DEF_BUFQ_ID(pc) (((struct hwi_controller *)\
 145                 (GET_HWI_CONTROLLER_WS(pc)))->default_pdu_data.id)
 146 #define HWI_GET_DEF_HDRQ_ID(pc) (((struct hwi_controller *)\
 147                 (GET_HWI_CONTROLLER_WS(pc)))->default_pdu_hdr.id)
 148
 149 #define PAGES_REQUIRED(x) \
 150         ((x < PAGE_SIZE) ? 1 :  ((x + PAGE_SIZE - 1) / PAGE_SIZE))
 151
 152 #define BEISCSI_MSI_NAME 20 /* size of msi_name string */
 153
 154 enum be_mem_enum {
 155         HWI_MEM_ADDN_CONTEXT,
 156         HWI_MEM_WRB,
 157         HWI_MEM_WRBH,
 158         HWI_MEM_SGLH,
 159         HWI_MEM_SGE,
 160         HWI_MEM_ASYNC_HEADER_BUF,       /* 5 */
 161         HWI_MEM_ASYNC_DATA_BUF,
 162         HWI_MEM_ASYNC_HEADER_RING,
 163         HWI_MEM_ASYNC_DATA_RING,
 164         HWI_MEM_ASYNC_HEADER_HANDLE,
 165         HWI_MEM_ASYNC_DATA_HANDLE,      /* 10 */
 166         HWI_MEM_ASYNC_PDU_CONTEXT,
 167         ISCSI_MEM_GLOBAL_HEADER,
 168         SE_MEM_MAX
 169 };
 170
 171 struct be_bus_address32 {
 172         unsigned int address_lo;
 173         unsigned int address_hi;
 174 };
 175
 176 struct be_bus_address64 {
 177         unsigned long long address;
 178 };
 179
 180 struct be_bus_address {
 181         union {
 182                 struct be_bus_address32 a32;
 183                 struct be_bus_address64 a64;
 184         } u;
 185 };
 186
 187 struct mem_array {
 188         struct be_bus_address bus_address;      /* Bus address of location */
 189         void *virtual_address;          /* virtual address to the location */
 190         unsigned int size;              /* Size required by memory block */
 191 };
 192
 193 struct be_mem_descriptor {
 194         unsigned int index;     /* Index of this memory parameter */
 195         unsigned int category;  /* type indicates cached/non-cached */
 196         unsigned int num_elements;      /* number of elements in this
 197                                          * descriptor
 198                                          */
 199         unsigned int alignment_mask;    /* Alignment mask for this block */
 200         unsigned int size_in_bytes;     /* Size required by memory block */
 201         struct mem_array *mem_array;
 202 };
 203
 204 struct sgl_handle {
 205         unsigned int sgl_index;
 206         unsigned int type;
 207         unsigned int cid;
 208         struct iscsi_task *task;
 209         struct iscsi_sge *pfrag;
 210 };
 211
 212 struct hba_parameters {
 213         unsigned int ios_per_ctrl;
 214         unsigned int cxns_per_ctrl;
 215         unsigned int asyncpdus_per_ctrl;
 216         unsigned int icds_per_ctrl;
 217         unsigned int num_sge_per_io;
 218         unsigned int defpdu_hdr_sz;
 219         unsigned int defpdu_data_sz;
 220         unsigned int num_cq_entries;
 221         unsigned int num_eq_entries;
 222         unsigned int wrbs_per_cxn;
 223         unsigned int crashmode;
 224         unsigned int hba_num;
 225
 226         unsigned int mgmt_ws_sz;
 227         unsigned int hwi_ws_sz;
 228
 229         unsigned int eto;
 230         unsigned int ldto;
 231
 232         unsigned int dbg_flags;
 233         unsigned int num_cxn;
 234
 235         unsigned int eq_timer;
 236         /**
 237          * These are calculated from other params. They're here
 238          * for debug purposes
 239          */
 240         unsigned int num_mcc_pages;
 241         unsigned int num_mcc_cq_pages;
 242         unsigned int num_cq_pages;
 243         unsigned int num_eq_pages;
 244
 245         unsigned int num_async_pdu_buf_pages;
 246         unsigned int num_async_pdu_buf_sgl_pages;
 247         unsigned int num_async_pdu_buf_cq_pages;
 248
 249         unsigned int num_async_pdu_hdr_pages;
 250         unsigned int num_async_pdu_hdr_sgl_pages;
 251         unsigned int num_async_pdu_hdr_cq_pages;
 252
 253         unsigned int num_sge;
 254 };
 255
 256 struct invalidate_command_table {
 257         unsigned short icd;
 258         unsigned short cid;
 259 } __packed;
 260
 261 struct beiscsi_hba {
 262         struct hba_parameters params;
 263         struct hwi_controller *phwi_ctrlr;
 264         unsigned int mem_req[SE_MEM_MAX];
 265         /* PCI BAR mapped addresses */
 266         u8 __iomem *csr_va;     /* CSR */
 267         u8 __iomem *db_va;      /* Door  Bell  */
 268         u8 __iomem *pci_va;     /* PCI Config */
 269         struct be_bus_address csr_pa;   /* CSR */
 270         struct be_bus_address db_pa;    /* CSR */
 271         struct be_bus_address pci_pa;   /* CSR */
 272         /* PCI representation of our HBA */
 273         struct pci_dev *pcidev;
 274         unsigned int state;
 275         unsigned short asic_revision;
 276         unsigned int num_cpus;
 277         unsigned int nxt_cqid;
 278         struct msix_entry msix_entries[MAX_CPUS + 1];
 279         char *msi_name[MAX_CPUS + 1];
 280         bool msix_enabled;
 281         struct be_mem_descriptor *init_mem;
 282
 283         unsigned short io_sgl_alloc_index;
 284         unsigned short io_sgl_free_index;
 285         unsigned short io_sgl_hndl_avbl;
 286         struct sgl_handle **io_sgl_hndl_base;
 287         struct sgl_handle **sgl_hndl_array;
 288
 289         unsigned short eh_sgl_alloc_index;
 290         unsigned short eh_sgl_free_index;
 291         unsigned short eh_sgl_hndl_avbl;
 292         struct sgl_handle **eh_sgl_hndl_base;
 293         spinlock_t io_sgl_lock;
 294         spinlock_t mgmt_sgl_lock;
 295         spinlock_t isr_lock;
 296         unsigned int age;
 297         unsigned short avlbl_cids;
 298         unsigned short cid_alloc;
 299         unsigned short cid_free;
 300         struct beiscsi_conn *conn_table[BE2_MAX_SESSIONS * 2];
 301         struct list_head hba_queue;
 302         unsigned short *cid_array;
 303         struct iscsi_endpoint **ep_array;
 304         struct iscsi_boot_kset *boot_kset;
 305         struct Scsi_Host *shost;
 306         struct iscsi_iface *ipv4_iface;
 307         struct iscsi_iface *ipv6_iface;
 308         struct {
 309                 /**
 310                  * group together since they are used most frequently
 311                  * for cid to cri conversion
 312                  */
 313                 unsigned int iscsi_cid_start;
 314                 unsigned int phys_port;
 315
 316                 unsigned int isr_offset;
 317                 unsigned int iscsi_icd_start;
 318                 unsigned int iscsi_cid_count;
 319                 unsigned int iscsi_icd_count;
 320                 unsigned int pci_function;
 321
 322                 unsigned short cid_alloc;
 323                 unsigned short cid_free;
 324                 unsigned short avlbl_cids;
 325                 unsigned short iscsi_features;
 326                 spinlock_t cid_lock;
 327         } fw_config;
 328
 329         u8 mac_address[ETH_ALEN];
 330         unsigned short todo_cq;
 331         unsigned short todo_mcc_cq;
 332         char wq_name[20];
 333         struct workqueue_struct *wq;    /* The actuak work queue */
 334         struct work_struct work_cqs;    /* The work being queued */
 335         struct be_ctrl_info ctrl;
 336         unsigned int generation;
 337         unsigned int interface_handle;
 338         struct mgmt_session_info boot_sess;
 339         struct invalidate_command_table inv_tbl[128];
 340
 341         unsigned int attr_log_enable;
 342
 343 };
 344
 345 struct beiscsi_session {
 346         struct pci_pool *bhs_pool;
 347 };
 348
 349 /**
 350  * struct beiscsi_conn - iscsi connection structure
 351  */
 352 struct beiscsi_conn {
 353         struct iscsi_conn *conn;
 354         struct beiscsi_hba *phba;
 355         u32 exp_statsn;
 356         u32 beiscsi_conn_cid;
 357         struct beiscsi_endpoint *ep;
 358         unsigned short login_in_progress;
 359         struct wrb_handle *plogin_wrb_handle;
 360         struct sgl_handle *plogin_sgl_handle;
 361         struct beiscsi_session *beiscsi_sess;
 362         struct iscsi_task *task;
 363 };
 364
 365 /* This structure is used by the chip */
 366 struct pdu_data_out {
 367         u32 dw[12];
 368 };
 369 /**
 370  * Pseudo amap definition in which each bit of the actual structure is defined
 371  * as a byte: used to calculate offset/shift/mask of each field
 372  */
 373 struct amap_pdu_data_out {
 374         u8 opcode[6];           /* opcode */
 375         u8 rsvd0[2];            /* should be 0 */
 376         u8 rsvd1[7];
 377         u8 final_bit;           /* F bit */
 378         u8 rsvd2[16];
 379         u8 ahs_length[8];       /* no AHS */
 380         u8 data_len_hi[8];
 381         u8 data_len_lo[16];     /* DataSegmentLength */
 382         u8 lun[64];
 383         u8 itt[32];             /* ITT; initiator task tag */
 384         u8 ttt[32];             /* TTT; valid for R2T or 0xffffffff */
 385         u8 rsvd3[32];
 386         u8 exp_stat_sn[32];
 387         u8 rsvd4[32];
 388         u8 data_sn[32];
 389         u8 buffer_offset[32];
 390         u8 rsvd5[32];
 391 };
 392
 393 struct be_cmd_bhs {
 394         struct iscsi_scsi_req iscsi_hdr;
 395         unsigned char pad1[16];
 396         struct pdu_data_out iscsi_data_pdu;
 397         unsigned char pad2[BE_SENSE_INFO_SIZE -
 398                         sizeof(struct pdu_data_out)];
 399 };
 400
 401 struct beiscsi_io_task {
 402         struct wrb_handle *pwrb_handle;
 403         struct sgl_handle *psgl_handle;
 404         struct beiscsi_conn *conn;
 405         struct scsi_cmnd *scsi_cmnd;
 406         unsigned int cmd_sn;
 407         unsigned int flags;
 408         unsigned short cid;
 409         unsigned short header_len;
 410         itt_t libiscsi_itt;
 411         struct be_cmd_bhs *cmd_bhs;
 412         struct be_bus_address bhs_pa;
 413         unsigned short bhs_len;
 414         dma_addr_t mtask_addr;
 415         uint32_t mtask_data_count;
 416 };
 417
 418 struct be_nonio_bhs {
 419         struct iscsi_hdr iscsi_hdr;
 420         unsigned char pad1[16];
 421         struct pdu_data_out iscsi_data_pdu;
 422         unsigned char pad2[BE_SENSE_INFO_SIZE -
 423                         sizeof(struct pdu_data_out)];
 424 };
 425
 426 struct be_status_bhs {
 427         struct iscsi_scsi_req iscsi_hdr;
 428         unsigned char pad1[16];
 429         /**
 430          * The plus 2 below is to hold the sense info length that gets
 431          * DMA'ed by RxULP
 432          */
 433         unsigned char sense_info[BE_SENSE_INFO_SIZE];
 434 };
 435
 436 struct iscsi_sge {
 437         u32 dw[4];
 438 };
 439
 440 /**
 441  * Pseudo amap definition in which each bit of the actual structure is defined
 442  * as a byte: used to calculate offset/shift/mask of each field
 443  */
 444 struct amap_iscsi_sge {
 445         u8 addr_hi[32];
 446         u8 addr_lo[32];
 447         u8 sge_offset[22];      /* DWORD 2 */
 448         u8 rsvd0[9];            /* DWORD 2 */
 449         u8 last_sge;            /* DWORD 2 */
 450         u8 len[17];             /* DWORD 3 */
 451         u8 rsvd1[15];           /* DWORD 3 */
 452 };
 453
 454 struct beiscsi_offload_params {
 455         u32 dw[5];
 456 };
 457
 458 #define OFFLD_PARAMS_ERL        0x00000003
 459 #define OFFLD_PARAMS_DDE        0x00000004
 460 #define OFFLD_PARAMS_HDE        0x00000008
 461 #define OFFLD_PARAMS_IR2T       0x00000010
 462 #define OFFLD_PARAMS_IMD        0x00000020
 463
 464 /**
 465  * Pseudo amap definition in which each bit of the actual structure is defined
 466  * as a byte: used to calculate offset/shift/mask of each field
 467  */
 468 struct amap_beiscsi_offload_params {
 469         u8 max_burst_length[32];
 470         u8 max_send_data_segment_length[32];
 471         u8 first_burst_length[32];
 472         u8 erl[2];
 473         u8 dde[1];
 474         u8 hde[1];
 475         u8 ir2t[1];
 476         u8 imd[1];
 477         u8 pad[26];
 478         u8 exp_statsn[32];
 479 };
 480
 481 /* void hwi_complete_drvr_msgs(struct beiscsi_conn *beiscsi_conn,
 482                 struct beiscsi_hba *phba, struct sol_cqe *psol);*/
 483
 484 struct async_pdu_handle {
 485         struct list_head link;
 486         struct be_bus_address pa;
 487         void *pbuffer;
 488         unsigned int consumed;
 489         unsigned char index;
 490         unsigned char is_header;
 491         unsigned short cri;
 492         unsigned long buffer_len;
 493 };
 494
 495 struct hwi_async_entry {
 496         struct {
 497                 unsigned char hdr_received;
 498                 unsigned char hdr_len;
 499                 unsigned short bytes_received;
 500                 unsigned int bytes_needed;
 501                 struct list_head list;
 502         } wait_queue;
 503
 504         struct list_head header_busy_list;
 505         struct list_head data_busy_list;
 506 };
 507
 508 struct hwi_async_pdu_context {
 509         struct {
 510                 struct be_bus_address pa_base;
 511                 void *va_base;
 512                 void *ring_base;
 513                 struct async_pdu_handle *handle_base;
 514
 515                 unsigned int host_write_ptr;
 516                 unsigned int ep_read_ptr;
 517                 unsigned int writables;
 518
 519                 unsigned int free_entries;
 520                 unsigned int busy_entries;
 521
 522                 struct list_head free_list;
 523         } async_header;
 524
 525         struct {
 526                 struct be_bus_address pa_base;
 527                 void *va_base;
 528                 void *ring_base;
 529                 struct async_pdu_handle *handle_base;
 530
 531                 unsigned int host_write_ptr;
 532                 unsigned int ep_read_ptr;
 533                 unsigned int writables;
 534
 535                 unsigned int free_entries;
 536                 unsigned int busy_entries;
 537                 struct list_head free_list;
 538         } async_data;
 539
 540         unsigned int buffer_size;
 541         unsigned int num_entries;
 542
 543         /**
 544          * This is a varying size list! Do not add anything
 545          * after this entry!!
 546          */
 547         struct hwi_async_entry async_entry[BE2_MAX_SESSIONS * 2];
 548 };
 549
 550 #define PDUCQE_CODE_MASK        0x0000003F
 551 #define PDUCQE_DPL_MASK         0xFFFF0000
 552 #define PDUCQE_INDEX_MASK       0x0000FFFF
 553
 554 struct i_t_dpdu_cqe {
 555         u32 dw[4];
 556 } __packed;
 557
 558 /**
 559  * Pseudo amap definition in which each bit of the actual structure is defined
 560  * as a byte: used to calculate offset/shift/mask of each field
 561  */
 562 struct amap_i_t_dpdu_cqe {
 563         u8 db_addr_hi[32];
 564         u8 db_addr_lo[32];
 565         u8 code[6];
 566         u8 cid[10];
 567         u8 dpl[16];
 568         u8 index[16];
 569         u8 num_cons[10];
 570         u8 rsvd0[4];
 571         u8 final;
 572         u8 valid;
 573 } __packed;
 574
 575 #define CQE_VALID_MASK  0x80000000
 576 #define CQE_CODE_MASK   0x0000003F
 577 #define CQE_CID_MASK    0x0000FFC0
 578
 579 #define EQE_VALID_MASK          0x00000001
 580 #define EQE_MAJORCODE_MASK      0x0000000E
 581 #define EQE_RESID_MASK          0xFFFF0000
 582
 583 struct be_eq_entry {
 584         u32 dw[1];
 585 } __packed;
 586
 587 /**
 588  * Pseudo amap definition in which each bit of the actual structure is defined
 589  * as a byte: used to calculate offset/shift/mask of each field
 590  */
 591 struct amap_eq_entry {
 592         u8 valid;               /* DWORD 0 */
 593         u8 major_code[3];       /* DWORD 0 */
 594         u8 minor_code[12];      /* DWORD 0 */
 595         u8 resource_id[16];     /* DWORD 0 */
 596
 597 } __packed;
 598
 599 struct cq_db {
 600         u32 dw[1];
 601 } __packed;
 602
 603 /**
 604  * Pseudo amap definition in which each bit of the actual structure is defined
 605  * as a byte: used to calculate offset/shift/mask of each field
 606  */
 607 struct amap_cq_db {
 608         u8 qid[10];
 609         u8 event[1];
 610         u8 rsvd0[5];
 611         u8 num_popped[13];
 612         u8 rearm[1];
 613         u8 rsvd1[2];
 614 } __packed;
 615
 616 void beiscsi_process_eq(struct beiscsi_hba *phba);
 617
 618 struct iscsi_wrb {
 619         u32 dw[16];
 620 } __packed;
 621
 622 #define WRB_TYPE_MASK 0xF0000000
 623
 624 /**
 625  * Pseudo amap definition in which each bit of the actual structure is defined
 626  * as a byte: used to calculate offset/shift/mask of each field
 627  */
 628 struct amap_iscsi_wrb {
 629         u8 lun[14];             /* DWORD 0 */
 630         u8 lt;                  /* DWORD 0 */
 631         u8 invld;               /* DWORD 0 */
 632         u8 wrb_idx[8];          /* DWORD 0 */
 633         u8 dsp;                 /* DWORD 0 */
 634         u8 dmsg;                /* DWORD 0 */
 635         u8 undr_run;            /* DWORD 0 */
 636         u8 over_run;            /* DWORD 0 */
 637         u8 type[4];             /* DWORD 0 */
 638         u8 ptr2nextwrb[8];      /* DWORD 1 */
 639         u8 r2t_exp_dtl[24];     /* DWORD 1 */
 640         u8 sgl_icd_idx[12];     /* DWORD 2 */
 641         u8 rsvd0[20];           /* DWORD 2 */
 642         u8 exp_data_sn[32];     /* DWORD 3 */
 643         u8 iscsi_bhs_addr_hi[32];       /* DWORD 4 */
 644         u8 iscsi_bhs_addr_lo[32];       /* DWORD 5 */
 645         u8 cmdsn_itt[32];       /* DWORD 6 */
 646         u8 dif_ref_tag[32];     /* DWORD 7 */
 647         u8 sge0_addr_hi[32];    /* DWORD 8 */
 648         u8 sge0_addr_lo[32];    /* DWORD 9  */
 649         u8 sge0_offset[22];     /* DWORD 10 */
 650         u8 pbs;                 /* DWORD 10 */
 651         u8 dif_mode[2];         /* DWORD 10 */
 652         u8 rsvd1[6];            /* DWORD 10 */
 653         u8 sge0_last;           /* DWORD 10 */
 654         u8 sge0_len[17];        /* DWORD 11 */
 655         u8 dif_meta_tag[14];    /* DWORD 11 */
 656         u8 sge0_in_ddr;         /* DWORD 11 */
 657         u8 sge1_addr_hi[32];    /* DWORD 12 */
 658         u8 sge1_addr_lo[32];    /* DWORD 13 */
 659         u8 sge1_r2t_offset[22]; /* DWORD 14 */
 660         u8 rsvd2[9];            /* DWORD 14 */
 661         u8 sge1_last;           /* DWORD 14 */
 662         u8 sge1_len[17];        /* DWORD 15 */
 663         u8 ref_sgl_icd_idx[12]; /* DWORD 15 */
 664         u8 rsvd3[2];            /* DWORD 15 */
 665         u8 sge1_in_ddr;         /* DWORD 15 */
 666
 667 } __packed;
 668
 669 struct wrb_handle *alloc_wrb_handle(struct beiscsi_hba *phba, unsigned int cid);
 670 void
 671 free_mgmt_sgl_handle(struct beiscsi_hba *phba, struct sgl_handle *psgl_handle);
 672
 673 void beiscsi_process_all_cqs(struct work_struct *work);
 674
 675 struct pdu_nop_out {
 676         u32 dw[12];
 677 };
 678
 679 /**
 680  * Pseudo amap definition in which each bit of the actual structure is defined
 681  * as a byte: used to calculate offset/shift/mask of each field
 682  */
 683 struct amap_pdu_nop_out {
 684         u8 opcode[6];           /* opcode 0x00 */
 685         u8 i_bit;               /* I Bit */
 686         u8 x_bit;               /* reserved; should be 0 */
 687         u8 fp_bit_filler1[7];
 688         u8 f_bit;               /* always 1 */
 689         u8 reserved1[16];
 690         u8 ahs_length[8];       /* no AHS */
 691         u8 data_len_hi[8];
 692         u8 data_len_lo[16];     /* DataSegmentLength */
 693         u8 lun[64];
 694         u8 itt[32];             /* initiator id for ping or 0xffffffff */
 695         u8 ttt[32];             /* target id for ping or 0xffffffff */
 696         u8 cmd_sn[32];
 697         u8 exp_stat_sn[32];
 698         u8 reserved5[128];
 699 };
 700
 701 #define PDUBASE_OPCODE_MASK     0x0000003F
 702 #define PDUBASE_DATALENHI_MASK  0x0000FF00
 703 #define PDUBASE_DATALENLO_MASK  0xFFFF0000
 704
 705 struct pdu_base {
 706         u32 dw[16];
 707 } __packed;
 708
 709 /**
 710  * Pseudo amap definition in which each bit of the actual structure is defined
 711  * as a byte: used to calculate offset/shift/mask of each field
 712  */
 713 struct amap_pdu_base {
 714         u8 opcode[6];
 715         u8 i_bit;               /* immediate bit */
 716         u8 x_bit;               /* reserved, always 0 */
 717         u8 reserved1[24];       /* opcode-specific fields */
 718         u8 ahs_length[8];       /* length units is 4 byte words */
 719         u8 data_len_hi[8];
 720         u8 data_len_lo[16];     /* DatasegmentLength */
 721         u8 lun[64];             /* lun or opcode-specific fields */
 722         u8 itt[32];             /* initiator task tag */
 723         u8 reserved4[224];
 724 };
 725
 726 struct iscsi_target_context_update_wrb {
 727         u32 dw[16];
 728 } __packed;
 729
 730 /**
 731  * Pseudo amap definition in which each bit of the actual structure is defined
 732  * as a byte: used to calculate offset/shift/mask of each field
 733  */
 734 struct amap_iscsi_target_context_update_wrb {
 735         u8 lun[14];             /* DWORD 0 */
 736         u8 lt;                  /* DWORD 0 */
 737         u8 invld;               /* DWORD 0 */
 738         u8 wrb_idx[8];          /* DWORD 0 */
 739         u8 dsp;                 /* DWORD 0 */
 740         u8 dmsg;                /* DWORD 0 */
 741         u8 undr_run;            /* DWORD 0 */
 742         u8 over_run;            /* DWORD 0 */
 743         u8 type[4];             /* DWORD 0 */
 744         u8 ptr2nextwrb[8];      /* DWORD 1 */
 745         u8 max_burst_length[19];        /* DWORD 1 */
 746         u8 rsvd0[5];            /* DWORD 1 */
 747         u8 rsvd1[15];           /* DWORD 2 */
 748         u8 max_send_data_segment_length[17];    /* DWORD 2 */
 749         u8 first_burst_length[14];      /* DWORD 3 */
 750         u8 rsvd2[2];            /* DWORD 3 */
 751         u8 tx_wrbindex_drv_msg[8];      /* DWORD 3 */
 752         u8 rsvd3[5];            /* DWORD 3 */
 753         u8 session_state[3];    /* DWORD 3 */
 754         u8 rsvd4[16];           /* DWORD 4 */
 755         u8 tx_jumbo;            /* DWORD 4 */
 756         u8 hde;                 /* DWORD 4 */
 757         u8 dde;                 /* DWORD 4 */
 758         u8 erl[2];              /* DWORD 4 */
 759         u8 domain_id[5];                /* DWORD 4 */
 760         u8 mode;                /* DWORD 4 */
 761         u8 imd;                 /* DWORD 4 */
 762         u8 ir2t;                /* DWORD 4 */
 763         u8 notpredblq[2];       /* DWORD 4 */
 764         u8 compltonack;         /* DWORD 4 */
 765         u8 stat_sn[32];         /* DWORD 5 */
 766         u8 pad_buffer_addr_hi[32];      /* DWORD 6 */
 767         u8 pad_buffer_addr_lo[32];      /* DWORD 7 */
 768         u8 pad_addr_hi[32];     /* DWORD 8 */
 769         u8 pad_addr_lo[32];     /* DWORD 9 */
 770         u8 rsvd5[32];           /* DWORD 10 */
 771         u8 rsvd6[32];           /* DWORD 11 */
 772         u8 rsvd7[32];           /* DWORD 12 */
 773         u8 rsvd8[32];           /* DWORD 13 */
 774         u8 rsvd9[32];           /* DWORD 14 */
 775         u8 rsvd10[32];          /* DWORD 15 */
 776
 777 } __packed;
 778
 779 struct be_ring {
 780         u32 pages;              /* queue size in pages */
 781         u32 id;                 /* queue id assigned by beklib */
 782         u32 num;                /* number of elements in queue */
 783         u32 cidx;               /* consumer index */
 784         u32 pidx;               /* producer index -- not used by most rings */
 785         u32 item_size;          /* size in bytes of one object */
 786
 787         void *va;               /* The virtual address of the ring.  This
 788                                  * should be last to allow 32 & 64 bit debugger
 789                                  * extensions to work.
 790                                  */
 791 };
 792
 793 struct hwi_wrb_context {
 794         struct list_head wrb_handle_list;
 795         struct list_head wrb_handle_drvr_list;
 796         struct wrb_handle **pwrb_handle_base;
 797         struct wrb_handle **pwrb_handle_basestd;
 798         struct iscsi_wrb *plast_wrb;
 799         unsigned short alloc_index;
 800         unsigned short free_index;
 801         unsigned short wrb_handles_available;
 802         unsigned short cid;
 803 };
 804
 805 struct hwi_controller {
 806         struct list_head io_sgl_list;
 807         struct list_head eh_sgl_list;
 808         struct sgl_handle *psgl_handle_base;
 809         unsigned int wrb_mem_index;
 810
 811         struct hwi_wrb_context wrb_context[BE2_MAX_SESSIONS * 2];
 812         struct mcc_wrb *pmcc_wrb_base;
 813         struct be_ring default_pdu_hdr;
 814         struct be_ring default_pdu_data;
 815         struct hwi_context_memory *phwi_ctxt;
 816 };
 817
 818 enum hwh_type_enum {
 819         HWH_TYPE_IO = 1,
 820         HWH_TYPE_LOGOUT = 2,
 821         HWH_TYPE_TMF = 3,
 822         HWH_TYPE_NOP = 4,
 823         HWH_TYPE_IO_RD = 5,
 824         HWH_TYPE_LOGIN = 11,
 825         HWH_TYPE_INVALID = 0xFFFFFFFF
 826 };
 827
 828 struct wrb_handle {
 829         enum hwh_type_enum type;
 830         unsigned short wrb_index;
 831         unsigned short nxt_wrb_index;
 832
 833         struct iscsi_task *pio_handle;
 834         struct iscsi_wrb *pwrb;
 835 };
 836
 837 struct hwi_context_memory {
 838         /* Adaptive interrupt coalescing (AIC) info */
 839         u16 min_eqd;            /* in usecs */
 840         u16 max_eqd;            /* in usecs */
 841         u16 cur_eqd;            /* in usecs */
 842         struct be_eq_obj be_eq[MAX_CPUS];
 843         struct be_queue_info be_cq[MAX_CPUS];
 844
 845         struct be_queue_info be_def_hdrq;
 846         struct be_queue_info be_def_dataq;
 847
 848         struct be_queue_info be_wrbq[BE2_MAX_SESSIONS];
 849         struct be_mcc_wrb_context *pbe_mcc_context;
 850
 851         struct hwi_async_pdu_context *pasync_ctx;
 852 };
 853
 854 /* Logging related definitions */
 855 #define BEISCSI_LOG_INIT        0x0001  /* Initialization events */
 856 #define BEISCSI_LOG_MBOX        0x0002  /* Mailbox Events */
 857 #define BEISCSI_LOG_MISC        0x0004  /* Miscllaneous Events */
 858 #define BEISCSI_LOG_EH          0x0008  /* Error Handler */
 859 #define BEISCSI_LOG_IO          0x0010  /* IO Code Path */
 860 #define BEISCSI_LOG_CONFIG      0x0020  /* CONFIG Code Path */
 861
 862 #define beiscsi_log(phba, level, mask, fmt, arg...) \
 863 do { \
 864         uint32_t log_value = phba->attr_log_enable; \
 865                 if (((mask) & log_value) || (level[1] <= '3')) \
 866                         shost_printk(level, phba->shost, \
 867                                      fmt, __LINE__, ##arg); \
 868 } while (0)
 869
 870 #endif