drivers/net/wireless/ath9k/xmit.c

   1 /*
   2  * Copyright (c) 2008 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #include "core.h"
  18
  19 #define BITS_PER_BYTE           8
  20 #define OFDM_PLCP_BITS          22
  21 #define HT_RC_2_MCS(_rc)        ((_rc) & 0x0f)
  22 #define HT_RC_2_STREAMS(_rc)    ((((_rc) & 0x78) >> 3) + 1)
  23 #define L_STF                   8
  24 #define L_LTF                   8
  25 #define L_SIG                   4
  26 #define HT_SIG                  8
  27 #define HT_STF                  4
  28 #define HT_LTF(_ns)             (4 * (_ns))
  29 #define SYMBOL_TIME(_ns)        ((_ns) << 2) /* ns * 4 us */
  30 #define SYMBOL_TIME_HALFGI(_ns) (((_ns) * 18 + 4) / 5)  /* ns * 3.6 us */
  31 #define NUM_SYMBOLS_PER_USEC(_usec) (_usec >> 2)
  32 #define NUM_SYMBOLS_PER_USEC_HALFGI(_usec) (((_usec*5)-4)/18)
  33
  34 #define OFDM_SIFS_TIME              16
  35
  36 static u32 bits_per_symbol[][2] = {
  37         /* 20MHz 40MHz */
  38         {    26,   54 },     /*  0: BPSK */
  39         {    52,  108 },     /*  1: QPSK 1/2 */
  40         {    78,  162 },     /*  2: QPSK 3/4 */
  41         {   104,  216 },     /*  3: 16-QAM 1/2 */
  42         {   156,  324 },     /*  4: 16-QAM 3/4 */
  43         {   208,  432 },     /*  5: 64-QAM 2/3 */
  44         {   234,  486 },     /*  6: 64-QAM 3/4 */
  45         {   260,  540 },     /*  7: 64-QAM 5/6 */
  46         {    52,  108 },     /*  8: BPSK */
  47         {   104,  216 },     /*  9: QPSK 1/2 */
  48         {   156,  324 },     /* 10: QPSK 3/4 */
  49         {   208,  432 },     /* 11: 16-QAM 1/2 */
  50         {   312,  648 },     /* 12: 16-QAM 3/4 */
  51         {   416,  864 },     /* 13: 64-QAM 2/3 */
  52         {   468,  972 },     /* 14: 64-QAM 3/4 */
  53         {   520, 1080 },     /* 15: 64-QAM 5/6 */
  54 };
  55
  56 #define IS_HT_RATE(_rate)     ((_rate) & 0x80)
  57
  58 /*
  59  * Insert a chain of ath_buf (descriptors) on a txq and
  60  * assume the descriptors are already chained together by caller.
  61  * NB: must be called with txq lock held
  62  */
  63
  64 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
  65                              struct list_head *head)
  66 {
  67         struct ath_hal *ah = sc->sc_ah;
  68         struct ath_buf *bf;
  69
  70         /*
  71          * Insert the frame on the outbound list and
  72          * pass it on to the hardware.
  73          */
  74
  75         if (list_empty(head))
  76                 return;
  77
  78         bf = list_first_entry(head, struct ath_buf, list);
  79
  80         list_splice_tail_init(head, &txq->axq_q);
  81         txq->axq_depth++;
  82         txq->axq_totalqueued++;
  83         txq->axq_linkbuf = list_entry(txq->axq_q.prev, struct ath_buf, list);
  84
  85         DPRINTF(sc, ATH_DBG_QUEUE,
  86                 "qnum: %d, txq depth: %d\n", txq->axq_qnum, txq->axq_depth);
  87
  88         if (txq->axq_link == NULL) {
  89                 ath9k_hw_puttxbuf(ah, txq->axq_qnum, bf->bf_daddr);
  90                 DPRINTF(sc, ATH_DBG_XMIT,
  91                         "TXDP[%u] = %llx (%p)\n",
  92                         txq->axq_qnum, ito64(bf->bf_daddr), bf->bf_desc);
  93         } else {
  94                 *txq->axq_link = bf->bf_daddr;
  95                 DPRINTF(sc, ATH_DBG_XMIT, "link[%u] (%p)=%llx (%p)\n",
  96                         txq->axq_qnum, txq->axq_link,
  97                         ito64(bf->bf_daddr), bf->bf_desc);
  98         }
  99         txq->axq_link = &(bf->bf_lastbf->bf_desc->ds_link);
 100         ath9k_hw_txstart(ah, txq->axq_qnum);
 101 }
 102
 103 static void ath_tx_complete(struct ath_softc *sc, struct sk_buff *skb,
 104                             struct ath_xmit_status *tx_status)
 105 {
 106         struct ieee80211_hw *hw = sc->hw;
 107         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
 108         struct ath_tx_info_priv *tx_info_priv = ATH_TX_INFO_PRIV(tx_info);
 109         int hdrlen, padsize;
 110
 111         DPRINTF(sc, ATH_DBG_XMIT, "TX complete: skb: %p\n", skb);
 112
 113         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK ||
 114             tx_info->flags & IEEE80211_TX_STAT_TX_FILTERED) {
 115                 kfree(tx_info_priv);
 116                 tx_info->rate_driver_data[0] = NULL;
 117         }
 118
 119         if (tx_status->flags & ATH_TX_BAR) {
 120                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU_NO_BACK;
 121                 tx_status->flags &= ~ATH_TX_BAR;
 122         }
 123
 124         if (!(tx_status->flags & (ATH_TX_ERROR | ATH_TX_XRETRY))) {
 125                 /* Frame was ACKed */
 126                 tx_info->flags |= IEEE80211_TX_STAT_ACK;
 127         }
 128
 129         tx_info->status.rates[0].count = tx_status->retries + 1;
 130
 131         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
 132         padsize = hdrlen & 3;
 133         if (padsize && hdrlen >= 24) {
 134                 /*
 135                  * Remove MAC header padding before giving the frame back to
 136                  * mac80211.
 137                  */
 138                 memmove(skb->data + padsize, skb->data, hdrlen);
 139                 skb_pull(skb, padsize);
 140         }
 141
 142         ieee80211_tx_status(hw, skb);
 143 }
 144
 145 /* Check if it's okay to send out aggregates */
 146
 147 static int ath_aggr_query(struct ath_softc *sc, struct ath_node *an, u8 tidno)
 148 {
 149         struct ath_atx_tid *tid;
 150         tid = ATH_AN_2_TID(an, tidno);
 151
 152         if (tid->state & AGGR_ADDBA_COMPLETE ||
 153             tid->state & AGGR_ADDBA_PROGRESS)
 154                 return 1;
 155         else
 156                 return 0;
 157 }
 158
 159 static void ath_get_beaconconfig(struct ath_softc *sc, int if_id,
 160                                  struct ath_beacon_config *conf)
 161 {
 162         struct ieee80211_hw *hw = sc->hw;
 163
 164         /* fill in beacon config data */
 165
 166         conf->beacon_interval = hw->conf.beacon_int;
 167         conf->listen_interval = 100;
 168         conf->dtim_count = 1;
 169         conf->bmiss_timeout = ATH_DEFAULT_BMISS_LIMIT * conf->listen_interval;
 170 }
 171
 172 /* Calculate Atheros packet type from IEEE80211 packet header */
 173
 174 static enum ath9k_pkt_type get_hw_packet_type(struct sk_buff *skb)
 175 {
 176         struct ieee80211_hdr *hdr;
 177         enum ath9k_pkt_type htype;
 178         __le16 fc;
 179
 180         hdr = (struct ieee80211_hdr *)skb->data;
 181         fc = hdr->frame_control;
 182
 183         if (ieee80211_is_beacon(fc))
 184                 htype = ATH9K_PKT_TYPE_BEACON;
 185         else if (ieee80211_is_probe_resp(fc))
 186                 htype = ATH9K_PKT_TYPE_PROBE_RESP;
 187         else if (ieee80211_is_atim(fc))
 188                 htype = ATH9K_PKT_TYPE_ATIM;
 189         else if (ieee80211_is_pspoll(fc))
 190                 htype = ATH9K_PKT_TYPE_PSPOLL;
 191         else
 192                 htype = ATH9K_PKT_TYPE_NORMAL;
 193
 194         return htype;
 195 }
 196
 197 static bool is_pae(struct sk_buff *skb)
 198 {
 199         struct ieee80211_hdr *hdr;
 200         __le16 fc;
 201
 202         hdr = (struct ieee80211_hdr *)skb->data;
 203         fc = hdr->frame_control;
 204
 205         if (ieee80211_is_data(fc)) {
 206                 if (ieee80211_is_nullfunc(fc) ||
 207                     /* Port Access Entity (IEEE 802.1X) */
 208                     (skb->protocol == cpu_to_be16(ETH_P_PAE))) {
 209                         return true;
 210                 }
 211         }
 212
 213         return false;
 214 }
 215
 216 static int get_hw_crypto_keytype(struct sk_buff *skb)
 217 {
 218         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
 219
 220         if (tx_info->control.hw_key) {
 221                 if (tx_info->control.hw_key->alg == ALG_WEP)
 222                         return ATH9K_KEY_TYPE_WEP;
 223                 else if (tx_info->control.hw_key->alg == ALG_TKIP)
 224                         return ATH9K_KEY_TYPE_TKIP;
 225                 else if (tx_info->control.hw_key->alg == ALG_CCMP)
 226                         return ATH9K_KEY_TYPE_AES;
 227         }
 228
 229         return ATH9K_KEY_TYPE_CLEAR;
 230 }
 231
 232 /* Called only when tx aggregation is enabled and HT is supported */
 233
 234 static void assign_aggr_tid_seqno(struct sk_buff *skb,
 235                                   struct ath_buf *bf)
 236 {
 237         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
 238         struct ieee80211_hdr *hdr;
 239         struct ath_node *an;
 240         struct ath_atx_tid *tid;
 241         __le16 fc;
 242         u8 *qc;
 243
 244         if (!tx_info->control.sta)
 245                 return;
 246
 247         an = (struct ath_node *)tx_info->control.sta->drv_priv;
 248         hdr = (struct ieee80211_hdr *)skb->data;
 249         fc = hdr->frame_control;
 250
 251         /* Get tidno */
 252
 253         if (ieee80211_is_data_qos(fc)) {
 254                 qc = ieee80211_get_qos_ctl(hdr);
 255                 bf->bf_tidno = qc[0] & 0xf;
 256         }
 257
 258         /* Get seqno */
 259         /* For HT capable stations, we save tidno for later use.
 260          * We also override seqno set by upper layer with the one
 261          * in tx aggregation state.
 262          *
 263          * If fragmentation is on, the sequence number is
 264          * not overridden, since it has been
 265          * incremented by the fragmentation routine.
 266          *
 267          * FIXME: check if the fragmentation threshold exceeds
 268          * IEEE80211 max.
 269          */
 270         tid = ATH_AN_2_TID(an, bf->bf_tidno);
 271         hdr->seq_ctrl = cpu_to_le16(tid->seq_next <<
 272                         IEEE80211_SEQ_SEQ_SHIFT);
 273         bf->bf_seqno = tid->seq_next;
 274         INCR(tid->seq_next, IEEE80211_SEQ_MAX);
 275 }
 276
 277 static int setup_tx_flags(struct ath_softc *sc, struct sk_buff *skb,
 278                           struct ath_txq *txq)
 279 {
 280         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
 281         int flags = 0;
 282
 283         flags |= ATH9K_TXDESC_CLRDMASK; /* needed for crypto errors */
 284         flags |= ATH9K_TXDESC_INTREQ;
 285
 286         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK)
 287                 flags |= ATH9K_TXDESC_NOACK;
 288         if (tx_info->control.rates[0].flags & IEEE80211_TX_RC_USE_RTS_CTS)
 289                 flags |= ATH9K_TXDESC_RTSENA;
 290
 291         return flags;
 292 }
 293
 294 static struct ath_buf *ath_tx_get_buffer(struct ath_softc *sc)
 295 {
 296         struct ath_buf *bf = NULL;
 297
 298         spin_lock_bh(&sc->tx.txbuflock);
 299
 300         if (unlikely(list_empty(&sc->tx.txbuf))) {
 301                 spin_unlock_bh(&sc->tx.txbuflock);
 302                 return NULL;
 303         }
 304
 305         bf = list_first_entry(&sc->tx.txbuf, struct ath_buf, list);
 306         list_del(&bf->list);
 307
 308         spin_unlock_bh(&sc->tx.txbuflock);
 309
 310         return bf;
 311 }
 312
 313 /* To complete a chain of buffers associated a frame */
 314
 315 static void ath_tx_complete_buf(struct ath_softc *sc,
 316                                 struct ath_buf *bf,
 317                                 struct list_head *bf_q,
 318                                 int txok, int sendbar)
 319 {
 320         struct sk_buff *skb = bf->bf_mpdu;
 321         struct ath_xmit_status tx_status;
 322         unsigned long flags;
 323
 324         /*
 325          * Set retry information.
 326          * NB: Don't use the information in the descriptor, because the frame
 327          * could be software retried.
 328          */
 329         tx_status.retries = bf->bf_retries;
 330         tx_status.flags = 0;
 331
 332         if (sendbar)
 333                 tx_status.flags = ATH_TX_BAR;
 334
 335         if (!txok) {
 336                 tx_status.flags |= ATH_TX_ERROR;
 337
 338                 if (bf_isxretried(bf))
 339                         tx_status.flags |= ATH_TX_XRETRY;
 340         }
 341
 342         /* Unmap this frame */
 343         pci_unmap_single(sc->pdev,
 344                          bf->bf_dmacontext,
 345                          skb->len,
 346                          PCI_DMA_TODEVICE);
 347         /* complete this frame */
 348         ath_tx_complete(sc, skb, &tx_status);
 349
 350         /*
 351          * Return the list of ath_buf of this mpdu to free queue
 352          */
 353         spin_lock_irqsave(&sc->tx.txbuflock, flags);
 354         list_splice_tail_init(bf_q, &sc->tx.txbuf);
 355         spin_unlock_irqrestore(&sc->tx.txbuflock, flags);
 356 }
 357
 358 /*
 359  * queue up a dest/ac pair for tx scheduling
 360  * NB: must be called with txq lock held
 361  */
 362
 363 static void ath_tx_queue_tid(struct ath_txq *txq, struct ath_atx_tid *tid)
 364 {
 365         struct ath_atx_ac *ac = tid->ac;
 366
 367         /*
 368          * if tid is paused, hold off
 369          */
 370         if (tid->paused)
 371                 return;
 372
 373         /*
 374          * add tid to ac atmost once
 375          */
 376         if (tid->sched)
 377                 return;
 378
 379         tid->sched = true;
 380         list_add_tail(&tid->list, &ac->tid_q);
 381
 382         /*
 383          * add node ac to txq atmost once
 384          */
 385         if (ac->sched)
 386                 return;
 387
 388         ac->sched = true;
 389         list_add_tail(&ac->list, &txq->axq_acq);
 390 }
 391
 392 /* pause a tid */
 393
 394 static void ath_tx_pause_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
 395 {
 396         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
 397
 398         spin_lock_bh(&txq->axq_lock);
 399
 400         tid->paused++;
 401
 402         spin_unlock_bh(&txq->axq_lock);
 403 }
 404
 405 /* resume a tid and schedule aggregate */
 406
 407 void ath_tx_resume_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
 408 {
 409         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
 410
 411         ASSERT(tid->paused > 0);
 412         spin_lock_bh(&txq->axq_lock);
 413
 414         tid->paused--;
 415
 416         if (tid->paused > 0)
 417                 goto unlock;
 418
 419         if (list_empty(&tid->buf_q))
 420                 goto unlock;
 421
 422         /*
 423          * Add this TID to scheduler and try to send out aggregates
 424          */
 425         ath_tx_queue_tid(txq, tid);
 426         ath_txq_schedule(sc, txq);
 427 unlock:
 428         spin_unlock_bh(&txq->axq_lock);
 429 }
 430
 431 /* Compute the number of bad frames */
 432
 433 static int ath_tx_num_badfrms(struct ath_softc *sc, struct ath_buf *bf,
 434                               int txok)
 435 {
 436         struct ath_buf *bf_last = bf->bf_lastbf;
 437         struct ath_desc *ds = bf_last->bf_desc;
 438         u16 seq_st = 0;
 439         u32 ba[WME_BA_BMP_SIZE >> 5];
 440         int ba_index;
 441         int nbad = 0;
 442         int isaggr = 0;
 443
 444         if (ds->ds_txstat.ts_flags == ATH9K_TX_SW_ABORTED)
 445                 return 0;
 446
 447         isaggr = bf_isaggr(bf);
 448         if (isaggr) {
 449                 seq_st = ATH_DS_BA_SEQ(ds);
 450                 memcpy(ba, ATH_DS_BA_BITMAP(ds), WME_BA_BMP_SIZE >> 3);
 451         }
 452
 453         while (bf) {
 454                 ba_index = ATH_BA_INDEX(seq_st, bf->bf_seqno);
 455                 if (!txok || (isaggr && !ATH_BA_ISSET(ba, ba_index)))
 456                         nbad++;
 457
 458                 bf = bf->bf_next;
 459         }
 460
 461         return nbad;
 462 }
 463
 464 static void ath_tx_set_retry(struct ath_softc *sc, struct ath_buf *bf)
 465 {
 466         struct sk_buff *skb;
 467         struct ieee80211_hdr *hdr;
 468
 469         bf->bf_state.bf_type |= BUF_RETRY;
 470         bf->bf_retries++;
 471
 472         skb = bf->bf_mpdu;
 473         hdr = (struct ieee80211_hdr *)skb->data;
 474         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_RETRY);
 475 }
 476
 477 /* Update block ack window */
 478
 479 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
 480                               int seqno)
 481 {
 482         int index, cindex;
 483
 484         index  = ATH_BA_INDEX(tid->seq_start, seqno);
 485         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
 486
 487         tid->tx_buf[cindex] = NULL;
 488
 489         while (tid->baw_head != tid->baw_tail && !tid->tx_buf[tid->baw_head]) {
 490                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
 491                 INCR(tid->baw_head, ATH_TID_MAX_BUFS);
 492         }
 493 }
 494
 495 /*
 496  * ath_pkt_dur - compute packet duration (NB: not NAV)
 497  *
 498  * rix - rate index
 499  * pktlen - total bytes (delims + data + fcs + pads + pad delims)
 500  * width  - 0 for 20 MHz, 1 for 40 MHz
 501  * half_gi - to use 4us v/s 3.6 us for symbol time
 502  */
 503 static u32 ath_pkt_duration(struct ath_softc *sc, u8 rix, struct ath_buf *bf,
 504                             int width, int half_gi, bool shortPreamble)
 505 {
 506         struct ath_rate_table *rate_table = sc->cur_rate_table;
 507         u32 nbits, nsymbits, duration, nsymbols;
 508         u8 rc;
 509         int streams, pktlen;
 510
 511         pktlen = bf_isaggr(bf) ? bf->bf_al : bf->bf_frmlen;
 512         rc = rate_table->info[rix].ratecode;
 513
 514         /* for legacy rates, use old function to compute packet duration */
 515         if (!IS_HT_RATE(rc))
 516                 return ath9k_hw_computetxtime(sc->sc_ah, rate_table, pktlen,
 517                                               rix, shortPreamble);
 518
 519         /* find number of symbols: PLCP + data */
 520         nbits = (pktlen << 3) + OFDM_PLCP_BITS;
 521         nsymbits = bits_per_symbol[HT_RC_2_MCS(rc)][width];
 522         nsymbols = (nbits + nsymbits - 1) / nsymbits;
 523
 524         if (!half_gi)
 525                 duration = SYMBOL_TIME(nsymbols);
 526         else
 527                 duration = SYMBOL_TIME_HALFGI(nsymbols);
 528
 529         /* addup duration for legacy/ht training and signal fields */
 530         streams = HT_RC_2_STREAMS(rc);
 531         duration += L_STF + L_LTF + L_SIG + HT_SIG + HT_STF + HT_LTF(streams);
 532
 533         return duration;
 534 }
 535
 536 /* Rate module function to set rate related fields in tx descriptor */
 537
 538 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf)
 539 {
 540         struct ath_hal *ah = sc->sc_ah;
 541         struct ath_rate_table *rt;
 542         struct ath_desc *ds = bf->bf_desc;
 543         struct ath_desc *lastds = bf->bf_lastbf->bf_desc;
 544         struct ath9k_11n_rate_series series[4];
 545         struct sk_buff *skb;
 546         struct ieee80211_tx_info *tx_info;
 547         struct ieee80211_tx_rate *rates;
 548         struct ieee80211_hdr *hdr;
 549         struct ieee80211_hw *hw = sc->hw;
 550         int i, flags, rtsctsena = 0, enable_g_protection = 0;
 551         u32 ctsduration = 0;
 552         u8 rix = 0, cix, ctsrate = 0;
 553         __le16 fc;
 554
 555         memset(series, 0, sizeof(struct ath9k_11n_rate_series) * 4);
 556
 557         skb = (struct sk_buff *)bf->bf_mpdu;
 558         hdr = (struct ieee80211_hdr *)skb->data;
 559         fc = hdr->frame_control;
 560         tx_info = IEEE80211_SKB_CB(skb);
 561         rates = tx_info->control.rates;
 562
 563         if (ieee80211_has_morefrags(fc) ||
 564             (le16_to_cpu(hdr->seq_ctrl) & IEEE80211_SCTL_FRAG)) {
 565                 rates[1].count = rates[2].count = rates[3].count = 0;
 566                 rates[1].idx = rates[2].idx = rates[3].idx = 0;
 567                 rates[0].count = ATH_TXMAXTRY;
 568         }
 569
 570         /* get the cix for the lowest valid rix */
 571         rt = sc->cur_rate_table;
 572         for (i = 3; i >= 0; i--) {
 573                 if (rates[i].count && (rates[i].idx >= 0)) {
 574                         rix = rates[i].idx;
 575                         break;
 576                 }
 577         }
 578
 579         flags = (bf->bf_flags & (ATH9K_TXDESC_RTSENA | ATH9K_TXDESC_CTSENA));
 580         cix = rt->info[rix].ctrl_rate;
 581
 582         /* All protection frames are transmited at 2Mb/s for 802.11g,
 583          * otherwise we transmit them at 1Mb/s */
 584         if (hw->conf.channel->band == IEEE80211_BAND_2GHZ &&
 585           !conf_is_ht(&hw->conf))
 586                 enable_g_protection = 1;
 587
 588         /*
 589          * If 802.11g protection is enabled, determine whether to use RTS/CTS or
 590          * just CTS.  Note that this is only done for OFDM/HT unicast frames.
 591          */
 592         if (sc->sc_protmode != PROT_M_NONE && !(bf->bf_flags & ATH9K_TXDESC_NOACK)
 593             && (rt->info[rix].phy == WLAN_RC_PHY_OFDM ||
 594                 WLAN_RC_PHY_HT(rt->info[rix].phy))) {
 595                 if (sc->sc_protmode == PROT_M_RTSCTS)
 596                         flags = ATH9K_TXDESC_RTSENA;
 597                 else if (sc->sc_protmode == PROT_M_CTSONLY)
 598                         flags = ATH9K_TXDESC_CTSENA;
 599
 600                 cix = rt->info[enable_g_protection].ctrl_rate;
 601                 rtsctsena = 1;
 602         }
 603
 604         /* For 11n, the default behavior is to enable RTS for hw retried frames.
 605          * We enable the global flag here and let rate series flags determine
 606          * which rates will actually use RTS.
 607          */
 608         if ((ah->ah_caps.hw_caps & ATH9K_HW_CAP_HT) && bf_isdata(bf)) {
 609                 /* 802.11g protection not needed, use our default behavior */
 610                 if (!rtsctsena)
 611                         flags = ATH9K_TXDESC_RTSENA;
 612         }
 613
 614         /* Set protection if aggregate protection on */
 615         if (sc->sc_config.ath_aggr_prot &&
 616             (!bf_isaggr(bf) || (bf_isaggr(bf) && bf->bf_al < 8192))) {
 617                 flags = ATH9K_TXDESC_RTSENA;
 618                 cix = rt->info[enable_g_protection].ctrl_rate;
 619                 rtsctsena = 1;
 620         }
 621
 622         /* For AR5416 - RTS cannot be followed by a frame larger than 8K */
 623         if (bf_isaggr(bf) && (bf->bf_al > ah->ah_caps.rts_aggr_limit))
 624                 flags &= ~(ATH9K_TXDESC_RTSENA);
 625
 626         /*
 627          * CTS transmit rate is derived from the transmit rate by looking in the
 628          * h/w rate table.  We must also factor in whether or not a short
 629          * preamble is to be used. NB: cix is set above where RTS/CTS is enabled
 630          */
 631         ctsrate = rt->info[cix].ratecode |
 632                 (bf_isshpreamble(bf) ? rt->info[cix].short_preamble : 0);
 633
 634         for (i = 0; i < 4; i++) {
 635                 if (!rates[i].count || (rates[i].idx < 0))
 636                         continue;
 637
 638                 rix = rates[i].idx;
 639
 640                 series[i].Rate = rt->info[rix].ratecode |
 641                         (bf_isshpreamble(bf) ? rt->info[rix].short_preamble : 0);
 642
 643                 series[i].Tries = rates[i].count;
 644
 645                 series[i].RateFlags = (
 646                         (rates[i].flags & IEEE80211_TX_RC_USE_RTS_CTS) ?
 647                                 ATH9K_RATESERIES_RTS_CTS : 0) |
 648                         ((rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ?
 649                                 ATH9K_RATESERIES_2040 : 0) |
 650                         ((rates[i].flags & IEEE80211_TX_RC_SHORT_GI) ?
 651                                 ATH9K_RATESERIES_HALFGI : 0);
 652
 653                 series[i].PktDuration = ath_pkt_duration(sc, rix, bf,
 654                          (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH) != 0,
 655                          (rates[i].flags & IEEE80211_TX_RC_SHORT_GI),
 656                          bf_isshpreamble(bf));
 657
 658                 series[i].ChSel = sc->sc_tx_chainmask;
 659
 660                 if (rtsctsena)
 661                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
 662         }
 663
 664         /* set dur_update_en for l-sig computation except for PS-Poll frames */
 665         ath9k_hw_set11n_ratescenario(ah, ds, lastds, !bf_ispspoll(bf),
 666                                      ctsrate, ctsduration,
 667                                      series, 4, flags);
 668
 669         if (sc->sc_config.ath_aggr_prot && flags)
 670                 ath9k_hw_set11n_burstduration(ah, ds, 8192);
 671 }
 672
 673 /*
 674  * Function to send a normal HT (non-AMPDU) frame
 675  * NB: must be called with txq lock held
 676  */
 677 static int ath_tx_send_normal(struct ath_softc *sc,
 678                               struct ath_txq *txq,
 679                               struct ath_atx_tid *tid,
 680                               struct list_head *bf_head)
 681 {
 682         struct ath_buf *bf;
 683
 684         BUG_ON(list_empty(bf_head));
 685
 686         bf = list_first_entry(bf_head, struct ath_buf, list);
 687         bf->bf_state.bf_type &= ~BUF_AMPDU; /* regular HT frame */
 688
 689         /* update starting sequence number for subsequent ADDBA request */
 690         INCR(tid->seq_start, IEEE80211_SEQ_MAX);
 691
 692         /* Queue to h/w without aggregation */
 693         bf->bf_nframes = 1;
 694         bf->bf_lastbf = bf->bf_lastfrm; /* one single frame */
 695         ath_buf_set_rate(sc, bf);
 696         ath_tx_txqaddbuf(sc, txq, bf_head);
 697
 698         return 0;
 699 }
 700
 701 /* flush tid's software queue and send frames as non-ampdu's */
 702
 703 static void ath_tx_flush_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
 704 {
 705         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
 706         struct ath_buf *bf;
 707         struct list_head bf_head;
 708         INIT_LIST_HEAD(&bf_head);
 709
 710         ASSERT(tid->paused > 0);
 711         spin_lock_bh(&txq->axq_lock);
 712
 713         tid->paused--;
 714
 715         if (tid->paused > 0) {
 716                 spin_unlock_bh(&txq->axq_lock);
 717                 return;
 718         }
 719
 720         while (!list_empty(&tid->buf_q)) {
 721                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
 722                 ASSERT(!bf_isretried(bf));
 723                 list_cut_position(&bf_head, &tid->buf_q, &bf->bf_lastfrm->list);
 724                 ath_tx_send_normal(sc, txq, tid, &bf_head);
 725         }
 726
 727         spin_unlock_bh(&txq->axq_lock);
 728 }
 729
 730 /* Completion routine of an aggregate */
 731
 732 static void ath_tx_complete_aggr_rifs(struct ath_softc *sc,
 733                                       struct ath_txq *txq,
 734                                       struct ath_buf *bf,
 735                                       struct list_head *bf_q,
 736                                       int txok)
 737 {
 738         struct ath_node *an = NULL;
 739         struct sk_buff *skb;
 740         struct ieee80211_tx_info *tx_info;
 741         struct ath_atx_tid *tid = NULL;
 742         struct ath_buf *bf_last = bf->bf_lastbf;
 743         struct ath_desc *ds = bf_last->bf_desc;
 744         struct ath_buf *bf_next, *bf_lastq = NULL;
 745         struct list_head bf_head, bf_pending;
 746         u16 seq_st = 0;
 747         u32 ba[WME_BA_BMP_SIZE >> 5];
 748         int isaggr, txfail, txpending, sendbar = 0, needreset = 0;
 749
 750         skb = (struct sk_buff *)bf->bf_mpdu;
 751         tx_info = IEEE80211_SKB_CB(skb);
 752
 753         if (tx_info->control.sta) {
 754                 an = (struct ath_node *)tx_info->control.sta->drv_priv;
 755                 tid = ATH_AN_2_TID(an, bf->bf_tidno);
 756         }
 757
 758         isaggr = bf_isaggr(bf);
 759         if (isaggr) {
 760                 if (txok) {
 761                         if (ATH_DS_TX_BA(ds)) {
 762                                 /*
 763                                  * extract starting sequence and
 764                                  * block-ack bitmap
 765                                  */
 766                                 seq_st = ATH_DS_BA_SEQ(ds);
 767                                 memcpy(ba,
 768                                         ATH_DS_BA_BITMAP(ds),
 769                                         WME_BA_BMP_SIZE >> 3);
 770                         } else {
 771                                 memset(ba, 0, WME_BA_BMP_SIZE >> 3);
 772
 773                                 /*
 774                                  * AR5416 can become deaf/mute when BA
 775                                  * issue happens. Chip needs to be reset.
 776                                  * But AP code may have sychronization issues
 777                                  * when perform internal reset in this routine.
 778                                  * Only enable reset in STA mode for now.
 779                                  */
 780                                 if (sc->sc_ah->ah_opmode ==
 781                                             NL80211_IFTYPE_STATION)
 782                                         needreset = 1;
 783                         }
 784                 } else {
 785                         memset(ba, 0, WME_BA_BMP_SIZE >> 3);
 786                 }
 787         }
 788
 789         INIT_LIST_HEAD(&bf_pending);
 790         INIT_LIST_HEAD(&bf_head);
 791
 792         while (bf) {
 793                 txfail = txpending = 0;
 794                 bf_next = bf->bf_next;
 795
 796                 if (ATH_BA_ISSET(ba, ATH_BA_INDEX(seq_st, bf->bf_seqno))) {
 797                         /* transmit completion, subframe is
 798                          * acked by block ack */
 799                 } else if (!isaggr && txok) {
 800                         /* transmit completion */
 801                 } else {
 802
 803                         if (!(tid->state & AGGR_CLEANUP) &&
 804                             ds->ds_txstat.ts_flags != ATH9K_TX_SW_ABORTED) {
 805                                 if (bf->bf_retries < ATH_MAX_SW_RETRIES) {
 806                                         ath_tx_set_retry(sc, bf);
 807                                         txpending = 1;
 808                                 } else {
 809                                         bf->bf_state.bf_type |= BUF_XRETRY;
 810                                         txfail = 1;
 811                                         sendbar = 1;
 812                                 }
 813                         } else {
 814                                 /*
 815                                  * cleanup in progress, just fail
 816                                  * the un-acked sub-frames
 817                                  */
 818                                 txfail = 1;
 819                         }
 820                 }
 821                 /*
 822                  * Remove ath_buf's of this sub-frame from aggregate queue.
 823                  */
 824                 if (bf_next == NULL) {  /* last subframe in the aggregate */
 825                         ASSERT(bf->bf_lastfrm == bf_last);
 826
 827                         /*
 828                          * The last descriptor of the last sub frame could be
 829                          * a holding descriptor for h/w. If that's the case,
 830                          * bf->bf_lastfrm won't be in the bf_q.
 831                          * Make sure we handle bf_q properly here.
 832                          */
 833
 834                         if (!list_empty(bf_q)) {
 835                                 bf_lastq = list_entry(bf_q->prev,
 836                                         struct ath_buf, list);
 837                                 list_cut_position(&bf_head,
 838                                         bf_q, &bf_lastq->list);
 839                         } else {
 840                                 /*
 841                                  * XXX: if the last subframe only has one
 842                                  * descriptor which is also being used as
 843                                  * a holding descriptor. Then the ath_buf
 844                                  * is not in the bf_q at all.
 845                                  */
 846                                 INIT_LIST_HEAD(&bf_head);
 847                         }
 848                 } else {
 849                         ASSERT(!list_empty(bf_q));
 850                         list_cut_position(&bf_head,
 851                                 bf_q, &bf->bf_lastfrm->list);
 852                 }
 853
 854                 if (!txpending) {
 855                         /*
 856                          * complete the acked-ones/xretried ones; update
 857                          * block-ack window
 858                          */
 859                         spin_lock_bh(&txq->axq_lock);
 860                         ath_tx_update_baw(sc, tid, bf->bf_seqno);
 861                         spin_unlock_bh(&txq->axq_lock);
 862
 863                         /* complete this sub-frame */
 864                         ath_tx_complete_buf(sc, bf, &bf_head, !txfail, sendbar);
 865                 } else {
 866                         /*
 867                          * retry the un-acked ones
 868                          */
 869                         /*
 870                          * XXX: if the last descriptor is holding descriptor,
 871                          * in order to requeue the frame to software queue, we
 872                          * need to allocate a new descriptor and
 873                          * copy the content of holding descriptor to it.
 874                          */
 875                         if (bf->bf_next == NULL &&
 876                             bf_last->bf_status & ATH_BUFSTATUS_STALE) {
 877                                 struct ath_buf *tbf;
 878
 879                                 /* allocate new descriptor */
 880                                 spin_lock_bh(&sc->tx.txbuflock);
 881                                 ASSERT(!list_empty((&sc->tx.txbuf)));
 882                                 tbf = list_first_entry(&sc->tx.txbuf,
 883                                                 struct ath_buf, list);
 884                                 list_del(&tbf->list);
 885                                 spin_unlock_bh(&sc->tx.txbuflock);
 886
 887                                 ATH_TXBUF_RESET(tbf);
 888
 889                                 /* copy descriptor content */
 890                                 tbf->bf_mpdu = bf_last->bf_mpdu;
 891                                 tbf->bf_buf_addr = bf_last->bf_buf_addr;
 892                                 *(tbf->bf_desc) = *(bf_last->bf_desc);
 893
 894                                 /* link it to the frame */
 895                                 if (bf_lastq) {
 896                                         bf_lastq->bf_desc->ds_link =
 897                                                 tbf->bf_daddr;
 898                                         bf->bf_lastfrm = tbf;
 899                                         ath9k_hw_cleartxdesc(sc->sc_ah,
 900                                                 bf->bf_lastfrm->bf_desc);
 901                                 } else {
 902                                         tbf->bf_state = bf_last->bf_state;
 903                                         tbf->bf_lastfrm = tbf;
 904                                         ath9k_hw_cleartxdesc(sc->sc_ah,
 905                                                 tbf->bf_lastfrm->bf_desc);
 906
 907                                         /* copy the DMA context */
 908                                         tbf->bf_dmacontext =
 909                                                 bf_last->bf_dmacontext;
 910                                 }
 911                                 list_add_tail(&tbf->list, &bf_head);
 912                         } else {
 913                                 /*
 914                                  * Clear descriptor status words for
 915                                  * software retry
 916                                  */
 917                                 ath9k_hw_cleartxdesc(sc->sc_ah,
 918                                                      bf->bf_lastfrm->bf_desc);
 919                         }
 920
 921                         /*
 922                          * Put this buffer to the temporary pending
 923                          * queue to retain ordering
 924                          */
 925                         list_splice_tail_init(&bf_head, &bf_pending);
 926                 }
 927
 928                 bf = bf_next;
 929         }
 930
 931         if (tid->state & AGGR_CLEANUP) {
 932                 /* check to see if we're done with cleaning the h/w queue */
 933                 spin_lock_bh(&txq->axq_lock);
 934
 935                 if (tid->baw_head == tid->baw_tail) {
 936                         tid->state &= ~AGGR_ADDBA_COMPLETE;
 937                         tid->addba_exchangeattempts = 0;
 938                         spin_unlock_bh(&txq->axq_lock);
 939
 940                         tid->state &= ~AGGR_CLEANUP;
 941
 942                         /* send buffered frames as singles */
 943                         ath_tx_flush_tid(sc, tid);
 944                 } else
 945                         spin_unlock_bh(&txq->axq_lock);
 946
 947                 return;
 948         }
 949
 950         /*
 951          * prepend un-acked frames to the beginning of the pending frame queue
 952          */
 953         if (!list_empty(&bf_pending)) {
 954                 spin_lock_bh(&txq->axq_lock);
 955                 /* Note: we _prepend_, we _do_not_ at to
 956                  * the end of the queue ! */
 957                 list_splice(&bf_pending, &tid->buf_q);
 958                 ath_tx_queue_tid(txq, tid);
 959                 spin_unlock_bh(&txq->axq_lock);
 960         }
 961
 962         if (needreset)
 963                 ath_reset(sc, false);
 964
 965         return;
 966 }
 967
 968 static void ath_tx_rc_status(struct ath_buf *bf, struct ath_desc *ds, int nbad)
 969 {
 970         struct sk_buff *skb = (struct sk_buff *)bf->bf_mpdu;
 971         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
 972         struct ath_tx_info_priv *tx_info_priv = ATH_TX_INFO_PRIV(tx_info);
 973
 974         tx_info_priv->update_rc = false;
 975         if (ds->ds_txstat.ts_status & ATH9K_TXERR_FILT)
 976                 tx_info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
 977
 978         if ((ds->ds_txstat.ts_status & ATH9K_TXERR_FILT) == 0 &&
 979             (bf->bf_flags & ATH9K_TXDESC_NOACK) == 0) {
 980                 if (bf_isdata(bf)) {
 981                         memcpy(&tx_info_priv->tx, &ds->ds_txstat,
 982                                sizeof(tx_info_priv->tx));
 983                         tx_info_priv->n_frames = bf->bf_nframes;
 984                         tx_info_priv->n_bad_frames = nbad;
 985                         tx_info_priv->update_rc = true;
 986                 }
 987         }
 988 }
 989
 990 /* Process completed xmit descriptors from the specified queue */
 991
 992 static void ath_tx_processq(struct ath_softc *sc, struct ath_txq *txq)
 993 {
 994         struct ath_hal *ah = sc->sc_ah;
 995         struct ath_buf *bf, *lastbf, *bf_held = NULL;
 996         struct list_head bf_head;
 997         struct ath_desc *ds;
 998         int txok, nbad = 0;
 999         int status;
1000
1001         DPRINTF(sc, ATH_DBG_QUEUE, "tx queue %d (%x), link %p\n",
1002                 txq->axq_qnum, ath9k_hw_gettxbuf(sc->sc_ah, txq->axq_qnum),
1003                 txq->axq_link);
1004
1005         for (;;) {
1006                 spin_lock_bh(&txq->axq_lock);
1007                 if (list_empty(&txq->axq_q)) {
1008                         txq->axq_link = NULL;
1009                         txq->axq_linkbuf = NULL;
1010                         spin_unlock_bh(&txq->axq_lock);
1011                         break;
1012                 }
1013                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
1014
1015                 /*
1016                  * There is a race condition that a BH gets scheduled
1017                  * after sw writes TxE and before hw re-load the last
1018                  * descriptor to get the newly chained one.
1019                  * Software must keep the last DONE descriptor as a
1020                  * holding descriptor - software does so by marking
1021                  * it with the STALE flag.
1022                  */
1023                 bf_held = NULL;
1024                 if (bf->bf_status & ATH_BUFSTATUS_STALE) {
1025                         bf_held = bf;
1026                         if (list_is_last(&bf_held->list, &txq->axq_q)) {
1027                                 /* FIXME:
1028                                  * The holding descriptor is the last
1029                                  * descriptor in queue. It's safe to remove
1030                                  * the last holding descriptor in BH context.
1031                                  */
1032                                 spin_unlock_bh(&txq->axq_lock);
1033                                 break;
1034                         } else {
1035                                 /* Lets work with the next buffer now */
1036                                 bf = list_entry(bf_held->list.next,
1037                                         struct ath_buf, list);
1038                         }
1039                 }
1040
1041                 lastbf = bf->bf_lastbf;
1042                 ds = lastbf->bf_desc;    /* NB: last decriptor */
1043
1044                 status = ath9k_hw_txprocdesc(ah, ds);
1045                 if (status == -EINPROGRESS) {
1046                         spin_unlock_bh(&txq->axq_lock);
1047                         break;
1048                 }
1049                 if (bf->bf_desc == txq->axq_lastdsWithCTS)
1050                         txq->axq_lastdsWithCTS = NULL;
1051                 if (ds == txq->axq_gatingds)
1052                         txq->axq_gatingds = NULL;
1053
1054                 /*
1055                  * Remove ath_buf's of the same transmit unit from txq,
1056                  * however leave the last descriptor back as the holding
1057                  * descriptor for hw.
1058                  */
1059                 lastbf->bf_status |= ATH_BUFSTATUS_STALE;
1060                 INIT_LIST_HEAD(&bf_head);
1061
1062                 if (!list_is_singular(&lastbf->list))
1063                         list_cut_position(&bf_head,
1064                                 &txq->axq_q, lastbf->list.prev);
1065
1066                 txq->axq_depth--;
1067
1068                 if (bf_isaggr(bf))
1069                         txq->axq_aggr_depth--;
1070
1071                 txok = (ds->ds_txstat.ts_status == 0);
1072
1073                 spin_unlock_bh(&txq->axq_lock);
1074
1075                 if (bf_held) {
1076                         list_del(&bf_held->list);
1077                         spin_lock_bh(&sc->tx.txbuflock);
1078                         list_add_tail(&bf_held->list, &sc->tx.txbuf);
1079                         spin_unlock_bh(&sc->tx.txbuflock);
1080                 }
1081
1082                 if (!bf_isampdu(bf)) {
1083                         /*
1084                          * This frame is sent out as a single frame.
1085                          * Use hardware retry status for this frame.
1086                          */
1087                         bf->bf_retries = ds->ds_txstat.ts_longretry;
1088                         if (ds->ds_txstat.ts_status & ATH9K_TXERR_XRETRY)
1089                                 bf->bf_state.bf_type |= BUF_XRETRY;
1090                         nbad = 0;
1091                 } else {
1092                         nbad = ath_tx_num_badfrms(sc, bf, txok);
1093                 }
1094
1095                 ath_tx_rc_status(bf, ds, nbad);
1096
1097                 /*
1098                  * Complete this transmit unit
1099                  */
1100                 if (bf_isampdu(bf))
1101                         ath_tx_complete_aggr_rifs(sc, txq, bf, &bf_head, txok);
1102                 else
1103                         ath_tx_complete_buf(sc, bf, &bf_head, txok, 0);
1104
1105                 /* Wake up mac80211 queue */
1106
1107                 spin_lock_bh(&txq->axq_lock);
1108                 if (txq->stopped && ath_txq_depth(sc, txq->axq_qnum) <=
1109                                 (ATH_TXBUF - 20)) {
1110                         int qnum;
1111                         qnum = ath_get_mac80211_qnum(txq->axq_qnum, sc);
1112                         if (qnum != -1) {
1113                                 ieee80211_wake_queue(sc->hw, qnum);
1114                                 txq->stopped = 0;
1115                         }
1116
1117                 }
1118
1119                 /*
1120                  * schedule any pending packets if aggregation is enabled
1121                  */
1122                 if (sc->sc_flags & SC_OP_TXAGGR)
1123                         ath_txq_schedule(sc, txq);
1124                 spin_unlock_bh(&txq->axq_lock);
1125         }
1126 }
1127
1128 static void ath_tx_stopdma(struct ath_softc *sc, struct ath_txq *txq)
1129 {
1130         struct ath_hal *ah = sc->sc_ah;
1131
1132         (void) ath9k_hw_stoptxdma(ah, txq->axq_qnum);
1133         DPRINTF(sc, ATH_DBG_XMIT, "tx queue [%u] %x, link %p\n",
1134                 txq->axq_qnum, ath9k_hw_gettxbuf(ah, txq->axq_qnum),
1135                 txq->axq_link);
1136 }
1137
1138 /* Drain only the data queues */
1139
1140 static void ath_drain_txdataq(struct ath_softc *sc, bool retry_tx)
1141 {
1142         struct ath_hal *ah = sc->sc_ah;
1143         int i, npend = 0;
1144
1145         if (!(sc->sc_flags & SC_OP_INVALID)) {
1146                 for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1147                         if (ATH_TXQ_SETUP(sc, i)) {
1148                                 ath_tx_stopdma(sc, &sc->tx.txq[i]);
1149                                 /* The TxDMA may not really be stopped.
1150                                  * Double check the hal tx pending count */
1151                                 npend += ath9k_hw_numtxpending(ah,
1152                                                        sc->tx.txq[i].axq_qnum);
1153                         }
1154                 }
1155         }
1156
1157         if (npend) {
1158                 int r;
1159                 /* TxDMA not stopped, reset the hal */
1160                 DPRINTF(sc, ATH_DBG_XMIT, "Unable to stop TxDMA. Reset HAL!\n");
1161
1162                 spin_lock_bh(&sc->sc_resetlock);
1163                 r = ath9k_hw_reset(ah, sc->sc_ah->ah_curchan, true);
1164                 if (r)
1165                         DPRINTF(sc, ATH_DBG_FATAL,
1166                                 "Unable to reset hardware; reset status %u\n",
1167                                 r);
1168                 spin_unlock_bh(&sc->sc_resetlock);
1169         }
1170
1171         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1172                 if (ATH_TXQ_SETUP(sc, i))
1173                         ath_tx_draintxq(sc, &sc->tx.txq[i], retry_tx);
1174         }
1175 }
1176
1177 /* Add a sub-frame to block ack window */
1178
1179 static void ath_tx_addto_baw(struct ath_softc *sc,
1180                              struct ath_atx_tid *tid,
1181                              struct ath_buf *bf)
1182 {
1183         int index, cindex;
1184
1185         if (bf_isretried(bf))
1186                 return;
1187
1188         index  = ATH_BA_INDEX(tid->seq_start, bf->bf_seqno);
1189         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
1190
1191         ASSERT(tid->tx_buf[cindex] == NULL);
1192         tid->tx_buf[cindex] = bf;
1193
1194         if (index >= ((tid->baw_tail - tid->baw_head) &
1195                 (ATH_TID_MAX_BUFS - 1))) {
1196                 tid->baw_tail = cindex;
1197                 INCR(tid->baw_tail, ATH_TID_MAX_BUFS);
1198         }
1199 }
1200
1201 /*
1202  * Function to send an A-MPDU
1203  * NB: must be called with txq lock held
1204  */
1205 static int ath_tx_send_ampdu(struct ath_softc *sc,
1206                              struct ath_atx_tid *tid,
1207                              struct list_head *bf_head,
1208                              struct ath_tx_control *txctl)
1209 {
1210         struct ath_buf *bf;
1211
1212         BUG_ON(list_empty(bf_head));
1213
1214         bf = list_first_entry(bf_head, struct ath_buf, list);
1215         bf->bf_state.bf_type |= BUF_AMPDU;
1216
1217         /*
1218          * Do not queue to h/w when any of the following conditions is true:
1219          * - there are pending frames in software queue
1220          * - the TID is currently paused for ADDBA/BAR request
1221          * - seqno is not within block-ack window
1222          * - h/w queue depth exceeds low water mark
1223          */
1224         if (!list_empty(&tid->buf_q) || tid->paused ||
1225             !BAW_WITHIN(tid->seq_start, tid->baw_size, bf->bf_seqno) ||
1226             txctl->txq->axq_depth >= ATH_AGGR_MIN_QDEPTH) {
1227                 /*
1228                  * Add this frame to software queue for scheduling later
1229                  * for aggregation.
1230                  */
1231                 list_splice_tail_init(bf_head, &tid->buf_q);
1232                 ath_tx_queue_tid(txctl->txq, tid);
1233                 return 0;
1234         }
1235
1236         /* Add sub-frame to BAW */
1237         ath_tx_addto_baw(sc, tid, bf);
1238
1239         /* Queue to h/w without aggregation */
1240         bf->bf_nframes = 1;
1241         bf->bf_lastbf = bf->bf_lastfrm; /* one single frame */
1242         ath_buf_set_rate(sc, bf);
1243         ath_tx_txqaddbuf(sc, txctl->txq, bf_head);
1244
1245         return 0;
1246 }
1247
1248 /*
1249  * looks up the rate
1250  * returns aggr limit based on lowest of the rates
1251  */
1252 static u32 ath_lookup_rate(struct ath_softc *sc,
1253                            struct ath_buf *bf,
1254                            struct ath_atx_tid *tid)
1255 {
1256         struct ath_rate_table *rate_table = sc->cur_rate_table;
1257         struct sk_buff *skb;
1258         struct ieee80211_tx_info *tx_info;
1259         struct ieee80211_tx_rate *rates;
1260         struct ath_tx_info_priv *tx_info_priv;
1261         u32 max_4ms_framelen, frame_length;
1262         u16 aggr_limit, legacy = 0, maxampdu;
1263         int i;
1264
1265         skb = (struct sk_buff *)bf->bf_mpdu;
1266         tx_info = IEEE80211_SKB_CB(skb);
1267         rates = tx_info->control.rates;
1268         tx_info_priv =
1269                 (struct ath_tx_info_priv *)tx_info->rate_driver_data[0];
1270
1271         /*
1272          * Find the lowest frame length among the rate series that will have a
1273          * 4ms transmit duration.
1274          * TODO - TXOP limit needs to be considered.
1275          */
1276         max_4ms_framelen = ATH_AMPDU_LIMIT_MAX;
1277
1278         for (i = 0; i < 4; i++) {
1279                 if (rates[i].count) {
1280                         if (!WLAN_RC_PHY_HT(rate_table->info[rates[i].idx].phy)) {
1281                                 legacy = 1;
1282                                 break;
1283                         }
1284
1285                         frame_length =
1286                                 rate_table->info[rates[i].idx].max_4ms_framelen;
1287                         max_4ms_framelen = min(max_4ms_framelen, frame_length);
1288                 }
1289         }
1290
1291         /*
1292          * limit aggregate size by the minimum rate if rate selected is
1293          * not a probe rate, if rate selected is a probe rate then
1294          * avoid aggregation of this packet.
1295          */
1296         if (tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE || legacy)
1297                 return 0;
1298
1299         aggr_limit = min(max_4ms_framelen,
1300                 (u32)ATH_AMPDU_LIMIT_DEFAULT);
1301
1302         /*
1303          * h/w can accept aggregates upto 16 bit lengths (65535).
1304          * The IE, however can hold upto 65536, which shows up here
1305          * as zero. Ignore 65536 since we  are constrained by hw.
1306          */
1307         maxampdu = tid->an->maxampdu;
1308         if (maxampdu)
1309                 aggr_limit = min(aggr_limit, maxampdu);
1310
1311         return aggr_limit;
1312 }
1313
1314 /*
1315  * returns the number of delimiters to be added to
1316  * meet the minimum required mpdudensity.
1317  * caller should make sure that the rate is  HT rate .
1318  */
1319 static int ath_compute_num_delims(struct ath_softc *sc,
1320                                   struct ath_atx_tid *tid,
1321                                   struct ath_buf *bf,
1322                                   u16 frmlen)
1323 {
1324         struct ath_rate_table *rt = sc->cur_rate_table;
1325         struct sk_buff *skb = bf->bf_mpdu;
1326         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1327         u32 nsymbits, nsymbols, mpdudensity;
1328         u16 minlen;
1329         u8 rc, flags, rix;
1330         int width, half_gi, ndelim, mindelim;
1331
1332         /* Select standard number of delimiters based on frame length alone */
1333         ndelim = ATH_AGGR_GET_NDELIM(frmlen);
1334
1335         /*
1336          * If encryption enabled, hardware requires some more padding between
1337          * subframes.
1338          * TODO - this could be improved to be dependent on the rate.
1339          *      The hardware can keep up at lower rates, but not higher rates
1340          */
1341         if (bf->bf_keytype != ATH9K_KEY_TYPE_CLEAR)
1342                 ndelim += ATH_AGGR_ENCRYPTDELIM;
1343
1344         /*
1345          * Convert desired mpdu density from microeconds to bytes based
1346          * on highest rate in rate series (i.e. first rate) to determine
1347          * required minimum length for subframe. Take into account
1348          * whether high rate is 20 or 40Mhz and half or full GI.
1349          */
1350         mpdudensity = tid->an->mpdudensity;
1351
1352         /*
1353          * If there is no mpdu density restriction, no further calculation
1354          * is needed.
1355          */
1356         if (mpdudensity == 0)
1357                 return ndelim;
1358
1359         rix = tx_info->control.rates[0].idx;
1360         flags = tx_info->control.rates[0].flags;
1361         rc = rt->info[rix].ratecode;
1362         width = (flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ? 1 : 0;
1363         half_gi = (flags & IEEE80211_TX_RC_SHORT_GI) ? 1 : 0;
1364
1365         if (half_gi)
1366                 nsymbols = NUM_SYMBOLS_PER_USEC_HALFGI(mpdudensity);
1367         else
1368                 nsymbols = NUM_SYMBOLS_PER_USEC(mpdudensity);
1369
1370         if (nsymbols == 0)
1371                 nsymbols = 1;
1372
1373         nsymbits = bits_per_symbol[HT_RC_2_MCS(rc)][width];
1374         minlen = (nsymbols * nsymbits) / BITS_PER_BYTE;
1375
1376         /* Is frame shorter than required minimum length? */
1377         if (frmlen < minlen) {
1378                 /* Get the minimum number of delimiters required. */
1379                 mindelim = (minlen - frmlen) / ATH_AGGR_DELIM_SZ;
1380                 ndelim = max(mindelim, ndelim);
1381         }
1382
1383         return ndelim;
1384 }
1385
1386 /*
1387  * For aggregation from software buffer queue.
1388  * NB: must be called with txq lock held
1389  */
1390 static enum ATH_AGGR_STATUS ath_tx_form_aggr(struct ath_softc *sc,
1391                                         struct ath_atx_tid *tid,
1392                                         struct list_head *bf_q,
1393                                         struct ath_buf **bf_last,
1394                                         struct aggr_rifs_param *param,
1395                                         int *prev_frames)
1396 {
1397 #define PADBYTES(_len) ((4 - ((_len) % 4)) % 4)
1398         struct ath_buf *bf, *tbf, *bf_first, *bf_prev = NULL;
1399         struct list_head bf_head;
1400         int rl = 0, nframes = 0, ndelim;
1401         u16 aggr_limit = 0, al = 0, bpad = 0,
1402                 al_delta, h_baw = tid->baw_size / 2;
1403         enum ATH_AGGR_STATUS status = ATH_AGGR_DONE;
1404         int prev_al = 0;
1405         INIT_LIST_HEAD(&bf_head);
1406
1407         BUG_ON(list_empty(&tid->buf_q));
1408
1409         bf_first = list_first_entry(&tid->buf_q, struct ath_buf, list);
1410
1411         do {
1412                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
1413
1414                 /*
1415                  * do not step over block-ack window
1416                  */
1417                 if (!BAW_WITHIN(tid->seq_start, tid->baw_size, bf->bf_seqno)) {
1418                         status = ATH_AGGR_BAW_CLOSED;
1419                         break;
1420                 }
1421
1422                 if (!rl) {
1423                         aggr_limit = ath_lookup_rate(sc, bf, tid);
1424                         rl = 1;
1425                 }
1426
1427                 /*
1428                  * do not exceed aggregation limit
1429                  */
1430                 al_delta = ATH_AGGR_DELIM_SZ + bf->bf_frmlen;
1431
1432                 if (nframes && (aggr_limit <
1433                         (al + bpad + al_delta + prev_al))) {
1434                         status = ATH_AGGR_LIMITED;
1435                         break;
1436                 }
1437
1438                 /*
1439                  * do not exceed subframe limit
1440                  */
1441                 if ((nframes + *prev_frames) >=
1442                     min((int)h_baw, ATH_AMPDU_SUBFRAME_DEFAULT)) {
1443                         status = ATH_AGGR_LIMITED;
1444                         break;
1445                 }
1446
1447                 /*
1448                  * add padding for previous frame to aggregation length
1449                  */
1450                 al += bpad + al_delta;
1451
1452                 /*
1453                  * Get the delimiters needed to meet the MPDU
1454                  * density for this node.
1455                  */
1456                 ndelim = ath_compute_num_delims(sc, tid, bf_first, bf->bf_frmlen);
1457
1458                 bpad = PADBYTES(al_delta) + (ndelim << 2);
1459
1460                 bf->bf_next = NULL;
1461                 bf->bf_lastfrm->bf_desc->ds_link = 0;
1462
1463                 /*
1464                  * this packet is part of an aggregate
1465                  * - remove all descriptors belonging to this frame from
1466                  *   software queue
1467                  * - add it to block ack window
1468                  * - set up descriptors for aggregation
1469                  */
1470                 list_cut_position(&bf_head, &tid->buf_q, &bf->bf_lastfrm->list);
1471                 ath_tx_addto_baw(sc, tid, bf);
1472
1473                 list_for_each_entry(tbf, &bf_head, list) {
1474                         ath9k_hw_set11n_aggr_middle(sc->sc_ah,
1475                                 tbf->bf_desc, ndelim);
1476                 }
1477
1478                 /*
1479                  * link buffers of this frame to the aggregate
1480                  */
1481                 list_splice_tail_init(&bf_head, bf_q);
1482                 nframes++;
1483
1484                 if (bf_prev) {
1485                         bf_prev->bf_next = bf;
1486                         bf_prev->bf_lastfrm->bf_desc->ds_link = bf->bf_daddr;
1487                 }
1488                 bf_prev = bf;
1489
1490 #ifdef AGGR_NOSHORT
1491                 /*
1492                  * terminate aggregation on a small packet boundary
1493                  */
1494                 if (bf->bf_frmlen < ATH_AGGR_MINPLEN) {
1495                         status = ATH_AGGR_SHORTPKT;
1496                         break;
1497                 }
1498 #endif
1499         } while (!list_empty(&tid->buf_q));
1500
1501         bf_first->bf_al = al;
1502         bf_first->bf_nframes = nframes;
1503         *bf_last = bf_prev;
1504         return status;
1505 #undef PADBYTES
1506 }
1507
1508 /*
1509  * process pending frames possibly doing a-mpdu aggregation
1510  * NB: must be called with txq lock held
1511  */
1512 static void ath_tx_sched_aggr(struct ath_softc *sc,
1513         struct ath_txq *txq, struct ath_atx_tid *tid)
1514 {
1515         struct ath_buf *bf, *tbf, *bf_last, *bf_lastaggr = NULL;
1516         enum ATH_AGGR_STATUS status;
1517         struct list_head bf_q;
1518         struct aggr_rifs_param param = {0, 0, 0, 0, NULL};
1519         int prev_frames = 0;
1520
1521         do {
1522                 if (list_empty(&tid->buf_q))
1523                         return;
1524
1525                 INIT_LIST_HEAD(&bf_q);
1526
1527                 status = ath_tx_form_aggr(sc, tid, &bf_q, &bf_lastaggr, &param,
1528                                           &prev_frames);
1529
1530                 /*
1531                  * no frames picked up to be aggregated; block-ack
1532                  * window is not open
1533                  */
1534                 if (list_empty(&bf_q))
1535                         break;
1536
1537                 bf = list_first_entry(&bf_q, struct ath_buf, list);
1538                 bf_last = list_entry(bf_q.prev, struct ath_buf, list);
1539                 bf->bf_lastbf = bf_last;
1540
1541                 /*
1542                  * if only one frame, send as non-aggregate
1543                  */
1544                 if (bf->bf_nframes == 1) {
1545                         ASSERT(bf->bf_lastfrm == bf_last);
1546
1547                         bf->bf_state.bf_type &= ~BUF_AGGR;
1548                         /*
1549                          * clear aggr bits for every descriptor
1550                          * XXX TODO: is there a way to optimize it?
1551                          */
1552                         list_for_each_entry(tbf, &bf_q, list) {
1553                                 ath9k_hw_clr11n_aggr(sc->sc_ah, tbf->bf_desc);
1554                         }
1555
1556                         ath_buf_set_rate(sc, bf);
1557                         ath_tx_txqaddbuf(sc, txq, &bf_q);
1558                         continue;
1559                 }
1560
1561                 /*
1562                  * setup first desc with rate and aggr info
1563                  */
1564                 bf->bf_state.bf_type |= BUF_AGGR;
1565                 ath_buf_set_rate(sc, bf);
1566                 ath9k_hw_set11n_aggr_first(sc->sc_ah, bf->bf_desc, bf->bf_al);
1567
1568                 /*
1569                  * anchor last frame of aggregate correctly
1570                  */
1571                 ASSERT(bf_lastaggr);
1572                 ASSERT(bf_lastaggr->bf_lastfrm == bf_last);
1573                 tbf = bf_lastaggr;
1574                 ath9k_hw_set11n_aggr_last(sc->sc_ah, tbf->bf_desc);
1575
1576                 /* XXX: We don't enter into this loop, consider removing this */
1577                 while (!list_empty(&bf_q) && !list_is_last(&tbf->list, &bf_q)) {
1578                         tbf = list_entry(tbf->list.next, struct ath_buf, list);
1579                         ath9k_hw_set11n_aggr_last(sc->sc_ah, tbf->bf_desc);
1580                 }
1581
1582                 txq->axq_aggr_depth++;
1583
1584                 /*
1585                  * Normal aggregate, queue to hardware
1586                  */
1587                 ath_tx_txqaddbuf(sc, txq, &bf_q);
1588
1589         } while (txq->axq_depth < ATH_AGGR_MIN_QDEPTH &&
1590                  status != ATH_AGGR_BAW_CLOSED);
1591 }
1592
1593 /* Called with txq lock held */
1594
1595 static void ath_tid_drain(struct ath_softc *sc,
1596                           struct ath_txq *txq,
1597                           struct ath_atx_tid *tid)
1598
1599 {
1600         struct ath_buf *bf;
1601         struct list_head bf_head;
1602         INIT_LIST_HEAD(&bf_head);
1603
1604         for (;;) {
1605                 if (list_empty(&tid->buf_q))
1606                         break;
1607                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
1608
1609                 list_cut_position(&bf_head, &tid->buf_q, &bf->bf_lastfrm->list);
1610
1611                 /* update baw for software retried frame */
1612                 if (bf_isretried(bf))
1613                         ath_tx_update_baw(sc, tid, bf->bf_seqno);
1614
1615                 /*
1616                  * do not indicate packets while holding txq spinlock.
1617                  * unlock is intentional here
1618                  */
1619                 spin_unlock(&txq->axq_lock);
1620
1621                 /* complete this sub-frame */
1622                 ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
1623
1624                 spin_lock(&txq->axq_lock);
1625         }
1626
1627         /*
1628          * TODO: For frame(s) that are in the retry state, we will reuse the
1629          * sequence number(s) without setting the retry bit. The
1630          * alternative is to give up on these and BAR the receiver's window
1631          * forward.
1632          */
1633         tid->seq_next = tid->seq_start;
1634         tid->baw_tail = tid->baw_head;
1635 }
1636
1637 /*
1638  * Drain all pending buffers
1639  * NB: must be called with txq lock held
1640  */
1641 static void ath_txq_drain_pending_buffers(struct ath_softc *sc,
1642                                           struct ath_txq *txq)
1643 {
1644         struct ath_atx_ac *ac, *ac_tmp;
1645         struct ath_atx_tid *tid, *tid_tmp;
1646
1647         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
1648                 list_del(&ac->list);
1649                 ac->sched = false;
1650                 list_for_each_entry_safe(tid, tid_tmp, &ac->tid_q, list) {
1651                         list_del(&tid->list);
1652                         tid->sched = false;
1653                         ath_tid_drain(sc, txq, tid);
1654                 }
1655         }
1656 }
1657
1658 static int ath_tx_setup_buffer(struct ath_softc *sc, struct ath_buf *bf,
1659                                 struct sk_buff *skb,
1660                                 struct ath_tx_control *txctl)
1661 {
1662         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1663         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1664         struct ath_tx_info_priv *tx_info_priv;
1665         int hdrlen;
1666         __le16 fc;
1667
1668         tx_info_priv = kzalloc(sizeof(*tx_info_priv), GFP_ATOMIC);
1669         if (unlikely(!tx_info_priv))
1670                 return -ENOMEM;
1671         tx_info->rate_driver_data[0] = tx_info_priv;
1672         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1673         fc = hdr->frame_control;
1674
1675         ATH_TXBUF_RESET(bf);
1676
1677         /* Frame type */
1678
1679         bf->bf_frmlen = skb->len + FCS_LEN - (hdrlen & 3);
1680
1681         ieee80211_is_data(fc) ?
1682                 (bf->bf_state.bf_type |= BUF_DATA) :
1683                 (bf->bf_state.bf_type &= ~BUF_DATA);
1684         ieee80211_is_back_req(fc) ?
1685                 (bf->bf_state.bf_type |= BUF_BAR) :
1686                 (bf->bf_state.bf_type &= ~BUF_BAR);
1687         ieee80211_is_pspoll(fc) ?
1688                 (bf->bf_state.bf_type |= BUF_PSPOLL) :
1689                 (bf->bf_state.bf_type &= ~BUF_PSPOLL);
1690         (sc->sc_flags & SC_OP_PREAMBLE_SHORT) ?
1691                 (bf->bf_state.bf_type |= BUF_SHORT_PREAMBLE) :
1692                 (bf->bf_state.bf_type &= ~BUF_SHORT_PREAMBLE);
1693         (sc->hw->conf.ht.enabled && !is_pae(skb) &&
1694          (tx_info->flags & IEEE80211_TX_CTL_AMPDU)) ?
1695                 (bf->bf_state.bf_type |= BUF_HT) :
1696                 (bf->bf_state.bf_type &= ~BUF_HT);
1697
1698         bf->bf_flags = setup_tx_flags(sc, skb, txctl->txq);
1699
1700         /* Crypto */
1701
1702         bf->bf_keytype = get_hw_crypto_keytype(skb);
1703
1704         if (bf->bf_keytype != ATH9K_KEY_TYPE_CLEAR) {
1705                 bf->bf_frmlen += tx_info->control.hw_key->icv_len;
1706                 bf->bf_keyix = tx_info->control.hw_key->hw_key_idx;
1707         } else {
1708                 bf->bf_keyix = ATH9K_TXKEYIX_INVALID;
1709         }
1710
1711         /* Assign seqno, tidno */
1712
1713         if (ieee80211_is_data_qos(fc) && (sc->sc_flags & SC_OP_TXAGGR))
1714                 assign_aggr_tid_seqno(skb, bf);
1715
1716         /* DMA setup */
1717         bf->bf_mpdu = skb;
1718
1719         bf->bf_dmacontext = pci_map_single(sc->pdev, skb->data,
1720                                            skb->len, PCI_DMA_TODEVICE);
1721         if (unlikely(pci_dma_mapping_error(sc->pdev, bf->bf_dmacontext))) {
1722                 bf->bf_mpdu = NULL;
1723                 DPRINTF(sc, ATH_DBG_CONFIG,
1724                         "pci_dma_mapping_error() on TX\n");
1725                 return -ENOMEM;
1726         }
1727
1728         bf->bf_buf_addr = bf->bf_dmacontext;
1729         return 0;
1730 }
1731
1732 /* FIXME: tx power */
1733 static void ath_tx_start_dma(struct ath_softc *sc, struct ath_buf *bf,
1734                              struct ath_tx_control *txctl)
1735 {
1736         struct sk_buff *skb = (struct sk_buff *)bf->bf_mpdu;
1737         struct ieee80211_tx_info *tx_info =  IEEE80211_SKB_CB(skb);
1738         struct ath_node *an = NULL;
1739         struct list_head bf_head;
1740         struct ath_desc *ds;
1741         struct ath_atx_tid *tid;
1742         struct ath_hal *ah = sc->sc_ah;
1743         int frm_type;
1744
1745         frm_type = get_hw_packet_type(skb);
1746
1747         INIT_LIST_HEAD(&bf_head);
1748         list_add_tail(&bf->list, &bf_head);
1749
1750         /* setup descriptor */
1751
1752         ds = bf->bf_desc;
1753         ds->ds_link = 0;
1754         ds->ds_data = bf->bf_buf_addr;
1755
1756         /* Formulate first tx descriptor with tx controls */
1757
1758         ath9k_hw_set11n_txdesc(ah, ds, bf->bf_frmlen, frm_type, MAX_RATE_POWER,
1759                                bf->bf_keyix, bf->bf_keytype, bf->bf_flags);
1760
1761         ath9k_hw_filltxdesc(ah, ds,
1762                             skb->len,   /* segment length */
1763                             true,       /* first segment */
1764                             true,       /* last segment */
1765                             ds);        /* first descriptor */
1766
1767         bf->bf_lastfrm = bf;
1768
1769         spin_lock_bh(&txctl->txq->axq_lock);
1770
1771         if (bf_isht(bf) && (sc->sc_flags & SC_OP_TXAGGR) &&
1772             tx_info->control.sta) {
1773                 an = (struct ath_node *)tx_info->control.sta->drv_priv;
1774                 tid = ATH_AN_2_TID(an, bf->bf_tidno);
1775
1776                 if (ath_aggr_query(sc, an, bf->bf_tidno)) {
1777                         /*
1778                          * Try aggregation if it's a unicast data frame
1779                          * and the destination is HT capable.
1780                          */
1781                         ath_tx_send_ampdu(sc, tid, &bf_head, txctl);
1782                 } else {
1783                         /*
1784                          * Send this frame as regular when ADDBA
1785                          * exchange is neither complete nor pending.
1786                          */
1787                         ath_tx_send_normal(sc, txctl->txq,
1788                                            tid, &bf_head);
1789                 }
1790         } else {
1791                 bf->bf_lastbf = bf;
1792                 bf->bf_nframes = 1;
1793
1794                 ath_buf_set_rate(sc, bf);
1795                 ath_tx_txqaddbuf(sc, txctl->txq, &bf_head);
1796         }
1797
1798         spin_unlock_bh(&txctl->txq->axq_lock);
1799 }
1800
1801 /* Upon failure caller should free skb */
1802 int ath_tx_start(struct ath_softc *sc, struct sk_buff *skb,
1803                  struct ath_tx_control *txctl)
1804 {
1805         struct ath_buf *bf;
1806         int r;
1807
1808         /* Check if a tx buffer is available */
1809
1810         bf = ath_tx_get_buffer(sc);
1811         if (!bf) {
1812                 DPRINTF(sc, ATH_DBG_XMIT, "TX buffers are full\n");
1813                 return -1;
1814         }
1815
1816         r = ath_tx_setup_buffer(sc, bf, skb, txctl);
1817         if (unlikely(r)) {
1818                 struct ath_txq *txq = txctl->txq;
1819
1820                 DPRINTF(sc, ATH_DBG_FATAL, "TX mem alloc failure\n");
1821
1822                 /* upon ath_tx_processq() this TX queue will be resumed, we
1823                  * guarantee this will happen by knowing beforehand that
1824                  * we will at least have to run TX completionon one buffer
1825                  * on the queue */
1826                 spin_lock_bh(&txq->axq_lock);
1827                 if (ath_txq_depth(sc, txq->axq_qnum) > 1) {
1828                         ieee80211_stop_queue(sc->hw,
1829                                 skb_get_queue_mapping(skb));
1830                         txq->stopped = 1;
1831                 }
1832                 spin_unlock_bh(&txq->axq_lock);
1833
1834                 spin_lock_bh(&sc->tx.txbuflock);
1835                 list_add_tail(&bf->list, &sc->tx.txbuf);
1836                 spin_unlock_bh(&sc->tx.txbuflock);
1837
1838                 return r;
1839         }
1840
1841         ath_tx_start_dma(sc, bf, txctl);
1842
1843         return 0;
1844 }
1845
1846 /* Initialize TX queue and h/w */
1847
1848 int ath_tx_init(struct ath_softc *sc, int nbufs)
1849 {
1850         int error = 0;
1851
1852         do {
1853                 spin_lock_init(&sc->tx.txbuflock);
1854
1855                 /* Setup tx descriptors */
1856                 error = ath_descdma_setup(sc, &sc->tx.txdma, &sc->tx.txbuf,
1857                         "tx", nbufs, 1);
1858                 if (error != 0) {
1859                         DPRINTF(sc, ATH_DBG_FATAL,
1860                                 "Failed to allocate tx descriptors: %d\n",
1861                                 error);
1862                         break;
1863                 }
1864
1865                 /* XXX allocate beacon state together with vap */
1866                 error = ath_descdma_setup(sc, &sc->beacon.bdma, &sc->beacon.bbuf,
1867                                           "beacon", ATH_BCBUF, 1);
1868                 if (error != 0) {
1869                         DPRINTF(sc, ATH_DBG_FATAL,
1870                                 "Failed to allocate beacon descriptors: %d\n",
1871                                 error);
1872                         break;
1873                 }
1874
1875         } while (0);
1876
1877         if (error != 0)
1878                 ath_tx_cleanup(sc);
1879
1880         return error;
1881 }
1882
1883 /* Reclaim all tx queue resources */
1884
1885 int ath_tx_cleanup(struct ath_softc *sc)
1886 {
1887         /* cleanup beacon descriptors */
1888         if (sc->beacon.bdma.dd_desc_len != 0)
1889                 ath_descdma_cleanup(sc, &sc->beacon.bdma, &sc->beacon.bbuf);
1890
1891         /* cleanup tx descriptors */
1892         if (sc->tx.txdma.dd_desc_len != 0)
1893                 ath_descdma_cleanup(sc, &sc->tx.txdma, &sc->tx.txbuf);
1894
1895         return 0;
1896 }
1897
1898 /* Setup a h/w transmit queue */
1899
1900 struct ath_txq *ath_txq_setup(struct ath_softc *sc, int qtype, int subtype)
1901 {
1902         struct ath_hal *ah = sc->sc_ah;
1903         struct ath9k_tx_queue_info qi;
1904         int qnum;
1905
1906         memset(&qi, 0, sizeof(qi));
1907         qi.tqi_subtype = subtype;
1908         qi.tqi_aifs = ATH9K_TXQ_USEDEFAULT;
1909         qi.tqi_cwmin = ATH9K_TXQ_USEDEFAULT;
1910         qi.tqi_cwmax = ATH9K_TXQ_USEDEFAULT;
1911         qi.tqi_physCompBuf = 0;
1912
1913         /*
1914          * Enable interrupts only for EOL and DESC conditions.
1915          * We mark tx descriptors to receive a DESC interrupt
1916          * when a tx queue gets deep; otherwise waiting for the
1917          * EOL to reap descriptors.  Note that this is done to
1918          * reduce interrupt load and this only defers reaping
1919          * descriptors, never transmitting frames.  Aside from
1920          * reducing interrupts this also permits more concurrency.
1921          * The only potential downside is if the tx queue backs
1922          * up in which case the top half of the kernel may backup
1923          * due to a lack of tx descriptors.
1924          *
1925          * The UAPSD queue is an exception, since we take a desc-
1926          * based intr on the EOSP frames.
1927          */
1928         if (qtype == ATH9K_TX_QUEUE_UAPSD)
1929                 qi.tqi_qflags = TXQ_FLAG_TXDESCINT_ENABLE;
1930         else
1931                 qi.tqi_qflags = TXQ_FLAG_TXEOLINT_ENABLE |
1932                         TXQ_FLAG_TXDESCINT_ENABLE;
1933         qnum = ath9k_hw_setuptxqueue(ah, qtype, &qi);
1934         if (qnum == -1) {
1935                 /*
1936                  * NB: don't print a message, this happens
1937                  * normally on parts with too few tx queues
1938                  */
1939                 return NULL;
1940         }
1941         if (qnum >= ARRAY_SIZE(sc->tx.txq)) {
1942                 DPRINTF(sc, ATH_DBG_FATAL,
1943                         "qnum %u out of range, max %u!\n",
1944                         qnum, (unsigned int)ARRAY_SIZE(sc->tx.txq));
1945                 ath9k_hw_releasetxqueue(ah, qnum);
1946                 return NULL;
1947         }
1948         if (!ATH_TXQ_SETUP(sc, qnum)) {
1949                 struct ath_txq *txq = &sc->tx.txq[qnum];
1950
1951                 txq->axq_qnum = qnum;
1952                 txq->axq_link = NULL;
1953                 INIT_LIST_HEAD(&txq->axq_q);
1954                 INIT_LIST_HEAD(&txq->axq_acq);
1955                 spin_lock_init(&txq->axq_lock);
1956                 txq->axq_depth = 0;
1957                 txq->axq_aggr_depth = 0;
1958                 txq->axq_totalqueued = 0;
1959                 txq->axq_linkbuf = NULL;
1960                 sc->tx.txqsetup |= 1<<qnum;
1961         }
1962         return &sc->tx.txq[qnum];
1963 }
1964
1965 /* Reclaim resources for a setup queue */
1966
1967 void ath_tx_cleanupq(struct ath_softc *sc, struct ath_txq *txq)
1968 {
1969         ath9k_hw_releasetxqueue(sc->sc_ah, txq->axq_qnum);
1970         sc->tx.txqsetup &= ~(1<<txq->axq_qnum);
1971 }
1972
1973 /*
1974  * Setup a hardware data transmit queue for the specified
1975  * access control.  The hal may not support all requested
1976  * queues in which case it will return a reference to a
1977  * previously setup queue.  We record the mapping from ac's
1978  * to h/w queues for use by ath_tx_start and also track
1979  * the set of h/w queues being used to optimize work in the
1980  * transmit interrupt handler and related routines.
1981  */
1982
1983 int ath_tx_setup(struct ath_softc *sc, int haltype)
1984 {
1985         struct ath_txq *txq;
1986
1987         if (haltype >= ARRAY_SIZE(sc->tx.hwq_map)) {
1988                 DPRINTF(sc, ATH_DBG_FATAL,
1989                         "HAL AC %u out of range, max %zu!\n",
1990                          haltype, ARRAY_SIZE(sc->tx.hwq_map));
1991                 return 0;
1992         }
1993         txq = ath_txq_setup(sc, ATH9K_TX_QUEUE_DATA, haltype);
1994         if (txq != NULL) {
1995                 sc->tx.hwq_map[haltype] = txq->axq_qnum;
1996                 return 1;
1997         } else
1998                 return 0;
1999 }
2000
2001 int ath_tx_get_qnum(struct ath_softc *sc, int qtype, int haltype)
2002 {
2003         int qnum;
2004
2005         switch (qtype) {
2006         case ATH9K_TX_QUEUE_DATA:
2007                 if (haltype >= ARRAY_SIZE(sc->tx.hwq_map)) {
2008                         DPRINTF(sc, ATH_DBG_FATAL,
2009                                 "HAL AC %u out of range, max %zu!\n",
2010                                 haltype, ARRAY_SIZE(sc->tx.hwq_map));
2011                         return -1;
2012                 }
2013                 qnum = sc->tx.hwq_map[haltype];
2014                 break;
2015         case ATH9K_TX_QUEUE_BEACON:
2016                 qnum = sc->beacon.beaconq;
2017                 break;
2018         case ATH9K_TX_QUEUE_CAB:
2019                 qnum = sc->beacon.cabq->axq_qnum;
2020                 break;
2021         default:
2022                 qnum = -1;
2023         }
2024         return qnum;
2025 }
2026
2027 /* Get a transmit queue, if available */
2028
2029 struct ath_txq *ath_test_get_txq(struct ath_softc *sc, struct sk_buff *skb)
2030 {
2031         struct ath_txq *txq = NULL;
2032         int qnum;
2033
2034         qnum = ath_get_hal_qnum(skb_get_queue_mapping(skb), sc);
2035         txq = &sc->tx.txq[qnum];
2036
2037         spin_lock_bh(&txq->axq_lock);
2038
2039         /* Try to avoid running out of descriptors */
2040         if (txq->axq_depth >= (ATH_TXBUF - 20)) {
2041                 DPRINTF(sc, ATH_DBG_FATAL,
2042                         "TX queue: %d is full, depth: %d\n",
2043                         qnum, txq->axq_depth);
2044                 ieee80211_stop_queue(sc->hw, skb_get_queue_mapping(skb));
2045                 txq->stopped = 1;
2046                 spin_unlock_bh(&txq->axq_lock);
2047                 return NULL;
2048         }
2049
2050         spin_unlock_bh(&txq->axq_lock);
2051
2052         return txq;
2053 }
2054
2055 /* Update parameters for a transmit queue */
2056
2057 int ath_txq_update(struct ath_softc *sc, int qnum,
2058                    struct ath9k_tx_queue_info *qinfo)
2059 {
2060         struct ath_hal *ah = sc->sc_ah;
2061         int error = 0;
2062         struct ath9k_tx_queue_info qi;
2063
2064         if (qnum == sc->beacon.beaconq) {
2065                 /*
2066                  * XXX: for beacon queue, we just save the parameter.
2067                  * It will be picked up by ath_beaconq_config when
2068                  * it's necessary.
2069                  */
2070                 sc->beacon.beacon_qi = *qinfo;
2071                 return 0;
2072         }
2073
2074         ASSERT(sc->tx.txq[qnum].axq_qnum == qnum);
2075
2076         ath9k_hw_get_txq_props(ah, qnum, &qi);
2077         qi.tqi_aifs = qinfo->tqi_aifs;
2078         qi.tqi_cwmin = qinfo->tqi_cwmin;
2079         qi.tqi_cwmax = qinfo->tqi_cwmax;
2080         qi.tqi_burstTime = qinfo->tqi_burstTime;
2081         qi.tqi_readyTime = qinfo->tqi_readyTime;
2082
2083         if (!ath9k_hw_set_txq_props(ah, qnum, &qi)) {
2084                 DPRINTF(sc, ATH_DBG_FATAL,
2085                         "Unable to update hardware queue %u!\n", qnum);
2086                 error = -EIO;
2087         } else {
2088                 ath9k_hw_resettxqueue(ah, qnum); /* push to h/w */
2089         }
2090
2091         return error;
2092 }
2093
2094 int ath_cabq_update(struct ath_softc *sc)
2095 {
2096         struct ath9k_tx_queue_info qi;
2097         int qnum = sc->beacon.cabq->axq_qnum;
2098         struct ath_beacon_config conf;
2099
2100         ath9k_hw_get_txq_props(sc->sc_ah, qnum, &qi);
2101         /*
2102          * Ensure the readytime % is within the bounds.
2103          */
2104         if (sc->sc_config.cabqReadytime < ATH9K_READY_TIME_LO_BOUND)
2105                 sc->sc_config.cabqReadytime = ATH9K_READY_TIME_LO_BOUND;
2106         else if (sc->sc_config.cabqReadytime > ATH9K_READY_TIME_HI_BOUND)
2107                 sc->sc_config.cabqReadytime = ATH9K_READY_TIME_HI_BOUND;
2108
2109         ath_get_beaconconfig(sc, ATH_IF_ID_ANY, &conf);
2110         qi.tqi_readyTime =
2111                 (conf.beacon_interval * sc->sc_config.cabqReadytime) / 100;
2112         ath_txq_update(sc, qnum, &qi);
2113
2114         return 0;
2115 }
2116
2117 /* Deferred processing of transmit interrupt */
2118
2119 void ath_tx_tasklet(struct ath_softc *sc)
2120 {
2121         int i;
2122         u32 qcumask = ((1 << ATH9K_NUM_TX_QUEUES) - 1);
2123
2124         ath9k_hw_gettxintrtxqs(sc->sc_ah, &qcumask);
2125
2126         /*
2127          * Process each active queue.
2128          */
2129         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2130                 if (ATH_TXQ_SETUP(sc, i) && (qcumask & (1 << i)))
2131                         ath_tx_processq(sc, &sc->tx.txq[i]);
2132         }
2133 }
2134
2135 void ath_tx_draintxq(struct ath_softc *sc,
2136         struct ath_txq *txq, bool retry_tx)
2137 {
2138         struct ath_buf *bf, *lastbf;
2139         struct list_head bf_head;
2140
2141         INIT_LIST_HEAD(&bf_head);
2142
2143         /*
2144          * NB: this assumes output has been stopped and
2145          *     we do not need to block ath_tx_tasklet
2146          */
2147         for (;;) {
2148                 spin_lock_bh(&txq->axq_lock);
2149
2150                 if (list_empty(&txq->axq_q)) {
2151                         txq->axq_link = NULL;
2152                         txq->axq_linkbuf = NULL;
2153                         spin_unlock_bh(&txq->axq_lock);
2154                         break;
2155                 }
2156
2157                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
2158
2159                 if (bf->bf_status & ATH_BUFSTATUS_STALE) {
2160                         list_del(&bf->list);
2161                         spin_unlock_bh(&txq->axq_lock);
2162
2163                         spin_lock_bh(&sc->tx.txbuflock);
2164                         list_add_tail(&bf->list, &sc->tx.txbuf);
2165                         spin_unlock_bh(&sc->tx.txbuflock);
2166                         continue;
2167                 }
2168
2169                 lastbf = bf->bf_lastbf;
2170                 if (!retry_tx)
2171                         lastbf->bf_desc->ds_txstat.ts_flags =
2172                                 ATH9K_TX_SW_ABORTED;
2173
2174                 /* remove ath_buf's of the same mpdu from txq */
2175                 list_cut_position(&bf_head, &txq->axq_q, &lastbf->list);
2176                 txq->axq_depth--;
2177
2178                 spin_unlock_bh(&txq->axq_lock);
2179
2180                 if (bf_isampdu(bf))
2181                         ath_tx_complete_aggr_rifs(sc, txq, bf, &bf_head, 0);
2182                 else
2183                         ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
2184         }
2185
2186         /* flush any pending frames if aggregation is enabled */
2187         if (sc->sc_flags & SC_OP_TXAGGR) {
2188                 if (!retry_tx) {
2189                         spin_lock_bh(&txq->axq_lock);
2190                         ath_txq_drain_pending_buffers(sc, txq);
2191                         spin_unlock_bh(&txq->axq_lock);
2192                 }
2193         }
2194 }
2195
2196 /* Drain the transmit queues and reclaim resources */
2197
2198 void ath_draintxq(struct ath_softc *sc, bool retry_tx)
2199 {
2200         /* stop beacon queue. The beacon will be freed when
2201          * we go to INIT state */
2202         if (!(sc->sc_flags & SC_OP_INVALID)) {
2203                 (void) ath9k_hw_stoptxdma(sc->sc_ah, sc->beacon.beaconq);
2204                 DPRINTF(sc, ATH_DBG_XMIT, "beacon queue %x\n",
2205                         ath9k_hw_gettxbuf(sc->sc_ah, sc->beacon.beaconq));
2206         }
2207
2208         ath_drain_txdataq(sc, retry_tx);
2209 }
2210
2211 u32 ath_txq_depth(struct ath_softc *sc, int qnum)
2212 {
2213         return sc->tx.txq[qnum].axq_depth;
2214 }
2215
2216 u32 ath_txq_aggr_depth(struct ath_softc *sc, int qnum)
2217 {
2218         return sc->tx.txq[qnum].axq_aggr_depth;
2219 }
2220
2221 bool ath_tx_aggr_check(struct ath_softc *sc, struct ath_node *an, u8 tidno)
2222 {
2223         struct ath_atx_tid *txtid;
2224
2225         if (!(sc->sc_flags & SC_OP_TXAGGR))
2226                 return false;
2227
2228         txtid = ATH_AN_2_TID(an, tidno);
2229
2230         if (!(txtid->state & AGGR_ADDBA_COMPLETE)) {
2231                 if (!(txtid->state & AGGR_ADDBA_PROGRESS) &&
2232                     (txtid->addba_exchangeattempts < ADDBA_EXCHANGE_ATTEMPTS)) {
2233                         txtid->addba_exchangeattempts++;
2234                         return true;
2235                 }
2236         }
2237
2238         return false;
2239 }
2240
2241 /* Start TX aggregation */
2242
2243 int ath_tx_aggr_start(struct ath_softc *sc, struct ieee80211_sta *sta,
2244                       u16 tid, u16 *ssn)
2245 {
2246         struct ath_atx_tid *txtid;
2247         struct ath_node *an;
2248
2249         an = (struct ath_node *)sta->drv_priv;
2250
2251         if (sc->sc_flags & SC_OP_TXAGGR) {
2252                 txtid = ATH_AN_2_TID(an, tid);
2253                 txtid->state |= AGGR_ADDBA_PROGRESS;
2254                 ath_tx_pause_tid(sc, txtid);
2255         }
2256
2257         return 0;
2258 }
2259
2260 /* Stop tx aggregation */
2261
2262 int ath_tx_aggr_stop(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
2263 {
2264         struct ath_node *an = (struct ath_node *)sta->drv_priv;
2265
2266         ath_tx_aggr_teardown(sc, an, tid);
2267         return 0;
2268 }
2269
2270 /* Resume tx aggregation */
2271
2272 void ath_tx_aggr_resume(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
2273 {
2274         struct ath_atx_tid *txtid;
2275         struct ath_node *an;
2276
2277         an = (struct ath_node *)sta->drv_priv;
2278
2279         if (sc->sc_flags & SC_OP_TXAGGR) {
2280                 txtid = ATH_AN_2_TID(an, tid);
2281                 txtid->baw_size =
2282                         IEEE80211_MIN_AMPDU_BUF << sta->ht_cap.ampdu_factor;
2283                 txtid->state |= AGGR_ADDBA_COMPLETE;
2284                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
2285                 ath_tx_resume_tid(sc, txtid);
2286         }
2287 }
2288
2289 /*
2290  * Performs transmit side cleanup when TID changes from aggregated to
2291  * unaggregated.
2292  * - Pause the TID and mark cleanup in progress
2293  * - Discard all retry frames from the s/w queue.
2294  */
2295
2296 void ath_tx_aggr_teardown(struct ath_softc *sc, struct ath_node *an, u8 tid)
2297 {
2298         struct ath_atx_tid *txtid = ATH_AN_2_TID(an, tid);
2299         struct ath_txq *txq = &sc->tx.txq[txtid->ac->qnum];
2300         struct ath_buf *bf;
2301         struct list_head bf_head;
2302         INIT_LIST_HEAD(&bf_head);
2303
2304         if (txtid->state & AGGR_CLEANUP) /* cleanup is in progress */
2305                 return;
2306
2307         if (!(txtid->state & AGGR_ADDBA_COMPLETE)) {
2308                 txtid->addba_exchangeattempts = 0;
2309                 return;
2310         }
2311
2312         /* TID must be paused first */
2313         ath_tx_pause_tid(sc, txtid);
2314
2315         /* drop all software retried frames and mark this TID */
2316         spin_lock_bh(&txq->axq_lock);
2317         while (!list_empty(&txtid->buf_q)) {
2318                 bf = list_first_entry(&txtid->buf_q, struct ath_buf, list);
2319                 if (!bf_isretried(bf)) {
2320                         /*
2321                          * NB: it's based on the assumption that
2322                          * software retried frame will always stay
2323                          * at the head of software queue.
2324                          */
2325                         break;
2326                 }
2327                 list_cut_position(&bf_head,
2328                         &txtid->buf_q, &bf->bf_lastfrm->list);
2329                 ath_tx_update_baw(sc, txtid, bf->bf_seqno);
2330
2331                 /* complete this sub-frame */
2332                 ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
2333         }
2334
2335         if (txtid->baw_head != txtid->baw_tail) {
2336                 spin_unlock_bh(&txq->axq_lock);
2337                 txtid->state |= AGGR_CLEANUP;
2338         } else {
2339                 txtid->state &= ~AGGR_ADDBA_COMPLETE;
2340                 txtid->addba_exchangeattempts = 0;
2341                 spin_unlock_bh(&txq->axq_lock);
2342                 ath_tx_flush_tid(sc, txtid);
2343         }
2344 }
2345
2346 /*
2347  * Tx scheduling logic
2348  * NB: must be called with txq lock held
2349  */
2350
2351 void ath_txq_schedule(struct ath_softc *sc, struct ath_txq *txq)
2352 {
2353         struct ath_atx_ac *ac;
2354         struct ath_atx_tid *tid;
2355
2356         /* nothing to schedule */
2357         if (list_empty(&txq->axq_acq))
2358                 return;
2359         /*
2360          * get the first node/ac pair on the queue
2361          */
2362         ac = list_first_entry(&txq->axq_acq, struct ath_atx_ac, list);
2363         list_del(&ac->list);
2364         ac->sched = false;
2365
2366         /*
2367          * process a single tid per destination
2368          */
2369         do {
2370                 /* nothing to schedule */
2371                 if (list_empty(&ac->tid_q))
2372                         return;
2373
2374                 tid = list_first_entry(&ac->tid_q, struct ath_atx_tid, list);
2375                 list_del(&tid->list);
2376                 tid->sched = false;
2377
2378                 if (tid->paused)    /* check next tid to keep h/w busy */
2379                         continue;
2380
2381                 if ((txq->axq_depth % 2) == 0)
2382                         ath_tx_sched_aggr(sc, txq, tid);
2383
2384                 /*
2385                  * add tid to round-robin queue if more frames
2386                  * are pending for the tid
2387                  */
2388                 if (!list_empty(&tid->buf_q))
2389                         ath_tx_queue_tid(txq, tid);
2390
2391                 /* only schedule one TID at a time */
2392                 break;
2393         } while (!list_empty(&ac->tid_q));
2394
2395         /*
2396          * schedule AC if more TIDs need processing
2397          */
2398         if (!list_empty(&ac->tid_q)) {
2399                 /*
2400                  * add dest ac to txq if not already added
2401                  */
2402                 if (!ac->sched) {
2403                         ac->sched = true;
2404                         list_add_tail(&ac->list, &txq->axq_acq);
2405                 }
2406         }
2407 }
2408
2409 /* Initialize per-node transmit state */
2410
2411 void ath_tx_node_init(struct ath_softc *sc, struct ath_node *an)
2412 {
2413         struct ath_atx_tid *tid;
2414         struct ath_atx_ac *ac;
2415         int tidno, acno;
2416
2417         /*
2418          * Init per tid tx state
2419          */
2420         for (tidno = 0, tid = &an->tid[tidno];
2421              tidno < WME_NUM_TID;
2422              tidno++, tid++) {
2423                 tid->an        = an;
2424                 tid->tidno     = tidno;
2425                 tid->seq_start = tid->seq_next = 0;
2426                 tid->baw_size  = WME_MAX_BA;
2427                 tid->baw_head  = tid->baw_tail = 0;
2428                 tid->sched     = false;
2429                 tid->paused = false;
2430                 tid->state &= ~AGGR_CLEANUP;
2431                 INIT_LIST_HEAD(&tid->buf_q);
2432
2433                 acno = TID_TO_WME_AC(tidno);
2434                 tid->ac = &an->ac[acno];
2435
2436                 /* ADDBA state */
2437                 tid->state &= ~AGGR_ADDBA_COMPLETE;
2438                 tid->state &= ~AGGR_ADDBA_PROGRESS;
2439                 tid->addba_exchangeattempts = 0;
2440         }
2441
2442         /*
2443          * Init per ac tx state
2444          */
2445         for (acno = 0, ac = &an->ac[acno];
2446              acno < WME_NUM_AC; acno++, ac++) {
2447                 ac->sched    = false;
2448                 INIT_LIST_HEAD(&ac->tid_q);
2449
2450                 switch (acno) {
2451                 case WME_AC_BE:
2452                         ac->qnum = ath_tx_get_qnum(sc,
2453                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_BE);
2454                         break;
2455                 case WME_AC_BK:
2456                         ac->qnum = ath_tx_get_qnum(sc,
2457                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_BK);
2458                         break;
2459                 case WME_AC_VI:
2460                         ac->qnum = ath_tx_get_qnum(sc,
2461                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_VI);
2462                         break;
2463                 case WME_AC_VO:
2464                         ac->qnum = ath_tx_get_qnum(sc,
2465                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_VO);
2466                         break;
2467                 }
2468         }
2469 }
2470
2471 /* Cleanupthe pending buffers for the node. */
2472
2473 void ath_tx_node_cleanup(struct ath_softc *sc, struct ath_node *an)
2474 {
2475         int i;
2476         struct ath_atx_ac *ac, *ac_tmp;
2477         struct ath_atx_tid *tid, *tid_tmp;
2478         struct ath_txq *txq;
2479         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2480                 if (ATH_TXQ_SETUP(sc, i)) {
2481                         txq = &sc->tx.txq[i];
2482
2483                         spin_lock(&txq->axq_lock);
2484
2485                         list_for_each_entry_safe(ac,
2486                                         ac_tmp, &txq->axq_acq, list) {
2487                                 tid = list_first_entry(&ac->tid_q,
2488                                                 struct ath_atx_tid, list);
2489                                 if (tid && tid->an != an)
2490                                         continue;
2491                                 list_del(&ac->list);
2492                                 ac->sched = false;
2493
2494                                 list_for_each_entry_safe(tid,
2495                                                 tid_tmp, &ac->tid_q, list) {
2496                                         list_del(&tid->list);
2497                                         tid->sched = false;
2498                                         ath_tid_drain(sc, txq, tid);
2499                                         tid->state &= ~AGGR_ADDBA_COMPLETE;
2500                                         tid->addba_exchangeattempts = 0;
2501                                         tid->state &= ~AGGR_CLEANUP;
2502                                 }
2503                         }
2504
2505                         spin_unlock(&txq->axq_lock);
2506                 }
2507         }
2508 }
2509
2510 void ath_tx_cabq(struct ath_softc *sc, struct sk_buff *skb)
2511 {
2512         int hdrlen, padsize;
2513         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2514         struct ath_tx_control txctl;
2515
2516         memset(&txctl, 0, sizeof(struct ath_tx_control));
2517
2518         /*
2519          * As a temporary workaround, assign seq# here; this will likely need
2520          * to be cleaned up to work better with Beacon transmission and virtual
2521          * BSSes.
2522          */
2523         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
2524                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2525                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
2526                         sc->tx.seq_no += 0x10;
2527                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
2528                 hdr->seq_ctrl |= cpu_to_le16(sc->tx.seq_no);
2529         }
2530
2531         /* Add the padding after the header if this is not already done */
2532         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2533         if (hdrlen & 3) {
2534                 padsize = hdrlen % 4;
2535                 if (skb_headroom(skb) < padsize) {
2536                         DPRINTF(sc, ATH_DBG_XMIT, "TX CABQ padding failed\n");
2537                         dev_kfree_skb_any(skb);
2538                         return;
2539                 }
2540                 skb_push(skb, padsize);
2541                 memmove(skb->data, skb->data + padsize, hdrlen);
2542         }
2543
2544         txctl.txq = sc->beacon.cabq;
2545
2546         DPRINTF(sc, ATH_DBG_XMIT, "transmitting CABQ packet, skb: %p\n", skb);
2547
2548         if (ath_tx_start(sc, skb, &txctl) != 0) {
2549                 DPRINTF(sc, ATH_DBG_XMIT, "CABQ TX failed\n");
2550                 goto exit;
2551         }
2552
2553         return;
2554 exit:
2555         dev_kfree_skb_any(skb);
2556 }