drivers/net/wireless/ath/ath9k/main.c

   1 /*
   2  * Copyright (c) 2008-2009 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #include <linux/nl80211.h>
  18 #include "ath9k.h"
  19
  20 static char *dev_info = "ath9k";
  21
  22 MODULE_AUTHOR("Atheros Communications");
  23 MODULE_DESCRIPTION("Support for Atheros 802.11n wireless LAN cards.");
  24 MODULE_SUPPORTED_DEVICE("Atheros 802.11n WLAN cards");
  25 MODULE_LICENSE("Dual BSD/GPL");
  26
  27 static int modparam_nohwcrypt;
  28 module_param_named(nohwcrypt, modparam_nohwcrypt, int, 0444);
  29 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption");
  30
  31 /* We use the hw_value as an index into our private channel structure */
  32
  33 #define CHAN2G(_freq, _idx)  { \
  34         .center_freq = (_freq), \
  35         .hw_value = (_idx), \
  36         .max_power = 20, \
  37 }
  38
  39 #define CHAN5G(_freq, _idx) { \
  40         .band = IEEE80211_BAND_5GHZ, \
  41         .center_freq = (_freq), \
  42         .hw_value = (_idx), \
  43         .max_power = 20, \
  44 }
  45
  46 /* Some 2 GHz radios are actually tunable on 2312-2732
  47  * on 5 MHz steps, we support the channels which we know
  48  * we have calibration data for all cards though to make
  49  * this static */
  50 static struct ieee80211_channel ath9k_2ghz_chantable[] = {
  51         CHAN2G(2412, 0), /* Channel 1 */
  52         CHAN2G(2417, 1), /* Channel 2 */
  53         CHAN2G(2422, 2), /* Channel 3 */
  54         CHAN2G(2427, 3), /* Channel 4 */
  55         CHAN2G(2432, 4), /* Channel 5 */
  56         CHAN2G(2437, 5), /* Channel 6 */
  57         CHAN2G(2442, 6), /* Channel 7 */
  58         CHAN2G(2447, 7), /* Channel 8 */
  59         CHAN2G(2452, 8), /* Channel 9 */
  60         CHAN2G(2457, 9), /* Channel 10 */
  61         CHAN2G(2462, 10), /* Channel 11 */
  62         CHAN2G(2467, 11), /* Channel 12 */
  63         CHAN2G(2472, 12), /* Channel 13 */
  64         CHAN2G(2484, 13), /* Channel 14 */
  65 };
  66
  67 /* Some 5 GHz radios are actually tunable on XXXX-YYYY
  68  * on 5 MHz steps, we support the channels which we know
  69  * we have calibration data for all cards though to make
  70  * this static */
  71 static struct ieee80211_channel ath9k_5ghz_chantable[] = {
  72         /* _We_ call this UNII 1 */
  73         CHAN5G(5180, 14), /* Channel 36 */
  74         CHAN5G(5200, 15), /* Channel 40 */
  75         CHAN5G(5220, 16), /* Channel 44 */
  76         CHAN5G(5240, 17), /* Channel 48 */
  77         /* _We_ call this UNII 2 */
  78         CHAN5G(5260, 18), /* Channel 52 */
  79         CHAN5G(5280, 19), /* Channel 56 */
  80         CHAN5G(5300, 20), /* Channel 60 */
  81         CHAN5G(5320, 21), /* Channel 64 */
  82         /* _We_ call this "Middle band" */
  83         CHAN5G(5500, 22), /* Channel 100 */
  84         CHAN5G(5520, 23), /* Channel 104 */
  85         CHAN5G(5540, 24), /* Channel 108 */
  86         CHAN5G(5560, 25), /* Channel 112 */
  87         CHAN5G(5580, 26), /* Channel 116 */
  88         CHAN5G(5600, 27), /* Channel 120 */
  89         CHAN5G(5620, 28), /* Channel 124 */
  90         CHAN5G(5640, 29), /* Channel 128 */
  91         CHAN5G(5660, 30), /* Channel 132 */
  92         CHAN5G(5680, 31), /* Channel 136 */
  93         CHAN5G(5700, 32), /* Channel 140 */
  94         /* _We_ call this UNII 3 */
  95         CHAN5G(5745, 33), /* Channel 149 */
  96         CHAN5G(5765, 34), /* Channel 153 */
  97         CHAN5G(5785, 35), /* Channel 157 */
  98         CHAN5G(5805, 36), /* Channel 161 */
  99         CHAN5G(5825, 37), /* Channel 165 */
 100 };
 101
 102 static void ath_cache_conf_rate(struct ath_softc *sc,
 103                                 struct ieee80211_conf *conf)
 104 {
 105         switch (conf->channel->band) {
 106         case IEEE80211_BAND_2GHZ:
 107                 if (conf_is_ht20(conf))
 108                         sc->cur_rate_table =
 109                           sc->hw_rate_table[ATH9K_MODE_11NG_HT20];
 110                 else if (conf_is_ht40_minus(conf))
 111                         sc->cur_rate_table =
 112                           sc->hw_rate_table[ATH9K_MODE_11NG_HT40MINUS];
 113                 else if (conf_is_ht40_plus(conf))
 114                         sc->cur_rate_table =
 115                           sc->hw_rate_table[ATH9K_MODE_11NG_HT40PLUS];
 116                 else
 117                         sc->cur_rate_table =
 118                           sc->hw_rate_table[ATH9K_MODE_11G];
 119                 break;
 120         case IEEE80211_BAND_5GHZ:
 121                 if (conf_is_ht20(conf))
 122                         sc->cur_rate_table =
 123                           sc->hw_rate_table[ATH9K_MODE_11NA_HT20];
 124                 else if (conf_is_ht40_minus(conf))
 125                         sc->cur_rate_table =
 126                           sc->hw_rate_table[ATH9K_MODE_11NA_HT40MINUS];
 127                 else if (conf_is_ht40_plus(conf))
 128                         sc->cur_rate_table =
 129                           sc->hw_rate_table[ATH9K_MODE_11NA_HT40PLUS];
 130                 else
 131                         sc->cur_rate_table =
 132                           sc->hw_rate_table[ATH9K_MODE_11A];
 133                 break;
 134         default:
 135                 BUG_ON(1);
 136                 break;
 137         }
 138 }
 139
 140 static void ath_update_txpow(struct ath_softc *sc)
 141 {
 142         struct ath_hw *ah = sc->sc_ah;
 143         u32 txpow;
 144
 145         if (sc->curtxpow != sc->config.txpowlimit) {
 146                 ath9k_hw_set_txpowerlimit(ah, sc->config.txpowlimit);
 147                 /* read back in case value is clamped */
 148                 ath9k_hw_getcapability(ah, ATH9K_CAP_TXPOW, 1, &txpow);
 149                 sc->curtxpow = txpow;
 150         }
 151 }
 152
 153 static u8 parse_mpdudensity(u8 mpdudensity)
 154 {
 155         /*
 156          * 802.11n D2.0 defined values for "Minimum MPDU Start Spacing":
 157          *   0 for no restriction
 158          *   1 for 1/4 us
 159          *   2 for 1/2 us
 160          *   3 for 1 us
 161          *   4 for 2 us
 162          *   5 for 4 us
 163          *   6 for 8 us
 164          *   7 for 16 us
 165          */
 166         switch (mpdudensity) {
 167         case 0:
 168                 return 0;
 169         case 1:
 170         case 2:
 171         case 3:
 172                 /* Our lower layer calculations limit our precision to
 173                    1 microsecond */
 174                 return 1;
 175         case 4:
 176                 return 2;
 177         case 5:
 178                 return 4;
 179         case 6:
 180                 return 8;
 181         case 7:
 182                 return 16;
 183         default:
 184                 return 0;
 185         }
 186 }
 187
 188 static void ath_setup_rates(struct ath_softc *sc, enum ieee80211_band band)
 189 {
 190         const struct ath_rate_table *rate_table = NULL;
 191         struct ieee80211_supported_band *sband;
 192         struct ieee80211_rate *rate;
 193         int i, maxrates;
 194
 195         switch (band) {
 196         case IEEE80211_BAND_2GHZ:
 197                 rate_table = sc->hw_rate_table[ATH9K_MODE_11G];
 198                 break;
 199         case IEEE80211_BAND_5GHZ:
 200                 rate_table = sc->hw_rate_table[ATH9K_MODE_11A];
 201                 break;
 202         default:
 203                 break;
 204         }
 205
 206         if (rate_table == NULL)
 207                 return;
 208
 209         sband = &sc->sbands[band];
 210         rate = sc->rates[band];
 211
 212         if (rate_table->rate_cnt > ATH_RATE_MAX)
 213                 maxrates = ATH_RATE_MAX;
 214         else
 215                 maxrates = rate_table->rate_cnt;
 216
 217         for (i = 0; i < maxrates; i++) {
 218                 rate[i].bitrate = rate_table->info[i].ratekbps / 100;
 219                 rate[i].hw_value = rate_table->info[i].ratecode;
 220                 if (rate_table->info[i].short_preamble) {
 221                         rate[i].hw_value_short = rate_table->info[i].ratecode |
 222                                 rate_table->info[i].short_preamble;
 223                         rate[i].flags = IEEE80211_RATE_SHORT_PREAMBLE;
 224                 }
 225                 sband->n_bitrates++;
 226
 227                 DPRINTF(sc, ATH_DBG_CONFIG, "Rate: %2dMbps, ratecode: %2d\n",
 228                         rate[i].bitrate / 10, rate[i].hw_value);
 229         }
 230 }
 231
 232 static struct ath9k_channel *ath_get_curchannel(struct ath_softc *sc,
 233                                                 struct ieee80211_hw *hw)
 234 {
 235         struct ieee80211_channel *curchan = hw->conf.channel;
 236         struct ath9k_channel *channel;
 237         u8 chan_idx;
 238
 239         chan_idx = curchan->hw_value;
 240         channel = &sc->sc_ah->channels[chan_idx];
 241         ath9k_update_ichannel(sc, hw, channel);
 242         return channel;
 243 }
 244
 245 /*
 246  * Set/change channels.  If the channel is really being changed, it's done
 247  * by reseting the chip.  To accomplish this we must first cleanup any pending
 248  * DMA, then restart stuff.
 249 */
 250 int ath_set_channel(struct ath_softc *sc, struct ieee80211_hw *hw,
 251                     struct ath9k_channel *hchan)
 252 {
 253         struct ath_hw *ah = sc->sc_ah;
 254         bool fastcc = true, stopped;
 255         struct ieee80211_channel *channel = hw->conf.channel;
 256         int r;
 257
 258         if (sc->sc_flags & SC_OP_INVALID)
 259                 return -EIO;
 260
 261         ath9k_ps_wakeup(sc);
 262
 263         /*
 264          * This is only performed if the channel settings have
 265          * actually changed.
 266          *
 267          * To switch channels clear any pending DMA operations;
 268          * wait long enough for the RX fifo to drain, reset the
 269          * hardware at the new frequency, and then re-enable
 270          * the relevant bits of the h/w.
 271          */
 272         ath9k_hw_set_interrupts(ah, 0);
 273         ath_drain_all_txq(sc, false);
 274         stopped = ath_stoprecv(sc);
 275
 276         /* XXX: do not flush receive queue here. We don't want
 277          * to flush data frames already in queue because of
 278          * changing channel. */
 279
 280         if (!stopped || (sc->sc_flags & SC_OP_FULL_RESET))
 281                 fastcc = false;
 282
 283         DPRINTF(sc, ATH_DBG_CONFIG,
 284                 "(%u MHz) -> (%u MHz), chanwidth: %d\n",
 285                 sc->sc_ah->curchan->channel,
 286                 channel->center_freq, sc->tx_chan_width);
 287
 288         spin_lock_bh(&sc->sc_resetlock);
 289
 290         r = ath9k_hw_reset(ah, hchan, fastcc);
 291         if (r) {
 292                 DPRINTF(sc, ATH_DBG_FATAL,
 293                         "Unable to reset channel (%u Mhz) "
 294                         "reset status %d\n",
 295                         channel->center_freq, r);
 296                 spin_unlock_bh(&sc->sc_resetlock);
 297                 goto ps_restore;
 298         }
 299         spin_unlock_bh(&sc->sc_resetlock);
 300
 301         sc->sc_flags &= ~SC_OP_FULL_RESET;
 302
 303         if (ath_startrecv(sc) != 0) {
 304                 DPRINTF(sc, ATH_DBG_FATAL,
 305                         "Unable to restart recv logic\n");
 306                 r = -EIO;
 307                 goto ps_restore;
 308         }
 309
 310         ath_cache_conf_rate(sc, &hw->conf);
 311         ath_update_txpow(sc);
 312         ath9k_hw_set_interrupts(ah, sc->imask);
 313
 314  ps_restore:
 315         ath9k_ps_restore(sc);
 316         return r;
 317 }
 318
 319 /*
 320  *  This routine performs the periodic noise floor calibration function
 321  *  that is used to adjust and optimize the chip performance.  This
 322  *  takes environmental changes (location, temperature) into account.
 323  *  When the task is complete, it reschedules itself depending on the
 324  *  appropriate interval that was calculated.
 325  */
 326 static void ath_ani_calibrate(unsigned long data)
 327 {
 328         struct ath_softc *sc = (struct ath_softc *)data;
 329         struct ath_hw *ah = sc->sc_ah;
 330         bool longcal = false;
 331         bool shortcal = false;
 332         bool aniflag = false;
 333         unsigned int timestamp = jiffies_to_msecs(jiffies);
 334         u32 cal_interval, short_cal_interval;
 335
 336         short_cal_interval = (ah->opmode == NL80211_IFTYPE_AP) ?
 337                 ATH_AP_SHORT_CALINTERVAL : ATH_STA_SHORT_CALINTERVAL;
 338
 339         /*
 340         * don't calibrate when we're scanning.
 341         * we are most likely not on our home channel.
 342         */
 343         spin_lock(&sc->ani_lock);
 344         if (sc->sc_flags & SC_OP_SCANNING)
 345                 goto set_timer;
 346
 347         /* Only calibrate if awake */
 348         if (sc->sc_ah->power_mode != ATH9K_PM_AWAKE)
 349                 goto set_timer;
 350
 351         ath9k_ps_wakeup(sc);
 352
 353         /* Long calibration runs independently of short calibration. */
 354         if ((timestamp - sc->ani.longcal_timer) >= ATH_LONG_CALINTERVAL) {
 355                 longcal = true;
 356                 DPRINTF(sc, ATH_DBG_ANI, "longcal @%lu\n", jiffies);
 357                 sc->ani.longcal_timer = timestamp;
 358         }
 359
 360         /* Short calibration applies only while caldone is false */
 361         if (!sc->ani.caldone) {
 362                 if ((timestamp - sc->ani.shortcal_timer) >= short_cal_interval) {
 363                         shortcal = true;
 364                         DPRINTF(sc, ATH_DBG_ANI, "shortcal @%lu\n", jiffies);
 365                         sc->ani.shortcal_timer = timestamp;
 366                         sc->ani.resetcal_timer = timestamp;
 367                 }
 368         } else {
 369                 if ((timestamp - sc->ani.resetcal_timer) >=
 370                     ATH_RESTART_CALINTERVAL) {
 371                         sc->ani.caldone = ath9k_hw_reset_calvalid(ah);
 372                         if (sc->ani.caldone)
 373                                 sc->ani.resetcal_timer = timestamp;
 374                 }
 375         }
 376
 377         /* Verify whether we must check ANI */
 378         if ((timestamp - sc->ani.checkani_timer) >= ATH_ANI_POLLINTERVAL) {
 379                 aniflag = true;
 380                 sc->ani.checkani_timer = timestamp;
 381         }
 382
 383         /* Skip all processing if there's nothing to do. */
 384         if (longcal || shortcal || aniflag) {
 385                 /* Call ANI routine if necessary */
 386                 if (aniflag)
 387                         ath9k_hw_ani_monitor(ah, &sc->nodestats, ah->curchan);
 388
 389                 /* Perform calibration if necessary */
 390                 if (longcal || shortcal) {
 391                         sc->ani.caldone = ath9k_hw_calibrate(ah, ah->curchan,
 392                                                      sc->rx_chainmask, longcal);
 393
 394                         if (longcal)
 395                                 sc->ani.noise_floor = ath9k_hw_getchan_noise(ah,
 396                                                                      ah->curchan);
 397
 398                         DPRINTF(sc, ATH_DBG_ANI," calibrate chan %u/%x nf: %d\n",
 399                                 ah->curchan->channel, ah->curchan->channelFlags,
 400                                 sc->ani.noise_floor);
 401                 }
 402         }
 403
 404         ath9k_ps_restore(sc);
 405
 406 set_timer:
 407         spin_unlock(&sc->ani_lock);
 408         /*
 409         * Set timer interval based on previous results.
 410         * The interval must be the shortest necessary to satisfy ANI,
 411         * short calibration and long calibration.
 412         */
 413         cal_interval = ATH_LONG_CALINTERVAL;
 414         if (sc->sc_ah->config.enable_ani)
 415                 cal_interval = min(cal_interval, (u32)ATH_ANI_POLLINTERVAL);
 416         if (!sc->ani.caldone)
 417                 cal_interval = min(cal_interval, (u32)short_cal_interval);
 418
 419         mod_timer(&sc->ani.timer, jiffies + msecs_to_jiffies(cal_interval));
 420 }
 421
 422 static void ath_start_ani(struct ath_softc *sc)
 423 {
 424         unsigned long timestamp = jiffies_to_msecs(jiffies);
 425
 426         sc->ani.longcal_timer = timestamp;
 427         sc->ani.shortcal_timer = timestamp;
 428         sc->ani.checkani_timer = timestamp;
 429
 430         mod_timer(&sc->ani.timer,
 431                   jiffies + msecs_to_jiffies(ATH_ANI_POLLINTERVAL));
 432 }
 433
 434 /*
 435  * Update tx/rx chainmask. For legacy association,
 436  * hard code chainmask to 1x1, for 11n association, use
 437  * the chainmask configuration, for bt coexistence, use
 438  * the chainmask configuration even in legacy mode.
 439  */
 440 void ath_update_chainmask(struct ath_softc *sc, int is_ht)
 441 {
 442         if (is_ht ||
 443             (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BT_COEX)) {
 444                 sc->tx_chainmask = sc->sc_ah->caps.tx_chainmask;
 445                 sc->rx_chainmask = sc->sc_ah->caps.rx_chainmask;
 446         } else {
 447                 sc->tx_chainmask = 1;
 448                 sc->rx_chainmask = 1;
 449         }
 450
 451         DPRINTF(sc, ATH_DBG_CONFIG, "tx chmask: %d, rx chmask: %d\n",
 452                 sc->tx_chainmask, sc->rx_chainmask);
 453 }
 454
 455 static void ath_node_attach(struct ath_softc *sc, struct ieee80211_sta *sta)
 456 {
 457         struct ath_node *an;
 458
 459         an = (struct ath_node *)sta->drv_priv;
 460
 461         if (sc->sc_flags & SC_OP_TXAGGR) {
 462                 ath_tx_node_init(sc, an);
 463                 an->maxampdu = 1 << (IEEE80211_HT_MAX_AMPDU_FACTOR +
 464                                      sta->ht_cap.ampdu_factor);
 465                 an->mpdudensity = parse_mpdudensity(sta->ht_cap.ampdu_density);
 466                 an->last_rssi = ATH_RSSI_DUMMY_MARKER;
 467         }
 468 }
 469
 470 static void ath_node_detach(struct ath_softc *sc, struct ieee80211_sta *sta)
 471 {
 472         struct ath_node *an = (struct ath_node *)sta->drv_priv;
 473
 474         if (sc->sc_flags & SC_OP_TXAGGR)
 475                 ath_tx_node_cleanup(sc, an);
 476 }
 477
 478 static void ath9k_tasklet(unsigned long data)
 479 {
 480         struct ath_softc *sc = (struct ath_softc *)data;
 481         u32 status = sc->intrstatus;
 482
 483         ath9k_ps_wakeup(sc);
 484
 485         if (status & ATH9K_INT_FATAL) {
 486                 ath_reset(sc, false);
 487                 ath9k_ps_restore(sc);
 488                 return;
 489         }
 490
 491         if (status & (ATH9K_INT_RX | ATH9K_INT_RXEOL | ATH9K_INT_RXORN)) {
 492                 spin_lock_bh(&sc->rx.rxflushlock);
 493                 ath_rx_tasklet(sc, 0);
 494                 spin_unlock_bh(&sc->rx.rxflushlock);
 495         }
 496
 497         if (status & ATH9K_INT_TX)
 498                 ath_tx_tasklet(sc);
 499
 500         if ((status & ATH9K_INT_TSFOOR) && sc->ps_enabled) {
 501                 /*
 502                  * TSF sync does not look correct; remain awake to sync with
 503                  * the next Beacon.
 504                  */
 505                 DPRINTF(sc, ATH_DBG_PS, "TSFOOR - Sync with next Beacon\n");
 506                 sc->sc_flags |= SC_OP_WAIT_FOR_BEACON | SC_OP_BEACON_SYNC;
 507         }
 508
 509         /* re-enable hardware interrupt */
 510         ath9k_hw_set_interrupts(sc->sc_ah, sc->imask);
 511         ath9k_ps_restore(sc);
 512 }
 513
 514 irqreturn_t ath_isr(int irq, void *dev)
 515 {
 516 #define SCHED_INTR (                            \
 517                 ATH9K_INT_FATAL |               \
 518                 ATH9K_INT_RXORN |               \
 519                 ATH9K_INT_RXEOL |               \
 520                 ATH9K_INT_RX |                  \
 521                 ATH9K_INT_TX |                  \
 522                 ATH9K_INT_BMISS |               \
 523                 ATH9K_INT_CST |                 \
 524                 ATH9K_INT_TSFOOR)
 525
 526         struct ath_softc *sc = dev;
 527         struct ath_hw *ah = sc->sc_ah;
 528         enum ath9k_int status;
 529         bool sched = false;
 530
 531         /*
 532          * The hardware is not ready/present, don't
 533          * touch anything. Note this can happen early
 534          * on if the IRQ is shared.
 535          */
 536         if (sc->sc_flags & SC_OP_INVALID)
 537                 return IRQ_NONE;
 538
 539
 540         /* shared irq, not for us */
 541
 542         if (!ath9k_hw_intrpend(ah))
 543                 return IRQ_NONE;
 544
 545         /*
 546          * Figure out the reason(s) for the interrupt.  Note
 547          * that the hal returns a pseudo-ISR that may include
 548          * bits we haven't explicitly enabled so we mask the
 549          * value to insure we only process bits we requested.
 550          */
 551         ath9k_hw_getisr(ah, &status);   /* NB: clears ISR too */
 552         status &= sc->imask;    /* discard unasked-for bits */
 553
 554         /*
 555          * If there are no status bits set, then this interrupt was not
 556          * for me (should have been caught above).
 557          */
 558         if (!status)
 559                 return IRQ_NONE;
 560
 561         /* Cache the status */
 562         sc->intrstatus = status;
 563
 564         if (status & SCHED_INTR)
 565                 sched = true;
 566
 567         /*
 568          * If a FATAL or RXORN interrupt is received, we have to reset the
 569          * chip immediately.
 570          */
 571         if (status & (ATH9K_INT_FATAL | ATH9K_INT_RXORN))
 572                 goto chip_reset;
 573
 574         if (status & ATH9K_INT_SWBA)
 575                 tasklet_schedule(&sc->bcon_tasklet);
 576
 577         if (status & ATH9K_INT_TXURN)
 578                 ath9k_hw_updatetxtriglevel(ah, true);
 579
 580         if (status & ATH9K_INT_MIB) {
 581                 /*
 582                  * Disable interrupts until we service the MIB
 583                  * interrupt; otherwise it will continue to
 584                  * fire.
 585                  */
 586                 ath9k_hw_set_interrupts(ah, 0);
 587                 /*
 588                  * Let the hal handle the event. We assume
 589                  * it will clear whatever condition caused
 590                  * the interrupt.
 591                  */
 592                 ath9k_hw_procmibevent(ah, &sc->nodestats);
 593                 ath9k_hw_set_interrupts(ah, sc->imask);
 594         }
 595
 596         if (!(ah->caps.hw_caps & ATH9K_HW_CAP_AUTOSLEEP))
 597                 if (status & ATH9K_INT_TIM_TIMER) {
 598                         /* Clear RxAbort bit so that we can
 599                          * receive frames */
 600                         ath9k_hw_setpower(ah, ATH9K_PM_AWAKE);
 601                         ath9k_hw_setrxabort(sc->sc_ah, 0);
 602                         sc->sc_flags |= SC_OP_WAIT_FOR_BEACON;
 603                 }
 604
 605 chip_reset:
 606
 607         ath_debug_stat_interrupt(sc, status);
 608
 609         if (sched) {
 610                 /* turn off every interrupt except SWBA */
 611                 ath9k_hw_set_interrupts(ah, (sc->imask & ATH9K_INT_SWBA));
 612                 tasklet_schedule(&sc->intr_tq);
 613         }
 614
 615         return IRQ_HANDLED;
 616
 617 #undef SCHED_INTR
 618 }
 619
 620 static u32 ath_get_extchanmode(struct ath_softc *sc,
 621                                struct ieee80211_channel *chan,
 622                                enum nl80211_channel_type channel_type)
 623 {
 624         u32 chanmode = 0;
 625
 626         switch (chan->band) {
 627         case IEEE80211_BAND_2GHZ:
 628                 switch(channel_type) {
 629                 case NL80211_CHAN_NO_HT:
 630                 case NL80211_CHAN_HT20:
 631                         chanmode = CHANNEL_G_HT20;
 632                         break;
 633                 case NL80211_CHAN_HT40PLUS:
 634                         chanmode = CHANNEL_G_HT40PLUS;
 635                         break;
 636                 case NL80211_CHAN_HT40MINUS:
 637                         chanmode = CHANNEL_G_HT40MINUS;
 638                         break;
 639                 }
 640                 break;
 641         case IEEE80211_BAND_5GHZ:
 642                 switch(channel_type) {
 643                 case NL80211_CHAN_NO_HT:
 644                 case NL80211_CHAN_HT20:
 645                         chanmode = CHANNEL_A_HT20;
 646                         break;
 647                 case NL80211_CHAN_HT40PLUS:
 648                         chanmode = CHANNEL_A_HT40PLUS;
 649                         break;
 650                 case NL80211_CHAN_HT40MINUS:
 651                         chanmode = CHANNEL_A_HT40MINUS;
 652                         break;
 653                 }
 654                 break;
 655         default:
 656                 break;
 657         }
 658
 659         return chanmode;
 660 }
 661
 662 static int ath_setkey_tkip(struct ath_softc *sc, u16 keyix, const u8 *key,
 663                            struct ath9k_keyval *hk, const u8 *addr,
 664                            bool authenticator)
 665 {
 666         const u8 *key_rxmic;
 667         const u8 *key_txmic;
 668
 669         key_txmic = key + NL80211_TKIP_DATA_OFFSET_TX_MIC_KEY;
 670         key_rxmic = key + NL80211_TKIP_DATA_OFFSET_RX_MIC_KEY;
 671
 672         if (addr == NULL) {
 673                 /*
 674                  * Group key installation - only two key cache entries are used
 675                  * regardless of splitmic capability since group key is only
 676                  * used either for TX or RX.
 677                  */
 678                 if (authenticator) {
 679                         memcpy(hk->kv_mic, key_txmic, sizeof(hk->kv_mic));
 680                         memcpy(hk->kv_txmic, key_txmic, sizeof(hk->kv_mic));
 681                 } else {
 682                         memcpy(hk->kv_mic, key_rxmic, sizeof(hk->kv_mic));
 683                         memcpy(hk->kv_txmic, key_rxmic, sizeof(hk->kv_mic));
 684                 }
 685                 return ath9k_hw_set_keycache_entry(sc->sc_ah, keyix, hk, addr);
 686         }
 687         if (!sc->splitmic) {
 688                 /* TX and RX keys share the same key cache entry. */
 689                 memcpy(hk->kv_mic, key_rxmic, sizeof(hk->kv_mic));
 690                 memcpy(hk->kv_txmic, key_txmic, sizeof(hk->kv_txmic));
 691                 return ath9k_hw_set_keycache_entry(sc->sc_ah, keyix, hk, addr);
 692         }
 693
 694         /* Separate key cache entries for TX and RX */
 695
 696         /* TX key goes at first index, RX key at +32. */
 697         memcpy(hk->kv_mic, key_txmic, sizeof(hk->kv_mic));
 698         if (!ath9k_hw_set_keycache_entry(sc->sc_ah, keyix, hk, NULL)) {
 699                 /* TX MIC entry failed. No need to proceed further */
 700                 DPRINTF(sc, ATH_DBG_FATAL,
 701                         "Setting TX MIC Key Failed\n");
 702                 return 0;
 703         }
 704
 705         memcpy(hk->kv_mic, key_rxmic, sizeof(hk->kv_mic));
 706         /* XXX delete tx key on failure? */
 707         return ath9k_hw_set_keycache_entry(sc->sc_ah, keyix + 32, hk, addr);
 708 }
 709
 710 static int ath_reserve_key_cache_slot_tkip(struct ath_softc *sc)
 711 {
 712         int i;
 713
 714         for (i = IEEE80211_WEP_NKID; i < sc->keymax / 2; i++) {
 715                 if (test_bit(i, sc->keymap) ||
 716                     test_bit(i + 64, sc->keymap))
 717                         continue; /* At least one part of TKIP key allocated */
 718                 if (sc->splitmic &&
 719                     (test_bit(i + 32, sc->keymap) ||
 720                      test_bit(i + 64 + 32, sc->keymap)))
 721                         continue; /* At least one part of TKIP key allocated */
 722
 723                 /* Found a free slot for a TKIP key */
 724                 return i;
 725         }
 726         return -1;
 727 }
 728
 729 static int ath_reserve_key_cache_slot(struct ath_softc *sc)
 730 {
 731         int i;
 732
 733         /* First, try to find slots that would not be available for TKIP. */
 734         if (sc->splitmic) {
 735                 for (i = IEEE80211_WEP_NKID; i < sc->keymax / 4; i++) {
 736                         if (!test_bit(i, sc->keymap) &&
 737                             (test_bit(i + 32, sc->keymap) ||
 738                              test_bit(i + 64, sc->keymap) ||
 739                              test_bit(i + 64 + 32, sc->keymap)))
 740                                 return i;
 741                         if (!test_bit(i + 32, sc->keymap) &&
 742                             (test_bit(i, sc->keymap) ||
 743                              test_bit(i + 64, sc->keymap) ||
 744                              test_bit(i + 64 + 32, sc->keymap)))
 745                                 return i + 32;
 746                         if (!test_bit(i + 64, sc->keymap) &&
 747                             (test_bit(i , sc->keymap) ||
 748                              test_bit(i + 32, sc->keymap) ||
 749                              test_bit(i + 64 + 32, sc->keymap)))
 750                                 return i + 64;
 751                         if (!test_bit(i + 64 + 32, sc->keymap) &&
 752                             (test_bit(i, sc->keymap) ||
 753                              test_bit(i + 32, sc->keymap) ||
 754                              test_bit(i + 64, sc->keymap)))
 755                                 return i + 64 + 32;
 756                 }
 757         } else {
 758                 for (i = IEEE80211_WEP_NKID; i < sc->keymax / 2; i++) {
 759                         if (!test_bit(i, sc->keymap) &&
 760                             test_bit(i + 64, sc->keymap))
 761                                 return i;
 762                         if (test_bit(i, sc->keymap) &&
 763                             !test_bit(i + 64, sc->keymap))
 764                                 return i + 64;
 765                 }
 766         }
 767
 768         /* No partially used TKIP slots, pick any available slot */
 769         for (i = IEEE80211_WEP_NKID; i < sc->keymax; i++) {
 770                 /* Do not allow slots that could be needed for TKIP group keys
 771                  * to be used. This limitation could be removed if we know that
 772                  * TKIP will not be used. */
 773                 if (i >= 64 && i < 64 + IEEE80211_WEP_NKID)
 774                         continue;
 775                 if (sc->splitmic) {
 776                         if (i >= 32 && i < 32 + IEEE80211_WEP_NKID)
 777                                 continue;
 778                         if (i >= 64 + 32 && i < 64 + 32 + IEEE80211_WEP_NKID)
 779                                 continue;
 780                 }
 781
 782                 if (!test_bit(i, sc->keymap))
 783                         return i; /* Found a free slot for a key */
 784         }
 785
 786         /* No free slot found */
 787         return -1;
 788 }
 789
 790 static int ath_key_config(struct ath_softc *sc,
 791                           struct ieee80211_vif *vif,
 792                           struct ieee80211_sta *sta,
 793                           struct ieee80211_key_conf *key)
 794 {
 795         struct ath9k_keyval hk;
 796         const u8 *mac = NULL;
 797         int ret = 0;
 798         int idx;
 799
 800         memset(&hk, 0, sizeof(hk));
 801
 802         switch (key->alg) {
 803         case ALG_WEP:
 804                 hk.kv_type = ATH9K_CIPHER_WEP;
 805                 break;
 806         case ALG_TKIP:
 807                 hk.kv_type = ATH9K_CIPHER_TKIP;
 808                 break;
 809         case ALG_CCMP:
 810                 hk.kv_type = ATH9K_CIPHER_AES_CCM;
 811                 break;
 812         default:
 813                 return -EOPNOTSUPP;
 814         }
 815
 816         hk.kv_len = key->keylen;
 817         memcpy(hk.kv_val, key->key, key->keylen);
 818
 819         if (!(key->flags & IEEE80211_KEY_FLAG_PAIRWISE)) {
 820                 /* For now, use the default keys for broadcast keys. This may
 821                  * need to change with virtual interfaces. */
 822                 idx = key->keyidx;
 823         } else if (key->keyidx) {
 824                 if (WARN_ON(!sta))
 825                         return -EOPNOTSUPP;
 826                 mac = sta->addr;
 827
 828                 if (vif->type != NL80211_IFTYPE_AP) {
 829                         /* Only keyidx 0 should be used with unicast key, but
 830                          * allow this for client mode for now. */
 831                         idx = key->keyidx;
 832                 } else
 833                         return -EIO;
 834         } else {
 835                 if (WARN_ON(!sta))
 836                         return -EOPNOTSUPP;
 837                 mac = sta->addr;
 838
 839                 if (key->alg == ALG_TKIP)
 840                         idx = ath_reserve_key_cache_slot_tkip(sc);
 841                 else
 842                         idx = ath_reserve_key_cache_slot(sc);
 843                 if (idx < 0)
 844                         return -ENOSPC; /* no free key cache entries */
 845         }
 846
 847         if (key->alg == ALG_TKIP)
 848                 ret = ath_setkey_tkip(sc, idx, key->key, &hk, mac,
 849                                       vif->type == NL80211_IFTYPE_AP);
 850         else
 851                 ret = ath9k_hw_set_keycache_entry(sc->sc_ah, idx, &hk, mac);
 852
 853         if (!ret)
 854                 return -EIO;
 855
 856         set_bit(idx, sc->keymap);
 857         if (key->alg == ALG_TKIP) {
 858                 set_bit(idx + 64, sc->keymap);
 859                 if (sc->splitmic) {
 860                         set_bit(idx + 32, sc->keymap);
 861                         set_bit(idx + 64 + 32, sc->keymap);
 862                 }
 863         }
 864
 865         return idx;
 866 }
 867
 868 static void ath_key_delete(struct ath_softc *sc, struct ieee80211_key_conf *key)
 869 {
 870         ath9k_hw_keyreset(sc->sc_ah, key->hw_key_idx);
 871         if (key->hw_key_idx < IEEE80211_WEP_NKID)
 872                 return;
 873
 874         clear_bit(key->hw_key_idx, sc->keymap);
 875         if (key->alg != ALG_TKIP)
 876                 return;
 877
 878         clear_bit(key->hw_key_idx + 64, sc->keymap);
 879         if (sc->splitmic) {
 880                 clear_bit(key->hw_key_idx + 32, sc->keymap);
 881                 clear_bit(key->hw_key_idx + 64 + 32, sc->keymap);
 882         }
 883 }
 884
 885 static void setup_ht_cap(struct ath_softc *sc,
 886                          struct ieee80211_sta_ht_cap *ht_info)
 887 {
 888         u8 tx_streams, rx_streams;
 889
 890         ht_info->ht_supported = true;
 891         ht_info->cap = IEEE80211_HT_CAP_SUP_WIDTH_20_40 |
 892                        IEEE80211_HT_CAP_SM_PS |
 893                        IEEE80211_HT_CAP_SGI_40 |
 894                        IEEE80211_HT_CAP_DSSSCCK40;
 895
 896         ht_info->ampdu_factor = IEEE80211_HT_MAX_AMPDU_64K;
 897         ht_info->ampdu_density = IEEE80211_HT_MPDU_DENSITY_8;
 898
 899         /* set up supported mcs set */
 900         memset(&ht_info->mcs, 0, sizeof(ht_info->mcs));
 901         tx_streams = !(sc->tx_chainmask & (sc->tx_chainmask - 1)) ? 1 : 2;
 902         rx_streams = !(sc->rx_chainmask & (sc->rx_chainmask - 1)) ? 1 : 2;
 903
 904         if (tx_streams != rx_streams) {
 905                 DPRINTF(sc, ATH_DBG_CONFIG, "TX streams %d, RX streams: %d\n",
 906                         tx_streams, rx_streams);
 907                 ht_info->mcs.tx_params |= IEEE80211_HT_MCS_TX_RX_DIFF;
 908                 ht_info->mcs.tx_params |= ((tx_streams - 1) <<
 909                                 IEEE80211_HT_MCS_TX_MAX_STREAMS_SHIFT);
 910         }
 911
 912         ht_info->mcs.rx_mask[0] = 0xff;
 913         if (rx_streams >= 2)
 914                 ht_info->mcs.rx_mask[1] = 0xff;
 915
 916         ht_info->mcs.tx_params |= IEEE80211_HT_MCS_TX_DEFINED;
 917 }
 918
 919 static void ath9k_bss_assoc_info(struct ath_softc *sc,
 920                                  struct ieee80211_vif *vif,
 921                                  struct ieee80211_bss_conf *bss_conf)
 922 {
 923
 924         if (bss_conf->assoc) {
 925                 DPRINTF(sc, ATH_DBG_CONFIG, "Bss Info ASSOC %d, bssid: %pM\n",
 926                         bss_conf->aid, sc->curbssid);
 927
 928                 /* New association, store aid */
 929                 sc->curaid = bss_conf->aid;
 930                 ath9k_hw_write_associd(sc);
 931
 932                 /*
 933                  * Request a re-configuration of Beacon related timers
 934                  * on the receipt of the first Beacon frame (i.e.,
 935                  * after time sync with the AP).
 936                  */
 937                 sc->sc_flags |= SC_OP_BEACON_SYNC;
 938
 939                 /* Configure the beacon */
 940                 ath_beacon_config(sc, vif);
 941
 942                 /* Reset rssi stats */
 943                 sc->nodestats.ns_avgbrssi = ATH_RSSI_DUMMY_MARKER;
 944                 sc->nodestats.ns_avgrssi = ATH_RSSI_DUMMY_MARKER;
 945                 sc->nodestats.ns_avgtxrssi = ATH_RSSI_DUMMY_MARKER;
 946                 sc->nodestats.ns_avgtxrate = ATH_RATE_DUMMY_MARKER;
 947
 948                 ath_start_ani(sc);
 949         } else {
 950                 DPRINTF(sc, ATH_DBG_CONFIG, "Bss Info DISASSOC\n");
 951                 sc->curaid = 0;
 952                 /* Stop ANI */
 953                 del_timer_sync(&sc->ani.timer);
 954         }
 955 }
 956
 957 /********************************/
 958 /*       LED functions          */
 959 /********************************/
 960
 961 static void ath_led_blink_work(struct work_struct *work)
 962 {
 963         struct ath_softc *sc = container_of(work, struct ath_softc,
 964                                             ath_led_blink_work.work);
 965
 966         if (!(sc->sc_flags & SC_OP_LED_ASSOCIATED))
 967                 return;
 968
 969         if ((sc->led_on_duration == ATH_LED_ON_DURATION_IDLE) ||
 970             (sc->led_off_duration == ATH_LED_OFF_DURATION_IDLE))
 971                 ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 0);
 972         else
 973                 ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN,
 974                                   (sc->sc_flags & SC_OP_LED_ON) ? 1 : 0);
 975
 976         queue_delayed_work(sc->hw->workqueue, &sc->ath_led_blink_work,
 977                            (sc->sc_flags & SC_OP_LED_ON) ?
 978                            msecs_to_jiffies(sc->led_off_duration) :
 979                            msecs_to_jiffies(sc->led_on_duration));
 980
 981         sc->led_on_duration = sc->led_on_cnt ?
 982                         max((ATH_LED_ON_DURATION_IDLE - sc->led_on_cnt), 25) :
 983                         ATH_LED_ON_DURATION_IDLE;
 984         sc->led_off_duration = sc->led_off_cnt ?
 985                         max((ATH_LED_OFF_DURATION_IDLE - sc->led_off_cnt), 10) :
 986                         ATH_LED_OFF_DURATION_IDLE;
 987         sc->led_on_cnt = sc->led_off_cnt = 0;
 988         if (sc->sc_flags & SC_OP_LED_ON)
 989                 sc->sc_flags &= ~SC_OP_LED_ON;
 990         else
 991                 sc->sc_flags |= SC_OP_LED_ON;
 992 }
 993
 994 static void ath_led_brightness(struct led_classdev *led_cdev,
 995                                enum led_brightness brightness)
 996 {
 997         struct ath_led *led = container_of(led_cdev, struct ath_led, led_cdev);
 998         struct ath_softc *sc = led->sc;
 999
1000         switch (brightness) {
1001         case LED_OFF:
1002                 if (led->led_type == ATH_LED_ASSOC ||
1003                     led->led_type == ATH_LED_RADIO) {
1004                         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN,
1005                                 (led->led_type == ATH_LED_RADIO));
1006                         sc->sc_flags &= ~SC_OP_LED_ASSOCIATED;
1007                         if (led->led_type == ATH_LED_RADIO)
1008                                 sc->sc_flags &= ~SC_OP_LED_ON;
1009                 } else {
1010                         sc->led_off_cnt++;
1011                 }
1012                 break;
1013         case LED_FULL:
1014                 if (led->led_type == ATH_LED_ASSOC) {
1015                         sc->sc_flags |= SC_OP_LED_ASSOCIATED;
1016                         queue_delayed_work(sc->hw->workqueue,
1017                                            &sc->ath_led_blink_work, 0);
1018                 } else if (led->led_type == ATH_LED_RADIO) {
1019                         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 0);
1020                         sc->sc_flags |= SC_OP_LED_ON;
1021                 } else {
1022                         sc->led_on_cnt++;
1023                 }
1024                 break;
1025         default:
1026                 break;
1027         }
1028 }
1029
1030 static int ath_register_led(struct ath_softc *sc, struct ath_led *led,
1031                             char *trigger)
1032 {
1033         int ret;
1034
1035         led->sc = sc;
1036         led->led_cdev.name = led->name;
1037         led->led_cdev.default_trigger = trigger;
1038         led->led_cdev.brightness_set = ath_led_brightness;
1039
1040         ret = led_classdev_register(wiphy_dev(sc->hw->wiphy), &led->led_cdev);
1041         if (ret)
1042                 DPRINTF(sc, ATH_DBG_FATAL,
1043                         "Failed to register led:%s", led->name);
1044         else
1045                 led->registered = 1;
1046         return ret;
1047 }
1048
1049 static void ath_unregister_led(struct ath_led *led)
1050 {
1051         if (led->registered) {
1052                 led_classdev_unregister(&led->led_cdev);
1053                 led->registered = 0;
1054         }
1055 }
1056
1057 static void ath_deinit_leds(struct ath_softc *sc)
1058 {
1059         ath_unregister_led(&sc->assoc_led);
1060         sc->sc_flags &= ~SC_OP_LED_ASSOCIATED;
1061         ath_unregister_led(&sc->tx_led);
1062         ath_unregister_led(&sc->rx_led);
1063         ath_unregister_led(&sc->radio_led);
1064         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 1);
1065 }
1066
1067 static void ath_init_leds(struct ath_softc *sc)
1068 {
1069         char *trigger;
1070         int ret;
1071
1072         /* Configure gpio 1 for output */
1073         ath9k_hw_cfg_output(sc->sc_ah, ATH_LED_PIN,
1074                             AR_GPIO_OUTPUT_MUX_AS_OUTPUT);
1075         /* LED off, active low */
1076         ath9k_hw_set_gpio(sc->sc_ah, ATH_LED_PIN, 1);
1077
1078         INIT_DELAYED_WORK(&sc->ath_led_blink_work, ath_led_blink_work);
1079
1080         trigger = ieee80211_get_radio_led_name(sc->hw);
1081         snprintf(sc->radio_led.name, sizeof(sc->radio_led.name),
1082                 "ath9k-%s::radio", wiphy_name(sc->hw->wiphy));
1083         ret = ath_register_led(sc, &sc->radio_led, trigger);
1084         sc->radio_led.led_type = ATH_LED_RADIO;
1085         if (ret)
1086                 goto fail;
1087
1088         trigger = ieee80211_get_assoc_led_name(sc->hw);
1089         snprintf(sc->assoc_led.name, sizeof(sc->assoc_led.name),
1090                 "ath9k-%s::assoc", wiphy_name(sc->hw->wiphy));
1091         ret = ath_register_led(sc, &sc->assoc_led, trigger);
1092         sc->assoc_led.led_type = ATH_LED_ASSOC;
1093         if (ret)
1094                 goto fail;
1095
1096         trigger = ieee80211_get_tx_led_name(sc->hw);
1097         snprintf(sc->tx_led.name, sizeof(sc->tx_led.name),
1098                 "ath9k-%s::tx", wiphy_name(sc->hw->wiphy));
1099         ret = ath_register_led(sc, &sc->tx_led, trigger);
1100         sc->tx_led.led_type = ATH_LED_TX;
1101         if (ret)
1102                 goto fail;
1103
1104         trigger = ieee80211_get_rx_led_name(sc->hw);
1105         snprintf(sc->rx_led.name, sizeof(sc->rx_led.name),
1106                 "ath9k-%s::rx", wiphy_name(sc->hw->wiphy));
1107         ret = ath_register_led(sc, &sc->rx_led, trigger);
1108         sc->rx_led.led_type = ATH_LED_RX;
1109         if (ret)
1110                 goto fail;
1111
1112         return;
1113
1114 fail:
1115         cancel_delayed_work_sync(&sc->ath_led_blink_work);
1116         ath_deinit_leds(sc);
1117 }
1118
1119 void ath_radio_enable(struct ath_softc *sc)
1120 {
1121         struct ath_hw *ah = sc->sc_ah;
1122         struct ieee80211_channel *channel = sc->hw->conf.channel;
1123         int r;
1124
1125         ath9k_ps_wakeup(sc);
1126         ath9k_hw_configpcipowersave(ah, 0);
1127
1128         if (!ah->curchan)
1129                 ah->curchan = ath_get_curchannel(sc, sc->hw);
1130
1131         spin_lock_bh(&sc->sc_resetlock);
1132         r = ath9k_hw_reset(ah, ah->curchan, false);
1133         if (r) {
1134                 DPRINTF(sc, ATH_DBG_FATAL,
1135                         "Unable to reset channel %u (%uMhz) ",
1136                         "reset status %d\n",
1137                         channel->center_freq, r);
1138         }
1139         spin_unlock_bh(&sc->sc_resetlock);
1140
1141         ath_update_txpow(sc);
1142         if (ath_startrecv(sc) != 0) {
1143                 DPRINTF(sc, ATH_DBG_FATAL,
1144                         "Unable to restart recv logic\n");
1145                 return;
1146         }
1147
1148         if (sc->sc_flags & SC_OP_BEACONS)
1149                 ath_beacon_config(sc, NULL);    /* restart beacons */
1150
1151         /* Re-Enable  interrupts */
1152         ath9k_hw_set_interrupts(ah, sc->imask);
1153
1154         /* Enable LED */
1155         ath9k_hw_cfg_output(ah, ATH_LED_PIN,
1156                             AR_GPIO_OUTPUT_MUX_AS_OUTPUT);
1157         ath9k_hw_set_gpio(ah, ATH_LED_PIN, 0);
1158
1159         ieee80211_wake_queues(sc->hw);
1160         ath9k_ps_restore(sc);
1161 }
1162
1163 void ath_radio_disable(struct ath_softc *sc)
1164 {
1165         struct ath_hw *ah = sc->sc_ah;
1166         struct ieee80211_channel *channel = sc->hw->conf.channel;
1167         int r;
1168
1169         ath9k_ps_wakeup(sc);
1170         ieee80211_stop_queues(sc->hw);
1171
1172         /* Disable LED */
1173         ath9k_hw_set_gpio(ah, ATH_LED_PIN, 1);
1174         ath9k_hw_cfg_gpio_input(ah, ATH_LED_PIN);
1175
1176         /* Disable interrupts */
1177         ath9k_hw_set_interrupts(ah, 0);
1178
1179         ath_drain_all_txq(sc, false);   /* clear pending tx frames */
1180         ath_stoprecv(sc);               /* turn off frame recv */
1181         ath_flushrecv(sc);              /* flush recv queue */
1182
1183         if (!ah->curchan)
1184                 ah->curchan = ath_get_curchannel(sc, sc->hw);
1185
1186         spin_lock_bh(&sc->sc_resetlock);
1187         r = ath9k_hw_reset(ah, ah->curchan, false);
1188         if (r) {
1189                 DPRINTF(sc, ATH_DBG_FATAL,
1190                         "Unable to reset channel %u (%uMhz) "
1191                         "reset status %d\n",
1192                         channel->center_freq, r);
1193         }
1194         spin_unlock_bh(&sc->sc_resetlock);
1195
1196         ath9k_hw_phy_disable(ah);
1197         ath9k_hw_configpcipowersave(ah, 1);
1198         ath9k_ps_restore(sc);
1199         ath9k_hw_setpower(ah, ATH9K_PM_FULL_SLEEP);
1200 }
1201
1202 /*******************/
1203 /*      Rfkill     */
1204 /*******************/
1205
1206 static bool ath_is_rfkill_set(struct ath_softc *sc)
1207 {
1208         struct ath_hw *ah = sc->sc_ah;
1209
1210         return ath9k_hw_gpio_get(ah, ah->rfkill_gpio) ==
1211                                   ah->rfkill_polarity;
1212 }
1213
1214 static void ath9k_rfkill_poll_state(struct ieee80211_hw *hw)
1215 {
1216         struct ath_wiphy *aphy = hw->priv;
1217         struct ath_softc *sc = aphy->sc;
1218         bool blocked = !!ath_is_rfkill_set(sc);
1219
1220         wiphy_rfkill_set_hw_state(hw->wiphy, blocked);
1221
1222         if (blocked)
1223                 ath_radio_disable(sc);
1224         else
1225                 ath_radio_enable(sc);
1226 }
1227
1228 static void ath_start_rfkill_poll(struct ath_softc *sc)
1229 {
1230         struct ath_hw *ah = sc->sc_ah;
1231
1232         if (ah->caps.hw_caps & ATH9K_HW_CAP_RFSILENT)
1233                 wiphy_rfkill_start_polling(sc->hw->wiphy);
1234 }
1235
1236 void ath_cleanup(struct ath_softc *sc)
1237 {
1238         ath_detach(sc);
1239         free_irq(sc->irq, sc);
1240         ath_bus_cleanup(sc);
1241         kfree(sc->sec_wiphy);
1242         ieee80211_free_hw(sc->hw);
1243 }
1244
1245 void ath_detach(struct ath_softc *sc)
1246 {
1247         struct ieee80211_hw *hw = sc->hw;
1248         int i = 0;
1249
1250         ath9k_ps_wakeup(sc);
1251
1252         DPRINTF(sc, ATH_DBG_CONFIG, "Detach ATH hw\n");
1253
1254         ath_deinit_leds(sc);
1255
1256         for (i = 0; i < sc->num_sec_wiphy; i++) {
1257                 struct ath_wiphy *aphy = sc->sec_wiphy[i];
1258                 if (aphy == NULL)
1259                         continue;
1260                 sc->sec_wiphy[i] = NULL;
1261                 ieee80211_unregister_hw(aphy->hw);
1262                 ieee80211_free_hw(aphy->hw);
1263         }
1264         ieee80211_unregister_hw(hw);
1265         ath_rx_cleanup(sc);
1266         ath_tx_cleanup(sc);
1267
1268         tasklet_kill(&sc->intr_tq);
1269         tasklet_kill(&sc->bcon_tasklet);
1270
1271         if (!(sc->sc_flags & SC_OP_INVALID))
1272                 ath9k_hw_setpower(sc->sc_ah, ATH9K_PM_AWAKE);
1273
1274         /* cleanup tx queues */
1275         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
1276                 if (ATH_TXQ_SETUP(sc, i))
1277                         ath_tx_cleanupq(sc, &sc->tx.txq[i]);
1278
1279         ath9k_hw_detach(sc->sc_ah);
1280         ath9k_exit_debug(sc);
1281 }
1282
1283 static int ath9k_reg_notifier(struct wiphy *wiphy,
1284                               struct regulatory_request *request)
1285 {
1286         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
1287         struct ath_wiphy *aphy = hw->priv;
1288         struct ath_softc *sc = aphy->sc;
1289         struct ath_regulatory *reg = &sc->sc_ah->regulatory;
1290
1291         return ath_reg_notifier_apply(wiphy, request, reg);
1292 }
1293
1294 static int ath_init(u16 devid, struct ath_softc *sc)
1295 {
1296         struct ath_hw *ah = NULL;
1297         int status;
1298         int error = 0, i;
1299         int csz = 0;
1300
1301         /* XXX: hardware will not be ready until ath_open() being called */
1302         sc->sc_flags |= SC_OP_INVALID;
1303
1304         if (ath9k_init_debug(sc) < 0)
1305                 printk(KERN_ERR "Unable to create debugfs files\n");
1306
1307         spin_lock_init(&sc->wiphy_lock);
1308         spin_lock_init(&sc->sc_resetlock);
1309         spin_lock_init(&sc->sc_serial_rw);
1310         spin_lock_init(&sc->ani_lock);
1311         spin_lock_init(&sc->sc_pm_lock);
1312         mutex_init(&sc->mutex);
1313         tasklet_init(&sc->intr_tq, ath9k_tasklet, (unsigned long)sc);
1314         tasklet_init(&sc->bcon_tasklet, ath_beacon_tasklet,
1315                      (unsigned long)sc);
1316
1317         /*
1318          * Cache line size is used to size and align various
1319          * structures used to communicate with the hardware.
1320          */
1321         ath_read_cachesize(sc, &csz);
1322         /* XXX assert csz is non-zero */
1323         sc->cachelsz = csz << 2;        /* convert to bytes */
1324
1325         ah = ath9k_hw_attach(devid, sc, &status);
1326         if (ah == NULL) {
1327                 DPRINTF(sc, ATH_DBG_FATAL,
1328                         "Unable to attach hardware; HAL status %d\n", status);
1329                 error = -ENXIO;
1330                 goto bad;
1331         }
1332         sc->sc_ah = ah;
1333
1334         /* Get the hardware key cache size. */
1335         sc->keymax = ah->caps.keycache_size;
1336         if (sc->keymax > ATH_KEYMAX) {
1337                 DPRINTF(sc, ATH_DBG_ANY,
1338                         "Warning, using only %u entries in %u key cache\n",
1339                         ATH_KEYMAX, sc->keymax);
1340                 sc->keymax = ATH_KEYMAX;
1341         }
1342
1343         /*
1344          * Reset the key cache since some parts do not
1345          * reset the contents on initial power up.
1346          */
1347         for (i = 0; i < sc->keymax; i++)
1348                 ath9k_hw_keyreset(ah, (u16) i);
1349
1350         if (error)
1351                 goto bad;
1352
1353         /* default to MONITOR mode */
1354         sc->sc_ah->opmode = NL80211_IFTYPE_MONITOR;
1355
1356         /* Setup rate tables */
1357
1358         ath_rate_attach(sc);
1359         ath_setup_rates(sc, IEEE80211_BAND_2GHZ);
1360         ath_setup_rates(sc, IEEE80211_BAND_5GHZ);
1361
1362         /*
1363          * Allocate hardware transmit queues: one queue for
1364          * beacon frames and one data queue for each QoS
1365          * priority.  Note that the hal handles reseting
1366          * these queues at the needed time.
1367          */
1368         sc->beacon.beaconq = ath_beaconq_setup(ah);
1369         if (sc->beacon.beaconq == -1) {
1370                 DPRINTF(sc, ATH_DBG_FATAL,
1371                         "Unable to setup a beacon xmit queue\n");
1372                 error = -EIO;
1373                 goto bad2;
1374         }
1375         sc->beacon.cabq = ath_txq_setup(sc, ATH9K_TX_QUEUE_CAB, 0);
1376         if (sc->beacon.cabq == NULL) {
1377                 DPRINTF(sc, ATH_DBG_FATAL,
1378                         "Unable to setup CAB xmit queue\n");
1379                 error = -EIO;
1380                 goto bad2;
1381         }
1382
1383         sc->config.cabqReadytime = ATH_CABQ_READY_TIME;
1384         ath_cabq_update(sc);
1385
1386         for (i = 0; i < ARRAY_SIZE(sc->tx.hwq_map); i++)
1387                 sc->tx.hwq_map[i] = -1;
1388
1389         /* Setup data queues */
1390         /* NB: ensure BK queue is the lowest priority h/w queue */
1391         if (!ath_tx_setup(sc, ATH9K_WME_AC_BK)) {
1392                 DPRINTF(sc, ATH_DBG_FATAL,
1393                         "Unable to setup xmit queue for BK traffic\n");
1394                 error = -EIO;
1395                 goto bad2;
1396         }
1397
1398         if (!ath_tx_setup(sc, ATH9K_WME_AC_BE)) {
1399                 DPRINTF(sc, ATH_DBG_FATAL,
1400                         "Unable to setup xmit queue for BE traffic\n");
1401                 error = -EIO;
1402                 goto bad2;
1403         }
1404         if (!ath_tx_setup(sc, ATH9K_WME_AC_VI)) {
1405                 DPRINTF(sc, ATH_DBG_FATAL,
1406                         "Unable to setup xmit queue for VI traffic\n");
1407                 error = -EIO;
1408                 goto bad2;
1409         }
1410         if (!ath_tx_setup(sc, ATH9K_WME_AC_VO)) {
1411                 DPRINTF(sc, ATH_DBG_FATAL,
1412                         "Unable to setup xmit queue for VO traffic\n");
1413                 error = -EIO;
1414                 goto bad2;
1415         }
1416
1417         /* Initializes the noise floor to a reasonable default value.
1418          * Later on this will be updated during ANI processing. */
1419
1420         sc->ani.noise_floor = ATH_DEFAULT_NOISE_FLOOR;
1421         setup_timer(&sc->ani.timer, ath_ani_calibrate, (unsigned long)sc);
1422
1423         if (ath9k_hw_getcapability(ah, ATH9K_CAP_CIPHER,
1424                                    ATH9K_CIPHER_TKIP, NULL)) {
1425                 /*
1426                  * Whether we should enable h/w TKIP MIC.
1427                  * XXX: if we don't support WME TKIP MIC, then we wouldn't
1428                  * report WMM capable, so it's always safe to turn on
1429                  * TKIP MIC in this case.
1430                  */
1431                 ath9k_hw_setcapability(sc->sc_ah, ATH9K_CAP_TKIP_MIC,
1432                                        0, 1, NULL);
1433         }
1434
1435         /*
1436          * Check whether the separate key cache entries
1437          * are required to handle both tx+rx MIC keys.
1438          * With split mic keys the number of stations is limited
1439          * to 27 otherwise 59.
1440          */
1441         if (ath9k_hw_getcapability(ah, ATH9K_CAP_CIPHER,
1442                                    ATH9K_CIPHER_TKIP, NULL)
1443             && ath9k_hw_getcapability(ah, ATH9K_CAP_CIPHER,
1444                                       ATH9K_CIPHER_MIC, NULL)
1445             && ath9k_hw_getcapability(ah, ATH9K_CAP_TKIP_SPLIT,
1446                                       0, NULL))
1447                 sc->splitmic = 1;
1448
1449         /* turn on mcast key search if possible */
1450         if (!ath9k_hw_getcapability(ah, ATH9K_CAP_MCAST_KEYSRCH, 0, NULL))
1451                 (void)ath9k_hw_setcapability(ah, ATH9K_CAP_MCAST_KEYSRCH, 1,
1452                                              1, NULL);
1453
1454         sc->config.txpowlimit = ATH_TXPOWER_MAX;
1455
1456         /* 11n Capabilities */
1457         if (ah->caps.hw_caps & ATH9K_HW_CAP_HT) {
1458                 sc->sc_flags |= SC_OP_TXAGGR;
1459                 sc->sc_flags |= SC_OP_RXAGGR;
1460         }
1461
1462         sc->tx_chainmask = ah->caps.tx_chainmask;
1463         sc->rx_chainmask = ah->caps.rx_chainmask;
1464
1465         ath9k_hw_setcapability(ah, ATH9K_CAP_DIVERSITY, 1, true, NULL);
1466         sc->rx.defant = ath9k_hw_getdefantenna(ah);
1467
1468         if (ah->caps.hw_caps & ATH9K_HW_CAP_BSSIDMASK)
1469                 memcpy(sc->bssidmask, ath_bcast_mac, ETH_ALEN);
1470
1471         sc->beacon.slottime = ATH9K_SLOT_TIME_9;        /* default to short slot time */
1472
1473         /* initialize beacon slots */
1474         for (i = 0; i < ARRAY_SIZE(sc->beacon.bslot); i++) {
1475                 sc->beacon.bslot[i] = NULL;
1476                 sc->beacon.bslot_aphy[i] = NULL;
1477         }
1478
1479         /* setup channels and rates */
1480
1481         sc->sbands[IEEE80211_BAND_2GHZ].channels = ath9k_2ghz_chantable;
1482         sc->sbands[IEEE80211_BAND_2GHZ].bitrates =
1483                 sc->rates[IEEE80211_BAND_2GHZ];
1484         sc->sbands[IEEE80211_BAND_2GHZ].band = IEEE80211_BAND_2GHZ;
1485         sc->sbands[IEEE80211_BAND_2GHZ].n_channels =
1486                 ARRAY_SIZE(ath9k_2ghz_chantable);
1487
1488         if (test_bit(ATH9K_MODE_11A, sc->sc_ah->caps.wireless_modes)) {
1489                 sc->sbands[IEEE80211_BAND_5GHZ].channels = ath9k_5ghz_chantable;
1490                 sc->sbands[IEEE80211_BAND_5GHZ].bitrates =
1491                         sc->rates[IEEE80211_BAND_5GHZ];
1492                 sc->sbands[IEEE80211_BAND_5GHZ].band = IEEE80211_BAND_5GHZ;
1493                 sc->sbands[IEEE80211_BAND_5GHZ].n_channels =
1494                         ARRAY_SIZE(ath9k_5ghz_chantable);
1495         }
1496
1497         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BT_COEX)
1498                 ath9k_hw_btcoex_enable(sc->sc_ah);
1499
1500         return 0;
1501 bad2:
1502         /* cleanup tx queues */
1503         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
1504                 if (ATH_TXQ_SETUP(sc, i))
1505                         ath_tx_cleanupq(sc, &sc->tx.txq[i]);
1506 bad:
1507         if (ah)
1508                 ath9k_hw_detach(ah);
1509         ath9k_exit_debug(sc);
1510
1511         return error;
1512 }
1513
1514 void ath_set_hw_capab(struct ath_softc *sc, struct ieee80211_hw *hw)
1515 {
1516         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
1517                 IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
1518                 IEEE80211_HW_SIGNAL_DBM |
1519                 IEEE80211_HW_AMPDU_AGGREGATION |
1520                 IEEE80211_HW_SUPPORTS_PS |
1521                 IEEE80211_HW_PS_NULLFUNC_STACK |
1522                 IEEE80211_HW_SPECTRUM_MGMT;
1523
1524         if (AR_SREV_9160_10_OR_LATER(sc->sc_ah) || modparam_nohwcrypt)
1525                 hw->flags |= IEEE80211_HW_MFP_CAPABLE;
1526
1527         hw->wiphy->interface_modes =
1528                 BIT(NL80211_IFTYPE_AP) |
1529                 BIT(NL80211_IFTYPE_STATION) |
1530                 BIT(NL80211_IFTYPE_ADHOC) |
1531                 BIT(NL80211_IFTYPE_MESH_POINT);
1532
1533         hw->queues = 4;
1534         hw->max_rates = 4;
1535         hw->channel_change_time = 5000;
1536         hw->max_listen_interval = 10;
1537         /* Hardware supports 10 but we use 4 */
1538         hw->max_rate_tries = 4;
1539         hw->sta_data_size = sizeof(struct ath_node);
1540         hw->vif_data_size = sizeof(struct ath_vif);
1541
1542         hw->rate_control_algorithm = "ath9k_rate_control";
1543
1544         hw->wiphy->bands[IEEE80211_BAND_2GHZ] =
1545                 &sc->sbands[IEEE80211_BAND_2GHZ];
1546         if (test_bit(ATH9K_MODE_11A, sc->sc_ah->caps.wireless_modes))
1547                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] =
1548                         &sc->sbands[IEEE80211_BAND_5GHZ];
1549 }
1550
1551 int ath_attach(u16 devid, struct ath_softc *sc)
1552 {
1553         struct ieee80211_hw *hw = sc->hw;
1554         int error = 0, i;
1555         struct ath_regulatory *reg;
1556
1557         DPRINTF(sc, ATH_DBG_CONFIG, "Attach ATH hw\n");
1558
1559         error = ath_init(devid, sc);
1560         if (error != 0)
1561                 return error;
1562
1563         /* get mac address from hardware and set in mac80211 */
1564
1565         SET_IEEE80211_PERM_ADDR(hw, sc->sc_ah->macaddr);
1566
1567         ath_set_hw_capab(sc, hw);
1568
1569         error = ath_regd_init(&sc->sc_ah->regulatory, sc->hw->wiphy,
1570                               ath9k_reg_notifier);
1571         if (error)
1572                 return error;
1573
1574         reg = &sc->sc_ah->regulatory;
1575
1576         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_HT) {
1577                 setup_ht_cap(sc, &sc->sbands[IEEE80211_BAND_2GHZ].ht_cap);
1578                 if (test_bit(ATH9K_MODE_11A, sc->sc_ah->caps.wireless_modes))
1579                         setup_ht_cap(sc, &sc->sbands[IEEE80211_BAND_5GHZ].ht_cap);
1580         }
1581
1582         /* initialize tx/rx engine */
1583         error = ath_tx_init(sc, ATH_TXBUF);
1584         if (error != 0)
1585                 goto error_attach;
1586
1587         error = ath_rx_init(sc, ATH_RXBUF);
1588         if (error != 0)
1589                 goto error_attach;
1590
1591         INIT_WORK(&sc->chan_work, ath9k_wiphy_chan_work);
1592         INIT_DELAYED_WORK(&sc->wiphy_work, ath9k_wiphy_work);
1593         sc->wiphy_scheduler_int = msecs_to_jiffies(500);
1594
1595         error = ieee80211_register_hw(hw);
1596
1597         if (!ath_is_world_regd(reg)) {
1598                 error = regulatory_hint(hw->wiphy, reg->alpha2);
1599                 if (error)
1600                         goto error_attach;
1601         }
1602
1603         /* Initialize LED control */
1604         ath_init_leds(sc);
1605
1606         ath_start_rfkill_poll(sc);
1607
1608         return 0;
1609
1610 error_attach:
1611         /* cleanup tx queues */
1612         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
1613                 if (ATH_TXQ_SETUP(sc, i))
1614                         ath_tx_cleanupq(sc, &sc->tx.txq[i]);
1615
1616         ath9k_hw_detach(sc->sc_ah);
1617         ath9k_exit_debug(sc);
1618
1619         return error;
1620 }
1621
1622 int ath_reset(struct ath_softc *sc, bool retry_tx)
1623 {
1624         struct ath_hw *ah = sc->sc_ah;
1625         struct ieee80211_hw *hw = sc->hw;
1626         int r;
1627
1628         ath9k_hw_set_interrupts(ah, 0);
1629         ath_drain_all_txq(sc, retry_tx);
1630         ath_stoprecv(sc);
1631         ath_flushrecv(sc);
1632
1633         spin_lock_bh(&sc->sc_resetlock);
1634         r = ath9k_hw_reset(ah, sc->sc_ah->curchan, false);
1635         if (r)
1636                 DPRINTF(sc, ATH_DBG_FATAL,
1637                         "Unable to reset hardware; reset status %d\n", r);
1638         spin_unlock_bh(&sc->sc_resetlock);
1639
1640         if (ath_startrecv(sc) != 0)
1641                 DPRINTF(sc, ATH_DBG_FATAL, "Unable to start recv logic\n");
1642
1643         /*
1644          * We may be doing a reset in response to a request
1645          * that changes the channel so update any state that
1646          * might change as a result.
1647          */
1648         ath_cache_conf_rate(sc, &hw->conf);
1649
1650         ath_update_txpow(sc);
1651
1652         if (sc->sc_flags & SC_OP_BEACONS)
1653                 ath_beacon_config(sc, NULL);    /* restart beacons */
1654
1655         ath9k_hw_set_interrupts(ah, sc->imask);
1656
1657         if (retry_tx) {
1658                 int i;
1659                 for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1660                         if (ATH_TXQ_SETUP(sc, i)) {
1661                                 spin_lock_bh(&sc->tx.txq[i].axq_lock);
1662                                 ath_txq_schedule(sc, &sc->tx.txq[i]);
1663                                 spin_unlock_bh(&sc->tx.txq[i].axq_lock);
1664                         }
1665                 }
1666         }
1667
1668         return r;
1669 }
1670
1671 /*
1672  *  This function will allocate both the DMA descriptor structure, and the
1673  *  buffers it contains.  These are used to contain the descriptors used
1674  *  by the system.
1675 */
1676 int ath_descdma_setup(struct ath_softc *sc, struct ath_descdma *dd,
1677                       struct list_head *head, const char *name,
1678                       int nbuf, int ndesc)
1679 {
1680 #define DS2PHYS(_dd, _ds)                                               \
1681         ((_dd)->dd_desc_paddr + ((caddr_t)(_ds) - (caddr_t)(_dd)->dd_desc))
1682 #define ATH_DESC_4KB_BOUND_CHECK(_daddr) ((((_daddr) & 0xFFF) > 0xF7F) ? 1 : 0)
1683 #define ATH_DESC_4KB_BOUND_NUM_SKIPPED(_len) ((_len) / 4096)
1684
1685         struct ath_desc *ds;
1686         struct ath_buf *bf;
1687         int i, bsize, error;
1688
1689         DPRINTF(sc, ATH_DBG_CONFIG, "%s DMA: %u buffers %u desc/buf\n",
1690                 name, nbuf, ndesc);
1691
1692         INIT_LIST_HEAD(head);
1693         /* ath_desc must be a multiple of DWORDs */
1694         if ((sizeof(struct ath_desc) % 4) != 0) {
1695                 DPRINTF(sc, ATH_DBG_FATAL, "ath_desc not DWORD aligned\n");
1696                 ASSERT((sizeof(struct ath_desc) % 4) == 0);
1697                 error = -ENOMEM;
1698                 goto fail;
1699         }
1700
1701         dd->dd_desc_len = sizeof(struct ath_desc) * nbuf * ndesc;
1702
1703         /*
1704          * Need additional DMA memory because we can't use
1705          * descriptors that cross the 4K page boundary. Assume
1706          * one skipped descriptor per 4K page.
1707          */
1708         if (!(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_4KB_SPLITTRANS)) {
1709                 u32 ndesc_skipped =
1710                         ATH_DESC_4KB_BOUND_NUM_SKIPPED(dd->dd_desc_len);
1711                 u32 dma_len;
1712
1713                 while (ndesc_skipped) {
1714                         dma_len = ndesc_skipped * sizeof(struct ath_desc);
1715                         dd->dd_desc_len += dma_len;
1716
1717                         ndesc_skipped = ATH_DESC_4KB_BOUND_NUM_SKIPPED(dma_len);
1718                 };
1719         }
1720
1721         /* allocate descriptors */
1722         dd->dd_desc = dma_alloc_coherent(sc->dev, dd->dd_desc_len,
1723                                          &dd->dd_desc_paddr, GFP_KERNEL);
1724         if (dd->dd_desc == NULL) {
1725                 error = -ENOMEM;
1726                 goto fail;
1727         }
1728         ds = dd->dd_desc;
1729         DPRINTF(sc, ATH_DBG_CONFIG, "%s DMA map: %p (%u) -> %llx (%u)\n",
1730                 name, ds, (u32) dd->dd_desc_len,
1731                 ito64(dd->dd_desc_paddr), /*XXX*/(u32) dd->dd_desc_len);
1732
1733         /* allocate buffers */
1734         bsize = sizeof(struct ath_buf) * nbuf;
1735         bf = kzalloc(bsize, GFP_KERNEL);
1736         if (bf == NULL) {
1737                 error = -ENOMEM;
1738                 goto fail2;
1739         }
1740         dd->dd_bufptr = bf;
1741
1742         for (i = 0; i < nbuf; i++, bf++, ds += ndesc) {
1743                 bf->bf_desc = ds;
1744                 bf->bf_daddr = DS2PHYS(dd, ds);
1745
1746                 if (!(sc->sc_ah->caps.hw_caps &
1747                       ATH9K_HW_CAP_4KB_SPLITTRANS)) {
1748                         /*
1749                          * Skip descriptor addresses which can cause 4KB
1750                          * boundary crossing (addr + length) with a 32 dword
1751                          * descriptor fetch.
1752                          */
1753                         while (ATH_DESC_4KB_BOUND_CHECK(bf->bf_daddr)) {
1754                                 ASSERT((caddr_t) bf->bf_desc <
1755                                        ((caddr_t) dd->dd_desc +
1756                                         dd->dd_desc_len));
1757
1758                                 ds += ndesc;
1759                                 bf->bf_desc = ds;
1760                                 bf->bf_daddr = DS2PHYS(dd, ds);
1761                         }
1762                 }
1763                 list_add_tail(&bf->list, head);
1764         }
1765         return 0;
1766 fail2:
1767         dma_free_coherent(sc->dev, dd->dd_desc_len, dd->dd_desc,
1768                           dd->dd_desc_paddr);
1769 fail:
1770         memset(dd, 0, sizeof(*dd));
1771         return error;
1772 #undef ATH_DESC_4KB_BOUND_CHECK
1773 #undef ATH_DESC_4KB_BOUND_NUM_SKIPPED
1774 #undef DS2PHYS
1775 }
1776
1777 void ath_descdma_cleanup(struct ath_softc *sc,
1778                          struct ath_descdma *dd,
1779                          struct list_head *head)
1780 {
1781         dma_free_coherent(sc->dev, dd->dd_desc_len, dd->dd_desc,
1782                           dd->dd_desc_paddr);
1783
1784         INIT_LIST_HEAD(head);
1785         kfree(dd->dd_bufptr);
1786         memset(dd, 0, sizeof(*dd));
1787 }
1788
1789 int ath_get_hal_qnum(u16 queue, struct ath_softc *sc)
1790 {
1791         int qnum;
1792
1793         switch (queue) {
1794         case 0:
1795                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_VO];
1796                 break;
1797         case 1:
1798                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_VI];
1799                 break;
1800         case 2:
1801                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_BE];
1802                 break;
1803         case 3:
1804                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_BK];
1805                 break;
1806         default:
1807                 qnum = sc->tx.hwq_map[ATH9K_WME_AC_BE];
1808                 break;
1809         }
1810
1811         return qnum;
1812 }
1813
1814 int ath_get_mac80211_qnum(u32 queue, struct ath_softc *sc)
1815 {
1816         int qnum;
1817
1818         switch (queue) {
1819         case ATH9K_WME_AC_VO:
1820                 qnum = 0;
1821                 break;
1822         case ATH9K_WME_AC_VI:
1823                 qnum = 1;
1824                 break;
1825         case ATH9K_WME_AC_BE:
1826                 qnum = 2;
1827                 break;
1828         case ATH9K_WME_AC_BK:
1829                 qnum = 3;
1830                 break;
1831         default:
1832                 qnum = -1;
1833                 break;
1834         }
1835
1836         return qnum;
1837 }
1838
1839 /* XXX: Remove me once we don't depend on ath9k_channel for all
1840  * this redundant data */
1841 void ath9k_update_ichannel(struct ath_softc *sc, struct ieee80211_hw *hw,
1842                            struct ath9k_channel *ichan)
1843 {
1844         struct ieee80211_channel *chan = hw->conf.channel;
1845         struct ieee80211_conf *conf = &hw->conf;
1846
1847         ichan->channel = chan->center_freq;
1848         ichan->chan = chan;
1849
1850         if (chan->band == IEEE80211_BAND_2GHZ) {
1851                 ichan->chanmode = CHANNEL_G;
1852                 ichan->channelFlags = CHANNEL_2GHZ | CHANNEL_OFDM;
1853         } else {
1854                 ichan->chanmode = CHANNEL_A;
1855                 ichan->channelFlags = CHANNEL_5GHZ | CHANNEL_OFDM;
1856         }
1857
1858         sc->tx_chan_width = ATH9K_HT_MACMODE_20;
1859
1860         if (conf_is_ht(conf)) {
1861                 if (conf_is_ht40(conf))
1862                         sc->tx_chan_width = ATH9K_HT_MACMODE_2040;
1863
1864                 ichan->chanmode = ath_get_extchanmode(sc, chan,
1865                                             conf->channel_type);
1866         }
1867 }
1868
1869 /**********************/
1870 /* mac80211 callbacks */
1871 /**********************/
1872
1873 static int ath9k_start(struct ieee80211_hw *hw)
1874 {
1875         struct ath_wiphy *aphy = hw->priv;
1876         struct ath_softc *sc = aphy->sc;
1877         struct ieee80211_channel *curchan = hw->conf.channel;
1878         struct ath9k_channel *init_channel;
1879         int r;
1880
1881         DPRINTF(sc, ATH_DBG_CONFIG, "Starting driver with "
1882                 "initial channel: %d MHz\n", curchan->center_freq);
1883
1884         mutex_lock(&sc->mutex);
1885
1886         if (ath9k_wiphy_started(sc)) {
1887                 if (sc->chan_idx == curchan->hw_value) {
1888                         /*
1889                          * Already on the operational channel, the new wiphy
1890                          * can be marked active.
1891                          */
1892                         aphy->state = ATH_WIPHY_ACTIVE;
1893                         ieee80211_wake_queues(hw);
1894                 } else {
1895                         /*
1896                          * Another wiphy is on another channel, start the new
1897                          * wiphy in paused state.
1898                          */
1899                         aphy->state = ATH_WIPHY_PAUSED;
1900                         ieee80211_stop_queues(hw);
1901                 }
1902                 mutex_unlock(&sc->mutex);
1903                 return 0;
1904         }
1905         aphy->state = ATH_WIPHY_ACTIVE;
1906
1907         /* setup initial channel */
1908
1909         sc->chan_idx = curchan->hw_value;
1910
1911         init_channel = ath_get_curchannel(sc, hw);
1912
1913         /* Reset SERDES registers */
1914         ath9k_hw_configpcipowersave(sc->sc_ah, 0);
1915
1916         /*
1917          * The basic interface to setting the hardware in a good
1918          * state is ``reset''.  On return the hardware is known to
1919          * be powered up and with interrupts disabled.  This must
1920          * be followed by initialization of the appropriate bits
1921          * and then setup of the interrupt mask.
1922          */
1923         spin_lock_bh(&sc->sc_resetlock);
1924         r = ath9k_hw_reset(sc->sc_ah, init_channel, false);
1925         if (r) {
1926                 DPRINTF(sc, ATH_DBG_FATAL,
1927                         "Unable to reset hardware; reset status %d "
1928                         "(freq %u MHz)\n", r,
1929                         curchan->center_freq);
1930                 spin_unlock_bh(&sc->sc_resetlock);
1931                 goto mutex_unlock;
1932         }
1933         spin_unlock_bh(&sc->sc_resetlock);
1934
1935         /*
1936          * This is needed only to setup initial state
1937          * but it's best done after a reset.
1938          */
1939         ath_update_txpow(sc);
1940
1941         /*
1942          * Setup the hardware after reset:
1943          * The receive engine is set going.
1944          * Frame transmit is handled entirely
1945          * in the frame output path; there's nothing to do
1946          * here except setup the interrupt mask.
1947          */
1948         if (ath_startrecv(sc) != 0) {
1949                 DPRINTF(sc, ATH_DBG_FATAL, "Unable to start recv logic\n");
1950                 r = -EIO;
1951                 goto mutex_unlock;
1952         }
1953
1954         /* Setup our intr mask. */
1955         sc->imask = ATH9K_INT_RX | ATH9K_INT_TX
1956                 | ATH9K_INT_RXEOL | ATH9K_INT_RXORN
1957                 | ATH9K_INT_FATAL | ATH9K_INT_GLOBAL;
1958
1959         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_GTT)
1960                 sc->imask |= ATH9K_INT_GTT;
1961
1962         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_HT)
1963                 sc->imask |= ATH9K_INT_CST;
1964
1965         ath_cache_conf_rate(sc, &hw->conf);
1966
1967         sc->sc_flags &= ~SC_OP_INVALID;
1968
1969         /* Disable BMISS interrupt when we're not associated */
1970         sc->imask &= ~(ATH9K_INT_SWBA | ATH9K_INT_BMISS);
1971         ath9k_hw_set_interrupts(sc->sc_ah, sc->imask);
1972
1973         ieee80211_wake_queues(hw);
1974
1975         queue_delayed_work(sc->hw->workqueue, &sc->tx_complete_work, 0);
1976
1977 mutex_unlock:
1978         mutex_unlock(&sc->mutex);
1979
1980         return r;
1981 }
1982
1983 static int ath9k_tx(struct ieee80211_hw *hw,
1984                     struct sk_buff *skb)
1985 {
1986         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1987         struct ath_wiphy *aphy = hw->priv;
1988         struct ath_softc *sc = aphy->sc;
1989         struct ath_tx_control txctl;
1990         int hdrlen, padsize;
1991
1992         if (aphy->state != ATH_WIPHY_ACTIVE && aphy->state != ATH_WIPHY_SCAN) {
1993                 printk(KERN_DEBUG "ath9k: %s: TX in unexpected wiphy state "
1994                        "%d\n", wiphy_name(hw->wiphy), aphy->state);
1995                 goto exit;
1996         }
1997
1998         if (sc->ps_enabled) {
1999                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2000                 /*
2001                  * mac80211 does not set PM field for normal data frames, so we
2002                  * need to update that based on the current PS mode.
2003                  */
2004                 if (ieee80211_is_data(hdr->frame_control) &&
2005                     !ieee80211_is_nullfunc(hdr->frame_control) &&
2006                     !ieee80211_has_pm(hdr->frame_control)) {
2007                         DPRINTF(sc, ATH_DBG_PS, "Add PM=1 for a TX frame "
2008                                 "while in PS mode\n");
2009                         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_PM);
2010                 }
2011         }
2012
2013         if (unlikely(sc->sc_ah->power_mode != ATH9K_PM_AWAKE)) {
2014                 /*
2015                  * We are using PS-Poll and mac80211 can request TX while in
2016                  * power save mode. Need to wake up hardware for the TX to be
2017                  * completed and if needed, also for RX of buffered frames.
2018                  */
2019                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2020                 ath9k_ps_wakeup(sc);
2021                 ath9k_hw_setrxabort(sc->sc_ah, 0);
2022                 if (ieee80211_is_pspoll(hdr->frame_control)) {
2023                         DPRINTF(sc, ATH_DBG_PS, "Sending PS-Poll to pick a "
2024                                 "buffered frame\n");
2025                         sc->sc_flags |= SC_OP_WAIT_FOR_PSPOLL_DATA;
2026                 } else {
2027                         DPRINTF(sc, ATH_DBG_PS, "Wake up to complete TX\n");
2028                         sc->sc_flags |= SC_OP_WAIT_FOR_TX_ACK;
2029                 }
2030                 /*
2031                  * The actual restore operation will happen only after
2032                  * the sc_flags bit is cleared. We are just dropping
2033                  * the ps_usecount here.
2034                  */
2035                 ath9k_ps_restore(sc);
2036         }
2037
2038         memset(&txctl, 0, sizeof(struct ath_tx_control));
2039
2040         /*
2041          * As a temporary workaround, assign seq# here; this will likely need
2042          * to be cleaned up to work better with Beacon transmission and virtual
2043          * BSSes.
2044          */
2045         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
2046                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2047                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
2048                         sc->tx.seq_no += 0x10;
2049                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
2050                 hdr->seq_ctrl |= cpu_to_le16(sc->tx.seq_no);
2051         }
2052
2053         /* Add the padding after the header if this is not already done */
2054         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2055         if (hdrlen & 3) {
2056                 padsize = hdrlen % 4;
2057                 if (skb_headroom(skb) < padsize)
2058                         return -1;
2059                 skb_push(skb, padsize);
2060                 memmove(skb->data, skb->data + padsize, hdrlen);
2061         }
2062
2063         /* Check if a tx queue is available */
2064
2065         txctl.txq = ath_test_get_txq(sc, skb);
2066         if (!txctl.txq)
2067                 goto exit;
2068
2069         DPRINTF(sc, ATH_DBG_XMIT, "transmitting packet, skb: %p\n", skb);
2070
2071         if (ath_tx_start(hw, skb, &txctl) != 0) {
2072                 DPRINTF(sc, ATH_DBG_XMIT, "TX failed\n");
2073                 goto exit;
2074         }
2075
2076         return 0;
2077 exit:
2078         dev_kfree_skb_any(skb);
2079         return 0;
2080 }
2081
2082 static void ath9k_stop(struct ieee80211_hw *hw)
2083 {
2084         struct ath_wiphy *aphy = hw->priv;
2085         struct ath_softc *sc = aphy->sc;
2086
2087         aphy->state = ATH_WIPHY_INACTIVE;
2088
2089         cancel_delayed_work_sync(&sc->ath_led_blink_work);
2090         cancel_delayed_work_sync(&sc->tx_complete_work);
2091
2092         if (!sc->num_sec_wiphy) {
2093                 cancel_delayed_work_sync(&sc->wiphy_work);
2094                 cancel_work_sync(&sc->chan_work);
2095         }
2096
2097         if (sc->sc_flags & SC_OP_INVALID) {
2098                 DPRINTF(sc, ATH_DBG_ANY, "Device not present\n");
2099                 return;
2100         }
2101
2102         mutex_lock(&sc->mutex);
2103
2104         if (ath9k_wiphy_started(sc)) {
2105                 mutex_unlock(&sc->mutex);
2106                 return; /* another wiphy still in use */
2107         }
2108
2109         /* make sure h/w will not generate any interrupt
2110          * before setting the invalid flag. */
2111         ath9k_hw_set_interrupts(sc->sc_ah, 0);
2112
2113         if (!(sc->sc_flags & SC_OP_INVALID)) {
2114                 ath_drain_all_txq(sc, false);
2115                 ath_stoprecv(sc);
2116                 ath9k_hw_phy_disable(sc->sc_ah);
2117         } else
2118                 sc->rx.rxlink = NULL;
2119
2120         wiphy_rfkill_stop_polling(sc->hw->wiphy);
2121
2122         /* disable HAL and put h/w to sleep */
2123         ath9k_hw_disable(sc->sc_ah);
2124         ath9k_hw_configpcipowersave(sc->sc_ah, 1);
2125
2126         sc->sc_flags |= SC_OP_INVALID;
2127
2128         mutex_unlock(&sc->mutex);
2129
2130         DPRINTF(sc, ATH_DBG_CONFIG, "Driver halt\n");
2131 }
2132
2133 static int ath9k_add_interface(struct ieee80211_hw *hw,
2134                                struct ieee80211_if_init_conf *conf)
2135 {
2136         struct ath_wiphy *aphy = hw->priv;
2137         struct ath_softc *sc = aphy->sc;
2138         struct ath_vif *avp = (void *)conf->vif->drv_priv;
2139         enum nl80211_iftype ic_opmode = NL80211_IFTYPE_UNSPECIFIED;
2140         int ret = 0;
2141
2142         mutex_lock(&sc->mutex);
2143
2144         if (!(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BSSIDMASK) &&
2145             sc->nvifs > 0) {
2146                 ret = -ENOBUFS;
2147                 goto out;
2148         }
2149
2150         switch (conf->type) {
2151         case NL80211_IFTYPE_STATION:
2152                 ic_opmode = NL80211_IFTYPE_STATION;
2153                 break;
2154         case NL80211_IFTYPE_ADHOC:
2155         case NL80211_IFTYPE_AP:
2156         case NL80211_IFTYPE_MESH_POINT:
2157                 if (sc->nbcnvifs >= ATH_BCBUF) {
2158                         ret = -ENOBUFS;
2159                         goto out;
2160                 }
2161                 ic_opmode = conf->type;
2162                 break;
2163         default:
2164                 DPRINTF(sc, ATH_DBG_FATAL,
2165                         "Interface type %d not yet supported\n", conf->type);
2166                 ret = -EOPNOTSUPP;
2167                 goto out;
2168         }
2169
2170         DPRINTF(sc, ATH_DBG_CONFIG, "Attach a VIF of type: %d\n", ic_opmode);
2171
2172         /* Set the VIF opmode */
2173         avp->av_opmode = ic_opmode;
2174         avp->av_bslot = -1;
2175
2176         sc->nvifs++;
2177
2178         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_BSSIDMASK)
2179                 ath9k_set_bssid_mask(hw);
2180
2181         if (sc->nvifs > 1)
2182                 goto out; /* skip global settings for secondary vif */
2183
2184         if (ic_opmode == NL80211_IFTYPE_AP) {
2185                 ath9k_hw_set_tsfadjust(sc->sc_ah, 1);
2186                 sc->sc_flags |= SC_OP_TSF_RESET;
2187         }
2188
2189         /* Set the device opmode */
2190         sc->sc_ah->opmode = ic_opmode;
2191
2192         /*
2193          * Enable MIB interrupts when there are hardware phy counters.
2194          * Note we only do this (at the moment) for station mode.
2195          */
2196         if ((conf->type == NL80211_IFTYPE_STATION) ||
2197             (conf->type == NL80211_IFTYPE_ADHOC) ||
2198             (conf->type == NL80211_IFTYPE_MESH_POINT)) {
2199                 if (ath9k_hw_phycounters(sc->sc_ah))
2200                         sc->imask |= ATH9K_INT_MIB;
2201                 sc->imask |= ATH9K_INT_TSFOOR;
2202         }
2203
2204         ath9k_hw_set_interrupts(sc->sc_ah, sc->imask);
2205
2206         if (conf->type == NL80211_IFTYPE_AP    ||
2207             conf->type == NL80211_IFTYPE_ADHOC ||
2208             conf->type == NL80211_IFTYPE_MONITOR)
2209                 ath_start_ani(sc);
2210
2211 out:
2212         mutex_unlock(&sc->mutex);
2213         return ret;
2214 }
2215
2216 static void ath9k_remove_interface(struct ieee80211_hw *hw,
2217                                    struct ieee80211_if_init_conf *conf)
2218 {
2219         struct ath_wiphy *aphy = hw->priv;
2220         struct ath_softc *sc = aphy->sc;
2221         struct ath_vif *avp = (void *)conf->vif->drv_priv;
2222         int i;
2223
2224         DPRINTF(sc, ATH_DBG_CONFIG, "Detach Interface\n");
2225
2226         mutex_lock(&sc->mutex);
2227
2228         /* Stop ANI */
2229         del_timer_sync(&sc->ani.timer);
2230
2231         /* Reclaim beacon resources */
2232         if ((sc->sc_ah->opmode == NL80211_IFTYPE_AP) ||
2233             (sc->sc_ah->opmode == NL80211_IFTYPE_ADHOC) ||
2234             (sc->sc_ah->opmode == NL80211_IFTYPE_MESH_POINT)) {
2235                 ath9k_hw_stoptxdma(sc->sc_ah, sc->beacon.beaconq);
2236                 ath_beacon_return(sc, avp);
2237         }
2238
2239         sc->sc_flags &= ~SC_OP_BEACONS;
2240
2241         for (i = 0; i < ARRAY_SIZE(sc->beacon.bslot); i++) {
2242                 if (sc->beacon.bslot[i] == conf->vif) {
2243                         printk(KERN_DEBUG "%s: vif had allocated beacon "
2244                                "slot\n", __func__);
2245                         sc->beacon.bslot[i] = NULL;
2246                         sc->beacon.bslot_aphy[i] = NULL;
2247                 }
2248         }
2249
2250         sc->nvifs--;
2251
2252         mutex_unlock(&sc->mutex);
2253 }
2254
2255 static int ath9k_config(struct ieee80211_hw *hw, u32 changed)
2256 {
2257         struct ath_wiphy *aphy = hw->priv;
2258         struct ath_softc *sc = aphy->sc;
2259         struct ieee80211_conf *conf = &hw->conf;
2260         struct ath_hw *ah = sc->sc_ah;
2261         bool all_wiphys_idle = false, disable_radio = false;
2262
2263         mutex_lock(&sc->mutex);
2264
2265         /* Leave this as the first check */
2266         if (changed & IEEE80211_CONF_CHANGE_IDLE) {
2267
2268                 spin_lock_bh(&sc->wiphy_lock);
2269                 all_wiphys_idle =  ath9k_all_wiphys_idle(sc);
2270                 spin_unlock_bh(&sc->wiphy_lock);
2271
2272                 if (conf->flags & IEEE80211_CONF_IDLE){
2273                         if (all_wiphys_idle)
2274                                 disable_radio = true;
2275                 }
2276                 else if (all_wiphys_idle) {
2277                         ath_radio_enable(sc);
2278                         DPRINTF(sc, ATH_DBG_CONFIG,
2279                                 "not-idle: enabling radio\n");
2280                 }
2281         }
2282
2283         if (changed & IEEE80211_CONF_CHANGE_PS) {
2284                 if (conf->flags & IEEE80211_CONF_PS) {
2285                         if (!(ah->caps.hw_caps &
2286                               ATH9K_HW_CAP_AUTOSLEEP)) {
2287                                 if ((sc->imask & ATH9K_INT_TIM_TIMER) == 0) {
2288                                         sc->imask |= ATH9K_INT_TIM_TIMER;
2289                                         ath9k_hw_set_interrupts(sc->sc_ah,
2290                                                         sc->imask);
2291                                 }
2292                                 ath9k_hw_setrxabort(sc->sc_ah, 1);
2293                         }
2294                         sc->ps_enabled = true;
2295                 } else {
2296                         sc->ps_enabled = false;
2297                         ath9k_hw_setpower(sc->sc_ah, ATH9K_PM_AWAKE);
2298                         if (!(ah->caps.hw_caps &
2299                               ATH9K_HW_CAP_AUTOSLEEP)) {
2300                                 ath9k_hw_setrxabort(sc->sc_ah, 0);
2301                                 sc->sc_flags &= ~(SC_OP_WAIT_FOR_BEACON |
2302                                                   SC_OP_WAIT_FOR_CAB |
2303                                                   SC_OP_WAIT_FOR_PSPOLL_DATA |
2304                                                   SC_OP_WAIT_FOR_TX_ACK);
2305                                 if (sc->imask & ATH9K_INT_TIM_TIMER) {
2306                                         sc->imask &= ~ATH9K_INT_TIM_TIMER;
2307                                         ath9k_hw_set_interrupts(sc->sc_ah,
2308                                                         sc->imask);
2309                                 }
2310                         }
2311                 }
2312         }
2313
2314         if (changed & IEEE80211_CONF_CHANGE_CHANNEL) {
2315                 struct ieee80211_channel *curchan = hw->conf.channel;
2316                 int pos = curchan->hw_value;
2317
2318                 aphy->chan_idx = pos;
2319                 aphy->chan_is_ht = conf_is_ht(conf);
2320
2321                 if (aphy->state == ATH_WIPHY_SCAN ||
2322                     aphy->state == ATH_WIPHY_ACTIVE)
2323                         ath9k_wiphy_pause_all_forced(sc, aphy);
2324                 else {
2325                         /*
2326                          * Do not change operational channel based on a paused
2327                          * wiphy changes.
2328                          */
2329                         goto skip_chan_change;
2330                 }
2331
2332                 DPRINTF(sc, ATH_DBG_CONFIG, "Set channel: %d MHz\n",
2333                         curchan->center_freq);
2334
2335                 /* XXX: remove me eventualy */
2336                 ath9k_update_ichannel(sc, hw, &sc->sc_ah->channels[pos]);
2337
2338                 ath_update_chainmask(sc, conf_is_ht(conf));
2339
2340                 if (ath_set_channel(sc, hw, &sc->sc_ah->channels[pos]) < 0) {
2341                         DPRINTF(sc, ATH_DBG_FATAL, "Unable to set channel\n");
2342                         mutex_unlock(&sc->mutex);
2343                         return -EINVAL;
2344                 }
2345         }
2346
2347 skip_chan_change:
2348         if (changed & IEEE80211_CONF_CHANGE_POWER)
2349                 sc->config.txpowlimit = 2 * conf->power_level;
2350
2351         if (disable_radio) {
2352                 DPRINTF(sc, ATH_DBG_CONFIG, "idle: disabling radio\n");
2353                 ath_radio_disable(sc);
2354         }
2355
2356         mutex_unlock(&sc->mutex);
2357
2358         return 0;
2359 }
2360
2361 #define SUPPORTED_FILTERS                       \
2362         (FIF_PROMISC_IN_BSS |                   \
2363         FIF_ALLMULTI |                          \
2364         FIF_CONTROL |                           \
2365         FIF_OTHER_BSS |                         \
2366         FIF_BCN_PRBRESP_PROMISC |               \
2367         FIF_FCSFAIL)
2368
2369 /* FIXME: sc->sc_full_reset ? */
2370 static void ath9k_configure_filter(struct ieee80211_hw *hw,
2371                                    unsigned int changed_flags,
2372                                    unsigned int *total_flags,
2373                                    int mc_count,
2374                                    struct dev_mc_list *mclist)
2375 {
2376         struct ath_wiphy *aphy = hw->priv;
2377         struct ath_softc *sc = aphy->sc;
2378         u32 rfilt;
2379
2380         changed_flags &= SUPPORTED_FILTERS;
2381         *total_flags &= SUPPORTED_FILTERS;
2382
2383         sc->rx.rxfilter = *total_flags;
2384         ath9k_ps_wakeup(sc);
2385         rfilt = ath_calcrxfilter(sc);
2386         ath9k_hw_setrxfilter(sc->sc_ah, rfilt);
2387         ath9k_ps_restore(sc);
2388
2389         DPRINTF(sc, ATH_DBG_CONFIG, "Set HW RX filter: 0x%x\n", sc->rx.rxfilter);
2390 }
2391
2392 static void ath9k_sta_notify(struct ieee80211_hw *hw,
2393                              struct ieee80211_vif *vif,
2394                              enum sta_notify_cmd cmd,
2395                              struct ieee80211_sta *sta)
2396 {
2397         struct ath_wiphy *aphy = hw->priv;
2398         struct ath_softc *sc = aphy->sc;
2399
2400         switch (cmd) {
2401         case STA_NOTIFY_ADD:
2402                 ath_node_attach(sc, sta);
2403                 break;
2404         case STA_NOTIFY_REMOVE:
2405                 ath_node_detach(sc, sta);
2406                 break;
2407         default:
2408                 break;
2409         }
2410 }
2411
2412 static int ath9k_conf_tx(struct ieee80211_hw *hw, u16 queue,
2413                          const struct ieee80211_tx_queue_params *params)
2414 {
2415         struct ath_wiphy *aphy = hw->priv;
2416         struct ath_softc *sc = aphy->sc;
2417         struct ath9k_tx_queue_info qi;
2418         int ret = 0, qnum;
2419
2420         if (queue >= WME_NUM_AC)
2421                 return 0;
2422
2423         mutex_lock(&sc->mutex);
2424
2425         memset(&qi, 0, sizeof(struct ath9k_tx_queue_info));
2426
2427         qi.tqi_aifs = params->aifs;
2428         qi.tqi_cwmin = params->cw_min;
2429         qi.tqi_cwmax = params->cw_max;
2430         qi.tqi_burstTime = params->txop;
2431         qnum = ath_get_hal_qnum(queue, sc);
2432
2433         DPRINTF(sc, ATH_DBG_CONFIG,
2434                 "Configure tx [queue/halq] [%d/%d],  "
2435                 "aifs: %d, cw_min: %d, cw_max: %d, txop: %d\n",
2436                 queue, qnum, params->aifs, params->cw_min,
2437                 params->cw_max, params->txop);
2438
2439         ret = ath_txq_update(sc, qnum, &qi);
2440         if (ret)
2441                 DPRINTF(sc, ATH_DBG_FATAL, "TXQ Update failed\n");
2442
2443         mutex_unlock(&sc->mutex);
2444
2445         return ret;
2446 }
2447
2448 static int ath9k_set_key(struct ieee80211_hw *hw,
2449                          enum set_key_cmd cmd,
2450                          struct ieee80211_vif *vif,
2451                          struct ieee80211_sta *sta,
2452                          struct ieee80211_key_conf *key)
2453 {
2454         struct ath_wiphy *aphy = hw->priv;
2455         struct ath_softc *sc = aphy->sc;
2456         int ret = 0;
2457
2458         if (modparam_nohwcrypt)
2459                 return -ENOSPC;
2460
2461         mutex_lock(&sc->mutex);
2462         ath9k_ps_wakeup(sc);
2463         DPRINTF(sc, ATH_DBG_CONFIG, "Set HW Key\n");
2464
2465         switch (cmd) {
2466         case SET_KEY:
2467                 ret = ath_key_config(sc, vif, sta, key);
2468                 if (ret >= 0) {
2469                         key->hw_key_idx = ret;
2470                         /* push IV and Michael MIC generation to stack */
2471                         key->flags |= IEEE80211_KEY_FLAG_GENERATE_IV;
2472                         if (key->alg == ALG_TKIP)
2473                                 key->flags |= IEEE80211_KEY_FLAG_GENERATE_MMIC;
2474                         if (sc->sc_ah->sw_mgmt_crypto && key->alg == ALG_CCMP)
2475                                 key->flags |= IEEE80211_KEY_FLAG_SW_MGMT;
2476                         ret = 0;
2477                 }
2478                 break;
2479         case DISABLE_KEY:
2480                 ath_key_delete(sc, key);
2481                 break;
2482         default:
2483                 ret = -EINVAL;
2484         }
2485
2486         ath9k_ps_restore(sc);
2487         mutex_unlock(&sc->mutex);
2488
2489         return ret;
2490 }
2491
2492 static void ath9k_bss_info_changed(struct ieee80211_hw *hw,
2493                                    struct ieee80211_vif *vif,
2494                                    struct ieee80211_bss_conf *bss_conf,
2495                                    u32 changed)
2496 {
2497         struct ath_wiphy *aphy = hw->priv;
2498         struct ath_softc *sc = aphy->sc;
2499         struct ath_hw *ah = sc->sc_ah;
2500         struct ath_vif *avp = (void *)vif->drv_priv;
2501         u32 rfilt = 0;
2502         int error, i;
2503
2504         mutex_lock(&sc->mutex);
2505
2506         /*
2507          * TODO: Need to decide which hw opmode to use for
2508          *       multi-interface cases
2509          * XXX: This belongs into add_interface!
2510          */
2511         if (vif->type == NL80211_IFTYPE_AP &&
2512             ah->opmode != NL80211_IFTYPE_AP) {
2513                 ah->opmode = NL80211_IFTYPE_STATION;
2514                 ath9k_hw_setopmode(ah);
2515                 memcpy(sc->curbssid, sc->sc_ah->macaddr, ETH_ALEN);
2516                 sc->curaid = 0;
2517                 ath9k_hw_write_associd(sc);
2518                 /* Request full reset to get hw opmode changed properly */
2519                 sc->sc_flags |= SC_OP_FULL_RESET;
2520         }
2521
2522         if ((changed & BSS_CHANGED_BSSID) &&
2523             !is_zero_ether_addr(bss_conf->bssid)) {
2524                 switch (vif->type) {
2525                 case NL80211_IFTYPE_STATION:
2526                 case NL80211_IFTYPE_ADHOC:
2527                 case NL80211_IFTYPE_MESH_POINT:
2528                         /* Set BSSID */
2529                         memcpy(sc->curbssid, bss_conf->bssid, ETH_ALEN);
2530                         memcpy(avp->bssid, bss_conf->bssid, ETH_ALEN);
2531                         sc->curaid = 0;
2532                         ath9k_hw_write_associd(sc);
2533
2534                         /* Set aggregation protection mode parameters */
2535                         sc->config.ath_aggr_prot = 0;
2536
2537                         DPRINTF(sc, ATH_DBG_CONFIG,
2538                                 "RX filter 0x%x bssid %pM aid 0x%x\n",
2539                                 rfilt, sc->curbssid, sc->curaid);
2540
2541                         /* need to reconfigure the beacon */
2542                         sc->sc_flags &= ~SC_OP_BEACONS ;
2543
2544                         break;
2545                 default:
2546                         break;
2547                 }
2548         }
2549
2550         if ((vif->type == NL80211_IFTYPE_ADHOC) ||
2551             (vif->type == NL80211_IFTYPE_AP) ||
2552             (vif->type == NL80211_IFTYPE_MESH_POINT)) {
2553                 if ((changed & BSS_CHANGED_BEACON) ||
2554                     (changed & BSS_CHANGED_BEACON_ENABLED &&
2555                      bss_conf->enable_beacon)) {
2556                         /*
2557                          * Allocate and setup the beacon frame.
2558                          *
2559                          * Stop any previous beacon DMA.  This may be
2560                          * necessary, for example, when an ibss merge
2561                          * causes reconfiguration; we may be called
2562                          * with beacon transmission active.
2563                          */
2564                         ath9k_hw_stoptxdma(sc->sc_ah, sc->beacon.beaconq);
2565
2566                         error = ath_beacon_alloc(aphy, vif);
2567                         if (!error)
2568                                 ath_beacon_config(sc, vif);
2569                 }
2570         }
2571
2572         /* Check for WLAN_CAPABILITY_PRIVACY ? */
2573         if ((avp->av_opmode != NL80211_IFTYPE_STATION)) {
2574                 for (i = 0; i < IEEE80211_WEP_NKID; i++)
2575                         if (ath9k_hw_keyisvalid(sc->sc_ah, (u16)i))
2576                                 ath9k_hw_keysetmac(sc->sc_ah,
2577                                                    (u16)i,
2578                                                    sc->curbssid);
2579         }
2580
2581         /* Only legacy IBSS for now */
2582         if (vif->type == NL80211_IFTYPE_ADHOC)
2583                 ath_update_chainmask(sc, 0);
2584
2585         if (changed & BSS_CHANGED_ERP_PREAMBLE) {
2586                 DPRINTF(sc, ATH_DBG_CONFIG, "BSS Changed PREAMBLE %d\n",
2587                         bss_conf->use_short_preamble);
2588                 if (bss_conf->use_short_preamble)
2589                         sc->sc_flags |= SC_OP_PREAMBLE_SHORT;
2590                 else
2591                         sc->sc_flags &= ~SC_OP_PREAMBLE_SHORT;
2592         }
2593
2594         if (changed & BSS_CHANGED_ERP_CTS_PROT) {
2595                 DPRINTF(sc, ATH_DBG_CONFIG, "BSS Changed CTS PROT %d\n",
2596                         bss_conf->use_cts_prot);
2597                 if (bss_conf->use_cts_prot &&
2598                     hw->conf.channel->band != IEEE80211_BAND_5GHZ)
2599                         sc->sc_flags |= SC_OP_PROTECT_ENABLE;
2600                 else
2601                         sc->sc_flags &= ~SC_OP_PROTECT_ENABLE;
2602         }
2603
2604         if (changed & BSS_CHANGED_ASSOC) {
2605                 DPRINTF(sc, ATH_DBG_CONFIG, "BSS Changed ASSOC %d\n",
2606                         bss_conf->assoc);
2607                 ath9k_bss_assoc_info(sc, vif, bss_conf);
2608         }
2609
2610         /*
2611          * The HW TSF has to be reset when the beacon interval changes.
2612          * We set the flag here, and ath_beacon_config_ap() would take this
2613          * into account when it gets called through the subsequent
2614          * config_interface() call - with IFCC_BEACON in the changed field.
2615          */
2616
2617         if (changed & BSS_CHANGED_BEACON_INT) {
2618                 sc->sc_flags |= SC_OP_TSF_RESET;
2619                 sc->beacon_interval = bss_conf->beacon_int;
2620         }
2621
2622         mutex_unlock(&sc->mutex);
2623 }
2624
2625 static u64 ath9k_get_tsf(struct ieee80211_hw *hw)
2626 {
2627         u64 tsf;
2628         struct ath_wiphy *aphy = hw->priv;
2629         struct ath_softc *sc = aphy->sc;
2630
2631         mutex_lock(&sc->mutex);
2632         tsf = ath9k_hw_gettsf64(sc->sc_ah);
2633         mutex_unlock(&sc->mutex);
2634
2635         return tsf;
2636 }
2637
2638 static void ath9k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
2639 {
2640         struct ath_wiphy *aphy = hw->priv;
2641         struct ath_softc *sc = aphy->sc;
2642
2643         mutex_lock(&sc->mutex);
2644         ath9k_hw_settsf64(sc->sc_ah, tsf);
2645         mutex_unlock(&sc->mutex);
2646 }
2647
2648 static void ath9k_reset_tsf(struct ieee80211_hw *hw)
2649 {
2650         struct ath_wiphy *aphy = hw->priv;
2651         struct ath_softc *sc = aphy->sc;
2652
2653         mutex_lock(&sc->mutex);
2654         ath9k_hw_reset_tsf(sc->sc_ah);
2655         mutex_unlock(&sc->mutex);
2656 }
2657
2658 static int ath9k_ampdu_action(struct ieee80211_hw *hw,
2659                               enum ieee80211_ampdu_mlme_action action,
2660                               struct ieee80211_sta *sta,
2661                               u16 tid, u16 *ssn)
2662 {
2663         struct ath_wiphy *aphy = hw->priv;
2664         struct ath_softc *sc = aphy->sc;
2665         int ret = 0;
2666
2667         switch (action) {
2668         case IEEE80211_AMPDU_RX_START:
2669                 if (!(sc->sc_flags & SC_OP_RXAGGR))
2670                         ret = -ENOTSUPP;
2671                 break;
2672         case IEEE80211_AMPDU_RX_STOP:
2673                 break;
2674         case IEEE80211_AMPDU_TX_START:
2675                 ath_tx_aggr_start(sc, sta, tid, ssn);
2676                 ieee80211_start_tx_ba_cb_irqsafe(hw, sta->addr, tid);
2677                 break;
2678         case IEEE80211_AMPDU_TX_STOP:
2679                 ath_tx_aggr_stop(sc, sta, tid);
2680                 ieee80211_stop_tx_ba_cb_irqsafe(hw, sta->addr, tid);
2681                 break;
2682         case IEEE80211_AMPDU_TX_OPERATIONAL:
2683                 ath_tx_aggr_resume(sc, sta, tid);
2684                 break;
2685         default:
2686                 DPRINTF(sc, ATH_DBG_FATAL, "Unknown AMPDU action\n");
2687         }
2688
2689         return ret;
2690 }
2691
2692 static void ath9k_sw_scan_start(struct ieee80211_hw *hw)
2693 {
2694         struct ath_wiphy *aphy = hw->priv;
2695         struct ath_softc *sc = aphy->sc;
2696
2697         if (ath9k_wiphy_scanning(sc)) {
2698                 printk(KERN_DEBUG "ath9k: Two wiphys trying to scan at the "
2699                        "same time\n");
2700                 /*
2701                  * Do not allow the concurrent scanning state for now. This
2702                  * could be improved with scanning control moved into ath9k.
2703                  */
2704                 return;
2705         }
2706
2707         aphy->state = ATH_WIPHY_SCAN;
2708         ath9k_wiphy_pause_all_forced(sc, aphy);
2709
2710         spin_lock_bh(&sc->ani_lock);
2711         sc->sc_flags |= SC_OP_SCANNING;
2712         spin_unlock_bh(&sc->ani_lock);
2713 }
2714
2715 static void ath9k_sw_scan_complete(struct ieee80211_hw *hw)
2716 {
2717         struct ath_wiphy *aphy = hw->priv;
2718         struct ath_softc *sc = aphy->sc;
2719
2720         spin_lock_bh(&sc->ani_lock);
2721         aphy->state = ATH_WIPHY_ACTIVE;
2722         sc->sc_flags &= ~SC_OP_SCANNING;
2723         sc->sc_flags |= SC_OP_FULL_RESET;
2724         spin_unlock_bh(&sc->ani_lock);
2725 }
2726
2727 struct ieee80211_ops ath9k_ops = {
2728         .tx                 = ath9k_tx,
2729         .start              = ath9k_start,
2730         .stop               = ath9k_stop,
2731         .add_interface      = ath9k_add_interface,
2732         .remove_interface   = ath9k_remove_interface,
2733         .config             = ath9k_config,
2734         .configure_filter   = ath9k_configure_filter,
2735         .sta_notify         = ath9k_sta_notify,
2736         .conf_tx            = ath9k_conf_tx,
2737         .bss_info_changed   = ath9k_bss_info_changed,
2738         .set_key            = ath9k_set_key,
2739         .get_tsf            = ath9k_get_tsf,
2740         .set_tsf            = ath9k_set_tsf,
2741         .reset_tsf          = ath9k_reset_tsf,
2742         .ampdu_action       = ath9k_ampdu_action,
2743         .sw_scan_start      = ath9k_sw_scan_start,
2744         .sw_scan_complete   = ath9k_sw_scan_complete,
2745         .rfkill_poll        = ath9k_rfkill_poll_state,
2746 };
2747
2748 static struct {
2749         u32 version;
2750         const char * name;
2751 } ath_mac_bb_names[] = {
2752         { AR_SREV_VERSION_5416_PCI,     "5416" },
2753         { AR_SREV_VERSION_5416_PCIE,    "5418" },
2754         { AR_SREV_VERSION_9100,         "9100" },
2755         { AR_SREV_VERSION_9160,         "9160" },
2756         { AR_SREV_VERSION_9280,         "9280" },
2757         { AR_SREV_VERSION_9285,         "9285" },
2758         { AR_SREV_VERSION_9287,         "9287" }
2759 };
2760
2761 static struct {
2762         u16 version;
2763         const char * name;
2764 } ath_rf_names[] = {
2765         { 0,                            "5133" },
2766         { AR_RAD5133_SREV_MAJOR,        "5133" },
2767         { AR_RAD5122_SREV_MAJOR,        "5122" },
2768         { AR_RAD2133_SREV_MAJOR,        "2133" },
2769         { AR_RAD2122_SREV_MAJOR,        "2122" }
2770 };
2771
2772 /*
2773  * Return the MAC/BB name. "????" is returned if the MAC/BB is unknown.
2774  */
2775 const char *
2776 ath_mac_bb_name(u32 mac_bb_version)
2777 {
2778         int i;
2779
2780         for (i=0; i<ARRAY_SIZE(ath_mac_bb_names); i++) {
2781                 if (ath_mac_bb_names[i].version == mac_bb_version) {
2782                         return ath_mac_bb_names[i].name;
2783                 }
2784         }
2785
2786         return "????";
2787 }
2788
2789 /*
2790  * Return the RF name. "????" is returned if the RF is unknown.
2791  */
2792 const char *
2793 ath_rf_name(u16 rf_version)
2794 {
2795         int i;
2796
2797         for (i=0; i<ARRAY_SIZE(ath_rf_names); i++) {
2798                 if (ath_rf_names[i].version == rf_version) {
2799                         return ath_rf_names[i].name;
2800                 }
2801         }
2802
2803         return "????";
2804 }
2805
2806 static int __init ath9k_init(void)
2807 {
2808         int error;
2809
2810         /* Register rate control algorithm */
2811         error = ath_rate_control_register();
2812         if (error != 0) {
2813                 printk(KERN_ERR
2814                         "ath9k: Unable to register rate control "
2815                         "algorithm: %d\n",
2816                         error);
2817                 goto err_out;
2818         }
2819
2820         error = ath9k_debug_create_root();
2821         if (error) {
2822                 printk(KERN_ERR
2823                         "ath9k: Unable to create debugfs root: %d\n",
2824                         error);
2825                 goto err_rate_unregister;
2826         }
2827
2828         error = ath_pci_init();
2829         if (error < 0) {
2830                 printk(KERN_ERR
2831                         "ath9k: No PCI devices found, driver not installed.\n");
2832                 error = -ENODEV;
2833                 goto err_remove_root;
2834         }
2835
2836         error = ath_ahb_init();
2837         if (error < 0) {
2838                 error = -ENODEV;
2839                 goto err_pci_exit;
2840         }
2841
2842         return 0;
2843
2844  err_pci_exit:
2845         ath_pci_exit();
2846
2847  err_remove_root:
2848         ath9k_debug_remove_root();
2849  err_rate_unregister:
2850         ath_rate_control_unregister();
2851  err_out:
2852         return error;
2853 }
2854 module_init(ath9k_init);
2855
2856 static void __exit ath9k_exit(void)
2857 {
2858         ath_ahb_exit();
2859         ath_pci_exit();
2860         ath9k_debug_remove_root();
2861         ath_rate_control_unregister();
2862         printk(KERN_INFO "%s: Driver unloaded\n", dev_info);
2863 }
2864 module_exit(ath9k_exit);