drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or
  14  * (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  24  */
  25
  26 #include <linux/config.h>
  27 #include <linux/crc32.h>
  28 #include <linux/kernel.h>
  29 #include <linux/version.h>
  30 #include <linux/module.h>
  31 #include <linux/netdevice.h>
  32 #include <linux/dma-mapping.h>
  33 #include <linux/etherdevice.h>
  34 #include <linux/ethtool.h>
  35 #include <linux/pci.h>
  36 #include <linux/ip.h>
  37 #include <linux/tcp.h>
  38 #include <linux/in.h>
  39 #include <linux/delay.h>
  40 #include <linux/workqueue.h>
  41 #include <linux/if_vlan.h>
  42 #include <linux/prefetch.h>
  43 #include <linux/mii.h>
  44
  45 #include <asm/irq.h>
  46
  47 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  48 #define SKY2_VLAN_TAG_USED 1
  49 #endif
  50
  51 #include "sky2.h"
  52
  53 #define DRV_NAME                "sky2"
  54 #define DRV_VERSION             "1.2"
  55 #define PFX                     DRV_NAME " "
  56
  57 /*
  58  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  59  * that are organized into three (receive, transmit, status) different rings
  60  * similar to Tigon3. A transmit can require several elements;
  61  * a receive requires one (or two if using 64 bit dma).
  62  */
  63
  64 #define RX_LE_SIZE              512
  65 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  66 #define RX_MAX_PENDING          (RX_LE_SIZE/2 - 2)
  67 #define RX_DEF_PENDING          RX_MAX_PENDING
  68 #define RX_SKB_ALIGN            8
  69
  70 #define TX_RING_SIZE            512
  71 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
  72 #define TX_MIN_PENDING          64
  73 #define MAX_SKB_TX_LE           (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
  74
  75 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  76 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  77 #define ETH_JUMBO_MTU           9000
  78 #define TX_WATCHDOG             (5 * HZ)
  79 #define NAPI_WEIGHT             64
  80 #define PHY_RETRIES             1000
  81
  82 static const u32 default_msg =
  83     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  84     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  85     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  86
  87 static int debug = -1;          /* defaults above */
  88 module_param(debug, int, 0);
  89 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  90
  91 static int copybreak __read_mostly = 256;
  92 module_param(copybreak, int, 0);
  93 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  94
  95 static int disable_msi = 0;
  96 module_param(disable_msi, int, 0);
  97 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
  98
  99 static const struct pci_device_id sky2_id_table[] = {
 100         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) },
 101         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) },
 102         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) },
 103         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) },
 104         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) },
 105         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) },
 106         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) },
 107         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) },
 108         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) },
 109         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) },
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) },
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) },
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) },
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) },
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) },
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) },
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) },
 117         { 0 }
 118 };
 119
 120 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 121
 122 /* Avoid conditionals by using array */
 123 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 124 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 125
 126 /* This driver supports yukon2 chipset only */
 127 static const char *yukon2_name[] = {
 128         "XL",           /* 0xb3 */
 129         "EC Ultra",     /* 0xb4 */
 130         "UNKNOWN",      /* 0xb5 */
 131         "EC",           /* 0xb6 */
 132         "FE",           /* 0xb7 */
 133 };
 134
 135 /* Access to external PHY */
 136 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 137 {
 138         int i;
 139
 140         gma_write16(hw, port, GM_SMI_DATA, val);
 141         gma_write16(hw, port, GM_SMI_CTRL,
 142                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 143
 144         for (i = 0; i < PHY_RETRIES; i++) {
 145                 if (!(gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_BUSY))
 146                         return 0;
 147                 udelay(1);
 148         }
 149
 150         printk(KERN_WARNING PFX "%s: phy write timeout\n", hw->dev[port]->name);
 151         return -ETIMEDOUT;
 152 }
 153
 154 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 155 {
 156         int i;
 157
 158         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 159                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 160
 161         for (i = 0; i < PHY_RETRIES; i++) {
 162                 if (gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_RD_VAL) {
 163                         *val = gma_read16(hw, port, GM_SMI_DATA);
 164                         return 0;
 165                 }
 166
 167                 udelay(1);
 168         }
 169
 170         return -ETIMEDOUT;
 171 }
 172
 173 static u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 174 {
 175         u16 v;
 176
 177         if (__gm_phy_read(hw, port, reg, &v) != 0)
 178                 printk(KERN_WARNING PFX "%s: phy read timeout\n", hw->dev[port]->name);
 179         return v;
 180 }
 181
 182 static int sky2_set_power_state(struct sky2_hw *hw, pci_power_t state)
 183 {
 184         u16 power_control;
 185         u32 reg1;
 186         int vaux;
 187         int ret = 0;
 188
 189         pr_debug("sky2_set_power_state %d\n", state);
 190         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 191
 192         power_control = sky2_pci_read16(hw, hw->pm_cap + PCI_PM_PMC);
 193         vaux = (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL) &&
 194                 (power_control & PCI_PM_CAP_PME_D3cold);
 195
 196         power_control = sky2_pci_read16(hw, hw->pm_cap + PCI_PM_CTRL);
 197
 198         power_control |= PCI_PM_CTRL_PME_STATUS;
 199         power_control &= ~(PCI_PM_CTRL_STATE_MASK);
 200
 201         switch (state) {
 202         case PCI_D0:
 203                 /* switch power to VCC (WA for VAUX problem) */
 204                 sky2_write8(hw, B0_POWER_CTRL,
 205                             PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 206
 207                 /* disable Core Clock Division, */
 208                 sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 209
 210                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 211                         /* enable bits are inverted */
 212                         sky2_write8(hw, B2_Y2_CLK_GATE,
 213                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 214                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 215                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 216                 else
 217                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 218
 219                 /* Turn off phy power saving */
 220                 reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 221                 reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 222
 223                 /* looks like this XL is back asswards .. */
 224                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1) {
 225                         reg1 |= PCI_Y2_PHY1_COMA;
 226                         if (hw->ports > 1)
 227                                 reg1 |= PCI_Y2_PHY2_COMA;
 228                 }
 229
 230                 if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 231                         sky2_pci_write32(hw, PCI_DEV_REG3, 0);
 232                         reg1 = sky2_pci_read32(hw, PCI_DEV_REG4);
 233                         reg1 &= P_ASPM_CONTROL_MSK;
 234                         sky2_pci_write32(hw, PCI_DEV_REG4, reg1);
 235                         sky2_pci_write32(hw, PCI_DEV_REG5, 0);
 236                 }
 237
 238                 sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 239
 240                 break;
 241
 242         case PCI_D3hot:
 243         case PCI_D3cold:
 244                 /* Turn on phy power saving */
 245                 reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 246                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 247                         reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 248                 else
 249                         reg1 |= (PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 250                 sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 251
 252                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 253                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 254                 else
 255                         /* enable bits are inverted */
 256                         sky2_write8(hw, B2_Y2_CLK_GATE,
 257                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 258                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 259                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 260
 261                 /* switch power to VAUX */
 262                 if (vaux && state != PCI_D3cold)
 263                         sky2_write8(hw, B0_POWER_CTRL,
 264                                     (PC_VAUX_ENA | PC_VCC_ENA |
 265                                      PC_VAUX_ON | PC_VCC_OFF));
 266                 break;
 267         default:
 268                 printk(KERN_ERR PFX "Unknown power state %d\n", state);
 269                 ret = -1;
 270         }
 271
 272         sky2_pci_write16(hw, hw->pm_cap + PCI_PM_CTRL, power_control);
 273         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 274         return ret;
 275 }
 276
 277 static void sky2_phy_reset(struct sky2_hw *hw, unsigned port)
 278 {
 279         u16 reg;
 280
 281         /* disable all GMAC IRQ's */
 282         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 283         /* disable PHY IRQs */
 284         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
 285
 286         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 287         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 288         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 289         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 290
 291         reg = gma_read16(hw, port, GM_RX_CTRL);
 292         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 293         gma_write16(hw, port, GM_RX_CTRL, reg);
 294 }
 295
 296 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 297 {
 298         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 299         u16 ctrl, ct1000, adv, pg, ledctrl, ledover;
 300
 301         if (sky2->autoneg == AUTONEG_ENABLE && hw->chip_id != CHIP_ID_YUKON_XL) {
 302                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 303
 304                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 305                            PHY_M_EC_MAC_S_MSK);
 306                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 307
 308                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 309                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 310                 else
 311                         ectrl |= PHY_M_EC_M_DSC(2) | PHY_M_EC_S_DSC(3);
 312
 313                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 314         }
 315
 316         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 317         if (hw->copper) {
 318                 if (hw->chip_id == CHIP_ID_YUKON_FE) {
 319                         /* enable automatic crossover */
 320                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 321                 } else {
 322                         /* disable energy detect */
 323                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 324
 325                         /* enable automatic crossover */
 326                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 327
 328                         if (sky2->autoneg == AUTONEG_ENABLE &&
 329                             hw->chip_id == CHIP_ID_YUKON_XL) {
 330                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 331                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 332                         }
 333                 }
 334                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 335         } else {
 336                 /* workaround for deviation #4.88 (CRC errors) */
 337                 /* disable Automatic Crossover */
 338
 339                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 340                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 341
 342                 if (hw->chip_id == CHIP_ID_YUKON_XL) {
 343                         /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 344                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 345                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 346                         ctrl &= ~PHY_M_MAC_MD_MSK;
 347                         ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 348                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 349
 350                         /* select page 1 to access Fiber registers */
 351                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 352                 }
 353         }
 354
 355         ctrl = gm_phy_read(hw, port, PHY_MARV_CTRL);
 356         if (sky2->autoneg == AUTONEG_DISABLE)
 357                 ctrl &= ~PHY_CT_ANE;
 358         else
 359                 ctrl |= PHY_CT_ANE;
 360
 361         ctrl |= PHY_CT_RESET;
 362         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 363
 364         ctrl = 0;
 365         ct1000 = 0;
 366         adv = PHY_AN_CSMA;
 367
 368         if (sky2->autoneg == AUTONEG_ENABLE) {
 369                 if (hw->copper) {
 370                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 371                                 ct1000 |= PHY_M_1000C_AFD;
 372                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 373                                 ct1000 |= PHY_M_1000C_AHD;
 374                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 375                                 adv |= PHY_M_AN_100_FD;
 376                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 377                                 adv |= PHY_M_AN_100_HD;
 378                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 379                                 adv |= PHY_M_AN_10_FD;
 380                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 381                                 adv |= PHY_M_AN_10_HD;
 382                 } else          /* special defines for FIBER (88E1011S only) */
 383                         adv |= PHY_M_AN_1000X_AHD | PHY_M_AN_1000X_AFD;
 384
 385                 /* Set Flow-control capabilities */
 386                 if (sky2->tx_pause && sky2->rx_pause)
 387                         adv |= PHY_AN_PAUSE_CAP;        /* symmetric */
 388                 else if (sky2->rx_pause && !sky2->tx_pause)
 389                         adv |= PHY_AN_PAUSE_ASYM | PHY_AN_PAUSE_CAP;
 390                 else if (!sky2->rx_pause && sky2->tx_pause)
 391                         adv |= PHY_AN_PAUSE_ASYM;       /* local */
 392
 393                 /* Restart Auto-negotiation */
 394                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 395         } else {
 396                 /* forced speed/duplex settings */
 397                 ct1000 = PHY_M_1000C_MSE;
 398
 399                 if (sky2->duplex == DUPLEX_FULL)
 400                         ctrl |= PHY_CT_DUP_MD;
 401
 402                 switch (sky2->speed) {
 403                 case SPEED_1000:
 404                         ctrl |= PHY_CT_SP1000;
 405                         break;
 406                 case SPEED_100:
 407                         ctrl |= PHY_CT_SP100;
 408                         break;
 409                 }
 410
 411                 ctrl |= PHY_CT_RESET;
 412         }
 413
 414         if (hw->chip_id != CHIP_ID_YUKON_FE)
 415                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 416
 417         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 418         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 419
 420         /* Setup Phy LED's */
 421         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 422         ledover = 0;
 423
 424         switch (hw->chip_id) {
 425         case CHIP_ID_YUKON_FE:
 426                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 427                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 428
 429                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 430
 431                 /* delete ACT LED control bits */
 432                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 433                 /* change ACT LED control to blink mode */
 434                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 435                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 436                 break;
 437
 438         case CHIP_ID_YUKON_XL:
 439                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 440
 441                 /* select page 3 to access LED control register */
 442                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 443
 444                 /* set LED Function Control register */
 445                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, (PHY_M_LEDC_LOS_CTRL(1) |     /* LINK/ACT */
 446                                                            PHY_M_LEDC_INIT_CTRL(7) |    /* 10 Mbps */
 447                                                            PHY_M_LEDC_STA1_CTRL(7) |    /* 100 Mbps */
 448                                                            PHY_M_LEDC_STA0_CTRL(7)));   /* 1000 Mbps */
 449
 450                 /* set Polarity Control register */
 451                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 452                              (PHY_M_POLC_LS1_P_MIX(4) |
 453                               PHY_M_POLC_IS0_P_MIX(4) |
 454                               PHY_M_POLC_LOS_CTRL(2) |
 455                               PHY_M_POLC_INIT_CTRL(2) |
 456                               PHY_M_POLC_STA1_CTRL(2) |
 457                               PHY_M_POLC_STA0_CTRL(2)));
 458
 459                 /* restore page register */
 460                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 461                 break;
 462
 463         default:
 464                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 465                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 466                 /* turn off the Rx LED (LED_RX) */
 467                 ledover |= PHY_M_LED_MO_RX(MO_LED_OFF);
 468         }
 469
 470         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev >= 2) {
 471                 /* apply fixes in PHY AFE */
 472                 gm_phy_write(hw, port, 22, 255);
 473                 /* increase differential signal amplitude in 10BASE-T */
 474                 gm_phy_write(hw, port, 24, 0xaa99);
 475                 gm_phy_write(hw, port, 23, 0x2011);
 476
 477                 /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 478                 gm_phy_write(hw, port, 24, 0xa204);
 479                 gm_phy_write(hw, port, 23, 0x2002);
 480
 481                 /* set page register to 0 */
 482                 gm_phy_write(hw, port, 22, 0);
 483         } else {
 484                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 485
 486                 if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
 487                         /* turn on 100 Mbps LED (LED_LINK100) */
 488                         ledover |= PHY_M_LED_MO_100(MO_LED_ON);
 489                 }
 490
 491                 if (ledover)
 492                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 493
 494         }
 495         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 496         if (sky2->autoneg == AUTONEG_ENABLE)
 497                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 498         else
 499                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 500 }
 501
 502 /* Force a renegotiation */
 503 static void sky2_phy_reinit(struct sky2_port *sky2)
 504 {
 505         spin_lock_bh(&sky2->phy_lock);
 506         sky2_phy_init(sky2->hw, sky2->port);
 507         spin_unlock_bh(&sky2->phy_lock);
 508 }
 509
 510 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 511 {
 512         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 513         u16 reg;
 514         int i;
 515         const u8 *addr = hw->dev[port]->dev_addr;
 516
 517         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 518         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR|GPC_ENA_PAUSE);
 519
 520         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 521
 522         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 523                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 524                 /* clear GMAC 1 Control reset */
 525                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 526                 do {
 527                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 528                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 529                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 530                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 531                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 532         }
 533
 534         if (sky2->autoneg == AUTONEG_DISABLE) {
 535                 reg = gma_read16(hw, port, GM_GP_CTRL);
 536                 reg |= GM_GPCR_AU_ALL_DIS;
 537                 gma_write16(hw, port, GM_GP_CTRL, reg);
 538                 gma_read16(hw, port, GM_GP_CTRL);
 539
 540                 switch (sky2->speed) {
 541                 case SPEED_1000:
 542                         reg &= ~GM_GPCR_SPEED_100;
 543                         reg |= GM_GPCR_SPEED_1000;
 544                         break;
 545                 case SPEED_100:
 546                         reg &= ~GM_GPCR_SPEED_1000;
 547                         reg |= GM_GPCR_SPEED_100;
 548                         break;
 549                 case SPEED_10:
 550                         reg &= ~(GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100);
 551                         break;
 552                 }
 553
 554                 if (sky2->duplex == DUPLEX_FULL)
 555                         reg |= GM_GPCR_DUP_FULL;
 556         } else
 557                 reg = GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100 | GM_GPCR_DUP_FULL;
 558
 559         if (!sky2->tx_pause && !sky2->rx_pause) {
 560                 sky2_write32(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 561                 reg |=
 562                     GM_GPCR_FC_TX_DIS | GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
 563         } else if (sky2->tx_pause && !sky2->rx_pause) {
 564                 /* disable Rx flow-control */
 565                 reg |= GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
 566         }
 567
 568         gma_write16(hw, port, GM_GP_CTRL, reg);
 569
 570         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 571
 572         spin_lock_bh(&sky2->phy_lock);
 573         sky2_phy_init(hw, port);
 574         spin_unlock_bh(&sky2->phy_lock);
 575
 576         /* MIB clear */
 577         reg = gma_read16(hw, port, GM_PHY_ADDR);
 578         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 579
 580         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 581                 gma_read16(hw, port, i);
 582         gma_write16(hw, port, GM_PHY_ADDR, reg);
 583
 584         /* transmit control */
 585         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 586
 587         /* receive control reg: unicast + multicast + no FCS  */
 588         gma_write16(hw, port, GM_RX_CTRL,
 589                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 590
 591         /* transmit flow control */
 592         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 593
 594         /* transmit parameter */
 595         gma_write16(hw, port, GM_TX_PARAM,
 596                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 597                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 598                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 599                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 600
 601         /* serial mode register */
 602         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 603                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 604
 605         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 606                 reg |= GM_SMOD_JUMBO_ENA;
 607
 608         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 609
 610         /* virtual address for data */
 611         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 612
 613         /* physical address: used for pause frames */
 614         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 615
 616         /* ignore counter overflows */
 617         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 618         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 619         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 620
 621         /* Configure Rx MAC FIFO */
 622         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 623         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
 624                      GMF_OPER_ON | GMF_RX_F_FL_ON);
 625
 626         /* Flush Rx MAC FIFO on any flow control or error */
 627         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 628
 629         /* Set threshold to 0xa (64 bytes)
 630          *  ASF disabled so no need to do WA dev #4.30
 631          */
 632         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), RX_GMF_FL_THR_DEF);
 633
 634         /* Configure Tx MAC FIFO */
 635         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 636         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 637
 638         if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 639                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 640                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 641                 if (hw->dev[port]->mtu > ETH_DATA_LEN) {
 642                         /* set Tx GMAC FIFO Almost Empty Threshold */
 643                         sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR), 0x180);
 644                         /* Disable Store & Forward mode for TX */
 645                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_STFW_DIS);
 646                 }
 647         }
 648
 649 }
 650
 651 /* Assign Ram Buffer allocation.
 652  * start and end are in units of 4k bytes
 653  * ram registers are in units of 64bit words
 654  */
 655 static void sky2_ramset(struct sky2_hw *hw, u16 q, u8 startk, u8 endk)
 656 {
 657         u32 start, end;
 658
 659         start = startk * 4096/8;
 660         end = (endk * 4096/8) - 1;
 661
 662         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 663         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 664         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 665         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 666         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 667
 668         if (q == Q_R1 || q == Q_R2) {
 669                 u32 space = (endk - startk) * 4096/8;
 670                 u32 tp = space - space/4;
 671
 672                 /* On receive queue's set the thresholds
 673                  * give receiver priority when > 3/4 full
 674                  * send pause when down to 2K
 675                  */
 676                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 677                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 678
 679                 tp = space - 2048/8;
 680                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 681                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 682         } else {
 683                 /* Enable store & forward on Tx queue's because
 684                  * Tx FIFO is only 1K on Yukon
 685                  */
 686                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 687         }
 688
 689         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 690         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 691 }
 692
 693 /* Setup Bus Memory Interface */
 694 static void sky2_qset(struct sky2_hw *hw, u16 q)
 695 {
 696         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 697         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 698         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 699         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 700 }
 701
 702 /* Setup prefetch unit registers. This is the interface between
 703  * hardware and driver list elements
 704  */
 705 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 706                                       u64 addr, u32 last)
 707 {
 708         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 709         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 710         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
 711         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
 712         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 713         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 714
 715         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 716 }
 717
 718 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
 719 {
 720         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
 721
 722         sky2->tx_prod = (sky2->tx_prod + 1) % TX_RING_SIZE;
 723         return le;
 724 }
 725
 726 /* Update chip's next pointer */
 727 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
 728 {
 729         wmb();
 730         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
 731         mmiowb();
 732 }
 733
 734
 735 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
 736 {
 737         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
 738         sky2->rx_put = (sky2->rx_put + 1) % RX_LE_SIZE;
 739         return le;
 740 }
 741
 742 /* Return high part of DMA address (could be 32 or 64 bit) */
 743 static inline u32 high32(dma_addr_t a)
 744 {
 745         return sizeof(a) > sizeof(u32) ? (a >> 16) >> 16 : 0;
 746 }
 747
 748 /* Build description to hardware about buffer */
 749 static void sky2_rx_add(struct sky2_port *sky2, dma_addr_t map)
 750 {
 751         struct sky2_rx_le *le;
 752         u32 hi = high32(map);
 753         u16 len = sky2->rx_bufsize;
 754
 755         if (sky2->rx_addr64 != hi) {
 756                 le = sky2_next_rx(sky2);
 757                 le->addr = cpu_to_le32(hi);
 758                 le->ctrl = 0;
 759                 le->opcode = OP_ADDR64 | HW_OWNER;
 760                 sky2->rx_addr64 = high32(map + len);
 761         }
 762
 763         le = sky2_next_rx(sky2);
 764         le->addr = cpu_to_le32((u32) map);
 765         le->length = cpu_to_le16(len);
 766         le->ctrl = 0;
 767         le->opcode = OP_PACKET | HW_OWNER;
 768 }
 769
 770
 771 /* Tell chip where to start receive checksum.
 772  * Actually has two checksums, but set both same to avoid possible byte
 773  * order problems.
 774  */
 775 static void rx_set_checksum(struct sky2_port *sky2)
 776 {
 777         struct sky2_rx_le *le;
 778
 779         le = sky2_next_rx(sky2);
 780         le->addr = (ETH_HLEN << 16) | ETH_HLEN;
 781         le->ctrl = 0;
 782         le->opcode = OP_TCPSTART | HW_OWNER;
 783
 784         sky2_write32(sky2->hw,
 785                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
 786                      sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
 787
 788 }
 789
 790 /*
 791  * The RX Stop command will not work for Yukon-2 if the BMU does not
 792  * reach the end of packet and since we can't make sure that we have
 793  * incoming data, we must reset the BMU while it is not doing a DMA
 794  * transfer. Since it is possible that the RX path is still active,
 795  * the RX RAM buffer will be stopped first, so any possible incoming
 796  * data will not trigger a DMA. After the RAM buffer is stopped, the
 797  * BMU is polled until any DMA in progress is ended and only then it
 798  * will be reset.
 799  */
 800 static void sky2_rx_stop(struct sky2_port *sky2)
 801 {
 802         struct sky2_hw *hw = sky2->hw;
 803         unsigned rxq = rxqaddr[sky2->port];
 804         int i;
 805
 806         /* disable the RAM Buffer receive queue */
 807         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
 808
 809         for (i = 0; i < 0xffff; i++)
 810                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
 811                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
 812                         goto stopped;
 813
 814         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
 815                sky2->netdev->name);
 816 stopped:
 817         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
 818
 819         /* reset the Rx prefetch unit */
 820         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 821 }
 822
 823 /* Clean out receive buffer area, assumes receiver hardware stopped */
 824 static void sky2_rx_clean(struct sky2_port *sky2)
 825 {
 826         unsigned i;
 827
 828         memset(sky2->rx_le, 0, RX_LE_BYTES);
 829         for (i = 0; i < sky2->rx_pending; i++) {
 830                 struct ring_info *re = sky2->rx_ring + i;
 831
 832                 if (re->skb) {
 833                         pci_unmap_single(sky2->hw->pdev,
 834                                          re->mapaddr, sky2->rx_bufsize,
 835                                          PCI_DMA_FROMDEVICE);
 836                         kfree_skb(re->skb);
 837                         re->skb = NULL;
 838                 }
 839         }
 840 }
 841
 842 /* Basic MII support */
 843 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
 844 {
 845         struct mii_ioctl_data *data = if_mii(ifr);
 846         struct sky2_port *sky2 = netdev_priv(dev);
 847         struct sky2_hw *hw = sky2->hw;
 848         int err = -EOPNOTSUPP;
 849
 850         if (!netif_running(dev))
 851                 return -ENODEV; /* Phy still in reset */
 852
 853         switch (cmd) {
 854         case SIOCGMIIPHY:
 855                 data->phy_id = PHY_ADDR_MARV;
 856
 857                 /* fallthru */
 858         case SIOCGMIIREG: {
 859                 u16 val = 0;
 860
 861                 spin_lock_bh(&sky2->phy_lock);
 862                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
 863                 spin_unlock_bh(&sky2->phy_lock);
 864
 865                 data->val_out = val;
 866                 break;
 867         }
 868
 869         case SIOCSMIIREG:
 870                 if (!capable(CAP_NET_ADMIN))
 871                         return -EPERM;
 872
 873                 spin_lock_bh(&sky2->phy_lock);
 874                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
 875                                    data->val_in);
 876                 spin_unlock_bh(&sky2->phy_lock);
 877                 break;
 878         }
 879         return err;
 880 }
 881
 882 #ifdef SKY2_VLAN_TAG_USED
 883 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
 884 {
 885         struct sky2_port *sky2 = netdev_priv(dev);
 886         struct sky2_hw *hw = sky2->hw;
 887         u16 port = sky2->port;
 888
 889         spin_lock_bh(&sky2->tx_lock);
 890
 891         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_ON);
 892         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_ON);
 893         sky2->vlgrp = grp;
 894
 895         spin_unlock_bh(&sky2->tx_lock);
 896 }
 897
 898 static void sky2_vlan_rx_kill_vid(struct net_device *dev, unsigned short vid)
 899 {
 900         struct sky2_port *sky2 = netdev_priv(dev);
 901         struct sky2_hw *hw = sky2->hw;
 902         u16 port = sky2->port;
 903
 904         spin_lock_bh(&sky2->tx_lock);
 905
 906         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_OFF);
 907         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_OFF);
 908         if (sky2->vlgrp)
 909                 sky2->vlgrp->vlan_devices[vid] = NULL;
 910
 911         spin_unlock_bh(&sky2->tx_lock);
 912 }
 913 #endif
 914
 915 /*
 916  * It appears the hardware has a bug in the FIFO logic that
 917  * cause it to hang if the FIFO gets overrun and the receive buffer
 918  * is not aligned. ALso alloc_skb() won't align properly if slab
 919  * debugging is enabled.
 920  */
 921 static inline struct sk_buff *sky2_alloc_skb(unsigned int size, gfp_t gfp_mask)
 922 {
 923         struct sk_buff *skb;
 924
 925         skb = alloc_skb(size + RX_SKB_ALIGN, gfp_mask);
 926         if (likely(skb)) {
 927                 unsigned long p = (unsigned long) skb->data;
 928                 skb_reserve(skb, ALIGN(p, RX_SKB_ALIGN) - p);
 929         }
 930
 931         return skb;
 932 }
 933
 934 /*
 935  * Allocate and setup receiver buffer pool.
 936  * In case of 64 bit dma, there are 2X as many list elements
 937  * available as ring entries
 938  * and need to reserve one list element so we don't wrap around.
 939  */
 940 static int sky2_rx_start(struct sky2_port *sky2)
 941 {
 942         struct sky2_hw *hw = sky2->hw;
 943         unsigned rxq = rxqaddr[sky2->port];
 944         int i;
 945
 946         sky2->rx_put = sky2->rx_next = 0;
 947         sky2_qset(hw, rxq);
 948
 949         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev >= 2) {
 950                 /* MAC Rx RAM Read is controlled by hardware */
 951                 sky2_write32(hw, Q_ADDR(rxq, Q_F), F_M_RX_RAM_DIS);
 952         }
 953
 954         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
 955
 956         rx_set_checksum(sky2);
 957         for (i = 0; i < sky2->rx_pending; i++) {
 958                 struct ring_info *re = sky2->rx_ring + i;
 959
 960                 re->skb = sky2_alloc_skb(sky2->rx_bufsize, GFP_KERNEL);
 961                 if (!re->skb)
 962                         goto nomem;
 963
 964                 re->mapaddr = pci_map_single(hw->pdev, re->skb->data,
 965                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
 966                 sky2_rx_add(sky2, re->mapaddr);
 967         }
 968
 969         /* Truncate oversize frames */
 970         sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), sky2->rx_bufsize - 8);
 971         sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
 972
 973         /* Tell chip about available buffers */
 974         sky2_write16(hw, Y2_QADDR(rxq, PREF_UNIT_PUT_IDX), sky2->rx_put);
 975         return 0;
 976 nomem:
 977         sky2_rx_clean(sky2);
 978         return -ENOMEM;
 979 }
 980
 981 /* Bring up network interface. */
 982 static int sky2_up(struct net_device *dev)
 983 {
 984         struct sky2_port *sky2 = netdev_priv(dev);
 985         struct sky2_hw *hw = sky2->hw;
 986         unsigned port = sky2->port;
 987         u32 ramsize, rxspace, imask;
 988         int err = -ENOMEM;
 989
 990         if (netif_msg_ifup(sky2))
 991                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
 992
 993         /* must be power of 2 */
 994         sky2->tx_le = pci_alloc_consistent(hw->pdev,
 995                                            TX_RING_SIZE *
 996                                            sizeof(struct sky2_tx_le),
 997                                            &sky2->tx_le_map);
 998         if (!sky2->tx_le)
 999                 goto err_out;
1000
1001         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
1002                                 GFP_KERNEL);
1003         if (!sky2->tx_ring)
1004                 goto err_out;
1005         sky2->tx_prod = sky2->tx_cons = 0;
1006
1007         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1008                                            &sky2->rx_le_map);
1009         if (!sky2->rx_le)
1010                 goto err_out;
1011         memset(sky2->rx_le, 0, RX_LE_BYTES);
1012
1013         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct ring_info),
1014                                 GFP_KERNEL);
1015         if (!sky2->rx_ring)
1016                 goto err_out;
1017
1018         sky2_mac_init(hw, port);
1019
1020         /* Determine available ram buffer space (in 4K blocks).
1021          * Note: not sure about the FE setting below yet
1022          */
1023         if (hw->chip_id == CHIP_ID_YUKON_FE)
1024                 ramsize = 4;
1025         else
1026                 ramsize = sky2_read8(hw, B2_E_0);
1027
1028         /* Give transmitter one third (rounded up) */
1029         rxspace = ramsize - (ramsize + 2) / 3;
1030
1031         sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1032         sky2_ramset(hw, txqaddr[port], rxspace, ramsize);
1033
1034         /* Make sure SyncQ is disabled */
1035         sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1036                     RB_RST_SET);
1037
1038         sky2_qset(hw, txqaddr[port]);
1039
1040         /* Set almost empty threshold */
1041         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev == 1)
1042                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), 0x1a0);
1043
1044         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1045                            TX_RING_SIZE - 1);
1046
1047         err = sky2_rx_start(sky2);
1048         if (err)
1049                 goto err_out;
1050
1051         /* Enable interrupts from phy/mac for port */
1052         imask = sky2_read32(hw, B0_IMSK);
1053         imask |= (port == 0) ? Y2_IS_PORT_1 : Y2_IS_PORT_2;
1054         sky2_write32(hw, B0_IMSK, imask);
1055
1056         return 0;
1057
1058 err_out:
1059         if (sky2->rx_le) {
1060                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1061                                     sky2->rx_le, sky2->rx_le_map);
1062                 sky2->rx_le = NULL;
1063         }
1064         if (sky2->tx_le) {
1065                 pci_free_consistent(hw->pdev,
1066                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1067                                     sky2->tx_le, sky2->tx_le_map);
1068                 sky2->tx_le = NULL;
1069         }
1070         kfree(sky2->tx_ring);
1071         kfree(sky2->rx_ring);
1072
1073         sky2->tx_ring = NULL;
1074         sky2->rx_ring = NULL;
1075         return err;
1076 }
1077
1078 /* Modular subtraction in ring */
1079 static inline int tx_dist(unsigned tail, unsigned head)
1080 {
1081         return (head - tail) % TX_RING_SIZE;
1082 }
1083
1084 /* Number of list elements available for next tx */
1085 static inline int tx_avail(const struct sky2_port *sky2)
1086 {
1087         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1088 }
1089
1090 /* Estimate of number of transmit list elements required */
1091 static unsigned tx_le_req(const struct sk_buff *skb)
1092 {
1093         unsigned count;
1094
1095         count = sizeof(dma_addr_t) / sizeof(u32);
1096         count += skb_shinfo(skb)->nr_frags * count;
1097
1098         if (skb_shinfo(skb)->tso_size)
1099                 ++count;
1100
1101         if (skb->ip_summed == CHECKSUM_HW)
1102                 ++count;
1103
1104         return count;
1105 }
1106
1107 /*
1108  * Put one packet in ring for transmit.
1109  * A single packet can generate multiple list elements, and
1110  * the number of ring elements will probably be less than the number
1111  * of list elements used.
1112  *
1113  * No BH disabling for tx_lock here (like tg3)
1114  */
1115 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1116 {
1117         struct sky2_port *sky2 = netdev_priv(dev);
1118         struct sky2_hw *hw = sky2->hw;
1119         struct sky2_tx_le *le = NULL;
1120         struct tx_ring_info *re;
1121         unsigned i, len;
1122         int avail;
1123         dma_addr_t mapping;
1124         u32 addr64;
1125         u16 mss;
1126         u8 ctrl;
1127
1128         /* No BH disabling for tx_lock here.  We are running in BH disabled
1129          * context and TX reclaim runs via poll inside of a software
1130          * interrupt, and no related locks in IRQ processing.
1131          */
1132         if (!spin_trylock(&sky2->tx_lock))
1133                 return NETDEV_TX_LOCKED;
1134
1135         if (unlikely(tx_avail(sky2) < tx_le_req(skb))) {
1136                 /* There is a known but harmless race with lockless tx
1137                  * and netif_stop_queue.
1138                  */
1139                 if (!netif_queue_stopped(dev)) {
1140                         netif_stop_queue(dev);
1141                         if (net_ratelimit())
1142                                 printk(KERN_WARNING PFX "%s: ring full when queue awake!\n",
1143                                        dev->name);
1144                 }
1145                 spin_unlock(&sky2->tx_lock);
1146
1147                 return NETDEV_TX_BUSY;
1148         }
1149
1150         if (unlikely(netif_msg_tx_queued(sky2)))
1151                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1152                        dev->name, sky2->tx_prod, skb->len);
1153
1154         len = skb_headlen(skb);
1155         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1156         addr64 = high32(mapping);
1157
1158         re = sky2->tx_ring + sky2->tx_prod;
1159
1160         /* Send high bits if changed or crosses boundary */
1161         if (addr64 != sky2->tx_addr64 || high32(mapping + len) != sky2->tx_addr64) {
1162                 le = get_tx_le(sky2);
1163                 le->tx.addr = cpu_to_le32(addr64);
1164                 le->ctrl = 0;
1165                 le->opcode = OP_ADDR64 | HW_OWNER;
1166                 sky2->tx_addr64 = high32(mapping + len);
1167         }
1168
1169         /* Check for TCP Segmentation Offload */
1170         mss = skb_shinfo(skb)->tso_size;
1171         if (mss != 0) {
1172                 /* just drop the packet if non-linear expansion fails */
1173                 if (skb_header_cloned(skb) &&
1174                     pskb_expand_head(skb, 0, 0, GFP_ATOMIC)) {
1175                         dev_kfree_skb(skb);
1176                         goto out_unlock;
1177                 }
1178
1179                 mss += ((skb->h.th->doff - 5) * 4);     /* TCP options */
1180                 mss += (skb->nh.iph->ihl * 4) + sizeof(struct tcphdr);
1181                 mss += ETH_HLEN;
1182         }
1183
1184         if (mss != sky2->tx_last_mss) {
1185                 le = get_tx_le(sky2);
1186                 le->tx.tso.size = cpu_to_le16(mss);
1187                 le->tx.tso.rsvd = 0;
1188                 le->opcode = OP_LRGLEN | HW_OWNER;
1189                 le->ctrl = 0;
1190                 sky2->tx_last_mss = mss;
1191         }
1192
1193         ctrl = 0;
1194 #ifdef SKY2_VLAN_TAG_USED
1195         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1196         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1197                 if (!le) {
1198                         le = get_tx_le(sky2);
1199                         le->tx.addr = 0;
1200                         le->opcode = OP_VLAN|HW_OWNER;
1201                         le->ctrl = 0;
1202                 } else
1203                         le->opcode |= OP_VLAN;
1204                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1205                 ctrl |= INS_VLAN;
1206         }
1207 #endif
1208
1209         /* Handle TCP checksum offload */
1210         if (skb->ip_summed == CHECKSUM_HW) {
1211                 u16 hdr = skb->h.raw - skb->data;
1212                 u16 offset = hdr + skb->csum;
1213
1214                 ctrl = CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1215                 if (skb->nh.iph->protocol == IPPROTO_UDP)
1216                         ctrl |= UDPTCP;
1217
1218                 le = get_tx_le(sky2);
1219                 le->tx.csum.start = cpu_to_le16(hdr);
1220                 le->tx.csum.offset = cpu_to_le16(offset);
1221                 le->length = 0; /* initial checksum value */
1222                 le->ctrl = 1;   /* one packet */
1223                 le->opcode = OP_TCPLISW | HW_OWNER;
1224         }
1225
1226         le = get_tx_le(sky2);
1227         le->tx.addr = cpu_to_le32((u32) mapping);
1228         le->length = cpu_to_le16(len);
1229         le->ctrl = ctrl;
1230         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1231
1232         /* Record the transmit mapping info */
1233         re->skb = skb;
1234         pci_unmap_addr_set(re, mapaddr, mapping);
1235
1236         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1237                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1238                 struct tx_ring_info *fre;
1239
1240                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1241                                        frag->size, PCI_DMA_TODEVICE);
1242                 addr64 = high32(mapping);
1243                 if (addr64 != sky2->tx_addr64) {
1244                         le = get_tx_le(sky2);
1245                         le->tx.addr = cpu_to_le32(addr64);
1246                         le->ctrl = 0;
1247                         le->opcode = OP_ADDR64 | HW_OWNER;
1248                         sky2->tx_addr64 = addr64;
1249                 }
1250
1251                 le = get_tx_le(sky2);
1252                 le->tx.addr = cpu_to_le32((u32) mapping);
1253                 le->length = cpu_to_le16(frag->size);
1254                 le->ctrl = ctrl;
1255                 le->opcode = OP_BUFFER | HW_OWNER;
1256
1257                 fre = sky2->tx_ring
1258                     + ((re - sky2->tx_ring) + i + 1) % TX_RING_SIZE;
1259                 pci_unmap_addr_set(fre, mapaddr, mapping);
1260         }
1261
1262         re->idx = sky2->tx_prod;
1263         le->ctrl |= EOP;
1264
1265         avail = tx_avail(sky2);
1266         if (mss != 0 || avail < TX_MIN_PENDING) {
1267                 le->ctrl |= FRC_STAT;
1268                 if (avail <= MAX_SKB_TX_LE)
1269                         netif_stop_queue(dev);
1270         }
1271
1272         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1273
1274 out_unlock:
1275         spin_unlock(&sky2->tx_lock);
1276
1277         dev->trans_start = jiffies;
1278         return NETDEV_TX_OK;
1279 }
1280
1281 /*
1282  * Free ring elements from starting at tx_cons until "done"
1283  *
1284  * NB: the hardware will tell us about partial completion of multi-part
1285  *     buffers; these are deferred until completion.
1286  */
1287 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1288 {
1289         struct net_device *dev = sky2->netdev;
1290         struct pci_dev *pdev = sky2->hw->pdev;
1291         u16 nxt, put;
1292         unsigned i;
1293
1294         BUG_ON(done >= TX_RING_SIZE);
1295
1296         if (unlikely(netif_msg_tx_done(sky2)))
1297                 printk(KERN_DEBUG "%s: tx done, up to %u\n",
1298                        dev->name, done);
1299
1300         for (put = sky2->tx_cons; put != done; put = nxt) {
1301                 struct tx_ring_info *re = sky2->tx_ring + put;
1302                 struct sk_buff *skb = re->skb;
1303
1304                 nxt = re->idx;
1305                 BUG_ON(nxt >= TX_RING_SIZE);
1306                 prefetch(sky2->tx_ring + nxt);
1307
1308                 /* Check for partial status */
1309                 if (tx_dist(put, done) < tx_dist(put, nxt))
1310                         break;
1311
1312                 skb = re->skb;
1313                 pci_unmap_single(pdev, pci_unmap_addr(re, mapaddr),
1314                                  skb_headlen(skb), PCI_DMA_TODEVICE);
1315
1316                 for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1317                         struct tx_ring_info *fre;
1318                         fre = sky2->tx_ring + (put + i + 1) % TX_RING_SIZE;
1319                         pci_unmap_page(pdev, pci_unmap_addr(fre, mapaddr),
1320                                        skb_shinfo(skb)->frags[i].size,
1321                                        PCI_DMA_TODEVICE);
1322                 }
1323
1324                 dev_kfree_skb(skb);
1325         }
1326
1327         sky2->tx_cons = put;
1328         if (tx_avail(sky2) > MAX_SKB_TX_LE)
1329                 netif_wake_queue(dev);
1330 }
1331
1332 /* Cleanup all untransmitted buffers, assume transmitter not running */
1333 static void sky2_tx_clean(struct sky2_port *sky2)
1334 {
1335         spin_lock_bh(&sky2->tx_lock);
1336         sky2_tx_complete(sky2, sky2->tx_prod);
1337         spin_unlock_bh(&sky2->tx_lock);
1338 }
1339
1340 /* Network shutdown */
1341 static int sky2_down(struct net_device *dev)
1342 {
1343         struct sky2_port *sky2 = netdev_priv(dev);
1344         struct sky2_hw *hw = sky2->hw;
1345         unsigned port = sky2->port;
1346         u16 ctrl;
1347         u32 imask;
1348
1349         /* Never really got started! */
1350         if (!sky2->tx_le)
1351                 return 0;
1352
1353         if (netif_msg_ifdown(sky2))
1354                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1355
1356         /* Stop more packets from being queued */
1357         netif_stop_queue(dev);
1358
1359         sky2_phy_reset(hw, port);
1360
1361         /* Stop transmitter */
1362         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1363         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1364
1365         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1366                      RB_RST_SET | RB_DIS_OP_MD);
1367
1368         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1369         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1370         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1371
1372         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1373
1374         /* Workaround shared GMAC reset */
1375         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1376               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1377                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1378
1379         /* Disable Force Sync bit and Enable Alloc bit */
1380         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1381                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1382
1383         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1384         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1385         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1386
1387         /* Reset the PCI FIFO of the async Tx queue */
1388         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1389                      BMU_RST_SET | BMU_FIFO_RST);
1390
1391         /* Reset the Tx prefetch units */
1392         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1393                      PREF_UNIT_RST_SET);
1394
1395         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1396
1397         sky2_rx_stop(sky2);
1398
1399         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1400         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1401
1402         /* Disable port IRQ */
1403         imask = sky2_read32(hw, B0_IMSK);
1404         imask &= ~(sky2->port == 0) ? Y2_IS_PORT_1 : Y2_IS_PORT_2;
1405         sky2_write32(hw, B0_IMSK, imask);
1406
1407         /* turn off LED's */
1408         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1409
1410         synchronize_irq(hw->pdev->irq);
1411
1412         sky2_tx_clean(sky2);
1413         sky2_rx_clean(sky2);
1414
1415         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1416                             sky2->rx_le, sky2->rx_le_map);
1417         kfree(sky2->rx_ring);
1418
1419         pci_free_consistent(hw->pdev,
1420                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1421                             sky2->tx_le, sky2->tx_le_map);
1422         kfree(sky2->tx_ring);
1423
1424         sky2->tx_le = NULL;
1425         sky2->rx_le = NULL;
1426
1427         sky2->rx_ring = NULL;
1428         sky2->tx_ring = NULL;
1429
1430         return 0;
1431 }
1432
1433 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1434 {
1435         if (!hw->copper)
1436                 return SPEED_1000;
1437
1438         if (hw->chip_id == CHIP_ID_YUKON_FE)
1439                 return (aux & PHY_M_PS_SPEED_100) ? SPEED_100 : SPEED_10;
1440
1441         switch (aux & PHY_M_PS_SPEED_MSK) {
1442         case PHY_M_PS_SPEED_1000:
1443                 return SPEED_1000;
1444         case PHY_M_PS_SPEED_100:
1445                 return SPEED_100;
1446         default:
1447                 return SPEED_10;
1448         }
1449 }
1450
1451 static void sky2_link_up(struct sky2_port *sky2)
1452 {
1453         struct sky2_hw *hw = sky2->hw;
1454         unsigned port = sky2->port;
1455         u16 reg;
1456
1457         /* Enable Transmit FIFO Underrun */
1458         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
1459
1460         reg = gma_read16(hw, port, GM_GP_CTRL);
1461         if (sky2->autoneg == AUTONEG_DISABLE) {
1462                 reg |= GM_GPCR_AU_ALL_DIS;
1463
1464                 /* Is write/read necessary?  Copied from sky2_mac_init */
1465                 gma_write16(hw, port, GM_GP_CTRL, reg);
1466                 gma_read16(hw, port, GM_GP_CTRL);
1467
1468                 switch (sky2->speed) {
1469                 case SPEED_1000:
1470                         reg &= ~GM_GPCR_SPEED_100;
1471                         reg |= GM_GPCR_SPEED_1000;
1472                         break;
1473                 case SPEED_100:
1474                         reg &= ~GM_GPCR_SPEED_1000;
1475                         reg |= GM_GPCR_SPEED_100;
1476                         break;
1477                 case SPEED_10:
1478                         reg &= ~(GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100);
1479                         break;
1480                 }
1481         } else
1482                 reg &= ~GM_GPCR_AU_ALL_DIS;
1483
1484         if (sky2->duplex == DUPLEX_FULL || sky2->autoneg == AUTONEG_ENABLE)
1485                 reg |= GM_GPCR_DUP_FULL;
1486
1487         /* enable Rx/Tx */
1488         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1489         gma_write16(hw, port, GM_GP_CTRL, reg);
1490         gma_read16(hw, port, GM_GP_CTRL);
1491
1492         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1493
1494         netif_carrier_on(sky2->netdev);
1495         netif_wake_queue(sky2->netdev);
1496
1497         /* Turn on link LED */
1498         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1499                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1500
1501         if (hw->chip_id == CHIP_ID_YUKON_XL) {
1502                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
1503
1504                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
1505                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, PHY_M_LEDC_LOS_CTRL(1) |      /* LINK/ACT */
1506                              PHY_M_LEDC_INIT_CTRL(sky2->speed ==
1507                                                   SPEED_10 ? 7 : 0) |
1508                              PHY_M_LEDC_STA1_CTRL(sky2->speed ==
1509                                                   SPEED_100 ? 7 : 0) |
1510                              PHY_M_LEDC_STA0_CTRL(sky2->speed ==
1511                                                   SPEED_1000 ? 7 : 0));
1512                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
1513         }
1514
1515         if (netif_msg_link(sky2))
1516                 printk(KERN_INFO PFX
1517                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1518                        sky2->netdev->name, sky2->speed,
1519                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1520                        (sky2->tx_pause && sky2->rx_pause) ? "both" :
1521                        sky2->tx_pause ? "tx" : sky2->rx_pause ? "rx" : "none");
1522 }
1523
1524 static void sky2_link_down(struct sky2_port *sky2)
1525 {
1526         struct sky2_hw *hw = sky2->hw;
1527         unsigned port = sky2->port;
1528         u16 reg;
1529
1530         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1531
1532         reg = gma_read16(hw, port, GM_GP_CTRL);
1533         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1534         gma_write16(hw, port, GM_GP_CTRL, reg);
1535         gma_read16(hw, port, GM_GP_CTRL);       /* PCI post */
1536
1537         if (sky2->rx_pause && !sky2->tx_pause) {
1538                 /* restore Asymmetric Pause bit */
1539                 gm_phy_write(hw, port, PHY_MARV_AUNE_ADV,
1540                              gm_phy_read(hw, port, PHY_MARV_AUNE_ADV)
1541                              | PHY_M_AN_ASP);
1542         }
1543
1544         netif_carrier_off(sky2->netdev);
1545         netif_stop_queue(sky2->netdev);
1546
1547         /* Turn on link LED */
1548         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1549
1550         if (netif_msg_link(sky2))
1551                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1552         sky2_phy_init(hw, port);
1553 }
1554
1555 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1556 {
1557         struct sky2_hw *hw = sky2->hw;
1558         unsigned port = sky2->port;
1559         u16 lpa;
1560
1561         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1562
1563         if (lpa & PHY_M_AN_RF) {
1564                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1565                 return -1;
1566         }
1567
1568         if (hw->chip_id != CHIP_ID_YUKON_FE &&
1569             gm_phy_read(hw, port, PHY_MARV_1000T_STAT) & PHY_B_1000S_MSF) {
1570                 printk(KERN_ERR PFX "%s: master/slave fault",
1571                        sky2->netdev->name);
1572                 return -1;
1573         }
1574
1575         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1576                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1577                        sky2->netdev->name);
1578                 return -1;
1579         }
1580
1581         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1582
1583         sky2->speed = sky2_phy_speed(hw, aux);
1584
1585         /* Pause bits are offset (9..8) */
1586         if (hw->chip_id == CHIP_ID_YUKON_XL)
1587                 aux >>= 6;
1588
1589         sky2->rx_pause = (aux & PHY_M_PS_RX_P_EN) != 0;
1590         sky2->tx_pause = (aux & PHY_M_PS_TX_P_EN) != 0;
1591
1592         if ((sky2->tx_pause || sky2->rx_pause)
1593             && !(sky2->speed < SPEED_1000 && sky2->duplex == DUPLEX_HALF))
1594                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1595         else
1596                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1597
1598         return 0;
1599 }
1600
1601 /* Interrupt from PHY */
1602 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
1603 {
1604         struct net_device *dev = hw->dev[port];
1605         struct sky2_port *sky2 = netdev_priv(dev);
1606         u16 istatus, phystat;
1607
1608         spin_lock(&sky2->phy_lock);
1609         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
1610         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
1611
1612         if (!netif_running(dev))
1613                 goto out;
1614
1615         if (netif_msg_intr(sky2))
1616                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1617                        sky2->netdev->name, istatus, phystat);
1618
1619         if (istatus & PHY_M_IS_AN_COMPL) {
1620                 if (sky2_autoneg_done(sky2, phystat) == 0)
1621                         sky2_link_up(sky2);
1622                 goto out;
1623         }
1624
1625         if (istatus & PHY_M_IS_LSP_CHANGE)
1626                 sky2->speed = sky2_phy_speed(hw, phystat);
1627
1628         if (istatus & PHY_M_IS_DUP_CHANGE)
1629                 sky2->duplex =
1630                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1631
1632         if (istatus & PHY_M_IS_LST_CHANGE) {
1633                 if (phystat & PHY_M_PS_LINK_UP)
1634                         sky2_link_up(sky2);
1635                 else
1636                         sky2_link_down(sky2);
1637         }
1638 out:
1639         spin_unlock(&sky2->phy_lock);
1640 }
1641
1642
1643 /* Transmit timeout is only called if we are running, carries is up
1644  * and tx queue is full (stopped).
1645  */
1646 static void sky2_tx_timeout(struct net_device *dev)
1647 {
1648         struct sky2_port *sky2 = netdev_priv(dev);
1649         struct sky2_hw *hw = sky2->hw;
1650         unsigned txq = txqaddr[sky2->port];
1651         u16 report, done;
1652
1653         if (netif_msg_timer(sky2))
1654                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1655
1656         report = sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX);
1657         done = sky2_read16(hw, Q_ADDR(txq, Q_DONE));
1658
1659         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
1660                dev->name,
1661                sky2->tx_cons, sky2->tx_prod, report, done);
1662
1663         if (report != done) {
1664                 printk(KERN_INFO PFX "status burst pending (irq moderation?)\n");
1665
1666                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
1667                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
1668         } else if (report != sky2->tx_cons) {
1669                 printk(KERN_INFO PFX "status report lost?\n");
1670
1671                 spin_lock_bh(&sky2->tx_lock);
1672                 sky2_tx_complete(sky2, report);
1673                 spin_unlock_bh(&sky2->tx_lock);
1674         } else {
1675                 printk(KERN_INFO PFX "hardware hung? flushing\n");
1676
1677                 sky2_write32(hw, Q_ADDR(txq, Q_CSR), BMU_STOP);
1678                 sky2_write32(hw, Y2_QADDR(txq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1679
1680                 sky2_tx_clean(sky2);
1681
1682                 sky2_qset(hw, txq);
1683                 sky2_prefetch_init(hw, txq, sky2->tx_le_map, TX_RING_SIZE - 1);
1684         }
1685 }
1686
1687
1688 /* Want receive buffer size to be multiple of 64 bits
1689  * and incl room for vlan and truncation
1690  */
1691 static inline unsigned sky2_buf_size(int mtu)
1692 {
1693         return ALIGN(mtu + ETH_HLEN + VLAN_HLEN, 8) + 8;
1694 }
1695
1696 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1697 {
1698         struct sky2_port *sky2 = netdev_priv(dev);
1699         struct sky2_hw *hw = sky2->hw;
1700         int err;
1701         u16 ctl, mode;
1702         u32 imask;
1703
1704         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
1705                 return -EINVAL;
1706
1707         if (hw->chip_id == CHIP_ID_YUKON_EC_U && new_mtu > ETH_DATA_LEN)
1708                 return -EINVAL;
1709
1710         if (!netif_running(dev)) {
1711                 dev->mtu = new_mtu;
1712                 return 0;
1713         }
1714
1715         imask = sky2_read32(hw, B0_IMSK);
1716         sky2_write32(hw, B0_IMSK, 0);
1717
1718         dev->trans_start = jiffies;     /* prevent tx timeout */
1719         netif_stop_queue(dev);
1720         netif_poll_disable(hw->dev[0]);
1721
1722         synchronize_irq(hw->pdev->irq);
1723
1724         ctl = gma_read16(hw, sky2->port, GM_GP_CTRL);
1725         gma_write16(hw, sky2->port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
1726         sky2_rx_stop(sky2);
1727         sky2_rx_clean(sky2);
1728
1729         dev->mtu = new_mtu;
1730         sky2->rx_bufsize = sky2_buf_size(new_mtu);
1731         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
1732                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
1733
1734         if (dev->mtu > ETH_DATA_LEN)
1735                 mode |= GM_SMOD_JUMBO_ENA;
1736
1737         gma_write16(hw, sky2->port, GM_SERIAL_MODE, mode);
1738
1739         sky2_write8(hw, RB_ADDR(rxqaddr[sky2->port], RB_CTRL), RB_ENA_OP_MD);
1740
1741         err = sky2_rx_start(sky2);
1742         sky2_write32(hw, B0_IMSK, imask);
1743
1744         if (err)
1745                 dev_close(dev);
1746         else {
1747                 gma_write16(hw, sky2->port, GM_GP_CTRL, ctl);
1748
1749                 netif_poll_enable(hw->dev[0]);
1750                 netif_wake_queue(dev);
1751         }
1752
1753         return err;
1754 }
1755
1756 /*
1757  * Receive one packet.
1758  * For small packets or errors, just reuse existing skb.
1759  * For larger packets, get new buffer.
1760  */
1761 static struct sk_buff *sky2_receive(struct sky2_port *sky2,
1762                                     u16 length, u32 status)
1763 {
1764         struct ring_info *re = sky2->rx_ring + sky2->rx_next;
1765         struct sk_buff *skb = NULL;
1766
1767         if (unlikely(netif_msg_rx_status(sky2)))
1768                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
1769                        sky2->netdev->name, sky2->rx_next, status, length);
1770
1771         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
1772         prefetch(sky2->rx_ring + sky2->rx_next);
1773
1774         if (status & GMR_FS_ANY_ERR)
1775                 goto error;
1776
1777         if (!(status & GMR_FS_RX_OK))
1778                 goto resubmit;
1779
1780         if (length > sky2->netdev->mtu + ETH_HLEN)
1781                 goto oversize;
1782
1783         if (length < copybreak) {
1784                 skb = alloc_skb(length + 2, GFP_ATOMIC);
1785                 if (!skb)
1786                         goto resubmit;
1787
1788                 skb_reserve(skb, 2);
1789                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->mapaddr,
1790                                             length, PCI_DMA_FROMDEVICE);
1791                 memcpy(skb->data, re->skb->data, length);
1792                 skb->ip_summed = re->skb->ip_summed;
1793                 skb->csum = re->skb->csum;
1794                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->mapaddr,
1795                                                length, PCI_DMA_FROMDEVICE);
1796         } else {
1797                 struct sk_buff *nskb;
1798
1799                 nskb = sky2_alloc_skb(sky2->rx_bufsize, GFP_ATOMIC);
1800                 if (!nskb)
1801                         goto resubmit;
1802
1803                 skb = re->skb;
1804                 re->skb = nskb;
1805                 pci_unmap_single(sky2->hw->pdev, re->mapaddr,
1806                                  sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1807                 prefetch(skb->data);
1808
1809                 re->mapaddr = pci_map_single(sky2->hw->pdev, nskb->data,
1810                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1811         }
1812
1813         skb_put(skb, length);
1814 resubmit:
1815         re->skb->ip_summed = CHECKSUM_NONE;
1816         sky2_rx_add(sky2, re->mapaddr);
1817
1818         /* Tell receiver about new buffers. */
1819         sky2_put_idx(sky2->hw, rxqaddr[sky2->port], sky2->rx_put);
1820
1821         return skb;
1822
1823 oversize:
1824         ++sky2->net_stats.rx_over_errors;
1825         goto resubmit;
1826
1827 error:
1828         ++sky2->net_stats.rx_errors;
1829
1830         if (netif_msg_rx_err(sky2) && net_ratelimit())
1831                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
1832                        sky2->netdev->name, status, length);
1833
1834         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
1835                 sky2->net_stats.rx_length_errors++;
1836         if (status & GMR_FS_FRAGMENT)
1837                 sky2->net_stats.rx_frame_errors++;
1838         if (status & GMR_FS_CRC_ERR)
1839                 sky2->net_stats.rx_crc_errors++;
1840         if (status & GMR_FS_RX_FF_OV)
1841                 sky2->net_stats.rx_fifo_errors++;
1842
1843         goto resubmit;
1844 }
1845
1846 /* Transmit complete */
1847 static inline void sky2_tx_done(struct net_device *dev, u16 last)
1848 {
1849         struct sky2_port *sky2 = netdev_priv(dev);
1850
1851         if (netif_running(dev)) {
1852                 spin_lock(&sky2->tx_lock);
1853                 sky2_tx_complete(sky2, last);
1854                 spin_unlock(&sky2->tx_lock);
1855         }
1856 }
1857
1858 /* Process status response ring */
1859 static int sky2_status_intr(struct sky2_hw *hw, int to_do)
1860 {
1861         int work_done = 0;
1862
1863         rmb();
1864
1865         for(;;) {
1866                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
1867                 struct net_device *dev;
1868                 struct sky2_port *sky2;
1869                 struct sk_buff *skb;
1870                 u32 status;
1871                 u16 length;
1872                 u8  link, opcode;
1873
1874                 opcode = le->opcode;
1875                 if (!opcode)
1876                         break;
1877                 opcode &= ~HW_OWNER;
1878
1879                 hw->st_idx = (hw->st_idx + 1) % STATUS_RING_SIZE;
1880                 le->opcode = 0;
1881
1882                 link = le->link;
1883                 BUG_ON(link >= 2);
1884                 dev = hw->dev[link];
1885
1886                 sky2 = netdev_priv(dev);
1887                 length = le->length;
1888                 status = le->status;
1889
1890                 switch (opcode) {
1891                 case OP_RXSTAT:
1892                         skb = sky2_receive(sky2, length, status);
1893                         if (!skb)
1894                                 break;
1895
1896                         skb->dev = dev;
1897                         skb->protocol = eth_type_trans(skb, dev);
1898                         dev->last_rx = jiffies;
1899
1900 #ifdef SKY2_VLAN_TAG_USED
1901                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
1902                                 vlan_hwaccel_receive_skb(skb,
1903                                                          sky2->vlgrp,
1904                                                          be16_to_cpu(sky2->rx_tag));
1905                         } else
1906 #endif
1907                                 netif_receive_skb(skb);
1908
1909                         if (++work_done >= to_do)
1910                                 goto exit_loop;
1911                         break;
1912
1913 #ifdef SKY2_VLAN_TAG_USED
1914                 case OP_RXVLAN:
1915                         sky2->rx_tag = length;
1916                         break;
1917
1918                 case OP_RXCHKSVLAN:
1919                         sky2->rx_tag = length;
1920                         /* fall through */
1921 #endif
1922                 case OP_RXCHKS:
1923                         skb = sky2->rx_ring[sky2->rx_next].skb;
1924                         skb->ip_summed = CHECKSUM_HW;
1925                         skb->csum = le16_to_cpu(status);
1926                         break;
1927
1928                 case OP_TXINDEXLE:
1929                         /* TX index reports status for both ports */
1930                         sky2_tx_done(hw->dev[0], status & 0xffff);
1931                         if (hw->dev[1])
1932                                 sky2_tx_done(hw->dev[1],
1933                                      ((status >> 24) & 0xff)
1934                                              | (u16)(length & 0xf) << 8);
1935                         break;
1936
1937                 default:
1938                         if (net_ratelimit())
1939                                 printk(KERN_WARNING PFX
1940                                        "unknown status opcode 0x%x\n", opcode);
1941                         break;
1942                 }
1943         }
1944
1945 exit_loop:
1946         return work_done;
1947 }
1948
1949 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
1950 {
1951         struct net_device *dev = hw->dev[port];
1952
1953         if (net_ratelimit())
1954                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
1955                        dev->name, status);
1956
1957         if (status & Y2_IS_PAR_RD1) {
1958                 if (net_ratelimit())
1959                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
1960                                dev->name);
1961                 /* Clear IRQ */
1962                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
1963         }
1964
1965         if (status & Y2_IS_PAR_WR1) {
1966                 if (net_ratelimit())
1967                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
1968                                dev->name);
1969
1970                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
1971         }
1972
1973         if (status & Y2_IS_PAR_MAC1) {
1974                 if (net_ratelimit())
1975                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
1976                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
1977         }
1978
1979         if (status & Y2_IS_PAR_RX1) {
1980                 if (net_ratelimit())
1981                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
1982                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
1983         }
1984
1985         if (status & Y2_IS_TCP_TXA1) {
1986                 if (net_ratelimit())
1987                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
1988                                dev->name);
1989                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
1990         }
1991 }
1992
1993 static void sky2_hw_intr(struct sky2_hw *hw)
1994 {
1995         u32 status = sky2_read32(hw, B0_HWE_ISRC);
1996
1997         if (status & Y2_IS_TIST_OV)
1998                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
1999
2000         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2001                 u16 pci_err;
2002
2003                 pci_err = sky2_pci_read16(hw, PCI_STATUS);
2004                 if (net_ratelimit())
2005                         printk(KERN_ERR PFX "%s: pci hw error (0x%x)\n",
2006                                pci_name(hw->pdev), pci_err);
2007
2008                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2009                 sky2_pci_write16(hw, PCI_STATUS,
2010                                       pci_err | PCI_STATUS_ERROR_BITS);
2011                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2012         }
2013
2014         if (status & Y2_IS_PCI_EXP) {
2015                 /* PCI-Express uncorrectable Error occurred */
2016                 u32 pex_err;
2017
2018                 pex_err = sky2_pci_read32(hw, PEX_UNC_ERR_STAT);
2019
2020                 if (net_ratelimit())
2021                         printk(KERN_ERR PFX "%s: pci express error (0x%x)\n",
2022                                pci_name(hw->pdev), pex_err);
2023
2024                 /* clear the interrupt */
2025                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2026                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT,
2027                                        0xffffffffUL);
2028                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2029
2030                 if (pex_err & PEX_FATAL_ERRORS) {
2031                         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2032                         hwmsk &= ~Y2_IS_PCI_EXP;
2033                         sky2_write32(hw, B0_HWE_IMSK, hwmsk);
2034                 }
2035         }
2036
2037         if (status & Y2_HWE_L1_MASK)
2038                 sky2_hw_error(hw, 0, status);
2039         status >>= 8;
2040         if (status & Y2_HWE_L1_MASK)
2041                 sky2_hw_error(hw, 1, status);
2042 }
2043
2044 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2045 {
2046         struct net_device *dev = hw->dev[port];
2047         struct sky2_port *sky2 = netdev_priv(dev);
2048         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2049
2050         if (netif_msg_intr(sky2))
2051                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2052                        dev->name, status);
2053
2054         if (status & GM_IS_RX_FF_OR) {
2055                 ++sky2->net_stats.rx_fifo_errors;
2056                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2057         }
2058
2059         if (status & GM_IS_TX_FF_UR) {
2060                 ++sky2->net_stats.tx_fifo_errors;
2061                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2062         }
2063 }
2064
2065 /* This should never happen it is a fatal situation */
2066 static void sky2_descriptor_error(struct sky2_hw *hw, unsigned port,
2067                                   const char *rxtx, u32 mask)
2068 {
2069         struct net_device *dev = hw->dev[port];
2070         struct sky2_port *sky2 = netdev_priv(dev);
2071         u32 imask;
2072
2073         printk(KERN_ERR PFX "%s: %s descriptor error (hardware problem)\n",
2074                dev ? dev->name : "<not registered>", rxtx);
2075
2076         imask = sky2_read32(hw, B0_IMSK);
2077         imask &= ~mask;
2078         sky2_write32(hw, B0_IMSK, imask);
2079
2080         if (dev) {
2081                 spin_lock(&sky2->phy_lock);
2082                 sky2_link_down(sky2);
2083                 spin_unlock(&sky2->phy_lock);
2084         }
2085 }
2086
2087 /* If idle then force a fake soft NAPI poll once a second
2088  * to work around cases where sharing an edge triggered interrupt.
2089  */
2090 static void sky2_idle(unsigned long arg)
2091 {
2092         struct net_device *dev = (struct net_device *) arg;
2093
2094         local_irq_disable();
2095         if (__netif_rx_schedule_prep(dev))
2096                 __netif_rx_schedule(dev);
2097         local_irq_enable();
2098 }
2099
2100
2101 static int sky2_poll(struct net_device *dev0, int *budget)
2102 {
2103         struct sky2_hw *hw = ((struct sky2_port *) netdev_priv(dev0))->hw;
2104         int work_limit = min(dev0->quota, *budget);
2105         int work_done = 0;
2106         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2107
2108  restart_poll:
2109         if (unlikely(status & ~Y2_IS_STAT_BMU)) {
2110                 if (status & Y2_IS_HW_ERR)
2111                         sky2_hw_intr(hw);
2112
2113                 if (status & Y2_IS_IRQ_PHY1)
2114                         sky2_phy_intr(hw, 0);
2115
2116                 if (status & Y2_IS_IRQ_PHY2)
2117                         sky2_phy_intr(hw, 1);
2118
2119                 if (status & Y2_IS_IRQ_MAC1)
2120                         sky2_mac_intr(hw, 0);
2121
2122                 if (status & Y2_IS_IRQ_MAC2)
2123                         sky2_mac_intr(hw, 1);
2124
2125                 if (status & Y2_IS_CHK_RX1)
2126                         sky2_descriptor_error(hw, 0, "receive", Y2_IS_CHK_RX1);
2127
2128                 if (status & Y2_IS_CHK_RX2)
2129                         sky2_descriptor_error(hw, 1, "receive", Y2_IS_CHK_RX2);
2130
2131                 if (status & Y2_IS_CHK_TXA1)
2132                         sky2_descriptor_error(hw, 0, "transmit", Y2_IS_CHK_TXA1);
2133
2134                 if (status & Y2_IS_CHK_TXA2)
2135                         sky2_descriptor_error(hw, 1, "transmit", Y2_IS_CHK_TXA2);
2136         }
2137
2138         if (status & Y2_IS_STAT_BMU) {
2139                 work_done += sky2_status_intr(hw, work_limit - work_done);
2140                 *budget -= work_done;
2141                 dev0->quota -= work_done;
2142
2143                 if (work_done >= work_limit)
2144                         return 1;
2145
2146                 sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2147         }
2148
2149         mod_timer(&hw->idle_timer, jiffies + HZ);
2150
2151         local_irq_disable();
2152         __netif_rx_complete(dev0);
2153
2154         status = sky2_read32(hw, B0_Y2_SP_LISR);
2155
2156         if (unlikely(status)) {
2157                 /* More work pending, try and keep going */
2158                 if (__netif_rx_schedule_prep(dev0)) {
2159                         __netif_rx_reschedule(dev0, work_done);
2160                         status = sky2_read32(hw, B0_Y2_SP_EISR);
2161                         local_irq_enable();
2162                         goto restart_poll;
2163                 }
2164         }
2165
2166         local_irq_enable();
2167         return 0;
2168 }
2169
2170 static irqreturn_t sky2_intr(int irq, void *dev_id, struct pt_regs *regs)
2171 {
2172         struct sky2_hw *hw = dev_id;
2173         struct net_device *dev0 = hw->dev[0];
2174         u32 status;
2175
2176         /* Reading this mask interrupts as side effect */
2177         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2178         if (status == 0 || status == ~0)
2179                 return IRQ_NONE;
2180
2181         prefetch(&hw->st_le[hw->st_idx]);
2182         if (likely(__netif_rx_schedule_prep(dev0)))
2183                 __netif_rx_schedule(dev0);
2184
2185         return IRQ_HANDLED;
2186 }
2187
2188 #ifdef CONFIG_NET_POLL_CONTROLLER
2189 static void sky2_netpoll(struct net_device *dev)
2190 {
2191         struct sky2_port *sky2 = netdev_priv(dev);
2192
2193         sky2_intr(sky2->hw->pdev->irq, sky2->hw, NULL);
2194 }
2195 #endif
2196
2197 /* Chip internal frequency for clock calculations */
2198 static inline u32 sky2_mhz(const struct sky2_hw *hw)
2199 {
2200         switch (hw->chip_id) {
2201         case CHIP_ID_YUKON_EC:
2202         case CHIP_ID_YUKON_EC_U:
2203                 return 125;     /* 125 Mhz */
2204         case CHIP_ID_YUKON_FE:
2205                 return 100;     /* 100 Mhz */
2206         default:                /* YUKON_XL */
2207                 return 156;     /* 156 Mhz */
2208         }
2209 }
2210
2211 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2212 {
2213         return sky2_mhz(hw) * us;
2214 }
2215
2216 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2217 {
2218         return clk / sky2_mhz(hw);
2219 }
2220
2221
2222 static int __devinit sky2_reset(struct sky2_hw *hw)
2223 {
2224         u16 status;
2225         u8 t8, pmd_type;
2226         int i;
2227
2228         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2229
2230         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2231         if (hw->chip_id < CHIP_ID_YUKON_XL || hw->chip_id > CHIP_ID_YUKON_FE) {
2232                 printk(KERN_ERR PFX "%s: unsupported chip type 0x%x\n",
2233                        pci_name(hw->pdev), hw->chip_id);
2234                 return -EOPNOTSUPP;
2235         }
2236
2237         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2238
2239         /* This rev is really old, and requires untested workarounds */
2240         if (hw->chip_id == CHIP_ID_YUKON_EC && hw->chip_rev == CHIP_REV_YU_EC_A1) {
2241                 printk(KERN_ERR PFX "%s: unsupported revision Yukon-%s (0x%x) rev %d\n",
2242                        pci_name(hw->pdev), yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
2243                        hw->chip_id, hw->chip_rev);
2244                 return -EOPNOTSUPP;
2245         }
2246
2247         /* This chip is new and not tested yet */
2248         if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
2249                 pr_info(PFX "%s: is a version of Yukon 2 chipset that has not been tested yet.\n",
2250                         pci_name(hw->pdev));
2251                 pr_info("Please report success/failure to maintainer <shemminger@osdl.org>\n");
2252         }
2253
2254         /* disable ASF */
2255         if (hw->chip_id <= CHIP_ID_YUKON_EC) {
2256                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2257                 sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2258         }
2259
2260         /* do a SW reset */
2261         sky2_write8(hw, B0_CTST, CS_RST_SET);
2262         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2263
2264         /* clear PCI errors, if any */
2265         status = sky2_pci_read16(hw, PCI_STATUS);
2266
2267         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2268         sky2_pci_write16(hw, PCI_STATUS, status | PCI_STATUS_ERROR_BITS);
2269
2270
2271         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2272
2273         /* clear any PEX errors */
2274         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
2275                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT, 0xffffffffUL);
2276
2277
2278         pmd_type = sky2_read8(hw, B2_PMD_TYP);
2279         hw->copper = !(pmd_type == 'L' || pmd_type == 'S');
2280
2281         hw->ports = 1;
2282         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2283         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2284                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2285                         ++hw->ports;
2286         }
2287
2288         sky2_set_power_state(hw, PCI_D0);
2289
2290         for (i = 0; i < hw->ports; i++) {
2291                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2292                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2293         }
2294
2295         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2296
2297         /* Clear I2C IRQ noise */
2298         sky2_write32(hw, B2_I2C_IRQ, 1);
2299
2300         /* turn off hardware timer (unused) */
2301         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2302         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2303
2304         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2305
2306         /* Turn off descriptor polling */
2307         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2308
2309         /* Turn off receive timestamp */
2310         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2311         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2312
2313         /* enable the Tx Arbiters */
2314         for (i = 0; i < hw->ports; i++)
2315                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2316
2317         /* Initialize ram interface */
2318         for (i = 0; i < hw->ports; i++) {
2319                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2320
2321                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2322                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2323                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2324                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2325                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2326                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2327                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2328                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2329                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2330                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2331                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2332                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2333         }
2334
2335         sky2_write32(hw, B0_HWE_IMSK, Y2_HWE_ALL_MASK);
2336
2337         for (i = 0; i < hw->ports; i++)
2338                 sky2_phy_reset(hw, i);
2339
2340         memset(hw->st_le, 0, STATUS_LE_BYTES);
2341         hw->st_idx = 0;
2342
2343         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2344         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2345
2346         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2347         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2348
2349         /* Set the list last index */
2350         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2351
2352         sky2_write16(hw, STAT_TX_IDX_TH, 10);
2353         sky2_write8(hw, STAT_FIFO_WM, 16);
2354
2355         /* set Status-FIFO ISR watermark */
2356         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2357                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2358         else
2359                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2360
2361         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2362         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2363         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2364
2365         /* enable status unit */
2366         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2367
2368         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2369         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2370         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2371
2372         return 0;
2373 }
2374
2375 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2376 {
2377         u32 modes;
2378         if (hw->copper) {
2379                 modes = SUPPORTED_10baseT_Half
2380                     | SUPPORTED_10baseT_Full
2381                     | SUPPORTED_100baseT_Half
2382                     | SUPPORTED_100baseT_Full
2383                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2384
2385                 if (hw->chip_id != CHIP_ID_YUKON_FE)
2386                         modes |= SUPPORTED_1000baseT_Half
2387                             | SUPPORTED_1000baseT_Full;
2388         } else
2389                 modes = SUPPORTED_1000baseT_Full | SUPPORTED_FIBRE
2390                     | SUPPORTED_Autoneg;
2391         return modes;
2392 }
2393
2394 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2395 {
2396         struct sky2_port *sky2 = netdev_priv(dev);
2397         struct sky2_hw *hw = sky2->hw;
2398
2399         ecmd->transceiver = XCVR_INTERNAL;
2400         ecmd->supported = sky2_supported_modes(hw);
2401         ecmd->phy_address = PHY_ADDR_MARV;
2402         if (hw->copper) {
2403                 ecmd->supported = SUPPORTED_10baseT_Half
2404                     | SUPPORTED_10baseT_Full
2405                     | SUPPORTED_100baseT_Half
2406                     | SUPPORTED_100baseT_Full
2407                     | SUPPORTED_1000baseT_Half
2408                     | SUPPORTED_1000baseT_Full
2409                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2410                 ecmd->port = PORT_TP;
2411         } else
2412                 ecmd->port = PORT_FIBRE;
2413
2414         ecmd->advertising = sky2->advertising;
2415         ecmd->autoneg = sky2->autoneg;
2416         ecmd->speed = sky2->speed;
2417         ecmd->duplex = sky2->duplex;
2418         return 0;
2419 }
2420
2421 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2422 {
2423         struct sky2_port *sky2 = netdev_priv(dev);
2424         const struct sky2_hw *hw = sky2->hw;
2425         u32 supported = sky2_supported_modes(hw);
2426
2427         if (ecmd->autoneg == AUTONEG_ENABLE) {
2428                 ecmd->advertising = supported;
2429                 sky2->duplex = -1;
2430                 sky2->speed = -1;
2431         } else {
2432                 u32 setting;
2433
2434                 switch (ecmd->speed) {
2435                 case SPEED_1000:
2436                         if (ecmd->duplex == DUPLEX_FULL)
2437                                 setting = SUPPORTED_1000baseT_Full;
2438                         else if (ecmd->duplex == DUPLEX_HALF)
2439                                 setting = SUPPORTED_1000baseT_Half;
2440                         else
2441                                 return -EINVAL;
2442                         break;
2443                 case SPEED_100:
2444                         if (ecmd->duplex == DUPLEX_FULL)
2445                                 setting = SUPPORTED_100baseT_Full;
2446                         else if (ecmd->duplex == DUPLEX_HALF)
2447                                 setting = SUPPORTED_100baseT_Half;
2448                         else
2449                                 return -EINVAL;
2450                         break;
2451
2452                 case SPEED_10:
2453                         if (ecmd->duplex == DUPLEX_FULL)
2454                                 setting = SUPPORTED_10baseT_Full;
2455                         else if (ecmd->duplex == DUPLEX_HALF)
2456                                 setting = SUPPORTED_10baseT_Half;
2457                         else
2458                                 return -EINVAL;
2459                         break;
2460                 default:
2461                         return -EINVAL;
2462                 }
2463
2464                 if ((setting & supported) == 0)
2465                         return -EINVAL;
2466
2467                 sky2->speed = ecmd->speed;
2468                 sky2->duplex = ecmd->duplex;
2469         }
2470
2471         sky2->autoneg = ecmd->autoneg;
2472         sky2->advertising = ecmd->advertising;
2473
2474         if (netif_running(dev))
2475                 sky2_phy_reinit(sky2);
2476
2477         return 0;
2478 }
2479
2480 static void sky2_get_drvinfo(struct net_device *dev,
2481                              struct ethtool_drvinfo *info)
2482 {
2483         struct sky2_port *sky2 = netdev_priv(dev);
2484
2485         strcpy(info->driver, DRV_NAME);
2486         strcpy(info->version, DRV_VERSION);
2487         strcpy(info->fw_version, "N/A");
2488         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
2489 }
2490
2491 static const struct sky2_stat {
2492         char name[ETH_GSTRING_LEN];
2493         u16 offset;
2494 } sky2_stats[] = {
2495         { "tx_bytes",      GM_TXO_OK_HI },
2496         { "rx_bytes",      GM_RXO_OK_HI },
2497         { "tx_broadcast",  GM_TXF_BC_OK },
2498         { "rx_broadcast",  GM_RXF_BC_OK },
2499         { "tx_multicast",  GM_TXF_MC_OK },
2500         { "rx_multicast",  GM_RXF_MC_OK },
2501         { "tx_unicast",    GM_TXF_UC_OK },
2502         { "rx_unicast",    GM_RXF_UC_OK },
2503         { "tx_mac_pause",  GM_TXF_MPAUSE },
2504         { "rx_mac_pause",  GM_RXF_MPAUSE },
2505         { "collisions",    GM_TXF_COL },
2506         { "late_collision",GM_TXF_LAT_COL },
2507         { "aborted",       GM_TXF_ABO_COL },
2508         { "single_collisions", GM_TXF_SNG_COL },
2509         { "multi_collisions", GM_TXF_MUL_COL },
2510
2511         { "rx_short",      GM_RXF_SHT },
2512         { "rx_runt",       GM_RXE_FRAG },
2513         { "rx_64_byte_packets", GM_RXF_64B },
2514         { "rx_65_to_127_byte_packets", GM_RXF_127B },
2515         { "rx_128_to_255_byte_packets", GM_RXF_255B },
2516         { "rx_256_to_511_byte_packets", GM_RXF_511B },
2517         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
2518         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
2519         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
2520         { "rx_too_long",   GM_RXF_LNG_ERR },
2521         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
2522         { "rx_jabber",     GM_RXF_JAB_PKT },
2523         { "rx_fcs_error",   GM_RXF_FCS_ERR },
2524
2525         { "tx_64_byte_packets", GM_TXF_64B },
2526         { "tx_65_to_127_byte_packets", GM_TXF_127B },
2527         { "tx_128_to_255_byte_packets", GM_TXF_255B },
2528         { "tx_256_to_511_byte_packets", GM_TXF_511B },
2529         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
2530         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
2531         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
2532         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
2533 };
2534
2535 static u32 sky2_get_rx_csum(struct net_device *dev)
2536 {
2537         struct sky2_port *sky2 = netdev_priv(dev);
2538
2539         return sky2->rx_csum;
2540 }
2541
2542 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
2543 {
2544         struct sky2_port *sky2 = netdev_priv(dev);
2545
2546         sky2->rx_csum = data;
2547
2548         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
2549                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
2550
2551         return 0;
2552 }
2553
2554 static u32 sky2_get_msglevel(struct net_device *netdev)
2555 {
2556         struct sky2_port *sky2 = netdev_priv(netdev);
2557         return sky2->msg_enable;
2558 }
2559
2560 static int sky2_nway_reset(struct net_device *dev)
2561 {
2562         struct sky2_port *sky2 = netdev_priv(dev);
2563
2564         if (sky2->autoneg != AUTONEG_ENABLE)
2565                 return -EINVAL;
2566
2567         sky2_phy_reinit(sky2);
2568
2569         return 0;
2570 }
2571
2572 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
2573 {
2574         struct sky2_hw *hw = sky2->hw;
2575         unsigned port = sky2->port;
2576         int i;
2577
2578         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
2579             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
2580         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
2581             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
2582
2583         for (i = 2; i < count; i++)
2584                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
2585 }
2586
2587 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
2588 {
2589         struct sky2_port *sky2 = netdev_priv(netdev);
2590         sky2->msg_enable = value;
2591 }
2592
2593 static int sky2_get_stats_count(struct net_device *dev)
2594 {
2595         return ARRAY_SIZE(sky2_stats);
2596 }
2597
2598 static void sky2_get_ethtool_stats(struct net_device *dev,
2599                                    struct ethtool_stats *stats, u64 * data)
2600 {
2601         struct sky2_port *sky2 = netdev_priv(dev);
2602
2603         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
2604 }
2605
2606 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
2607 {
2608         int i;
2609
2610         switch (stringset) {
2611         case ETH_SS_STATS:
2612                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
2613                         memcpy(data + i * ETH_GSTRING_LEN,
2614                                sky2_stats[i].name, ETH_GSTRING_LEN);
2615                 break;
2616         }
2617 }
2618
2619 /* Use hardware MIB variables for critical path statistics and
2620  * transmit feedback not reported at interrupt.
2621  * Other errors are accounted for in interrupt handler.
2622  */
2623 static struct net_device_stats *sky2_get_stats(struct net_device *dev)
2624 {
2625         struct sky2_port *sky2 = netdev_priv(dev);
2626         u64 data[13];
2627
2628         sky2_phy_stats(sky2, data, ARRAY_SIZE(data));
2629
2630         sky2->net_stats.tx_bytes = data[0];
2631         sky2->net_stats.rx_bytes = data[1];
2632         sky2->net_stats.tx_packets = data[2] + data[4] + data[6];
2633         sky2->net_stats.rx_packets = data[3] + data[5] + data[7];
2634         sky2->net_stats.multicast = data[3] + data[5];
2635         sky2->net_stats.collisions = data[10];
2636         sky2->net_stats.tx_aborted_errors = data[12];
2637
2638         return &sky2->net_stats;
2639 }
2640
2641 static int sky2_set_mac_address(struct net_device *dev, void *p)
2642 {
2643         struct sky2_port *sky2 = netdev_priv(dev);
2644         struct sky2_hw *hw = sky2->hw;
2645         unsigned port = sky2->port;
2646         const struct sockaddr *addr = p;
2647
2648         if (!is_valid_ether_addr(addr->sa_data))
2649                 return -EADDRNOTAVAIL;
2650
2651         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
2652         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
2653                     dev->dev_addr, ETH_ALEN);
2654         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
2655                     dev->dev_addr, ETH_ALEN);
2656
2657         /* virtual address for data */
2658         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
2659
2660         /* physical address: used for pause frames */
2661         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
2662
2663         return 0;
2664 }
2665
2666 static void sky2_set_multicast(struct net_device *dev)
2667 {
2668         struct sky2_port *sky2 = netdev_priv(dev);
2669         struct sky2_hw *hw = sky2->hw;
2670         unsigned port = sky2->port;
2671         struct dev_mc_list *list = dev->mc_list;
2672         u16 reg;
2673         u8 filter[8];
2674
2675         memset(filter, 0, sizeof(filter));
2676
2677         reg = gma_read16(hw, port, GM_RX_CTRL);
2678         reg |= GM_RXCR_UCF_ENA;
2679
2680         if (dev->flags & IFF_PROMISC)   /* promiscuous */
2681                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
2682         else if ((dev->flags & IFF_ALLMULTI) || dev->mc_count > 16)     /* all multicast */
2683                 memset(filter, 0xff, sizeof(filter));
2684         else if (dev->mc_count == 0)    /* no multicast */
2685                 reg &= ~GM_RXCR_MCF_ENA;
2686         else {
2687                 int i;
2688                 reg |= GM_RXCR_MCF_ENA;
2689
2690                 for (i = 0; list && i < dev->mc_count; i++, list = list->next) {
2691                         u32 bit = ether_crc(ETH_ALEN, list->dmi_addr) & 0x3f;
2692                         filter[bit / 8] |= 1 << (bit % 8);
2693                 }
2694         }
2695
2696         gma_write16(hw, port, GM_MC_ADDR_H1,
2697                     (u16) filter[0] | ((u16) filter[1] << 8));
2698         gma_write16(hw, port, GM_MC_ADDR_H2,
2699                     (u16) filter[2] | ((u16) filter[3] << 8));
2700         gma_write16(hw, port, GM_MC_ADDR_H3,
2701                     (u16) filter[4] | ((u16) filter[5] << 8));
2702         gma_write16(hw, port, GM_MC_ADDR_H4,
2703                     (u16) filter[6] | ((u16) filter[7] << 8));
2704
2705         gma_write16(hw, port, GM_RX_CTRL, reg);
2706 }
2707
2708 /* Can have one global because blinking is controlled by
2709  * ethtool and that is always under RTNL mutex
2710  */
2711 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
2712 {
2713         u16 pg;
2714
2715         switch (hw->chip_id) {
2716         case CHIP_ID_YUKON_XL:
2717                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2718                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2719                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
2720                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
2721                                    PHY_M_LEDC_INIT_CTRL(7) |
2722                                    PHY_M_LEDC_STA1_CTRL(7) |
2723                                    PHY_M_LEDC_STA0_CTRL(7))
2724                              : 0);
2725
2726                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2727                 break;
2728
2729         default:
2730                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
2731                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
2732                              on ? PHY_M_LED_MO_DUP(MO_LED_ON) |
2733                              PHY_M_LED_MO_10(MO_LED_ON) |
2734                              PHY_M_LED_MO_100(MO_LED_ON) |
2735                              PHY_M_LED_MO_1000(MO_LED_ON) |
2736                              PHY_M_LED_MO_RX(MO_LED_ON)
2737                              : PHY_M_LED_MO_DUP(MO_LED_OFF) |
2738                              PHY_M_LED_MO_10(MO_LED_OFF) |
2739                              PHY_M_LED_MO_100(MO_LED_OFF) |
2740                              PHY_M_LED_MO_1000(MO_LED_OFF) |
2741                              PHY_M_LED_MO_RX(MO_LED_OFF));
2742
2743         }
2744 }
2745
2746 /* blink LED's for finding board */
2747 static int sky2_phys_id(struct net_device *dev, u32 data)
2748 {
2749         struct sky2_port *sky2 = netdev_priv(dev);
2750         struct sky2_hw *hw = sky2->hw;
2751         unsigned port = sky2->port;
2752         u16 ledctrl, ledover = 0;
2753         long ms;
2754         int interrupted;
2755         int onoff = 1;
2756
2757         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
2758                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
2759         else
2760                 ms = data * 1000;
2761
2762         /* save initial values */
2763         spin_lock_bh(&sky2->phy_lock);
2764         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2765                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2766                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2767                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
2768                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2769         } else {
2770                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
2771                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
2772         }
2773
2774         interrupted = 0;
2775         while (!interrupted && ms > 0) {
2776                 sky2_led(hw, port, onoff);
2777                 onoff = !onoff;
2778
2779                 spin_unlock_bh(&sky2->phy_lock);
2780                 interrupted = msleep_interruptible(250);
2781                 spin_lock_bh(&sky2->phy_lock);
2782
2783                 ms -= 250;
2784         }
2785
2786         /* resume regularly scheduled programming */
2787         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2788                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2789                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2790                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
2791                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2792         } else {
2793                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
2794                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
2795         }
2796         spin_unlock_bh(&sky2->phy_lock);
2797
2798         return 0;
2799 }
2800
2801 static void sky2_get_pauseparam(struct net_device *dev,
2802                                 struct ethtool_pauseparam *ecmd)
2803 {
2804         struct sky2_port *sky2 = netdev_priv(dev);
2805
2806         ecmd->tx_pause = sky2->tx_pause;
2807         ecmd->rx_pause = sky2->rx_pause;
2808         ecmd->autoneg = sky2->autoneg;
2809 }
2810
2811 static int sky2_set_pauseparam(struct net_device *dev,
2812                                struct ethtool_pauseparam *ecmd)
2813 {
2814         struct sky2_port *sky2 = netdev_priv(dev);
2815         int err = 0;
2816
2817         sky2->autoneg = ecmd->autoneg;
2818         sky2->tx_pause = ecmd->tx_pause != 0;
2819         sky2->rx_pause = ecmd->rx_pause != 0;
2820
2821         sky2_phy_reinit(sky2);
2822
2823         return err;
2824 }
2825
2826 static int sky2_get_coalesce(struct net_device *dev,
2827                              struct ethtool_coalesce *ecmd)
2828 {
2829         struct sky2_port *sky2 = netdev_priv(dev);
2830         struct sky2_hw *hw = sky2->hw;
2831
2832         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
2833                 ecmd->tx_coalesce_usecs = 0;
2834         else {
2835                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
2836                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
2837         }
2838         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
2839
2840         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
2841                 ecmd->rx_coalesce_usecs = 0;
2842         else {
2843                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
2844                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
2845         }
2846         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
2847
2848         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
2849                 ecmd->rx_coalesce_usecs_irq = 0;
2850         else {
2851                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
2852                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
2853         }
2854
2855         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
2856
2857         return 0;
2858 }
2859
2860 /* Note: this affect both ports */
2861 static int sky2_set_coalesce(struct net_device *dev,
2862                              struct ethtool_coalesce *ecmd)
2863 {
2864         struct sky2_port *sky2 = netdev_priv(dev);
2865         struct sky2_hw *hw = sky2->hw;
2866         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
2867
2868         if (ecmd->tx_coalesce_usecs > tmax ||
2869             ecmd->rx_coalesce_usecs > tmax ||
2870             ecmd->rx_coalesce_usecs_irq > tmax)
2871                 return -EINVAL;
2872
2873         if (ecmd->tx_max_coalesced_frames >= TX_RING_SIZE-1)
2874                 return -EINVAL;
2875         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
2876                 return -EINVAL;
2877         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
2878                 return -EINVAL;
2879
2880         if (ecmd->tx_coalesce_usecs == 0)
2881                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2882         else {
2883                 sky2_write32(hw, STAT_TX_TIMER_INI,
2884                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
2885                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2886         }
2887         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
2888
2889         if (ecmd->rx_coalesce_usecs == 0)
2890                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
2891         else {
2892                 sky2_write32(hw, STAT_LEV_TIMER_INI,
2893                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
2894                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2895         }
2896         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
2897
2898         if (ecmd->rx_coalesce_usecs_irq == 0)
2899                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
2900         else {
2901                 sky2_write32(hw, STAT_ISR_TIMER_INI,
2902                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
2903                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2904         }
2905         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
2906         return 0;
2907 }
2908
2909 static void sky2_get_ringparam(struct net_device *dev,
2910                                struct ethtool_ringparam *ering)
2911 {
2912         struct sky2_port *sky2 = netdev_priv(dev);
2913
2914         ering->rx_max_pending = RX_MAX_PENDING;
2915         ering->rx_mini_max_pending = 0;
2916         ering->rx_jumbo_max_pending = 0;
2917         ering->tx_max_pending = TX_RING_SIZE - 1;
2918
2919         ering->rx_pending = sky2->rx_pending;
2920         ering->rx_mini_pending = 0;
2921         ering->rx_jumbo_pending = 0;
2922         ering->tx_pending = sky2->tx_pending;
2923 }
2924
2925 static int sky2_set_ringparam(struct net_device *dev,
2926                               struct ethtool_ringparam *ering)
2927 {
2928         struct sky2_port *sky2 = netdev_priv(dev);
2929         int err = 0;
2930
2931         if (ering->rx_pending > RX_MAX_PENDING ||
2932             ering->rx_pending < 8 ||
2933             ering->tx_pending < MAX_SKB_TX_LE ||
2934             ering->tx_pending > TX_RING_SIZE - 1)
2935                 return -EINVAL;
2936
2937         if (netif_running(dev))
2938                 sky2_down(dev);
2939
2940         sky2->rx_pending = ering->rx_pending;
2941         sky2->tx_pending = ering->tx_pending;
2942
2943         if (netif_running(dev)) {
2944                 err = sky2_up(dev);
2945                 if (err)
2946                         dev_close(dev);
2947                 else
2948                         sky2_set_multicast(dev);
2949         }
2950
2951         return err;
2952 }
2953
2954 static int sky2_get_regs_len(struct net_device *dev)
2955 {
2956         return 0x4000;
2957 }
2958
2959 /*
2960  * Returns copy of control register region
2961  * Note: access to the RAM address register set will cause timeouts.
2962  */
2963 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
2964                           void *p)
2965 {
2966         const struct sky2_port *sky2 = netdev_priv(dev);
2967         const void __iomem *io = sky2->hw->regs;
2968
2969         BUG_ON(regs->len < B3_RI_WTO_R1);
2970         regs->version = 1;
2971         memset(p, 0, regs->len);
2972
2973         memcpy_fromio(p, io, B3_RAM_ADDR);
2974
2975         memcpy_fromio(p + B3_RI_WTO_R1,
2976                       io + B3_RI_WTO_R1,
2977                       regs->len - B3_RI_WTO_R1);
2978 }
2979
2980 static struct ethtool_ops sky2_ethtool_ops = {
2981         .get_settings = sky2_get_settings,
2982         .set_settings = sky2_set_settings,
2983         .get_drvinfo = sky2_get_drvinfo,
2984         .get_msglevel = sky2_get_msglevel,
2985         .set_msglevel = sky2_set_msglevel,
2986         .nway_reset   = sky2_nway_reset,
2987         .get_regs_len = sky2_get_regs_len,
2988         .get_regs = sky2_get_regs,
2989         .get_link = ethtool_op_get_link,
2990         .get_sg = ethtool_op_get_sg,
2991         .set_sg = ethtool_op_set_sg,
2992         .get_tx_csum = ethtool_op_get_tx_csum,
2993         .set_tx_csum = ethtool_op_set_tx_csum,
2994         .get_tso = ethtool_op_get_tso,
2995         .set_tso = ethtool_op_set_tso,
2996         .get_rx_csum = sky2_get_rx_csum,
2997         .set_rx_csum = sky2_set_rx_csum,
2998         .get_strings = sky2_get_strings,
2999         .get_coalesce = sky2_get_coalesce,
3000         .set_coalesce = sky2_set_coalesce,
3001         .get_ringparam = sky2_get_ringparam,
3002         .set_ringparam = sky2_set_ringparam,
3003         .get_pauseparam = sky2_get_pauseparam,
3004         .set_pauseparam = sky2_set_pauseparam,
3005         .phys_id = sky2_phys_id,
3006         .get_stats_count = sky2_get_stats_count,
3007         .get_ethtool_stats = sky2_get_ethtool_stats,
3008         .get_perm_addr  = ethtool_op_get_perm_addr,
3009 };
3010
3011 /* Initialize network device */
3012 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
3013                                                      unsigned port, int highmem)
3014 {
3015         struct sky2_port *sky2;
3016         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
3017
3018         if (!dev) {
3019                 printk(KERN_ERR "sky2 etherdev alloc failed");
3020                 return NULL;
3021         }
3022
3023         SET_MODULE_OWNER(dev);
3024         SET_NETDEV_DEV(dev, &hw->pdev->dev);
3025         dev->irq = hw->pdev->irq;
3026         dev->open = sky2_up;
3027         dev->stop = sky2_down;
3028         dev->do_ioctl = sky2_ioctl;
3029         dev->hard_start_xmit = sky2_xmit_frame;
3030         dev->get_stats = sky2_get_stats;
3031         dev->set_multicast_list = sky2_set_multicast;
3032         dev->set_mac_address = sky2_set_mac_address;
3033         dev->change_mtu = sky2_change_mtu;
3034         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
3035         dev->tx_timeout = sky2_tx_timeout;
3036         dev->watchdog_timeo = TX_WATCHDOG;
3037         if (port == 0)
3038                 dev->poll = sky2_poll;
3039         dev->weight = NAPI_WEIGHT;
3040 #ifdef CONFIG_NET_POLL_CONTROLLER
3041         dev->poll_controller = sky2_netpoll;
3042 #endif
3043
3044         sky2 = netdev_priv(dev);
3045         sky2->netdev = dev;
3046         sky2->hw = hw;
3047         sky2->msg_enable = netif_msg_init(debug, default_msg);
3048
3049         spin_lock_init(&sky2->tx_lock);
3050         /* Auto speed and flow control */
3051         sky2->autoneg = AUTONEG_ENABLE;
3052         sky2->tx_pause = 1;
3053         sky2->rx_pause = 1;
3054         sky2->duplex = -1;
3055         sky2->speed = -1;
3056         sky2->advertising = sky2_supported_modes(hw);
3057
3058         /* Receive checksum disabled for Yukon XL
3059          * because of observed problems with incorrect
3060          * values when multiple packets are received in one interrupt
3061          */
3062         sky2->rx_csum = (hw->chip_id != CHIP_ID_YUKON_XL);
3063
3064         spin_lock_init(&sky2->phy_lock);
3065         sky2->tx_pending = TX_DEF_PENDING;
3066         sky2->rx_pending = RX_DEF_PENDING;
3067         sky2->rx_bufsize = sky2_buf_size(ETH_DATA_LEN);
3068
3069         hw->dev[port] = dev;
3070
3071         sky2->port = port;
3072
3073         dev->features |= NETIF_F_LLTX;
3074         if (hw->chip_id != CHIP_ID_YUKON_EC_U)
3075                 dev->features |= NETIF_F_TSO;
3076         if (highmem)
3077                 dev->features |= NETIF_F_HIGHDMA;
3078         dev->features |= NETIF_F_IP_CSUM | NETIF_F_SG;
3079
3080 #ifdef SKY2_VLAN_TAG_USED
3081         dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
3082         dev->vlan_rx_register = sky2_vlan_rx_register;
3083         dev->vlan_rx_kill_vid = sky2_vlan_rx_kill_vid;
3084 #endif
3085
3086         /* read the mac address */
3087         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
3088         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
3089
3090         /* device is off until link detection */
3091         netif_carrier_off(dev);
3092         netif_stop_queue(dev);
3093
3094         return dev;
3095 }
3096
3097 static void __devinit sky2_show_addr(struct net_device *dev)
3098 {
3099         const struct sky2_port *sky2 = netdev_priv(dev);
3100
3101         if (netif_msg_probe(sky2))
3102                 printk(KERN_INFO PFX "%s: addr %02x:%02x:%02x:%02x:%02x:%02x\n",
3103                        dev->name,
3104                        dev->dev_addr[0], dev->dev_addr[1], dev->dev_addr[2],
3105                        dev->dev_addr[3], dev->dev_addr[4], dev->dev_addr[5]);
3106 }
3107
3108 /* Handle software interrupt used during MSI test */
3109 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id,
3110                                             struct pt_regs *regs)
3111 {
3112         struct sky2_hw *hw = dev_id;
3113         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
3114
3115         if (status == 0)
3116                 return IRQ_NONE;
3117
3118         if (status & Y2_IS_IRQ_SW) {
3119                 hw->msi_detected = 1;
3120                 wake_up(&hw->msi_wait);
3121                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3122         }
3123         sky2_write32(hw, B0_Y2_SP_ICR, 2);
3124
3125         return IRQ_HANDLED;
3126 }
3127
3128 /* Test interrupt path by forcing a a software IRQ */
3129 static int __devinit sky2_test_msi(struct sky2_hw *hw)
3130 {
3131         struct pci_dev *pdev = hw->pdev;
3132         int err;
3133
3134         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
3135
3136         err = request_irq(pdev->irq, sky2_test_intr, SA_SHIRQ, DRV_NAME, hw);
3137         if (err) {
3138                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3139                        pci_name(pdev), pdev->irq);
3140                 return err;
3141         }
3142
3143         init_waitqueue_head (&hw->msi_wait);
3144
3145         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
3146         wmb();
3147
3148         wait_event_timeout(hw->msi_wait, hw->msi_detected, HZ/10);
3149
3150         if (!hw->msi_detected) {
3151                 /* MSI test failed, go back to INTx mode */
3152                 printk(KERN_WARNING PFX "%s: No interrupt was generated using MSI, "
3153                        "switching to INTx mode. Please report this failure to "
3154                        "the PCI maintainer and include system chipset information.\n",
3155                        pci_name(pdev));
3156
3157                 err = -EOPNOTSUPP;
3158                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3159         }
3160
3161         sky2_write32(hw, B0_IMSK, 0);
3162
3163         free_irq(pdev->irq, hw);
3164
3165         return err;
3166 }
3167
3168 static int __devinit sky2_probe(struct pci_dev *pdev,
3169                                 const struct pci_device_id *ent)
3170 {
3171         struct net_device *dev, *dev1 = NULL;
3172         struct sky2_hw *hw;
3173         int err, pm_cap, using_dac = 0;
3174
3175         err = pci_enable_device(pdev);
3176         if (err) {
3177                 printk(KERN_ERR PFX "%s cannot enable PCI device\n",
3178                        pci_name(pdev));
3179                 goto err_out;
3180         }
3181
3182         err = pci_request_regions(pdev, DRV_NAME);
3183         if (err) {
3184                 printk(KERN_ERR PFX "%s cannot obtain PCI resources\n",
3185                        pci_name(pdev));
3186                 goto err_out;
3187         }
3188
3189         pci_set_master(pdev);
3190
3191         /* Find power-management capability. */
3192         pm_cap = pci_find_capability(pdev, PCI_CAP_ID_PM);
3193         if (pm_cap == 0) {
3194                 printk(KERN_ERR PFX "Cannot find PowerManagement capability, "
3195                        "aborting.\n");
3196                 err = -EIO;
3197                 goto err_out_free_regions;
3198         }
3199
3200         if (sizeof(dma_addr_t) > sizeof(u32) &&
3201             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
3202                 using_dac = 1;
3203                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
3204                 if (err < 0) {
3205                         printk(KERN_ERR PFX "%s unable to obtain 64 bit DMA "
3206                                "for consistent allocations\n", pci_name(pdev));
3207                         goto err_out_free_regions;
3208                 }
3209
3210         } else {
3211                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
3212                 if (err) {
3213                         printk(KERN_ERR PFX "%s no usable DMA configuration\n",
3214                                pci_name(pdev));
3215                         goto err_out_free_regions;
3216                 }
3217         }
3218
3219         err = -ENOMEM;
3220         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
3221         if (!hw) {
3222                 printk(KERN_ERR PFX "%s: cannot allocate hardware struct\n",
3223                        pci_name(pdev));
3224                 goto err_out_free_regions;
3225         }
3226
3227         hw->pdev = pdev;
3228
3229         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
3230         if (!hw->regs) {
3231                 printk(KERN_ERR PFX "%s: cannot map device registers\n",
3232                        pci_name(pdev));
3233                 goto err_out_free_hw;
3234         }
3235         hw->pm_cap = pm_cap;
3236
3237 #ifdef __BIG_ENDIAN
3238         /* byte swap descriptors in hardware */
3239         {
3240                 u32 reg;
3241
3242                 reg = sky2_pci_read32(hw, PCI_DEV_REG2);
3243                 reg |= PCI_REV_DESC;
3244                 sky2_pci_write32(hw, PCI_DEV_REG2, reg);
3245         }
3246 #endif
3247
3248         /* ring for status responses */
3249         hw->st_le = pci_alloc_consistent(hw->pdev, STATUS_LE_BYTES,
3250                                          &hw->st_dma);
3251         if (!hw->st_le)
3252                 goto err_out_iounmap;
3253
3254         err = sky2_reset(hw);
3255         if (err)
3256                 goto err_out_iounmap;
3257
3258         printk(KERN_INFO PFX "v%s addr 0x%lx irq %d Yukon-%s (0x%x) rev %d\n",
3259                DRV_VERSION, pci_resource_start(pdev, 0), pdev->irq,
3260                yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
3261                hw->chip_id, hw->chip_rev);
3262
3263         dev = sky2_init_netdev(hw, 0, using_dac);
3264         if (!dev)
3265                 goto err_out_free_pci;
3266
3267         err = register_netdev(dev);
3268         if (err) {
3269                 printk(KERN_ERR PFX "%s: cannot register net device\n",
3270                        pci_name(pdev));
3271                 goto err_out_free_netdev;
3272         }
3273
3274         sky2_show_addr(dev);
3275
3276         if (hw->ports > 1 && (dev1 = sky2_init_netdev(hw, 1, using_dac))) {
3277                 if (register_netdev(dev1) == 0)
3278                         sky2_show_addr(dev1);
3279                 else {
3280                         /* Failure to register second port need not be fatal */
3281                         printk(KERN_WARNING PFX
3282                                "register of second port failed\n");
3283                         hw->dev[1] = NULL;
3284                         free_netdev(dev1);
3285                 }
3286         }
3287
3288         if (!disable_msi && pci_enable_msi(pdev) == 0) {
3289                 err = sky2_test_msi(hw);
3290                 if (err == -EOPNOTSUPP)
3291                         pci_disable_msi(pdev);
3292                 else if (err)
3293                         goto err_out_unregister;
3294         }
3295
3296         err = request_irq(pdev->irq,  sky2_intr, SA_SHIRQ, DRV_NAME, hw);
3297         if (err) {
3298                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3299                        pci_name(pdev), pdev->irq);
3300                 goto err_out_unregister;
3301         }
3302
3303         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
3304
3305         setup_timer(&hw->idle_timer, sky2_idle, (unsigned long) dev);
3306
3307         pci_set_drvdata(pdev, hw);
3308
3309         return 0;
3310
3311 err_out_unregister:
3312         pci_disable_msi(pdev);
3313         if (dev1) {
3314                 unregister_netdev(dev1);
3315                 free_netdev(dev1);
3316         }
3317         unregister_netdev(dev);
3318 err_out_free_netdev:
3319         free_netdev(dev);
3320 err_out_free_pci:
3321         sky2_write8(hw, B0_CTST, CS_RST_SET);
3322         pci_free_consistent(hw->pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3323 err_out_iounmap:
3324         iounmap(hw->regs);
3325 err_out_free_hw:
3326         kfree(hw);
3327 err_out_free_regions:
3328         pci_release_regions(pdev);
3329         pci_disable_device(pdev);
3330 err_out:
3331         return err;
3332 }
3333
3334 static void __devexit sky2_remove(struct pci_dev *pdev)
3335 {
3336         struct sky2_hw *hw = pci_get_drvdata(pdev);
3337         struct net_device *dev0, *dev1;
3338
3339         if (!hw)
3340                 return;
3341
3342         del_timer_sync(&hw->idle_timer);
3343
3344         sky2_write32(hw, B0_IMSK, 0);
3345         dev0 = hw->dev[0];
3346         dev1 = hw->dev[1];
3347         if (dev1)
3348                 unregister_netdev(dev1);
3349         unregister_netdev(dev0);
3350
3351         sky2_set_power_state(hw, PCI_D3hot);
3352         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
3353         sky2_write8(hw, B0_CTST, CS_RST_SET);
3354         sky2_read8(hw, B0_CTST);
3355
3356         free_irq(pdev->irq, hw);
3357         pci_disable_msi(pdev);
3358         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3359         pci_release_regions(pdev);
3360         pci_disable_device(pdev);
3361
3362         if (dev1)
3363                 free_netdev(dev1);
3364         free_netdev(dev0);
3365         iounmap(hw->regs);
3366         kfree(hw);
3367
3368         pci_set_drvdata(pdev, NULL);
3369 }
3370
3371 #ifdef CONFIG_PM
3372 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
3373 {
3374         struct sky2_hw *hw = pci_get_drvdata(pdev);
3375         int i;
3376
3377         for (i = 0; i < 2; i++) {
3378                 struct net_device *dev = hw->dev[i];
3379
3380                 if (dev) {
3381                         if (!netif_running(dev))
3382                                 continue;
3383
3384                         sky2_down(dev);
3385                         netif_device_detach(dev);
3386                 }
3387         }
3388
3389         return sky2_set_power_state(hw, pci_choose_state(pdev, state));
3390 }
3391
3392 static int sky2_resume(struct pci_dev *pdev)
3393 {
3394         struct sky2_hw *hw = pci_get_drvdata(pdev);
3395         int i, err;
3396
3397         pci_restore_state(pdev);
3398         pci_enable_wake(pdev, PCI_D0, 0);
3399         err = sky2_set_power_state(hw, PCI_D0);
3400         if (err)
3401                 goto out;
3402
3403         err = sky2_reset(hw);
3404         if (err)
3405                 goto out;
3406
3407         for (i = 0; i < 2; i++) {
3408                 struct net_device *dev = hw->dev[i];
3409                 if (dev && netif_running(dev)) {
3410                         netif_device_attach(dev);
3411                         err = sky2_up(dev);
3412                         if (err) {
3413                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
3414                                        dev->name, err);
3415                                 dev_close(dev);
3416                                 break;
3417                         }
3418                 }
3419         }
3420 out:
3421         return err;
3422 }
3423 #endif
3424
3425 static struct pci_driver sky2_driver = {
3426         .name = DRV_NAME,
3427         .id_table = sky2_id_table,
3428         .probe = sky2_probe,
3429         .remove = __devexit_p(sky2_remove),
3430 #ifdef CONFIG_PM
3431         .suspend = sky2_suspend,
3432         .resume = sky2_resume,
3433 #endif
3434 };
3435
3436 static int __init sky2_init_module(void)
3437 {
3438         return pci_register_driver(&sky2_driver);
3439 }
3440
3441 static void __exit sky2_cleanup_module(void)
3442 {
3443         pci_unregister_driver(&sky2_driver);
3444 }
3445
3446 module_init(sky2_init_module);
3447 module_exit(sky2_cleanup_module);
3448
3449 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
3450 MODULE_AUTHOR("Stephen Hemminger <shemminger@osdl.org>");
3451 MODULE_LICENSE("GPL");
3452 MODULE_VERSION(DRV_VERSION);