drivers/ide/pci/it821x.c

   1
   2 /*
   3  * linux/drivers/ide/pci/it821x.c               Version 0.16    Jul 3 2007
   4  *
   5  * Copyright (C) 2004           Red Hat <alan@redhat.com>
   6  * Copyright (C) 2007           Bartlomiej Zolnierkiewicz
   7  *
   8  *  May be copied or modified under the terms of the GNU General Public License
   9  *  Based in part on the ITE vendor provided SCSI driver.
  10  *
  11  *  Documentation available from
  12  *      http://www.ite.com.tw/pc/IT8212F_V04.pdf
  13  *  Some other documents are NDA.
  14  *
  15  *  The ITE8212 isn't exactly a standard IDE controller. It has two
  16  *  modes. In pass through mode then it is an IDE controller. In its smart
  17  *  mode its actually quite a capable hardware raid controller disguised
  18  *  as an IDE controller. Smart mode only understands DMA read/write and
  19  *  identify, none of the fancier commands apply. The IT8211 is identical
  20  *  in other respects but lacks the raid mode.
  21  *
  22  *  Errata:
  23  *  o   Rev 0x10 also requires master/slave hold the same DMA timings and
  24  *      cannot do ATAPI MWDMA.
  25  *  o   The identify data for raid volumes lacks CHS info (technically ok)
  26  *      but also fails to set the LBA28 and other bits. We fix these in
  27  *      the IDE probe quirk code.
  28  *  o   If you write LBA48 sized I/O's (ie > 256 sector) in smart mode
  29  *      raid then the controller firmware dies
  30  *  o   Smart mode without RAID doesn't clear all the necessary identify
  31  *      bits to reduce the command set to the one used
  32  *
  33  *  This has a few impacts on the driver
  34  *  - In pass through mode we do all the work you would expect
  35  *  - In smart mode the clocking set up is done by the controller generally
  36  *    but we must watch the other limits and filter.
  37  *  - There are a few extra vendor commands that actually talk to the
  38  *    controller but only work PIO with no IRQ.
  39  *
  40  *  Vendor areas of the identify block in smart mode are used for the
  41  *  timing and policy set up. Each HDD in raid mode also has a serial
  42  *  block on the disk. The hardware extra commands are get/set chip status,
  43  *  rebuild, get rebuild status.
  44  *
  45  *  In Linux the driver supports pass through mode as if the device was
  46  *  just another IDE controller. If the smart mode is running then
  47  *  volumes are managed by the controller firmware and each IDE "disk"
  48  *  is a raid volume. Even more cute - the controller can do automated
  49  *  hotplug and rebuild.
  50  *
  51  *  The pass through controller itself is a little demented. It has a
  52  *  flaw that it has a single set of PIO/MWDMA timings per channel so
  53  *  non UDMA devices restrict each others performance. It also has a
  54  *  single clock source per channel so mixed UDMA100/133 performance
  55  *  isn't perfect and we have to pick a clock. Thankfully none of this
  56  *  matters in smart mode. ATAPI DMA is not currently supported.
  57  *
  58  *  It seems the smart mode is a win for RAID1/RAID10 but otherwise not.
  59  *
  60  *  TODO
  61  *      -       ATAPI UDMA is ok but not MWDMA it seems
  62  *      -       RAID configuration ioctls
  63  *      -       Move to libata once it grows up
  64  */
  65
  66 #include <linux/types.h>
  67 #include <linux/module.h>
  68 #include <linux/pci.h>
  69 #include <linux/delay.h>
  70 #include <linux/hdreg.h>
  71 #include <linux/ide.h>
  72 #include <linux/init.h>
  73
  74 #include <asm/io.h>
  75
  76 struct it821x_dev
  77 {
  78         unsigned int smart:1,           /* Are we in smart raid mode */
  79                 timing10:1;             /* Rev 0x10 */
  80         u8      clock_mode;             /* 0, ATA_50 or ATA_66 */
  81         u8      want[2][2];             /* Mode/Pri log for master slave */
  82         /* We need these for switching the clock when DMA goes on/off
  83            The high byte is the 66Mhz timing */
  84         u16     pio[2];                 /* Cached PIO values */
  85         u16     mwdma[2];               /* Cached MWDMA values */
  86         u16     udma[2];                /* Cached UDMA values (per drive) */
  87 };
  88
  89 #define ATA_66          0
  90 #define ATA_50          1
  91 #define ATA_ANY         2
  92
  93 #define UDMA_OFF        0
  94 #define MWDMA_OFF       0
  95
  96 /*
  97  *      We allow users to force the card into non raid mode without
  98  *      flashing the alternative BIOS. This is also neccessary right now
  99  *      for embedded platforms that cannot run a PC BIOS but are using this
 100  *      device.
 101  */
 102
 103 static int it8212_noraid;
 104
 105 /**
 106  *      it821x_program  -       program the PIO/MWDMA registers
 107  *      @drive: drive to tune
 108  *      @timing: timing info
 109  *
 110  *      Program the PIO/MWDMA timing for this channel according to the
 111  *      current clock.
 112  */
 113
 114 static void it821x_program(ide_drive_t *drive, u16 timing)
 115 {
 116         ide_hwif_t *hwif        = drive->hwif;
 117         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 118         int channel = hwif->channel;
 119         u8 conf;
 120
 121         /* Program PIO/MWDMA timing bits */
 122         if(itdev->clock_mode == ATA_66)
 123                 conf = timing >> 8;
 124         else
 125                 conf = timing & 0xFF;
 126         pci_write_config_byte(hwif->pci_dev, 0x54 + 4 * channel, conf);
 127 }
 128
 129 /**
 130  *      it821x_program_udma     -       program the UDMA registers
 131  *      @drive: drive to tune
 132  *      @timing: timing info
 133  *
 134  *      Program the UDMA timing for this drive according to the
 135  *      current clock.
 136  */
 137
 138 static void it821x_program_udma(ide_drive_t *drive, u16 timing)
 139 {
 140         ide_hwif_t *hwif        = drive->hwif;
 141         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 142         int channel = hwif->channel;
 143         int unit = drive->select.b.unit;
 144         u8 conf;
 145
 146         /* Program UDMA timing bits */
 147         if(itdev->clock_mode == ATA_66)
 148                 conf = timing >> 8;
 149         else
 150                 conf = timing & 0xFF;
 151         if(itdev->timing10 == 0)
 152                 pci_write_config_byte(hwif->pci_dev, 0x56 + 4 * channel + unit, conf);
 153         else {
 154                 pci_write_config_byte(hwif->pci_dev, 0x56 + 4 * channel, conf);
 155                 pci_write_config_byte(hwif->pci_dev, 0x56 + 4 * channel + 1, conf);
 156         }
 157 }
 158
 159 /**
 160  *      it821x_clock_strategy
 161  *      @drive: drive to set up
 162  *
 163  *      Select between the 50 and 66Mhz base clocks to get the best
 164  *      results for this interface.
 165  */
 166
 167 static void it821x_clock_strategy(ide_drive_t *drive)
 168 {
 169         ide_hwif_t *hwif = drive->hwif;
 170         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 171
 172         u8 unit = drive->select.b.unit;
 173         ide_drive_t *pair = &hwif->drives[1-unit];
 174
 175         int clock, altclock;
 176         u8 v;
 177         int sel = 0;
 178
 179         if(itdev->want[0][0] > itdev->want[1][0]) {
 180                 clock = itdev->want[0][1];
 181                 altclock = itdev->want[1][1];
 182         } else {
 183                 clock = itdev->want[1][1];
 184                 altclock = itdev->want[0][1];
 185         }
 186
 187         /*
 188          * if both clocks can be used for the mode with the higher priority
 189          * use the clock needed by the mode with the lower priority
 190          */
 191         if (clock == ATA_ANY)
 192                 clock = altclock;
 193
 194         /* Nobody cares - keep the same clock */
 195         if(clock == ATA_ANY)
 196                 return;
 197         /* No change */
 198         if(clock == itdev->clock_mode)
 199                 return;
 200
 201         /* Load this into the controller ? */
 202         if(clock == ATA_66)
 203                 itdev->clock_mode = ATA_66;
 204         else {
 205                 itdev->clock_mode = ATA_50;
 206                 sel = 1;
 207         }
 208         pci_read_config_byte(hwif->pci_dev, 0x50, &v);
 209         v &= ~(1 << (1 + hwif->channel));
 210         v |= sel << (1 + hwif->channel);
 211         pci_write_config_byte(hwif->pci_dev, 0x50, v);
 212
 213         /*
 214          *      Reprogram the UDMA/PIO of the pair drive for the switch
 215          *      MWDMA will be dealt with by the dma switcher
 216          */
 217         if(pair && itdev->udma[1-unit] != UDMA_OFF) {
 218                 it821x_program_udma(pair, itdev->udma[1-unit]);
 219                 it821x_program(pair, itdev->pio[1-unit]);
 220         }
 221         /*
 222          *      Reprogram the UDMA/PIO of our drive for the switch.
 223          *      MWDMA will be dealt with by the dma switcher
 224          */
 225         if(itdev->udma[unit] != UDMA_OFF) {
 226                 it821x_program_udma(drive, itdev->udma[unit]);
 227                 it821x_program(drive, itdev->pio[unit]);
 228         }
 229 }
 230
 231 /**
 232  *      it821x_tunepio  -       tune a drive
 233  *      @drive: drive to tune
 234  *      @pio: the desired PIO mode
 235  *
 236  *      Try to tune the drive/host to the desired PIO mode taking into
 237  *      the consideration the maximum PIO mode supported by the other
 238  *      device on the cable.
 239  */
 240
 241 static int it821x_tunepio(ide_drive_t *drive, u8 set_pio)
 242 {
 243         ide_hwif_t *hwif        = drive->hwif;
 244         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 245         int unit = drive->select.b.unit;
 246         ide_drive_t *pair = &hwif->drives[1 - unit];
 247
 248         /* Spec says 89 ref driver uses 88 */
 249         static u16 pio[]        = { 0xAA88, 0xA382, 0xA181, 0x3332, 0x3121 };
 250         static u8 pio_want[]    = { ATA_66, ATA_66, ATA_66, ATA_66, ATA_ANY };
 251
 252         /*
 253          * Compute the best PIO mode we can for a given device. We must
 254          * pick a speed that does not cause problems with the other device
 255          * on the cable.
 256          */
 257         if (pair) {
 258                 u8 pair_pio = ide_get_best_pio_mode(pair, 255, 4);
 259                 /* trim PIO to the slowest of the master/slave */
 260                 if (pair_pio < set_pio)
 261                         set_pio = pair_pio;
 262         }
 263
 264         if (itdev->smart)
 265                 return 0;
 266
 267         /* We prefer 66Mhz clock for PIO 0-3, don't care for PIO4 */
 268         itdev->want[unit][1] = pio_want[set_pio];
 269         itdev->want[unit][0] = 1;       /* PIO is lowest priority */
 270         itdev->pio[unit] = pio[set_pio];
 271         it821x_clock_strategy(drive);
 272         it821x_program(drive, itdev->pio[unit]);
 273
 274         return ide_config_drive_speed(drive, XFER_PIO_0 + set_pio);
 275 }
 276
 277 static void it821x_set_pio_mode(ide_drive_t *drive, const u8 pio)
 278 {
 279         (void)it821x_tunepio(drive, pio);
 280 }
 281
 282 /**
 283  *      it821x_tune_mwdma       -       tune a channel for MWDMA
 284  *      @drive: drive to set up
 285  *      @mode_wanted: the target operating mode
 286  *
 287  *      Load the timing settings for this device mode into the
 288  *      controller when doing MWDMA in pass through mode. The caller
 289  *      must manage the whole lack of per device MWDMA/PIO timings and
 290  *      the shared MWDMA/PIO timing register.
 291  */
 292
 293 static void it821x_tune_mwdma (ide_drive_t *drive, byte mode_wanted)
 294 {
 295         ide_hwif_t *hwif        = drive->hwif;
 296         struct it821x_dev *itdev = (void *)ide_get_hwifdata(hwif);
 297         int unit = drive->select.b.unit;
 298         int channel = hwif->channel;
 299         u8 conf;
 300
 301         static u16 dma[]        = { 0x8866, 0x3222, 0x3121 };
 302         static u8 mwdma_want[]  = { ATA_ANY, ATA_66, ATA_ANY };
 303
 304         itdev->want[unit][1] = mwdma_want[mode_wanted];
 305         itdev->want[unit][0] = 2;       /* MWDMA is low priority */
 306         itdev->mwdma[unit] = dma[mode_wanted];
 307         itdev->udma[unit] = UDMA_OFF;
 308
 309         /* UDMA bits off - Revision 0x10 do them in pairs */
 310         pci_read_config_byte(hwif->pci_dev, 0x50, &conf);
 311         if(itdev->timing10)
 312                 conf |= channel ? 0x60: 0x18;
 313         else
 314                 conf |= 1 << (3 + 2 * channel + unit);
 315         pci_write_config_byte(hwif->pci_dev, 0x50, conf);
 316
 317         it821x_clock_strategy(drive);
 318         /* FIXME: do we need to program this ? */
 319         /* it821x_program(drive, itdev->mwdma[unit]); */
 320 }
 321
 322 /**
 323  *      it821x_tune_udma        -       tune a channel for UDMA
 324  *      @drive: drive to set up
 325  *      @mode_wanted: the target operating mode
 326  *
 327  *      Load the timing settings for this device mode into the
 328  *      controller when doing UDMA modes in pass through.
 329  */
 330
 331 static void it821x_tune_udma (ide_drive_t *drive, byte mode_wanted)
 332 {
 333         ide_hwif_t *hwif        = drive->hwif;
 334         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 335         int unit = drive->select.b.unit;
 336         int channel = hwif->channel;
 337         u8 conf;
 338
 339         static u16 udma[]       = { 0x4433, 0x4231, 0x3121, 0x2121, 0x1111, 0x2211, 0x1111 };
 340         static u8 udma_want[]   = { ATA_ANY, ATA_50, ATA_ANY, ATA_66, ATA_66, ATA_50, ATA_66 };
 341
 342         itdev->want[unit][1] = udma_want[mode_wanted];
 343         itdev->want[unit][0] = 3;       /* UDMA is high priority */
 344         itdev->mwdma[unit] = MWDMA_OFF;
 345         itdev->udma[unit] = udma[mode_wanted];
 346         if(mode_wanted >= 5)
 347                 itdev->udma[unit] |= 0x8080;    /* UDMA 5/6 select on */
 348
 349         /* UDMA on. Again revision 0x10 must do the pair */
 350         pci_read_config_byte(hwif->pci_dev, 0x50, &conf);
 351         if(itdev->timing10)
 352                 conf &= channel ? 0x9F: 0xE7;
 353         else
 354                 conf &= ~ (1 << (3 + 2 * channel + unit));
 355         pci_write_config_byte(hwif->pci_dev, 0x50, conf);
 356
 357         it821x_clock_strategy(drive);
 358         it821x_program_udma(drive, itdev->udma[unit]);
 359
 360 }
 361
 362 /**
 363  *      it821x_dma_read -       DMA hook
 364  *      @drive: drive for DMA
 365  *
 366  *      The IT821x has a single timing register for MWDMA and for PIO
 367  *      operations. As we flip back and forth we have to reload the
 368  *      clock. In addition the rev 0x10 device only works if the same
 369  *      timing value is loaded into the master and slave UDMA clock
 370  *      so we must also reload that.
 371  *
 372  *      FIXME: we could figure out in advance if we need to do reloads
 373  */
 374
 375 static void it821x_dma_start(ide_drive_t *drive)
 376 {
 377         ide_hwif_t *hwif = drive->hwif;
 378         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 379         int unit = drive->select.b.unit;
 380         if(itdev->mwdma[unit] != MWDMA_OFF)
 381                 it821x_program(drive, itdev->mwdma[unit]);
 382         else if(itdev->udma[unit] != UDMA_OFF && itdev->timing10)
 383                 it821x_program_udma(drive, itdev->udma[unit]);
 384         ide_dma_start(drive);
 385 }
 386
 387 /**
 388  *      it821x_dma_write        -       DMA hook
 389  *      @drive: drive for DMA stop
 390  *
 391  *      The IT821x has a single timing register for MWDMA and for PIO
 392  *      operations. As we flip back and forth we have to reload the
 393  *      clock.
 394  */
 395
 396 static int it821x_dma_end(ide_drive_t *drive)
 397 {
 398         ide_hwif_t *hwif = drive->hwif;
 399         int unit = drive->select.b.unit;
 400         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 401         int ret = __ide_dma_end(drive);
 402         if(itdev->mwdma[unit] != MWDMA_OFF)
 403                 it821x_program(drive, itdev->pio[unit]);
 404         return ret;
 405 }
 406
 407 /**
 408  *      it821x_tune_chipset     -       set controller timings
 409  *      @drive: Drive to set up
 410  *      @speed: speed we want to achieve
 411  *
 412  *      Tune the ITE chipset for the desired mode.
 413  */
 414
 415 static int it821x_tune_chipset(ide_drive_t *drive, const u8 speed)
 416 {
 417
 418         ide_hwif_t *hwif        = drive->hwif;
 419         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 420
 421         switch (speed) {
 422         case XFER_PIO_4:
 423         case XFER_PIO_3:
 424         case XFER_PIO_2:
 425         case XFER_PIO_1:
 426         case XFER_PIO_0:
 427                 return it821x_tunepio(drive, speed - XFER_PIO_0);
 428         }
 429
 430         if (itdev->smart == 0) {
 431                 switch (speed) {
 432                         /* MWDMA tuning is really hard because our MWDMA and PIO
 433                            timings are kept in the same place. We can switch in the
 434                            host dma on/off callbacks */
 435                         case XFER_MW_DMA_2:
 436                         case XFER_MW_DMA_1:
 437                         case XFER_MW_DMA_0:
 438                                 it821x_tune_mwdma(drive, (speed - XFER_MW_DMA_0));
 439                                 break;
 440                         case XFER_UDMA_6:
 441                         case XFER_UDMA_5:
 442                         case XFER_UDMA_4:
 443                         case XFER_UDMA_3:
 444                         case XFER_UDMA_2:
 445                         case XFER_UDMA_1:
 446                         case XFER_UDMA_0:
 447                                 it821x_tune_udma(drive, (speed - XFER_UDMA_0));
 448                                 break;
 449                         default:
 450                                 return 1;
 451                 }
 452
 453                 return ide_config_drive_speed(drive, speed);
 454         }
 455
 456         /* don't touch anything in the smart mode */
 457         return 0;
 458 }
 459
 460 /**
 461  *      it821x_configure_drive_for_dma  -       set up for DMA transfers
 462  *      @drive: drive we are going to set up
 463  *
 464  *      Set up the drive for DMA, tune the controller and drive as
 465  *      required. If the drive isn't suitable for DMA or we hit
 466  *      other problems then we will drop down to PIO and set up
 467  *      PIO appropriately
 468  */
 469
 470 static int it821x_config_drive_for_dma (ide_drive_t *drive)
 471 {
 472         if (ide_tune_dma(drive))
 473                 return 0;
 474
 475         ide_set_max_pio(drive);
 476
 477         return -1;
 478 }
 479
 480 /**
 481  *      ata66_it821x    -       check for 80 pin cable
 482  *      @hwif: interface to check
 483  *
 484  *      Check for the presence of an ATA66 capable cable on the
 485  *      interface. Problematic as it seems some cards don't have
 486  *      the needed logic onboard.
 487  */
 488
 489 static u8 __devinit ata66_it821x(ide_hwif_t *hwif)
 490 {
 491         /* The reference driver also only does disk side */
 492         return ATA_CBL_PATA80;
 493 }
 494
 495 /**
 496  *      it821x_fixup    -       post init callback
 497  *      @hwif: interface
 498  *
 499  *      This callback is run after the drives have been probed but
 500  *      before anything gets attached. It allows drivers to do any
 501  *      final tuning that is needed, or fixups to work around bugs.
 502  */
 503
 504 static void __devinit it821x_fixups(ide_hwif_t *hwif)
 505 {
 506         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 507         int i;
 508
 509         if(!itdev->smart) {
 510                 /*
 511                  *      If we are in pass through mode then not much
 512                  *      needs to be done, but we do bother to clear the
 513                  *      IRQ mask as we may well be in PIO (eg rev 0x10)
 514                  *      for now and we know unmasking is safe on this chipset.
 515                  */
 516                 for (i = 0; i < 2; i++) {
 517                         ide_drive_t *drive = &hwif->drives[i];
 518                         if(drive->present)
 519                                 drive->unmask = 1;
 520                 }
 521                 return;
 522         }
 523         /*
 524          *      Perform fixups on smart mode. We need to "lose" some
 525          *      capabilities the firmware lacks but does not filter, and
 526          *      also patch up some capability bits that it forgets to set
 527          *      in RAID mode.
 528          */
 529
 530         for(i = 0; i < 2; i++) {
 531                 ide_drive_t *drive = &hwif->drives[i];
 532                 struct hd_driveid *id;
 533                 u16 *idbits;
 534
 535                 if(!drive->present)
 536                         continue;
 537                 id = drive->id;
 538                 idbits = (u16 *)drive->id;
 539
 540                 /* Check for RAID v native */
 541                 if(strstr(id->model, "Integrated Technology Express")) {
 542                         /* In raid mode the ident block is slightly buggy
 543                            We need to set the bits so that the IDE layer knows
 544                            LBA28. LBA48 and DMA ar valid */
 545                         id->capability |= 3;            /* LBA28, DMA */
 546                         id->command_set_2 |= 0x0400;    /* LBA48 valid */
 547                         id->cfs_enable_2 |= 0x0400;     /* LBA48 on */
 548                         /* Reporting logic */
 549                         printk(KERN_INFO "%s: IT8212 %sRAID %d volume",
 550                                 drive->name,
 551                                 idbits[147] ? "Bootable ":"",
 552                                 idbits[129]);
 553                                 if(idbits[129] != 1)
 554                                         printk("(%dK stripe)", idbits[146]);
 555                                 printk(".\n");
 556                 } else {
 557                         /* Non RAID volume. Fixups to stop the core code
 558                            doing unsupported things */
 559                         id->field_valid &= 3;
 560                         id->queue_depth = 0;
 561                         id->command_set_1 = 0;
 562                         id->command_set_2 &= 0xC400;
 563                         id->cfsse &= 0xC000;
 564                         id->cfs_enable_1 = 0;
 565                         id->cfs_enable_2 &= 0xC400;
 566                         id->csf_default &= 0xC000;
 567                         id->word127 = 0;
 568                         id->dlf = 0;
 569                         id->csfo = 0;
 570                         id->cfa_power = 0;
 571                         printk(KERN_INFO "%s: Performing identify fixups.\n",
 572                                 drive->name);
 573                 }
 574
 575                 /*
 576                  * Set MWDMA0 mode as enabled/support - just to tell
 577                  * IDE core that DMA is supported (it821x hardware
 578                  * takes care of DMA mode programming).
 579                  */
 580                 if (id->capability & 1) {
 581                         id->dma_mword |= 0x0101;
 582                         drive->current_speed = XFER_MW_DMA_0;
 583                 }
 584         }
 585
 586 }
 587
 588 /**
 589  *      init_hwif_it821x        -       set up hwif structs
 590  *      @hwif: interface to set up
 591  *
 592  *      We do the basic set up of the interface structure. The IT8212
 593  *      requires several custom handlers so we override the default
 594  *      ide DMA handlers appropriately
 595  */
 596
 597 static void __devinit init_hwif_it821x(ide_hwif_t *hwif)
 598 {
 599         struct it821x_dev *idev = kzalloc(sizeof(struct it821x_dev), GFP_KERNEL);
 600         u8 conf;
 601
 602         if(idev == NULL) {
 603                 printk(KERN_ERR "it821x: out of memory, falling back to legacy behaviour.\n");
 604                 goto fallback;
 605         }
 606         ide_set_hwifdata(hwif, idev);
 607
 608         hwif->atapi_dma = 1;
 609
 610         pci_read_config_byte(hwif->pci_dev, 0x50, &conf);
 611         if(conf & 1) {
 612                 idev->smart = 1;
 613                 hwif->atapi_dma = 0;
 614                 /* Long I/O's although allowed in LBA48 space cause the
 615                    onboard firmware to enter the twighlight zone */
 616                 hwif->rqsize = 256;
 617         }
 618
 619         /* Pull the current clocks from 0x50 also */
 620         if (conf & (1 << (1 + hwif->channel)))
 621                 idev->clock_mode = ATA_50;
 622         else
 623                 idev->clock_mode = ATA_66;
 624
 625         idev->want[0][1] = ATA_ANY;
 626         idev->want[1][1] = ATA_ANY;
 627
 628         /*
 629          *      Not in the docs but according to the reference driver
 630          *      this is neccessary.
 631          */
 632
 633         pci_read_config_byte(hwif->pci_dev, 0x08, &conf);
 634         if(conf == 0x10) {
 635                 idev->timing10 = 1;
 636                 hwif->atapi_dma = 0;
 637                 if(!idev->smart)
 638                         printk(KERN_WARNING "it821x: Revision 0x10, workarounds activated.\n");
 639         }
 640
 641         hwif->speedproc = &it821x_tune_chipset;
 642         hwif->set_pio_mode = &it821x_set_pio_mode;
 643
 644         /* MWDMA/PIO clock switching for pass through mode */
 645         if(!idev->smart) {
 646                 hwif->dma_start = &it821x_dma_start;
 647                 hwif->ide_dma_end = &it821x_dma_end;
 648         }
 649
 650         hwif->drives[0].autotune = 1;
 651         hwif->drives[1].autotune = 1;
 652
 653         if (!hwif->dma_base)
 654                 goto fallback;
 655
 656         hwif->ultra_mask = 0x7f;
 657         hwif->mwdma_mask = 0x07;
 658
 659         hwif->ide_dma_check = &it821x_config_drive_for_dma;
 660
 661         if (hwif->cbl != ATA_CBL_PATA40_SHORT)
 662                 hwif->cbl = ata66_it821x(hwif);
 663
 664         /*
 665          *      The BIOS often doesn't set up DMA on this controller
 666          *      so we always do it.
 667          */
 668
 669         hwif->autodma = 1;
 670         hwif->drives[0].autodma = hwif->autodma;
 671         hwif->drives[1].autodma = hwif->autodma;
 672         return;
 673 fallback:
 674         hwif->autodma = 0;
 675         return;
 676 }
 677
 678 static void __devinit it8212_disable_raid(struct pci_dev *dev)
 679 {
 680         /* Reset local CPU, and set BIOS not ready */
 681         pci_write_config_byte(dev, 0x5E, 0x01);
 682
 683         /* Set to bypass mode, and reset PCI bus */
 684         pci_write_config_byte(dev, 0x50, 0x00);
 685         pci_write_config_word(dev, PCI_COMMAND,
 686                               PCI_COMMAND_PARITY | PCI_COMMAND_IO |
 687                               PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER);
 688         pci_write_config_word(dev, 0x40, 0xA0F3);
 689
 690         pci_write_config_dword(dev,0x4C, 0x02040204);
 691         pci_write_config_byte(dev, 0x42, 0x36);
 692         pci_write_config_byte(dev, PCI_LATENCY_TIMER, 0x20);
 693 }
 694
 695 static unsigned int __devinit init_chipset_it821x(struct pci_dev *dev, const char *name)
 696 {
 697         u8 conf;
 698         static char *mode[2] = { "pass through", "smart" };
 699
 700         /* Force the card into bypass mode if so requested */
 701         if (it8212_noraid) {
 702                 printk(KERN_INFO "it8212: forcing bypass mode.\n");
 703                 it8212_disable_raid(dev);
 704         }
 705         pci_read_config_byte(dev, 0x50, &conf);
 706         printk(KERN_INFO "it821x: controller in %s mode.\n", mode[conf & 1]);
 707         return 0;
 708 }
 709
 710
 711 #define DECLARE_ITE_DEV(name_str)                       \
 712         {                                               \
 713                 .name           = name_str,             \
 714                 .init_chipset   = init_chipset_it821x,  \
 715                 .init_hwif      = init_hwif_it821x,     \
 716                 .autodma        = AUTODMA,              \
 717                 .bootable       = ON_BOARD,             \
 718                 .fixup          = it821x_fixups,        \
 719                 .pio_mask       = ATA_PIO4,             \
 720         }
 721
 722 static ide_pci_device_t it821x_chipsets[] __devinitdata = {
 723         /* 0 */ DECLARE_ITE_DEV("IT8212"),
 724 };
 725
 726 /**
 727  *      it821x_init_one -       pci layer discovery entry
 728  *      @dev: PCI device
 729  *      @id: ident table entry
 730  *
 731  *      Called by the PCI code when it finds an ITE821x controller.
 732  *      We then use the IDE PCI generic helper to do most of the work.
 733  */
 734
 735 static int __devinit it821x_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 736 {
 737         ide_setup_pci_device(dev, &it821x_chipsets[id->driver_data]);
 738         return 0;
 739 }
 740
 741 static struct pci_device_id it821x_pci_tbl[] = {
 742         { PCI_VENDOR_ID_ITE, PCI_DEVICE_ID_ITE_8211,  PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
 743         { PCI_VENDOR_ID_ITE, PCI_DEVICE_ID_ITE_8212,  PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
 744         { 0, },
 745 };
 746
 747 MODULE_DEVICE_TABLE(pci, it821x_pci_tbl);
 748
 749 static struct pci_driver driver = {
 750         .name           = "ITE821x IDE",
 751         .id_table       = it821x_pci_tbl,
 752         .probe          = it821x_init_one,
 753 };
 754
 755 static int __init it821x_ide_init(void)
 756 {
 757         return ide_pci_register_driver(&driver);
 758 }
 759
 760 module_init(it821x_ide_init);
 761
 762 module_param_named(noraid, it8212_noraid, int, S_IRUGO);
 763 MODULE_PARM_DESC(it8212_noraid, "Force card into bypass mode");
 764
 765 MODULE_AUTHOR("Alan Cox");
 766 MODULE_DESCRIPTION("PCI driver module for the ITE 821x");
 767 MODULE_LICENSE("GPL");