drivers/gpu/drm/nouveau/nv50_crtc.c

   1 /*
   2  * Copyright (C) 2008 Maarten Maathuis.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining
   6  * a copy of this software and associated documentation files (the
   7  * "Software"), to deal in the Software without restriction, including
   8  * without limitation the rights to use, copy, modify, merge, publish,
   9  * distribute, sublicense, and/or sell copies of the Software, and to
  10  * permit persons to whom the Software is furnished to do so, subject to
  11  * the following conditions:
  12  *
  13  * The above copyright notice and this permission notice (including the
  14  * next paragraph) shall be included in all copies or substantial
  15  * portions of the Software.
  16  *
  17  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  18  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  19  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
  20  * IN NO EVENT SHALL THE COPYRIGHT OWNER(S) AND/OR ITS SUPPLIERS BE
  21  * LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION
  22  * OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION
  23  * WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  24  *
  25  */
  26
  27 #include "drmP.h"
  28 #include "drm_mode.h"
  29 #include "drm_crtc_helper.h"
  30
  31 #define NOUVEAU_DMA_DEBUG (nouveau_reg_debug & NOUVEAU_REG_DEBUG_EVO)
  32 #include "nouveau_reg.h"
  33 #include "nouveau_drv.h"
  34 #include "nouveau_hw.h"
  35 #include "nouveau_encoder.h"
  36 #include "nouveau_crtc.h"
  37 #include "nouveau_fb.h"
  38 #include "nouveau_connector.h"
  39 #include "nv50_display.h"
  40
  41 static void
  42 nv50_crtc_lut_load(struct drm_crtc *crtc)
  43 {
  44         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
  45         void __iomem *lut = nvbo_kmap_obj_iovirtual(nv_crtc->lut.nvbo);
  46         int i;
  47
  48         NV_DEBUG_KMS(crtc->dev, "\n");
  49
  50         for (i = 0; i < 256; i++) {
  51                 writew(nv_crtc->lut.r[i] >> 2, lut + 8*i + 0);
  52                 writew(nv_crtc->lut.g[i] >> 2, lut + 8*i + 2);
  53                 writew(nv_crtc->lut.b[i] >> 2, lut + 8*i + 4);
  54         }
  55
  56         if (nv_crtc->lut.depth == 30) {
  57                 writew(nv_crtc->lut.r[i - 1] >> 2, lut + 8*i + 0);
  58                 writew(nv_crtc->lut.g[i - 1] >> 2, lut + 8*i + 2);
  59                 writew(nv_crtc->lut.b[i - 1] >> 2, lut + 8*i + 4);
  60         }
  61 }
  62
  63 int
  64 nv50_crtc_blank(struct nouveau_crtc *nv_crtc, bool blanked)
  65 {
  66         struct drm_device *dev = nv_crtc->base.dev;
  67         struct drm_nouveau_private *dev_priv = dev->dev_private;
  68         struct nouveau_channel *evo = dev_priv->evo;
  69         int index = nv_crtc->index, ret;
  70
  71         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
  72         NV_DEBUG_KMS(dev, "%s\n", blanked ? "blanked" : "unblanked");
  73
  74         if (blanked) {
  75                 nv_crtc->cursor.hide(nv_crtc, false);
  76
  77                 ret = RING_SPACE(evo, dev_priv->chipset != 0x50 ? 7 : 5);
  78                 if (ret) {
  79                         NV_ERROR(dev, "no space while blanking crtc\n");
  80                         return ret;
  81                 }
  82                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, CLUT_MODE), 2);
  83                 OUT_RING(evo, NV50_EVO_CRTC_CLUT_MODE_BLANK);
  84                 OUT_RING(evo, 0);
  85                 if (dev_priv->chipset != 0x50) {
  86                         BEGIN_RING(evo, 0, NV84_EVO_CRTC(index, CLUT_DMA), 1);
  87                         OUT_RING(evo, NV84_EVO_CRTC_CLUT_DMA_HANDLE_NONE);
  88                 }
  89
  90                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, FB_DMA), 1);
  91                 OUT_RING(evo, NV50_EVO_CRTC_FB_DMA_HANDLE_NONE);
  92         } else {
  93                 if (nv_crtc->cursor.visible)
  94                         nv_crtc->cursor.show(nv_crtc, false);
  95                 else
  96                         nv_crtc->cursor.hide(nv_crtc, false);
  97
  98                 ret = RING_SPACE(evo, dev_priv->chipset != 0x50 ? 10 : 8);
  99                 if (ret) {
 100                         NV_ERROR(dev, "no space while unblanking crtc\n");
 101                         return ret;
 102                 }
 103                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, CLUT_MODE), 2);
 104                 OUT_RING(evo, nv_crtc->lut.depth == 8 ?
 105                                 NV50_EVO_CRTC_CLUT_MODE_OFF :
 106                                 NV50_EVO_CRTC_CLUT_MODE_ON);
 107                 OUT_RING(evo, (nv_crtc->lut.nvbo->bo.mem.mm_node->start <<
 108                                  PAGE_SHIFT) >> 8);
 109                 if (dev_priv->chipset != 0x50) {
 110                         BEGIN_RING(evo, 0, NV84_EVO_CRTC(index, CLUT_DMA), 1);
 111                         OUT_RING(evo, NvEvoVRAM);
 112                 }
 113
 114                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, FB_OFFSET), 2);
 115                 OUT_RING(evo, nv_crtc->fb.offset >> 8);
 116                 OUT_RING(evo, 0);
 117                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, FB_DMA), 1);
 118                 if (dev_priv->chipset != 0x50)
 119                         if (nv_crtc->fb.tile_flags == 0x7a00)
 120                                 OUT_RING(evo, NvEvoFB32);
 121                         else
 122                         if (nv_crtc->fb.tile_flags == 0x7000)
 123                                 OUT_RING(evo, NvEvoFB16);
 124                         else
 125                                 OUT_RING(evo, NvEvoVRAM);
 126                 else
 127                         OUT_RING(evo, NvEvoVRAM);
 128         }
 129
 130         nv_crtc->fb.blanked = blanked;
 131         return 0;
 132 }
 133
 134 static int
 135 nv50_crtc_set_dither(struct nouveau_crtc *nv_crtc, bool on, bool update)
 136 {
 137         struct drm_device *dev = nv_crtc->base.dev;
 138         struct drm_nouveau_private *dev_priv = dev->dev_private;
 139         struct nouveau_channel *evo = dev_priv->evo;
 140         int ret;
 141
 142         NV_DEBUG_KMS(dev, "\n");
 143
 144         ret = RING_SPACE(evo, 2 + (update ? 2 : 0));
 145         if (ret) {
 146                 NV_ERROR(dev, "no space while setting dither\n");
 147                 return ret;
 148         }
 149
 150         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, DITHER_CTRL), 1);
 151         if (on)
 152                 OUT_RING(evo, NV50_EVO_CRTC_DITHER_CTRL_ON);
 153         else
 154                 OUT_RING(evo, NV50_EVO_CRTC_DITHER_CTRL_OFF);
 155
 156         if (update) {
 157                 BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 158                 OUT_RING(evo, 0);
 159                 FIRE_RING(evo);
 160         }
 161
 162         return 0;
 163 }
 164
 165 struct nouveau_connector *
 166 nouveau_crtc_connector_get(struct nouveau_crtc *nv_crtc)
 167 {
 168         struct drm_device *dev = nv_crtc->base.dev;
 169         struct drm_connector *connector;
 170         struct drm_crtc *crtc = to_drm_crtc(nv_crtc);
 171
 172         /* The safest approach is to find an encoder with the right crtc, that
 173          * is also linked to a connector. */
 174         list_for_each_entry(connector, &dev->mode_config.connector_list, head) {
 175                 if (connector->encoder)
 176                         if (connector->encoder->crtc == crtc)
 177                                 return nouveau_connector(connector);
 178         }
 179
 180         return NULL;
 181 }
 182
 183 static int
 184 nv50_crtc_set_scale(struct nouveau_crtc *nv_crtc, int scaling_mode, bool update)
 185 {
 186         struct nouveau_connector *nv_connector =
 187                 nouveau_crtc_connector_get(nv_crtc);
 188         struct drm_device *dev = nv_crtc->base.dev;
 189         struct drm_nouveau_private *dev_priv = dev->dev_private;
 190         struct nouveau_channel *evo = dev_priv->evo;
 191         struct drm_display_mode *native_mode = NULL;
 192         struct drm_display_mode *mode = &nv_crtc->base.mode;
 193         uint32_t outX, outY, horiz, vert;
 194         int ret;
 195
 196         NV_DEBUG_KMS(dev, "\n");
 197
 198         switch (scaling_mode) {
 199         case DRM_MODE_SCALE_NONE:
 200                 break;
 201         default:
 202                 if (!nv_connector || !nv_connector->native_mode) {
 203                         NV_ERROR(dev, "No native mode, forcing panel scaling\n");
 204                         scaling_mode = DRM_MODE_SCALE_NONE;
 205                 } else {
 206                         native_mode = nv_connector->native_mode;
 207                 }
 208                 break;
 209         }
 210
 211         switch (scaling_mode) {
 212         case DRM_MODE_SCALE_ASPECT:
 213                 horiz = (native_mode->hdisplay << 19) / mode->hdisplay;
 214                 vert = (native_mode->vdisplay << 19) / mode->vdisplay;
 215
 216                 if (vert > horiz) {
 217                         outX = (mode->hdisplay * horiz) >> 19;
 218                         outY = (mode->vdisplay * horiz) >> 19;
 219                 } else {
 220                         outX = (mode->hdisplay * vert) >> 19;
 221                         outY = (mode->vdisplay * vert) >> 19;
 222                 }
 223                 break;
 224         case DRM_MODE_SCALE_FULLSCREEN:
 225                 outX = native_mode->hdisplay;
 226                 outY = native_mode->vdisplay;
 227                 break;
 228         case DRM_MODE_SCALE_CENTER:
 229         case DRM_MODE_SCALE_NONE:
 230         default:
 231                 outX = mode->hdisplay;
 232                 outY = mode->vdisplay;
 233                 break;
 234         }
 235
 236         ret = RING_SPACE(evo, update ? 7 : 5);
 237         if (ret)
 238                 return ret;
 239
 240         /* Got a better name for SCALER_ACTIVE? */
 241         /* One day i've got to really figure out why this is needed. */
 242         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, SCALE_CTRL), 1);
 243         if ((mode->flags & DRM_MODE_FLAG_DBLSCAN) ||
 244             (mode->flags & DRM_MODE_FLAG_INTERLACE) ||
 245             mode->hdisplay != outX || mode->vdisplay != outY) {
 246                 OUT_RING(evo, NV50_EVO_CRTC_SCALE_CTRL_ACTIVE);
 247         } else {
 248                 OUT_RING(evo, NV50_EVO_CRTC_SCALE_CTRL_INACTIVE);
 249         }
 250
 251         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, SCALE_RES1), 2);
 252         OUT_RING(evo, outY << 16 | outX);
 253         OUT_RING(evo, outY << 16 | outX);
 254
 255         if (update) {
 256                 BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 257                 OUT_RING(evo, 0);
 258                 FIRE_RING(evo);
 259         }
 260
 261         return 0;
 262 }
 263
 264 int
 265 nv50_crtc_set_clock(struct drm_device *dev, int head, int pclk)
 266 {
 267         uint32_t reg = NV50_PDISPLAY_CRTC_CLK_CTRL1(head);
 268         struct pll_lims pll;
 269         uint32_t reg1, reg2;
 270         int ret, N1, M1, N2, M2, P;
 271
 272         ret = get_pll_limits(dev, reg, &pll);
 273         if (ret)
 274                 return ret;
 275
 276         if (pll.vco2.maxfreq) {
 277                 ret = nv50_calc_pll(dev, &pll, pclk, &N1, &M1, &N2, &M2, &P);
 278                 if (ret <= 0)
 279                         return 0;
 280
 281                 NV_DEBUG(dev, "pclk %d out %d NM1 %d %d NM2 %d %d P %d\n",
 282                          pclk, ret, N1, M1, N2, M2, P);
 283
 284                 reg1 = nv_rd32(dev, reg + 4) & 0xff00ff00;
 285                 reg2 = nv_rd32(dev, reg + 8) & 0x8000ff00;
 286                 nv_wr32(dev, reg, 0x10000611);
 287                 nv_wr32(dev, reg + 4, reg1 | (M1 << 16) | N1);
 288                 nv_wr32(dev, reg + 8, reg2 | (P << 28) | (M2 << 16) | N2);
 289         } else {
 290                 ret = nv50_calc_pll2(dev, &pll, pclk, &N1, &N2, &M1, &P);
 291                 if (ret <= 0)
 292                         return 0;
 293
 294                 NV_DEBUG(dev, "pclk %d out %d N %d fN 0x%04x M %d P %d\n",
 295                          pclk, ret, N1, N2, M1, P);
 296
 297                 reg1 = nv_rd32(dev, reg + 4) & 0xffc00000;
 298                 nv_wr32(dev, reg, 0x50000610);
 299                 nv_wr32(dev, reg + 4, reg1 | (P << 16) | (M1 << 8) | N1);
 300                 nv_wr32(dev, reg + 8, N2);
 301         }
 302
 303         return 0;
 304 }
 305
 306 static void
 307 nv50_crtc_destroy(struct drm_crtc *crtc)
 308 {
 309         struct drm_device *dev;
 310         struct nouveau_crtc *nv_crtc;
 311
 312         if (!crtc)
 313                 return;
 314
 315         dev = crtc->dev;
 316         nv_crtc = nouveau_crtc(crtc);
 317
 318         NV_DEBUG_KMS(dev, "\n");
 319
 320         drm_crtc_cleanup(&nv_crtc->base);
 321
 322         nv50_cursor_fini(nv_crtc);
 323
 324         nouveau_bo_ref(NULL, &nv_crtc->lut.nvbo);
 325         nouveau_bo_ref(NULL, &nv_crtc->cursor.nvbo);
 326         kfree(nv_crtc->mode);
 327         kfree(nv_crtc);
 328 }
 329
 330 int
 331 nv50_crtc_cursor_set(struct drm_crtc *crtc, struct drm_file *file_priv,
 332                      uint32_t buffer_handle, uint32_t width, uint32_t height)
 333 {
 334         struct drm_device *dev = crtc->dev;
 335         struct drm_nouveau_private *dev_priv = dev->dev_private;
 336         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 337         struct nouveau_bo *cursor = NULL;
 338         struct drm_gem_object *gem;
 339         int ret = 0, i;
 340
 341         if (width != 64 || height != 64)
 342                 return -EINVAL;
 343
 344         if (!buffer_handle) {
 345                 nv_crtc->cursor.hide(nv_crtc, true);
 346                 return 0;
 347         }
 348
 349         gem = drm_gem_object_lookup(dev, file_priv, buffer_handle);
 350         if (!gem)
 351                 return -EINVAL;
 352         cursor = nouveau_gem_object(gem);
 353
 354         ret = nouveau_bo_map(cursor);
 355         if (ret)
 356                 goto out;
 357
 358         /* The simple will do for now. */
 359         for (i = 0; i < 64 * 64; i++)
 360                 nouveau_bo_wr32(nv_crtc->cursor.nvbo, i, nouveau_bo_rd32(cursor, i));
 361
 362         nouveau_bo_unmap(cursor);
 363
 364         nv_crtc->cursor.set_offset(nv_crtc, nv_crtc->cursor.nvbo->bo.offset -
 365                                             dev_priv->vm_vram_base);
 366         nv_crtc->cursor.show(nv_crtc, true);
 367
 368 out:
 369         drm_gem_object_unreference_unlocked(gem);
 370         return ret;
 371 }
 372
 373 int
 374 nv50_crtc_cursor_move(struct drm_crtc *crtc, int x, int y)
 375 {
 376         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 377
 378         nv_crtc->cursor.set_pos(nv_crtc, x, y);
 379         return 0;
 380 }
 381
 382 static void
 383 nv50_crtc_gamma_set(struct drm_crtc *crtc, u16 *r, u16 *g, u16 *b,
 384                     uint32_t size)
 385 {
 386         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 387         int i;
 388
 389         if (size != 256)
 390                 return;
 391
 392         for (i = 0; i < 256; i++) {
 393                 nv_crtc->lut.r[i] = r[i];
 394                 nv_crtc->lut.g[i] = g[i];
 395                 nv_crtc->lut.b[i] = b[i];
 396         }
 397
 398         /* We need to know the depth before we upload, but it's possible to
 399          * get called before a framebuffer is bound.  If this is the case,
 400          * mark the lut values as dirty by setting depth==0, and it'll be
 401          * uploaded on the first mode_set_base()
 402          */
 403         if (!nv_crtc->base.fb) {
 404                 nv_crtc->lut.depth = 0;
 405                 return;
 406         }
 407
 408         nv50_crtc_lut_load(crtc);
 409 }
 410
 411 static void
 412 nv50_crtc_save(struct drm_crtc *crtc)
 413 {
 414         NV_ERROR(crtc->dev, "!!\n");
 415 }
 416
 417 static void
 418 nv50_crtc_restore(struct drm_crtc *crtc)
 419 {
 420         NV_ERROR(crtc->dev, "!!\n");
 421 }
 422
 423 static const struct drm_crtc_funcs nv50_crtc_funcs = {
 424         .save = nv50_crtc_save,
 425         .restore = nv50_crtc_restore,
 426         .cursor_set = nv50_crtc_cursor_set,
 427         .cursor_move = nv50_crtc_cursor_move,
 428         .gamma_set = nv50_crtc_gamma_set,
 429         .set_config = drm_crtc_helper_set_config,
 430         .destroy = nv50_crtc_destroy,
 431 };
 432
 433 static void
 434 nv50_crtc_dpms(struct drm_crtc *crtc, int mode)
 435 {
 436 }
 437
 438 static void
 439 nv50_crtc_prepare(struct drm_crtc *crtc)
 440 {
 441         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 442         struct drm_device *dev = crtc->dev;
 443
 444         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 445
 446         nv50_crtc_blank(nv_crtc, true);
 447 }
 448
 449 static void
 450 nv50_crtc_commit(struct drm_crtc *crtc)
 451 {
 452         struct drm_device *dev = crtc->dev;
 453         struct drm_nouveau_private *dev_priv = dev->dev_private;
 454         struct nouveau_channel *evo = dev_priv->evo;
 455         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 456         int ret;
 457
 458         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 459
 460         nv50_crtc_blank(nv_crtc, false);
 461
 462         ret = RING_SPACE(evo, 2);
 463         if (ret) {
 464                 NV_ERROR(dev, "no space while committing crtc\n");
 465                 return;
 466         }
 467         BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 468         OUT_RING  (evo, 0);
 469         FIRE_RING (evo);
 470 }
 471
 472 static bool
 473 nv50_crtc_mode_fixup(struct drm_crtc *crtc, struct drm_display_mode *mode,
 474                      struct drm_display_mode *adjusted_mode)
 475 {
 476         return true;
 477 }
 478
 479 static int
 480 nv50_crtc_do_mode_set_base(struct drm_crtc *crtc, int x, int y,
 481                            struct drm_framebuffer *old_fb, bool update)
 482 {
 483         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 484         struct drm_device *dev = nv_crtc->base.dev;
 485         struct drm_nouveau_private *dev_priv = dev->dev_private;
 486         struct nouveau_channel *evo = dev_priv->evo;
 487         struct drm_framebuffer *drm_fb = nv_crtc->base.fb;
 488         struct nouveau_framebuffer *fb = nouveau_framebuffer(drm_fb);
 489         int ret, format;
 490
 491         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 492
 493         switch (drm_fb->depth) {
 494         case  8:
 495                 format = NV50_EVO_CRTC_FB_DEPTH_8;
 496                 break;
 497         case 15:
 498                 format = NV50_EVO_CRTC_FB_DEPTH_15;
 499                 break;
 500         case 16:
 501                 format = NV50_EVO_CRTC_FB_DEPTH_16;
 502                 break;
 503         case 24:
 504         case 32:
 505                 format = NV50_EVO_CRTC_FB_DEPTH_24;
 506                 break;
 507         case 30:
 508                 format = NV50_EVO_CRTC_FB_DEPTH_30;
 509                 break;
 510         default:
 511                  NV_ERROR(dev, "unknown depth %d\n", drm_fb->depth);
 512                  return -EINVAL;
 513         }
 514
 515         ret = nouveau_bo_pin(fb->nvbo, TTM_PL_FLAG_VRAM);
 516         if (ret)
 517                 return ret;
 518
 519         if (old_fb) {
 520                 struct nouveau_framebuffer *ofb = nouveau_framebuffer(old_fb);
 521                 nouveau_bo_unpin(ofb->nvbo);
 522         }
 523
 524         nv_crtc->fb.offset = fb->nvbo->bo.offset - dev_priv->vm_vram_base;
 525         nv_crtc->fb.tile_flags = fb->nvbo->tile_flags;
 526         nv_crtc->fb.cpp = drm_fb->bits_per_pixel / 8;
 527         if (!nv_crtc->fb.blanked && dev_priv->chipset != 0x50) {
 528                 ret = RING_SPACE(evo, 2);
 529                 if (ret)
 530                         return ret;
 531
 532                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, FB_DMA), 1);
 533                 if (nv_crtc->fb.tile_flags == 0x7a00)
 534                         OUT_RING(evo, NvEvoFB32);
 535                 else
 536                 if (nv_crtc->fb.tile_flags == 0x7000)
 537                         OUT_RING(evo, NvEvoFB16);
 538                 else
 539                         OUT_RING(evo, NvEvoVRAM);
 540         }
 541
 542         ret = RING_SPACE(evo, 12);
 543         if (ret)
 544                 return ret;
 545
 546         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, FB_OFFSET), 5);
 547         OUT_RING(evo, nv_crtc->fb.offset >> 8);
 548         OUT_RING(evo, 0);
 549         OUT_RING(evo, (drm_fb->height << 16) | drm_fb->width);
 550         if (!nv_crtc->fb.tile_flags) {
 551                 OUT_RING(evo, drm_fb->pitch | (1 << 20));
 552         } else {
 553                 OUT_RING(evo, ((drm_fb->pitch / 4) << 4) |
 554                                   fb->nvbo->tile_mode);
 555         }
 556         if (dev_priv->chipset == 0x50)
 557                 OUT_RING(evo, (fb->nvbo->tile_flags << 8) | format);
 558         else
 559                 OUT_RING(evo, format);
 560
 561         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, CLUT_MODE), 1);
 562         OUT_RING(evo, fb->base.depth == 8 ?
 563                  NV50_EVO_CRTC_CLUT_MODE_OFF : NV50_EVO_CRTC_CLUT_MODE_ON);
 564
 565         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, COLOR_CTRL), 1);
 566         OUT_RING(evo, NV50_EVO_CRTC_COLOR_CTRL_COLOR);
 567         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, FB_POS), 1);
 568         OUT_RING(evo, (y << 16) | x);
 569
 570         if (nv_crtc->lut.depth != fb->base.depth) {
 571                 nv_crtc->lut.depth = fb->base.depth;
 572                 nv50_crtc_lut_load(crtc);
 573         }
 574
 575         if (update) {
 576                 ret = RING_SPACE(evo, 2);
 577                 if (ret)
 578                         return ret;
 579                 BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 580                 OUT_RING(evo, 0);
 581                 FIRE_RING(evo);
 582         }
 583
 584         return 0;
 585 }
 586
 587 static int
 588 nv50_crtc_mode_set(struct drm_crtc *crtc, struct drm_display_mode *mode,
 589                    struct drm_display_mode *adjusted_mode, int x, int y,
 590                    struct drm_framebuffer *old_fb)
 591 {
 592         struct drm_device *dev = crtc->dev;
 593         struct drm_nouveau_private *dev_priv = dev->dev_private;
 594         struct nouveau_channel *evo = dev_priv->evo;
 595         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 596         struct nouveau_connector *nv_connector = NULL;
 597         uint32_t hsync_dur,  vsync_dur, hsync_start_to_end, vsync_start_to_end;
 598         uint32_t hunk1, vunk1, vunk2a, vunk2b;
 599         int ret;
 600
 601         /* Find the connector attached to this CRTC */
 602         nv_connector = nouveau_crtc_connector_get(nv_crtc);
 603
 604         *nv_crtc->mode = *adjusted_mode;
 605
 606         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 607
 608         hsync_dur = adjusted_mode->hsync_end - adjusted_mode->hsync_start;
 609         vsync_dur = adjusted_mode->vsync_end - adjusted_mode->vsync_start;
 610         hsync_start_to_end = adjusted_mode->htotal - adjusted_mode->hsync_start;
 611         vsync_start_to_end = adjusted_mode->vtotal - adjusted_mode->vsync_start;
 612         /* I can't give this a proper name, anyone else can? */
 613         hunk1 = adjusted_mode->htotal -
 614                 adjusted_mode->hsync_start + adjusted_mode->hdisplay;
 615         vunk1 = adjusted_mode->vtotal -
 616                 adjusted_mode->vsync_start + adjusted_mode->vdisplay;
 617         /* Another strange value, this time only for interlaced adjusted_modes. */
 618         vunk2a = 2 * adjusted_mode->vtotal -
 619                  adjusted_mode->vsync_start + adjusted_mode->vdisplay;
 620         vunk2b = adjusted_mode->vtotal -
 621                  adjusted_mode->vsync_start + adjusted_mode->vtotal;
 622
 623         if (adjusted_mode->flags & DRM_MODE_FLAG_INTERLACE) {
 624                 vsync_dur /= 2;
 625                 vsync_start_to_end  /= 2;
 626                 vunk1 /= 2;
 627                 vunk2a /= 2;
 628                 vunk2b /= 2;
 629                 /* magic */
 630                 if (adjusted_mode->flags & DRM_MODE_FLAG_DBLSCAN) {
 631                         vsync_start_to_end -= 1;
 632                         vunk1 -= 1;
 633                         vunk2a -= 1;
 634                         vunk2b -= 1;
 635                 }
 636         }
 637
 638         ret = RING_SPACE(evo, 17);
 639         if (ret)
 640                 return ret;
 641
 642         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, CLOCK), 2);
 643         OUT_RING(evo, adjusted_mode->clock | 0x800000);
 644         OUT_RING(evo, (adjusted_mode->flags & DRM_MODE_FLAG_INTERLACE) ? 2 : 0);
 645
 646         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, DISPLAY_START), 5);
 647         OUT_RING(evo, 0);
 648         OUT_RING(evo, (adjusted_mode->vtotal << 16) | adjusted_mode->htotal);
 649         OUT_RING(evo, (vsync_dur - 1) << 16 | (hsync_dur - 1));
 650         OUT_RING(evo, (vsync_start_to_end - 1) << 16 |
 651                         (hsync_start_to_end - 1));
 652         OUT_RING(evo, (vunk1 - 1) << 16 | (hunk1 - 1));
 653
 654         if (adjusted_mode->flags & DRM_MODE_FLAG_INTERLACE) {
 655                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, UNK0824), 1);
 656                 OUT_RING(evo, (vunk2b - 1) << 16 | (vunk2a - 1));
 657         } else {
 658                 OUT_RING(evo, 0);
 659                 OUT_RING(evo, 0);
 660         }
 661
 662         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, UNK082C), 1);
 663         OUT_RING(evo, 0);
 664
 665         /* This is the actual resolution of the mode. */
 666         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, REAL_RES), 1);
 667         OUT_RING(evo, (mode->vdisplay << 16) | mode->hdisplay);
 668         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, SCALE_CENTER_OFFSET), 1);
 669         OUT_RING(evo, NV50_EVO_CRTC_SCALE_CENTER_OFFSET_VAL(0, 0));
 670
 671         nv_crtc->set_dither(nv_crtc, nv_connector->use_dithering, false);
 672         nv_crtc->set_scale(nv_crtc, nv_connector->scaling_mode, false);
 673
 674         return nv50_crtc_do_mode_set_base(crtc, x, y, old_fb, false);
 675 }
 676
 677 static int
 678 nv50_crtc_mode_set_base(struct drm_crtc *crtc, int x, int y,
 679                         struct drm_framebuffer *old_fb)
 680 {
 681         return nv50_crtc_do_mode_set_base(crtc, x, y, old_fb, true);
 682 }
 683
 684 static const struct drm_crtc_helper_funcs nv50_crtc_helper_funcs = {
 685         .dpms = nv50_crtc_dpms,
 686         .prepare = nv50_crtc_prepare,
 687         .commit = nv50_crtc_commit,
 688         .mode_fixup = nv50_crtc_mode_fixup,
 689         .mode_set = nv50_crtc_mode_set,
 690         .mode_set_base = nv50_crtc_mode_set_base,
 691         .load_lut = nv50_crtc_lut_load,
 692 };
 693
 694 int
 695 nv50_crtc_create(struct drm_device *dev, int index)
 696 {
 697         struct nouveau_crtc *nv_crtc = NULL;
 698         int ret, i;
 699
 700         NV_DEBUG_KMS(dev, "\n");
 701
 702         nv_crtc = kzalloc(sizeof(*nv_crtc), GFP_KERNEL);
 703         if (!nv_crtc)
 704                 return -ENOMEM;
 705
 706         nv_crtc->mode = kzalloc(sizeof(*nv_crtc->mode), GFP_KERNEL);
 707         if (!nv_crtc->mode) {
 708                 kfree(nv_crtc);
 709                 return -ENOMEM;
 710         }
 711
 712         /* Default CLUT parameters, will be activated on the hw upon
 713          * first mode set.
 714          */
 715         for (i = 0; i < 256; i++) {
 716                 nv_crtc->lut.r[i] = i << 8;
 717                 nv_crtc->lut.g[i] = i << 8;
 718                 nv_crtc->lut.b[i] = i << 8;
 719         }
 720         nv_crtc->lut.depth = 0;
 721
 722         ret = nouveau_bo_new(dev, NULL, 4096, 0x100, TTM_PL_FLAG_VRAM,
 723                              0, 0x0000, false, true, &nv_crtc->lut.nvbo);
 724         if (!ret) {
 725                 ret = nouveau_bo_pin(nv_crtc->lut.nvbo, TTM_PL_FLAG_VRAM);
 726                 if (!ret)
 727                         ret = nouveau_bo_map(nv_crtc->lut.nvbo);
 728                 if (ret)
 729                         nouveau_bo_ref(NULL, &nv_crtc->lut.nvbo);
 730         }
 731
 732         if (ret) {
 733                 kfree(nv_crtc->mode);
 734                 kfree(nv_crtc);
 735                 return ret;
 736         }
 737
 738         nv_crtc->index = index;
 739
 740         /* set function pointers */
 741         nv_crtc->set_dither = nv50_crtc_set_dither;
 742         nv_crtc->set_scale = nv50_crtc_set_scale;
 743
 744         drm_crtc_init(dev, &nv_crtc->base, &nv50_crtc_funcs);
 745         drm_crtc_helper_add(&nv_crtc->base, &nv50_crtc_helper_funcs);
 746         drm_mode_crtc_set_gamma_size(&nv_crtc->base, 256);
 747
 748         ret = nouveau_bo_new(dev, NULL, 64*64*4, 0x100, TTM_PL_FLAG_VRAM,
 749                              0, 0x0000, false, true, &nv_crtc->cursor.nvbo);
 750         if (!ret) {
 751                 ret = nouveau_bo_pin(nv_crtc->cursor.nvbo, TTM_PL_FLAG_VRAM);
 752                 if (!ret)
 753                         ret = nouveau_bo_map(nv_crtc->cursor.nvbo);
 754                 if (ret)
 755                         nouveau_bo_ref(NULL, &nv_crtc->cursor.nvbo);
 756         }
 757
 758         nv50_cursor_init(nv_crtc);
 759         return 0;
 760 }