drivers/gpu/drm/i915/i915_drv.h

   1 /* i915_drv.h -- Private header for the I915 driver -*- linux-c -*-
   2  */
   3 /*
   4  *
   5  * Copyright 2003 Tungsten Graphics, Inc., Cedar Park, Texas.
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * The above copyright notice and this permission notice (including the
  17  * next paragraph) shall be included in all copies or substantial portions
  18  * of the Software.
  19  *
  20  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
  21  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  22  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT.
  23  * IN NO EVENT SHALL TUNGSTEN GRAPHICS AND/OR ITS SUPPLIERS BE LIABLE FOR
  24  * ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
  25  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
  26  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  27  *
  28  */
  29
  30 #ifndef _I915_DRV_H_
  31 #define _I915_DRV_H_
  32
  33 #include "i915_reg.h"
  34 #include "intel_bios.h"
  35 #include "intel_ringbuffer.h"
  36 #include <linux/io-mapping.h>
  37 #include <linux/i2c.h>
  38 #include <drm/intel-gtt.h>
  39
  40 /* General customization:
  41  */
  42
  43 #define DRIVER_AUTHOR           "Tungsten Graphics, Inc."
  44
  45 #define DRIVER_NAME             "i915"
  46 #define DRIVER_DESC             "Intel Graphics"
  47 #define DRIVER_DATE             "20080730"
  48
  49 enum pipe {
  50         PIPE_A = 0,
  51         PIPE_B,
  52 };
  53
  54 enum plane {
  55         PLANE_A = 0,
  56         PLANE_B,
  57 };
  58
  59 #define I915_NUM_PIPE   2
  60
  61 #define I915_GEM_GPU_DOMAINS    (~(I915_GEM_DOMAIN_CPU | I915_GEM_DOMAIN_GTT))
  62
  63 /* Interface history:
  64  *
  65  * 1.1: Original.
  66  * 1.2: Add Power Management
  67  * 1.3: Add vblank support
  68  * 1.4: Fix cmdbuffer path, add heap destroy
  69  * 1.5: Add vblank pipe configuration
  70  * 1.6: - New ioctl for scheduling buffer swaps on vertical blank
  71  *      - Support vertical blank on secondary display pipe
  72  */
  73 #define DRIVER_MAJOR            1
  74 #define DRIVER_MINOR            6
  75 #define DRIVER_PATCHLEVEL       0
  76
  77 #define WATCH_COHERENCY 0
  78 #define WATCH_EXEC      0
  79 #define WATCH_RELOC     0
  80 #define WATCH_LISTS     0
  81 #define WATCH_PWRITE    0
  82
  83 #define I915_GEM_PHYS_CURSOR_0 1
  84 #define I915_GEM_PHYS_CURSOR_1 2
  85 #define I915_GEM_PHYS_OVERLAY_REGS 3
  86 #define I915_MAX_PHYS_OBJECT (I915_GEM_PHYS_OVERLAY_REGS)
  87
  88 struct drm_i915_gem_phys_object {
  89         int id;
  90         struct page **page_list;
  91         drm_dma_handle_t *handle;
  92         struct drm_i915_gem_object *cur_obj;
  93 };
  94
  95 struct mem_block {
  96         struct mem_block *next;
  97         struct mem_block *prev;
  98         int start;
  99         int size;
 100         struct drm_file *file_priv; /* NULL: free, -1: heap, other: real files */
 101 };
 102
 103 struct opregion_header;
 104 struct opregion_acpi;
 105 struct opregion_swsci;
 106 struct opregion_asle;
 107
 108 struct intel_opregion {
 109         struct opregion_header *header;
 110         struct opregion_acpi *acpi;
 111         struct opregion_swsci *swsci;
 112         struct opregion_asle *asle;
 113         void *vbt;
 114 };
 115 #define OPREGION_SIZE            (8*1024)
 116
 117 struct intel_overlay;
 118 struct intel_overlay_error_state;
 119
 120 struct drm_i915_master_private {
 121         drm_local_map_t *sarea;
 122         struct _drm_i915_sarea *sarea_priv;
 123 };
 124 #define I915_FENCE_REG_NONE -1
 125
 126 struct drm_i915_fence_reg {
 127         struct list_head lru_list;
 128         struct drm_i915_gem_object *obj;
 129         uint32_t setup_seqno;
 130 };
 131
 132 struct sdvo_device_mapping {
 133         u8 initialized;
 134         u8 dvo_port;
 135         u8 slave_addr;
 136         u8 dvo_wiring;
 137         u8 i2c_pin;
 138         u8 i2c_speed;
 139         u8 ddc_pin;
 140 };
 141
 142 struct intel_display_error_state;
 143
 144 struct drm_i915_error_state {
 145         u32 eir;
 146         u32 pgtbl_er;
 147         u32 pipeastat;
 148         u32 pipebstat;
 149         u32 ipeir;
 150         u32 ipehr;
 151         u32 instdone;
 152         u32 acthd;
 153         u32 error; /* gen6+ */
 154         u32 bcs_acthd; /* gen6+ blt engine */
 155         u32 bcs_ipehr;
 156         u32 bcs_ipeir;
 157         u32 bcs_instdone;
 158         u32 bcs_seqno;
 159         u32 vcs_acthd; /* gen6+ bsd engine */
 160         u32 vcs_ipehr;
 161         u32 vcs_ipeir;
 162         u32 vcs_instdone;
 163         u32 vcs_seqno;
 164         u32 instpm;
 165         u32 instps;
 166         u32 instdone1;
 167         u32 seqno;
 168         u64 bbaddr;
 169         u64 fence[16];
 170         struct timeval time;
 171         struct drm_i915_error_object {
 172                 int page_count;
 173                 u32 gtt_offset;
 174                 u32 *pages[0];
 175         } *ringbuffer, *batchbuffer[2];
 176         struct drm_i915_error_buffer {
 177                 size_t size;
 178                 u32 name;
 179                 u32 seqno;
 180                 u32 gtt_offset;
 181                 u32 read_domains;
 182                 u32 write_domain;
 183                 u32 fence_reg;
 184                 s32 pinned:2;
 185                 u32 tiling:2;
 186                 u32 dirty:1;
 187                 u32 purgeable:1;
 188                 u32 ring:4;
 189         } *active_bo, *pinned_bo;
 190         u32 active_bo_count, pinned_bo_count;
 191         struct intel_overlay_error_state *overlay;
 192         struct intel_display_error_state *display;
 193 };
 194
 195 struct drm_i915_display_funcs {
 196         void (*dpms)(struct drm_crtc *crtc, int mode);
 197         bool (*fbc_enabled)(struct drm_device *dev);
 198         void (*enable_fbc)(struct drm_crtc *crtc, unsigned long interval);
 199         void (*disable_fbc)(struct drm_device *dev);
 200         int (*get_display_clock_speed)(struct drm_device *dev);
 201         int (*get_fifo_size)(struct drm_device *dev, int plane);
 202         void (*update_wm)(struct drm_device *dev, int planea_clock,
 203                           int planeb_clock, int sr_hdisplay, int sr_htotal,
 204                           int pixel_size);
 205         /* clock updates for mode set */
 206         /* cursor updates */
 207         /* render clock increase/decrease */
 208         /* display clock increase/decrease */
 209         /* pll clock increase/decrease */
 210         /* clock gating init */
 211 };
 212
 213 struct intel_device_info {
 214         u8 gen;
 215         u8 is_mobile : 1;
 216         u8 is_i85x : 1;
 217         u8 is_i915g : 1;
 218         u8 is_i945gm : 1;
 219         u8 is_g33 : 1;
 220         u8 need_gfx_hws : 1;
 221         u8 is_g4x : 1;
 222         u8 is_pineview : 1;
 223         u8 is_broadwater : 1;
 224         u8 is_crestline : 1;
 225         u8 has_fbc : 1;
 226         u8 has_pipe_cxsr : 1;
 227         u8 has_hotplug : 1;
 228         u8 cursor_needs_physical : 1;
 229         u8 has_overlay : 1;
 230         u8 overlay_needs_physical : 1;
 231         u8 supports_tv : 1;
 232         u8 has_bsd_ring : 1;
 233         u8 has_blt_ring : 1;
 234 };
 235
 236 enum no_fbc_reason {
 237         FBC_NO_OUTPUT, /* no outputs enabled to compress */
 238         FBC_STOLEN_TOO_SMALL, /* not enough space to hold compressed buffers */
 239         FBC_UNSUPPORTED_MODE, /* interlace or doublescanned mode */
 240         FBC_MODE_TOO_LARGE, /* mode too large for compression */
 241         FBC_BAD_PLANE, /* fbc not supported on plane */
 242         FBC_NOT_TILED, /* buffer not tiled */
 243         FBC_MULTIPLE_PIPES, /* more than one pipe active */
 244 };
 245
 246 enum intel_pch {
 247         PCH_IBX,        /* Ibexpeak PCH */
 248         PCH_CPT,        /* Cougarpoint PCH */
 249 };
 250
 251 #define QUIRK_PIPEA_FORCE (1<<0)
 252
 253 struct intel_fbdev;
 254
 255 typedef struct drm_i915_private {
 256         struct drm_device *dev;
 257
 258         const struct intel_device_info *info;
 259
 260         int has_gem;
 261         int relative_constants_mode;
 262
 263         void __iomem *regs;
 264
 265         struct intel_gmbus {
 266                 struct i2c_adapter adapter;
 267                 struct i2c_adapter *force_bit;
 268                 u32 reg0;
 269         } *gmbus;
 270
 271         struct pci_dev *bridge_dev;
 272         struct intel_ring_buffer ring[I915_NUM_RINGS];
 273         uint32_t next_seqno;
 274
 275         drm_dma_handle_t *status_page_dmah;
 276         dma_addr_t dma_status_page;
 277         uint32_t counter;
 278         drm_local_map_t hws_map;
 279         struct drm_i915_gem_object *pwrctx;
 280         struct drm_i915_gem_object *renderctx;
 281
 282         struct resource mch_res;
 283
 284         unsigned int cpp;
 285         int back_offset;
 286         int front_offset;
 287         int current_page;
 288         int page_flipping;
 289
 290         atomic_t irq_received;
 291         u32 trace_irq_seqno;
 292
 293         /* protects the irq masks */
 294         spinlock_t irq_lock;
 295         /** Cached value of IMR to avoid reads in updating the bitfield */
 296         u32 pipestat[2];
 297         u32 irq_mask;
 298         u32 gt_irq_mask;
 299         u32 pch_irq_mask;
 300
 301         u32 hotplug_supported_mask;
 302         struct work_struct hotplug_work;
 303
 304         int tex_lru_log_granularity;
 305         int allow_batchbuffer;
 306         struct mem_block *agp_heap;
 307         unsigned int sr01, adpa, ppcr, dvob, dvoc, lvds;
 308         int vblank_pipe;
 309         int num_pipe;
 310
 311         /* For hangcheck timer */
 312 #define DRM_I915_HANGCHECK_PERIOD 1500 /* in ms */
 313         struct timer_list hangcheck_timer;
 314         int hangcheck_count;
 315         uint32_t last_acthd;
 316         uint32_t last_instdone;
 317         uint32_t last_instdone1;
 318
 319         unsigned long cfb_size;
 320         unsigned long cfb_pitch;
 321         unsigned long cfb_offset;
 322         int cfb_fence;
 323         int cfb_plane;
 324         int cfb_y;
 325
 326         int irq_enabled;
 327
 328         struct intel_opregion opregion;
 329
 330         /* overlay */
 331         struct intel_overlay *overlay;
 332
 333         /* LVDS info */
 334         int backlight_level;  /* restore backlight to this value */
 335         bool backlight_enabled;
 336         struct drm_display_mode *panel_fixed_mode;
 337         struct drm_display_mode *lfp_lvds_vbt_mode; /* if any */
 338         struct drm_display_mode *sdvo_lvds_vbt_mode; /* if any */
 339
 340         /* Feature bits from the VBIOS */
 341         unsigned int int_tv_support:1;
 342         unsigned int lvds_dither:1;
 343         unsigned int lvds_vbt:1;
 344         unsigned int int_crt_support:1;
 345         unsigned int lvds_use_ssc:1;
 346         int lvds_ssc_freq;
 347         struct {
 348                 int rate;
 349                 int lanes;
 350                 int preemphasis;
 351                 int vswing;
 352
 353                 bool initialized;
 354                 bool support;
 355                 int bpp;
 356                 struct edp_power_seq pps;
 357         } edp;
 358         bool no_aux_handshake;
 359
 360         struct notifier_block lid_notifier;
 361
 362         int crt_ddc_pin;
 363         struct drm_i915_fence_reg fence_regs[16]; /* assume 965 */
 364         int fence_reg_start; /* 4 if userland hasn't ioctl'd us yet */
 365         int num_fence_regs; /* 8 on pre-965, 16 otherwise */
 366
 367         unsigned int fsb_freq, mem_freq, is_ddr3;
 368
 369         spinlock_t error_lock;
 370         struct drm_i915_error_state *first_error;
 371         struct work_struct error_work;
 372         struct completion error_completion;
 373         struct workqueue_struct *wq;
 374
 375         /* Display functions */
 376         struct drm_i915_display_funcs display;
 377
 378         /* PCH chipset type */
 379         enum intel_pch pch_type;
 380
 381         unsigned long quirks;
 382
 383         /* Register state */
 384         bool modeset_on_lid;
 385         u8 saveLBB;
 386         u32 saveDSPACNTR;
 387         u32 saveDSPBCNTR;
 388         u32 saveDSPARB;
 389         u32 saveHWS;
 390         u32 savePIPEACONF;
 391         u32 savePIPEBCONF;
 392         u32 savePIPEASRC;
 393         u32 savePIPEBSRC;
 394         u32 saveFPA0;
 395         u32 saveFPA1;
 396         u32 saveDPLL_A;
 397         u32 saveDPLL_A_MD;
 398         u32 saveHTOTAL_A;
 399         u32 saveHBLANK_A;
 400         u32 saveHSYNC_A;
 401         u32 saveVTOTAL_A;
 402         u32 saveVBLANK_A;
 403         u32 saveVSYNC_A;
 404         u32 saveBCLRPAT_A;
 405         u32 saveTRANSACONF;
 406         u32 saveTRANS_HTOTAL_A;
 407         u32 saveTRANS_HBLANK_A;
 408         u32 saveTRANS_HSYNC_A;
 409         u32 saveTRANS_VTOTAL_A;
 410         u32 saveTRANS_VBLANK_A;
 411         u32 saveTRANS_VSYNC_A;
 412         u32 savePIPEASTAT;
 413         u32 saveDSPASTRIDE;
 414         u32 saveDSPASIZE;
 415         u32 saveDSPAPOS;
 416         u32 saveDSPAADDR;
 417         u32 saveDSPASURF;
 418         u32 saveDSPATILEOFF;
 419         u32 savePFIT_PGM_RATIOS;
 420         u32 saveBLC_HIST_CTL;
 421         u32 saveBLC_PWM_CTL;
 422         u32 saveBLC_PWM_CTL2;
 423         u32 saveBLC_CPU_PWM_CTL;
 424         u32 saveBLC_CPU_PWM_CTL2;
 425         u32 saveFPB0;
 426         u32 saveFPB1;
 427         u32 saveDPLL_B;
 428         u32 saveDPLL_B_MD;
 429         u32 saveHTOTAL_B;
 430         u32 saveHBLANK_B;
 431         u32 saveHSYNC_B;
 432         u32 saveVTOTAL_B;
 433         u32 saveVBLANK_B;
 434         u32 saveVSYNC_B;
 435         u32 saveBCLRPAT_B;
 436         u32 saveTRANSBCONF;
 437         u32 saveTRANS_HTOTAL_B;
 438         u32 saveTRANS_HBLANK_B;
 439         u32 saveTRANS_HSYNC_B;
 440         u32 saveTRANS_VTOTAL_B;
 441         u32 saveTRANS_VBLANK_B;
 442         u32 saveTRANS_VSYNC_B;
 443         u32 savePIPEBSTAT;
 444         u32 saveDSPBSTRIDE;
 445         u32 saveDSPBSIZE;
 446         u32 saveDSPBPOS;
 447         u32 saveDSPBADDR;
 448         u32 saveDSPBSURF;
 449         u32 saveDSPBTILEOFF;
 450         u32 saveVGA0;
 451         u32 saveVGA1;
 452         u32 saveVGA_PD;
 453         u32 saveVGACNTRL;
 454         u32 saveADPA;
 455         u32 saveLVDS;
 456         u32 savePP_ON_DELAYS;
 457         u32 savePP_OFF_DELAYS;
 458         u32 saveDVOA;
 459         u32 saveDVOB;
 460         u32 saveDVOC;
 461         u32 savePP_ON;
 462         u32 savePP_OFF;
 463         u32 savePP_CONTROL;
 464         u32 savePP_DIVISOR;
 465         u32 savePFIT_CONTROL;
 466         u32 save_palette_a[256];
 467         u32 save_palette_b[256];
 468         u32 saveDPFC_CB_BASE;
 469         u32 saveFBC_CFB_BASE;
 470         u32 saveFBC_LL_BASE;
 471         u32 saveFBC_CONTROL;
 472         u32 saveFBC_CONTROL2;
 473         u32 saveIER;
 474         u32 saveIIR;
 475         u32 saveIMR;
 476         u32 saveDEIER;
 477         u32 saveDEIMR;
 478         u32 saveGTIER;
 479         u32 saveGTIMR;
 480         u32 saveFDI_RXA_IMR;
 481         u32 saveFDI_RXB_IMR;
 482         u32 saveCACHE_MODE_0;
 483         u32 saveMI_ARB_STATE;
 484         u32 saveSWF0[16];
 485         u32 saveSWF1[16];
 486         u32 saveSWF2[3];
 487         u8 saveMSR;
 488         u8 saveSR[8];
 489         u8 saveGR[25];
 490         u8 saveAR_INDEX;
 491         u8 saveAR[21];
 492         u8 saveDACMASK;
 493         u8 saveCR[37];
 494         uint64_t saveFENCE[16];
 495         u32 saveCURACNTR;
 496         u32 saveCURAPOS;
 497         u32 saveCURABASE;
 498         u32 saveCURBCNTR;
 499         u32 saveCURBPOS;
 500         u32 saveCURBBASE;
 501         u32 saveCURSIZE;
 502         u32 saveDP_B;
 503         u32 saveDP_C;
 504         u32 saveDP_D;
 505         u32 savePIPEA_GMCH_DATA_M;
 506         u32 savePIPEB_GMCH_DATA_M;
 507         u32 savePIPEA_GMCH_DATA_N;
 508         u32 savePIPEB_GMCH_DATA_N;
 509         u32 savePIPEA_DP_LINK_M;
 510         u32 savePIPEB_DP_LINK_M;
 511         u32 savePIPEA_DP_LINK_N;
 512         u32 savePIPEB_DP_LINK_N;
 513         u32 saveFDI_RXA_CTL;
 514         u32 saveFDI_TXA_CTL;
 515         u32 saveFDI_RXB_CTL;
 516         u32 saveFDI_TXB_CTL;
 517         u32 savePFA_CTL_1;
 518         u32 savePFB_CTL_1;
 519         u32 savePFA_WIN_SZ;
 520         u32 savePFB_WIN_SZ;
 521         u32 savePFA_WIN_POS;
 522         u32 savePFB_WIN_POS;
 523         u32 savePCH_DREF_CONTROL;
 524         u32 saveDISP_ARB_CTL;
 525         u32 savePIPEA_DATA_M1;
 526         u32 savePIPEA_DATA_N1;
 527         u32 savePIPEA_LINK_M1;
 528         u32 savePIPEA_LINK_N1;
 529         u32 savePIPEB_DATA_M1;
 530         u32 savePIPEB_DATA_N1;
 531         u32 savePIPEB_LINK_M1;
 532         u32 savePIPEB_LINK_N1;
 533         u32 saveMCHBAR_RENDER_STANDBY;
 534
 535         struct {
 536                 /** Bridge to intel-gtt-ko */
 537                 const struct intel_gtt *gtt;
 538                 /** Memory allocator for GTT stolen memory */
 539                 struct drm_mm stolen;
 540                 /** Memory allocator for GTT */
 541                 struct drm_mm gtt_space;
 542                 /** List of all objects in gtt_space. Used to restore gtt
 543                  * mappings on resume */
 544                 struct list_head gtt_list;
 545                 /** End of mappable part of GTT */
 546                 unsigned long gtt_mappable_end;
 547
 548                 struct io_mapping *gtt_mapping;
 549                 int gtt_mtrr;
 550
 551                 struct shrinker inactive_shrinker;
 552
 553                 /**
 554                  * List of objects currently involved in rendering.
 555                  *
 556                  * Includes buffers having the contents of their GPU caches
 557                  * flushed, not necessarily primitives.  last_rendering_seqno
 558                  * represents when the rendering involved will be completed.
 559                  *
 560                  * A reference is held on the buffer while on this list.
 561                  */
 562                 struct list_head active_list;
 563
 564                 /**
 565                  * List of objects which are not in the ringbuffer but which
 566                  * still have a write_domain which needs to be flushed before
 567                  * unbinding.
 568                  *
 569                  * last_rendering_seqno is 0 while an object is in this list.
 570                  *
 571                  * A reference is held on the buffer while on this list.
 572                  */
 573                 struct list_head flushing_list;
 574
 575                 /**
 576                  * LRU list of objects which are not in the ringbuffer and
 577                  * are ready to unbind, but are still in the GTT.
 578                  *
 579                  * last_rendering_seqno is 0 while an object is in this list.
 580                  *
 581                  * A reference is not held on the buffer while on this list,
 582                  * as merely being GTT-bound shouldn't prevent its being
 583                  * freed, and we'll pull it off the list in the free path.
 584                  */
 585                 struct list_head inactive_list;
 586
 587                 /**
 588                  * LRU list of objects which are not in the ringbuffer but
 589                  * are still pinned in the GTT.
 590                  */
 591                 struct list_head pinned_list;
 592
 593                 /** LRU list of objects with fence regs on them. */
 594                 struct list_head fence_list;
 595
 596                 /**
 597                  * List of objects currently pending being freed.
 598                  *
 599                  * These objects are no longer in use, but due to a signal
 600                  * we were prevented from freeing them at the appointed time.
 601                  */
 602                 struct list_head deferred_free_list;
 603
 604                 /**
 605                  * We leave the user IRQ off as much as possible,
 606                  * but this means that requests will finish and never
 607                  * be retired once the system goes idle. Set a timer to
 608                  * fire periodically while the ring is running. When it
 609                  * fires, go retire requests.
 610                  */
 611                 struct delayed_work retire_work;
 612
 613                 /**
 614                  * Flag if the X Server, and thus DRM, is not currently in
 615                  * control of the device.
 616                  *
 617                  * This is set between LeaveVT and EnterVT.  It needs to be
 618                  * replaced with a semaphore.  It also needs to be
 619                  * transitioned away from for kernel modesetting.
 620                  */
 621                 int suspended;
 622
 623                 /**
 624                  * Flag if the hardware appears to be wedged.
 625                  *
 626                  * This is set when attempts to idle the device timeout.
 627                  * It prevents command submission from occuring and makes
 628                  * every pending request fail
 629                  */
 630                 atomic_t wedged;
 631
 632                 /** Bit 6 swizzling required for X tiling */
 633                 uint32_t bit_6_swizzle_x;
 634                 /** Bit 6 swizzling required for Y tiling */
 635                 uint32_t bit_6_swizzle_y;
 636
 637                 /* storage for physical objects */
 638                 struct drm_i915_gem_phys_object *phys_objs[I915_MAX_PHYS_OBJECT];
 639
 640                 /* accounting, useful for userland debugging */
 641                 size_t gtt_total;
 642                 size_t mappable_gtt_total;
 643                 size_t object_memory;
 644                 u32 object_count;
 645         } mm;
 646         struct sdvo_device_mapping sdvo_mappings[2];
 647         /* indicate whether the LVDS_BORDER should be enabled or not */
 648         unsigned int lvds_border_bits;
 649         /* Panel fitter placement and size for Ironlake+ */
 650         u32 pch_pf_pos, pch_pf_size;
 651
 652         struct drm_crtc *plane_to_crtc_mapping[2];
 653         struct drm_crtc *pipe_to_crtc_mapping[2];
 654         wait_queue_head_t pending_flip_queue;
 655         bool flip_pending_is_done;
 656
 657         /* Reclocking support */
 658         bool render_reclock_avail;
 659         bool lvds_downclock_avail;
 660         /* indicates the reduced downclock for LVDS*/
 661         int lvds_downclock;
 662         struct work_struct idle_work;
 663         struct timer_list idle_timer;
 664         bool busy;
 665         u16 orig_clock;
 666         int child_dev_num;
 667         struct child_device_config *child_dev;
 668         struct drm_connector *int_lvds_connector;
 669
 670         bool mchbar_need_disable;
 671
 672         u8 cur_delay;
 673         u8 min_delay;
 674         u8 max_delay;
 675         u8 fmax;
 676         u8 fstart;
 677
 678         u64 last_count1;
 679         unsigned long last_time1;
 680         u64 last_count2;
 681         struct timespec last_time2;
 682         unsigned long gfx_power;
 683         int c_m;
 684         int r_t;
 685         u8 corr;
 686         spinlock_t *mchdev_lock;
 687
 688         enum no_fbc_reason no_fbc_reason;
 689
 690         struct drm_mm_node *compressed_fb;
 691         struct drm_mm_node *compressed_llb;
 692
 693         unsigned long last_gpu_reset;
 694
 695         /* list of fbdev register on this device */
 696         struct intel_fbdev *fbdev;
 697 } drm_i915_private_t;
 698
 699 struct drm_i915_gem_object {
 700         struct drm_gem_object base;
 701
 702         /** Current space allocated to this object in the GTT, if any. */
 703         struct drm_mm_node *gtt_space;
 704         struct list_head gtt_list;
 705
 706         /** This object's place on the active/flushing/inactive lists */
 707         struct list_head ring_list;
 708         struct list_head mm_list;
 709         /** This object's place on GPU write list */
 710         struct list_head gpu_write_list;
 711         /** This object's place in the batchbuffer or on the eviction list */
 712         struct list_head exec_list;
 713
 714         /**
 715          * This is set if the object is on the active or flushing lists
 716          * (has pending rendering), and is not set if it's on inactive (ready
 717          * to be unbound).
 718          */
 719         unsigned int active : 1;
 720
 721         /**
 722          * This is set if the object has been written to since last bound
 723          * to the GTT
 724          */
 725         unsigned int dirty : 1;
 726
 727         /**
 728          * This is set if the object has been written to since the last
 729          * GPU flush.
 730          */
 731         unsigned int pending_gpu_write : 1;
 732
 733         /**
 734          * Fence register bits (if any) for this object.  Will be set
 735          * as needed when mapped into the GTT.
 736          * Protected by dev->struct_mutex.
 737          *
 738          * Size: 4 bits for 16 fences + sign (for FENCE_REG_NONE)
 739          */
 740         signed int fence_reg : 5;
 741
 742         /**
 743          * Advice: are the backing pages purgeable?
 744          */
 745         unsigned int madv : 2;
 746
 747         /**
 748          * Current tiling mode for the object.
 749          */
 750         unsigned int tiling_mode : 2;
 751         unsigned int tiling_changed : 1;
 752
 753         /** How many users have pinned this object in GTT space. The following
 754          * users can each hold at most one reference: pwrite/pread, pin_ioctl
 755          * (via user_pin_count), execbuffer (objects are not allowed multiple
 756          * times for the same batchbuffer), and the framebuffer code. When
 757          * switching/pageflipping, the framebuffer code has at most two buffers
 758          * pinned per crtc.
 759          *
 760          * In the worst case this is 1 + 1 + 1 + 2*2 = 7. That would fit into 3
 761          * bits with absolutely no headroom. So use 4 bits. */
 762         unsigned int pin_count : 4;
 763 #define DRM_I915_GEM_OBJECT_MAX_PIN_COUNT 0xf
 764
 765         /**
 766          * Is the object at the current location in the gtt mappable and
 767          * fenceable? Used to avoid costly recalculations.
 768          */
 769         unsigned int map_and_fenceable : 1;
 770
 771         /**
 772          * Whether the current gtt mapping needs to be mappable (and isn't just
 773          * mappable by accident). Track pin and fault separate for a more
 774          * accurate mappable working set.
 775          */
 776         unsigned int fault_mappable : 1;
 777         unsigned int pin_mappable : 1;
 778
 779         /*
 780          * Is the GPU currently using a fence to access this buffer,
 781          */
 782         unsigned int pending_fenced_gpu_access:1;
 783         unsigned int fenced_gpu_access:1;
 784
 785         struct page **pages;
 786
 787         /**
 788          * DMAR support
 789          */
 790         struct scatterlist *sg_list;
 791         int num_sg;
 792
 793         /**
 794          * Used for performing relocations during execbuffer insertion.
 795          */
 796         struct hlist_node exec_node;
 797         unsigned long exec_handle;
 798
 799         /**
 800          * Current offset of the object in GTT space.
 801          *
 802          * This is the same as gtt_space->start
 803          */
 804         uint32_t gtt_offset;
 805
 806         /** Breadcrumb of last rendering to the buffer. */
 807         uint32_t last_rendering_seqno;
 808         struct intel_ring_buffer *ring;
 809
 810         /** Breadcrumb of last fenced GPU access to the buffer. */
 811         uint32_t last_fenced_seqno;
 812         struct intel_ring_buffer *last_fenced_ring;
 813
 814         /** Current tiling stride for the object, if it's tiled. */
 815         uint32_t stride;
 816
 817         /** Record of address bit 17 of each page at last unbind. */
 818         unsigned long *bit_17;
 819
 820         /** AGP mapping type (AGP_USER_MEMORY or AGP_USER_CACHED_MEMORY */
 821         uint32_t agp_type;
 822
 823         /**
 824          * If present, while GEM_DOMAIN_CPU is in the read domain this array
 825          * flags which individual pages are valid.
 826          */
 827         uint8_t *page_cpu_valid;
 828
 829         /** User space pin count and filp owning the pin */
 830         uint32_t user_pin_count;
 831         struct drm_file *pin_filp;
 832
 833         /** for phy allocated objects */
 834         struct drm_i915_gem_phys_object *phys_obj;
 835
 836         /**
 837          * Number of crtcs where this object is currently the fb, but
 838          * will be page flipped away on the next vblank.  When it
 839          * reaches 0, dev_priv->pending_flip_queue will be woken up.
 840          */
 841         atomic_t pending_flip;
 842 };
 843
 844 #define to_intel_bo(x) container_of(x, struct drm_i915_gem_object, base)
 845
 846 /**
 847  * Request queue structure.
 848  *
 849  * The request queue allows us to note sequence numbers that have been emitted
 850  * and may be associated with active buffers to be retired.
 851  *
 852  * By keeping this list, we can avoid having to do questionable
 853  * sequence-number comparisons on buffer last_rendering_seqnos, and associate
 854  * an emission time with seqnos for tracking how far ahead of the GPU we are.
 855  */
 856 struct drm_i915_gem_request {
 857         /** On Which ring this request was generated */
 858         struct intel_ring_buffer *ring;
 859
 860         /** GEM sequence number associated with this request. */
 861         uint32_t seqno;
 862
 863         /** Time at which this request was emitted, in jiffies. */
 864         unsigned long emitted_jiffies;
 865
 866         /** global list entry for this request */
 867         struct list_head list;
 868
 869         struct drm_i915_file_private *file_priv;
 870         /** file_priv list entry for this request */
 871         struct list_head client_list;
 872 };
 873
 874 struct drm_i915_file_private {
 875         struct {
 876                 struct spinlock lock;
 877                 struct list_head request_list;
 878         } mm;
 879 };
 880
 881 enum intel_chip_family {
 882         CHIP_I8XX = 0x01,
 883         CHIP_I9XX = 0x02,
 884         CHIP_I915 = 0x04,
 885         CHIP_I965 = 0x08,
 886 };
 887
 888 #define INTEL_INFO(dev) (((struct drm_i915_private *) (dev)->dev_private)->info)
 889
 890 #define IS_I830(dev)            ((dev)->pci_device == 0x3577)
 891 #define IS_845G(dev)            ((dev)->pci_device == 0x2562)
 892 #define IS_I85X(dev)            (INTEL_INFO(dev)->is_i85x)
 893 #define IS_I865G(dev)           ((dev)->pci_device == 0x2572)
 894 #define IS_I915G(dev)           (INTEL_INFO(dev)->is_i915g)
 895 #define IS_I915GM(dev)          ((dev)->pci_device == 0x2592)
 896 #define IS_I945G(dev)           ((dev)->pci_device == 0x2772)
 897 #define IS_I945GM(dev)          (INTEL_INFO(dev)->is_i945gm)
 898 #define IS_BROADWATER(dev)      (INTEL_INFO(dev)->is_broadwater)
 899 #define IS_CRESTLINE(dev)       (INTEL_INFO(dev)->is_crestline)
 900 #define IS_GM45(dev)            ((dev)->pci_device == 0x2A42)
 901 #define IS_G4X(dev)             (INTEL_INFO(dev)->is_g4x)
 902 #define IS_PINEVIEW_G(dev)      ((dev)->pci_device == 0xa001)
 903 #define IS_PINEVIEW_M(dev)      ((dev)->pci_device == 0xa011)
 904 #define IS_PINEVIEW(dev)        (INTEL_INFO(dev)->is_pineview)
 905 #define IS_G33(dev)             (INTEL_INFO(dev)->is_g33)
 906 #define IS_IRONLAKE_D(dev)      ((dev)->pci_device == 0x0042)
 907 #define IS_IRONLAKE_M(dev)      ((dev)->pci_device == 0x0046)
 908 #define IS_MOBILE(dev)          (INTEL_INFO(dev)->is_mobile)
 909
 910 #define IS_GEN2(dev)    (INTEL_INFO(dev)->gen == 2)
 911 #define IS_GEN3(dev)    (INTEL_INFO(dev)->gen == 3)
 912 #define IS_GEN4(dev)    (INTEL_INFO(dev)->gen == 4)
 913 #define IS_GEN5(dev)    (INTEL_INFO(dev)->gen == 5)
 914 #define IS_GEN6(dev)    (INTEL_INFO(dev)->gen == 6)
 915
 916 #define HAS_BSD(dev)            (INTEL_INFO(dev)->has_bsd_ring)
 917 #define HAS_BLT(dev)            (INTEL_INFO(dev)->has_blt_ring)
 918 #define I915_NEED_GFX_HWS(dev)  (INTEL_INFO(dev)->need_gfx_hws)
 919
 920 #define HAS_OVERLAY(dev)                (INTEL_INFO(dev)->has_overlay)
 921 #define OVERLAY_NEEDS_PHYSICAL(dev)     (INTEL_INFO(dev)->overlay_needs_physical)
 922
 923 /* With the 945 and later, Y tiling got adjusted so that it was 32 128-byte
 924  * rows, which changed the alignment requirements and fence programming.
 925  */
 926 #define HAS_128_BYTE_Y_TILING(dev) (!IS_GEN2(dev) && !(IS_I915G(dev) || \
 927                                                       IS_I915GM(dev)))
 928 #define SUPPORTS_DIGITAL_OUTPUTS(dev)   (!IS_GEN2(dev) && !IS_PINEVIEW(dev))
 929 #define SUPPORTS_INTEGRATED_HDMI(dev)   (IS_G4X(dev) || IS_GEN5(dev))
 930 #define SUPPORTS_INTEGRATED_DP(dev)     (IS_G4X(dev) || IS_GEN5(dev))
 931 #define SUPPORTS_EDP(dev)               (IS_IRONLAKE_M(dev))
 932 #define SUPPORTS_TV(dev)                (INTEL_INFO(dev)->supports_tv)
 933 #define I915_HAS_HOTPLUG(dev)            (INTEL_INFO(dev)->has_hotplug)
 934 /* dsparb controlled by hw only */
 935 #define DSPARB_HWCONTROL(dev) (IS_G4X(dev) || IS_IRONLAKE(dev))
 936
 937 #define HAS_FW_BLC(dev) (INTEL_INFO(dev)->gen > 2)
 938 #define HAS_PIPE_CXSR(dev) (INTEL_INFO(dev)->has_pipe_cxsr)
 939 #define I915_HAS_FBC(dev) (INTEL_INFO(dev)->has_fbc)
 940
 941 #define HAS_PCH_SPLIT(dev) (IS_GEN5(dev) || IS_GEN6(dev))
 942 #define HAS_PIPE_CONTROL(dev) (IS_GEN5(dev) || IS_GEN6(dev))
 943
 944 #define INTEL_PCH_TYPE(dev) (((struct drm_i915_private *)(dev)->dev_private)->pch_type)
 945 #define HAS_PCH_CPT(dev) (INTEL_PCH_TYPE(dev) == PCH_CPT)
 946 #define HAS_PCH_IBX(dev) (INTEL_PCH_TYPE(dev) == PCH_IBX)
 947
 948 #include "i915_trace.h"
 949
 950 extern struct drm_ioctl_desc i915_ioctls[];
 951 extern int i915_max_ioctl;
 952 extern unsigned int i915_fbpercrtc;
 953 extern unsigned int i915_powersave;
 954 extern unsigned int i915_lvds_downclock;
 955
 956 extern int i915_suspend(struct drm_device *dev, pm_message_t state);
 957 extern int i915_resume(struct drm_device *dev);
 958 extern void i915_save_display(struct drm_device *dev);
 959 extern void i915_restore_display(struct drm_device *dev);
 960 extern int i915_master_create(struct drm_device *dev, struct drm_master *master);
 961 extern void i915_master_destroy(struct drm_device *dev, struct drm_master *master);
 962
 963                                 /* i915_dma.c */
 964 extern void i915_kernel_lost_context(struct drm_device * dev);
 965 extern int i915_driver_load(struct drm_device *, unsigned long flags);
 966 extern int i915_driver_unload(struct drm_device *);
 967 extern int i915_driver_open(struct drm_device *dev, struct drm_file *file_priv);
 968 extern void i915_driver_lastclose(struct drm_device * dev);
 969 extern void i915_driver_preclose(struct drm_device *dev,
 970                                  struct drm_file *file_priv);
 971 extern void i915_driver_postclose(struct drm_device *dev,
 972                                   struct drm_file *file_priv);
 973 extern int i915_driver_device_is_agp(struct drm_device * dev);
 974 extern long i915_compat_ioctl(struct file *filp, unsigned int cmd,
 975                               unsigned long arg);
 976 extern int i915_emit_box(struct drm_device *dev,
 977                          struct drm_clip_rect *box,
 978                          int DR1, int DR4);
 979 extern int i915_reset(struct drm_device *dev, u8 flags);
 980 extern unsigned long i915_chipset_val(struct drm_i915_private *dev_priv);
 981 extern unsigned long i915_mch_val(struct drm_i915_private *dev_priv);
 982 extern unsigned long i915_gfx_val(struct drm_i915_private *dev_priv);
 983 extern void i915_update_gfx_val(struct drm_i915_private *dev_priv);
 984
 985
 986 /* i915_irq.c */
 987 void i915_hangcheck_elapsed(unsigned long data);
 988 void i915_handle_error(struct drm_device *dev, bool wedged);
 989 extern int i915_irq_emit(struct drm_device *dev, void *data,
 990                          struct drm_file *file_priv);
 991 extern int i915_irq_wait(struct drm_device *dev, void *data,
 992                          struct drm_file *file_priv);
 993 void i915_trace_irq_get(struct drm_device *dev, u32 seqno);
 994 extern void i915_enable_interrupt (struct drm_device *dev);
 995
 996 extern irqreturn_t i915_driver_irq_handler(DRM_IRQ_ARGS);
 997 extern void i915_driver_irq_preinstall(struct drm_device * dev);
 998 extern int i915_driver_irq_postinstall(struct drm_device *dev);
 999 extern void i915_driver_irq_uninstall(struct drm_device * dev);
1000 extern int i915_vblank_pipe_set(struct drm_device *dev, void *data,
1001                                 struct drm_file *file_priv);
1002 extern int i915_vblank_pipe_get(struct drm_device *dev, void *data,
1003                                 struct drm_file *file_priv);
1004 extern int i915_enable_vblank(struct drm_device *dev, int crtc);
1005 extern void i915_disable_vblank(struct drm_device *dev, int crtc);
1006 extern u32 i915_get_vblank_counter(struct drm_device *dev, int crtc);
1007 extern u32 gm45_get_vblank_counter(struct drm_device *dev, int crtc);
1008 extern int i915_vblank_swap(struct drm_device *dev, void *data,
1009                             struct drm_file *file_priv);
1010 extern void i915_enable_irq(drm_i915_private_t *dev_priv, u32 mask);
1011 extern void i915_disable_irq(drm_i915_private_t *dev_priv, u32 mask);
1012 extern void ironlake_enable_graphics_irq(drm_i915_private_t *dev_priv,
1013                 u32 mask);
1014 extern void ironlake_disable_graphics_irq(drm_i915_private_t *dev_priv,
1015                 u32 mask);
1016
1017 void
1018 i915_enable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
1019
1020 void
1021 i915_disable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
1022
1023 void intel_enable_asle (struct drm_device *dev);
1024 int i915_get_vblank_timestamp(struct drm_device *dev, int crtc,
1025                               int *max_error,
1026                               struct timeval *vblank_time,
1027                               unsigned flags);
1028
1029 int i915_get_crtc_scanoutpos(struct drm_device *dev, int pipe,
1030                              int *vpos, int *hpos);
1031
1032 #ifdef CONFIG_DEBUG_FS
1033 extern void i915_destroy_error_state(struct drm_device *dev);
1034 #else
1035 #define i915_destroy_error_state(x)
1036 #endif
1037
1038
1039 /* i915_mem.c */
1040 extern int i915_mem_alloc(struct drm_device *dev, void *data,
1041                           struct drm_file *file_priv);
1042 extern int i915_mem_free(struct drm_device *dev, void *data,
1043                          struct drm_file *file_priv);
1044 extern int i915_mem_init_heap(struct drm_device *dev, void *data,
1045                               struct drm_file *file_priv);
1046 extern int i915_mem_destroy_heap(struct drm_device *dev, void *data,
1047                                  struct drm_file *file_priv);
1048 extern void i915_mem_takedown(struct mem_block **heap);
1049 extern void i915_mem_release(struct drm_device * dev,
1050                              struct drm_file *file_priv, struct mem_block *heap);
1051 /* i915_gem.c */
1052 int i915_gem_check_is_wedged(struct drm_device *dev);
1053 int i915_gem_init_ioctl(struct drm_device *dev, void *data,
1054                         struct drm_file *file_priv);
1055 int i915_gem_create_ioctl(struct drm_device *dev, void *data,
1056                           struct drm_file *file_priv);
1057 int i915_gem_pread_ioctl(struct drm_device *dev, void *data,
1058                          struct drm_file *file_priv);
1059 int i915_gem_pwrite_ioctl(struct drm_device *dev, void *data,
1060                           struct drm_file *file_priv);
1061 int i915_gem_mmap_ioctl(struct drm_device *dev, void *data,
1062                         struct drm_file *file_priv);
1063 int i915_gem_mmap_gtt_ioctl(struct drm_device *dev, void *data,
1064                         struct drm_file *file_priv);
1065 int i915_gem_set_domain_ioctl(struct drm_device *dev, void *data,
1066                               struct drm_file *file_priv);
1067 int i915_gem_sw_finish_ioctl(struct drm_device *dev, void *data,
1068                              struct drm_file *file_priv);
1069 int i915_gem_execbuffer(struct drm_device *dev, void *data,
1070                         struct drm_file *file_priv);
1071 int i915_gem_execbuffer2(struct drm_device *dev, void *data,
1072                          struct drm_file *file_priv);
1073 int i915_gem_pin_ioctl(struct drm_device *dev, void *data,
1074                        struct drm_file *file_priv);
1075 int i915_gem_unpin_ioctl(struct drm_device *dev, void *data,
1076                          struct drm_file *file_priv);
1077 int i915_gem_busy_ioctl(struct drm_device *dev, void *data,
1078                         struct drm_file *file_priv);
1079 int i915_gem_throttle_ioctl(struct drm_device *dev, void *data,
1080                             struct drm_file *file_priv);
1081 int i915_gem_madvise_ioctl(struct drm_device *dev, void *data,
1082                            struct drm_file *file_priv);
1083 int i915_gem_entervt_ioctl(struct drm_device *dev, void *data,
1084                            struct drm_file *file_priv);
1085 int i915_gem_leavevt_ioctl(struct drm_device *dev, void *data,
1086                            struct drm_file *file_priv);
1087 int i915_gem_set_tiling(struct drm_device *dev, void *data,
1088                         struct drm_file *file_priv);
1089 int i915_gem_get_tiling(struct drm_device *dev, void *data,
1090                         struct drm_file *file_priv);
1091 int i915_gem_get_aperture_ioctl(struct drm_device *dev, void *data,
1092                                 struct drm_file *file_priv);
1093 void i915_gem_load(struct drm_device *dev);
1094 int i915_gem_init_object(struct drm_gem_object *obj);
1095 void i915_gem_flush_ring(struct drm_device *dev,
1096                          struct intel_ring_buffer *ring,
1097                          uint32_t invalidate_domains,
1098                          uint32_t flush_domains);
1099 struct drm_i915_gem_object *i915_gem_alloc_object(struct drm_device *dev,
1100                                                   size_t size);
1101 void i915_gem_free_object(struct drm_gem_object *obj);
1102 int __must_check i915_gem_object_pin(struct drm_i915_gem_object *obj,
1103                                      uint32_t alignment,
1104                                      bool map_and_fenceable);
1105 void i915_gem_object_unpin(struct drm_i915_gem_object *obj);
1106 int __must_check i915_gem_object_unbind(struct drm_i915_gem_object *obj);
1107 void i915_gem_release_mmap(struct drm_i915_gem_object *obj);
1108 void i915_gem_lastclose(struct drm_device *dev);
1109
1110 int __must_check i915_mutex_lock_interruptible(struct drm_device *dev);
1111 int __must_check i915_gem_object_wait_rendering(struct drm_i915_gem_object *obj,
1112                                                 bool interruptible);
1113 void i915_gem_object_move_to_active(struct drm_i915_gem_object *obj,
1114                                     struct intel_ring_buffer *ring,
1115                                     u32 seqno);
1116
1117 /**
1118  * Returns true if seq1 is later than seq2.
1119  */
1120 static inline bool
1121 i915_seqno_passed(uint32_t seq1, uint32_t seq2)
1122 {
1123         return (int32_t)(seq1 - seq2) >= 0;
1124 }
1125
1126 static inline u32
1127 i915_gem_next_request_seqno(struct drm_device *dev,
1128                             struct intel_ring_buffer *ring)
1129 {
1130         drm_i915_private_t *dev_priv = dev->dev_private;
1131         return ring->outstanding_lazy_request = dev_priv->next_seqno;
1132 }
1133
1134 int __must_check i915_gem_object_get_fence(struct drm_i915_gem_object *obj,
1135                                            struct intel_ring_buffer *pipelined,
1136                                            bool interruptible);
1137 int __must_check i915_gem_object_put_fence(struct drm_i915_gem_object *obj);
1138
1139 void i915_gem_retire_requests(struct drm_device *dev);
1140 void i915_gem_reset(struct drm_device *dev);
1141 void i915_gem_clflush_object(struct drm_i915_gem_object *obj);
1142 int __must_check i915_gem_object_set_domain(struct drm_i915_gem_object *obj,
1143                                             uint32_t read_domains,
1144                                             uint32_t write_domain);
1145 int __must_check i915_gem_object_flush_gpu(struct drm_i915_gem_object *obj,
1146                                            bool interruptible);
1147 int __must_check i915_gem_init_ringbuffer(struct drm_device *dev);
1148 void i915_gem_cleanup_ringbuffer(struct drm_device *dev);
1149 void i915_gem_do_init(struct drm_device *dev,
1150                       unsigned long start,
1151                       unsigned long mappable_end,
1152                       unsigned long end);
1153 int __must_check i915_gpu_idle(struct drm_device *dev);
1154 int __must_check i915_gem_idle(struct drm_device *dev);
1155 int __must_check i915_add_request(struct drm_device *dev,
1156                                   struct drm_file *file_priv,
1157                                   struct drm_i915_gem_request *request,
1158                                   struct intel_ring_buffer *ring);
1159 int __must_check i915_do_wait_request(struct drm_device *dev,
1160                                       uint32_t seqno,
1161                                       bool interruptible,
1162                                       struct intel_ring_buffer *ring);
1163 int i915_gem_fault(struct vm_area_struct *vma, struct vm_fault *vmf);
1164 int __must_check
1165 i915_gem_object_set_to_gtt_domain(struct drm_i915_gem_object *obj,
1166                                   bool write);
1167 int __must_check
1168 i915_gem_object_set_to_display_plane(struct drm_i915_gem_object *obj,
1169                                      struct intel_ring_buffer *pipelined);
1170 int i915_gem_attach_phys_object(struct drm_device *dev,
1171                                 struct drm_i915_gem_object *obj,
1172                                 int id,
1173                                 int align);
1174 void i915_gem_detach_phys_object(struct drm_device *dev,
1175                                  struct drm_i915_gem_object *obj);
1176 void i915_gem_free_all_phys_object(struct drm_device *dev);
1177 void i915_gem_release(struct drm_device *dev, struct drm_file *file);
1178
1179 /* i915_gem_gtt.c */
1180 void i915_gem_restore_gtt_mappings(struct drm_device *dev);
1181 int __must_check i915_gem_gtt_bind_object(struct drm_i915_gem_object *obj);
1182 void i915_gem_gtt_unbind_object(struct drm_i915_gem_object *obj);
1183
1184 /* i915_gem_evict.c */
1185 int __must_check i915_gem_evict_something(struct drm_device *dev, int min_size,
1186                                           unsigned alignment, bool mappable);
1187 int __must_check i915_gem_evict_everything(struct drm_device *dev,
1188                                            bool purgeable_only);
1189 int __must_check i915_gem_evict_inactive(struct drm_device *dev,
1190                                          bool purgeable_only);
1191
1192 /* i915_gem_tiling.c */
1193 void i915_gem_detect_bit_6_swizzle(struct drm_device *dev);
1194 void i915_gem_object_do_bit_17_swizzle(struct drm_i915_gem_object *obj);
1195 void i915_gem_object_save_bit_17_swizzle(struct drm_i915_gem_object *obj);
1196
1197 /* i915_gem_debug.c */
1198 void i915_gem_dump_object(struct drm_i915_gem_object *obj, int len,
1199                           const char *where, uint32_t mark);
1200 #if WATCH_LISTS
1201 int i915_verify_lists(struct drm_device *dev);
1202 #else
1203 #define i915_verify_lists(dev) 0
1204 #endif
1205 void i915_gem_object_check_coherency(struct drm_i915_gem_object *obj,
1206                                      int handle);
1207 void i915_gem_dump_object(struct drm_i915_gem_object *obj, int len,
1208                           const char *where, uint32_t mark);
1209
1210 /* i915_debugfs.c */
1211 int i915_debugfs_init(struct drm_minor *minor);
1212 void i915_debugfs_cleanup(struct drm_minor *minor);
1213
1214 /* i915_suspend.c */
1215 extern int i915_save_state(struct drm_device *dev);
1216 extern int i915_restore_state(struct drm_device *dev);
1217
1218 /* i915_suspend.c */
1219 extern int i915_save_state(struct drm_device *dev);
1220 extern int i915_restore_state(struct drm_device *dev);
1221
1222 /* intel_i2c.c */
1223 extern int intel_setup_gmbus(struct drm_device *dev);
1224 extern void intel_teardown_gmbus(struct drm_device *dev);
1225 extern void intel_gmbus_set_speed(struct i2c_adapter *adapter, int speed);
1226 extern void intel_gmbus_force_bit(struct i2c_adapter *adapter, bool force_bit);
1227 extern inline bool intel_gmbus_is_forced_bit(struct i2c_adapter *adapter)
1228 {
1229         return container_of(adapter, struct intel_gmbus, adapter)->force_bit;
1230 }
1231 extern void intel_i2c_reset(struct drm_device *dev);
1232
1233 /* intel_opregion.c */
1234 extern int intel_opregion_setup(struct drm_device *dev);
1235 #ifdef CONFIG_ACPI
1236 extern void intel_opregion_init(struct drm_device *dev);
1237 extern void intel_opregion_fini(struct drm_device *dev);
1238 extern void intel_opregion_asle_intr(struct drm_device *dev);
1239 extern void intel_opregion_gse_intr(struct drm_device *dev);
1240 extern void intel_opregion_enable_asle(struct drm_device *dev);
1241 #else
1242 static inline void intel_opregion_init(struct drm_device *dev) { return; }
1243 static inline void intel_opregion_fini(struct drm_device *dev) { return; }
1244 static inline void intel_opregion_asle_intr(struct drm_device *dev) { return; }
1245 static inline void intel_opregion_gse_intr(struct drm_device *dev) { return; }
1246 static inline void intel_opregion_enable_asle(struct drm_device *dev) { return; }
1247 #endif
1248
1249 /* intel_acpi.c */
1250 #ifdef CONFIG_ACPI
1251 extern void intel_register_dsm_handler(void);
1252 extern void intel_unregister_dsm_handler(void);
1253 #else
1254 static inline void intel_register_dsm_handler(void) { return; }
1255 static inline void intel_unregister_dsm_handler(void) { return; }
1256 #endif /* CONFIG_ACPI */
1257
1258 /* modesetting */
1259 extern void intel_modeset_init(struct drm_device *dev);
1260 extern void intel_modeset_cleanup(struct drm_device *dev);
1261 extern int intel_modeset_vga_set_state(struct drm_device *dev, bool state);
1262 extern void i8xx_disable_fbc(struct drm_device *dev);
1263 extern void g4x_disable_fbc(struct drm_device *dev);
1264 extern void ironlake_disable_fbc(struct drm_device *dev);
1265 extern void intel_disable_fbc(struct drm_device *dev);
1266 extern void intel_enable_fbc(struct drm_crtc *crtc, unsigned long interval);
1267 extern bool intel_fbc_enabled(struct drm_device *dev);
1268 extern bool ironlake_set_drps(struct drm_device *dev, u8 val);
1269 extern void gen6_set_rps(struct drm_device *dev, u8 val);
1270 extern void intel_detect_pch (struct drm_device *dev);
1271 extern int intel_trans_dp_port_sel (struct drm_crtc *crtc);
1272
1273 /* overlay */
1274 #ifdef CONFIG_DEBUG_FS
1275 extern struct intel_overlay_error_state *intel_overlay_capture_error_state(struct drm_device *dev);
1276 extern void intel_overlay_print_error_state(struct seq_file *m, struct intel_overlay_error_state *error);
1277
1278 extern struct intel_display_error_state *intel_display_capture_error_state(struct drm_device *dev);
1279 extern void intel_display_print_error_state(struct seq_file *m,
1280                                             struct drm_device *dev,
1281                                             struct intel_display_error_state *error);
1282 #endif
1283
1284 #define LP_RING(d) (&((struct drm_i915_private *)(d))->ring[RCS])
1285
1286 #define BEGIN_LP_RING(n) \
1287         intel_ring_begin(LP_RING(dev_priv), (n))
1288
1289 #define OUT_RING(x) \
1290         intel_ring_emit(LP_RING(dev_priv), x)
1291
1292 #define ADVANCE_LP_RING() \
1293         intel_ring_advance(LP_RING(dev_priv))
1294
1295 /**
1296  * Lock test for when it's just for synchronization of ring access.
1297  *
1298  * In that case, we don't need to do it when GEM is initialized as nobody else
1299  * has access to the ring.
1300  */
1301 #define RING_LOCK_TEST_WITH_RETURN(dev, file) do {                      \
1302         if (LP_RING(dev->dev_private)->obj == NULL)                     \
1303                 LOCK_TEST_WITH_RETURN(dev, file);                       \
1304 } while (0)
1305
1306
1307 #define __i915_read(x, y) \
1308 static inline u##x i915_read##x(struct drm_i915_private *dev_priv, u32 reg) { \
1309         u##x val = read##y(dev_priv->regs + reg); \
1310         trace_i915_reg_rw('R', reg, val, sizeof(val)); \
1311         return val; \
1312 }
1313 __i915_read(8, b)
1314 __i915_read(16, w)
1315 __i915_read(32, l)
1316 __i915_read(64, q)
1317 #undef __i915_read
1318
1319 #define __i915_write(x, y) \
1320 static inline void i915_write##x(struct drm_i915_private *dev_priv, u32 reg, u##x val) { \
1321         trace_i915_reg_rw('W', reg, val, sizeof(val)); \
1322         write##y(val, dev_priv->regs + reg); \
1323 }
1324 __i915_write(8, b)
1325 __i915_write(16, w)
1326 __i915_write(32, l)
1327 __i915_write(64, q)
1328 #undef __i915_write
1329
1330 #define I915_READ8(reg)         i915_read8(dev_priv, (reg))
1331 #define I915_WRITE8(reg, val)   i915_write8(dev_priv, (reg), (val))
1332
1333 #define I915_READ16(reg)        i915_read16(dev_priv, (reg))
1334 #define I915_WRITE16(reg, val)  i915_write16(dev_priv, (reg), (val))
1335 #define I915_READ16_NOTRACE(reg)        readw(dev_priv->regs + (reg))
1336 #define I915_WRITE16_NOTRACE(reg, val)  writew(val, dev_priv->regs + (reg))
1337
1338 #define I915_READ(reg)          i915_read32(dev_priv, (reg))
1339 #define I915_WRITE(reg, val)    i915_write32(dev_priv, (reg), (val))
1340 #define I915_READ_NOTRACE(reg)          readl(dev_priv->regs + (reg))
1341 #define I915_WRITE_NOTRACE(reg, val)    writel(val, dev_priv->regs + (reg))
1342
1343 #define I915_WRITE64(reg, val)  i915_write64(dev_priv, (reg), (val))
1344 #define I915_READ64(reg)        i915_read64(dev_priv, (reg))
1345
1346 #define POSTING_READ(reg)       (void)I915_READ_NOTRACE(reg)
1347 #define POSTING_READ16(reg)     (void)I915_READ16_NOTRACE(reg)
1348
1349
1350 /* On SNB platform, before reading ring registers forcewake bit
1351  * must be set to prevent GT core from power down and stale values being
1352  * returned.
1353  */
1354 void __gen6_force_wake_get(struct drm_i915_private *dev_priv);
1355 void __gen6_force_wake_put (struct drm_i915_private *dev_priv);
1356 static inline u32 i915_safe_read(struct drm_i915_private *dev_priv, u32 reg)
1357 {
1358         u32 val;
1359
1360         if (dev_priv->info->gen >= 6) {
1361                 __gen6_force_wake_get(dev_priv);
1362                 val = I915_READ(reg);
1363                 __gen6_force_wake_put(dev_priv);
1364         } else
1365                 val = I915_READ(reg);
1366
1367         return val;
1368 }
1369
1370 static inline void
1371 i915_write(struct drm_i915_private *dev_priv, u32 reg, u64 val, int len)
1372 {
1373        /* Trace down the write operation before the real write */
1374        trace_i915_reg_rw('W', reg, val, len);
1375        switch (len) {
1376        case 8:
1377                writeq(val, dev_priv->regs + reg);
1378                break;
1379        case 4:
1380                writel(val, dev_priv->regs + reg);
1381                break;
1382        case 2:
1383                writew(val, dev_priv->regs + reg);
1384                break;
1385        case 1:
1386                writeb(val, dev_priv->regs + reg);
1387                break;
1388        }
1389 }
1390
1391 /**
1392  * Reads a dword out of the status page, which is written to from the command
1393  * queue by automatic updates, MI_REPORT_HEAD, MI_STORE_DATA_INDEX, or
1394  * MI_STORE_DATA_IMM.
1395  *
1396  * The following dwords have a reserved meaning:
1397  * 0x00: ISR copy, updated when an ISR bit not set in the HWSTAM changes.
1398  * 0x04: ring 0 head pointer
1399  * 0x05: ring 1 head pointer (915-class)
1400  * 0x06: ring 2 head pointer (915-class)
1401  * 0x10-0x1b: Context status DWords (GM45)
1402  * 0x1f: Last written status offset. (GM45)
1403  *
1404  * The area from dword 0x20 to 0x3ff is available for driver usage.
1405  */
1406 #define READ_HWSP(dev_priv, reg)  (((volatile u32 *)\
1407                         (LP_RING(dev_priv)->status_page.page_addr))[reg])
1408 #define READ_BREADCRUMB(dev_priv) READ_HWSP(dev_priv, I915_BREADCRUMB_INDEX)
1409 #define I915_GEM_HWS_INDEX              0x20
1410 #define I915_BREADCRUMB_INDEX           0x21
1411
1412 #endif