drivers/gpu/drm/i915/i915_drv.h

   1 /* i915_drv.h -- Private header for the I915 driver -*- linux-c -*-
   2  */
   3 /*
   4  *
   5  * Copyright 2003 Tungsten Graphics, Inc., Cedar Park, Texas.
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * The above copyright notice and this permission notice (including the
  17  * next paragraph) shall be included in all copies or substantial portions
  18  * of the Software.
  19  *
  20  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
  21  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  22  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT.
  23  * IN NO EVENT SHALL TUNGSTEN GRAPHICS AND/OR ITS SUPPLIERS BE LIABLE FOR
  24  * ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
  25  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
  26  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  27  *
  28  */
  29
  30 #ifndef _I915_DRV_H_
  31 #define _I915_DRV_H_
  32
  33 #include "i915_reg.h"
  34 #include "intel_bios.h"
  35 #include <linux/io-mapping.h>
  36
  37 /* General customization:
  38  */
  39
  40 #define DRIVER_AUTHOR           "Tungsten Graphics, Inc."
  41
  42 #define DRIVER_NAME             "i915"
  43 #define DRIVER_DESC             "Intel Graphics"
  44 #define DRIVER_DATE             "20080730"
  45
  46 enum pipe {
  47         PIPE_A = 0,
  48         PIPE_B,
  49 };
  50
  51 enum plane {
  52         PLANE_A = 0,
  53         PLANE_B,
  54 };
  55
  56 #define I915_NUM_PIPE   2
  57
  58 /* Interface history:
  59  *
  60  * 1.1: Original.
  61  * 1.2: Add Power Management
  62  * 1.3: Add vblank support
  63  * 1.4: Fix cmdbuffer path, add heap destroy
  64  * 1.5: Add vblank pipe configuration
  65  * 1.6: - New ioctl for scheduling buffer swaps on vertical blank
  66  *      - Support vertical blank on secondary display pipe
  67  */
  68 #define DRIVER_MAJOR            1
  69 #define DRIVER_MINOR            6
  70 #define DRIVER_PATCHLEVEL       0
  71
  72 #define WATCH_COHERENCY 0
  73 #define WATCH_BUF       0
  74 #define WATCH_EXEC      0
  75 #define WATCH_LRU       0
  76 #define WATCH_RELOC     0
  77 #define WATCH_INACTIVE  0
  78 #define WATCH_PWRITE    0
  79
  80 #define I915_GEM_PHYS_CURSOR_0 1
  81 #define I915_GEM_PHYS_CURSOR_1 2
  82 #define I915_GEM_PHYS_OVERLAY_REGS 3
  83 #define I915_MAX_PHYS_OBJECT (I915_GEM_PHYS_OVERLAY_REGS)
  84
  85 struct drm_i915_gem_phys_object {
  86         int id;
  87         struct page **page_list;
  88         drm_dma_handle_t *handle;
  89         struct drm_gem_object *cur_obj;
  90 };
  91
  92 typedef struct _drm_i915_ring_buffer {
  93         unsigned long Size;
  94         u8 *virtual_start;
  95         int head;
  96         int tail;
  97         int space;
  98         drm_local_map_t map;
  99         struct drm_gem_object *ring_obj;
 100 } drm_i915_ring_buffer_t;
 101
 102 struct mem_block {
 103         struct mem_block *next;
 104         struct mem_block *prev;
 105         int start;
 106         int size;
 107         struct drm_file *file_priv; /* NULL: free, -1: heap, other: real files */
 108 };
 109
 110 struct opregion_header;
 111 struct opregion_acpi;
 112 struct opregion_swsci;
 113 struct opregion_asle;
 114
 115 struct intel_opregion {
 116         struct opregion_header *header;
 117         struct opregion_acpi *acpi;
 118         struct opregion_swsci *swsci;
 119         struct opregion_asle *asle;
 120         int enabled;
 121 };
 122
 123 struct drm_i915_master_private {
 124         drm_local_map_t *sarea;
 125         struct _drm_i915_sarea *sarea_priv;
 126 };
 127 #define I915_FENCE_REG_NONE -1
 128
 129 struct drm_i915_fence_reg {
 130         struct drm_gem_object *obj;
 131 };
 132
 133 struct sdvo_device_mapping {
 134         u8 dvo_port;
 135         u8 slave_addr;
 136         u8 dvo_wiring;
 137         u8 initialized;
 138 };
 139
 140 struct drm_i915_error_state {
 141         u32 eir;
 142         u32 pgtbl_er;
 143         u32 pipeastat;
 144         u32 pipebstat;
 145         u32 ipeir;
 146         u32 ipehr;
 147         u32 instdone;
 148         u32 acthd;
 149         u32 instpm;
 150         u32 instps;
 151         u32 instdone1;
 152         u32 seqno;
 153         u64 bbaddr;
 154         struct timeval time;
 155         struct drm_i915_error_object {
 156                 int page_count;
 157                 u32 gtt_offset;
 158                 u32 *pages[0];
 159         } *ringbuffer, *batchbuffer[2];
 160         struct drm_i915_error_buffer {
 161                 size_t size;
 162                 u32 name;
 163                 u32 seqno;
 164                 u32 gtt_offset;
 165                 u32 read_domains;
 166                 u32 write_domain;
 167                 u32 fence_reg;
 168                 s32 pinned:2;
 169                 u32 tiling:2;
 170                 u32 dirty:1;
 171                 u32 purgeable:1;
 172         } *active_bo;
 173         u32 active_bo_count;
 174 };
 175
 176 struct drm_i915_display_funcs {
 177         void (*dpms)(struct drm_crtc *crtc, int mode);
 178         bool (*fbc_enabled)(struct drm_crtc *crtc);
 179         void (*enable_fbc)(struct drm_crtc *crtc, unsigned long interval);
 180         void (*disable_fbc)(struct drm_device *dev);
 181         int (*get_display_clock_speed)(struct drm_device *dev);
 182         int (*get_fifo_size)(struct drm_device *dev, int plane);
 183         void (*update_wm)(struct drm_device *dev, int planea_clock,
 184                           int planeb_clock, int sr_hdisplay, int pixel_size);
 185         /* clock updates for mode set */
 186         /* cursor updates */
 187         /* render clock increase/decrease */
 188         /* display clock increase/decrease */
 189         /* pll clock increase/decrease */
 190         /* clock gating init */
 191 };
 192
 193 struct intel_overlay;
 194
 195 struct intel_device_info {
 196         u8 is_mobile : 1;
 197         u8 is_i8xx : 1;
 198         u8 is_i915g : 1;
 199         u8 is_i9xx : 1;
 200         u8 is_i945gm : 1;
 201         u8 is_i965g : 1;
 202         u8 is_i965gm : 1;
 203         u8 is_g33 : 1;
 204         u8 need_gfx_hws : 1;
 205         u8 is_g4x : 1;
 206         u8 is_pineview : 1;
 207         u8 is_ironlake : 1;
 208         u8 is_gen6 : 1;
 209         u8 has_fbc : 1;
 210         u8 has_rc6 : 1;
 211         u8 has_pipe_cxsr : 1;
 212         u8 has_hotplug : 1;
 213         u8 cursor_needs_physical : 1;
 214 };
 215
 216 enum no_fbc_reason {
 217         FBC_STOLEN_TOO_SMALL, /* not enough space to hold compressed buffers */
 218         FBC_UNSUPPORTED_MODE, /* interlace or doublescanned mode */
 219         FBC_MODE_TOO_LARGE, /* mode too large for compression */
 220         FBC_BAD_PLANE, /* fbc not supported on plane */
 221         FBC_NOT_TILED, /* buffer not tiled */
 222 };
 223
 224 typedef struct drm_i915_private {
 225         struct drm_device *dev;
 226
 227         const struct intel_device_info *info;
 228
 229         int has_gem;
 230
 231         void __iomem *regs;
 232
 233         struct pci_dev *bridge_dev;
 234         drm_i915_ring_buffer_t ring;
 235
 236         drm_dma_handle_t *status_page_dmah;
 237         void *hw_status_page;
 238         dma_addr_t dma_status_page;
 239         uint32_t counter;
 240         unsigned int status_gfx_addr;
 241         drm_local_map_t hws_map;
 242         struct drm_gem_object *hws_obj;
 243         struct drm_gem_object *pwrctx;
 244
 245         struct resource mch_res;
 246
 247         unsigned int cpp;
 248         int back_offset;
 249         int front_offset;
 250         int current_page;
 251         int page_flipping;
 252
 253         wait_queue_head_t irq_queue;
 254         atomic_t irq_received;
 255         /** Protects user_irq_refcount and irq_mask_reg */
 256         spinlock_t user_irq_lock;
 257         /** Refcount for i915_user_irq_get() versus i915_user_irq_put(). */
 258         int user_irq_refcount;
 259         u32 trace_irq_seqno;
 260         /** Cached value of IMR to avoid reads in updating the bitfield */
 261         u32 irq_mask_reg;
 262         u32 pipestat[2];
 263         /** splitted irq regs for graphics and display engine on Ironlake,
 264             irq_mask_reg is still used for display irq. */
 265         u32 gt_irq_mask_reg;
 266         u32 gt_irq_enable_reg;
 267         u32 de_irq_enable_reg;
 268         u32 pch_irq_mask_reg;
 269         u32 pch_irq_enable_reg;
 270
 271         u32 hotplug_supported_mask;
 272         struct work_struct hotplug_work;
 273
 274         int tex_lru_log_granularity;
 275         int allow_batchbuffer;
 276         struct mem_block *agp_heap;
 277         unsigned int sr01, adpa, ppcr, dvob, dvoc, lvds;
 278         int vblank_pipe;
 279
 280         /* For hangcheck timer */
 281 #define DRM_I915_HANGCHECK_PERIOD 75 /* in jiffies */
 282         struct timer_list hangcheck_timer;
 283         int hangcheck_count;
 284         uint32_t last_acthd;
 285
 286         struct drm_mm vram;
 287
 288         unsigned long cfb_size;
 289         unsigned long cfb_pitch;
 290         int cfb_fence;
 291         int cfb_plane;
 292
 293         int irq_enabled;
 294
 295         struct intel_opregion opregion;
 296
 297         /* overlay */
 298         struct intel_overlay *overlay;
 299
 300         /* LVDS info */
 301         int backlight_duty_cycle;  /* restore backlight to this value */
 302         bool panel_wants_dither;
 303         struct drm_display_mode *panel_fixed_mode;
 304         struct drm_display_mode *lfp_lvds_vbt_mode; /* if any */
 305         struct drm_display_mode *sdvo_lvds_vbt_mode; /* if any */
 306
 307         /* Feature bits from the VBIOS */
 308         unsigned int int_tv_support:1;
 309         unsigned int lvds_dither:1;
 310         unsigned int lvds_vbt:1;
 311         unsigned int int_crt_support:1;
 312         unsigned int lvds_use_ssc:1;
 313         unsigned int edp_support:1;
 314         int lvds_ssc_freq;
 315         int edp_bpp;
 316
 317         struct notifier_block lid_notifier;
 318
 319         int crt_ddc_bus; /* 0 = unknown, else GPIO to use for CRT DDC */
 320         struct drm_i915_fence_reg fence_regs[16]; /* assume 965 */
 321         int fence_reg_start; /* 4 if userland hasn't ioctl'd us yet */
 322         int num_fence_regs; /* 8 on pre-965, 16 otherwise */
 323
 324         unsigned int fsb_freq, mem_freq;
 325
 326         spinlock_t error_lock;
 327         struct drm_i915_error_state *first_error;
 328         struct work_struct error_work;
 329         struct workqueue_struct *wq;
 330
 331         /* Display functions */
 332         struct drm_i915_display_funcs display;
 333
 334         /* Register state */
 335         bool modeset_on_lid;
 336         u8 saveLBB;
 337         u32 saveDSPACNTR;
 338         u32 saveDSPBCNTR;
 339         u32 saveDSPARB;
 340         u32 saveHWS;
 341         u32 savePIPEACONF;
 342         u32 savePIPEBCONF;
 343         u32 savePIPEASRC;
 344         u32 savePIPEBSRC;
 345         u32 saveFPA0;
 346         u32 saveFPA1;
 347         u32 saveDPLL_A;
 348         u32 saveDPLL_A_MD;
 349         u32 saveHTOTAL_A;
 350         u32 saveHBLANK_A;
 351         u32 saveHSYNC_A;
 352         u32 saveVTOTAL_A;
 353         u32 saveVBLANK_A;
 354         u32 saveVSYNC_A;
 355         u32 saveBCLRPAT_A;
 356         u32 saveTRANSACONF;
 357         u32 saveTRANS_HTOTAL_A;
 358         u32 saveTRANS_HBLANK_A;
 359         u32 saveTRANS_HSYNC_A;
 360         u32 saveTRANS_VTOTAL_A;
 361         u32 saveTRANS_VBLANK_A;
 362         u32 saveTRANS_VSYNC_A;
 363         u32 savePIPEASTAT;
 364         u32 saveDSPASTRIDE;
 365         u32 saveDSPASIZE;
 366         u32 saveDSPAPOS;
 367         u32 saveDSPAADDR;
 368         u32 saveDSPASURF;
 369         u32 saveDSPATILEOFF;
 370         u32 savePFIT_PGM_RATIOS;
 371         u32 saveBLC_HIST_CTL;
 372         u32 saveBLC_PWM_CTL;
 373         u32 saveBLC_PWM_CTL2;
 374         u32 saveBLC_CPU_PWM_CTL;
 375         u32 saveBLC_CPU_PWM_CTL2;
 376         u32 saveFPB0;
 377         u32 saveFPB1;
 378         u32 saveDPLL_B;
 379         u32 saveDPLL_B_MD;
 380         u32 saveHTOTAL_B;
 381         u32 saveHBLANK_B;
 382         u32 saveHSYNC_B;
 383         u32 saveVTOTAL_B;
 384         u32 saveVBLANK_B;
 385         u32 saveVSYNC_B;
 386         u32 saveBCLRPAT_B;
 387         u32 saveTRANSBCONF;
 388         u32 saveTRANS_HTOTAL_B;
 389         u32 saveTRANS_HBLANK_B;
 390         u32 saveTRANS_HSYNC_B;
 391         u32 saveTRANS_VTOTAL_B;
 392         u32 saveTRANS_VBLANK_B;
 393         u32 saveTRANS_VSYNC_B;
 394         u32 savePIPEBSTAT;
 395         u32 saveDSPBSTRIDE;
 396         u32 saveDSPBSIZE;
 397         u32 saveDSPBPOS;
 398         u32 saveDSPBADDR;
 399         u32 saveDSPBSURF;
 400         u32 saveDSPBTILEOFF;
 401         u32 saveVGA0;
 402         u32 saveVGA1;
 403         u32 saveVGA_PD;
 404         u32 saveVGACNTRL;
 405         u32 saveADPA;
 406         u32 saveLVDS;
 407         u32 savePP_ON_DELAYS;
 408         u32 savePP_OFF_DELAYS;
 409         u32 saveDVOA;
 410         u32 saveDVOB;
 411         u32 saveDVOC;
 412         u32 savePP_ON;
 413         u32 savePP_OFF;
 414         u32 savePP_CONTROL;
 415         u32 savePP_DIVISOR;
 416         u32 savePFIT_CONTROL;
 417         u32 save_palette_a[256];
 418         u32 save_palette_b[256];
 419         u32 saveDPFC_CB_BASE;
 420         u32 saveFBC_CFB_BASE;
 421         u32 saveFBC_LL_BASE;
 422         u32 saveFBC_CONTROL;
 423         u32 saveFBC_CONTROL2;
 424         u32 saveIER;
 425         u32 saveIIR;
 426         u32 saveIMR;
 427         u32 saveDEIER;
 428         u32 saveDEIMR;
 429         u32 saveGTIER;
 430         u32 saveGTIMR;
 431         u32 saveFDI_RXA_IMR;
 432         u32 saveFDI_RXB_IMR;
 433         u32 saveCACHE_MODE_0;
 434         u32 saveMI_ARB_STATE;
 435         u32 saveSWF0[16];
 436         u32 saveSWF1[16];
 437         u32 saveSWF2[3];
 438         u8 saveMSR;
 439         u8 saveSR[8];
 440         u8 saveGR[25];
 441         u8 saveAR_INDEX;
 442         u8 saveAR[21];
 443         u8 saveDACMASK;
 444         u8 saveCR[37];
 445         uint64_t saveFENCE[16];
 446         u32 saveCURACNTR;
 447         u32 saveCURAPOS;
 448         u32 saveCURABASE;
 449         u32 saveCURBCNTR;
 450         u32 saveCURBPOS;
 451         u32 saveCURBBASE;
 452         u32 saveCURSIZE;
 453         u32 saveDP_B;
 454         u32 saveDP_C;
 455         u32 saveDP_D;
 456         u32 savePIPEA_GMCH_DATA_M;
 457         u32 savePIPEB_GMCH_DATA_M;
 458         u32 savePIPEA_GMCH_DATA_N;
 459         u32 savePIPEB_GMCH_DATA_N;
 460         u32 savePIPEA_DP_LINK_M;
 461         u32 savePIPEB_DP_LINK_M;
 462         u32 savePIPEA_DP_LINK_N;
 463         u32 savePIPEB_DP_LINK_N;
 464         u32 saveFDI_RXA_CTL;
 465         u32 saveFDI_TXA_CTL;
 466         u32 saveFDI_RXB_CTL;
 467         u32 saveFDI_TXB_CTL;
 468         u32 savePFA_CTL_1;
 469         u32 savePFB_CTL_1;
 470         u32 savePFA_WIN_SZ;
 471         u32 savePFB_WIN_SZ;
 472         u32 savePFA_WIN_POS;
 473         u32 savePFB_WIN_POS;
 474         u32 savePCH_DREF_CONTROL;
 475         u32 saveDISP_ARB_CTL;
 476         u32 savePIPEA_DATA_M1;
 477         u32 savePIPEA_DATA_N1;
 478         u32 savePIPEA_LINK_M1;
 479         u32 savePIPEA_LINK_N1;
 480         u32 savePIPEB_DATA_M1;
 481         u32 savePIPEB_DATA_N1;
 482         u32 savePIPEB_LINK_M1;
 483         u32 savePIPEB_LINK_N1;
 484         u32 saveMCHBAR_RENDER_STANDBY;
 485
 486         struct {
 487                 struct drm_mm gtt_space;
 488
 489                 struct io_mapping *gtt_mapping;
 490                 int gtt_mtrr;
 491
 492                 /**
 493                  * Membership on list of all loaded devices, used to evict
 494                  * inactive buffers under memory pressure.
 495                  *
 496                  * Modifications should only be done whilst holding the
 497                  * shrink_list_lock spinlock.
 498                  */
 499                 struct list_head shrink_list;
 500
 501                 /**
 502                  * List of objects currently involved in rendering from the
 503                  * ringbuffer.
 504                  *
 505                  * Includes buffers having the contents of their GPU caches
 506                  * flushed, not necessarily primitives.  last_rendering_seqno
 507                  * represents when the rendering involved will be completed.
 508                  *
 509                  * A reference is held on the buffer while on this list.
 510                  */
 511                 spinlock_t active_list_lock;
 512                 struct list_head active_list;
 513
 514                 /**
 515                  * List of objects which are not in the ringbuffer but which
 516                  * still have a write_domain which needs to be flushed before
 517                  * unbinding.
 518                  *
 519                  * last_rendering_seqno is 0 while an object is in this list.
 520                  *
 521                  * A reference is held on the buffer while on this list.
 522                  */
 523                 struct list_head flushing_list;
 524
 525                 /**
 526                  * List of objects currently pending a GPU write flush.
 527                  *
 528                  * All elements on this list will belong to either the
 529                  * active_list or flushing_list, last_rendering_seqno can
 530                  * be used to differentiate between the two elements.
 531                  */
 532                 struct list_head gpu_write_list;
 533
 534                 /**
 535                  * LRU list of objects which are not in the ringbuffer and
 536                  * are ready to unbind, but are still in the GTT.
 537                  *
 538                  * last_rendering_seqno is 0 while an object is in this list.
 539                  *
 540                  * A reference is not held on the buffer while on this list,
 541                  * as merely being GTT-bound shouldn't prevent its being
 542                  * freed, and we'll pull it off the list in the free path.
 543                  */
 544                 struct list_head inactive_list;
 545
 546                 /** LRU list of objects with fence regs on them. */
 547                 struct list_head fence_list;
 548
 549                 /**
 550                  * List of breadcrumbs associated with GPU requests currently
 551                  * outstanding.
 552                  */
 553                 struct list_head request_list;
 554
 555                 /**
 556                  * We leave the user IRQ off as much as possible,
 557                  * but this means that requests will finish and never
 558                  * be retired once the system goes idle. Set a timer to
 559                  * fire periodically while the ring is running. When it
 560                  * fires, go retire requests.
 561                  */
 562                 struct delayed_work retire_work;
 563
 564                 uint32_t next_gem_seqno;
 565
 566                 /**
 567                  * Waiting sequence number, if any
 568                  */
 569                 uint32_t waiting_gem_seqno;
 570
 571                 /**
 572                  * Last seq seen at irq time
 573                  */
 574                 uint32_t irq_gem_seqno;
 575
 576                 /**
 577                  * Flag if the X Server, and thus DRM, is not currently in
 578                  * control of the device.
 579                  *
 580                  * This is set between LeaveVT and EnterVT.  It needs to be
 581                  * replaced with a semaphore.  It also needs to be
 582                  * transitioned away from for kernel modesetting.
 583                  */
 584                 int suspended;
 585
 586                 /**
 587                  * Flag if the hardware appears to be wedged.
 588                  *
 589                  * This is set when attempts to idle the device timeout.
 590                  * It prevents command submission from occuring and makes
 591                  * every pending request fail
 592                  */
 593                 atomic_t wedged;
 594
 595                 /** Bit 6 swizzling required for X tiling */
 596                 uint32_t bit_6_swizzle_x;
 597                 /** Bit 6 swizzling required for Y tiling */
 598                 uint32_t bit_6_swizzle_y;
 599
 600                 /* storage for physical objects */
 601                 struct drm_i915_gem_phys_object *phys_objs[I915_MAX_PHYS_OBJECT];
 602         } mm;
 603         struct sdvo_device_mapping sdvo_mappings[2];
 604         /* indicate whether the LVDS_BORDER should be enabled or not */
 605         unsigned int lvds_border_bits;
 606
 607         struct drm_crtc *plane_to_crtc_mapping[2];
 608         struct drm_crtc *pipe_to_crtc_mapping[2];
 609         wait_queue_head_t pending_flip_queue;
 610
 611         /* Reclocking support */
 612         bool render_reclock_avail;
 613         bool lvds_downclock_avail;
 614         /* indicate whether the LVDS EDID is OK */
 615         bool lvds_edid_good;
 616         /* indicates the reduced downclock for LVDS*/
 617         int lvds_downclock;
 618         struct work_struct idle_work;
 619         struct timer_list idle_timer;
 620         bool busy;
 621         u16 orig_clock;
 622         int child_dev_num;
 623         struct child_device_config *child_dev;
 624         struct drm_connector *int_lvds_connector;
 625
 626         bool mchbar_need_disable;
 627
 628         u8 cur_delay;
 629         u8 min_delay;
 630         u8 max_delay;
 631
 632         enum no_fbc_reason no_fbc_reason;
 633 } drm_i915_private_t;
 634
 635 /** driver private structure attached to each drm_gem_object */
 636 struct drm_i915_gem_object {
 637         struct drm_gem_object *obj;
 638
 639         /** Current space allocated to this object in the GTT, if any. */
 640         struct drm_mm_node *gtt_space;
 641
 642         /** This object's place on the active/flushing/inactive lists */
 643         struct list_head list;
 644         /** This object's place on GPU write list */
 645         struct list_head gpu_write_list;
 646
 647         /** This object's place on the fenced object LRU */
 648         struct list_head fence_list;
 649
 650         /**
 651          * This is set if the object is on the active or flushing lists
 652          * (has pending rendering), and is not set if it's on inactive (ready
 653          * to be unbound).
 654          */
 655         int active;
 656
 657         /**
 658          * This is set if the object has been written to since last bound
 659          * to the GTT
 660          */
 661         int dirty;
 662
 663         /** AGP memory structure for our GTT binding. */
 664         DRM_AGP_MEM *agp_mem;
 665
 666         struct page **pages;
 667         int pages_refcount;
 668
 669         /**
 670          * Current offset of the object in GTT space.
 671          *
 672          * This is the same as gtt_space->start
 673          */
 674         uint32_t gtt_offset;
 675
 676         /**
 677          * Fake offset for use by mmap(2)
 678          */
 679         uint64_t mmap_offset;
 680
 681         /**
 682          * Fence register bits (if any) for this object.  Will be set
 683          * as needed when mapped into the GTT.
 684          * Protected by dev->struct_mutex.
 685          */
 686         int fence_reg;
 687
 688         /** How many users have pinned this object in GTT space */
 689         int pin_count;
 690
 691         /** Breadcrumb of last rendering to the buffer. */
 692         uint32_t last_rendering_seqno;
 693
 694         /** Current tiling mode for the object. */
 695         uint32_t tiling_mode;
 696         uint32_t stride;
 697
 698         /** Record of address bit 17 of each page at last unbind. */
 699         long *bit_17;
 700
 701         /** AGP mapping type (AGP_USER_MEMORY or AGP_USER_CACHED_MEMORY */
 702         uint32_t agp_type;
 703
 704         /**
 705          * If present, while GEM_DOMAIN_CPU is in the read domain this array
 706          * flags which individual pages are valid.
 707          */
 708         uint8_t *page_cpu_valid;
 709
 710         /** User space pin count and filp owning the pin */
 711         uint32_t user_pin_count;
 712         struct drm_file *pin_filp;
 713
 714         /** for phy allocated objects */
 715         struct drm_i915_gem_phys_object *phys_obj;
 716
 717         /**
 718          * Used for checking the object doesn't appear more than once
 719          * in an execbuffer object list.
 720          */
 721         int in_execbuffer;
 722
 723         /**
 724          * Advice: are the backing pages purgeable?
 725          */
 726         int madv;
 727
 728         /**
 729          * Number of crtcs where this object is currently the fb, but
 730          * will be page flipped away on the next vblank.  When it
 731          * reaches 0, dev_priv->pending_flip_queue will be woken up.
 732          */
 733         atomic_t pending_flip;
 734 };
 735
 736 #define to_intel_bo(x) ((struct drm_i915_gem_object *) (x)->driver_private)
 737
 738 /**
 739  * Request queue structure.
 740  *
 741  * The request queue allows us to note sequence numbers that have been emitted
 742  * and may be associated with active buffers to be retired.
 743  *
 744  * By keeping this list, we can avoid having to do questionable
 745  * sequence-number comparisons on buffer last_rendering_seqnos, and associate
 746  * an emission time with seqnos for tracking how far ahead of the GPU we are.
 747  */
 748 struct drm_i915_gem_request {
 749         /** GEM sequence number associated with this request. */
 750         uint32_t seqno;
 751
 752         /** Time at which this request was emitted, in jiffies. */
 753         unsigned long emitted_jiffies;
 754
 755         /** global list entry for this request */
 756         struct list_head list;
 757
 758         /** file_priv list entry for this request */
 759         struct list_head client_list;
 760 };
 761
 762 struct drm_i915_file_private {
 763         struct {
 764                 struct list_head request_list;
 765         } mm;
 766 };
 767
 768 enum intel_chip_family {
 769         CHIP_I8XX = 0x01,
 770         CHIP_I9XX = 0x02,
 771         CHIP_I915 = 0x04,
 772         CHIP_I965 = 0x08,
 773 };
 774
 775 extern struct drm_ioctl_desc i915_ioctls[];
 776 extern int i915_max_ioctl;
 777 extern unsigned int i915_fbpercrtc;
 778 extern unsigned int i915_powersave;
 779 extern unsigned int i915_lvds_downclock;
 780
 781 extern int i915_suspend(struct drm_device *dev, pm_message_t state);
 782 extern int i915_resume(struct drm_device *dev);
 783 extern void i915_save_display(struct drm_device *dev);
 784 extern void i915_restore_display(struct drm_device *dev);
 785 extern int i915_master_create(struct drm_device *dev, struct drm_master *master);
 786 extern void i915_master_destroy(struct drm_device *dev, struct drm_master *master);
 787
 788                                 /* i915_dma.c */
 789 extern void i915_kernel_lost_context(struct drm_device * dev);
 790 extern int i915_driver_load(struct drm_device *, unsigned long flags);
 791 extern int i915_driver_unload(struct drm_device *);
 792 extern int i915_driver_open(struct drm_device *dev, struct drm_file *file_priv);
 793 extern void i915_driver_lastclose(struct drm_device * dev);
 794 extern void i915_driver_preclose(struct drm_device *dev,
 795                                  struct drm_file *file_priv);
 796 extern void i915_driver_postclose(struct drm_device *dev,
 797                                   struct drm_file *file_priv);
 798 extern int i915_driver_device_is_agp(struct drm_device * dev);
 799 extern long i915_compat_ioctl(struct file *filp, unsigned int cmd,
 800                               unsigned long arg);
 801 extern int i915_emit_box(struct drm_device *dev,
 802                          struct drm_clip_rect *boxes,
 803                          int i, int DR1, int DR4);
 804 extern int i965_reset(struct drm_device *dev, u8 flags);
 805
 806 /* i915_irq.c */
 807 void i915_hangcheck_elapsed(unsigned long data);
 808 void i915_destroy_error_state(struct drm_device *dev);
 809 extern int i915_irq_emit(struct drm_device *dev, void *data,
 810                          struct drm_file *file_priv);
 811 extern int i915_irq_wait(struct drm_device *dev, void *data,
 812                          struct drm_file *file_priv);
 813 void i915_user_irq_get(struct drm_device *dev);
 814 void i915_trace_irq_get(struct drm_device *dev, u32 seqno);
 815 void i915_user_irq_put(struct drm_device *dev);
 816 extern void i915_enable_interrupt (struct drm_device *dev);
 817
 818 extern irqreturn_t i915_driver_irq_handler(DRM_IRQ_ARGS);
 819 extern void i915_driver_irq_preinstall(struct drm_device * dev);
 820 extern int i915_driver_irq_postinstall(struct drm_device *dev);
 821 extern void i915_driver_irq_uninstall(struct drm_device * dev);
 822 extern int i915_vblank_pipe_set(struct drm_device *dev, void *data,
 823                                 struct drm_file *file_priv);
 824 extern int i915_vblank_pipe_get(struct drm_device *dev, void *data,
 825                                 struct drm_file *file_priv);
 826 extern int i915_enable_vblank(struct drm_device *dev, int crtc);
 827 extern void i915_disable_vblank(struct drm_device *dev, int crtc);
 828 extern u32 i915_get_vblank_counter(struct drm_device *dev, int crtc);
 829 extern u32 gm45_get_vblank_counter(struct drm_device *dev, int crtc);
 830 extern int i915_vblank_swap(struct drm_device *dev, void *data,
 831                             struct drm_file *file_priv);
 832 extern void i915_enable_irq(drm_i915_private_t *dev_priv, u32 mask);
 833
 834 void
 835 i915_enable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
 836
 837 void
 838 i915_disable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
 839
 840 void intel_enable_asle (struct drm_device *dev);
 841
 842
 843 /* i915_mem.c */
 844 extern int i915_mem_alloc(struct drm_device *dev, void *data,
 845                           struct drm_file *file_priv);
 846 extern int i915_mem_free(struct drm_device *dev, void *data,
 847                          struct drm_file *file_priv);
 848 extern int i915_mem_init_heap(struct drm_device *dev, void *data,
 849                               struct drm_file *file_priv);
 850 extern int i915_mem_destroy_heap(struct drm_device *dev, void *data,
 851                                  struct drm_file *file_priv);
 852 extern void i915_mem_takedown(struct mem_block **heap);
 853 extern void i915_mem_release(struct drm_device * dev,
 854                              struct drm_file *file_priv, struct mem_block *heap);
 855 /* i915_gem.c */
 856 int i915_gem_init_ioctl(struct drm_device *dev, void *data,
 857                         struct drm_file *file_priv);
 858 int i915_gem_create_ioctl(struct drm_device *dev, void *data,
 859                           struct drm_file *file_priv);
 860 int i915_gem_pread_ioctl(struct drm_device *dev, void *data,
 861                          struct drm_file *file_priv);
 862 int i915_gem_pwrite_ioctl(struct drm_device *dev, void *data,
 863                           struct drm_file *file_priv);
 864 int i915_gem_mmap_ioctl(struct drm_device *dev, void *data,
 865                         struct drm_file *file_priv);
 866 int i915_gem_mmap_gtt_ioctl(struct drm_device *dev, void *data,
 867                         struct drm_file *file_priv);
 868 int i915_gem_set_domain_ioctl(struct drm_device *dev, void *data,
 869                               struct drm_file *file_priv);
 870 int i915_gem_sw_finish_ioctl(struct drm_device *dev, void *data,
 871                              struct drm_file *file_priv);
 872 int i915_gem_execbuffer(struct drm_device *dev, void *data,
 873                         struct drm_file *file_priv);
 874 int i915_gem_execbuffer2(struct drm_device *dev, void *data,
 875                          struct drm_file *file_priv);
 876 int i915_gem_pin_ioctl(struct drm_device *dev, void *data,
 877                        struct drm_file *file_priv);
 878 int i915_gem_unpin_ioctl(struct drm_device *dev, void *data,
 879                          struct drm_file *file_priv);
 880 int i915_gem_busy_ioctl(struct drm_device *dev, void *data,
 881                         struct drm_file *file_priv);
 882 int i915_gem_throttle_ioctl(struct drm_device *dev, void *data,
 883                             struct drm_file *file_priv);
 884 int i915_gem_madvise_ioctl(struct drm_device *dev, void *data,
 885                            struct drm_file *file_priv);
 886 int i915_gem_entervt_ioctl(struct drm_device *dev, void *data,
 887                            struct drm_file *file_priv);
 888 int i915_gem_leavevt_ioctl(struct drm_device *dev, void *data,
 889                            struct drm_file *file_priv);
 890 int i915_gem_set_tiling(struct drm_device *dev, void *data,
 891                         struct drm_file *file_priv);
 892 int i915_gem_get_tiling(struct drm_device *dev, void *data,
 893                         struct drm_file *file_priv);
 894 int i915_gem_get_aperture_ioctl(struct drm_device *dev, void *data,
 895                                 struct drm_file *file_priv);
 896 void i915_gem_load(struct drm_device *dev);
 897 int i915_gem_init_object(struct drm_gem_object *obj);
 898 void i915_gem_free_object(struct drm_gem_object *obj);
 899 int i915_gem_object_pin(struct drm_gem_object *obj, uint32_t alignment);
 900 void i915_gem_object_unpin(struct drm_gem_object *obj);
 901 int i915_gem_object_unbind(struct drm_gem_object *obj);
 902 void i915_gem_release_mmap(struct drm_gem_object *obj);
 903 void i915_gem_lastclose(struct drm_device *dev);
 904 uint32_t i915_get_gem_seqno(struct drm_device *dev);
 905 bool i915_seqno_passed(uint32_t seq1, uint32_t seq2);
 906 int i915_gem_object_get_fence_reg(struct drm_gem_object *obj);
 907 int i915_gem_object_put_fence_reg(struct drm_gem_object *obj);
 908 void i915_gem_retire_requests(struct drm_device *dev);
 909 void i915_gem_retire_work_handler(struct work_struct *work);
 910 void i915_gem_clflush_object(struct drm_gem_object *obj);
 911 int i915_gem_object_set_domain(struct drm_gem_object *obj,
 912                                uint32_t read_domains,
 913                                uint32_t write_domain);
 914 int i915_gem_init_ringbuffer(struct drm_device *dev);
 915 void i915_gem_cleanup_ringbuffer(struct drm_device *dev);
 916 int i915_gem_do_init(struct drm_device *dev, unsigned long start,
 917                      unsigned long end);
 918 int i915_gem_idle(struct drm_device *dev);
 919 uint32_t i915_add_request(struct drm_device *dev, struct drm_file *file_priv,
 920                           uint32_t flush_domains);
 921 int i915_do_wait_request(struct drm_device *dev, uint32_t seqno, int interruptible);
 922 int i915_gem_fault(struct vm_area_struct *vma, struct vm_fault *vmf);
 923 int i915_gem_object_set_to_gtt_domain(struct drm_gem_object *obj,
 924                                       int write);
 925 int i915_gem_object_set_to_display_plane(struct drm_gem_object *obj);
 926 int i915_gem_attach_phys_object(struct drm_device *dev,
 927                                 struct drm_gem_object *obj, int id);
 928 void i915_gem_detach_phys_object(struct drm_device *dev,
 929                                  struct drm_gem_object *obj);
 930 void i915_gem_free_all_phys_object(struct drm_device *dev);
 931 int i915_gem_object_get_pages(struct drm_gem_object *obj, gfp_t gfpmask);
 932 void i915_gem_object_put_pages(struct drm_gem_object *obj);
 933 void i915_gem_release(struct drm_device * dev, struct drm_file *file_priv);
 934 void i915_gem_object_flush_write_domain(struct drm_gem_object *obj);
 935
 936 void i915_gem_shrinker_init(void);
 937 void i915_gem_shrinker_exit(void);
 938
 939 /* i915_gem_tiling.c */
 940 void i915_gem_detect_bit_6_swizzle(struct drm_device *dev);
 941 void i915_gem_object_do_bit_17_swizzle(struct drm_gem_object *obj);
 942 void i915_gem_object_save_bit_17_swizzle(struct drm_gem_object *obj);
 943 bool i915_tiling_ok(struct drm_device *dev, int stride, int size,
 944                     int tiling_mode);
 945 bool i915_gem_object_fence_offset_ok(struct drm_gem_object *obj,
 946                                      int tiling_mode);
 947
 948 /* i915_gem_debug.c */
 949 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
 950                           const char *where, uint32_t mark);
 951 #if WATCH_INACTIVE
 952 void i915_verify_inactive(struct drm_device *dev, char *file, int line);
 953 #else
 954 #define i915_verify_inactive(dev, file, line)
 955 #endif
 956 void i915_gem_object_check_coherency(struct drm_gem_object *obj, int handle);
 957 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
 958                           const char *where, uint32_t mark);
 959 void i915_dump_lru(struct drm_device *dev, const char *where);
 960
 961 /* i915_debugfs.c */
 962 int i915_debugfs_init(struct drm_minor *minor);
 963 void i915_debugfs_cleanup(struct drm_minor *minor);
 964
 965 /* i915_suspend.c */
 966 extern int i915_save_state(struct drm_device *dev);
 967 extern int i915_restore_state(struct drm_device *dev);
 968
 969 /* i915_suspend.c */
 970 extern int i915_save_state(struct drm_device *dev);
 971 extern int i915_restore_state(struct drm_device *dev);
 972
 973 #ifdef CONFIG_ACPI
 974 /* i915_opregion.c */
 975 extern int intel_opregion_init(struct drm_device *dev, int resume);
 976 extern void intel_opregion_free(struct drm_device *dev, int suspend);
 977 extern void opregion_asle_intr(struct drm_device *dev);
 978 extern void ironlake_opregion_gse_intr(struct drm_device *dev);
 979 extern void opregion_enable_asle(struct drm_device *dev);
 980 #else
 981 static inline int intel_opregion_init(struct drm_device *dev, int resume) { return 0; }
 982 static inline void intel_opregion_free(struct drm_device *dev, int suspend) { return; }
 983 static inline void opregion_asle_intr(struct drm_device *dev) { return; }
 984 static inline void ironlake_opregion_gse_intr(struct drm_device *dev) { return; }
 985 static inline void opregion_enable_asle(struct drm_device *dev) { return; }
 986 #endif
 987
 988 /* modesetting */
 989 extern void intel_modeset_init(struct drm_device *dev);
 990 extern void intel_modeset_cleanup(struct drm_device *dev);
 991 extern int intel_modeset_vga_set_state(struct drm_device *dev, bool state);
 992 extern void i8xx_disable_fbc(struct drm_device *dev);
 993 extern void g4x_disable_fbc(struct drm_device *dev);
 994
 995 /**
 996  * Lock test for when it's just for synchronization of ring access.
 997  *
 998  * In that case, we don't need to do it when GEM is initialized as nobody else
 999  * has access to the ring.
1000  */
1001 #define RING_LOCK_TEST_WITH_RETURN(dev, file_priv) do {                 \
1002         if (((drm_i915_private_t *)dev->dev_private)->ring.ring_obj == NULL) \
1003                 LOCK_TEST_WITH_RETURN(dev, file_priv);                  \
1004 } while (0)
1005
1006 #define I915_READ(reg)          readl(dev_priv->regs + (reg))
1007 #define I915_WRITE(reg, val)     writel(val, dev_priv->regs + (reg))
1008 #define I915_READ16(reg)        readw(dev_priv->regs + (reg))
1009 #define I915_WRITE16(reg, val)  writel(val, dev_priv->regs + (reg))
1010 #define I915_READ8(reg)         readb(dev_priv->regs + (reg))
1011 #define I915_WRITE8(reg, val)   writeb(val, dev_priv->regs + (reg))
1012 #define I915_WRITE64(reg, val)  writeq(val, dev_priv->regs + (reg))
1013 #define I915_READ64(reg)        readq(dev_priv->regs + (reg))
1014 #define POSTING_READ(reg)       (void)I915_READ(reg)
1015
1016 #define I915_VERBOSE 0
1017
1018 #define RING_LOCALS     volatile unsigned int *ring_virt__;
1019
1020 #define BEGIN_LP_RING(n) do {                                           \
1021         int bytes__ = 4*(n);                                            \
1022         if (I915_VERBOSE) DRM_DEBUG("BEGIN_LP_RING(%d)\n", (n));        \
1023         /* a wrap must occur between instructions so pad beforehand */  \
1024         if (unlikely (dev_priv->ring.tail + bytes__ > dev_priv->ring.Size)) \
1025                 i915_wrap_ring(dev);                                    \
1026         if (unlikely (dev_priv->ring.space < bytes__))                  \
1027                 i915_wait_ring(dev, bytes__, __func__);                 \
1028         ring_virt__ = (unsigned int *)                                  \
1029                 (dev_priv->ring.virtual_start + dev_priv->ring.tail);   \
1030         dev_priv->ring.tail += bytes__;                                 \
1031         dev_priv->ring.tail &= dev_priv->ring.Size - 1;                 \
1032         dev_priv->ring.space -= bytes__;                                \
1033 } while (0)
1034
1035 #define OUT_RING(n) do {                                                \
1036         if (I915_VERBOSE) DRM_DEBUG("   OUT_RING %x\n", (int)(n));      \
1037         *ring_virt__++ = (n);                                           \
1038 } while (0)
1039
1040 #define ADVANCE_LP_RING() do {                                          \
1041         if (I915_VERBOSE)                                               \
1042                 DRM_DEBUG("ADVANCE_LP_RING %x\n", dev_priv->ring.tail); \
1043         I915_WRITE(PRB0_TAIL, dev_priv->ring.tail);                     \
1044 } while(0)
1045
1046 /**
1047  * Reads a dword out of the status page, which is written to from the command
1048  * queue by automatic updates, MI_REPORT_HEAD, MI_STORE_DATA_INDEX, or
1049  * MI_STORE_DATA_IMM.
1050  *
1051  * The following dwords have a reserved meaning:
1052  * 0x00: ISR copy, updated when an ISR bit not set in the HWSTAM changes.
1053  * 0x04: ring 0 head pointer
1054  * 0x05: ring 1 head pointer (915-class)
1055  * 0x06: ring 2 head pointer (915-class)
1056  * 0x10-0x1b: Context status DWords (GM45)
1057  * 0x1f: Last written status offset. (GM45)
1058  *
1059  * The area from dword 0x20 to 0x3ff is available for driver usage.
1060  */
1061 #define READ_HWSP(dev_priv, reg)  (((volatile u32*)(dev_priv->hw_status_page))[reg])
1062 #define READ_BREADCRUMB(dev_priv) READ_HWSP(dev_priv, I915_BREADCRUMB_INDEX)
1063 #define I915_GEM_HWS_INDEX              0x20
1064 #define I915_BREADCRUMB_INDEX           0x21
1065
1066 extern int i915_wrap_ring(struct drm_device * dev);
1067 extern int i915_wait_ring(struct drm_device * dev, int n, const char *caller);
1068
1069 #define INTEL_INFO(dev) (((struct drm_i915_private *) (dev)->dev_private)->info)
1070
1071 #define IS_I830(dev)            ((dev)->pci_device == 0x3577)
1072 #define IS_845G(dev)            ((dev)->pci_device == 0x2562)
1073 #define IS_I85X(dev)            ((dev)->pci_device == 0x3582)
1074 #define IS_I865G(dev)           ((dev)->pci_device == 0x2572)
1075 #define IS_GEN2(dev)            (INTEL_INFO(dev)->is_i8xx)
1076 #define IS_I915G(dev)           (INTEL_INFO(dev)->is_i915g)
1077 #define IS_I915GM(dev)          ((dev)->pci_device == 0x2592)
1078 #define IS_I945G(dev)           ((dev)->pci_device == 0x2772)
1079 #define IS_I945GM(dev)          (INTEL_INFO(dev)->is_i945gm)
1080 #define IS_I965G(dev)           (INTEL_INFO(dev)->is_i965g)
1081 #define IS_I965GM(dev)          (INTEL_INFO(dev)->is_i965gm)
1082 #define IS_GM45(dev)            ((dev)->pci_device == 0x2A42)
1083 #define IS_G4X(dev)             (INTEL_INFO(dev)->is_g4x)
1084 #define IS_PINEVIEW_G(dev)      ((dev)->pci_device == 0xa001)
1085 #define IS_PINEVIEW_M(dev)      ((dev)->pci_device == 0xa011)
1086 #define IS_PINEVIEW(dev)        (INTEL_INFO(dev)->is_pineview)
1087 #define IS_G33(dev)             (INTEL_INFO(dev)->is_g33)
1088 #define IS_IRONLAKE_D(dev)      ((dev)->pci_device == 0x0042)
1089 #define IS_IRONLAKE_M(dev)      ((dev)->pci_device == 0x0046)
1090 #define IS_IRONLAKE(dev)        (INTEL_INFO(dev)->is_ironlake)
1091 #define IS_I9XX(dev)            (INTEL_INFO(dev)->is_i9xx)
1092 #define IS_GEN6(dev)            (INTEL_INFO(dev)->is_gen6)
1093 #define IS_MOBILE(dev)          (INTEL_INFO(dev)->is_mobile)
1094
1095 #define IS_GEN3(dev)    (IS_I915G(dev) ||                       \
1096                          IS_I915GM(dev) ||                      \
1097                          IS_I945G(dev) ||                       \
1098                          IS_I945GM(dev) ||                      \
1099                          IS_G33(dev) || \
1100                          IS_PINEVIEW(dev))
1101 #define IS_GEN4(dev)    ((dev)->pci_device == 0x2972 ||         \
1102                          (dev)->pci_device == 0x2982 ||         \
1103                          (dev)->pci_device == 0x2992 ||         \
1104                          (dev)->pci_device == 0x29A2 ||         \
1105                          (dev)->pci_device == 0x2A02 ||         \
1106                          (dev)->pci_device == 0x2A12 ||         \
1107                          (dev)->pci_device == 0x2E02 ||         \
1108                          (dev)->pci_device == 0x2E12 ||         \
1109                          (dev)->pci_device == 0x2E22 ||         \
1110                          (dev)->pci_device == 0x2E32 ||         \
1111                          (dev)->pci_device == 0x2A42 ||         \
1112                          (dev)->pci_device == 0x2E42)
1113
1114 #define I915_NEED_GFX_HWS(dev)  (INTEL_INFO(dev)->need_gfx_hws)
1115
1116 /* With the 945 and later, Y tiling got adjusted so that it was 32 128-byte
1117  * rows, which changed the alignment requirements and fence programming.
1118  */
1119 #define HAS_128_BYTE_Y_TILING(dev) (IS_I9XX(dev) && !(IS_I915G(dev) || \
1120                                                       IS_I915GM(dev)))
1121 #define SUPPORTS_DIGITAL_OUTPUTS(dev)   (IS_I9XX(dev) && !IS_PINEVIEW(dev))
1122 #define SUPPORTS_INTEGRATED_HDMI(dev)   (IS_G4X(dev) || IS_IRONLAKE(dev))
1123 #define SUPPORTS_INTEGRATED_DP(dev)     (IS_G4X(dev) || IS_IRONLAKE(dev))
1124 #define SUPPORTS_EDP(dev)               (IS_IRONLAKE_M(dev))
1125 #define SUPPORTS_TV(dev)                (IS_I9XX(dev) && IS_MOBILE(dev) && \
1126                                         !IS_IRONLAKE(dev) && !IS_PINEVIEW(dev))
1127 #define I915_HAS_HOTPLUG(dev)            (INTEL_INFO(dev)->has_hotplug)
1128 /* dsparb controlled by hw only */
1129 #define DSPARB_HWCONTROL(dev) (IS_G4X(dev) || IS_IRONLAKE(dev))
1130
1131 #define HAS_FW_BLC(dev) (IS_I9XX(dev) || IS_G4X(dev) || IS_IRONLAKE(dev))
1132 #define HAS_PIPE_CXSR(dev) (INTEL_INFO(dev)->has_pipe_cxsr)
1133 #define I915_HAS_FBC(dev) (INTEL_INFO(dev)->has_fbc)
1134 #define I915_HAS_RC6(dev) (INTEL_INFO(dev)->has_rc6)
1135
1136 #define HAS_PCH_SPLIT(dev) (IS_IRONLAKE(dev) || \
1137                             IS_GEN6(dev))
1138
1139 #define PRIMARY_RINGBUFFER_SIZE         (128*1024)
1140
1141 #endif