Merge git://git.samba.org/sfrench/cifs-2.6
[pandora-kernel.git] / drivers / edac / Kconfig
1 #
2 #       EDAC Kconfig
3 #       Copyright (c) 2008 Doug Thompson www.softwarebitmaker.com
4 #       Licensed and distributed under the GPL
5 #
6
7 menuconfig EDAC
8         bool "EDAC (Error Detection And Correction) reporting"
9         depends on HAS_IOMEM
10         depends on X86 || PPC || TILE
11         help
12           EDAC is designed to report errors in the core system.
13           These are low-level errors that are reported in the CPU or
14           supporting chipset or other subsystems:
15           memory errors, cache errors, PCI errors, thermal throttling, etc..
16           If unsure, select 'Y'.
17
18           If this code is reporting problems on your system, please
19           see the EDAC project web pages for more information at:
20
21           <http://bluesmoke.sourceforge.net/>
22
23           and:
24
25           <http://buttersideup.com/edacwiki>
26
27           There is also a mailing list for the EDAC project, which can
28           be found via the sourceforge page.
29
30 if EDAC
31
32 comment "Reporting subsystems"
33
34 config EDAC_DEBUG
35         bool "Debugging"
36         help
37           This turns on debugging information for the entire EDAC
38           sub-system. You can insert module with "debug_level=x", current
39           there're four debug levels (x=0,1,2,3 from low to high).
40           Usually you should select 'N'.
41
42 config EDAC_DECODE_MCE
43         tristate "Decode MCEs in human-readable form (only on AMD for now)"
44         depends on CPU_SUP_AMD && X86_MCE_AMD
45         default y
46         ---help---
47           Enable this option if you want to decode Machine Check Exceptions
48           occurring on your machine in human-readable form.
49
50           You should definitely say Y here in case you want to decode MCEs
51           which occur really early upon boot, before the module infrastructure
52           has been initialized.
53
54 config EDAC_MCE_INJ
55         tristate "Simple MCE injection interface over /sysfs"
56         depends on EDAC_DECODE_MCE
57         default n
58         help
59           This is a simple interface to inject MCEs over /sysfs and test
60           the MCE decoding code in EDAC.
61
62           This is currently AMD-only.
63
64 config EDAC_MM_EDAC
65         tristate "Main Memory EDAC (Error Detection And Correction) reporting"
66         help
67           Some systems are able to detect and correct errors in main
68           memory.  EDAC can report statistics on memory error
69           detection and correction (EDAC - or commonly referred to ECC
70           errors).  EDAC will also try to decode where these errors
71           occurred so that a particular failing memory module can be
72           replaced.  If unsure, select 'Y'.
73
74 config EDAC_AMD64
75         tristate "AMD64 (Opteron, Athlon64) K8, F10h"
76         depends on EDAC_MM_EDAC && AMD_NB && X86_64 && EDAC_DECODE_MCE
77         help
78           Support for error detection and correction of DRAM ECC errors on
79           the AMD64 families of memory controllers (K8 and F10h)
80
81 config EDAC_AMD64_ERROR_INJECTION
82         bool "Sysfs HW Error injection facilities"
83         depends on EDAC_AMD64
84         help
85           Recent Opterons (Family 10h and later) provide for Memory Error
86           Injection into the ECC detection circuits. The amd64_edac module
87           allows the operator/user to inject Uncorrectable and Correctable
88           errors into DRAM.
89
90           When enabled, in each of the respective memory controller directories
91           (/sys/devices/system/edac/mc/mcX), there are 3 input files:
92
93           - inject_section (0..3, 16-byte section of 64-byte cacheline),
94           - inject_word (0..8, 16-bit word of 16-byte section),
95           - inject_ecc_vector (hex ecc vector: select bits of inject word)
96
97           In addition, there are two control files, inject_read and inject_write,
98           which trigger the DRAM ECC Read and Write respectively.
99
100 config EDAC_AMD76X
101         tristate "AMD 76x (760, 762, 768)"
102         depends on EDAC_MM_EDAC && PCI && X86_32
103         help
104           Support for error detection and correction on the AMD 76x
105           series of chipsets used with the Athlon processor.
106
107 config EDAC_E7XXX
108         tristate "Intel e7xxx (e7205, e7500, e7501, e7505)"
109         depends on EDAC_MM_EDAC && PCI && X86_32
110         help
111           Support for error detection and correction on the Intel
112           E7205, E7500, E7501 and E7505 server chipsets.
113
114 config EDAC_E752X
115         tristate "Intel e752x (e7520, e7525, e7320) and 3100"
116         depends on EDAC_MM_EDAC && PCI && X86 && HOTPLUG
117         help
118           Support for error detection and correction on the Intel
119           E7520, E7525, E7320 server chipsets.
120
121 config EDAC_I82443BXGX
122         tristate "Intel 82443BX/GX (440BX/GX)"
123         depends on EDAC_MM_EDAC && PCI && X86_32
124         depends on BROKEN
125         help
126           Support for error detection and correction on the Intel
127           82443BX/GX memory controllers (440BX/GX chipsets).
128
129 config EDAC_I82875P
130         tristate "Intel 82875p (D82875P, E7210)"
131         depends on EDAC_MM_EDAC && PCI && X86_32
132         help
133           Support for error detection and correction on the Intel
134           DP82785P and E7210 server chipsets.
135
136 config EDAC_I82975X
137         tristate "Intel 82975x (D82975x)"
138         depends on EDAC_MM_EDAC && PCI && X86
139         help
140           Support for error detection and correction on the Intel
141           DP82975x server chipsets.
142
143 config EDAC_I3000
144         tristate "Intel 3000/3010"
145         depends on EDAC_MM_EDAC && PCI && X86
146         help
147           Support for error detection and correction on the Intel
148           3000 and 3010 server chipsets.
149
150 config EDAC_I3200
151         tristate "Intel 3200"
152         depends on EDAC_MM_EDAC && PCI && X86 && EXPERIMENTAL
153         help
154           Support for error detection and correction on the Intel
155           3200 and 3210 server chipsets.
156
157 config EDAC_X38
158         tristate "Intel X38"
159         depends on EDAC_MM_EDAC && PCI && X86
160         help
161           Support for error detection and correction on the Intel
162           X38 server chipsets.
163
164 config EDAC_I5400
165         tristate "Intel 5400 (Seaburg) chipsets"
166         depends on EDAC_MM_EDAC && PCI && X86
167         help
168           Support for error detection and correction the Intel
169           i5400 MCH chipset (Seaburg).
170
171 config EDAC_I7CORE
172         tristate "Intel i7 Core (Nehalem) processors"
173         depends on EDAC_MM_EDAC && PCI && X86 && X86_MCE_INTEL
174         help
175           Support for error detection and correction the Intel
176           i7 Core (Nehalem) Integrated Memory Controller that exists on
177           newer processors like i7 Core, i7 Core Extreme, Xeon 35xx
178           and Xeon 55xx processors.
179
180 config EDAC_I82860
181         tristate "Intel 82860"
182         depends on EDAC_MM_EDAC && PCI && X86_32
183         help
184           Support for error detection and correction on the Intel
185           82860 chipset.
186
187 config EDAC_R82600
188         tristate "Radisys 82600 embedded chipset"
189         depends on EDAC_MM_EDAC && PCI && X86_32
190         help
191           Support for error detection and correction on the Radisys
192           82600 embedded chipset.
193
194 config EDAC_I5000
195         tristate "Intel Greencreek/Blackford chipset"
196         depends on EDAC_MM_EDAC && X86 && PCI
197         help
198           Support for error detection and correction the Intel
199           Greekcreek/Blackford chipsets.
200
201 config EDAC_I5100
202         tristate "Intel San Clemente MCH"
203         depends on EDAC_MM_EDAC && X86 && PCI
204         help
205           Support for error detection and correction the Intel
206           San Clemente MCH.
207
208 config EDAC_I7300
209         tristate "Intel Clarksboro MCH"
210         depends on EDAC_MM_EDAC && X86 && PCI
211         help
212           Support for error detection and correction the Intel
213           Clarksboro MCH (Intel 7300 chipset).
214
215 config EDAC_SBRIDGE
216         tristate "Intel Sandy-Bridge Integrated MC"
217         depends on EDAC_MM_EDAC && PCI && X86_64 && X86_MCE_INTEL
218         depends on EXPERIMENTAL
219         help
220           Support for error detection and correction the Intel
221           Sandy Bridge Integrated Memory Controller.
222
223 config EDAC_MPC85XX
224         tristate "Freescale MPC83xx / MPC85xx"
225         depends on EDAC_MM_EDAC && FSL_SOC && (PPC_83xx || PPC_85xx)
226         help
227           Support for error detection and correction on the Freescale
228           MPC8349, MPC8560, MPC8540, MPC8548
229
230 config EDAC_MV64X60
231         tristate "Marvell MV64x60"
232         depends on EDAC_MM_EDAC && MV64X60
233         help
234           Support for error detection and correction on the Marvell
235           MV64360 and MV64460 chipsets.
236
237 config EDAC_PASEMI
238         tristate "PA Semi PWRficient"
239         depends on EDAC_MM_EDAC && PCI
240         depends on PPC_PASEMI
241         help
242           Support for error detection and correction on PA Semi
243           PWRficient.
244
245 config EDAC_CELL
246         tristate "Cell Broadband Engine memory controller"
247         depends on EDAC_MM_EDAC && PPC_CELL_COMMON
248         help
249           Support for error detection and correction on the
250           Cell Broadband Engine internal memory controller
251           on platform without a hypervisor
252
253 config EDAC_PPC4XX
254         tristate "PPC4xx IBM DDR2 Memory Controller"
255         depends on EDAC_MM_EDAC && 4xx
256         help
257           This enables support for EDAC on the ECC memory used
258           with the IBM DDR2 memory controller found in various
259           PowerPC 4xx embedded processors such as the 405EX[r],
260           440SP, 440SPe, 460EX, 460GT and 460SX.
261
262 config EDAC_AMD8131
263         tristate "AMD8131 HyperTransport PCI-X Tunnel"
264         depends on EDAC_MM_EDAC && PCI && PPC_MAPLE
265         help
266           Support for error detection and correction on the
267           AMD8131 HyperTransport PCI-X Tunnel chip.
268           Note, add more Kconfig dependency if it's adopted
269           on some machine other than Maple.
270
271 config EDAC_AMD8111
272         tristate "AMD8111 HyperTransport I/O Hub"
273         depends on EDAC_MM_EDAC && PCI && PPC_MAPLE
274         help
275           Support for error detection and correction on the
276           AMD8111 HyperTransport I/O Hub chip.
277           Note, add more Kconfig dependency if it's adopted
278           on some machine other than Maple.
279
280 config EDAC_CPC925
281         tristate "IBM CPC925 Memory Controller (PPC970FX)"
282         depends on EDAC_MM_EDAC && PPC64
283         help
284           Support for error detection and correction on the
285           IBM CPC925 Bridge and Memory Controller, which is
286           a companion chip to the PowerPC 970 family of
287           processors.
288
289 config EDAC_TILE
290         tristate "Tilera Memory Controller"
291         depends on EDAC_MM_EDAC && TILE
292         default y
293         help
294           Support for error detection and correction on the
295           Tilera memory controller.
296
297 endif # EDAC