drivers/dma/amba-pl08x.c

   1 /*
   2  * Copyright (c) 2006 ARM Ltd.
   3  * Copyright (c) 2010 ST-Ericsson SA
   4  *
   5  * Author: Peter Pearse <peter.pearse@arm.com>
   6  * Author: Linus Walleij <linus.walleij@stericsson.com>
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of the GNU General Public License as published by the Free
  10  * Software Foundation; either version 2 of the License, or (at your option)
  11  * any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful, but WITHOUT
  14  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  15  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  16  * more details.
  17  *
  18  * You should have received a copy of the GNU General Public License along with
  19  * this program; if not, write to the Free Software Foundation, Inc., 59
  20  * Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  21  *
  22  * The full GNU General Public License is in this distribution in the file
  23  * called COPYING.
  24  *
  25  * Documentation: ARM DDI 0196G == PL080
  26  * Documentation: ARM DDI 0218E == PL081
  27  *
  28  * PL080 & PL081 both have 16 sets of DMA signals that can be routed to any
  29  * channel.
  30  *
  31  * The PL080 has 8 channels available for simultaneous use, and the PL081
  32  * has only two channels. So on these DMA controllers the number of channels
  33  * and the number of incoming DMA signals are two totally different things.
  34  * It is usually not possible to theoretically handle all physical signals,
  35  * so a multiplexing scheme with possible denial of use is necessary.
  36  *
  37  * The PL080 has a dual bus master, PL081 has a single master.
  38  *
  39  * Memory to peripheral transfer may be visualized as
  40  *      Get data from memory to DMAC
  41  *      Until no data left
  42  *              On burst request from peripheral
  43  *                      Destination burst from DMAC to peripheral
  44  *                      Clear burst request
  45  *      Raise terminal count interrupt
  46  *
  47  * For peripherals with a FIFO:
  48  * Source      burst size == half the depth of the peripheral FIFO
  49  * Destination burst size == the depth of the peripheral FIFO
  50  *
  51  * (Bursts are irrelevant for mem to mem transfers - there are no burst
  52  * signals, the DMA controller will simply facilitate its AHB master.)
  53  *
  54  * ASSUMES default (little) endianness for DMA transfers
  55  *
  56  * The PL08x has two flow control settings:
  57  *  - DMAC flow control: the transfer size defines the number of transfers
  58  *    which occur for the current LLI entry, and the DMAC raises TC at the
  59  *    end of every LLI entry.  Observed behaviour shows the DMAC listening
  60  *    to both the BREQ and SREQ signals (contrary to documented),
  61  *    transferring data if either is active.  The LBREQ and LSREQ signals
  62  *    are ignored.
  63  *
  64  *  - Peripheral flow control: the transfer size is ignored (and should be
  65  *    zero).  The data is transferred from the current LLI entry, until
  66  *    after the final transfer signalled by LBREQ or LSREQ.  The DMAC
  67  *    will then move to the next LLI entry.
  68  *
  69  * Global TODO:
  70  * - Break out common code from arch/arm/mach-s3c64xx and share
  71  */
  72 #include <linux/amba/bus.h>
  73 #include <linux/amba/pl08x.h>
  74 #include <linux/debugfs.h>
  75 #include <linux/delay.h>
  76 #include <linux/device.h>
  77 #include <linux/dmaengine.h>
  78 #include <linux/dmapool.h>
  79 #include <linux/dma-mapping.h>
  80 #include <linux/init.h>
  81 #include <linux/interrupt.h>
  82 #include <linux/module.h>
  83 #include <linux/pm_runtime.h>
  84 #include <linux/seq_file.h>
  85 #include <linux/slab.h>
  86 #include <asm/hardware/pl080.h>
  87
  88 #include "dmaengine.h"
  89
  90 #define DRIVER_NAME     "pl08xdmac"
  91
  92 static struct amba_driver pl08x_amba_driver;
  93 struct pl08x_driver_data;
  94
  95 /**
  96  * struct vendor_data - vendor-specific config parameters for PL08x derivatives
  97  * @channels: the number of channels available in this variant
  98  * @dualmaster: whether this version supports dual AHB masters or not.
  99  * @nomadik: whether the channels have Nomadik security extension bits
 100  *      that need to be checked for permission before use and some registers are
 101  *      missing
 102  */
 103 struct vendor_data {
 104         u8 channels;
 105         bool dualmaster;
 106         bool nomadik;
 107 };
 108
 109 /*
 110  * PL08X private data structures
 111  * An LLI struct - see PL08x TRM.  Note that next uses bit[0] as a bus bit,
 112  * start & end do not - their bus bit info is in cctl.  Also note that these
 113  * are fixed 32-bit quantities.
 114  */
 115 struct pl08x_lli {
 116         u32 src;
 117         u32 dst;
 118         u32 lli;
 119         u32 cctl;
 120 };
 121
 122 /**
 123  * struct pl08x_bus_data - information of source or destination
 124  * busses for a transfer
 125  * @addr: current address
 126  * @maxwidth: the maximum width of a transfer on this bus
 127  * @buswidth: the width of this bus in bytes: 1, 2 or 4
 128  */
 129 struct pl08x_bus_data {
 130         dma_addr_t addr;
 131         u8 maxwidth;
 132         u8 buswidth;
 133 };
 134
 135 /**
 136  * struct pl08x_phy_chan - holder for the physical channels
 137  * @id: physical index to this channel
 138  * @lock: a lock to use when altering an instance of this struct
 139  * @signal: the physical signal (aka channel) serving this physical channel
 140  * right now
 141  * @serving: the virtual channel currently being served by this physical
 142  * channel
 143  */
 144 struct pl08x_phy_chan {
 145         unsigned int id;
 146         void __iomem *base;
 147         spinlock_t lock;
 148         int signal;
 149         struct pl08x_dma_chan *serving;
 150 };
 151
 152 /**
 153  * struct pl08x_sg - structure containing data per sg
 154  * @src_addr: src address of sg
 155  * @dst_addr: dst address of sg
 156  * @len: transfer len in bytes
 157  * @node: node for txd's dsg_list
 158  */
 159 struct pl08x_sg {
 160         dma_addr_t src_addr;
 161         dma_addr_t dst_addr;
 162         size_t len;
 163         struct list_head node;
 164 };
 165
 166 /**
 167  * struct pl08x_txd - wrapper for struct dma_async_tx_descriptor
 168  * @tx: async tx descriptor
 169  * @node: node for txd list for channels
 170  * @dsg_list: list of children sg's
 171  * @direction: direction of transfer
 172  * @llis_bus: DMA memory address (physical) start for the LLIs
 173  * @llis_va: virtual memory address start for the LLIs
 174  * @cctl: control reg values for current txd
 175  * @ccfg: config reg values for current txd
 176  */
 177 struct pl08x_txd {
 178         struct dma_async_tx_descriptor tx;
 179         struct list_head node;
 180         struct list_head dsg_list;
 181         enum dma_transfer_direction direction;
 182         dma_addr_t llis_bus;
 183         struct pl08x_lli *llis_va;
 184         /* Default cctl value for LLIs */
 185         u32 cctl;
 186         /*
 187          * Settings to be put into the physical channel when we
 188          * trigger this txd.  Other registers are in llis_va[0].
 189          */
 190         u32 ccfg;
 191 };
 192
 193 /**
 194  * struct pl08x_dma_chan_state - holds the PL08x specific virtual channel
 195  * states
 196  * @PL08X_CHAN_IDLE: the channel is idle
 197  * @PL08X_CHAN_RUNNING: the channel has allocated a physical transport
 198  * channel and is running a transfer on it
 199  * @PL08X_CHAN_PAUSED: the channel has allocated a physical transport
 200  * channel, but the transfer is currently paused
 201  * @PL08X_CHAN_WAITING: the channel is waiting for a physical transport
 202  * channel to become available (only pertains to memcpy channels)
 203  */
 204 enum pl08x_dma_chan_state {
 205         PL08X_CHAN_IDLE,
 206         PL08X_CHAN_RUNNING,
 207         PL08X_CHAN_PAUSED,
 208         PL08X_CHAN_WAITING,
 209 };
 210
 211 /**
 212  * struct pl08x_dma_chan - this structure wraps a DMA ENGINE channel
 213  * @chan: wrappped abstract channel
 214  * @phychan: the physical channel utilized by this channel, if there is one
 215  * @phychan_hold: if non-zero, hold on to the physical channel even if we
 216  * have no pending entries
 217  * @tasklet: tasklet scheduled by the IRQ to handle actual work etc
 218  * @name: name of channel
 219  * @cd: channel platform data
 220  * @runtime_addr: address for RX/TX according to the runtime config
 221  * @runtime_direction: current direction of this channel according to
 222  * runtime config
 223  * @pend_list: queued transactions pending on this channel
 224  * @at: active transaction on this channel
 225  * @lock: a lock for this channel data
 226  * @host: a pointer to the host (internal use)
 227  * @state: whether the channel is idle, paused, running etc
 228  * @slave: whether this channel is a device (slave) or for memcpy
 229  * @device_fc: Flow Controller Settings for ccfg register. Only valid for slave
 230  * channels. Fill with 'true' if peripheral should be flow controller. Direction
 231  * will be selected at Runtime.
 232  * @waiting: a TX descriptor on this channel which is waiting for a physical
 233  * channel to become available
 234  */
 235 struct pl08x_dma_chan {
 236         struct dma_chan chan;
 237         struct pl08x_phy_chan *phychan;
 238         int phychan_hold;
 239         struct tasklet_struct tasklet;
 240         char *name;
 241         const struct pl08x_channel_data *cd;
 242         dma_addr_t src_addr;
 243         dma_addr_t dst_addr;
 244         u32 src_cctl;
 245         u32 dst_cctl;
 246         enum dma_transfer_direction runtime_direction;
 247         struct list_head pend_list;
 248         struct pl08x_txd *at;
 249         spinlock_t lock;
 250         struct pl08x_driver_data *host;
 251         enum pl08x_dma_chan_state state;
 252         bool slave;
 253         bool device_fc;
 254         struct pl08x_txd *waiting;
 255 };
 256
 257 /**
 258  * struct pl08x_driver_data - the local state holder for the PL08x
 259  * @slave: slave engine for this instance
 260  * @memcpy: memcpy engine for this instance
 261  * @base: virtual memory base (remapped) for the PL08x
 262  * @adev: the corresponding AMBA (PrimeCell) bus entry
 263  * @vd: vendor data for this PL08x variant
 264  * @pd: platform data passed in from the platform/machine
 265  * @phy_chans: array of data for the physical channels
 266  * @pool: a pool for the LLI descriptors
 267  * @pool_ctr: counter of LLIs in the pool
 268  * @lli_buses: bitmask to or in to LLI pointer selecting AHB port for LLI
 269  * fetches
 270  * @mem_buses: set to indicate memory transfers on AHB2.
 271  * @lock: a spinlock for this struct
 272  */
 273 struct pl08x_driver_data {
 274         struct dma_device slave;
 275         struct dma_device memcpy;
 276         void __iomem *base;
 277         struct amba_device *adev;
 278         const struct vendor_data *vd;
 279         struct pl08x_platform_data *pd;
 280         struct pl08x_phy_chan *phy_chans;
 281         struct dma_pool *pool;
 282         int pool_ctr;
 283         u8 lli_buses;
 284         u8 mem_buses;
 285 };
 286
 287 /*
 288  * PL08X specific defines
 289  */
 290
 291 /* Size (bytes) of each LLI buffer allocated for one transfer */
 292 # define PL08X_LLI_TSFR_SIZE    0x2000
 293
 294 /* Maximum times we call dma_pool_alloc on this pool without freeing */
 295 #define MAX_NUM_TSFR_LLIS       (PL08X_LLI_TSFR_SIZE/sizeof(struct pl08x_lli))
 296 #define PL08X_ALIGN             8
 297
 298 static inline struct pl08x_dma_chan *to_pl08x_chan(struct dma_chan *chan)
 299 {
 300         return container_of(chan, struct pl08x_dma_chan, chan);
 301 }
 302
 303 static inline struct pl08x_txd *to_pl08x_txd(struct dma_async_tx_descriptor *tx)
 304 {
 305         return container_of(tx, struct pl08x_txd, tx);
 306 }
 307
 308 /*
 309  * Physical channel handling
 310  */
 311
 312 /* Whether a certain channel is busy or not */
 313 static int pl08x_phy_channel_busy(struct pl08x_phy_chan *ch)
 314 {
 315         unsigned int val;
 316
 317         val = readl(ch->base + PL080_CH_CONFIG);
 318         return val & PL080_CONFIG_ACTIVE;
 319 }
 320
 321 /*
 322  * Set the initial DMA register values i.e. those for the first LLI
 323  * The next LLI pointer and the configuration interrupt bit have
 324  * been set when the LLIs were constructed.  Poke them into the hardware
 325  * and start the transfer.
 326  */
 327 static void pl08x_start_txd(struct pl08x_dma_chan *plchan,
 328         struct pl08x_txd *txd)
 329 {
 330         struct pl08x_driver_data *pl08x = plchan->host;
 331         struct pl08x_phy_chan *phychan = plchan->phychan;
 332         struct pl08x_lli *lli = &txd->llis_va[0];
 333         u32 val;
 334
 335         plchan->at = txd;
 336
 337         /* Wait for channel inactive */
 338         while (pl08x_phy_channel_busy(phychan))
 339                 cpu_relax();
 340
 341         dev_vdbg(&pl08x->adev->dev,
 342                 "WRITE channel %d: csrc=0x%08x, cdst=0x%08x, "
 343                 "clli=0x%08x, cctl=0x%08x, ccfg=0x%08x\n",
 344                 phychan->id, lli->src, lli->dst, lli->lli, lli->cctl,
 345                 txd->ccfg);
 346
 347         writel(lli->src, phychan->base + PL080_CH_SRC_ADDR);
 348         writel(lli->dst, phychan->base + PL080_CH_DST_ADDR);
 349         writel(lli->lli, phychan->base + PL080_CH_LLI);
 350         writel(lli->cctl, phychan->base + PL080_CH_CONTROL);
 351         writel(txd->ccfg, phychan->base + PL080_CH_CONFIG);
 352
 353         /* Enable the DMA channel */
 354         /* Do not access config register until channel shows as disabled */
 355         while (readl(pl08x->base + PL080_EN_CHAN) & (1 << phychan->id))
 356                 cpu_relax();
 357
 358         /* Do not access config register until channel shows as inactive */
 359         val = readl(phychan->base + PL080_CH_CONFIG);
 360         while ((val & PL080_CONFIG_ACTIVE) || (val & PL080_CONFIG_ENABLE))
 361                 val = readl(phychan->base + PL080_CH_CONFIG);
 362
 363         writel(val | PL080_CONFIG_ENABLE, phychan->base + PL080_CH_CONFIG);
 364 }
 365
 366 /*
 367  * Pause the channel by setting the HALT bit.
 368  *
 369  * For M->P transfers, pause the DMAC first and then stop the peripheral -
 370  * the FIFO can only drain if the peripheral is still requesting data.
 371  * (note: this can still timeout if the DMAC FIFO never drains of data.)
 372  *
 373  * For P->M transfers, disable the peripheral first to stop it filling
 374  * the DMAC FIFO, and then pause the DMAC.
 375  */
 376 static void pl08x_pause_phy_chan(struct pl08x_phy_chan *ch)
 377 {
 378         u32 val;
 379         int timeout;
 380
 381         /* Set the HALT bit and wait for the FIFO to drain */
 382         val = readl(ch->base + PL080_CH_CONFIG);
 383         val |= PL080_CONFIG_HALT;
 384         writel(val, ch->base + PL080_CH_CONFIG);
 385
 386         /* Wait for channel inactive */
 387         for (timeout = 1000; timeout; timeout--) {
 388                 if (!pl08x_phy_channel_busy(ch))
 389                         break;
 390                 udelay(1);
 391         }
 392         if (pl08x_phy_channel_busy(ch))
 393                 pr_err("pl08x: channel%u timeout waiting for pause\n", ch->id);
 394 }
 395
 396 static void pl08x_resume_phy_chan(struct pl08x_phy_chan *ch)
 397 {
 398         u32 val;
 399
 400         /* Clear the HALT bit */
 401         val = readl(ch->base + PL080_CH_CONFIG);
 402         val &= ~PL080_CONFIG_HALT;
 403         writel(val, ch->base + PL080_CH_CONFIG);
 404 }
 405
 406 /*
 407  * pl08x_terminate_phy_chan() stops the channel, clears the FIFO and
 408  * clears any pending interrupt status.  This should not be used for
 409  * an on-going transfer, but as a method of shutting down a channel
 410  * (eg, when it's no longer used) or terminating a transfer.
 411  */
 412 static void pl08x_terminate_phy_chan(struct pl08x_driver_data *pl08x,
 413         struct pl08x_phy_chan *ch)
 414 {
 415         u32 val = readl(ch->base + PL080_CH_CONFIG);
 416
 417         val &= ~(PL080_CONFIG_ENABLE | PL080_CONFIG_ERR_IRQ_MASK |
 418                  PL080_CONFIG_TC_IRQ_MASK);
 419
 420         writel(val, ch->base + PL080_CH_CONFIG);
 421
 422         writel(1 << ch->id, pl08x->base + PL080_ERR_CLEAR);
 423         writel(1 << ch->id, pl08x->base + PL080_TC_CLEAR);
 424 }
 425
 426 static inline u32 get_bytes_in_cctl(u32 cctl)
 427 {
 428         /* The source width defines the number of bytes */
 429         u32 bytes = cctl & PL080_CONTROL_TRANSFER_SIZE_MASK;
 430
 431         switch (cctl >> PL080_CONTROL_SWIDTH_SHIFT) {
 432         case PL080_WIDTH_8BIT:
 433                 break;
 434         case PL080_WIDTH_16BIT:
 435                 bytes *= 2;
 436                 break;
 437         case PL080_WIDTH_32BIT:
 438                 bytes *= 4;
 439                 break;
 440         }
 441         return bytes;
 442 }
 443
 444 /* The channel should be paused when calling this */
 445 static u32 pl08x_getbytes_chan(struct pl08x_dma_chan *plchan)
 446 {
 447         struct pl08x_phy_chan *ch;
 448         struct pl08x_txd *txd;
 449         unsigned long flags;
 450         size_t bytes = 0;
 451
 452         spin_lock_irqsave(&plchan->lock, flags);
 453         ch = plchan->phychan;
 454         txd = plchan->at;
 455
 456         /*
 457          * Follow the LLIs to get the number of remaining
 458          * bytes in the currently active transaction.
 459          */
 460         if (ch && txd) {
 461                 u32 clli = readl(ch->base + PL080_CH_LLI) & ~PL080_LLI_LM_AHB2;
 462
 463                 /* First get the remaining bytes in the active transfer */
 464                 bytes = get_bytes_in_cctl(readl(ch->base + PL080_CH_CONTROL));
 465
 466                 if (clli) {
 467                         struct pl08x_lli *llis_va = txd->llis_va;
 468                         dma_addr_t llis_bus = txd->llis_bus;
 469                         int index;
 470
 471                         BUG_ON(clli < llis_bus || clli >= llis_bus +
 472                                 sizeof(struct pl08x_lli) * MAX_NUM_TSFR_LLIS);
 473
 474                         /*
 475                          * Locate the next LLI - as this is an array,
 476                          * it's simple maths to find.
 477                          */
 478                         index = (clli - llis_bus) / sizeof(struct pl08x_lli);
 479
 480                         for (; index < MAX_NUM_TSFR_LLIS; index++) {
 481                                 bytes += get_bytes_in_cctl(llis_va[index].cctl);
 482
 483                                 /*
 484                                  * A LLI pointer of 0 terminates the LLI list
 485                                  */
 486                                 if (!llis_va[index].lli)
 487                                         break;
 488                         }
 489                 }
 490         }
 491
 492         /* Sum up all queued transactions */
 493         if (!list_empty(&plchan->pend_list)) {
 494                 struct pl08x_txd *txdi;
 495                 list_for_each_entry(txdi, &plchan->pend_list, node) {
 496                         struct pl08x_sg *dsg;
 497                         list_for_each_entry(dsg, &txd->dsg_list, node)
 498                                 bytes += dsg->len;
 499                 }
 500         }
 501
 502         spin_unlock_irqrestore(&plchan->lock, flags);
 503
 504         return bytes;
 505 }
 506
 507 /*
 508  * Allocate a physical channel for a virtual channel
 509  *
 510  * Try to locate a physical channel to be used for this transfer. If all
 511  * are taken return NULL and the requester will have to cope by using
 512  * some fallback PIO mode or retrying later.
 513  */
 514 static struct pl08x_phy_chan *
 515 pl08x_get_phy_channel(struct pl08x_driver_data *pl08x,
 516                       struct pl08x_dma_chan *virt_chan)
 517 {
 518         struct pl08x_phy_chan *ch = NULL;
 519         unsigned long flags;
 520         int i;
 521
 522         for (i = 0; i < pl08x->vd->channels; i++) {
 523                 ch = &pl08x->phy_chans[i];
 524
 525                 spin_lock_irqsave(&ch->lock, flags);
 526
 527                 if (!ch->locked && !ch->serving) {
 528                         ch->serving = virt_chan;
 529                         ch->signal = -1;
 530                         spin_unlock_irqrestore(&ch->lock, flags);
 531                         break;
 532                 }
 533
 534                 spin_unlock_irqrestore(&ch->lock, flags);
 535         }
 536
 537         if (i == pl08x->vd->channels) {
 538                 /* No physical channel available, cope with it */
 539                 return NULL;
 540         }
 541
 542         return ch;
 543 }
 544
 545 static inline void pl08x_put_phy_channel(struct pl08x_driver_data *pl08x,
 546                                          struct pl08x_phy_chan *ch)
 547 {
 548         unsigned long flags;
 549
 550         spin_lock_irqsave(&ch->lock, flags);
 551
 552         /* Stop the channel and clear its interrupts */
 553         pl08x_terminate_phy_chan(pl08x, ch);
 554
 555         /* Mark it as free */
 556         ch->serving = NULL;
 557         spin_unlock_irqrestore(&ch->lock, flags);
 558 }
 559
 560 /*
 561  * LLI handling
 562  */
 563
 564 static inline unsigned int pl08x_get_bytes_for_cctl(unsigned int coded)
 565 {
 566         switch (coded) {
 567         case PL080_WIDTH_8BIT:
 568                 return 1;
 569         case PL080_WIDTH_16BIT:
 570                 return 2;
 571         case PL080_WIDTH_32BIT:
 572                 return 4;
 573         default:
 574                 break;
 575         }
 576         BUG();
 577         return 0;
 578 }
 579
 580 static inline u32 pl08x_cctl_bits(u32 cctl, u8 srcwidth, u8 dstwidth,
 581                                   size_t tsize)
 582 {
 583         u32 retbits = cctl;
 584
 585         /* Remove all src, dst and transfer size bits */
 586         retbits &= ~PL080_CONTROL_DWIDTH_MASK;
 587         retbits &= ~PL080_CONTROL_SWIDTH_MASK;
 588         retbits &= ~PL080_CONTROL_TRANSFER_SIZE_MASK;
 589
 590         /* Then set the bits according to the parameters */
 591         switch (srcwidth) {
 592         case 1:
 593                 retbits |= PL080_WIDTH_8BIT << PL080_CONTROL_SWIDTH_SHIFT;
 594                 break;
 595         case 2:
 596                 retbits |= PL080_WIDTH_16BIT << PL080_CONTROL_SWIDTH_SHIFT;
 597                 break;
 598         case 4:
 599                 retbits |= PL080_WIDTH_32BIT << PL080_CONTROL_SWIDTH_SHIFT;
 600                 break;
 601         default:
 602                 BUG();
 603                 break;
 604         }
 605
 606         switch (dstwidth) {
 607         case 1:
 608                 retbits |= PL080_WIDTH_8BIT << PL080_CONTROL_DWIDTH_SHIFT;
 609                 break;
 610         case 2:
 611                 retbits |= PL080_WIDTH_16BIT << PL080_CONTROL_DWIDTH_SHIFT;
 612                 break;
 613         case 4:
 614                 retbits |= PL080_WIDTH_32BIT << PL080_CONTROL_DWIDTH_SHIFT;
 615                 break;
 616         default:
 617                 BUG();
 618                 break;
 619         }
 620
 621         retbits |= tsize << PL080_CONTROL_TRANSFER_SIZE_SHIFT;
 622         return retbits;
 623 }
 624
 625 struct pl08x_lli_build_data {
 626         struct pl08x_txd *txd;
 627         struct pl08x_bus_data srcbus;
 628         struct pl08x_bus_data dstbus;
 629         size_t remainder;
 630         u32 lli_bus;
 631 };
 632
 633 /*
 634  * Autoselect a master bus to use for the transfer. Slave will be the chosen as
 635  * victim in case src & dest are not similarly aligned. i.e. If after aligning
 636  * masters address with width requirements of transfer (by sending few byte by
 637  * byte data), slave is still not aligned, then its width will be reduced to
 638  * BYTE.
 639  * - prefers the destination bus if both available
 640  * - prefers bus with fixed address (i.e. peripheral)
 641  */
 642 static void pl08x_choose_master_bus(struct pl08x_lli_build_data *bd,
 643         struct pl08x_bus_data **mbus, struct pl08x_bus_data **sbus, u32 cctl)
 644 {
 645         if (!(cctl & PL080_CONTROL_DST_INCR)) {
 646                 *mbus = &bd->dstbus;
 647                 *sbus = &bd->srcbus;
 648         } else if (!(cctl & PL080_CONTROL_SRC_INCR)) {
 649                 *mbus = &bd->srcbus;
 650                 *sbus = &bd->dstbus;
 651         } else {
 652                 if (bd->dstbus.buswidth >= bd->srcbus.buswidth) {
 653                         *mbus = &bd->dstbus;
 654                         *sbus = &bd->srcbus;
 655                 } else {
 656                         *mbus = &bd->srcbus;
 657                         *sbus = &bd->dstbus;
 658                 }
 659         }
 660 }
 661
 662 /*
 663  * Fills in one LLI for a certain transfer descriptor and advance the counter
 664  */
 665 static void pl08x_fill_lli_for_desc(struct pl08x_lli_build_data *bd,
 666         int num_llis, int len, u32 cctl)
 667 {
 668         struct pl08x_lli *llis_va = bd->txd->llis_va;
 669         dma_addr_t llis_bus = bd->txd->llis_bus;
 670
 671         BUG_ON(num_llis >= MAX_NUM_TSFR_LLIS);
 672
 673         llis_va[num_llis].cctl = cctl;
 674         llis_va[num_llis].src = bd->srcbus.addr;
 675         llis_va[num_llis].dst = bd->dstbus.addr;
 676         llis_va[num_llis].lli = llis_bus + (num_llis + 1) *
 677                 sizeof(struct pl08x_lli);
 678         llis_va[num_llis].lli |= bd->lli_bus;
 679
 680         if (cctl & PL080_CONTROL_SRC_INCR)
 681                 bd->srcbus.addr += len;
 682         if (cctl & PL080_CONTROL_DST_INCR)
 683                 bd->dstbus.addr += len;
 684
 685         BUG_ON(bd->remainder < len);
 686
 687         bd->remainder -= len;
 688 }
 689
 690 static inline void prep_byte_width_lli(struct pl08x_lli_build_data *bd,
 691                 u32 *cctl, u32 len, int num_llis, size_t *total_bytes)
 692 {
 693         *cctl = pl08x_cctl_bits(*cctl, 1, 1, len);
 694         pl08x_fill_lli_for_desc(bd, num_llis, len, *cctl);
 695         (*total_bytes) += len;
 696 }
 697
 698 /*
 699  * This fills in the table of LLIs for the transfer descriptor
 700  * Note that we assume we never have to change the burst sizes
 701  * Return 0 for error
 702  */
 703 static int pl08x_fill_llis_for_desc(struct pl08x_driver_data *pl08x,
 704                               struct pl08x_txd *txd)
 705 {
 706         struct pl08x_bus_data *mbus, *sbus;
 707         struct pl08x_lli_build_data bd;
 708         int num_llis = 0;
 709         u32 cctl, early_bytes = 0;
 710         size_t max_bytes_per_lli, total_bytes;
 711         struct pl08x_lli *llis_va;
 712         struct pl08x_sg *dsg;
 713
 714         txd->llis_va = dma_pool_alloc(pl08x->pool, GFP_NOWAIT, &txd->llis_bus);
 715         if (!txd->llis_va) {
 716                 dev_err(&pl08x->adev->dev, "%s no memory for llis\n", __func__);
 717                 return 0;
 718         }
 719
 720         pl08x->pool_ctr++;
 721
 722         bd.txd = txd;
 723         bd.lli_bus = (pl08x->lli_buses & PL08X_AHB2) ? PL080_LLI_LM_AHB2 : 0;
 724         cctl = txd->cctl;
 725
 726         /* Find maximum width of the source bus */
 727         bd.srcbus.maxwidth =
 728                 pl08x_get_bytes_for_cctl((cctl & PL080_CONTROL_SWIDTH_MASK) >>
 729                                        PL080_CONTROL_SWIDTH_SHIFT);
 730
 731         /* Find maximum width of the destination bus */
 732         bd.dstbus.maxwidth =
 733                 pl08x_get_bytes_for_cctl((cctl & PL080_CONTROL_DWIDTH_MASK) >>
 734                                        PL080_CONTROL_DWIDTH_SHIFT);
 735
 736         list_for_each_entry(dsg, &txd->dsg_list, node) {
 737                 total_bytes = 0;
 738                 cctl = txd->cctl;
 739
 740                 bd.srcbus.addr = dsg->src_addr;
 741                 bd.dstbus.addr = dsg->dst_addr;
 742                 bd.remainder = dsg->len;
 743                 bd.srcbus.buswidth = bd.srcbus.maxwidth;
 744                 bd.dstbus.buswidth = bd.dstbus.maxwidth;
 745
 746                 pl08x_choose_master_bus(&bd, &mbus, &sbus, cctl);
 747
 748                 dev_vdbg(&pl08x->adev->dev, "src=0x%08x%s/%u dst=0x%08x%s/%u len=%zu\n",
 749                         bd.srcbus.addr, cctl & PL080_CONTROL_SRC_INCR ? "+" : "",
 750                         bd.srcbus.buswidth,
 751                         bd.dstbus.addr, cctl & PL080_CONTROL_DST_INCR ? "+" : "",
 752                         bd.dstbus.buswidth,
 753                         bd.remainder);
 754                 dev_vdbg(&pl08x->adev->dev, "mbus=%s sbus=%s\n",
 755                         mbus == &bd.srcbus ? "src" : "dst",
 756                         sbus == &bd.srcbus ? "src" : "dst");
 757
 758                 /*
 759                  * Zero length is only allowed if all these requirements are
 760                  * met:
 761                  * - flow controller is peripheral.
 762                  * - src.addr is aligned to src.width
 763                  * - dst.addr is aligned to dst.width
 764                  *
 765                  * sg_len == 1 should be true, as there can be two cases here:
 766                  *
 767                  * - Memory addresses are contiguous and are not scattered.
 768                  *   Here, Only one sg will be passed by user driver, with
 769                  *   memory address and zero length. We pass this to controller
 770                  *   and after the transfer it will receive the last burst
 771                  *   request from peripheral and so transfer finishes.
 772                  *
 773                  * - Memory addresses are scattered and are not contiguous.
 774                  *   Here, Obviously as DMA controller doesn't know when a lli's
 775                  *   transfer gets over, it can't load next lli. So in this
 776                  *   case, there has to be an assumption that only one lli is
 777                  *   supported. Thus, we can't have scattered addresses.
 778                  */
 779                 if (!bd.remainder) {
 780                         u32 fc = (txd->ccfg & PL080_CONFIG_FLOW_CONTROL_MASK) >>
 781                                 PL080_CONFIG_FLOW_CONTROL_SHIFT;
 782                         if (!((fc >= PL080_FLOW_SRC2DST_DST) &&
 783                                         (fc <= PL080_FLOW_SRC2DST_SRC))) {
 784                                 dev_err(&pl08x->adev->dev, "%s sg len can't be zero",
 785                                         __func__);
 786                                 return 0;
 787                         }
 788
 789                         if ((bd.srcbus.addr % bd.srcbus.buswidth) ||
 790                                         (bd.dstbus.addr % bd.dstbus.buswidth)) {
 791                                 dev_err(&pl08x->adev->dev,
 792                                         "%s src & dst address must be aligned to src"
 793                                         " & dst width if peripheral is flow controller",
 794                                         __func__);
 795                                 return 0;
 796                         }
 797
 798                         cctl = pl08x_cctl_bits(cctl, bd.srcbus.buswidth,
 799                                         bd.dstbus.buswidth, 0);
 800                         pl08x_fill_lli_for_desc(&bd, num_llis++, 0, cctl);
 801                         break;
 802                 }
 803
 804                 /*
 805                  * Send byte by byte for following cases
 806                  * - Less than a bus width available
 807                  * - until master bus is aligned
 808                  */
 809                 if (bd.remainder < mbus->buswidth)
 810                         early_bytes = bd.remainder;
 811                 else if ((mbus->addr) % (mbus->buswidth)) {
 812                         early_bytes = mbus->buswidth - (mbus->addr) %
 813                                 (mbus->buswidth);
 814                         if ((bd.remainder - early_bytes) < mbus->buswidth)
 815                                 early_bytes = bd.remainder;
 816                 }
 817
 818                 if (early_bytes) {
 819                         dev_vdbg(&pl08x->adev->dev,
 820                                 "%s byte width LLIs (remain 0x%08x)\n",
 821                                 __func__, bd.remainder);
 822                         prep_byte_width_lli(&bd, &cctl, early_bytes, num_llis++,
 823                                 &total_bytes);
 824                 }
 825
 826                 if (bd.remainder) {
 827                         /*
 828                          * Master now aligned
 829                          * - if slave is not then we must set its width down
 830                          */
 831                         if (sbus->addr % sbus->buswidth) {
 832                                 dev_dbg(&pl08x->adev->dev,
 833                                         "%s set down bus width to one byte\n",
 834                                         __func__);
 835
 836                                 sbus->buswidth = 1;
 837                         }
 838
 839                         /*
 840                          * Bytes transferred = tsize * src width, not
 841                          * MIN(buswidths)
 842                          */
 843                         max_bytes_per_lli = bd.srcbus.buswidth *
 844                                 PL080_CONTROL_TRANSFER_SIZE_MASK;
 845                         dev_vdbg(&pl08x->adev->dev,
 846                                 "%s max bytes per lli = %zu\n",
 847                                 __func__, max_bytes_per_lli);
 848
 849                         /*
 850                          * Make largest possible LLIs until less than one bus
 851                          * width left
 852                          */
 853                         while (bd.remainder > (mbus->buswidth - 1)) {
 854                                 size_t lli_len, tsize, width;
 855
 856                                 /*
 857                                  * If enough left try to send max possible,
 858                                  * otherwise try to send the remainder
 859                                  */
 860                                 lli_len = min(bd.remainder, max_bytes_per_lli);
 861
 862                                 /*
 863                                  * Check against maximum bus alignment:
 864                                  * Calculate actual transfer size in relation to
 865                                  * bus width an get a maximum remainder of the
 866                                  * highest bus width - 1
 867                                  */
 868                                 width = max(mbus->buswidth, sbus->buswidth);
 869                                 lli_len = (lli_len / width) * width;
 870                                 tsize = lli_len / bd.srcbus.buswidth;
 871
 872                                 dev_vdbg(&pl08x->adev->dev,
 873                                         "%s fill lli with single lli chunk of "
 874                                         "size 0x%08zx (remainder 0x%08zx)\n",
 875                                         __func__, lli_len, bd.remainder);
 876
 877                                 cctl = pl08x_cctl_bits(cctl, bd.srcbus.buswidth,
 878                                         bd.dstbus.buswidth, tsize);
 879                                 pl08x_fill_lli_for_desc(&bd, num_llis++,
 880                                                 lli_len, cctl);
 881                                 total_bytes += lli_len;
 882                         }
 883
 884                         /*
 885                          * Send any odd bytes
 886                          */
 887                         if (bd.remainder) {
 888                                 dev_vdbg(&pl08x->adev->dev,
 889                                         "%s align with boundary, send odd bytes (remain %zu)\n",
 890                                         __func__, bd.remainder);
 891                                 prep_byte_width_lli(&bd, &cctl, bd.remainder,
 892                                                 num_llis++, &total_bytes);
 893                         }
 894                 }
 895
 896                 if (total_bytes != dsg->len) {
 897                         dev_err(&pl08x->adev->dev,
 898                                 "%s size of encoded lli:s don't match total txd, transferred 0x%08zx from size 0x%08zx\n",
 899                                 __func__, total_bytes, dsg->len);
 900                         return 0;
 901                 }
 902
 903                 if (num_llis >= MAX_NUM_TSFR_LLIS) {
 904                         dev_err(&pl08x->adev->dev,
 905                                 "%s need to increase MAX_NUM_TSFR_LLIS from 0x%08x\n",
 906                                 __func__, (u32) MAX_NUM_TSFR_LLIS);
 907                         return 0;
 908                 }
 909         }
 910
 911         llis_va = txd->llis_va;
 912         /* The final LLI terminates the LLI. */
 913         llis_va[num_llis - 1].lli = 0;
 914         /* The final LLI element shall also fire an interrupt. */
 915         llis_va[num_llis - 1].cctl |= PL080_CONTROL_TC_IRQ_EN;
 916
 917 #ifdef VERBOSE_DEBUG
 918         {
 919                 int i;
 920
 921                 dev_vdbg(&pl08x->adev->dev,
 922                          "%-3s %-9s  %-10s %-10s %-10s %s\n",
 923                          "lli", "", "csrc", "cdst", "clli", "cctl");
 924                 for (i = 0; i < num_llis; i++) {
 925                         dev_vdbg(&pl08x->adev->dev,
 926                                  "%3d @%p: 0x%08x 0x%08x 0x%08x 0x%08x\n",
 927                                  i, &llis_va[i], llis_va[i].src,
 928                                  llis_va[i].dst, llis_va[i].lli, llis_va[i].cctl
 929                                 );
 930                 }
 931         }
 932 #endif
 933
 934         return num_llis;
 935 }
 936
 937 /* You should call this with the struct pl08x lock held */
 938 static void pl08x_free_txd(struct pl08x_driver_data *pl08x,
 939                            struct pl08x_txd *txd)
 940 {
 941         struct pl08x_sg *dsg, *_dsg;
 942
 943         /* Free the LLI */
 944         if (txd->llis_va)
 945                 dma_pool_free(pl08x->pool, txd->llis_va, txd->llis_bus);
 946
 947         pl08x->pool_ctr--;
 948
 949         list_for_each_entry_safe(dsg, _dsg, &txd->dsg_list, node) {
 950                 list_del(&dsg->node);
 951                 kfree(dsg);
 952         }
 953
 954         kfree(txd);
 955 }
 956
 957 static void pl08x_free_txd_list(struct pl08x_driver_data *pl08x,
 958                                 struct pl08x_dma_chan *plchan)
 959 {
 960         struct pl08x_txd *txdi = NULL;
 961         struct pl08x_txd *next;
 962
 963         if (!list_empty(&plchan->pend_list)) {
 964                 list_for_each_entry_safe(txdi,
 965                                          next, &plchan->pend_list, node) {
 966                         list_del(&txdi->node);
 967                         pl08x_free_txd(pl08x, txdi);
 968                 }
 969         }
 970 }
 971
 972 /*
 973  * The DMA ENGINE API
 974  */
 975 static int pl08x_alloc_chan_resources(struct dma_chan *chan)
 976 {
 977         return 0;
 978 }
 979
 980 static void pl08x_free_chan_resources(struct dma_chan *chan)
 981 {
 982 }
 983
 984 /*
 985  * This should be called with the channel plchan->lock held
 986  */
 987 static int prep_phy_channel(struct pl08x_dma_chan *plchan,
 988                             struct pl08x_txd *txd)
 989 {
 990         struct pl08x_driver_data *pl08x = plchan->host;
 991         struct pl08x_phy_chan *ch;
 992         int ret;
 993
 994         /* Check if we already have a channel */
 995         if (plchan->phychan) {
 996                 ch = plchan->phychan;
 997                 goto got_channel;
 998         }
 999
1000         ch = pl08x_get_phy_channel(pl08x, plchan);
1001         if (!ch) {
1002                 /* No physical channel available, cope with it */
1003                 dev_dbg(&pl08x->adev->dev, "no physical channel available for xfer on %s\n", plchan->name);
1004                 return -EBUSY;
1005         }
1006
1007         /*
1008          * OK we have a physical channel: for memcpy() this is all we
1009          * need, but for slaves the physical signals may be muxed!
1010          * Can the platform allow us to use this channel?
1011          */
1012         if (plchan->slave && pl08x->pd->get_signal) {
1013                 ret = pl08x->pd->get_signal(plchan->cd);
1014                 if (ret < 0) {
1015                         dev_dbg(&pl08x->adev->dev,
1016                                 "unable to use physical channel %d for transfer on %s due to platform restrictions\n",
1017                                 ch->id, plchan->name);
1018                         /* Release physical channel & return */
1019                         pl08x_put_phy_channel(pl08x, ch);
1020                         return -EBUSY;
1021                 }
1022                 ch->signal = ret;
1023         }
1024
1025         plchan->phychan = ch;
1026         dev_dbg(&pl08x->adev->dev, "allocated physical channel %d and signal %d for xfer on %s\n",
1027                  ch->id,
1028                  ch->signal,
1029                  plchan->name);
1030
1031 got_channel:
1032         /* Assign the flow control signal to this channel */
1033         if (txd->direction == DMA_MEM_TO_DEV)
1034                 txd->ccfg |= ch->signal << PL080_CONFIG_DST_SEL_SHIFT;
1035         else if (txd->direction == DMA_DEV_TO_MEM)
1036                 txd->ccfg |= ch->signal << PL080_CONFIG_SRC_SEL_SHIFT;
1037
1038         plchan->phychan_hold++;
1039
1040         return 0;
1041 }
1042
1043 static void release_phy_channel(struct pl08x_dma_chan *plchan)
1044 {
1045         struct pl08x_driver_data *pl08x = plchan->host;
1046
1047         if ((plchan->phychan->signal >= 0) && pl08x->pd->put_signal) {
1048                 pl08x->pd->put_signal(plchan->cd, plchan->phychan->signal);
1049                 plchan->phychan->signal = -1;
1050         }
1051         pl08x_put_phy_channel(pl08x, plchan->phychan);
1052         plchan->phychan = NULL;
1053 }
1054
1055 static dma_cookie_t pl08x_tx_submit(struct dma_async_tx_descriptor *tx)
1056 {
1057         struct pl08x_dma_chan *plchan = to_pl08x_chan(tx->chan);
1058         struct pl08x_txd *txd = to_pl08x_txd(tx);
1059         unsigned long flags;
1060         dma_cookie_t cookie;
1061
1062         spin_lock_irqsave(&plchan->lock, flags);
1063         cookie = dma_cookie_assign(tx);
1064
1065         /* Put this onto the pending list */
1066         list_add_tail(&txd->node, &plchan->pend_list);
1067
1068         /*
1069          * If there was no physical channel available for this memcpy,
1070          * stack the request up and indicate that the channel is waiting
1071          * for a free physical channel.
1072          */
1073         if (!plchan->slave && !plchan->phychan) {
1074                 /* Do this memcpy whenever there is a channel ready */
1075                 plchan->state = PL08X_CHAN_WAITING;
1076                 plchan->waiting = txd;
1077         } else {
1078                 plchan->phychan_hold--;
1079         }
1080
1081         spin_unlock_irqrestore(&plchan->lock, flags);
1082
1083         return cookie;
1084 }
1085
1086 static struct dma_async_tx_descriptor *pl08x_prep_dma_interrupt(
1087                 struct dma_chan *chan, unsigned long flags)
1088 {
1089         struct dma_async_tx_descriptor *retval = NULL;
1090
1091         return retval;
1092 }
1093
1094 /*
1095  * Code accessing dma_async_is_complete() in a tight loop may give problems.
1096  * If slaves are relying on interrupts to signal completion this function
1097  * must not be called with interrupts disabled.
1098  */
1099 static enum dma_status pl08x_dma_tx_status(struct dma_chan *chan,
1100                 dma_cookie_t cookie, struct dma_tx_state *txstate)
1101 {
1102         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1103         enum dma_status ret;
1104
1105         ret = dma_cookie_status(chan, cookie, txstate);
1106         if (ret == DMA_SUCCESS)
1107                 return ret;
1108
1109         /*
1110          * This cookie not complete yet
1111          * Get number of bytes left in the active transactions and queue
1112          */
1113         dma_set_residue(txstate, pl08x_getbytes_chan(plchan));
1114
1115         if (plchan->state == PL08X_CHAN_PAUSED)
1116                 return DMA_PAUSED;
1117
1118         /* Whether waiting or running, we're in progress */
1119         return DMA_IN_PROGRESS;
1120 }
1121
1122 /* PrimeCell DMA extension */
1123 struct burst_table {
1124         u32 burstwords;
1125         u32 reg;
1126 };
1127
1128 static const struct burst_table burst_sizes[] = {
1129         {
1130                 .burstwords = 256,
1131                 .reg = PL080_BSIZE_256,
1132         },
1133         {
1134                 .burstwords = 128,
1135                 .reg = PL080_BSIZE_128,
1136         },
1137         {
1138                 .burstwords = 64,
1139                 .reg = PL080_BSIZE_64,
1140         },
1141         {
1142                 .burstwords = 32,
1143                 .reg = PL080_BSIZE_32,
1144         },
1145         {
1146                 .burstwords = 16,
1147                 .reg = PL080_BSIZE_16,
1148         },
1149         {
1150                 .burstwords = 8,
1151                 .reg = PL080_BSIZE_8,
1152         },
1153         {
1154                 .burstwords = 4,
1155                 .reg = PL080_BSIZE_4,
1156         },
1157         {
1158                 .burstwords = 0,
1159                 .reg = PL080_BSIZE_1,
1160         },
1161 };
1162
1163 /*
1164  * Given the source and destination available bus masks, select which
1165  * will be routed to each port.  We try to have source and destination
1166  * on separate ports, but always respect the allowable settings.
1167  */
1168 static u32 pl08x_select_bus(u8 src, u8 dst)
1169 {
1170         u32 cctl = 0;
1171
1172         if (!(dst & PL08X_AHB1) || ((dst & PL08X_AHB2) && (src & PL08X_AHB1)))
1173                 cctl |= PL080_CONTROL_DST_AHB2;
1174         if (!(src & PL08X_AHB1) || ((src & PL08X_AHB2) && !(dst & PL08X_AHB2)))
1175                 cctl |= PL080_CONTROL_SRC_AHB2;
1176
1177         return cctl;
1178 }
1179
1180 static u32 pl08x_cctl(u32 cctl)
1181 {
1182         cctl &= ~(PL080_CONTROL_SRC_AHB2 | PL080_CONTROL_DST_AHB2 |
1183                   PL080_CONTROL_SRC_INCR | PL080_CONTROL_DST_INCR |
1184                   PL080_CONTROL_PROT_MASK);
1185
1186         /* Access the cell in privileged mode, non-bufferable, non-cacheable */
1187         return cctl | PL080_CONTROL_PROT_SYS;
1188 }
1189
1190 static u32 pl08x_width(enum dma_slave_buswidth width)
1191 {
1192         switch (width) {
1193         case DMA_SLAVE_BUSWIDTH_1_BYTE:
1194                 return PL080_WIDTH_8BIT;
1195         case DMA_SLAVE_BUSWIDTH_2_BYTES:
1196                 return PL080_WIDTH_16BIT;
1197         case DMA_SLAVE_BUSWIDTH_4_BYTES:
1198                 return PL080_WIDTH_32BIT;
1199         default:
1200                 return ~0;
1201         }
1202 }
1203
1204 static u32 pl08x_burst(u32 maxburst)
1205 {
1206         int i;
1207
1208         for (i = 0; i < ARRAY_SIZE(burst_sizes); i++)
1209                 if (burst_sizes[i].burstwords <= maxburst)
1210                         break;
1211
1212         return burst_sizes[i].reg;
1213 }
1214
1215 static int dma_set_runtime_config(struct dma_chan *chan,
1216                                   struct dma_slave_config *config)
1217 {
1218         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1219         struct pl08x_driver_data *pl08x = plchan->host;
1220         enum dma_slave_buswidth addr_width;
1221         u32 width, burst, maxburst;
1222         u32 cctl = 0;
1223
1224         if (!plchan->slave)
1225                 return -EINVAL;
1226
1227         /* Transfer direction */
1228         plchan->runtime_direction = config->direction;
1229         if (config->direction == DMA_MEM_TO_DEV) {
1230                 addr_width = config->dst_addr_width;
1231                 maxburst = config->dst_maxburst;
1232         } else if (config->direction == DMA_DEV_TO_MEM) {
1233                 addr_width = config->src_addr_width;
1234                 maxburst = config->src_maxburst;
1235         } else {
1236                 dev_err(&pl08x->adev->dev,
1237                         "bad runtime_config: alien transfer direction\n");
1238                 return -EINVAL;
1239         }
1240
1241         width = pl08x_width(addr_width);
1242         if (width == ~0) {
1243                 dev_err(&pl08x->adev->dev,
1244                         "bad runtime_config: alien address width\n");
1245                 return -EINVAL;
1246         }
1247
1248         cctl |= width << PL080_CONTROL_SWIDTH_SHIFT;
1249         cctl |= width << PL080_CONTROL_DWIDTH_SHIFT;
1250
1251         /*
1252          * If this channel will only request single transfers, set this
1253          * down to ONE element.  Also select one element if no maxburst
1254          * is specified.
1255          */
1256         if (plchan->cd->single)
1257                 maxburst = 1;
1258
1259         burst = pl08x_burst(maxburst);
1260         cctl |= burst << PL080_CONTROL_SB_SIZE_SHIFT;
1261         cctl |= burst << PL080_CONTROL_DB_SIZE_SHIFT;
1262
1263         plchan->device_fc = config->device_fc;
1264
1265         if (plchan->runtime_direction == DMA_DEV_TO_MEM) {
1266                 plchan->src_addr = config->src_addr;
1267                 plchan->src_cctl = pl08x_cctl(cctl) | PL080_CONTROL_DST_INCR |
1268                         pl08x_select_bus(plchan->cd->periph_buses,
1269                                          pl08x->mem_buses);
1270         } else {
1271                 plchan->dst_addr = config->dst_addr;
1272                 plchan->dst_cctl = pl08x_cctl(cctl) | PL080_CONTROL_SRC_INCR |
1273                         pl08x_select_bus(pl08x->mem_buses,
1274                                          plchan->cd->periph_buses);
1275         }
1276
1277         dev_dbg(&pl08x->adev->dev,
1278                 "configured channel %s (%s) for %s, data width %d, "
1279                 "maxburst %d words, LE, CCTL=0x%08x\n",
1280                 dma_chan_name(chan), plchan->name,
1281                 (config->direction == DMA_DEV_TO_MEM) ? "RX" : "TX",
1282                 addr_width,
1283                 maxburst,
1284                 cctl);
1285
1286         return 0;
1287 }
1288
1289 /*
1290  * Slave transactions callback to the slave device to allow
1291  * synchronization of slave DMA signals with the DMAC enable
1292  */
1293 static void pl08x_issue_pending(struct dma_chan *chan)
1294 {
1295         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1296         unsigned long flags;
1297
1298         spin_lock_irqsave(&plchan->lock, flags);
1299         /* Something is already active, or we're waiting for a channel... */
1300         if (plchan->at || plchan->state == PL08X_CHAN_WAITING) {
1301                 spin_unlock_irqrestore(&plchan->lock, flags);
1302                 return;
1303         }
1304
1305         /* Take the first element in the queue and execute it */
1306         if (!list_empty(&plchan->pend_list)) {
1307                 struct pl08x_txd *next;
1308
1309                 next = list_first_entry(&plchan->pend_list,
1310                                         struct pl08x_txd,
1311                                         node);
1312                 list_del(&next->node);
1313                 plchan->state = PL08X_CHAN_RUNNING;
1314
1315                 pl08x_start_txd(plchan, next);
1316         }
1317
1318         spin_unlock_irqrestore(&plchan->lock, flags);
1319 }
1320
1321 static int pl08x_prep_channel_resources(struct pl08x_dma_chan *plchan,
1322                                         struct pl08x_txd *txd)
1323 {
1324         struct pl08x_driver_data *pl08x = plchan->host;
1325         unsigned long flags;
1326         int num_llis, ret;
1327
1328         num_llis = pl08x_fill_llis_for_desc(pl08x, txd);
1329         if (!num_llis) {
1330                 spin_lock_irqsave(&plchan->lock, flags);
1331                 pl08x_free_txd(pl08x, txd);
1332                 spin_unlock_irqrestore(&plchan->lock, flags);
1333                 return -EINVAL;
1334         }
1335
1336         spin_lock_irqsave(&plchan->lock, flags);
1337
1338         /*
1339          * See if we already have a physical channel allocated,
1340          * else this is the time to try to get one.
1341          */
1342         ret = prep_phy_channel(plchan, txd);
1343         if (ret) {
1344                 /*
1345                  * No physical channel was available.
1346                  *
1347                  * memcpy transfers can be sorted out at submission time.
1348                  *
1349                  * Slave transfers may have been denied due to platform
1350                  * channel muxing restrictions.  Since there is no guarantee
1351                  * that this will ever be resolved, and the signal must be
1352                  * acquired AFTER acquiring the physical channel, we will let
1353                  * them be NACK:ed with -EBUSY here. The drivers can retry
1354                  * the prep() call if they are eager on doing this using DMA.
1355                  */
1356                 if (plchan->slave) {
1357                         pl08x_free_txd_list(pl08x, plchan);
1358                         pl08x_free_txd(pl08x, txd);
1359                         spin_unlock_irqrestore(&plchan->lock, flags);
1360                         return -EBUSY;
1361                 }
1362         } else
1363                 /*
1364                  * Else we're all set, paused and ready to roll, status
1365                  * will switch to PL08X_CHAN_RUNNING when we call
1366                  * issue_pending(). If there is something running on the
1367                  * channel already we don't change its state.
1368                  */
1369                 if (plchan->state == PL08X_CHAN_IDLE)
1370                         plchan->state = PL08X_CHAN_PAUSED;
1371
1372         spin_unlock_irqrestore(&plchan->lock, flags);
1373
1374         return 0;
1375 }
1376
1377 static struct pl08x_txd *pl08x_get_txd(struct pl08x_dma_chan *plchan,
1378         unsigned long flags)
1379 {
1380         struct pl08x_txd *txd = kzalloc(sizeof(*txd), GFP_NOWAIT);
1381
1382         if (txd) {
1383                 dma_async_tx_descriptor_init(&txd->tx, &plchan->chan);
1384                 txd->tx.flags = flags;
1385                 txd->tx.tx_submit = pl08x_tx_submit;
1386                 INIT_LIST_HEAD(&txd->node);
1387                 INIT_LIST_HEAD(&txd->dsg_list);
1388
1389                 /* Always enable error and terminal interrupts */
1390                 txd->ccfg = PL080_CONFIG_ERR_IRQ_MASK |
1391                             PL080_CONFIG_TC_IRQ_MASK;
1392         }
1393         return txd;
1394 }
1395
1396 /*
1397  * Initialize a descriptor to be used by memcpy submit
1398  */
1399 static struct dma_async_tx_descriptor *pl08x_prep_dma_memcpy(
1400                 struct dma_chan *chan, dma_addr_t dest, dma_addr_t src,
1401                 size_t len, unsigned long flags)
1402 {
1403         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1404         struct pl08x_driver_data *pl08x = plchan->host;
1405         struct pl08x_txd *txd;
1406         struct pl08x_sg *dsg;
1407         int ret;
1408
1409         txd = pl08x_get_txd(plchan, flags);
1410         if (!txd) {
1411                 dev_err(&pl08x->adev->dev,
1412                         "%s no memory for descriptor\n", __func__);
1413                 return NULL;
1414         }
1415
1416         dsg = kzalloc(sizeof(struct pl08x_sg), GFP_NOWAIT);
1417         if (!dsg) {
1418                 pl08x_free_txd(pl08x, txd);
1419                 dev_err(&pl08x->adev->dev, "%s no memory for pl080 sg\n",
1420                                 __func__);
1421                 return NULL;
1422         }
1423         list_add_tail(&dsg->node, &txd->dsg_list);
1424
1425         txd->direction = DMA_MEM_TO_MEM;
1426         dsg->src_addr = src;
1427         dsg->dst_addr = dest;
1428         dsg->len = len;
1429
1430         /* Set platform data for m2m */
1431         txd->ccfg |= PL080_FLOW_MEM2MEM << PL080_CONFIG_FLOW_CONTROL_SHIFT;
1432         txd->cctl = pl08x->pd->memcpy_channel.cctl &
1433                         ~(PL080_CONTROL_DST_AHB2 | PL080_CONTROL_SRC_AHB2);
1434
1435         /* Both to be incremented or the code will break */
1436         txd->cctl |= PL080_CONTROL_SRC_INCR | PL080_CONTROL_DST_INCR;
1437
1438         if (pl08x->vd->dualmaster)
1439                 txd->cctl |= pl08x_select_bus(pl08x->mem_buses,
1440                                               pl08x->mem_buses);
1441
1442         ret = pl08x_prep_channel_resources(plchan, txd);
1443         if (ret)
1444                 return NULL;
1445
1446         return &txd->tx;
1447 }
1448
1449 static struct dma_async_tx_descriptor *pl08x_prep_slave_sg(
1450                 struct dma_chan *chan, struct scatterlist *sgl,
1451                 unsigned int sg_len, enum dma_transfer_direction direction,
1452                 unsigned long flags, void *context)
1453 {
1454         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1455         struct pl08x_driver_data *pl08x = plchan->host;
1456         struct pl08x_txd *txd;
1457         struct pl08x_sg *dsg;
1458         struct scatterlist *sg;
1459         dma_addr_t slave_addr;
1460         int ret, tmp;
1461
1462         dev_dbg(&pl08x->adev->dev, "%s prepare transaction of %d bytes from %s\n",
1463                         __func__, sg_dma_len(sgl), plchan->name);
1464
1465         txd = pl08x_get_txd(plchan, flags);
1466         if (!txd) {
1467                 dev_err(&pl08x->adev->dev, "%s no txd\n", __func__);
1468                 return NULL;
1469         }
1470
1471         if (direction != plchan->runtime_direction)
1472                 dev_err(&pl08x->adev->dev, "%s DMA setup does not match "
1473                         "the direction configured for the PrimeCell\n",
1474                         __func__);
1475
1476         /*
1477          * Set up addresses, the PrimeCell configured address
1478          * will take precedence since this may configure the
1479          * channel target address dynamically at runtime.
1480          */
1481         txd->direction = direction;
1482
1483         if (direction == DMA_MEM_TO_DEV) {
1484                 txd->cctl = plchan->dst_cctl;
1485                 slave_addr = plchan->dst_addr;
1486         } else if (direction == DMA_DEV_TO_MEM) {
1487                 txd->cctl = plchan->src_cctl;
1488                 slave_addr = plchan->src_addr;
1489         } else {
1490                 pl08x_free_txd(pl08x, txd);
1491                 dev_err(&pl08x->adev->dev,
1492                         "%s direction unsupported\n", __func__);
1493                 return NULL;
1494         }
1495
1496         if (plchan->device_fc)
1497                 tmp = (direction == DMA_MEM_TO_DEV) ? PL080_FLOW_MEM2PER_PER :
1498                         PL080_FLOW_PER2MEM_PER;
1499         else
1500                 tmp = (direction == DMA_MEM_TO_DEV) ? PL080_FLOW_MEM2PER :
1501                         PL080_FLOW_PER2MEM;
1502
1503         txd->ccfg |= tmp << PL080_CONFIG_FLOW_CONTROL_SHIFT;
1504
1505         for_each_sg(sgl, sg, sg_len, tmp) {
1506                 dsg = kzalloc(sizeof(struct pl08x_sg), GFP_NOWAIT);
1507                 if (!dsg) {
1508                         pl08x_free_txd(pl08x, txd);
1509                         dev_err(&pl08x->adev->dev, "%s no mem for pl080 sg\n",
1510                                         __func__);
1511                         return NULL;
1512                 }
1513                 list_add_tail(&dsg->node, &txd->dsg_list);
1514
1515                 dsg->len = sg_dma_len(sg);
1516                 if (direction == DMA_MEM_TO_DEV) {
1517                         dsg->src_addr = sg_dma_address(sg);
1518                         dsg->dst_addr = slave_addr;
1519                 } else {
1520                         dsg->src_addr = slave_addr;
1521                         dsg->dst_addr = sg_dma_address(sg);
1522                 }
1523         }
1524
1525         ret = pl08x_prep_channel_resources(plchan, txd);
1526         if (ret)
1527                 return NULL;
1528
1529         return &txd->tx;
1530 }
1531
1532 static int pl08x_control(struct dma_chan *chan, enum dma_ctrl_cmd cmd,
1533                          unsigned long arg)
1534 {
1535         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1536         struct pl08x_driver_data *pl08x = plchan->host;
1537         unsigned long flags;
1538         int ret = 0;
1539
1540         /* Controls applicable to inactive channels */
1541         if (cmd == DMA_SLAVE_CONFIG) {
1542                 return dma_set_runtime_config(chan,
1543                                               (struct dma_slave_config *)arg);
1544         }
1545
1546         /*
1547          * Anything succeeds on channels with no physical allocation and
1548          * no queued transfers.
1549          */
1550         spin_lock_irqsave(&plchan->lock, flags);
1551         if (!plchan->phychan && !plchan->at) {
1552                 spin_unlock_irqrestore(&plchan->lock, flags);
1553                 return 0;
1554         }
1555
1556         switch (cmd) {
1557         case DMA_TERMINATE_ALL:
1558                 plchan->state = PL08X_CHAN_IDLE;
1559
1560                 if (plchan->phychan) {
1561                         pl08x_terminate_phy_chan(pl08x, plchan->phychan);
1562
1563                         /*
1564                          * Mark physical channel as free and free any slave
1565                          * signal
1566                          */
1567                         release_phy_channel(plchan);
1568                         plchan->phychan_hold = 0;
1569                 }
1570                 /* Dequeue jobs and free LLIs */
1571                 if (plchan->at) {
1572                         pl08x_free_txd(pl08x, plchan->at);
1573                         plchan->at = NULL;
1574                 }
1575                 /* Dequeue jobs not yet fired as well */
1576                 pl08x_free_txd_list(pl08x, plchan);
1577                 break;
1578         case DMA_PAUSE:
1579                 pl08x_pause_phy_chan(plchan->phychan);
1580                 plchan->state = PL08X_CHAN_PAUSED;
1581                 break;
1582         case DMA_RESUME:
1583                 pl08x_resume_phy_chan(plchan->phychan);
1584                 plchan->state = PL08X_CHAN_RUNNING;
1585                 break;
1586         default:
1587                 /* Unknown command */
1588                 ret = -ENXIO;
1589                 break;
1590         }
1591
1592         spin_unlock_irqrestore(&plchan->lock, flags);
1593
1594         return ret;
1595 }
1596
1597 bool pl08x_filter_id(struct dma_chan *chan, void *chan_id)
1598 {
1599         struct pl08x_dma_chan *plchan;
1600         char *name = chan_id;
1601
1602         /* Reject channels for devices not bound to this driver */
1603         if (chan->device->dev->driver != &pl08x_amba_driver.drv)
1604                 return false;
1605
1606         plchan = to_pl08x_chan(chan);
1607
1608         /* Check that the channel is not taken! */
1609         if (!strcmp(plchan->name, name))
1610                 return true;
1611
1612         return false;
1613 }
1614
1615 /*
1616  * Just check that the device is there and active
1617  * TODO: turn this bit on/off depending on the number of physical channels
1618  * actually used, if it is zero... well shut it off. That will save some
1619  * power. Cut the clock at the same time.
1620  */
1621 static void pl08x_ensure_on(struct pl08x_driver_data *pl08x)
1622 {
1623         /* The Nomadik variant does not have the config register */
1624         if (pl08x->vd->nomadik)
1625                 return;
1626         writel(PL080_CONFIG_ENABLE, pl08x->base + PL080_CONFIG);
1627 }
1628
1629 static void pl08x_unmap_buffers(struct pl08x_txd *txd)
1630 {
1631         struct device *dev = txd->tx.chan->device->dev;
1632         struct pl08x_sg *dsg;
1633
1634         if (!(txd->tx.flags & DMA_COMPL_SKIP_SRC_UNMAP)) {
1635                 if (txd->tx.flags & DMA_COMPL_SRC_UNMAP_SINGLE)
1636                         list_for_each_entry(dsg, &txd->dsg_list, node)
1637                                 dma_unmap_single(dev, dsg->src_addr, dsg->len,
1638                                                 DMA_TO_DEVICE);
1639                 else {
1640                         list_for_each_entry(dsg, &txd->dsg_list, node)
1641                                 dma_unmap_page(dev, dsg->src_addr, dsg->len,
1642                                                 DMA_TO_DEVICE);
1643                 }
1644         }
1645         if (!(txd->tx.flags & DMA_COMPL_SKIP_DEST_UNMAP)) {
1646                 if (txd->tx.flags & DMA_COMPL_DEST_UNMAP_SINGLE)
1647                         list_for_each_entry(dsg, &txd->dsg_list, node)
1648                                 dma_unmap_single(dev, dsg->dst_addr, dsg->len,
1649                                                 DMA_FROM_DEVICE);
1650                 else
1651                         list_for_each_entry(dsg, &txd->dsg_list, node)
1652                                 dma_unmap_page(dev, dsg->dst_addr, dsg->len,
1653                                                 DMA_FROM_DEVICE);
1654         }
1655 }
1656
1657 static void pl08x_tasklet(unsigned long data)
1658 {
1659         struct pl08x_dma_chan *plchan = (struct pl08x_dma_chan *) data;
1660         struct pl08x_driver_data *pl08x = plchan->host;
1661         struct pl08x_txd *txd;
1662         unsigned long flags;
1663
1664         spin_lock_irqsave(&plchan->lock, flags);
1665
1666         txd = plchan->at;
1667         plchan->at = NULL;
1668
1669         if (txd) {
1670                 /* Update last completed */
1671                 dma_cookie_complete(&txd->tx);
1672         }
1673
1674         /* If a new descriptor is queued, set it up plchan->at is NULL here */
1675         if (!list_empty(&plchan->pend_list)) {
1676                 struct pl08x_txd *next;
1677
1678                 next = list_first_entry(&plchan->pend_list,
1679                                         struct pl08x_txd,
1680                                         node);
1681                 list_del(&next->node);
1682
1683                 pl08x_start_txd(plchan, next);
1684         } else if (plchan->phychan_hold) {
1685                 /*
1686                  * This channel is still in use - we have a new txd being
1687                  * prepared and will soon be queued.  Don't give up the
1688                  * physical channel.
1689                  */
1690         } else {
1691                 struct pl08x_dma_chan *waiting = NULL;
1692
1693                 /*
1694                  * No more jobs, so free up the physical channel
1695                  * Free any allocated signal on slave transfers too
1696                  */
1697                 release_phy_channel(plchan);
1698                 plchan->state = PL08X_CHAN_IDLE;
1699
1700                 /*
1701                  * And NOW before anyone else can grab that free:d up
1702                  * physical channel, see if there is some memcpy pending
1703                  * that seriously needs to start because of being stacked
1704                  * up while we were choking the physical channels with data.
1705                  */
1706                 list_for_each_entry(waiting, &pl08x->memcpy.channels,
1707                                     chan.device_node) {
1708                         if (waiting->state == PL08X_CHAN_WAITING &&
1709                                 waiting->waiting != NULL) {
1710                                 int ret;
1711
1712                                 /* This should REALLY not fail now */
1713                                 ret = prep_phy_channel(waiting,
1714                                                        waiting->waiting);
1715                                 BUG_ON(ret);
1716                                 waiting->phychan_hold--;
1717                                 waiting->state = PL08X_CHAN_RUNNING;
1718                                 waiting->waiting = NULL;
1719                                 pl08x_issue_pending(&waiting->chan);
1720                                 break;
1721                         }
1722                 }
1723         }
1724
1725         spin_unlock_irqrestore(&plchan->lock, flags);
1726
1727         if (txd) {
1728                 dma_async_tx_callback callback = txd->tx.callback;
1729                 void *callback_param = txd->tx.callback_param;
1730
1731                 /* Don't try to unmap buffers on slave channels */
1732                 if (!plchan->slave)
1733                         pl08x_unmap_buffers(txd);
1734
1735                 /* Free the descriptor */
1736                 spin_lock_irqsave(&plchan->lock, flags);
1737                 pl08x_free_txd(pl08x, txd);
1738                 spin_unlock_irqrestore(&plchan->lock, flags);
1739
1740                 /* Callback to signal completion */
1741                 if (callback)
1742                         callback(callback_param);
1743         }
1744 }
1745
1746 static irqreturn_t pl08x_irq(int irq, void *dev)
1747 {
1748         struct pl08x_driver_data *pl08x = dev;
1749         u32 mask = 0, err, tc, i;
1750
1751         /* check & clear - ERR & TC interrupts */
1752         err = readl(pl08x->base + PL080_ERR_STATUS);
1753         if (err) {
1754                 dev_err(&pl08x->adev->dev, "%s error interrupt, register value 0x%08x\n",
1755                         __func__, err);
1756                 writel(err, pl08x->base + PL080_ERR_CLEAR);
1757         }
1758         tc = readl(pl08x->base + PL080_TC_STATUS);
1759         if (tc)
1760                 writel(tc, pl08x->base + PL080_TC_CLEAR);
1761
1762         if (!err && !tc)
1763                 return IRQ_NONE;
1764
1765         for (i = 0; i < pl08x->vd->channels; i++) {
1766                 if (((1 << i) & err) || ((1 << i) & tc)) {
1767                         /* Locate physical channel */
1768                         struct pl08x_phy_chan *phychan = &pl08x->phy_chans[i];
1769                         struct pl08x_dma_chan *plchan = phychan->serving;
1770
1771                         if (!plchan) {
1772                                 dev_err(&pl08x->adev->dev,
1773                                         "%s Error TC interrupt on unused channel: 0x%08x\n",
1774                                         __func__, i);
1775                                 continue;
1776                         }
1777
1778                         /* Schedule tasklet on this channel */
1779                         tasklet_schedule(&plchan->tasklet);
1780                         mask |= (1 << i);
1781                 }
1782         }
1783
1784         return mask ? IRQ_HANDLED : IRQ_NONE;
1785 }
1786
1787 static void pl08x_dma_slave_init(struct pl08x_dma_chan *chan)
1788 {
1789         u32 cctl = pl08x_cctl(chan->cd->cctl);
1790
1791         chan->slave = true;
1792         chan->name = chan->cd->bus_id;
1793         chan->src_addr = chan->cd->addr;
1794         chan->dst_addr = chan->cd->addr;
1795         chan->src_cctl = cctl | PL080_CONTROL_DST_INCR |
1796                 pl08x_select_bus(chan->cd->periph_buses, chan->host->mem_buses);
1797         chan->dst_cctl = cctl | PL080_CONTROL_SRC_INCR |
1798                 pl08x_select_bus(chan->host->mem_buses, chan->cd->periph_buses);
1799 }
1800
1801 /*
1802  * Initialise the DMAC memcpy/slave channels.
1803  * Make a local wrapper to hold required data
1804  */
1805 static int pl08x_dma_init_virtual_channels(struct pl08x_driver_data *pl08x,
1806                 struct dma_device *dmadev, unsigned int channels, bool slave)
1807 {
1808         struct pl08x_dma_chan *chan;
1809         int i;
1810
1811         INIT_LIST_HEAD(&dmadev->channels);
1812
1813         /*
1814          * Register as many many memcpy as we have physical channels,
1815          * we won't always be able to use all but the code will have
1816          * to cope with that situation.
1817          */
1818         for (i = 0; i < channels; i++) {
1819                 chan = kzalloc(sizeof(*chan), GFP_KERNEL);
1820                 if (!chan) {
1821                         dev_err(&pl08x->adev->dev,
1822                                 "%s no memory for channel\n", __func__);
1823                         return -ENOMEM;
1824                 }
1825
1826                 chan->host = pl08x;
1827                 chan->state = PL08X_CHAN_IDLE;
1828
1829                 if (slave) {
1830                         chan->cd = &pl08x->pd->slave_channels[i];
1831                         pl08x_dma_slave_init(chan);
1832                 } else {
1833                         chan->cd = &pl08x->pd->memcpy_channel;
1834                         chan->name = kasprintf(GFP_KERNEL, "memcpy%d", i);
1835                         if (!chan->name) {
1836                                 kfree(chan);
1837                                 return -ENOMEM;
1838                         }
1839                 }
1840                 dev_dbg(&pl08x->adev->dev,
1841                          "initialize virtual channel \"%s\"\n",
1842                          chan->name);
1843
1844                 chan->chan.device = dmadev;
1845                 dma_cookie_init(&chan->chan);
1846
1847                 spin_lock_init(&chan->lock);
1848                 INIT_LIST_HEAD(&chan->pend_list);
1849                 tasklet_init(&chan->tasklet, pl08x_tasklet,
1850                              (unsigned long) chan);
1851
1852                 list_add_tail(&chan->chan.device_node, &dmadev->channels);
1853         }
1854         dev_info(&pl08x->adev->dev, "initialized %d virtual %s channels\n",
1855                  i, slave ? "slave" : "memcpy");
1856         return i;
1857 }
1858
1859 static void pl08x_free_virtual_channels(struct dma_device *dmadev)
1860 {
1861         struct pl08x_dma_chan *chan = NULL;
1862         struct pl08x_dma_chan *next;
1863
1864         list_for_each_entry_safe(chan,
1865                                  next, &dmadev->channels, chan.device_node) {
1866                 list_del(&chan->chan.device_node);
1867                 kfree(chan);
1868         }
1869 }
1870
1871 #ifdef CONFIG_DEBUG_FS
1872 static const char *pl08x_state_str(enum pl08x_dma_chan_state state)
1873 {
1874         switch (state) {
1875         case PL08X_CHAN_IDLE:
1876                 return "idle";
1877         case PL08X_CHAN_RUNNING:
1878                 return "running";
1879         case PL08X_CHAN_PAUSED:
1880                 return "paused";
1881         case PL08X_CHAN_WAITING:
1882                 return "waiting";
1883         default:
1884                 break;
1885         }
1886         return "UNKNOWN STATE";
1887 }
1888
1889 static int pl08x_debugfs_show(struct seq_file *s, void *data)
1890 {
1891         struct pl08x_driver_data *pl08x = s->private;
1892         struct pl08x_dma_chan *chan;
1893         struct pl08x_phy_chan *ch;
1894         unsigned long flags;
1895         int i;
1896
1897         seq_printf(s, "PL08x physical channels:\n");
1898         seq_printf(s, "CHANNEL:\tUSER:\n");
1899         seq_printf(s, "--------\t-----\n");
1900         for (i = 0; i < pl08x->vd->channels; i++) {
1901                 struct pl08x_dma_chan *virt_chan;
1902
1903                 ch = &pl08x->phy_chans[i];
1904
1905                 spin_lock_irqsave(&ch->lock, flags);
1906                 virt_chan = ch->serving;
1907
1908                 seq_printf(s, "%d\t\t%s%s\n",
1909                            ch->id,
1910                            virt_chan ? virt_chan->name : "(none)",
1911                            ch->locked ? " LOCKED" : "");
1912
1913                 spin_unlock_irqrestore(&ch->lock, flags);
1914         }
1915
1916         seq_printf(s, "\nPL08x virtual memcpy channels:\n");
1917         seq_printf(s, "CHANNEL:\tSTATE:\n");
1918         seq_printf(s, "--------\t------\n");
1919         list_for_each_entry(chan, &pl08x->memcpy.channels, chan.device_node) {
1920                 seq_printf(s, "%s\t\t%s\n", chan->name,
1921                            pl08x_state_str(chan->state));
1922         }
1923
1924         seq_printf(s, "\nPL08x virtual slave channels:\n");
1925         seq_printf(s, "CHANNEL:\tSTATE:\n");
1926         seq_printf(s, "--------\t------\n");
1927         list_for_each_entry(chan, &pl08x->slave.channels, chan.device_node) {
1928                 seq_printf(s, "%s\t\t%s\n", chan->name,
1929                            pl08x_state_str(chan->state));
1930         }
1931
1932         return 0;
1933 }
1934
1935 static int pl08x_debugfs_open(struct inode *inode, struct file *file)
1936 {
1937         return single_open(file, pl08x_debugfs_show, inode->i_private);
1938 }
1939
1940 static const struct file_operations pl08x_debugfs_operations = {
1941         .open           = pl08x_debugfs_open,
1942         .read           = seq_read,
1943         .llseek         = seq_lseek,
1944         .release        = single_release,
1945 };
1946
1947 static void init_pl08x_debugfs(struct pl08x_driver_data *pl08x)
1948 {
1949         /* Expose a simple debugfs interface to view all clocks */
1950         (void) debugfs_create_file(dev_name(&pl08x->adev->dev),
1951                         S_IFREG | S_IRUGO, NULL, pl08x,
1952                         &pl08x_debugfs_operations);
1953 }
1954
1955 #else
1956 static inline void init_pl08x_debugfs(struct pl08x_driver_data *pl08x)
1957 {
1958 }
1959 #endif
1960
1961 static int pl08x_probe(struct amba_device *adev, const struct amba_id *id)
1962 {
1963         struct pl08x_driver_data *pl08x;
1964         const struct vendor_data *vd = id->data;
1965         int ret = 0;
1966         int i;
1967
1968         ret = amba_request_regions(adev, NULL);
1969         if (ret)
1970                 return ret;
1971
1972         /* Create the driver state holder */
1973         pl08x = kzalloc(sizeof(*pl08x), GFP_KERNEL);
1974         if (!pl08x) {
1975                 ret = -ENOMEM;
1976                 goto out_no_pl08x;
1977         }
1978
1979         /* Initialize memcpy engine */
1980         dma_cap_set(DMA_MEMCPY, pl08x->memcpy.cap_mask);
1981         pl08x->memcpy.dev = &adev->dev;
1982         pl08x->memcpy.device_alloc_chan_resources = pl08x_alloc_chan_resources;
1983         pl08x->memcpy.device_free_chan_resources = pl08x_free_chan_resources;
1984         pl08x->memcpy.device_prep_dma_memcpy = pl08x_prep_dma_memcpy;
1985         pl08x->memcpy.device_prep_dma_interrupt = pl08x_prep_dma_interrupt;
1986         pl08x->memcpy.device_tx_status = pl08x_dma_tx_status;
1987         pl08x->memcpy.device_issue_pending = pl08x_issue_pending;
1988         pl08x->memcpy.device_control = pl08x_control;
1989
1990         /* Initialize slave engine */
1991         dma_cap_set(DMA_SLAVE, pl08x->slave.cap_mask);
1992         pl08x->slave.dev = &adev->dev;
1993         pl08x->slave.device_alloc_chan_resources = pl08x_alloc_chan_resources;
1994         pl08x->slave.device_free_chan_resources = pl08x_free_chan_resources;
1995         pl08x->slave.device_prep_dma_interrupt = pl08x_prep_dma_interrupt;
1996         pl08x->slave.device_tx_status = pl08x_dma_tx_status;
1997         pl08x->slave.device_issue_pending = pl08x_issue_pending;
1998         pl08x->slave.device_prep_slave_sg = pl08x_prep_slave_sg;
1999         pl08x->slave.device_control = pl08x_control;
2000
2001         /* Get the platform data */
2002         pl08x->pd = dev_get_platdata(&adev->dev);
2003         if (!pl08x->pd) {
2004                 dev_err(&adev->dev, "no platform data supplied\n");
2005                 goto out_no_platdata;
2006         }
2007
2008         /* Assign useful pointers to the driver state */
2009         pl08x->adev = adev;
2010         pl08x->vd = vd;
2011
2012         /* By default, AHB1 only.  If dualmaster, from platform */
2013         pl08x->lli_buses = PL08X_AHB1;
2014         pl08x->mem_buses = PL08X_AHB1;
2015         if (pl08x->vd->dualmaster) {
2016                 pl08x->lli_buses = pl08x->pd->lli_buses;
2017                 pl08x->mem_buses = pl08x->pd->mem_buses;
2018         }
2019
2020         /* A DMA memory pool for LLIs, align on 1-byte boundary */
2021         pl08x->pool = dma_pool_create(DRIVER_NAME, &pl08x->adev->dev,
2022                         PL08X_LLI_TSFR_SIZE, PL08X_ALIGN, 0);
2023         if (!pl08x->pool) {
2024                 ret = -ENOMEM;
2025                 goto out_no_lli_pool;
2026         }
2027
2028         pl08x->base = ioremap(adev->res.start, resource_size(&adev->res));
2029         if (!pl08x->base) {
2030                 ret = -ENOMEM;
2031                 goto out_no_ioremap;
2032         }
2033
2034         /* Turn on the PL08x */
2035         pl08x_ensure_on(pl08x);
2036
2037         /* Attach the interrupt handler */
2038         writel(0x000000FF, pl08x->base + PL080_ERR_CLEAR);
2039         writel(0x000000FF, pl08x->base + PL080_TC_CLEAR);
2040
2041         ret = request_irq(adev->irq[0], pl08x_irq, IRQF_DISABLED,
2042                           DRIVER_NAME, pl08x);
2043         if (ret) {
2044                 dev_err(&adev->dev, "%s failed to request interrupt %d\n",
2045                         __func__, adev->irq[0]);
2046                 goto out_no_irq;
2047         }
2048
2049         /* Initialize physical channels */
2050         pl08x->phy_chans = kzalloc((vd->channels * sizeof(*pl08x->phy_chans)),
2051                         GFP_KERNEL);
2052         if (!pl08x->phy_chans) {
2053                 dev_err(&adev->dev, "%s failed to allocate "
2054                         "physical channel holders\n",
2055                         __func__);
2056                 goto out_no_phychans;
2057         }
2058
2059         for (i = 0; i < vd->channels; i++) {
2060                 struct pl08x_phy_chan *ch = &pl08x->phy_chans[i];
2061
2062                 ch->id = i;
2063                 ch->base = pl08x->base + PL080_Cx_BASE(i);
2064                 spin_lock_init(&ch->lock);
2065                 ch->signal = -1;
2066
2067                 /*
2068                  * Nomadik variants can have channels that are locked
2069                  * down for the secure world only. Lock up these channels
2070                  * by perpetually serving a dummy virtual channel.
2071                  */
2072                 if (vd->nomadik) {
2073                         u32 val;
2074
2075                         val = readl(ch->base + PL080_CH_CONFIG);
2076                         if (val & (PL080N_CONFIG_ITPROT | PL080N_CONFIG_SECPROT)) {
2077                                 dev_info(&adev->dev, "physical channel %d reserved for secure access only\n", i);
2078                                 ch->locked = true;
2079                         }
2080                 }
2081
2082                 dev_dbg(&adev->dev, "physical channel %d is %s\n",
2083                         i, pl08x_phy_channel_busy(ch) ? "BUSY" : "FREE");
2084         }
2085
2086         /* Register as many memcpy channels as there are physical channels */
2087         ret = pl08x_dma_init_virtual_channels(pl08x, &pl08x->memcpy,
2088                                               pl08x->vd->channels, false);
2089         if (ret <= 0) {
2090                 dev_warn(&pl08x->adev->dev,
2091                          "%s failed to enumerate memcpy channels - %d\n",
2092                          __func__, ret);
2093                 goto out_no_memcpy;
2094         }
2095         pl08x->memcpy.chancnt = ret;
2096
2097         /* Register slave channels */
2098         ret = pl08x_dma_init_virtual_channels(pl08x, &pl08x->slave,
2099                         pl08x->pd->num_slave_channels, true);
2100         if (ret <= 0) {
2101                 dev_warn(&pl08x->adev->dev,
2102                         "%s failed to enumerate slave channels - %d\n",
2103                                 __func__, ret);
2104                 goto out_no_slave;
2105         }
2106         pl08x->slave.chancnt = ret;
2107
2108         ret = dma_async_device_register(&pl08x->memcpy);
2109         if (ret) {
2110                 dev_warn(&pl08x->adev->dev,
2111                         "%s failed to register memcpy as an async device - %d\n",
2112                         __func__, ret);
2113                 goto out_no_memcpy_reg;
2114         }
2115
2116         ret = dma_async_device_register(&pl08x->slave);
2117         if (ret) {
2118                 dev_warn(&pl08x->adev->dev,
2119                         "%s failed to register slave as an async device - %d\n",
2120                         __func__, ret);
2121                 goto out_no_slave_reg;
2122         }
2123
2124         amba_set_drvdata(adev, pl08x);
2125         init_pl08x_debugfs(pl08x);
2126         dev_info(&pl08x->adev->dev, "DMA: PL%03x rev%u at 0x%08llx irq %d\n",
2127                  amba_part(adev), amba_rev(adev),
2128                  (unsigned long long)adev->res.start, adev->irq[0]);
2129
2130         return 0;
2131
2132 out_no_slave_reg:
2133         dma_async_device_unregister(&pl08x->memcpy);
2134 out_no_memcpy_reg:
2135         pl08x_free_virtual_channels(&pl08x->slave);
2136 out_no_slave:
2137         pl08x_free_virtual_channels(&pl08x->memcpy);
2138 out_no_memcpy:
2139         kfree(pl08x->phy_chans);
2140 out_no_phychans:
2141         free_irq(adev->irq[0], pl08x);
2142 out_no_irq:
2143         iounmap(pl08x->base);
2144 out_no_ioremap:
2145         dma_pool_destroy(pl08x->pool);
2146 out_no_lli_pool:
2147 out_no_platdata:
2148         kfree(pl08x);
2149 out_no_pl08x:
2150         amba_release_regions(adev);
2151         return ret;
2152 }
2153
2154 /* PL080 has 8 channels and the PL080 have just 2 */
2155 static struct vendor_data vendor_pl080 = {
2156         .channels = 8,
2157         .dualmaster = true,
2158 };
2159
2160 static struct vendor_data vendor_nomadik = {
2161         .channels = 8,
2162         .dualmaster = true,
2163         .nomadik = true,
2164 };
2165
2166 static struct vendor_data vendor_pl081 = {
2167         .channels = 2,
2168         .dualmaster = false,
2169 };
2170
2171 static struct amba_id pl08x_ids[] = {
2172         /* PL080 */
2173         {
2174                 .id     = 0x00041080,
2175                 .mask   = 0x000fffff,
2176                 .data   = &vendor_pl080,
2177         },
2178         /* PL081 */
2179         {
2180                 .id     = 0x00041081,
2181                 .mask   = 0x000fffff,
2182                 .data   = &vendor_pl081,
2183         },
2184         /* Nomadik 8815 PL080 variant */
2185         {
2186                 .id     = 0x00280080,
2187                 .mask   = 0x00ffffff,
2188                 .data   = &vendor_nomadik,
2189         },
2190         { 0, 0 },
2191 };
2192
2193 MODULE_DEVICE_TABLE(amba, pl08x_ids);
2194
2195 static struct amba_driver pl08x_amba_driver = {
2196         .drv.name       = DRIVER_NAME,
2197         .id_table       = pl08x_ids,
2198         .probe          = pl08x_probe,
2199 };
2200
2201 static int __init pl08x_init(void)
2202 {
2203         int retval;
2204         retval = amba_driver_register(&pl08x_amba_driver);
2205         if (retval)
2206                 printk(KERN_WARNING DRIVER_NAME
2207                        "failed to register as an AMBA device (%d)\n",
2208                        retval);
2209         return retval;
2210 }
2211 subsys_initcall(pl08x_init);