drivers/ata/sata_inic162x.c

   1 /*
   2  * sata_inic162x.c - Driver for Initio 162x SATA controllers
   3  *
   4  * Copyright 2006  SUSE Linux Products GmbH
   5  * Copyright 2006  Tejun Heo <teheo@novell.com>
   6  *
   7  * This file is released under GPL v2.
   8  *
   9  * This controller is eccentric and easily locks up if something isn't
  10  * right.  Documentation is available at initio's website but it only
  11  * documents registers (not programming model).
  12  *
  13  * - ATA disks work.
  14  * - Hotplug works.
  15  * - ATAPI read works but burning doesn't.  This thing is really
  16  *   peculiar about ATAPI and I couldn't figure out how ATAPI PIO and
  17  *   ATAPI DMA WRITE should be programmed.  If you've got a clue, be
  18  *   my guest.
  19  * - Both STR and STD work.
  20  */
  21
  22 #include <linux/kernel.h>
  23 #include <linux/module.h>
  24 #include <linux/pci.h>
  25 #include <scsi/scsi_host.h>
  26 #include <linux/libata.h>
  27 #include <linux/blkdev.h>
  28 #include <scsi/scsi_device.h>
  29
  30 #define DRV_NAME        "sata_inic162x"
  31 #define DRV_VERSION     "0.3"
  32
  33 enum {
  34         MMIO_BAR                = 5,
  35
  36         NR_PORTS                = 2,
  37
  38         IDMA_CPB_TBL_SIZE       = 4 * 32,
  39
  40         INIC_DMA_BOUNDARY       = 0xffffff,
  41
  42         HOST_ACTRL              = 0x08,
  43         HOST_CTL                = 0x7c,
  44         HOST_STAT               = 0x7e,
  45         HOST_IRQ_STAT           = 0xbc,
  46         HOST_IRQ_MASK           = 0xbe,
  47
  48         PORT_SIZE               = 0x40,
  49
  50         /* registers for ATA TF operation */
  51         PORT_TF_DATA            = 0x00,
  52         PORT_TF_FEATURE         = 0x01,
  53         PORT_TF_NSECT           = 0x02,
  54         PORT_TF_LBAL            = 0x03,
  55         PORT_TF_LBAM            = 0x04,
  56         PORT_TF_LBAH            = 0x05,
  57         PORT_TF_DEVICE          = 0x06,
  58         PORT_TF_COMMAND         = 0x07,
  59         PORT_TF_ALT_STAT        = 0x08,
  60         PORT_IRQ_STAT           = 0x09,
  61         PORT_IRQ_MASK           = 0x0a,
  62         PORT_PRD_CTL            = 0x0b,
  63         PORT_PRD_ADDR           = 0x0c,
  64         PORT_PRD_XFERLEN        = 0x10,
  65         PORT_CPB_CPBLAR         = 0x18,
  66         PORT_CPB_PTQFIFO        = 0x1c,
  67
  68         /* IDMA register */
  69         PORT_IDMA_CTL           = 0x14,
  70         PORT_IDMA_STAT          = 0x16,
  71
  72         PORT_RPQ_FIFO           = 0x1e,
  73         PORT_RPQ_CNT            = 0x1f,
  74
  75         PORT_SCR                = 0x20,
  76
  77         /* HOST_CTL bits */
  78         HCTL_IRQOFF             = (1 << 8),  /* global IRQ off */
  79         HCTL_FTHD0              = (1 << 10), /* fifo threshold 0 */
  80         HCTL_FTHD1              = (1 << 11), /* fifo threshold 1*/
  81         HCTL_PWRDWN             = (1 << 12), /* power down PHYs */
  82         HCTL_SOFTRST            = (1 << 13), /* global reset (no phy reset) */
  83         HCTL_RPGSEL             = (1 << 15), /* register page select */
  84
  85         HCTL_KNOWN_BITS         = HCTL_IRQOFF | HCTL_PWRDWN | HCTL_SOFTRST |
  86                                   HCTL_RPGSEL,
  87
  88         /* HOST_IRQ_(STAT|MASK) bits */
  89         HIRQ_PORT0              = (1 << 0),
  90         HIRQ_PORT1              = (1 << 1),
  91         HIRQ_SOFT               = (1 << 14),
  92         HIRQ_GLOBAL             = (1 << 15), /* STAT only */
  93
  94         /* PORT_IRQ_(STAT|MASK) bits */
  95         PIRQ_OFFLINE            = (1 << 0),  /* device unplugged */
  96         PIRQ_ONLINE             = (1 << 1),  /* device plugged */
  97         PIRQ_COMPLETE           = (1 << 2),  /* completion interrupt */
  98         PIRQ_FATAL              = (1 << 3),  /* fatal error */
  99         PIRQ_ATA                = (1 << 4),  /* ATA interrupt */
 100         PIRQ_REPLY              = (1 << 5),  /* reply FIFO not empty */
 101         PIRQ_PENDING            = (1 << 7),  /* port IRQ pending (STAT only) */
 102
 103         PIRQ_ERR                = PIRQ_OFFLINE | PIRQ_ONLINE | PIRQ_FATAL,
 104         PIRQ_MASK_DEFAULT       = PIRQ_REPLY,
 105         PIRQ_MASK_FREEZE        = 0xff,
 106
 107         /* PORT_PRD_CTL bits */
 108         PRD_CTL_START           = (1 << 0),
 109         PRD_CTL_WR              = (1 << 3),
 110         PRD_CTL_DMAEN           = (1 << 7),  /* DMA enable */
 111
 112         /* PORT_IDMA_CTL bits */
 113         IDMA_CTL_RST_ATA        = (1 << 2),  /* hardreset ATA bus */
 114         IDMA_CTL_RST_IDMA       = (1 << 5),  /* reset IDMA machinary */
 115         IDMA_CTL_GO             = (1 << 7),  /* IDMA mode go */
 116         IDMA_CTL_ATA_NIEN       = (1 << 8),  /* ATA IRQ disable */
 117
 118         /* PORT_IDMA_STAT bits */
 119         IDMA_STAT_PERR          = (1 << 0),  /* PCI ERROR MODE */
 120         IDMA_STAT_CPBERR        = (1 << 1),  /* ADMA CPB error */
 121         IDMA_STAT_LGCY          = (1 << 3),  /* ADMA legacy */
 122         IDMA_STAT_UIRQ          = (1 << 4),  /* ADMA unsolicited irq */
 123         IDMA_STAT_STPD          = (1 << 5),  /* ADMA stopped */
 124         IDMA_STAT_PSD           = (1 << 6),  /* ADMA pause */
 125         IDMA_STAT_DONE          = (1 << 7),  /* ADMA done */
 126
 127         IDMA_STAT_ERR           = IDMA_STAT_PERR | IDMA_STAT_CPBERR,
 128
 129         /* CPB Control Flags*/
 130         CPB_CTL_VALID           = (1 << 0),  /* CPB valid */
 131         CPB_CTL_QUEUED          = (1 << 1),  /* queued command */
 132         CPB_CTL_DATA            = (1 << 2),  /* data, rsvd in datasheet */
 133         CPB_CTL_IEN             = (1 << 3),  /* PCI interrupt enable */
 134         CPB_CTL_DEVDIR          = (1 << 4),  /* device direction control */
 135
 136         /* CPB Response Flags */
 137         CPB_RESP_DONE           = (1 << 0),  /* ATA command complete */
 138         CPB_RESP_REL            = (1 << 1),  /* ATA release */
 139         CPB_RESP_IGNORED        = (1 << 2),  /* CPB ignored */
 140         CPB_RESP_ATA_ERR        = (1 << 3),  /* ATA command error */
 141         CPB_RESP_SPURIOUS       = (1 << 4),  /* ATA spurious interrupt error */
 142         CPB_RESP_UNDERFLOW      = (1 << 5),  /* APRD deficiency length error */
 143         CPB_RESP_OVERFLOW       = (1 << 6),  /* APRD exccess length error */
 144         CPB_RESP_CPB_ERR        = (1 << 7),  /* CPB error flag */
 145
 146         /* PRD Control Flags */
 147         PRD_DRAIN               = (1 << 1),  /* ignore data excess */
 148         PRD_CDB                 = (1 << 2),  /* atapi packet command pointer */
 149         PRD_DIRECT_INTR         = (1 << 3),  /* direct interrupt */
 150         PRD_DMA                 = (1 << 4),  /* data transfer method */
 151         PRD_WRITE               = (1 << 5),  /* data dir, rsvd in datasheet */
 152         PRD_IOM                 = (1 << 6),  /* io/memory transfer */
 153         PRD_END                 = (1 << 7),  /* APRD chain end */
 154 };
 155
 156 /* Comman Parameter Block */
 157 struct inic_cpb {
 158         u8              resp_flags;     /* Response Flags */
 159         u8              error;          /* ATA Error */
 160         u8              status;         /* ATA Status */
 161         u8              ctl_flags;      /* Control Flags */
 162         __le32          len;            /* Total Transfer Length */
 163         __le32          prd;            /* First PRD pointer */
 164         u8              rsvd[4];
 165         /* 16 bytes */
 166         u8              feature;        /* ATA Feature */
 167         u8              hob_feature;    /* ATA Ex. Feature */
 168         u8              device;         /* ATA Device/Head */
 169         u8              mirctl;         /* Mirror Control */
 170         u8              nsect;          /* ATA Sector Count */
 171         u8              hob_nsect;      /* ATA Ex. Sector Count */
 172         u8              lbal;           /* ATA Sector Number */
 173         u8              hob_lbal;       /* ATA Ex. Sector Number */
 174         u8              lbam;           /* ATA Cylinder Low */
 175         u8              hob_lbam;       /* ATA Ex. Cylinder Low */
 176         u8              lbah;           /* ATA Cylinder High */
 177         u8              hob_lbah;       /* ATA Ex. Cylinder High */
 178         u8              command;        /* ATA Command */
 179         u8              ctl;            /* ATA Control */
 180         u8              slave_error;    /* Slave ATA Error */
 181         u8              slave_status;   /* Slave ATA Status */
 182         /* 32 bytes */
 183 } __packed;
 184
 185 /* Physical Region Descriptor */
 186 struct inic_prd {
 187         __le32          mad;            /* Physical Memory Address */
 188         __le16          len;            /* Transfer Length */
 189         u8              rsvd;
 190         u8              flags;          /* Control Flags */
 191 } __packed;
 192
 193 struct inic_pkt {
 194         struct inic_cpb cpb;
 195         struct inic_prd prd[LIBATA_MAX_PRD];
 196 } __packed;
 197
 198 struct inic_host_priv {
 199         u16             cached_hctl;
 200 };
 201
 202 struct inic_port_priv {
 203         struct inic_pkt *pkt;
 204         dma_addr_t      pkt_dma;
 205         u32             *cpb_tbl;
 206         dma_addr_t      cpb_tbl_dma;
 207 };
 208
 209 static struct scsi_host_template inic_sht = {
 210         ATA_BASE_SHT(DRV_NAME),
 211         .sg_tablesize   = LIBATA_MAX_PRD,       /* maybe it can be larger? */
 212         .dma_boundary   = INIC_DMA_BOUNDARY,
 213 };
 214
 215 static const int scr_map[] = {
 216         [SCR_STATUS]    = 0,
 217         [SCR_ERROR]     = 1,
 218         [SCR_CONTROL]   = 2,
 219 };
 220
 221 static void __iomem *inic_port_base(struct ata_port *ap)
 222 {
 223         return ap->host->iomap[MMIO_BAR] + ap->port_no * PORT_SIZE;
 224 }
 225
 226 static void inic_reset_port(void __iomem *port_base)
 227 {
 228         void __iomem *idma_ctl = port_base + PORT_IDMA_CTL;
 229         u16 ctl;
 230
 231         ctl = readw(idma_ctl);
 232         ctl &= ~(IDMA_CTL_RST_IDMA | IDMA_CTL_ATA_NIEN | IDMA_CTL_GO);
 233
 234         /* mask IRQ and assert reset */
 235         writew(ctl | IDMA_CTL_RST_IDMA | IDMA_CTL_ATA_NIEN, idma_ctl);
 236         readw(idma_ctl); /* flush */
 237
 238         /* give it some time */
 239         msleep(1);
 240
 241         /* release reset */
 242         writew(ctl | IDMA_CTL_ATA_NIEN, idma_ctl);
 243
 244         /* clear irq */
 245         writeb(0xff, port_base + PORT_IRQ_STAT);
 246
 247         /* reenable ATA IRQ, turn off IDMA mode */
 248         writew(ctl, idma_ctl);
 249 }
 250
 251 static int inic_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val)
 252 {
 253         void __iomem *scr_addr = ap->ioaddr.scr_addr;
 254         void __iomem *addr;
 255
 256         if (unlikely(sc_reg >= ARRAY_SIZE(scr_map)))
 257                 return -EINVAL;
 258
 259         addr = scr_addr + scr_map[sc_reg] * 4;
 260         *val = readl(scr_addr + scr_map[sc_reg] * 4);
 261
 262         /* this controller has stuck DIAG.N, ignore it */
 263         if (sc_reg == SCR_ERROR)
 264                 *val &= ~SERR_PHYRDY_CHG;
 265         return 0;
 266 }
 267
 268 static int inic_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
 269 {
 270         void __iomem *scr_addr = ap->ioaddr.scr_addr;
 271
 272         if (unlikely(sc_reg >= ARRAY_SIZE(scr_map)))
 273                 return -EINVAL;
 274
 275         writel(val, scr_addr + scr_map[sc_reg] * 4);
 276         return 0;
 277 }
 278
 279 static void inic_stop_idma(struct ata_port *ap)
 280 {
 281         void __iomem *port_base = inic_port_base(ap);
 282
 283         readb(port_base + PORT_RPQ_FIFO);
 284         readb(port_base + PORT_RPQ_CNT);
 285         writew(0, port_base + PORT_IDMA_CTL);
 286 }
 287
 288 static void inic_host_err_intr(struct ata_port *ap, u8 irq_stat, u16 idma_stat)
 289 {
 290         struct ata_eh_info *ehi = &ap->link.eh_info;
 291         struct inic_port_priv *pp = ap->private_data;
 292         struct inic_cpb *cpb = &pp->pkt->cpb;
 293         bool freeze = false;
 294
 295         ata_ehi_clear_desc(ehi);
 296         ata_ehi_push_desc(ehi, "irq_stat=0x%x idma_stat=0x%x",
 297                           irq_stat, idma_stat);
 298
 299         inic_stop_idma(ap);
 300
 301         if (irq_stat & (PIRQ_OFFLINE | PIRQ_ONLINE)) {
 302                 ata_ehi_push_desc(ehi, "hotplug");
 303                 ata_ehi_hotplugged(ehi);
 304                 freeze = true;
 305         }
 306
 307         if (idma_stat & IDMA_STAT_PERR) {
 308                 ata_ehi_push_desc(ehi, "PCI error");
 309                 freeze = true;
 310         }
 311
 312         if (idma_stat & IDMA_STAT_CPBERR) {
 313                 ata_ehi_push_desc(ehi, "CPB error");
 314
 315                 if (cpb->resp_flags & CPB_RESP_IGNORED) {
 316                         __ata_ehi_push_desc(ehi, " ignored");
 317                         ehi->err_mask |= AC_ERR_INVALID;
 318                         freeze = true;
 319                 }
 320
 321                 if (cpb->resp_flags & CPB_RESP_ATA_ERR)
 322                         ehi->err_mask |= AC_ERR_DEV;
 323
 324                 if (cpb->resp_flags & CPB_RESP_SPURIOUS) {
 325                         __ata_ehi_push_desc(ehi, " spurious-intr");
 326                         ehi->err_mask |= AC_ERR_HSM;
 327                         freeze = true;
 328                 }
 329
 330                 if (cpb->resp_flags &
 331                     (CPB_RESP_UNDERFLOW | CPB_RESP_OVERFLOW)) {
 332                         __ata_ehi_push_desc(ehi, " data-over/underflow");
 333                         ehi->err_mask |= AC_ERR_HSM;
 334                         freeze = true;
 335                 }
 336         }
 337
 338         if (freeze)
 339                 ata_port_freeze(ap);
 340         else
 341                 ata_port_abort(ap);
 342 }
 343
 344 static void inic_host_intr(struct ata_port *ap)
 345 {
 346         void __iomem *port_base = inic_port_base(ap);
 347         struct ata_queued_cmd *qc = ata_qc_from_tag(ap, ap->link.active_tag);
 348         u8 irq_stat;
 349         u16 idma_stat;
 350
 351         /* read and clear IRQ status */
 352         irq_stat = readb(port_base + PORT_IRQ_STAT);
 353         writeb(irq_stat, port_base + PORT_IRQ_STAT);
 354         idma_stat = readw(port_base + PORT_IDMA_STAT);
 355
 356         if (unlikely((irq_stat & PIRQ_ERR) || (idma_stat & IDMA_STAT_ERR)))
 357                 inic_host_err_intr(ap, irq_stat, idma_stat);
 358
 359         if (unlikely(!qc || (qc->tf.flags & ATA_TFLAG_POLLING))) {
 360                 ap->ops->sff_check_status(ap); /* clear ATA interrupt */
 361                 goto spurious;
 362         }
 363
 364         if (qc->tf.protocol == ATA_PROT_DMA) {
 365                 if (likely(idma_stat & IDMA_STAT_DONE)) {
 366                         inic_stop_idma(ap);
 367
 368                         /* Depending on circumstances, device error
 369                          * isn't reported by IDMA, check it explicitly.
 370                          */
 371                         if (unlikely(readb(port_base + PORT_TF_COMMAND) &
 372                                      (ATA_DF | ATA_ERR)))
 373                                 qc->err_mask |= AC_ERR_DEV;
 374
 375                         ata_qc_complete(qc);
 376                         return;
 377                 }
 378         } else {
 379                 if (likely(ata_sff_host_intr(ap, qc)))
 380                         return;
 381         }
 382
 383  spurious:
 384         ap->ops->sff_check_status(ap); /* clear ATA interrupt */
 385 }
 386
 387 static irqreturn_t inic_interrupt(int irq, void *dev_instance)
 388 {
 389         struct ata_host *host = dev_instance;
 390         void __iomem *mmio_base = host->iomap[MMIO_BAR];
 391         u16 host_irq_stat;
 392         int i, handled = 0;;
 393
 394         host_irq_stat = readw(mmio_base + HOST_IRQ_STAT);
 395
 396         if (unlikely(!(host_irq_stat & HIRQ_GLOBAL)))
 397                 goto out;
 398
 399         spin_lock(&host->lock);
 400
 401         for (i = 0; i < NR_PORTS; i++) {
 402                 struct ata_port *ap = host->ports[i];
 403
 404                 if (!(host_irq_stat & (HIRQ_PORT0 << i)))
 405                         continue;
 406
 407                 if (likely(ap && !(ap->flags & ATA_FLAG_DISABLED))) {
 408                         inic_host_intr(ap);
 409                         handled++;
 410                 } else {
 411                         if (ata_ratelimit())
 412                                 dev_printk(KERN_ERR, host->dev, "interrupt "
 413                                            "from disabled port %d (0x%x)\n",
 414                                            i, host_irq_stat);
 415                 }
 416         }
 417
 418         spin_unlock(&host->lock);
 419
 420  out:
 421         return IRQ_RETVAL(handled);
 422 }
 423
 424 static void inic_fill_sg(struct inic_prd *prd, struct ata_queued_cmd *qc)
 425 {
 426         struct scatterlist *sg;
 427         unsigned int si;
 428         u8 flags = PRD_DMA;
 429
 430         if (qc->tf.flags & ATA_TFLAG_WRITE)
 431                 flags |= PRD_WRITE;
 432
 433         for_each_sg(qc->sg, sg, qc->n_elem, si) {
 434                 prd->mad = cpu_to_le32(sg_dma_address(sg));
 435                 prd->len = cpu_to_le16(sg_dma_len(sg));
 436                 prd->flags = flags;
 437                 prd++;
 438         }
 439
 440         WARN_ON(!si);
 441         prd[-1].flags |= PRD_END;
 442 }
 443
 444 static void inic_qc_prep(struct ata_queued_cmd *qc)
 445 {
 446         struct inic_port_priv *pp = qc->ap->private_data;
 447         struct inic_pkt *pkt = pp->pkt;
 448         struct inic_cpb *cpb = &pkt->cpb;
 449         struct inic_prd *prd = pkt->prd;
 450
 451         VPRINTK("ENTER\n");
 452
 453         if (qc->tf.protocol != ATA_PROT_DMA)
 454                 return;
 455
 456         /* prepare packet, based on initio driver */
 457         memset(pkt, 0, sizeof(struct inic_pkt));
 458
 459         cpb->ctl_flags = CPB_CTL_VALID | CPB_CTL_IEN | CPB_CTL_DATA;
 460
 461         cpb->len = cpu_to_le32(qc->nbytes);
 462         cpb->prd = cpu_to_le32(pp->pkt_dma + offsetof(struct inic_pkt, prd));
 463
 464         cpb->device = qc->tf.device;
 465         cpb->feature = qc->tf.feature;
 466         cpb->nsect = qc->tf.nsect;
 467         cpb->lbal = qc->tf.lbal;
 468         cpb->lbam = qc->tf.lbam;
 469         cpb->lbah = qc->tf.lbah;
 470
 471         if (qc->tf.flags & ATA_TFLAG_LBA48) {
 472                 cpb->hob_feature = qc->tf.hob_feature;
 473                 cpb->hob_nsect = qc->tf.hob_nsect;
 474                 cpb->hob_lbal = qc->tf.hob_lbal;
 475                 cpb->hob_lbam = qc->tf.hob_lbam;
 476                 cpb->hob_lbah = qc->tf.hob_lbah;
 477         }
 478
 479         cpb->command = qc->tf.command;
 480         /* don't load ctl - dunno why.  it's like that in the initio driver */
 481
 482         /* setup sg table */
 483         inic_fill_sg(prd, qc);
 484
 485         pp->cpb_tbl[0] = pp->pkt_dma;
 486 }
 487
 488 static unsigned int inic_qc_issue(struct ata_queued_cmd *qc)
 489 {
 490         struct ata_port *ap = qc->ap;
 491         void __iomem *port_base = inic_port_base(ap);
 492
 493         if (qc->tf.protocol == ATA_PROT_DMA) {
 494                 /* fire up the ADMA engine */
 495                 writew(HCTL_FTHD0, port_base + HOST_CTL);
 496                 writew(IDMA_CTL_GO, port_base + PORT_IDMA_CTL);
 497                 writeb(0, port_base + PORT_CPB_PTQFIFO);
 498
 499                 return 0;
 500         }
 501
 502         /* Issuing a command to yet uninitialized port locks up the
 503          * controller.  Most of the time, this happens for the first
 504          * command after reset which are ATA and ATAPI IDENTIFYs.
 505          * Fast fail if stat is 0x7f or 0xff for those commands.
 506          */
 507         if (unlikely(qc->tf.command == ATA_CMD_ID_ATA ||
 508                      qc->tf.command == ATA_CMD_ID_ATAPI)) {
 509                 u8 stat = ap->ops->sff_check_status(ap);
 510                 if (stat == 0x7f || stat == 0xff)
 511                         return AC_ERR_HSM;
 512         }
 513
 514         return ata_sff_qc_issue(qc);
 515 }
 516
 517 static void inic_tf_read(struct ata_port *ap, struct ata_taskfile *tf)
 518 {
 519         void __iomem *port_base = inic_port_base(ap);
 520
 521         tf->feature     = readb(port_base + PORT_TF_FEATURE);
 522         tf->nsect       = readb(port_base + PORT_TF_NSECT);
 523         tf->lbal        = readb(port_base + PORT_TF_LBAL);
 524         tf->lbam        = readb(port_base + PORT_TF_LBAM);
 525         tf->lbah        = readb(port_base + PORT_TF_LBAH);
 526         tf->device      = readb(port_base + PORT_TF_DEVICE);
 527         tf->command     = readb(port_base + PORT_TF_COMMAND);
 528 }
 529
 530 static bool inic_qc_fill_rtf(struct ata_queued_cmd *qc)
 531 {
 532         struct ata_taskfile *rtf = &qc->result_tf;
 533         struct ata_taskfile tf;
 534
 535         /* FIXME: Except for status and error, result TF access
 536          * doesn't work.  I tried reading from BAR0/2, CPB and BAR5.
 537          * None works regardless of which command interface is used.
 538          * For now return true iff status indicates device error.
 539          * This means that we're reporting bogus sector for RW
 540          * failures.  Eeekk....
 541          */
 542         inic_tf_read(qc->ap, &tf);
 543
 544         if (!(tf.command & ATA_ERR))
 545                 return false;
 546
 547         rtf->command = tf.command;
 548         rtf->feature = tf.feature;
 549         return true;
 550 }
 551
 552 static void inic_freeze(struct ata_port *ap)
 553 {
 554         void __iomem *port_base = inic_port_base(ap);
 555
 556         writeb(PIRQ_MASK_FREEZE, port_base + PORT_IRQ_MASK);
 557         ap->ops->sff_check_status(ap);
 558         writeb(0xff, port_base + PORT_IRQ_STAT);
 559 }
 560
 561 static void inic_thaw(struct ata_port *ap)
 562 {
 563         void __iomem *port_base = inic_port_base(ap);
 564
 565         ap->ops->sff_check_status(ap);
 566         writeb(0xff, port_base + PORT_IRQ_STAT);
 567         writeb(PIRQ_MASK_DEFAULT, port_base + PORT_IRQ_MASK);
 568 }
 569
 570 static int inic_check_ready(struct ata_link *link)
 571 {
 572         void __iomem *port_base = inic_port_base(link->ap);
 573
 574         return ata_check_ready(readb(port_base + PORT_TF_COMMAND));
 575 }
 576
 577 /*
 578  * SRST and SControl hardreset don't give valid signature on this
 579  * controller.  Only controller specific hardreset mechanism works.
 580  */
 581 static int inic_hardreset(struct ata_link *link, unsigned int *class,
 582                           unsigned long deadline)
 583 {
 584         struct ata_port *ap = link->ap;
 585         void __iomem *port_base = inic_port_base(ap);
 586         void __iomem *idma_ctl = port_base + PORT_IDMA_CTL;
 587         const unsigned long *timing = sata_ehc_deb_timing(&link->eh_context);
 588         u16 val;
 589         int rc;
 590
 591         /* hammer it into sane state */
 592         inic_reset_port(port_base);
 593
 594         val = readw(idma_ctl);
 595         writew(val | IDMA_CTL_RST_ATA, idma_ctl);
 596         readw(idma_ctl);        /* flush */
 597         msleep(1);
 598         writew(val & ~IDMA_CTL_RST_ATA, idma_ctl);
 599
 600         rc = sata_link_resume(link, timing, deadline);
 601         if (rc) {
 602                 ata_link_printk(link, KERN_WARNING, "failed to resume "
 603                                 "link after reset (errno=%d)\n", rc);
 604                 return rc;
 605         }
 606
 607         *class = ATA_DEV_NONE;
 608         if (ata_link_online(link)) {
 609                 struct ata_taskfile tf;
 610
 611                 /* wait for link to become ready */
 612                 rc = ata_wait_after_reset(link, deadline, inic_check_ready);
 613                 /* link occupied, -ENODEV too is an error */
 614                 if (rc) {
 615                         ata_link_printk(link, KERN_WARNING, "device not ready "
 616                                         "after hardreset (errno=%d)\n", rc);
 617                         return rc;
 618                 }
 619
 620                 inic_tf_read(ap, &tf);
 621                 *class = ata_dev_classify(&tf);
 622         }
 623
 624         return 0;
 625 }
 626
 627 static void inic_error_handler(struct ata_port *ap)
 628 {
 629         void __iomem *port_base = inic_port_base(ap);
 630         unsigned long flags;
 631
 632         /* reset PIO HSM and stop DMA engine */
 633         inic_reset_port(port_base);
 634
 635         spin_lock_irqsave(ap->lock, flags);
 636         ap->hsm_task_state = HSM_ST_IDLE;
 637         spin_unlock_irqrestore(ap->lock, flags);
 638
 639         /* PIO and DMA engines have been stopped, perform recovery */
 640         ata_std_error_handler(ap);
 641 }
 642
 643 static void inic_post_internal_cmd(struct ata_queued_cmd *qc)
 644 {
 645         /* make DMA engine forget about the failed command */
 646         if (qc->flags & ATA_QCFLAG_FAILED)
 647                 inic_reset_port(inic_port_base(qc->ap));
 648 }
 649
 650 static void inic_dev_config(struct ata_device *dev)
 651 {
 652         /* inic can only handle upto LBA28 max sectors */
 653         if (dev->max_sectors > ATA_MAX_SECTORS)
 654                 dev->max_sectors = ATA_MAX_SECTORS;
 655
 656         if (dev->n_sectors >= 1 << 28) {
 657                 ata_dev_printk(dev, KERN_ERR,
 658         "ERROR: This driver doesn't support LBA48 yet and may cause\n"
 659         "                data corruption on such devices.  Disabling.\n");
 660                 ata_dev_disable(dev);
 661         }
 662 }
 663
 664 static void init_port(struct ata_port *ap)
 665 {
 666         void __iomem *port_base = inic_port_base(ap);
 667         struct inic_port_priv *pp = ap->private_data;
 668
 669         /* clear packet and CPB table */
 670         memset(pp->pkt, 0, sizeof(struct inic_pkt));
 671         memset(pp->cpb_tbl, 0, IDMA_CPB_TBL_SIZE);
 672
 673         /* setup PRD and CPB lookup table addresses */
 674         writel(ap->prd_dma, port_base + PORT_PRD_ADDR);
 675         writel(pp->cpb_tbl_dma, port_base + PORT_CPB_CPBLAR);
 676 }
 677
 678 static int inic_port_resume(struct ata_port *ap)
 679 {
 680         init_port(ap);
 681         return 0;
 682 }
 683
 684 static int inic_port_start(struct ata_port *ap)
 685 {
 686         struct device *dev = ap->host->dev;
 687         struct inic_port_priv *pp;
 688         int rc;
 689
 690         /* alloc and initialize private data */
 691         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
 692         if (!pp)
 693                 return -ENOMEM;
 694         ap->private_data = pp;
 695
 696         /* Alloc resources */
 697         rc = ata_port_start(ap);
 698         if (rc)
 699                 return rc;
 700
 701         pp->pkt = dmam_alloc_coherent(dev, sizeof(struct inic_pkt),
 702                                       &pp->pkt_dma, GFP_KERNEL);
 703         if (!pp->pkt)
 704                 return -ENOMEM;
 705
 706         pp->cpb_tbl = dmam_alloc_coherent(dev, IDMA_CPB_TBL_SIZE,
 707                                           &pp->cpb_tbl_dma, GFP_KERNEL);
 708         if (!pp->cpb_tbl)
 709                 return -ENOMEM;
 710
 711         init_port(ap);
 712
 713         return 0;
 714 }
 715
 716 static struct ata_port_operations inic_port_ops = {
 717         .inherits               = &ata_sff_port_ops,
 718
 719         .qc_prep                = inic_qc_prep,
 720         .qc_issue               = inic_qc_issue,
 721         .qc_fill_rtf            = inic_qc_fill_rtf,
 722
 723         .freeze                 = inic_freeze,
 724         .thaw                   = inic_thaw,
 725         .softreset              = ATA_OP_NULL,  /* softreset is broken */
 726         .hardreset              = inic_hardreset,
 727         .error_handler          = inic_error_handler,
 728         .post_internal_cmd      = inic_post_internal_cmd,
 729         .dev_config             = inic_dev_config,
 730
 731         .scr_read               = inic_scr_read,
 732         .scr_write              = inic_scr_write,
 733
 734         .port_resume            = inic_port_resume,
 735         .port_start             = inic_port_start,
 736 };
 737
 738 static struct ata_port_info inic_port_info = {
 739         /* For some reason, ATAPI_PROT_PIO is broken on this
 740          * controller, and no, PIO_POLLING does't fix it.  It somehow
 741          * manages to report the wrong ireason and ignoring ireason
 742          * results in machine lock up.  Tell libata to always prefer
 743          * DMA.
 744          */
 745         .flags                  = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
 746         .pio_mask               = 0x1f, /* pio0-4 */
 747         .mwdma_mask             = 0x07, /* mwdma0-2 */
 748         .udma_mask              = ATA_UDMA6,
 749         .port_ops               = &inic_port_ops
 750 };
 751
 752 static int init_controller(void __iomem *mmio_base, u16 hctl)
 753 {
 754         int i;
 755         u16 val;
 756
 757         hctl &= ~HCTL_KNOWN_BITS;
 758
 759         /* Soft reset whole controller.  Spec says reset duration is 3
 760          * PCI clocks, be generous and give it 10ms.
 761          */
 762         writew(hctl | HCTL_SOFTRST, mmio_base + HOST_CTL);
 763         readw(mmio_base + HOST_CTL); /* flush */
 764
 765         for (i = 0; i < 10; i++) {
 766                 msleep(1);
 767                 val = readw(mmio_base + HOST_CTL);
 768                 if (!(val & HCTL_SOFTRST))
 769                         break;
 770         }
 771
 772         if (val & HCTL_SOFTRST)
 773                 return -EIO;
 774
 775         /* mask all interrupts and reset ports */
 776         for (i = 0; i < NR_PORTS; i++) {
 777                 void __iomem *port_base = mmio_base + i * PORT_SIZE;
 778
 779                 writeb(0xff, port_base + PORT_IRQ_MASK);
 780                 inic_reset_port(port_base);
 781         }
 782
 783         /* port IRQ is masked now, unmask global IRQ */
 784         writew(hctl & ~HCTL_IRQOFF, mmio_base + HOST_CTL);
 785         val = readw(mmio_base + HOST_IRQ_MASK);
 786         val &= ~(HIRQ_PORT0 | HIRQ_PORT1);
 787         writew(val, mmio_base + HOST_IRQ_MASK);
 788
 789         return 0;
 790 }
 791
 792 #ifdef CONFIG_PM
 793 static int inic_pci_device_resume(struct pci_dev *pdev)
 794 {
 795         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 796         struct inic_host_priv *hpriv = host->private_data;
 797         void __iomem *mmio_base = host->iomap[MMIO_BAR];
 798         int rc;
 799
 800         rc = ata_pci_device_do_resume(pdev);
 801         if (rc)
 802                 return rc;
 803
 804         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
 805                 rc = init_controller(mmio_base, hpriv->cached_hctl);
 806                 if (rc)
 807                         return rc;
 808         }
 809
 810         ata_host_resume(host);
 811
 812         return 0;
 813 }
 814 #endif
 815
 816 static int inic_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
 817 {
 818         static int printed_version;
 819         const struct ata_port_info *ppi[] = { &inic_port_info, NULL };
 820         struct ata_host *host;
 821         struct inic_host_priv *hpriv;
 822         void __iomem * const *iomap;
 823         int i, rc;
 824
 825         if (!printed_version++)
 826                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
 827
 828         /* alloc host */
 829         host = ata_host_alloc_pinfo(&pdev->dev, ppi, NR_PORTS);
 830         hpriv = devm_kzalloc(&pdev->dev, sizeof(*hpriv), GFP_KERNEL);
 831         if (!host || !hpriv)
 832                 return -ENOMEM;
 833
 834         host->private_data = hpriv;
 835
 836         /* acquire resources and fill host */
 837         rc = pcim_enable_device(pdev);
 838         if (rc)
 839                 return rc;
 840
 841         rc = pcim_iomap_regions(pdev, 0x3f, DRV_NAME);
 842         if (rc)
 843                 return rc;
 844         host->iomap = iomap = pcim_iomap_table(pdev);
 845
 846         for (i = 0; i < NR_PORTS; i++) {
 847                 struct ata_port *ap = host->ports[i];
 848                 struct ata_ioports *port = &ap->ioaddr;
 849                 unsigned int offset = i * PORT_SIZE;
 850
 851                 port->cmd_addr = iomap[2 * i];
 852                 port->altstatus_addr =
 853                 port->ctl_addr = (void __iomem *)
 854                         ((unsigned long)iomap[2 * i + 1] | ATA_PCI_CTL_OFS);
 855                 port->scr_addr = iomap[MMIO_BAR] + offset + PORT_SCR;
 856
 857                 ata_sff_std_ports(port);
 858
 859                 ata_port_pbar_desc(ap, MMIO_BAR, -1, "mmio");
 860                 ata_port_pbar_desc(ap, MMIO_BAR, offset, "port");
 861                 ata_port_desc(ap, "cmd 0x%llx ctl 0x%llx",
 862                   (unsigned long long)pci_resource_start(pdev, 2 * i),
 863                   (unsigned long long)pci_resource_start(pdev, (2 * i + 1)) |
 864                                       ATA_PCI_CTL_OFS);
 865         }
 866
 867         hpriv->cached_hctl = readw(iomap[MMIO_BAR] + HOST_CTL);
 868
 869         /* Set dma_mask.  This devices doesn't support 64bit addressing. */
 870         rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
 871         if (rc) {
 872                 dev_printk(KERN_ERR, &pdev->dev,
 873                            "32-bit DMA enable failed\n");
 874                 return rc;
 875         }
 876
 877         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
 878         if (rc) {
 879                 dev_printk(KERN_ERR, &pdev->dev,
 880                            "32-bit consistent DMA enable failed\n");
 881                 return rc;
 882         }
 883
 884         /*
 885          * This controller is braindamaged.  dma_boundary is 0xffff
 886          * like others but it will lock up the whole machine HARD if
 887          * 65536 byte PRD entry is fed. Reduce maximum segment size.
 888          */
 889         rc = pci_set_dma_max_seg_size(pdev, 65536 - 512);
 890         if (rc) {
 891                 dev_printk(KERN_ERR, &pdev->dev,
 892                            "failed to set the maximum segment size.\n");
 893                 return rc;
 894         }
 895
 896         rc = init_controller(iomap[MMIO_BAR], hpriv->cached_hctl);
 897         if (rc) {
 898                 dev_printk(KERN_ERR, &pdev->dev,
 899                            "failed to initialize controller\n");
 900                 return rc;
 901         }
 902
 903         pci_set_master(pdev);
 904         return ata_host_activate(host, pdev->irq, inic_interrupt, IRQF_SHARED,
 905                                  &inic_sht);
 906 }
 907
 908 static const struct pci_device_id inic_pci_tbl[] = {
 909         { PCI_VDEVICE(INIT, 0x1622), },
 910         { },
 911 };
 912
 913 static struct pci_driver inic_pci_driver = {
 914         .name           = DRV_NAME,
 915         .id_table       = inic_pci_tbl,
 916 #ifdef CONFIG_PM
 917         .suspend        = ata_pci_device_suspend,
 918         .resume         = inic_pci_device_resume,
 919 #endif
 920         .probe          = inic_init_one,
 921         .remove         = ata_pci_remove_one,
 922 };
 923
 924 static int __init inic_init(void)
 925 {
 926         return pci_register_driver(&inic_pci_driver);
 927 }
 928
 929 static void __exit inic_exit(void)
 930 {
 931         pci_unregister_driver(&inic_pci_driver);
 932 }
 933
 934 MODULE_AUTHOR("Tejun Heo");
 935 MODULE_DESCRIPTION("low-level driver for Initio 162x SATA");
 936 MODULE_LICENSE("GPL v2");
 937 MODULE_DEVICE_TABLE(pci, inic_pci_tbl);
 938 MODULE_VERSION(DRV_VERSION);
 939
 940 module_init(inic_init);
 941 module_exit(inic_exit);