drivers/ata/pata_pdc2027x.c

   1 /*
   2  *  Promise PATA TX2/TX4/TX2000/133 IDE driver for pdc20268 to pdc20277.
   3  *
   4  *  This program is free software; you can redistribute it and/or
   5  *  modify it under the terms of the GNU General Public License
   6  *  as published by the Free Software Foundation; either version
   7  *  2 of the License, or (at your option) any later version.
   8  *
   9  *  Ported to libata by:
  10  *  Albert Lee <albertcc@tw.ibm.com> IBM Corporation
  11  *
  12  *  Copyright (C) 1998-2002             Andre Hedrick <andre@linux-ide.org>
  13  *  Portions Copyright (C) 1999 Promise Technology, Inc.
  14  *
  15  *  Author: Frank Tiernan (frankt@promise.com)
  16  *  Released under terms of General Public License
  17  *
  18  *
  19  *  libata documentation is available via 'make {ps|pdf}docs',
  20  *  as Documentation/DocBook/libata.*
  21  *
  22  *  Hardware information only available under NDA.
  23  *
  24  */
  25 #include <linux/kernel.h>
  26 #include <linux/module.h>
  27 #include <linux/pci.h>
  28 #include <linux/init.h>
  29 #include <linux/blkdev.h>
  30 #include <linux/delay.h>
  31 #include <linux/device.h>
  32 #include <scsi/scsi.h>
  33 #include <scsi/scsi_host.h>
  34 #include <scsi/scsi_cmnd.h>
  35 #include <linux/libata.h>
  36
  37 #define DRV_NAME        "pata_pdc2027x"
  38 #define DRV_VERSION     "0.9"
  39 #undef PDC_DEBUG
  40
  41 #ifdef PDC_DEBUG
  42 #define PDPRINTK(fmt, args...) printk(KERN_ERR "%s: " fmt, __FUNCTION__, ## args)
  43 #else
  44 #define PDPRINTK(fmt, args...)
  45 #endif
  46
  47 enum {
  48         PDC_MMIO_BAR            = 5,
  49
  50         PDC_UDMA_100            = 0,
  51         PDC_UDMA_133            = 1,
  52
  53         PDC_100_MHZ             = 100000000,
  54         PDC_133_MHZ             = 133333333,
  55
  56         PDC_SYS_CTL             = 0x1100,
  57         PDC_ATA_CTL             = 0x1104,
  58         PDC_GLOBAL_CTL          = 0x1108,
  59         PDC_CTCR0               = 0x110C,
  60         PDC_CTCR1               = 0x1110,
  61         PDC_BYTE_COUNT          = 0x1120,
  62         PDC_PLL_CTL             = 0x1202,
  63 };
  64
  65 static int pdc2027x_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  66 static void pdc2027x_error_handler(struct ata_port *ap);
  67 static void pdc2027x_set_piomode(struct ata_port *ap, struct ata_device *adev);
  68 static void pdc2027x_set_dmamode(struct ata_port *ap, struct ata_device *adev);
  69 static int pdc2027x_check_atapi_dma(struct ata_queued_cmd *qc);
  70 static unsigned long pdc2027x_mode_filter(struct ata_device *adev, unsigned long mask);
  71 static int pdc2027x_cable_detect(struct ata_port *ap);
  72 static int pdc2027x_set_mode(struct ata_port *ap, struct ata_device **r_failed);
  73
  74 /*
  75  * ATA Timing Tables based on 133MHz controller clock.
  76  * These tables are only used when the controller is in 133MHz clock.
  77  * If the controller is in 100MHz clock, the ASIC hardware will
  78  * set the timing registers automatically when "set feature" command
  79  * is issued to the device. However, if the controller clock is 133MHz,
  80  * the following tables must be used.
  81  */
  82 static struct pdc2027x_pio_timing {
  83         u8 value0, value1, value2;
  84 } pdc2027x_pio_timing_tbl [] = {
  85         { 0xfb, 0x2b, 0xac }, /* PIO mode 0 */
  86         { 0x46, 0x29, 0xa4 }, /* PIO mode 1 */
  87         { 0x23, 0x26, 0x64 }, /* PIO mode 2 */
  88         { 0x27, 0x0d, 0x35 }, /* PIO mode 3, IORDY on, Prefetch off */
  89         { 0x23, 0x09, 0x25 }, /* PIO mode 4, IORDY on, Prefetch off */
  90 };
  91
  92 static struct pdc2027x_mdma_timing {
  93         u8 value0, value1;
  94 } pdc2027x_mdma_timing_tbl [] = {
  95         { 0xdf, 0x5f }, /* MDMA mode 0 */
  96         { 0x6b, 0x27 }, /* MDMA mode 1 */
  97         { 0x69, 0x25 }, /* MDMA mode 2 */
  98 };
  99
 100 static struct pdc2027x_udma_timing {
 101         u8 value0, value1, value2;
 102 } pdc2027x_udma_timing_tbl [] = {
 103         { 0x4a, 0x0f, 0xd5 }, /* UDMA mode 0 */
 104         { 0x3a, 0x0a, 0xd0 }, /* UDMA mode 1 */
 105         { 0x2a, 0x07, 0xcd }, /* UDMA mode 2 */
 106         { 0x1a, 0x05, 0xcd }, /* UDMA mode 3 */
 107         { 0x1a, 0x03, 0xcd }, /* UDMA mode 4 */
 108         { 0x1a, 0x02, 0xcb }, /* UDMA mode 5 */
 109         { 0x1a, 0x01, 0xcb }, /* UDMA mode 6 */
 110 };
 111
 112 static const struct pci_device_id pdc2027x_pci_tbl[] = {
 113         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20268), PDC_UDMA_100 },
 114         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20269), PDC_UDMA_133 },
 115         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20270), PDC_UDMA_100 },
 116         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20271), PDC_UDMA_133 },
 117         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20275), PDC_UDMA_133 },
 118         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20276), PDC_UDMA_133 },
 119         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20277), PDC_UDMA_133 },
 120
 121         { }     /* terminate list */
 122 };
 123
 124 static struct pci_driver pdc2027x_pci_driver = {
 125         .name                   = DRV_NAME,
 126         .id_table               = pdc2027x_pci_tbl,
 127         .probe                  = pdc2027x_init_one,
 128         .remove                 = ata_pci_remove_one,
 129 };
 130
 131 static struct scsi_host_template pdc2027x_sht = {
 132         .module                 = THIS_MODULE,
 133         .name                   = DRV_NAME,
 134         .ioctl                  = ata_scsi_ioctl,
 135         .queuecommand           = ata_scsi_queuecmd,
 136         .can_queue              = ATA_DEF_QUEUE,
 137         .this_id                = ATA_SHT_THIS_ID,
 138         .sg_tablesize           = LIBATA_MAX_PRD,
 139         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 140         .emulated               = ATA_SHT_EMULATED,
 141         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 142         .proc_name              = DRV_NAME,
 143         .dma_boundary           = ATA_DMA_BOUNDARY,
 144         .slave_configure        = ata_scsi_slave_config,
 145         .slave_destroy          = ata_scsi_slave_destroy,
 146         .bios_param             = ata_std_bios_param,
 147 };
 148
 149 static struct ata_port_operations pdc2027x_pata100_ops = {
 150         .port_disable           = ata_port_disable,
 151         .mode_filter            = ata_pci_default_filter,
 152
 153         .tf_load                = ata_tf_load,
 154         .tf_read                = ata_tf_read,
 155         .check_status           = ata_check_status,
 156         .exec_command           = ata_exec_command,
 157         .dev_select             = ata_std_dev_select,
 158
 159         .check_atapi_dma        = pdc2027x_check_atapi_dma,
 160         .bmdma_setup            = ata_bmdma_setup,
 161         .bmdma_start            = ata_bmdma_start,
 162         .bmdma_stop             = ata_bmdma_stop,
 163         .bmdma_status           = ata_bmdma_status,
 164         .qc_prep                = ata_qc_prep,
 165         .qc_issue               = ata_qc_issue_prot,
 166         .data_xfer              = ata_data_xfer,
 167
 168         .freeze                 = ata_bmdma_freeze,
 169         .thaw                   = ata_bmdma_thaw,
 170         .error_handler          = pdc2027x_error_handler,
 171         .post_internal_cmd      = ata_bmdma_post_internal_cmd,
 172         .cable_detect           = pdc2027x_cable_detect,
 173
 174         .irq_clear              = ata_bmdma_irq_clear,
 175         .irq_on                 = ata_irq_on,
 176         .irq_ack                = ata_irq_ack,
 177
 178         .port_start             = ata_port_start,
 179 };
 180
 181 static struct ata_port_operations pdc2027x_pata133_ops = {
 182         .port_disable           = ata_port_disable,
 183         .set_piomode            = pdc2027x_set_piomode,
 184         .set_dmamode            = pdc2027x_set_dmamode,
 185         .set_mode               = pdc2027x_set_mode,
 186         .mode_filter            = pdc2027x_mode_filter,
 187
 188         .tf_load                = ata_tf_load,
 189         .tf_read                = ata_tf_read,
 190         .check_status           = ata_check_status,
 191         .exec_command           = ata_exec_command,
 192         .dev_select             = ata_std_dev_select,
 193
 194         .check_atapi_dma        = pdc2027x_check_atapi_dma,
 195         .bmdma_setup            = ata_bmdma_setup,
 196         .bmdma_start            = ata_bmdma_start,
 197         .bmdma_stop             = ata_bmdma_stop,
 198         .bmdma_status           = ata_bmdma_status,
 199         .qc_prep                = ata_qc_prep,
 200         .qc_issue               = ata_qc_issue_prot,
 201         .data_xfer              = ata_data_xfer,
 202
 203         .freeze                 = ata_bmdma_freeze,
 204         .thaw                   = ata_bmdma_thaw,
 205         .error_handler          = pdc2027x_error_handler,
 206         .post_internal_cmd      = ata_bmdma_post_internal_cmd,
 207         .cable_detect           = pdc2027x_cable_detect,
 208
 209         .irq_clear              = ata_bmdma_irq_clear,
 210         .irq_on                 = ata_irq_on,
 211         .irq_ack                = ata_irq_ack,
 212
 213         .port_start             = ata_port_start,
 214 };
 215
 216 static struct ata_port_info pdc2027x_port_info[] = {
 217         /* PDC_UDMA_100 */
 218         {
 219                 .flags          = ATA_FLAG_NO_LEGACY | ATA_FLAG_SLAVE_POSS |
 220                                   ATA_FLAG_MMIO,
 221                 .pio_mask       = 0x1f, /* pio0-4 */
 222                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 223                 .udma_mask      = ATA_UDMA5, /* udma0-5 */
 224                 .port_ops       = &pdc2027x_pata100_ops,
 225         },
 226         /* PDC_UDMA_133 */
 227         {
 228                 .flags          = ATA_FLAG_NO_LEGACY | ATA_FLAG_SLAVE_POSS |
 229                                   ATA_FLAG_MMIO,
 230                 .pio_mask       = 0x1f, /* pio0-4 */
 231                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 232                 .udma_mask      = ATA_UDMA6, /* udma0-6 */
 233                 .port_ops       = &pdc2027x_pata133_ops,
 234         },
 235 };
 236
 237 MODULE_AUTHOR("Andre Hedrick, Frank Tiernan, Albert Lee");
 238 MODULE_DESCRIPTION("libata driver module for Promise PDC20268 to PDC20277");
 239 MODULE_LICENSE("GPL");
 240 MODULE_VERSION(DRV_VERSION);
 241 MODULE_DEVICE_TABLE(pci, pdc2027x_pci_tbl);
 242
 243 /**
 244  *      port_mmio - Get the MMIO address of PDC2027x extended registers
 245  *      @ap: Port
 246  *      @offset: offset from mmio base
 247  */
 248 static inline void __iomem *port_mmio(struct ata_port *ap, unsigned int offset)
 249 {
 250         return ap->host->iomap[PDC_MMIO_BAR] + ap->port_no * 0x100 + offset;
 251 }
 252
 253 /**
 254  *      dev_mmio - Get the MMIO address of PDC2027x extended registers
 255  *      @ap: Port
 256  *      @adev: device
 257  *      @offset: offset from mmio base
 258  */
 259 static inline void __iomem *dev_mmio(struct ata_port *ap, struct ata_device *adev, unsigned int offset)
 260 {
 261         u8 adj = (adev->devno) ? 0x08 : 0x00;
 262         return port_mmio(ap, offset) + adj;
 263 }
 264
 265 /**
 266  *      pdc2027x_pata_cable_detect - Probe host controller cable detect info
 267  *      @ap: Port for which cable detect info is desired
 268  *
 269  *      Read 80c cable indicator from Promise extended register.
 270  *      This register is latched when the system is reset.
 271  *
 272  *      LOCKING:
 273  *      None (inherited from caller).
 274  */
 275 static int pdc2027x_cable_detect(struct ata_port *ap)
 276 {
 277         u32 cgcr;
 278
 279         /* check cable detect results */
 280         cgcr = readl(port_mmio(ap, PDC_GLOBAL_CTL));
 281         if (cgcr & (1 << 26))
 282                 goto cbl40;
 283
 284         PDPRINTK("No cable or 80-conductor cable on port %d\n", ap->port_no);
 285
 286         return ATA_CBL_PATA80;
 287 cbl40:
 288         printk(KERN_INFO DRV_NAME ": 40-conductor cable detected on port %d\n", ap->port_no);
 289         return ATA_CBL_PATA40;
 290 }
 291
 292 /**
 293  * pdc2027x_port_enabled - Check PDC ATA control register to see whether the port is enabled.
 294  * @ap: Port to check
 295  */
 296 static inline int pdc2027x_port_enabled(struct ata_port *ap)
 297 {
 298         return readb(port_mmio(ap, PDC_ATA_CTL)) & 0x02;
 299 }
 300
 301 /**
 302  *      pdc2027x_prereset - prereset for PATA host controller
 303  *      @ap: Target port
 304  *
 305  *      Probeinit including cable detection.
 306  *
 307  *      LOCKING:
 308  *      None (inherited from caller).
 309  */
 310
 311 static int pdc2027x_prereset(struct ata_port *ap)
 312 {
 313         /* Check whether port enabled */
 314         if (!pdc2027x_port_enabled(ap))
 315                 return -ENOENT;
 316         return ata_std_prereset(ap);
 317 }
 318
 319 /**
 320  *      pdc2027x_error_handler - Perform reset on PATA port and classify
 321  *      @ap: Port to reset
 322  *
 323  *      Reset PATA phy and classify attached devices.
 324  *
 325  *      LOCKING:
 326  *      None (inherited from caller).
 327  */
 328
 329 static void pdc2027x_error_handler(struct ata_port *ap)
 330 {
 331         ata_bmdma_drive_eh(ap, pdc2027x_prereset, ata_std_softreset, NULL, ata_std_postreset);
 332 }
 333
 334 /**
 335  *      pdc2720x_mode_filter    -       mode selection filter
 336  *      @adev: ATA device
 337  *      @mask: list of modes proposed
 338  *
 339  *      Block UDMA on devices that cause trouble with this controller.
 340  */
 341
 342 static unsigned long pdc2027x_mode_filter(struct ata_device *adev, unsigned long mask)
 343 {
 344         unsigned char model_num[ATA_ID_PROD_LEN + 1];
 345         struct ata_device *pair = ata_dev_pair(adev);
 346
 347         if (adev->class != ATA_DEV_ATA || adev->devno == 0 || pair == NULL)
 348                 return ata_pci_default_filter(adev, mask);
 349
 350         /* Check for slave of a Maxtor at UDMA6 */
 351         ata_id_c_string(pair->id, model_num, ATA_ID_PROD,
 352                           ATA_ID_PROD_LEN + 1);
 353         /* If the master is a maxtor in UDMA6 then the slave should not use UDMA 6 */
 354         if(strstr(model_num, "Maxtor") == 0 && pair->dma_mode == XFER_UDMA_6)
 355                 mask &= ~ (1 << (6 + ATA_SHIFT_UDMA));
 356
 357         return ata_pci_default_filter(adev, mask);
 358 }
 359
 360 /**
 361  *      pdc2027x_set_piomode - Initialize host controller PATA PIO timings
 362  *      @ap: Port to configure
 363  *      @adev: um
 364  *      @pio: PIO mode, 0 - 4
 365  *
 366  *      Set PIO mode for device.
 367  *
 368  *      LOCKING:
 369  *      None (inherited from caller).
 370  */
 371
 372 static void pdc2027x_set_piomode(struct ata_port *ap, struct ata_device *adev)
 373 {
 374         unsigned int pio = adev->pio_mode - XFER_PIO_0;
 375         u32 ctcr0, ctcr1;
 376
 377         PDPRINTK("adev->pio_mode[%X]\n", adev->pio_mode);
 378
 379         /* Sanity check */
 380         if (pio > 4) {
 381                 printk(KERN_ERR DRV_NAME ": Unknown pio mode [%d] ignored\n", pio);
 382                 return;
 383
 384         }
 385
 386         /* Set the PIO timing registers using value table for 133MHz */
 387         PDPRINTK("Set pio regs... \n");
 388
 389         ctcr0 = readl(dev_mmio(ap, adev, PDC_CTCR0));
 390         ctcr0 &= 0xffff0000;
 391         ctcr0 |= pdc2027x_pio_timing_tbl[pio].value0 |
 392                 (pdc2027x_pio_timing_tbl[pio].value1 << 8);
 393         writel(ctcr0, dev_mmio(ap, adev, PDC_CTCR0));
 394
 395         ctcr1 = readl(dev_mmio(ap, adev, PDC_CTCR1));
 396         ctcr1 &= 0x00ffffff;
 397         ctcr1 |= (pdc2027x_pio_timing_tbl[pio].value2 << 24);
 398         writel(ctcr1, dev_mmio(ap, adev, PDC_CTCR1));
 399
 400         PDPRINTK("Set pio regs done\n");
 401
 402         PDPRINTK("Set to pio mode[%u] \n", pio);
 403 }
 404
 405 /**
 406  *      pdc2027x_set_dmamode - Initialize host controller PATA UDMA timings
 407  *      @ap: Port to configure
 408  *      @adev: um
 409  *      @udma: udma mode, XFER_UDMA_0 to XFER_UDMA_6
 410  *
 411  *      Set UDMA mode for device.
 412  *
 413  *      LOCKING:
 414  *      None (inherited from caller).
 415  */
 416 static void pdc2027x_set_dmamode(struct ata_port *ap, struct ata_device *adev)
 417 {
 418         unsigned int dma_mode = adev->dma_mode;
 419         u32 ctcr0, ctcr1;
 420
 421         if ((dma_mode >= XFER_UDMA_0) &&
 422            (dma_mode <= XFER_UDMA_6)) {
 423                 /* Set the UDMA timing registers with value table for 133MHz */
 424                 unsigned int udma_mode = dma_mode & 0x07;
 425
 426                 if (dma_mode == XFER_UDMA_2) {
 427                         /*
 428                          * Turn off tHOLD.
 429                          * If tHOLD is '1', the hardware will add half clock for data hold time.
 430                          * This code segment seems to be no effect. tHOLD will be overwritten below.
 431                          */
 432                         ctcr1 = readl(dev_mmio(ap, adev, PDC_CTCR1));
 433                         writel(ctcr1 & ~(1 << 7), dev_mmio(ap, adev, PDC_CTCR1));
 434                 }
 435
 436                 PDPRINTK("Set udma regs... \n");
 437
 438                 ctcr1 = readl(dev_mmio(ap, adev, PDC_CTCR1));
 439                 ctcr1 &= 0xff000000;
 440                 ctcr1 |= pdc2027x_udma_timing_tbl[udma_mode].value0 |
 441                         (pdc2027x_udma_timing_tbl[udma_mode].value1 << 8) |
 442                         (pdc2027x_udma_timing_tbl[udma_mode].value2 << 16);
 443                 writel(ctcr1, dev_mmio(ap, adev, PDC_CTCR1));
 444
 445                 PDPRINTK("Set udma regs done\n");
 446
 447                 PDPRINTK("Set to udma mode[%u] \n", udma_mode);
 448
 449         } else  if ((dma_mode >= XFER_MW_DMA_0) &&
 450                    (dma_mode <= XFER_MW_DMA_2)) {
 451                 /* Set the MDMA timing registers with value table for 133MHz */
 452                 unsigned int mdma_mode = dma_mode & 0x07;
 453
 454                 PDPRINTK("Set mdma regs... \n");
 455                 ctcr0 = readl(dev_mmio(ap, adev, PDC_CTCR0));
 456
 457                 ctcr0 &= 0x0000ffff;
 458                 ctcr0 |= (pdc2027x_mdma_timing_tbl[mdma_mode].value0 << 16) |
 459                         (pdc2027x_mdma_timing_tbl[mdma_mode].value1 << 24);
 460
 461                 writel(ctcr0, dev_mmio(ap, adev, PDC_CTCR0));
 462                 PDPRINTK("Set mdma regs done\n");
 463
 464                 PDPRINTK("Set to mdma mode[%u] \n", mdma_mode);
 465         } else {
 466                 printk(KERN_ERR DRV_NAME ": Unknown dma mode [%u] ignored\n", dma_mode);
 467         }
 468 }
 469
 470 /**
 471  *      pdc2027x_set_mode - Set the timing registers back to correct values.
 472  *      @ap: Port to configure
 473  *      @r_failed: Returned device for failure
 474  *
 475  *      The pdc2027x hardware will look at "SET FEATURES" and change the timing registers
 476  *      automatically. The values set by the hardware might be incorrect, under 133Mhz PLL.
 477  *      This function overwrites the possibly incorrect values set by the hardware to be correct.
 478  */
 479 static int pdc2027x_set_mode(struct ata_port *ap, struct ata_device **r_failed)
 480 {
 481         int i;
 482
 483         i = ata_do_set_mode(ap, r_failed);
 484         if (i < 0)
 485                 return i;
 486
 487         for (i = 0; i < ATA_MAX_DEVICES; i++) {
 488                 struct ata_device *dev = &ap->device[i];
 489
 490                 if (ata_dev_enabled(dev)) {
 491
 492                         pdc2027x_set_piomode(ap, dev);
 493
 494                         /*
 495                          * Enable prefetch if the device support PIO only.
 496                          */
 497                         if (dev->xfer_shift == ATA_SHIFT_PIO) {
 498                                 u32 ctcr1 = readl(dev_mmio(ap, dev, PDC_CTCR1));
 499                                 ctcr1 |= (1 << 25);
 500                                 writel(ctcr1, dev_mmio(ap, dev, PDC_CTCR1));
 501
 502                                 PDPRINTK("Turn on prefetch\n");
 503                         } else {
 504                                 pdc2027x_set_dmamode(ap, dev);
 505                         }
 506                 }
 507         }
 508         return 0;
 509 }
 510
 511 /**
 512  *      pdc2027x_check_atapi_dma - Check whether ATAPI DMA can be supported for this command
 513  *      @qc: Metadata associated with taskfile to check
 514  *
 515  *      LOCKING:
 516  *      None (inherited from caller).
 517  *
 518  *      RETURNS: 0 when ATAPI DMA can be used
 519  *               1 otherwise
 520  */
 521 static int pdc2027x_check_atapi_dma(struct ata_queued_cmd *qc)
 522 {
 523         struct scsi_cmnd *cmd = qc->scsicmd;
 524         u8 *scsicmd = cmd->cmnd;
 525         int rc = 1; /* atapi dma off by default */
 526
 527         /*
 528          * This workaround is from Promise's GPL driver.
 529          * If ATAPI DMA is used for commands not in the
 530          * following white list, say MODE_SENSE and REQUEST_SENSE,
 531          * pdc2027x might hit the irq lost problem.
 532          */
 533         switch (scsicmd[0]) {
 534         case READ_10:
 535         case WRITE_10:
 536         case READ_12:
 537         case WRITE_12:
 538         case READ_6:
 539         case WRITE_6:
 540         case 0xad: /* READ_DVD_STRUCTURE */
 541         case 0xbe: /* READ_CD */
 542                 /* ATAPI DMA is ok */
 543                 rc = 0;
 544                 break;
 545         default:
 546                 ;
 547         }
 548
 549         return rc;
 550 }
 551
 552 /**
 553  * pdc_read_counter - Read the ctr counter
 554  * @host: target ATA host
 555  */
 556
 557 static long pdc_read_counter(struct ata_host *host)
 558 {
 559         void __iomem *mmio_base = host->iomap[PDC_MMIO_BAR];
 560         long counter;
 561         int retry = 1;
 562         u32 bccrl, bccrh, bccrlv, bccrhv;
 563
 564 retry:
 565         bccrl = readl(mmio_base + PDC_BYTE_COUNT) & 0xffff;
 566         bccrh = readl(mmio_base + PDC_BYTE_COUNT + 0x100) & 0xffff;
 567         rmb();
 568
 569         /* Read the counter values again for verification */
 570         bccrlv = readl(mmio_base + PDC_BYTE_COUNT) & 0xffff;
 571         bccrhv = readl(mmio_base + PDC_BYTE_COUNT + 0x100) & 0xffff;
 572         rmb();
 573
 574         counter = (bccrh << 15) | bccrl;
 575
 576         PDPRINTK("bccrh [%X] bccrl [%X]\n", bccrh,  bccrl);
 577         PDPRINTK("bccrhv[%X] bccrlv[%X]\n", bccrhv, bccrlv);
 578
 579         /*
 580          * The 30-bit decreasing counter are read by 2 pieces.
 581          * Incorrect value may be read when both bccrh and bccrl are changing.
 582          * Ex. When 7900 decrease to 78FF, wrong value 7800 might be read.
 583          */
 584         if (retry && !(bccrh == bccrhv && bccrl >= bccrlv)) {
 585                 retry--;
 586                 PDPRINTK("rereading counter\n");
 587                 goto retry;
 588         }
 589
 590         return counter;
 591 }
 592
 593 /**
 594  * adjust_pll - Adjust the PLL input clock in Hz.
 595  *
 596  * @pdc_controller: controller specific information
 597  * @host: target ATA host
 598  * @pll_clock: The input of PLL in HZ
 599  */
 600 static void pdc_adjust_pll(struct ata_host *host, long pll_clock, unsigned int board_idx)
 601 {
 602         void __iomem *mmio_base = host->iomap[PDC_MMIO_BAR];
 603         u16 pll_ctl;
 604         long pll_clock_khz = pll_clock / 1000;
 605         long pout_required = board_idx? PDC_133_MHZ:PDC_100_MHZ;
 606         long ratio = pout_required / pll_clock_khz;
 607         int F, R;
 608
 609         /* Sanity check */
 610         if (unlikely(pll_clock_khz < 5000L || pll_clock_khz > 70000L)) {
 611                 printk(KERN_ERR DRV_NAME ": Invalid PLL input clock %ldkHz, give up!\n", pll_clock_khz);
 612                 return;
 613         }
 614
 615 #ifdef PDC_DEBUG
 616         PDPRINTK("pout_required is %ld\n", pout_required);
 617
 618         /* Show the current clock value of PLL control register
 619          * (maybe already configured by the firmware)
 620          */
 621         pll_ctl = readw(mmio_base + PDC_PLL_CTL);
 622
 623         PDPRINTK("pll_ctl[%X]\n", pll_ctl);
 624 #endif
 625
 626         /*
 627          * Calculate the ratio of F, R and OD
 628          * POUT = (F + 2) / (( R + 2) * NO)
 629          */
 630         if (ratio < 8600L) { /* 8.6x */
 631                 /* Using NO = 0x01, R = 0x0D */
 632                 R = 0x0d;
 633         } else if (ratio < 12900L) { /* 12.9x */
 634                 /* Using NO = 0x01, R = 0x08 */
 635                 R = 0x08;
 636         } else if (ratio < 16100L) { /* 16.1x */
 637                 /* Using NO = 0x01, R = 0x06 */
 638                 R = 0x06;
 639         } else if (ratio < 64000L) { /* 64x */
 640                 R = 0x00;
 641         } else {
 642                 /* Invalid ratio */
 643                 printk(KERN_ERR DRV_NAME ": Invalid ratio %ld, give up!\n", ratio);
 644                 return;
 645         }
 646
 647         F = (ratio * (R+2)) / 1000 - 2;
 648
 649         if (unlikely(F < 0 || F > 127)) {
 650                 /* Invalid F */
 651                 printk(KERN_ERR DRV_NAME ": F[%d] invalid!\n", F);
 652                 return;
 653         }
 654
 655         PDPRINTK("F[%d] R[%d] ratio*1000[%ld]\n", F, R, ratio);
 656
 657         pll_ctl = (R << 8) | F;
 658
 659         PDPRINTK("Writing pll_ctl[%X]\n", pll_ctl);
 660
 661         writew(pll_ctl, mmio_base + PDC_PLL_CTL);
 662         readw(mmio_base + PDC_PLL_CTL); /* flush */
 663
 664         /* Wait the PLL circuit to be stable */
 665         mdelay(30);
 666
 667 #ifdef PDC_DEBUG
 668         /*
 669          *  Show the current clock value of PLL control register
 670          * (maybe configured by the firmware)
 671          */
 672         pll_ctl = readw(mmio_base + PDC_PLL_CTL);
 673
 674         PDPRINTK("pll_ctl[%X]\n", pll_ctl);
 675 #endif
 676
 677         return;
 678 }
 679
 680 /**
 681  * detect_pll_input_clock - Detect the PLL input clock in Hz.
 682  * @host: target ATA host
 683  * Ex. 16949000 on 33MHz PCI bus for pdc20275.
 684  *     Half of the PCI clock.
 685  */
 686 static long pdc_detect_pll_input_clock(struct ata_host *host)
 687 {
 688         void __iomem *mmio_base = host->iomap[PDC_MMIO_BAR];
 689         u32 scr;
 690         long start_count, end_count;
 691         long pll_clock;
 692
 693         /* Read current counter value */
 694         start_count = pdc_read_counter(host);
 695
 696         /* Start the test mode */
 697         scr = readl(mmio_base + PDC_SYS_CTL);
 698         PDPRINTK("scr[%X]\n", scr);
 699         writel(scr | (0x01 << 14), mmio_base + PDC_SYS_CTL);
 700         readl(mmio_base + PDC_SYS_CTL); /* flush */
 701
 702         /* Let the counter run for 100 ms. */
 703         mdelay(100);
 704
 705         /* Read the counter values again */
 706         end_count = pdc_read_counter(host);
 707
 708         /* Stop the test mode */
 709         scr = readl(mmio_base + PDC_SYS_CTL);
 710         PDPRINTK("scr[%X]\n", scr);
 711         writel(scr & ~(0x01 << 14), mmio_base + PDC_SYS_CTL);
 712         readl(mmio_base + PDC_SYS_CTL); /* flush */
 713
 714         /* calculate the input clock in Hz */
 715         pll_clock = (start_count - end_count) * 10;
 716
 717         PDPRINTK("start[%ld] end[%ld] \n", start_count, end_count);
 718         PDPRINTK("PLL input clock[%ld]Hz\n", pll_clock);
 719
 720         return pll_clock;
 721 }
 722
 723 /**
 724  * pdc_hardware_init - Initialize the hardware.
 725  * @host: target ATA host
 726  * @board_idx: board identifier
 727  */
 728 static int pdc_hardware_init(struct ata_host *host, unsigned int board_idx)
 729 {
 730         long pll_clock;
 731
 732         /*
 733          * Detect PLL input clock rate.
 734          * On some system, where PCI bus is running at non-standard clock rate.
 735          * Ex. 25MHz or 40MHz, we have to adjust the cycle_time.
 736          * The pdc20275 controller employs PLL circuit to help correct timing registers setting.
 737          */
 738         pll_clock = pdc_detect_pll_input_clock(host);
 739
 740         if (pll_clock < 0) /* counter overflow? Try again. */
 741                 pll_clock = pdc_detect_pll_input_clock(host);
 742
 743         dev_printk(KERN_INFO, host->dev, "PLL input clock %ld kHz\n", pll_clock/1000);
 744
 745         /* Adjust PLL control register */
 746         pdc_adjust_pll(host, pll_clock, board_idx);
 747
 748         return 0;
 749 }
 750
 751 /**
 752  * pdc_ata_setup_port - setup the mmio address
 753  * @port: ata ioports to setup
 754  * @base: base address
 755  */
 756 static void pdc_ata_setup_port(struct ata_ioports *port, void __iomem *base)
 757 {
 758         port->cmd_addr          =
 759         port->data_addr         = base;
 760         port->feature_addr      =
 761         port->error_addr        = base + 0x05;
 762         port->nsect_addr        = base + 0x0a;
 763         port->lbal_addr         = base + 0x0f;
 764         port->lbam_addr         = base + 0x10;
 765         port->lbah_addr         = base + 0x15;
 766         port->device_addr       = base + 0x1a;
 767         port->command_addr      =
 768         port->status_addr       = base + 0x1f;
 769         port->altstatus_addr    =
 770         port->ctl_addr          = base + 0x81a;
 771 }
 772
 773 /**
 774  * pdc2027x_init_one - PCI probe function
 775  * Called when an instance of PCI adapter is inserted.
 776  * This function checks whether the hardware is supported,
 777  * initialize hardware and register an instance of ata_host to
 778  * libata.  (implements struct pci_driver.probe() )
 779  *
 780  * @pdev: instance of pci_dev found
 781  * @ent:  matching entry in the id_tbl[]
 782  */
 783 static int __devinit pdc2027x_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
 784 {
 785         static int printed_version;
 786         unsigned int board_idx = (unsigned int) ent->driver_data;
 787         const struct ata_port_info *ppi[] =
 788                 { &pdc2027x_port_info[board_idx], NULL };
 789         struct ata_host *host;
 790         void __iomem *mmio_base;
 791         int rc;
 792
 793         if (!printed_version++)
 794                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
 795
 796         /* alloc host */
 797         host = ata_host_alloc_pinfo(&pdev->dev, ppi, 2);
 798         if (!host)
 799                 return -ENOMEM;
 800
 801         /* acquire resources and fill host */
 802         rc = pcim_enable_device(pdev);
 803         if (rc)
 804                 return rc;
 805
 806         rc = pcim_iomap_regions(pdev, 1 << PDC_MMIO_BAR, DRV_NAME);
 807         if (rc)
 808                 return rc;
 809         host->iomap = pcim_iomap_table(pdev);
 810
 811         rc = pci_set_dma_mask(pdev, ATA_DMA_MASK);
 812         if (rc)
 813                 return rc;
 814
 815         rc = pci_set_consistent_dma_mask(pdev, ATA_DMA_MASK);
 816         if (rc)
 817                 return rc;
 818
 819         mmio_base = host->iomap[PDC_MMIO_BAR];
 820
 821         pdc_ata_setup_port(&host->ports[0]->ioaddr, mmio_base + 0x17c0);
 822         host->ports[0]->ioaddr.bmdma_addr = mmio_base + 0x1000;
 823         pdc_ata_setup_port(&host->ports[1]->ioaddr, mmio_base + 0x15c0);
 824         host->ports[1]->ioaddr.bmdma_addr = mmio_base + 0x1008;
 825
 826         //pci_enable_intx(pdev);
 827
 828         /* initialize adapter */
 829         if (pdc_hardware_init(host, board_idx) != 0)
 830                 return -EIO;
 831
 832         pci_set_master(pdev);
 833         return ata_host_activate(host, pdev->irq, ata_interrupt, IRQF_SHARED,
 834                                  &pdc2027x_sht);
 835 }
 836
 837 /**
 838  * pdc2027x_init - Called after this module is loaded into the kernel.
 839  */
 840 static int __init pdc2027x_init(void)
 841 {
 842         return pci_register_driver(&pdc2027x_pci_driver);
 843 }
 844
 845 /**
 846  * pdc2027x_exit - Called before this module unloaded from the kernel
 847  */
 848 static void __exit pdc2027x_exit(void)
 849 {
 850         pci_unregister_driver(&pdc2027x_pci_driver);
 851 }
 852
 853 module_init(pdc2027x_init);
 854 module_exit(pdc2027x_exit);