drivers/ata/ahci.c

   1 /*
   2  *  ahci.c - AHCI SATA support
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2004-2005 Red Hat, Inc.
   9  *
  10  *
  11  *  This program is free software; you can redistribute it and/or modify
  12  *  it under the terms of the GNU General Public License as published by
  13  *  the Free Software Foundation; either version 2, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful,
  17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  *  GNU General Public License for more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License
  22  *  along with this program; see the file COPYING.  If not, write to
  23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  24  *
  25  *
  26  * libata documentation is available via 'make {ps|pdf}docs',
  27  * as Documentation/DocBook/libata.*
  28  *
  29  * AHCI hardware documentation:
  30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
  31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/device.h>
  44 #include <linux/dmi.h>
  45 #include <linux/gfp.h>
  46 #include <scsi/scsi_host.h>
  47 #include <scsi/scsi_cmnd.h>
  48 #include <linux/libata.h>
  49 #include "ahci.h"
  50
  51 #define DRV_NAME        "ahci"
  52 #define DRV_VERSION     "3.0"
  53
  54 enum {
  55         AHCI_PCI_BAR_STA2X11    = 0,
  56         AHCI_PCI_BAR_ENMOTUS    = 2,
  57         AHCI_PCI_BAR_STANDARD   = 5,
  58 };
  59
  60 enum board_ids {
  61         /* board IDs by feature in alphabetical order */
  62         board_ahci,
  63         board_ahci_ign_iferr,
  64         board_ahci_nomsi,
  65         board_ahci_noncq,
  66         board_ahci_nosntf,
  67         board_ahci_yes_fbs,
  68
  69         /* board IDs for specific chipsets in alphabetical order */
  70         board_ahci_avn,
  71         board_ahci_mcp65,
  72         board_ahci_mcp77,
  73         board_ahci_mcp89,
  74         board_ahci_mv,
  75         board_ahci_sb600,
  76         board_ahci_sb700,       /* for SB700 and SB800 */
  77         board_ahci_vt8251,
  78
  79         /* aliases */
  80         board_ahci_mcp_linux    = board_ahci_mcp65,
  81         board_ahci_mcp67        = board_ahci_mcp65,
  82         board_ahci_mcp73        = board_ahci_mcp65,
  83         board_ahci_mcp79        = board_ahci_mcp77,
  84 };
  85
  86 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  87 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
  88                                  unsigned long deadline);
  89 static int ahci_avn_hardreset(struct ata_link *link, unsigned int *class,
  90                               unsigned long deadline);
  91 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
  92                                 unsigned long deadline);
  93 #ifdef CONFIG_PM
  94 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
  95 static int ahci_pci_device_resume(struct pci_dev *pdev);
  96 #endif
  97
  98 static struct scsi_host_template ahci_sht = {
  99         AHCI_SHT("ahci"),
 100 };
 101
 102 static struct ata_port_operations ahci_vt8251_ops = {
 103         .inherits               = &ahci_ops,
 104         .hardreset              = ahci_vt8251_hardreset,
 105 };
 106
 107 static struct ata_port_operations ahci_p5wdh_ops = {
 108         .inherits               = &ahci_ops,
 109         .hardreset              = ahci_p5wdh_hardreset,
 110 };
 111
 112 #define AHCI_HFLAGS(flags)      .private_data   = (void *)(flags)
 113
 114 static struct ata_port_operations ahci_avn_ops = {
 115         .inherits               = &ahci_ops,
 116         .hardreset              = ahci_avn_hardreset,
 117 };
 118
 119 static const struct ata_port_info ahci_port_info[] = {
 120         /* by features */
 121         [board_ahci] =
 122         {
 123                 .flags          = AHCI_FLAG_COMMON,
 124                 .pio_mask       = ATA_PIO4,
 125                 .udma_mask      = ATA_UDMA6,
 126                 .port_ops       = &ahci_ops,
 127         },
 128         [board_ahci_ign_iferr] =
 129         {
 130                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
 131                 .flags          = AHCI_FLAG_COMMON,
 132                 .pio_mask       = ATA_PIO4,
 133                 .udma_mask      = ATA_UDMA6,
 134                 .port_ops       = &ahci_ops,
 135         },
 136         [board_ahci_nomsi] = {
 137                 AHCI_HFLAGS     (AHCI_HFLAG_NO_MSI),
 138                 .flags          = AHCI_FLAG_COMMON,
 139                 .pio_mask       = ATA_PIO4,
 140                 .udma_mask      = ATA_UDMA6,
 141                 .port_ops       = &ahci_ops,
 142         },
 143         [board_ahci_noncq] = {
 144                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ),
 145                 .flags          = AHCI_FLAG_COMMON,
 146                 .pio_mask       = ATA_PIO4,
 147                 .udma_mask      = ATA_UDMA6,
 148                 .port_ops       = &ahci_ops,
 149         },
 150         [board_ahci_nosntf] =
 151         {
 152                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
 153                 .flags          = AHCI_FLAG_COMMON,
 154                 .pio_mask       = ATA_PIO4,
 155                 .udma_mask      = ATA_UDMA6,
 156                 .port_ops       = &ahci_ops,
 157         },
 158         [board_ahci_yes_fbs] =
 159         {
 160                 AHCI_HFLAGS     (AHCI_HFLAG_YES_FBS),
 161                 .flags          = AHCI_FLAG_COMMON,
 162                 .pio_mask       = ATA_PIO4,
 163                 .udma_mask      = ATA_UDMA6,
 164                 .port_ops       = &ahci_ops,
 165         },
 166         /* by chipsets */
 167         [board_ahci_avn] = {
 168                 .flags          = AHCI_FLAG_COMMON,
 169                 .pio_mask       = ATA_PIO4,
 170                 .udma_mask      = ATA_UDMA6,
 171                 .port_ops       = &ahci_avn_ops,
 172         },
 173         [board_ahci_mcp65] =
 174         {
 175                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
 176                                  AHCI_HFLAG_YES_NCQ),
 177                 .flags          = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
 178                 .pio_mask       = ATA_PIO4,
 179                 .udma_mask      = ATA_UDMA6,
 180                 .port_ops       = &ahci_ops,
 181         },
 182         [board_ahci_mcp77] =
 183         {
 184                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
 185                 .flags          = AHCI_FLAG_COMMON,
 186                 .pio_mask       = ATA_PIO4,
 187                 .udma_mask      = ATA_UDMA6,
 188                 .port_ops       = &ahci_ops,
 189         },
 190         [board_ahci_mcp89] =
 191         {
 192                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
 193                 .flags          = AHCI_FLAG_COMMON,
 194                 .pio_mask       = ATA_PIO4,
 195                 .udma_mask      = ATA_UDMA6,
 196                 .port_ops       = &ahci_ops,
 197         },
 198         [board_ahci_mv] =
 199         {
 200                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
 201                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
 202                 .flags          = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
 203                 .pio_mask       = ATA_PIO4,
 204                 .udma_mask      = ATA_UDMA6,
 205                 .port_ops       = &ahci_ops,
 206         },
 207         [board_ahci_sb600] =
 208         {
 209                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
 210                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
 211                                  AHCI_HFLAG_32BIT_ONLY),
 212                 .flags          = AHCI_FLAG_COMMON,
 213                 .pio_mask       = ATA_PIO4,
 214                 .udma_mask      = ATA_UDMA6,
 215                 .port_ops       = &ahci_pmp_retry_srst_ops,
 216         },
 217         [board_ahci_sb700] =    /* for SB700 and SB800 */
 218         {
 219                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
 220                 .flags          = AHCI_FLAG_COMMON,
 221                 .pio_mask       = ATA_PIO4,
 222                 .udma_mask      = ATA_UDMA6,
 223                 .port_ops       = &ahci_pmp_retry_srst_ops,
 224         },
 225         [board_ahci_vt8251] =
 226         {
 227                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
 228                 .flags          = AHCI_FLAG_COMMON,
 229                 .pio_mask       = ATA_PIO4,
 230                 .udma_mask      = ATA_UDMA6,
 231                 .port_ops       = &ahci_vt8251_ops,
 232         },
 233 };
 234
 235 static const struct pci_device_id ahci_pci_tbl[] = {
 236         /* Intel */
 237         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
 238         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
 239         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
 240         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
 241         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
 242         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
 243         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
 244         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
 245         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
 246         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
 247         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
 248         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
 249         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
 250         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
 251         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
 252         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
 253         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
 254         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
 255         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
 256         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
 257         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
 258         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
 259         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
 260         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
 261         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
 262         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
 263         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
 264         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
 265         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
 266         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
 267         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
 268         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
 269         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
 270         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
 271         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
 272         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
 273         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
 274         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
 275         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
 276         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
 277         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
 278         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
 279         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
 280         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
 281         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
 282         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
 283         { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
 284         { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
 285         { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
 286         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
 287         { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
 288         { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
 289         { PCI_VDEVICE(INTEL, 0x1e03), board_ahci }, /* Panther Point AHCI */
 290         { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
 291         { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
 292         { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
 293         { PCI_VDEVICE(INTEL, 0x1e07), board_ahci }, /* Panther Point RAID */
 294         { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
 295         { PCI_VDEVICE(INTEL, 0x8c02), board_ahci }, /* Lynx Point AHCI */
 296         { PCI_VDEVICE(INTEL, 0x8c03), board_ahci }, /* Lynx Point AHCI */
 297         { PCI_VDEVICE(INTEL, 0x8c04), board_ahci }, /* Lynx Point RAID */
 298         { PCI_VDEVICE(INTEL, 0x8c05), board_ahci }, /* Lynx Point RAID */
 299         { PCI_VDEVICE(INTEL, 0x8c06), board_ahci }, /* Lynx Point RAID */
 300         { PCI_VDEVICE(INTEL, 0x8c07), board_ahci }, /* Lynx Point RAID */
 301         { PCI_VDEVICE(INTEL, 0x8c0e), board_ahci }, /* Lynx Point RAID */
 302         { PCI_VDEVICE(INTEL, 0x8c0f), board_ahci }, /* Lynx Point RAID */
 303         { PCI_VDEVICE(INTEL, 0x9c02), board_ahci }, /* Lynx Point-LP AHCI */
 304         { PCI_VDEVICE(INTEL, 0x9c03), board_ahci }, /* Lynx Point-LP AHCI */
 305         { PCI_VDEVICE(INTEL, 0x9c04), board_ahci }, /* Lynx Point-LP RAID */
 306         { PCI_VDEVICE(INTEL, 0x9c05), board_ahci }, /* Lynx Point-LP RAID */
 307         { PCI_VDEVICE(INTEL, 0x9c06), board_ahci }, /* Lynx Point-LP RAID */
 308         { PCI_VDEVICE(INTEL, 0x9c07), board_ahci }, /* Lynx Point-LP RAID */
 309         { PCI_VDEVICE(INTEL, 0x9c0e), board_ahci }, /* Lynx Point-LP RAID */
 310         { PCI_VDEVICE(INTEL, 0x9c0f), board_ahci }, /* Lynx Point-LP RAID */
 311         { PCI_VDEVICE(INTEL, 0x1f22), board_ahci }, /* Avoton AHCI */
 312         { PCI_VDEVICE(INTEL, 0x1f23), board_ahci }, /* Avoton AHCI */
 313         { PCI_VDEVICE(INTEL, 0x1f24), board_ahci }, /* Avoton RAID */
 314         { PCI_VDEVICE(INTEL, 0x1f25), board_ahci }, /* Avoton RAID */
 315         { PCI_VDEVICE(INTEL, 0x1f26), board_ahci }, /* Avoton RAID */
 316         { PCI_VDEVICE(INTEL, 0x1f27), board_ahci }, /* Avoton RAID */
 317         { PCI_VDEVICE(INTEL, 0x1f2e), board_ahci }, /* Avoton RAID */
 318         { PCI_VDEVICE(INTEL, 0x1f2f), board_ahci }, /* Avoton RAID */
 319         { PCI_VDEVICE(INTEL, 0x1f32), board_ahci_avn }, /* Avoton AHCI */
 320         { PCI_VDEVICE(INTEL, 0x1f33), board_ahci_avn }, /* Avoton AHCI */
 321         { PCI_VDEVICE(INTEL, 0x1f34), board_ahci_avn }, /* Avoton RAID */
 322         { PCI_VDEVICE(INTEL, 0x1f35), board_ahci_avn }, /* Avoton RAID */
 323         { PCI_VDEVICE(INTEL, 0x1f36), board_ahci_avn }, /* Avoton RAID */
 324         { PCI_VDEVICE(INTEL, 0x1f37), board_ahci_avn }, /* Avoton RAID */
 325         { PCI_VDEVICE(INTEL, 0x1f3e), board_ahci_avn }, /* Avoton RAID */
 326         { PCI_VDEVICE(INTEL, 0x1f3f), board_ahci_avn }, /* Avoton RAID */
 327         { PCI_VDEVICE(INTEL, 0xa182), board_ahci }, /* Lewisburg AHCI*/
 328         { PCI_VDEVICE(INTEL, 0xa202), board_ahci }, /* Lewisburg AHCI*/
 329         { PCI_VDEVICE(INTEL, 0xa184), board_ahci }, /* Lewisburg RAID*/
 330         { PCI_VDEVICE(INTEL, 0xa204), board_ahci }, /* Lewisburg RAID*/
 331         { PCI_VDEVICE(INTEL, 0xa186), board_ahci }, /* Lewisburg RAID*/
 332         { PCI_VDEVICE(INTEL, 0xa206), board_ahci }, /* Lewisburg RAID*/
 333         { PCI_VDEVICE(INTEL, 0x2822), board_ahci }, /* Lewisburg RAID*/
 334         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* Lewisburg RAID*/
 335         { PCI_VDEVICE(INTEL, 0xa18e), board_ahci }, /* Lewisburg RAID*/
 336         { PCI_VDEVICE(INTEL, 0xa20e), board_ahci }, /* Lewisburg RAID*/
 337         { PCI_VDEVICE(INTEL, 0x2823), board_ahci }, /* Wellsburg RAID */
 338         { PCI_VDEVICE(INTEL, 0x2827), board_ahci }, /* Wellsburg RAID */
 339         { PCI_VDEVICE(INTEL, 0x8d02), board_ahci }, /* Wellsburg AHCI */
 340         { PCI_VDEVICE(INTEL, 0x8d04), board_ahci }, /* Wellsburg RAID */
 341         { PCI_VDEVICE(INTEL, 0x8d06), board_ahci }, /* Wellsburg RAID */
 342         { PCI_VDEVICE(INTEL, 0x8d0e), board_ahci }, /* Wellsburg RAID */
 343         { PCI_VDEVICE(INTEL, 0x8d62), board_ahci }, /* Wellsburg AHCI */
 344         { PCI_VDEVICE(INTEL, 0x8d64), board_ahci }, /* Wellsburg RAID */
 345         { PCI_VDEVICE(INTEL, 0x8d66), board_ahci }, /* Wellsburg RAID */
 346         { PCI_VDEVICE(INTEL, 0x8d6e), board_ahci }, /* Wellsburg RAID */
 347         { PCI_VDEVICE(INTEL, 0x23a3), board_ahci }, /* Coleto Creek AHCI */
 348         { PCI_VDEVICE(INTEL, 0x9c83), board_ahci }, /* Wildcat Point-LP AHCI */
 349         { PCI_VDEVICE(INTEL, 0x9c85), board_ahci }, /* Wildcat Point-LP RAID */
 350         { PCI_VDEVICE(INTEL, 0x9c87), board_ahci }, /* Wildcat Point-LP RAID */
 351         { PCI_VDEVICE(INTEL, 0x9c8f), board_ahci }, /* Wildcat Point-LP RAID */
 352         { PCI_VDEVICE(INTEL, 0x8c82), board_ahci }, /* 9 Series AHCI */
 353         { PCI_VDEVICE(INTEL, 0x8c83), board_ahci }, /* 9 Series AHCI */
 354         { PCI_VDEVICE(INTEL, 0x8c84), board_ahci }, /* 9 Series RAID */
 355         { PCI_VDEVICE(INTEL, 0x8c85), board_ahci }, /* 9 Series RAID */
 356         { PCI_VDEVICE(INTEL, 0x8c86), board_ahci }, /* 9 Series RAID */
 357         { PCI_VDEVICE(INTEL, 0x8c87), board_ahci }, /* 9 Series RAID */
 358         { PCI_VDEVICE(INTEL, 0x8c8e), board_ahci }, /* 9 Series RAID */
 359         { PCI_VDEVICE(INTEL, 0x8c8f), board_ahci }, /* 9 Series RAID */
 360         { PCI_VDEVICE(INTEL, 0x9d03), board_ahci }, /* Sunrise Point-LP AHCI */
 361         { PCI_VDEVICE(INTEL, 0x9d05), board_ahci }, /* Sunrise Point-LP RAID */
 362         { PCI_VDEVICE(INTEL, 0x9d07), board_ahci }, /* Sunrise Point-LP RAID */
 363         { PCI_VDEVICE(INTEL, 0xa103), board_ahci }, /* Sunrise Point-H AHCI */
 364         { PCI_VDEVICE(INTEL, 0xa105), board_ahci }, /* Sunrise Point-H RAID */
 365         { PCI_VDEVICE(INTEL, 0xa107), board_ahci }, /* Sunrise Point-H RAID */
 366         { PCI_VDEVICE(INTEL, 0xa10f), board_ahci }, /* Sunrise Point-H RAID */
 367
 368         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
 369         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 370           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
 371         /* JMicron 362B and 362C have an AHCI function with IDE class code */
 372         { PCI_VDEVICE(JMICRON, 0x2362), board_ahci_ign_iferr },
 373         { PCI_VDEVICE(JMICRON, 0x236f), board_ahci_ign_iferr },
 374
 375         /* ATI */
 376         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
 377         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
 378         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
 379         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
 380         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
 381         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
 382         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
 383
 384         /* AMD */
 385         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
 386         { PCI_VDEVICE(AMD, 0x7900), board_ahci }, /* AMD CZ */
 387         /* AMD is using RAID class only for ahci controllers */
 388         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 389           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
 390
 391         /* VIA */
 392         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
 393         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
 394
 395         /* NVIDIA */
 396         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
 397         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
 398         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
 399         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
 400         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
 401         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
 402         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
 403         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
 404         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
 405         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
 406         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
 407         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
 408         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
 409         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
 410         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
 411         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
 412         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
 413         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
 414         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
 415         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
 416         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
 417         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
 418         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
 419         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
 420         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
 421         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
 422         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
 423         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
 424         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
 425         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
 426         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
 427         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
 428         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
 429         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
 430         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
 431         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
 432         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
 433         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
 434         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
 435         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
 436         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
 437         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
 438         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
 439         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
 440         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
 441         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
 442         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
 443         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
 444         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
 445         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
 446         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
 447         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
 448         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
 449         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
 450         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
 451         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
 452         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
 453         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
 454         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
 455         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
 456         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
 457         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
 458         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
 459         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
 460         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
 461         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
 462         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
 463         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
 464         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
 465         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
 466         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
 467         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
 468         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
 469         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
 470         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
 471         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
 472         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
 473         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
 474         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
 475         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
 476         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
 477         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
 478         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
 479         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
 480
 481         /* SiS */
 482         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
 483         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
 484         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
 485
 486         /* ST Microelectronics */
 487         { PCI_VDEVICE(STMICRO, 0xCC06), board_ahci },           /* ST ConneXt */
 488
 489         /* Marvell */
 490         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
 491         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
 492         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9123),
 493           .class = PCI_CLASS_STORAGE_SATA_AHCI,
 494           .class_mask = 0xffffff,
 495           .driver_data = board_ahci_yes_fbs },                  /* 88se9128 */
 496         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9125),
 497           .driver_data = board_ahci_yes_fbs },                  /* 88se9125 */
 498         { PCI_DEVICE_SUB(PCI_VENDOR_ID_MARVELL_EXT, 0x9178,
 499                          PCI_VENDOR_ID_MARVELL_EXT, 0x9170),
 500           .driver_data = board_ahci_yes_fbs },                  /* 88se9170 */
 501         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x917a),
 502           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 503         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9172),
 504           .driver_data = board_ahci_yes_fbs },                  /* 88se9182 */
 505         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9182),
 506           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 507         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9192),
 508           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 on some Gigabyte */
 509         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a0),
 510           .driver_data = board_ahci_yes_fbs },
 511         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a2),        /* 88se91a2 */
 512           .driver_data = board_ahci_yes_fbs },
 513         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a3),
 514           .driver_data = board_ahci_yes_fbs },
 515         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9230),
 516           .driver_data = board_ahci_yes_fbs },
 517         { PCI_DEVICE(PCI_VENDOR_ID_TTI, 0x0642),
 518           .driver_data = board_ahci_yes_fbs },
 519
 520         /* Promise */
 521         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
 522         { PCI_VDEVICE(PROMISE, 0x3781), board_ahci },   /* FastTrak TX8660 ahci-mode */
 523
 524         /* Asmedia */
 525         { PCI_VDEVICE(ASMEDIA, 0x0601), board_ahci },   /* ASM1060 */
 526         { PCI_VDEVICE(ASMEDIA, 0x0602), board_ahci },   /* ASM1060 */
 527         { PCI_VDEVICE(ASMEDIA, 0x0611), board_ahci },   /* ASM1061 */
 528         { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci },   /* ASM1062 */
 529
 530         /*
 531          * Samsung SSDs found on some macbooks.  NCQ times out if MSI is
 532          * enabled.  https://bugzilla.kernel.org/show_bug.cgi?id=60731
 533          */
 534         { PCI_VDEVICE(SAMSUNG, 0x1600), board_ahci_nomsi },
 535         { PCI_VDEVICE(SAMSUNG, 0xa800), board_ahci_nomsi },
 536
 537         /* Enmotus */
 538         { PCI_DEVICE(0x1c44, 0x8000), board_ahci },
 539
 540         /* Generic, PCI class code for AHCI */
 541         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 542           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
 543
 544         { }     /* terminate list */
 545 };
 546
 547
 548 static struct pci_driver ahci_pci_driver = {
 549         .name                   = DRV_NAME,
 550         .id_table               = ahci_pci_tbl,
 551         .probe                  = ahci_init_one,
 552         .remove                 = ata_pci_remove_one,
 553 #ifdef CONFIG_PM
 554         .suspend                = ahci_pci_device_suspend,
 555         .resume                 = ahci_pci_device_resume,
 556 #endif
 557 };
 558
 559 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
 560 static int marvell_enable;
 561 #else
 562 static int marvell_enable = 1;
 563 #endif
 564 module_param(marvell_enable, int, 0644);
 565 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
 566
 567
 568 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
 569                                          struct ahci_host_priv *hpriv)
 570 {
 571         unsigned int force_port_map = 0;
 572         unsigned int mask_port_map = 0;
 573
 574         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
 575                 dev_info(&pdev->dev, "JMB361 has only one port\n");
 576                 force_port_map = 1;
 577         }
 578
 579         /*
 580          * Temporary Marvell 6145 hack: PATA port presence
 581          * is asserted through the standard AHCI port
 582          * presence register, as bit 4 (counting from 0)
 583          */
 584         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 585                 if (pdev->device == 0x6121)
 586                         mask_port_map = 0x3;
 587                 else
 588                         mask_port_map = 0xf;
 589                 dev_info(&pdev->dev,
 590                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
 591         }
 592
 593         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
 594                                  mask_port_map);
 595 }
 596
 597 static int ahci_pci_reset_controller(struct ata_host *host)
 598 {
 599         struct pci_dev *pdev = to_pci_dev(host->dev);
 600
 601         ahci_reset_controller(host);
 602
 603         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
 604                 struct ahci_host_priv *hpriv = host->private_data;
 605                 u16 tmp16;
 606
 607                 /* configure PCS */
 608                 pci_read_config_word(pdev, 0x92, &tmp16);
 609                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
 610                         tmp16 |= hpriv->port_map;
 611                         pci_write_config_word(pdev, 0x92, tmp16);
 612                 }
 613         }
 614
 615         return 0;
 616 }
 617
 618 static void ahci_pci_init_controller(struct ata_host *host)
 619 {
 620         struct ahci_host_priv *hpriv = host->private_data;
 621         struct pci_dev *pdev = to_pci_dev(host->dev);
 622         void __iomem *port_mmio;
 623         u32 tmp;
 624         int mv;
 625
 626         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 627                 if (pdev->device == 0x6121)
 628                         mv = 2;
 629                 else
 630                         mv = 4;
 631                 port_mmio = __ahci_port_base(host, mv);
 632
 633                 writel(0, port_mmio + PORT_IRQ_MASK);
 634
 635                 /* clear port IRQ */
 636                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 637                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
 638                 if (tmp)
 639                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 640         }
 641
 642         ahci_init_controller(host);
 643 }
 644
 645 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
 646                                  unsigned long deadline)
 647 {
 648         struct ata_port *ap = link->ap;
 649         bool online;
 650         int rc;
 651
 652         DPRINTK("ENTER\n");
 653
 654         ahci_stop_engine(ap);
 655
 656         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 657                                  deadline, &online, NULL);
 658
 659         ahci_start_engine(ap);
 660
 661         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 662
 663         /* vt8251 doesn't clear BSY on signature FIS reception,
 664          * request follow-up softreset.
 665          */
 666         return online ? -EAGAIN : rc;
 667 }
 668
 669 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
 670                                 unsigned long deadline)
 671 {
 672         struct ata_port *ap = link->ap;
 673         struct ahci_port_priv *pp = ap->private_data;
 674         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 675         struct ata_taskfile tf;
 676         bool online;
 677         int rc;
 678
 679         ahci_stop_engine(ap);
 680
 681         /* clear D2H reception area to properly wait for D2H FIS */
 682         ata_tf_init(link->device, &tf);
 683         tf.command = 0x80;
 684         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 685
 686         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 687                                  deadline, &online, NULL);
 688
 689         ahci_start_engine(ap);
 690
 691         /* The pseudo configuration device on SIMG4726 attached to
 692          * ASUS P5W-DH Deluxe doesn't send signature FIS after
 693          * hardreset if no device is attached to the first downstream
 694          * port && the pseudo device locks up on SRST w/ PMP==0.  To
 695          * work around this, wait for !BSY only briefly.  If BSY isn't
 696          * cleared, perform CLO and proceed to IDENTIFY (achieved by
 697          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
 698          *
 699          * Wait for two seconds.  Devices attached to downstream port
 700          * which can't process the following IDENTIFY after this will
 701          * have to be reset again.  For most cases, this should
 702          * suffice while making probing snappish enough.
 703          */
 704         if (online) {
 705                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
 706                                           ahci_check_ready);
 707                 if (rc)
 708                         ahci_kick_engine(ap);
 709         }
 710         return rc;
 711 }
 712
 713 /*
 714  * ahci_avn_hardreset - attempt more aggressive recovery of Avoton ports.
 715  *
 716  * It has been observed with some SSDs that the timing of events in the
 717  * link synchronization phase can leave the port in a state that can not
 718  * be recovered by a SATA-hard-reset alone.  The failing signature is
 719  * SStatus.DET stuck at 1 ("Device presence detected but Phy
 720  * communication not established").  It was found that unloading and
 721  * reloading the driver when this problem occurs allows the drive
 722  * connection to be recovered (DET advanced to 0x3).  The critical
 723  * component of reloading the driver is that the port state machines are
 724  * reset by bouncing "port enable" in the AHCI PCS configuration
 725  * register.  So, reproduce that effect by bouncing a port whenever we
 726  * see DET==1 after a reset.
 727  */
 728 static int ahci_avn_hardreset(struct ata_link *link, unsigned int *class,
 729                               unsigned long deadline)
 730 {
 731         const unsigned long *timing = sata_ehc_deb_timing(&link->eh_context);
 732         struct ata_port *ap = link->ap;
 733         struct ahci_port_priv *pp = ap->private_data;
 734         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 735         unsigned long tmo = deadline - jiffies;
 736         struct ata_taskfile tf;
 737         bool online;
 738         int rc, i;
 739
 740         DPRINTK("ENTER\n");
 741
 742         ahci_stop_engine(ap);
 743
 744         for (i = 0; i < 2; i++) {
 745                 u16 val;
 746                 u32 sstatus;
 747                 int port = ap->port_no;
 748                 struct ata_host *host = ap->host;
 749                 struct pci_dev *pdev = to_pci_dev(host->dev);
 750
 751                 /* clear D2H reception area to properly wait for D2H FIS */
 752                 ata_tf_init(link->device, &tf);
 753                 tf.command = ATA_BUSY;
 754                 ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 755
 756                 rc = sata_link_hardreset(link, timing, deadline, &online,
 757                                 ahci_check_ready);
 758
 759                 if (sata_scr_read(link, SCR_STATUS, &sstatus) != 0 ||
 760                                 (sstatus & 0xf) != 1)
 761                         break;
 762
 763                 ata_link_printk(link, KERN_INFO, "avn bounce port%d\n",
 764                                 port);
 765
 766                 pci_read_config_word(pdev, 0x92, &val);
 767                 val &= ~(1 << port);
 768                 pci_write_config_word(pdev, 0x92, val);
 769                 ata_msleep(ap, 1000);
 770                 val |= 1 << port;
 771                 pci_write_config_word(pdev, 0x92, val);
 772                 deadline += tmo;
 773         }
 774
 775         ahci_start_engine(ap);
 776
 777         if (online)
 778                 *class = ahci_dev_classify(ap);
 779
 780         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 781         return rc;
 782 }
 783
 784
 785 #ifdef CONFIG_PM
 786 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
 787 {
 788         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 789         struct ahci_host_priv *hpriv = host->private_data;
 790         void __iomem *mmio = hpriv->mmio;
 791         u32 ctl;
 792
 793         if (mesg.event & PM_EVENT_SUSPEND &&
 794             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
 795                 dev_err(&pdev->dev,
 796                         "BIOS update required for suspend/resume\n");
 797                 return -EIO;
 798         }
 799
 800         if (mesg.event & PM_EVENT_SLEEP) {
 801                 /* AHCI spec rev1.1 section 8.3.3:
 802                  * Software must disable interrupts prior to requesting a
 803                  * transition of the HBA to D3 state.
 804                  */
 805                 ctl = readl(mmio + HOST_CTL);
 806                 ctl &= ~HOST_IRQ_EN;
 807                 writel(ctl, mmio + HOST_CTL);
 808                 readl(mmio + HOST_CTL); /* flush */
 809         }
 810
 811         return ata_pci_device_suspend(pdev, mesg);
 812 }
 813
 814 static int ahci_pci_device_resume(struct pci_dev *pdev)
 815 {
 816         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 817         int rc;
 818
 819         rc = ata_pci_device_do_resume(pdev);
 820         if (rc)
 821                 return rc;
 822
 823         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
 824                 rc = ahci_pci_reset_controller(host);
 825                 if (rc)
 826                         return rc;
 827
 828                 ahci_pci_init_controller(host);
 829         }
 830
 831         ata_host_resume(host);
 832
 833         return 0;
 834 }
 835 #endif
 836
 837 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
 838 {
 839         int rc;
 840
 841         /*
 842          * If the device fixup already set the dma_mask to some non-standard
 843          * value, don't extend it here. This happens on STA2X11, for example.
 844          */
 845         if (pdev->dma_mask && pdev->dma_mask < DMA_BIT_MASK(32))
 846                 return 0;
 847
 848         if (using_dac &&
 849             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
 850                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 851                 if (rc) {
 852                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 853                         if (rc) {
 854                                 dev_err(&pdev->dev,
 855                                         "64-bit DMA enable failed\n");
 856                                 return rc;
 857                         }
 858                 }
 859         } else {
 860                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 861                 if (rc) {
 862                         dev_err(&pdev->dev, "32-bit DMA enable failed\n");
 863                         return rc;
 864                 }
 865                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 866                 if (rc) {
 867                         dev_err(&pdev->dev,
 868                                 "32-bit consistent DMA enable failed\n");
 869                         return rc;
 870                 }
 871         }
 872         return 0;
 873 }
 874
 875 static void ahci_pci_print_info(struct ata_host *host)
 876 {
 877         struct pci_dev *pdev = to_pci_dev(host->dev);
 878         u16 cc;
 879         const char *scc_s;
 880
 881         pci_read_config_word(pdev, 0x0a, &cc);
 882         if (cc == PCI_CLASS_STORAGE_IDE)
 883                 scc_s = "IDE";
 884         else if (cc == PCI_CLASS_STORAGE_SATA)
 885                 scc_s = "SATA";
 886         else if (cc == PCI_CLASS_STORAGE_RAID)
 887                 scc_s = "RAID";
 888         else
 889                 scc_s = "unknown";
 890
 891         ahci_print_info(host, scc_s);
 892 }
 893
 894 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
 895  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
 896  * support PMP and the 4726 either directly exports the device
 897  * attached to the first downstream port or acts as a hardware storage
 898  * controller and emulate a single ATA device (can be RAID 0/1 or some
 899  * other configuration).
 900  *
 901  * When there's no device attached to the first downstream port of the
 902  * 4726, "Config Disk" appears, which is a pseudo ATA device to
 903  * configure the 4726.  However, ATA emulation of the device is very
 904  * lame.  It doesn't send signature D2H Reg FIS after the initial
 905  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
 906  *
 907  * The following function works around the problem by always using
 908  * hardreset on the port and not depending on receiving signature FIS
 909  * afterward.  If signature FIS isn't received soon, ATA class is
 910  * assumed without follow-up softreset.
 911  */
 912 static void ahci_p5wdh_workaround(struct ata_host *host)
 913 {
 914         static struct dmi_system_id sysids[] = {
 915                 {
 916                         .ident = "P5W DH Deluxe",
 917                         .matches = {
 918                                 DMI_MATCH(DMI_SYS_VENDOR,
 919                                           "ASUSTEK COMPUTER INC"),
 920                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
 921                         },
 922                 },
 923                 { }
 924         };
 925         struct pci_dev *pdev = to_pci_dev(host->dev);
 926
 927         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
 928             dmi_check_system(sysids)) {
 929                 struct ata_port *ap = host->ports[1];
 930
 931                 dev_info(&pdev->dev,
 932                          "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
 933
 934                 ap->ops = &ahci_p5wdh_ops;
 935                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
 936         }
 937 }
 938
 939 /* only some SB600 ahci controllers can do 64bit DMA */
 940 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
 941 {
 942         static const struct dmi_system_id sysids[] = {
 943                 /*
 944                  * The oldest version known to be broken is 0901 and
 945                  * working is 1501 which was released on 2007-10-26.
 946                  * Enable 64bit DMA on 1501 and anything newer.
 947                  *
 948                  * Please read bko#9412 for more info.
 949                  */
 950                 {
 951                         .ident = "ASUS M2A-VM",
 952                         .matches = {
 953                                 DMI_MATCH(DMI_BOARD_VENDOR,
 954                                           "ASUSTeK Computer INC."),
 955                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
 956                         },
 957                         .driver_data = "20071026",      /* yyyymmdd */
 958                 },
 959                 /*
 960                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
 961                  * support 64bit DMA.
 962                  *
 963                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
 964                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
 965                  * This spelling mistake was fixed in BIOS version 1.5, so
 966                  * 1.5 and later have the Manufacturer as
 967                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
 968                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
 969                  *
 970                  * BIOS versions earlier than 1.9 had a Board Product Name
 971                  * DMI field of "MS-7376". This was changed to be
 972                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
 973                  * match on DMI_BOARD_NAME of "MS-7376".
 974                  */
 975                 {
 976                         .ident = "MSI K9A2 Platinum",
 977                         .matches = {
 978                                 DMI_MATCH(DMI_BOARD_VENDOR,
 979                                           "MICRO-STAR INTER"),
 980                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
 981                         },
 982                 },
 983                 /*
 984                  * All BIOS versions for the Asus M3A support 64bit DMA.
 985                  * (all release versions from 0301 to 1206 were tested)
 986                  */
 987                 {
 988                         .ident = "ASUS M3A",
 989                         .matches = {
 990                                 DMI_MATCH(DMI_BOARD_VENDOR,
 991                                           "ASUSTeK Computer INC."),
 992                                 DMI_MATCH(DMI_BOARD_NAME, "M3A"),
 993                         },
 994                 },
 995                 { }
 996         };
 997         const struct dmi_system_id *match;
 998         int year, month, date;
 999         char buf[9];
1000
1001         match = dmi_first_match(sysids);
1002         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
1003             !match)
1004                 return false;
1005
1006         if (!match->driver_data)
1007                 goto enable_64bit;
1008
1009         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
1010         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
1011
1012         if (strcmp(buf, match->driver_data) >= 0)
1013                 goto enable_64bit;
1014         else {
1015                 dev_warn(&pdev->dev,
1016                          "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
1017                          match->ident);
1018                 return false;
1019         }
1020
1021 enable_64bit:
1022         dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
1023         return true;
1024 }
1025
1026 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
1027 {
1028         static const struct dmi_system_id broken_systems[] = {
1029                 {
1030                         .ident = "HP Compaq nx6310",
1031                         .matches = {
1032                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1033                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
1034                         },
1035                         /* PCI slot number of the controller */
1036                         .driver_data = (void *)0x1FUL,
1037                 },
1038                 {
1039                         .ident = "HP Compaq 6720s",
1040                         .matches = {
1041                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1042                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
1043                         },
1044                         /* PCI slot number of the controller */
1045                         .driver_data = (void *)0x1FUL,
1046                 },
1047
1048                 { }     /* terminate list */
1049         };
1050         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
1051
1052         if (dmi) {
1053                 unsigned long slot = (unsigned long)dmi->driver_data;
1054                 /* apply the quirk only to on-board controllers */
1055                 return slot == PCI_SLOT(pdev->devfn);
1056         }
1057
1058         return false;
1059 }
1060
1061 static bool ahci_broken_suspend(struct pci_dev *pdev)
1062 {
1063         static const struct dmi_system_id sysids[] = {
1064                 /*
1065                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
1066                  * to the harddisk doesn't become online after
1067                  * resuming from STR.  Warn and fail suspend.
1068                  *
1069                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
1070                  *
1071                  * Use dates instead of versions to match as HP is
1072                  * apparently recycling both product and version
1073                  * strings.
1074                  *
1075                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
1076                  */
1077                 {
1078                         .ident = "dv4",
1079                         .matches = {
1080                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1081                                 DMI_MATCH(DMI_PRODUCT_NAME,
1082                                           "HP Pavilion dv4 Notebook PC"),
1083                         },
1084                         .driver_data = "20090105",      /* F.30 */
1085                 },
1086                 {
1087                         .ident = "dv5",
1088                         .matches = {
1089                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1090                                 DMI_MATCH(DMI_PRODUCT_NAME,
1091                                           "HP Pavilion dv5 Notebook PC"),
1092                         },
1093                         .driver_data = "20090506",      /* F.16 */
1094                 },
1095                 {
1096                         .ident = "dv6",
1097                         .matches = {
1098                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1099                                 DMI_MATCH(DMI_PRODUCT_NAME,
1100                                           "HP Pavilion dv6 Notebook PC"),
1101                         },
1102                         .driver_data = "20090423",      /* F.21 */
1103                 },
1104                 {
1105                         .ident = "HDX18",
1106                         .matches = {
1107                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1108                                 DMI_MATCH(DMI_PRODUCT_NAME,
1109                                           "HP HDX18 Notebook PC"),
1110                         },
1111                         .driver_data = "20090430",      /* F.23 */
1112                 },
1113                 /*
1114                  * Acer eMachines G725 has the same problem.  BIOS
1115                  * V1.03 is known to be broken.  V3.04 is known to
1116                  * work.  Between, there are V1.06, V2.06 and V3.03
1117                  * that we don't have much idea about.  For now,
1118                  * blacklist anything older than V3.04.
1119                  *
1120                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
1121                  */
1122                 {
1123                         .ident = "G725",
1124                         .matches = {
1125                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
1126                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
1127                         },
1128                         .driver_data = "20091216",      /* V3.04 */
1129                 },
1130                 { }     /* terminate list */
1131         };
1132         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1133         int year, month, date;
1134         char buf[9];
1135
1136         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
1137                 return false;
1138
1139         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
1140         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
1141
1142         return strcmp(buf, dmi->driver_data) < 0;
1143 }
1144
1145 static bool ahci_broken_online(struct pci_dev *pdev)
1146 {
1147 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
1148         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
1149         static const struct dmi_system_id sysids[] = {
1150                 /*
1151                  * There are several gigabyte boards which use
1152                  * SIMG5723s configured as hardware RAID.  Certain
1153                  * 5723 firmware revisions shipped there keep the link
1154                  * online but fail to answer properly to SRST or
1155                  * IDENTIFY when no device is attached downstream
1156                  * causing libata to retry quite a few times leading
1157                  * to excessive detection delay.
1158                  *
1159                  * As these firmwares respond to the second reset try
1160                  * with invalid device signature, considering unknown
1161                  * sig as offline works around the problem acceptably.
1162                  */
1163                 {
1164                         .ident = "EP45-DQ6",
1165                         .matches = {
1166                                 DMI_MATCH(DMI_BOARD_VENDOR,
1167                                           "Gigabyte Technology Co., Ltd."),
1168                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
1169                         },
1170                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
1171                 },
1172                 {
1173                         .ident = "EP45-DS5",
1174                         .matches = {
1175                                 DMI_MATCH(DMI_BOARD_VENDOR,
1176                                           "Gigabyte Technology Co., Ltd."),
1177                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
1178                         },
1179                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
1180                 },
1181                 { }     /* terminate list */
1182         };
1183 #undef ENCODE_BUSDEVFN
1184         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1185         unsigned int val;
1186
1187         if (!dmi)
1188                 return false;
1189
1190         val = (unsigned long)dmi->driver_data;
1191
1192         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
1193 }
1194
1195 #ifdef CONFIG_ATA_ACPI
1196 static void ahci_gtf_filter_workaround(struct ata_host *host)
1197 {
1198         static const struct dmi_system_id sysids[] = {
1199                 /*
1200                  * Aspire 3810T issues a bunch of SATA enable commands
1201                  * via _GTF including an invalid one and one which is
1202                  * rejected by the device.  Among the successful ones
1203                  * is FPDMA non-zero offset enable which when enabled
1204                  * only on the drive side leads to NCQ command
1205                  * failures.  Filter it out.
1206                  */
1207                 {
1208                         .ident = "Aspire 3810T",
1209                         .matches = {
1210                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1211                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1212                         },
1213                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1214                 },
1215                 { }
1216         };
1217         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1218         unsigned int filter;
1219         int i;
1220
1221         if (!dmi)
1222                 return;
1223
1224         filter = (unsigned long)dmi->driver_data;
1225         dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1226                  filter, dmi->ident);
1227
1228         for (i = 0; i < host->n_ports; i++) {
1229                 struct ata_port *ap = host->ports[i];
1230                 struct ata_link *link;
1231                 struct ata_device *dev;
1232
1233                 ata_for_each_link(link, ap, EDGE)
1234                         ata_for_each_dev(dev, link, ALL)
1235                                 dev->gtf_filter |= filter;
1236         }
1237 }
1238 #else
1239 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1240 {}
1241 #endif
1242
1243 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1244 {
1245         unsigned int board_id = ent->driver_data;
1246         struct ata_port_info pi = ahci_port_info[board_id];
1247         const struct ata_port_info *ppi[] = { &pi, NULL };
1248         struct device *dev = &pdev->dev;
1249         struct ahci_host_priv *hpriv;
1250         struct ata_host *host;
1251         int n_ports, i, rc;
1252         int ahci_pci_bar = AHCI_PCI_BAR_STANDARD;
1253
1254         VPRINTK("ENTER\n");
1255
1256         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1257
1258         ata_print_version_once(&pdev->dev, DRV_VERSION);
1259
1260         /* The AHCI driver can only drive the SATA ports, the PATA driver
1261            can drive them all so if both drivers are selected make sure
1262            AHCI stays out of the way */
1263         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1264                 return -ENODEV;
1265
1266         /*
1267          * For some reason, MCP89 on MacBook 7,1 doesn't work with
1268          * ahci, use ata_generic instead.
1269          */
1270         if (pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1271             pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1272             pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1273             pdev->subsystem_device == 0xcb89)
1274                 return -ENODEV;
1275
1276         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1277          * At the moment, we can only use the AHCI mode. Let the users know
1278          * that for SAS drives they're out of luck.
1279          */
1280         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1281                 dev_info(&pdev->dev,
1282                          "PDC42819 can only drive SATA devices with this driver\n");
1283
1284         /* Both Connext and Enmotus devices use non-standard BARs */
1285         if (pdev->vendor == PCI_VENDOR_ID_STMICRO && pdev->device == 0xCC06)
1286                 ahci_pci_bar = AHCI_PCI_BAR_STA2X11;
1287         else if (pdev->vendor == 0x1c44 && pdev->device == 0x8000)
1288                 ahci_pci_bar = AHCI_PCI_BAR_ENMOTUS;
1289
1290         /* acquire resources */
1291         rc = pcim_enable_device(pdev);
1292         if (rc)
1293                 return rc;
1294
1295         /* AHCI controllers often implement SFF compatible interface.
1296          * Grab all PCI BARs just in case.
1297          */
1298         rc = pcim_iomap_regions_request_all(pdev, 1 << ahci_pci_bar, DRV_NAME);
1299         if (rc == -EBUSY)
1300                 pcim_pin_device(pdev);
1301         if (rc)
1302                 return rc;
1303
1304         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1305             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1306                 u8 map;
1307
1308                 /* ICH6s share the same PCI ID for both piix and ahci
1309                  * modes.  Enabling ahci mode while MAP indicates
1310                  * combined mode is a bad idea.  Yield to ata_piix.
1311                  */
1312                 pci_read_config_byte(pdev, ICH_MAP, &map);
1313                 if (map & 0x3) {
1314                         dev_info(&pdev->dev,
1315                                  "controller is in combined mode, can't enable AHCI mode\n");
1316                         return -ENODEV;
1317                 }
1318         }
1319
1320         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1321         if (!hpriv)
1322                 return -ENOMEM;
1323         hpriv->flags |= (unsigned long)pi.private_data;
1324
1325         /* MCP65 revision A1 and A2 can't do MSI */
1326         if (board_id == board_ahci_mcp65 &&
1327             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1328                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1329
1330         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1331         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1332                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1333
1334         /* only some SB600s can do 64bit DMA */
1335         if (ahci_sb600_enable_64bit(pdev))
1336                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1337
1338         if ((hpriv->flags & AHCI_HFLAG_NO_MSI) || pci_enable_msi(pdev))
1339                 pci_intx(pdev, 1);
1340
1341         hpriv->mmio = pcim_iomap_table(pdev)[ahci_pci_bar];
1342
1343         /* save initial config */
1344         ahci_pci_save_initial_config(pdev, hpriv);
1345
1346         /* prepare host */
1347         if (hpriv->cap & HOST_CAP_NCQ) {
1348                 pi.flags |= ATA_FLAG_NCQ;
1349                 /*
1350                  * Auto-activate optimization is supposed to be
1351                  * supported on all AHCI controllers indicating NCQ
1352                  * capability, but it seems to be broken on some
1353                  * chipsets including NVIDIAs.
1354                  */
1355                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1356                         pi.flags |= ATA_FLAG_FPDMA_AA;
1357         }
1358
1359         if (hpriv->cap & HOST_CAP_PMP)
1360                 pi.flags |= ATA_FLAG_PMP;
1361
1362         ahci_set_em_messages(hpriv, &pi);
1363
1364         if (ahci_broken_system_poweroff(pdev)) {
1365                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1366                 dev_info(&pdev->dev,
1367                         "quirky BIOS, skipping spindown on poweroff\n");
1368         }
1369
1370         if (ahci_broken_suspend(pdev)) {
1371                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1372                 dev_warn(&pdev->dev,
1373                          "BIOS update required for suspend/resume\n");
1374         }
1375
1376         if (ahci_broken_online(pdev)) {
1377                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1378                 dev_info(&pdev->dev,
1379                          "online status unreliable, applying workaround\n");
1380         }
1381
1382         /* CAP.NP sometimes indicate the index of the last enabled
1383          * port, at other times, that of the last possible port, so
1384          * determining the maximum port number requires looking at
1385          * both CAP.NP and port_map.
1386          */
1387         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1388
1389         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1390         if (!host)
1391                 return -ENOMEM;
1392         host->private_data = hpriv;
1393
1394         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1395                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1396         else
1397                 printk(KERN_INFO "ahci: SSS flag set, parallel bus scan disabled\n");
1398
1399         if (pi.flags & ATA_FLAG_EM)
1400                 ahci_reset_em(host);
1401
1402         for (i = 0; i < host->n_ports; i++) {
1403                 struct ata_port *ap = host->ports[i];
1404
1405                 ata_port_pbar_desc(ap, ahci_pci_bar, -1, "abar");
1406                 ata_port_pbar_desc(ap, ahci_pci_bar,
1407                                    0x100 + ap->port_no * 0x80, "port");
1408
1409                 /* set enclosure management message type */
1410                 if (ap->flags & ATA_FLAG_EM)
1411                         ap->em_message_type = hpriv->em_msg_type;
1412
1413
1414                 /* disabled/not-implemented port */
1415                 if (!(hpriv->port_map & (1 << i)))
1416                         ap->ops = &ata_dummy_port_ops;
1417         }
1418
1419         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1420         ahci_p5wdh_workaround(host);
1421
1422         /* apply gtf filter quirk */
1423         ahci_gtf_filter_workaround(host);
1424
1425         /* initialize adapter */
1426         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1427         if (rc)
1428                 return rc;
1429
1430         rc = ahci_pci_reset_controller(host);
1431         if (rc)
1432                 return rc;
1433
1434         ahci_pci_init_controller(host);
1435         ahci_pci_print_info(host);
1436
1437         pci_set_master(pdev);
1438         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1439                                  &ahci_sht);
1440 }
1441
1442 static int __init ahci_init(void)
1443 {
1444         return pci_register_driver(&ahci_pci_driver);
1445 }
1446
1447 static void __exit ahci_exit(void)
1448 {
1449         pci_unregister_driver(&ahci_pci_driver);
1450 }
1451
1452
1453 MODULE_AUTHOR("Jeff Garzik");
1454 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1455 MODULE_LICENSE("GPL");
1456 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1457 MODULE_VERSION(DRV_VERSION);
1458
1459 module_init(ahci_init);
1460 module_exit(ahci_exit);