arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstImmUByte (OpImmUByte << DstShift)
  90 #define DstDX       (OpDX << DstShift)
  91 #define DstAccLo    (OpAccLo << DstShift)
  92 #define DstMask     (OpMask << DstShift)
  93 /* Source operand type. */
  94 #define SrcShift    6
  95 #define SrcNone     (OpNone << SrcShift)
  96 #define SrcReg      (OpReg << SrcShift)
  97 #define SrcMem      (OpMem << SrcShift)
  98 #define SrcMem16    (OpMem16 << SrcShift)
  99 #define SrcMem32    (OpMem32 << SrcShift)
 100 #define SrcImm      (OpImm << SrcShift)
 101 #define SrcImmByte  (OpImmByte << SrcShift)
 102 #define SrcOne      (OpOne << SrcShift)
 103 #define SrcImmUByte (OpImmUByte << SrcShift)
 104 #define SrcImmU     (OpImmU << SrcShift)
 105 #define SrcSI       (OpSI << SrcShift)
 106 #define SrcXLat     (OpXLat << SrcShift)
 107 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 108 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 109 #define SrcAcc      (OpAcc << SrcShift)
 110 #define SrcImmU16   (OpImmU16 << SrcShift)
 111 #define SrcImm64    (OpImm64 << SrcShift)
 112 #define SrcDX       (OpDX << SrcShift)
 113 #define SrcMem8     (OpMem8 << SrcShift)
 114 #define SrcAccHi    (OpAccHi << SrcShift)
 115 #define SrcMask     (OpMask << SrcShift)
 116 #define BitOp       (1<<11)
 117 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 118 #define String      (1<<13)     /* String instruction (rep capable) */
 119 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 120 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 121 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 122 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 123 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 124 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 125 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 126 #define Sse         (1<<18)     /* SSE Vector instruction */
 127 /* Generic ModRM decode. */
 128 #define ModRM       (1<<19)
 129 /* Destination is only written; never read. */
 130 #define Mov         (1<<20)
 131 /* Misc flags */
 132 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 133 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 134 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 135 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 136 #define Undefined   (1<<25) /* No Such Instruction */
 137 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 138 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 139 #define No64        (1<<28)
 140 #define PageTable   (1 << 29)   /* instruction used to write page table */
 141 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 142 /* Source 2 operand type */
 143 #define Src2Shift   (31)
 144 #define Src2None    (OpNone << Src2Shift)
 145 #define Src2Mem     (OpMem << Src2Shift)
 146 #define Src2CL      (OpCL << Src2Shift)
 147 #define Src2ImmByte (OpImmByte << Src2Shift)
 148 #define Src2One     (OpOne << Src2Shift)
 149 #define Src2Imm     (OpImm << Src2Shift)
 150 #define Src2ES      (OpES << Src2Shift)
 151 #define Src2CS      (OpCS << Src2Shift)
 152 #define Src2SS      (OpSS << Src2Shift)
 153 #define Src2DS      (OpDS << Src2Shift)
 154 #define Src2FS      (OpFS << Src2Shift)
 155 #define Src2GS      (OpGS << Src2Shift)
 156 #define Src2Mask    (OpMask << Src2Shift)
 157 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 158 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 159 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 160 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 161 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 162 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 163 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 164 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 165
 166 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 167
 168 #define X2(x...) x, x
 169 #define X3(x...) X2(x), x
 170 #define X4(x...) X2(x), X2(x)
 171 #define X5(x...) X4(x), x
 172 #define X6(x...) X4(x), X2(x)
 173 #define X7(x...) X4(x), X3(x)
 174 #define X8(x...) X4(x), X4(x)
 175 #define X16(x...) X8(x), X8(x)
 176
 177 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 178 #define FASTOP_SIZE 8
 179
 180 /*
 181  * fastop functions have a special calling convention:
 182  *
 183  * dst:    rax        (in/out)
 184  * src:    rdx        (in/out)
 185  * src2:   rcx        (in)
 186  * flags:  rflags     (in/out)
 187  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 188  *
 189  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 190  * different operand sizes can be reached by calculation, rather than a jump
 191  * table (which would be bigger than the code).
 192  *
 193  * fastop functions are declared as taking a never-defined fastop parameter,
 194  * so they can't be called from C directly.
 195  */
 196
 197 struct fastop;
 198
 199 struct opcode {
 200         u64 flags : 56;
 201         u64 intercept : 8;
 202         union {
 203                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 204                 const struct opcode *group;
 205                 const struct group_dual *gdual;
 206                 const struct gprefix *gprefix;
 207                 const struct escape *esc;
 208                 void (*fastop)(struct fastop *fake);
 209         } u;
 210         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 211 };
 212
 213 struct group_dual {
 214         struct opcode mod012[8];
 215         struct opcode mod3[8];
 216 };
 217
 218 struct gprefix {
 219         struct opcode pfx_no;
 220         struct opcode pfx_66;
 221         struct opcode pfx_f2;
 222         struct opcode pfx_f3;
 223 };
 224
 225 struct escape {
 226         struct opcode op[8];
 227         struct opcode high[64];
 228 };
 229
 230 /* EFLAGS bit definitions. */
 231 #define EFLG_ID (1<<21)
 232 #define EFLG_VIP (1<<20)
 233 #define EFLG_VIF (1<<19)
 234 #define EFLG_AC (1<<18)
 235 #define EFLG_VM (1<<17)
 236 #define EFLG_RF (1<<16)
 237 #define EFLG_IOPL (3<<12)
 238 #define EFLG_NT (1<<14)
 239 #define EFLG_OF (1<<11)
 240 #define EFLG_DF (1<<10)
 241 #define EFLG_IF (1<<9)
 242 #define EFLG_TF (1<<8)
 243 #define EFLG_SF (1<<7)
 244 #define EFLG_ZF (1<<6)
 245 #define EFLG_AF (1<<4)
 246 #define EFLG_PF (1<<2)
 247 #define EFLG_CF (1<<0)
 248
 249 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 250 #define EFLG_RESERVED_ONE_MASK 2
 251
 252 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 253 {
 254         if (!(ctxt->regs_valid & (1 << nr))) {
 255                 ctxt->regs_valid |= 1 << nr;
 256                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 257         }
 258         return ctxt->_regs[nr];
 259 }
 260
 261 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 262 {
 263         ctxt->regs_valid |= 1 << nr;
 264         ctxt->regs_dirty |= 1 << nr;
 265         return &ctxt->_regs[nr];
 266 }
 267
 268 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 269 {
 270         reg_read(ctxt, nr);
 271         return reg_write(ctxt, nr);
 272 }
 273
 274 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 275 {
 276         unsigned reg;
 277
 278         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 279                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 280 }
 281
 282 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 283 {
 284         ctxt->regs_dirty = 0;
 285         ctxt->regs_valid = 0;
 286 }
 287
 288 /*
 289  * These EFLAGS bits are restored from saved value during emulation, and
 290  * any changes are written back to the saved value after emulation.
 291  */
 292 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 293
 294 #ifdef CONFIG_X86_64
 295 #define ON64(x) x
 296 #else
 297 #define ON64(x)
 298 #endif
 299
 300 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 301
 302 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 303 #define FOP_RET   "ret \n\t"
 304
 305 #define FOP_START(op) \
 306         extern void em_##op(struct fastop *fake); \
 307         asm(".pushsection .text, \"ax\" \n\t" \
 308             ".global em_" #op " \n\t" \
 309             FOP_ALIGN \
 310             "em_" #op ": \n\t"
 311
 312 #define FOP_END \
 313             ".popsection")
 314
 315 #define FOPNOP() FOP_ALIGN FOP_RET
 316
 317 #define FOP1E(op,  dst) \
 318         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 319
 320 #define FOP1EEX(op,  dst) \
 321         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 322
 323 #define FASTOP1(op) \
 324         FOP_START(op) \
 325         FOP1E(op##b, al) \
 326         FOP1E(op##w, ax) \
 327         FOP1E(op##l, eax) \
 328         ON64(FOP1E(op##q, rax)) \
 329         FOP_END
 330
 331 /* 1-operand, using src2 (for MUL/DIV r/m) */
 332 #define FASTOP1SRC2(op, name) \
 333         FOP_START(name) \
 334         FOP1E(op, cl) \
 335         FOP1E(op, cx) \
 336         FOP1E(op, ecx) \
 337         ON64(FOP1E(op, rcx)) \
 338         FOP_END
 339
 340 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 341 #define FASTOP1SRC2EX(op, name) \
 342         FOP_START(name) \
 343         FOP1EEX(op, cl) \
 344         FOP1EEX(op, cx) \
 345         FOP1EEX(op, ecx) \
 346         ON64(FOP1EEX(op, rcx)) \
 347         FOP_END
 348
 349 #define FOP2E(op,  dst, src)       \
 350         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 351
 352 #define FASTOP2(op) \
 353         FOP_START(op) \
 354         FOP2E(op##b, al, dl) \
 355         FOP2E(op##w, ax, dx) \
 356         FOP2E(op##l, eax, edx) \
 357         ON64(FOP2E(op##q, rax, rdx)) \
 358         FOP_END
 359
 360 /* 2 operand, word only */
 361 #define FASTOP2W(op) \
 362         FOP_START(op) \
 363         FOPNOP() \
 364         FOP2E(op##w, ax, dx) \
 365         FOP2E(op##l, eax, edx) \
 366         ON64(FOP2E(op##q, rax, rdx)) \
 367         FOP_END
 368
 369 /* 2 operand, src is CL */
 370 #define FASTOP2CL(op) \
 371         FOP_START(op) \
 372         FOP2E(op##b, al, cl) \
 373         FOP2E(op##w, ax, cl) \
 374         FOP2E(op##l, eax, cl) \
 375         ON64(FOP2E(op##q, rax, cl)) \
 376         FOP_END
 377
 378 #define FOP3E(op,  dst, src, src2) \
 379         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 380
 381 /* 3-operand, word-only, src2=cl */
 382 #define FASTOP3WCL(op) \
 383         FOP_START(op) \
 384         FOPNOP() \
 385         FOP3E(op##w, ax, dx, cl) \
 386         FOP3E(op##l, eax, edx, cl) \
 387         ON64(FOP3E(op##q, rax, rdx, cl)) \
 388         FOP_END
 389
 390 /* Special case for SETcc - 1 instruction per cc */
 391 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 392
 393 asm(".global kvm_fastop_exception \n"
 394     "kvm_fastop_exception: xor %esi, %esi; ret");
 395
 396 FOP_START(setcc)
 397 FOP_SETCC(seto)
 398 FOP_SETCC(setno)
 399 FOP_SETCC(setc)
 400 FOP_SETCC(setnc)
 401 FOP_SETCC(setz)
 402 FOP_SETCC(setnz)
 403 FOP_SETCC(setbe)
 404 FOP_SETCC(setnbe)
 405 FOP_SETCC(sets)
 406 FOP_SETCC(setns)
 407 FOP_SETCC(setp)
 408 FOP_SETCC(setnp)
 409 FOP_SETCC(setl)
 410 FOP_SETCC(setnl)
 411 FOP_SETCC(setle)
 412 FOP_SETCC(setnle)
 413 FOP_END;
 414
 415 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 416 FOP_END;
 417
 418 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 419                                     enum x86_intercept intercept,
 420                                     enum x86_intercept_stage stage)
 421 {
 422         struct x86_instruction_info info = {
 423                 .intercept  = intercept,
 424                 .rep_prefix = ctxt->rep_prefix,
 425                 .modrm_mod  = ctxt->modrm_mod,
 426                 .modrm_reg  = ctxt->modrm_reg,
 427                 .modrm_rm   = ctxt->modrm_rm,
 428                 .src_val    = ctxt->src.val64,
 429                 .src_bytes  = ctxt->src.bytes,
 430                 .dst_bytes  = ctxt->dst.bytes,
 431                 .ad_bytes   = ctxt->ad_bytes,
 432                 .next_rip   = ctxt->eip,
 433         };
 434
 435         return ctxt->ops->intercept(ctxt, &info, stage);
 436 }
 437
 438 static void assign_masked(ulong *dest, ulong src, ulong mask)
 439 {
 440         *dest = (*dest & ~mask) | (src & mask);
 441 }
 442
 443 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 444 {
 445         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 446 }
 447
 448 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 449 {
 450         u16 sel;
 451         struct desc_struct ss;
 452
 453         if (ctxt->mode == X86EMUL_MODE_PROT64)
 454                 return ~0UL;
 455         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 456         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 457 }
 458
 459 static int stack_size(struct x86_emulate_ctxt *ctxt)
 460 {
 461         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 462 }
 463
 464 /* Access/update address held in a register, based on addressing mode. */
 465 static inline unsigned long
 466 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 467 {
 468         if (ctxt->ad_bytes == sizeof(unsigned long))
 469                 return reg;
 470         else
 471                 return reg & ad_mask(ctxt);
 472 }
 473
 474 static inline unsigned long
 475 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 476 {
 477         return address_mask(ctxt, reg);
 478 }
 479
 480 static void masked_increment(ulong *reg, ulong mask, int inc)
 481 {
 482         assign_masked(reg, *reg + inc, mask);
 483 }
 484
 485 static inline void
 486 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 487 {
 488         ulong mask;
 489
 490         if (ctxt->ad_bytes == sizeof(unsigned long))
 491                 mask = ~0UL;
 492         else
 493                 mask = ad_mask(ctxt);
 494         masked_increment(reg, mask, inc);
 495 }
 496
 497 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 498 {
 499         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 500 }
 501
 502 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 503 {
 504         register_address_increment(ctxt, &ctxt->_eip, rel);
 505 }
 506
 507 static u32 desc_limit_scaled(struct desc_struct *desc)
 508 {
 509         u32 limit = get_desc_limit(desc);
 510
 511         return desc->g ? (limit << 12) | 0xfff : limit;
 512 }
 513
 514 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
 515 {
 516         ctxt->has_seg_override = true;
 517         ctxt->seg_override = seg;
 518 }
 519
 520 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 521 {
 522         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 523                 return 0;
 524
 525         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 526 }
 527
 528 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
 529 {
 530         if (!ctxt->has_seg_override)
 531                 return 0;
 532
 533         return ctxt->seg_override;
 534 }
 535
 536 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 537                              u32 error, bool valid)
 538 {
 539         ctxt->exception.vector = vec;
 540         ctxt->exception.error_code = error;
 541         ctxt->exception.error_code_valid = valid;
 542         return X86EMUL_PROPAGATE_FAULT;
 543 }
 544
 545 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 546 {
 547         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 548 }
 549
 550 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 551 {
 552         return emulate_exception(ctxt, GP_VECTOR, err, true);
 553 }
 554
 555 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 556 {
 557         return emulate_exception(ctxt, SS_VECTOR, err, true);
 558 }
 559
 560 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 561 {
 562         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 563 }
 564
 565 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 566 {
 567         return emulate_exception(ctxt, TS_VECTOR, err, true);
 568 }
 569
 570 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 571 {
 572         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 573 }
 574
 575 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 576 {
 577         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 578 }
 579
 580 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 581 {
 582         u16 selector;
 583         struct desc_struct desc;
 584
 585         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 586         return selector;
 587 }
 588
 589 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 590                                  unsigned seg)
 591 {
 592         u16 dummy;
 593         u32 base3;
 594         struct desc_struct desc;
 595
 596         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 597         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 598 }
 599
 600 /*
 601  * x86 defines three classes of vector instructions: explicitly
 602  * aligned, explicitly unaligned, and the rest, which change behaviour
 603  * depending on whether they're AVX encoded or not.
 604  *
 605  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 606  * subject to the same check.
 607  */
 608 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 609 {
 610         if (likely(size < 16))
 611                 return false;
 612
 613         if (ctxt->d & Aligned)
 614                 return true;
 615         else if (ctxt->d & Unaligned)
 616                 return false;
 617         else if (ctxt->d & Avx)
 618                 return false;
 619         else
 620                 return true;
 621 }
 622
 623 static int __linearize(struct x86_emulate_ctxt *ctxt,
 624                      struct segmented_address addr,
 625                      unsigned size, bool write, bool fetch,
 626                      ulong *linear)
 627 {
 628         struct desc_struct desc;
 629         bool usable;
 630         ulong la;
 631         u32 lim;
 632         u16 sel;
 633         unsigned cpl;
 634
 635         la = seg_base(ctxt, addr.seg) + addr.ea;
 636         switch (ctxt->mode) {
 637         case X86EMUL_MODE_PROT64:
 638                 if (((signed long)la << 16) >> 16 != la)
 639                         return emulate_gp(ctxt, 0);
 640                 break;
 641         default:
 642                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 643                                                 addr.seg);
 644                 if (!usable)
 645                         goto bad;
 646                 /* code segment in protected mode or read-only data segment */
 647                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 648                                         || !(desc.type & 2)) && write)
 649                         goto bad;
 650                 /* unreadable code segment */
 651                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 652                         goto bad;
 653                 lim = desc_limit_scaled(&desc);
 654                 if ((desc.type & 8) || !(desc.type & 4)) {
 655                         /* expand-up segment */
 656                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 657                                 goto bad;
 658                 } else {
 659                         /* expand-down segment */
 660                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 661                                 goto bad;
 662                         lim = desc.d ? 0xffffffff : 0xffff;
 663                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 664                                 goto bad;
 665                 }
 666                 cpl = ctxt->ops->cpl(ctxt);
 667                 if (!(desc.type & 8)) {
 668                         /* data segment */
 669                         if (cpl > desc.dpl)
 670                                 goto bad;
 671                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 672                         /* nonconforming code segment */
 673                         if (cpl != desc.dpl)
 674                                 goto bad;
 675                 } else if ((desc.type & 8) && (desc.type & 4)) {
 676                         /* conforming code segment */
 677                         if (cpl < desc.dpl)
 678                                 goto bad;
 679                 }
 680                 break;
 681         }
 682         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 683                 la &= (u32)-1;
 684         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 685                 return emulate_gp(ctxt, 0);
 686         *linear = la;
 687         return X86EMUL_CONTINUE;
 688 bad:
 689         if (addr.seg == VCPU_SREG_SS)
 690                 return emulate_ss(ctxt, sel);
 691         else
 692                 return emulate_gp(ctxt, sel);
 693 }
 694
 695 static int linearize(struct x86_emulate_ctxt *ctxt,
 696                      struct segmented_address addr,
 697                      unsigned size, bool write,
 698                      ulong *linear)
 699 {
 700         return __linearize(ctxt, addr, size, write, false, linear);
 701 }
 702
 703
 704 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 705                               struct segmented_address addr,
 706                               void *data,
 707                               unsigned size)
 708 {
 709         int rc;
 710         ulong linear;
 711
 712         rc = linearize(ctxt, addr, size, false, &linear);
 713         if (rc != X86EMUL_CONTINUE)
 714                 return rc;
 715         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 716 }
 717
 718 /*
 719  * Fetch the next byte of the instruction being emulated which is pointed to
 720  * by ctxt->_eip, then increment ctxt->_eip.
 721  *
 722  * Also prefetch the remaining bytes of the instruction without crossing page
 723  * boundary if they are not in fetch_cache yet.
 724  */
 725 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 726 {
 727         struct fetch_cache *fc = &ctxt->fetch;
 728         int rc;
 729         int size, cur_size;
 730
 731         if (ctxt->_eip == fc->end) {
 732                 unsigned long linear;
 733                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 734                                                   .ea  = ctxt->_eip };
 735                 cur_size = fc->end - fc->start;
 736                 size = min(15UL - cur_size,
 737                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 738                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 739                 if (unlikely(rc != X86EMUL_CONTINUE))
 740                         return rc;
 741                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 742                                       size, &ctxt->exception);
 743                 if (unlikely(rc != X86EMUL_CONTINUE))
 744                         return rc;
 745                 fc->end += size;
 746         }
 747         *dest = fc->data[ctxt->_eip - fc->start];
 748         ctxt->_eip++;
 749         return X86EMUL_CONTINUE;
 750 }
 751
 752 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 753                          void *dest, unsigned size)
 754 {
 755         int rc;
 756
 757         /* x86 instructions are limited to 15 bytes. */
 758         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 759                 return X86EMUL_UNHANDLEABLE;
 760         while (size--) {
 761                 rc = do_insn_fetch_byte(ctxt, dest++);
 762                 if (rc != X86EMUL_CONTINUE)
 763                         return rc;
 764         }
 765         return X86EMUL_CONTINUE;
 766 }
 767
 768 /* Fetch next part of the instruction being emulated. */
 769 #define insn_fetch(_type, _ctxt)                                        \
 770 ({      unsigned long _x;                                               \
 771         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 772         if (rc != X86EMUL_CONTINUE)                                     \
 773                 goto done;                                              \
 774         (_type)_x;                                                      \
 775 })
 776
 777 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 778 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 779         if (rc != X86EMUL_CONTINUE)                                     \
 780                 goto done;                                              \
 781 })
 782
 783 /*
 784  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 785  * pointer into the block that addresses the relevant register.
 786  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 787  */
 788 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 789                              int byteop)
 790 {
 791         void *p;
 792         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 793
 794         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 795                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 796         else
 797                 p = reg_rmw(ctxt, modrm_reg);
 798         return p;
 799 }
 800
 801 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 802                            struct segmented_address addr,
 803                            u16 *size, unsigned long *address, int op_bytes)
 804 {
 805         int rc;
 806
 807         if (op_bytes == 2)
 808                 op_bytes = 3;
 809         *address = 0;
 810         rc = segmented_read_std(ctxt, addr, size, 2);
 811         if (rc != X86EMUL_CONTINUE)
 812                 return rc;
 813         addr.ea += 2;
 814         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 815         return rc;
 816 }
 817
 818 FASTOP2(add);
 819 FASTOP2(or);
 820 FASTOP2(adc);
 821 FASTOP2(sbb);
 822 FASTOP2(and);
 823 FASTOP2(sub);
 824 FASTOP2(xor);
 825 FASTOP2(cmp);
 826 FASTOP2(test);
 827
 828 FASTOP1SRC2(mul, mul_ex);
 829 FASTOP1SRC2(imul, imul_ex);
 830 FASTOP1SRC2EX(div, div_ex);
 831 FASTOP1SRC2EX(idiv, idiv_ex);
 832
 833 FASTOP3WCL(shld);
 834 FASTOP3WCL(shrd);
 835
 836 FASTOP2W(imul);
 837
 838 FASTOP1(not);
 839 FASTOP1(neg);
 840 FASTOP1(inc);
 841 FASTOP1(dec);
 842
 843 FASTOP2CL(rol);
 844 FASTOP2CL(ror);
 845 FASTOP2CL(rcl);
 846 FASTOP2CL(rcr);
 847 FASTOP2CL(shl);
 848 FASTOP2CL(shr);
 849 FASTOP2CL(sar);
 850
 851 FASTOP2W(bsf);
 852 FASTOP2W(bsr);
 853 FASTOP2W(bt);
 854 FASTOP2W(bts);
 855 FASTOP2W(btr);
 856 FASTOP2W(btc);
 857
 858 FASTOP2(xadd);
 859
 860 static u8 test_cc(unsigned int condition, unsigned long flags)
 861 {
 862         u8 rc;
 863         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 864
 865         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 866         asm("push %[flags]; popf; call *%[fastop]"
 867             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 868         return rc;
 869 }
 870
 871 static void fetch_register_operand(struct operand *op)
 872 {
 873         switch (op->bytes) {
 874         case 1:
 875                 op->val = *(u8 *)op->addr.reg;
 876                 break;
 877         case 2:
 878                 op->val = *(u16 *)op->addr.reg;
 879                 break;
 880         case 4:
 881                 op->val = *(u32 *)op->addr.reg;
 882                 break;
 883         case 8:
 884                 op->val = *(u64 *)op->addr.reg;
 885                 break;
 886         }
 887 }
 888
 889 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 890 {
 891         ctxt->ops->get_fpu(ctxt);
 892         switch (reg) {
 893         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 894         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 895         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 896         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 897         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 898         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 899         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 900         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 901 #ifdef CONFIG_X86_64
 902         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 903         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 904         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 905         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 906         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 907         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 908         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 909         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 910 #endif
 911         default: BUG();
 912         }
 913         ctxt->ops->put_fpu(ctxt);
 914 }
 915
 916 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 917                           int reg)
 918 {
 919         ctxt->ops->get_fpu(ctxt);
 920         switch (reg) {
 921         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 922         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 923         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 924         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 925         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 926         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 927         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 928         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 929 #ifdef CONFIG_X86_64
 930         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 931         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
 932         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
 933         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
 934         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
 935         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
 936         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
 937         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
 938 #endif
 939         default: BUG();
 940         }
 941         ctxt->ops->put_fpu(ctxt);
 942 }
 943
 944 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 945 {
 946         ctxt->ops->get_fpu(ctxt);
 947         switch (reg) {
 948         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
 949         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
 950         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
 951         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
 952         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
 953         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
 954         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
 955         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
 956         default: BUG();
 957         }
 958         ctxt->ops->put_fpu(ctxt);
 959 }
 960
 961 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 962 {
 963         ctxt->ops->get_fpu(ctxt);
 964         switch (reg) {
 965         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
 966         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
 967         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
 968         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
 969         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
 970         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
 971         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
 972         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
 973         default: BUG();
 974         }
 975         ctxt->ops->put_fpu(ctxt);
 976 }
 977
 978 static int em_fninit(struct x86_emulate_ctxt *ctxt)
 979 {
 980         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 981                 return emulate_nm(ctxt);
 982
 983         ctxt->ops->get_fpu(ctxt);
 984         asm volatile("fninit");
 985         ctxt->ops->put_fpu(ctxt);
 986         return X86EMUL_CONTINUE;
 987 }
 988
 989 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
 990 {
 991         u16 fcw;
 992
 993         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 994                 return emulate_nm(ctxt);
 995
 996         ctxt->ops->get_fpu(ctxt);
 997         asm volatile("fnstcw %0": "+m"(fcw));
 998         ctxt->ops->put_fpu(ctxt);
 999
1000         /* force 2 byte destination */
1001         ctxt->dst.bytes = 2;
1002         ctxt->dst.val = fcw;
1003
1004         return X86EMUL_CONTINUE;
1005 }
1006
1007 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1008 {
1009         u16 fsw;
1010
1011         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1012                 return emulate_nm(ctxt);
1013
1014         ctxt->ops->get_fpu(ctxt);
1015         asm volatile("fnstsw %0": "+m"(fsw));
1016         ctxt->ops->put_fpu(ctxt);
1017
1018         /* force 2 byte destination */
1019         ctxt->dst.bytes = 2;
1020         ctxt->dst.val = fsw;
1021
1022         return X86EMUL_CONTINUE;
1023 }
1024
1025 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1026                                     struct operand *op)
1027 {
1028         unsigned reg = ctxt->modrm_reg;
1029
1030         if (!(ctxt->d & ModRM))
1031                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1032
1033         if (ctxt->d & Sse) {
1034                 op->type = OP_XMM;
1035                 op->bytes = 16;
1036                 op->addr.xmm = reg;
1037                 read_sse_reg(ctxt, &op->vec_val, reg);
1038                 return;
1039         }
1040         if (ctxt->d & Mmx) {
1041                 reg &= 7;
1042                 op->type = OP_MM;
1043                 op->bytes = 8;
1044                 op->addr.mm = reg;
1045                 return;
1046         }
1047
1048         op->type = OP_REG;
1049         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1050         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1051
1052         fetch_register_operand(op);
1053         op->orig_val = op->val;
1054 }
1055
1056 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1057 {
1058         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1059                 ctxt->modrm_seg = VCPU_SREG_SS;
1060 }
1061
1062 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1063                         struct operand *op)
1064 {
1065         u8 sib;
1066         int index_reg = 0, base_reg = 0, scale;
1067         int rc = X86EMUL_CONTINUE;
1068         ulong modrm_ea = 0;
1069
1070         if (ctxt->rex_prefix) {
1071                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
1072                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
1073                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
1074         }
1075
1076         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
1077         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1078         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
1079         ctxt->modrm_seg = VCPU_SREG_DS;
1080
1081         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1082                 op->type = OP_REG;
1083                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1084                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1085                                 ctxt->d & ByteOp);
1086                 if (ctxt->d & Sse) {
1087                         op->type = OP_XMM;
1088                         op->bytes = 16;
1089                         op->addr.xmm = ctxt->modrm_rm;
1090                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1091                         return rc;
1092                 }
1093                 if (ctxt->d & Mmx) {
1094                         op->type = OP_MM;
1095                         op->bytes = 8;
1096                         op->addr.mm = ctxt->modrm_rm & 7;
1097                         return rc;
1098                 }
1099                 fetch_register_operand(op);
1100                 return rc;
1101         }
1102
1103         op->type = OP_MEM;
1104
1105         if (ctxt->ad_bytes == 2) {
1106                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1107                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1108                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1109                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1110
1111                 /* 16-bit ModR/M decode. */
1112                 switch (ctxt->modrm_mod) {
1113                 case 0:
1114                         if (ctxt->modrm_rm == 6)
1115                                 modrm_ea += insn_fetch(u16, ctxt);
1116                         break;
1117                 case 1:
1118                         modrm_ea += insn_fetch(s8, ctxt);
1119                         break;
1120                 case 2:
1121                         modrm_ea += insn_fetch(u16, ctxt);
1122                         break;
1123                 }
1124                 switch (ctxt->modrm_rm) {
1125                 case 0:
1126                         modrm_ea += bx + si;
1127                         break;
1128                 case 1:
1129                         modrm_ea += bx + di;
1130                         break;
1131                 case 2:
1132                         modrm_ea += bp + si;
1133                         break;
1134                 case 3:
1135                         modrm_ea += bp + di;
1136                         break;
1137                 case 4:
1138                         modrm_ea += si;
1139                         break;
1140                 case 5:
1141                         modrm_ea += di;
1142                         break;
1143                 case 6:
1144                         if (ctxt->modrm_mod != 0)
1145                                 modrm_ea += bp;
1146                         break;
1147                 case 7:
1148                         modrm_ea += bx;
1149                         break;
1150                 }
1151                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1152                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1153                         ctxt->modrm_seg = VCPU_SREG_SS;
1154                 modrm_ea = (u16)modrm_ea;
1155         } else {
1156                 /* 32/64-bit ModR/M decode. */
1157                 if ((ctxt->modrm_rm & 7) == 4) {
1158                         sib = insn_fetch(u8, ctxt);
1159                         index_reg |= (sib >> 3) & 7;
1160                         base_reg |= sib & 7;
1161                         scale = sib >> 6;
1162
1163                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1164                                 modrm_ea += insn_fetch(s32, ctxt);
1165                         else {
1166                                 modrm_ea += reg_read(ctxt, base_reg);
1167                                 adjust_modrm_seg(ctxt, base_reg);
1168                         }
1169                         if (index_reg != 4)
1170                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1171                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1172                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1173                                 ctxt->rip_relative = 1;
1174                 } else {
1175                         base_reg = ctxt->modrm_rm;
1176                         modrm_ea += reg_read(ctxt, base_reg);
1177                         adjust_modrm_seg(ctxt, base_reg);
1178                 }
1179                 switch (ctxt->modrm_mod) {
1180                 case 0:
1181                         if (ctxt->modrm_rm == 5)
1182                                 modrm_ea += insn_fetch(s32, ctxt);
1183                         break;
1184                 case 1:
1185                         modrm_ea += insn_fetch(s8, ctxt);
1186                         break;
1187                 case 2:
1188                         modrm_ea += insn_fetch(s32, ctxt);
1189                         break;
1190                 }
1191         }
1192         op->addr.mem.ea = modrm_ea;
1193 done:
1194         return rc;
1195 }
1196
1197 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1198                       struct operand *op)
1199 {
1200         int rc = X86EMUL_CONTINUE;
1201
1202         op->type = OP_MEM;
1203         switch (ctxt->ad_bytes) {
1204         case 2:
1205                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1206                 break;
1207         case 4:
1208                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1209                 break;
1210         case 8:
1211                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1212                 break;
1213         }
1214 done:
1215         return rc;
1216 }
1217
1218 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1219 {
1220         long sv = 0, mask;
1221
1222         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1223                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1224
1225                 if (ctxt->src.bytes == 2)
1226                         sv = (s16)ctxt->src.val & (s16)mask;
1227                 else if (ctxt->src.bytes == 4)
1228                         sv = (s32)ctxt->src.val & (s32)mask;
1229                 else
1230                         sv = (s64)ctxt->src.val & (s64)mask;
1231
1232                 ctxt->dst.addr.mem.ea += (sv >> 3);
1233         }
1234
1235         /* only subword offset */
1236         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1237 }
1238
1239 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1240                          unsigned long addr, void *dest, unsigned size)
1241 {
1242         int rc;
1243         struct read_cache *mc = &ctxt->mem_read;
1244
1245         if (mc->pos < mc->end)
1246                 goto read_cached;
1247
1248         WARN_ON((mc->end + size) >= sizeof(mc->data));
1249
1250         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1251                                       &ctxt->exception);
1252         if (rc != X86EMUL_CONTINUE)
1253                 return rc;
1254
1255         mc->end += size;
1256
1257 read_cached:
1258         memcpy(dest, mc->data + mc->pos, size);
1259         mc->pos += size;
1260         return X86EMUL_CONTINUE;
1261 }
1262
1263 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1264                           struct segmented_address addr,
1265                           void *data,
1266                           unsigned size)
1267 {
1268         int rc;
1269         ulong linear;
1270
1271         rc = linearize(ctxt, addr, size, false, &linear);
1272         if (rc != X86EMUL_CONTINUE)
1273                 return rc;
1274         return read_emulated(ctxt, linear, data, size);
1275 }
1276
1277 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1278                            struct segmented_address addr,
1279                            const void *data,
1280                            unsigned size)
1281 {
1282         int rc;
1283         ulong linear;
1284
1285         rc = linearize(ctxt, addr, size, true, &linear);
1286         if (rc != X86EMUL_CONTINUE)
1287                 return rc;
1288         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1289                                          &ctxt->exception);
1290 }
1291
1292 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1293                              struct segmented_address addr,
1294                              const void *orig_data, const void *data,
1295                              unsigned size)
1296 {
1297         int rc;
1298         ulong linear;
1299
1300         rc = linearize(ctxt, addr, size, true, &linear);
1301         if (rc != X86EMUL_CONTINUE)
1302                 return rc;
1303         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1304                                            size, &ctxt->exception);
1305 }
1306
1307 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1308                            unsigned int size, unsigned short port,
1309                            void *dest)
1310 {
1311         struct read_cache *rc = &ctxt->io_read;
1312
1313         if (rc->pos == rc->end) { /* refill pio read ahead */
1314                 unsigned int in_page, n;
1315                 unsigned int count = ctxt->rep_prefix ?
1316                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1317                 in_page = (ctxt->eflags & EFLG_DF) ?
1318                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1319                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1320                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1321                         count);
1322                 if (n == 0)
1323                         n = 1;
1324                 rc->pos = rc->end = 0;
1325                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1326                         return 0;
1327                 rc->end = n * size;
1328         }
1329
1330         if (ctxt->rep_prefix && (ctxt->d & String) &&
1331             !(ctxt->eflags & EFLG_DF)) {
1332                 ctxt->dst.data = rc->data + rc->pos;
1333                 ctxt->dst.type = OP_MEM_STR;
1334                 ctxt->dst.count = (rc->end - rc->pos) / size;
1335                 rc->pos = rc->end;
1336         } else {
1337                 memcpy(dest, rc->data + rc->pos, size);
1338                 rc->pos += size;
1339         }
1340         return 1;
1341 }
1342
1343 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1344                                      u16 index, struct desc_struct *desc)
1345 {
1346         struct desc_ptr dt;
1347         ulong addr;
1348
1349         ctxt->ops->get_idt(ctxt, &dt);
1350
1351         if (dt.size < index * 8 + 7)
1352                 return emulate_gp(ctxt, index << 3 | 0x2);
1353
1354         addr = dt.address + index * 8;
1355         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1356                                    &ctxt->exception);
1357 }
1358
1359 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1360                                      u16 selector, struct desc_ptr *dt)
1361 {
1362         const struct x86_emulate_ops *ops = ctxt->ops;
1363         u32 base3 = 0;
1364
1365         if (selector & 1 << 2) {
1366                 struct desc_struct desc;
1367                 u16 sel;
1368
1369                 memset (dt, 0, sizeof *dt);
1370                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1371                                       VCPU_SREG_LDTR))
1372                         return;
1373
1374                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1375                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1376         } else
1377                 ops->get_gdt(ctxt, dt);
1378 }
1379
1380 /* allowed just for 8 bytes segments */
1381 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1382                                    u16 selector, struct desc_struct *desc,
1383                                    ulong *desc_addr_p)
1384 {
1385         struct desc_ptr dt;
1386         u16 index = selector >> 3;
1387         ulong addr;
1388
1389         get_descriptor_table_ptr(ctxt, selector, &dt);
1390
1391         if (dt.size < index * 8 + 7)
1392                 return emulate_gp(ctxt, selector & 0xfffc);
1393
1394         *desc_addr_p = addr = dt.address + index * 8;
1395         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1396                                    &ctxt->exception);
1397 }
1398
1399 /* allowed just for 8 bytes segments */
1400 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1401                                     u16 selector, struct desc_struct *desc)
1402 {
1403         struct desc_ptr dt;
1404         u16 index = selector >> 3;
1405         ulong addr;
1406
1407         get_descriptor_table_ptr(ctxt, selector, &dt);
1408
1409         if (dt.size < index * 8 + 7)
1410                 return emulate_gp(ctxt, selector & 0xfffc);
1411
1412         addr = dt.address + index * 8;
1413         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1414                                     &ctxt->exception);
1415 }
1416
1417 /* Does not support long mode */
1418 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1419                                      u16 selector, int seg, u8 cpl, bool in_task_switch)
1420 {
1421         struct desc_struct seg_desc, old_desc;
1422         u8 dpl, rpl;
1423         unsigned err_vec = GP_VECTOR;
1424         u32 err_code = 0;
1425         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1426         ulong desc_addr;
1427         int ret;
1428         u16 dummy;
1429         u32 base3 = 0;
1430
1431         memset(&seg_desc, 0, sizeof seg_desc);
1432
1433         if (ctxt->mode == X86EMUL_MODE_REAL) {
1434                 /* set real mode segment descriptor (keep limit etc. for
1435                  * unreal mode) */
1436                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1437                 set_desc_base(&seg_desc, selector << 4);
1438                 goto load;
1439         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1440                 /* VM86 needs a clean new segment descriptor */
1441                 set_desc_base(&seg_desc, selector << 4);
1442                 set_desc_limit(&seg_desc, 0xffff);
1443                 seg_desc.type = 3;
1444                 seg_desc.p = 1;
1445                 seg_desc.s = 1;
1446                 seg_desc.dpl = 3;
1447                 goto load;
1448         }
1449
1450         rpl = selector & 3;
1451
1452         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1453         if ((seg == VCPU_SREG_CS
1454              || (seg == VCPU_SREG_SS
1455                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1456              || seg == VCPU_SREG_TR)
1457             && null_selector)
1458                 goto exception;
1459
1460         /* TR should be in GDT only */
1461         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1462                 goto exception;
1463
1464         if (null_selector) /* for NULL selector skip all following checks */
1465                 goto load;
1466
1467         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1468         if (ret != X86EMUL_CONTINUE)
1469                 return ret;
1470
1471         err_code = selector & 0xfffc;
1472         err_vec = GP_VECTOR;
1473
1474         /* can't load system descriptor into segment selector */
1475         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1476                 goto exception;
1477
1478         if (!seg_desc.p) {
1479                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1480                 goto exception;
1481         }
1482
1483         dpl = seg_desc.dpl;
1484
1485         switch (seg) {
1486         case VCPU_SREG_SS:
1487                 /*
1488                  * segment is not a writable data segment or segment
1489                  * selector's RPL != CPL or segment selector's RPL != CPL
1490                  */
1491                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1492                         goto exception;
1493                 break;
1494         case VCPU_SREG_CS:
1495                 if (in_task_switch && rpl != dpl)
1496                         goto exception;
1497
1498                 if (!(seg_desc.type & 8))
1499                         goto exception;
1500
1501                 if (seg_desc.type & 4) {
1502                         /* conforming */
1503                         if (dpl > cpl)
1504                                 goto exception;
1505                 } else {
1506                         /* nonconforming */
1507                         if (rpl > cpl || dpl != cpl)
1508                                 goto exception;
1509                 }
1510                 /* CS(RPL) <- CPL */
1511                 selector = (selector & 0xfffc) | cpl;
1512                 break;
1513         case VCPU_SREG_TR:
1514                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1515                         goto exception;
1516                 old_desc = seg_desc;
1517                 seg_desc.type |= 2; /* busy */
1518                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1519                                                   sizeof(seg_desc), &ctxt->exception);
1520                 if (ret != X86EMUL_CONTINUE)
1521                         return ret;
1522                 break;
1523         case VCPU_SREG_LDTR:
1524                 if (seg_desc.s || seg_desc.type != 2)
1525                         goto exception;
1526                 break;
1527         default: /*  DS, ES, FS, or GS */
1528                 /*
1529                  * segment is not a data or readable code segment or
1530                  * ((segment is a data or nonconforming code segment)
1531                  * and (both RPL and CPL > DPL))
1532                  */
1533                 if ((seg_desc.type & 0xa) == 0x8 ||
1534                     (((seg_desc.type & 0xc) != 0xc) &&
1535                      (rpl > dpl && cpl > dpl)))
1536                         goto exception;
1537                 break;
1538         }
1539
1540         if (seg_desc.s) {
1541                 /* mark segment as accessed */
1542                 seg_desc.type |= 1;
1543                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1544                 if (ret != X86EMUL_CONTINUE)
1545                         return ret;
1546         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1547                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1548                                 sizeof(base3), &ctxt->exception);
1549                 if (ret != X86EMUL_CONTINUE)
1550                         return ret;
1551         }
1552 load:
1553         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1554         return X86EMUL_CONTINUE;
1555 exception:
1556         emulate_exception(ctxt, err_vec, err_code, true);
1557         return X86EMUL_PROPAGATE_FAULT;
1558 }
1559
1560 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1561                                    u16 selector, int seg)
1562 {
1563         u8 cpl = ctxt->ops->cpl(ctxt);
1564         return __load_segment_descriptor(ctxt, selector, seg, cpl, false);
1565 }
1566
1567 static void write_register_operand(struct operand *op)
1568 {
1569         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1570         switch (op->bytes) {
1571         case 1:
1572                 *(u8 *)op->addr.reg = (u8)op->val;
1573                 break;
1574         case 2:
1575                 *(u16 *)op->addr.reg = (u16)op->val;
1576                 break;
1577         case 4:
1578                 *op->addr.reg = (u32)op->val;
1579                 break;  /* 64b: zero-extend */
1580         case 8:
1581                 *op->addr.reg = op->val;
1582                 break;
1583         }
1584 }
1585
1586 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1587 {
1588         int rc;
1589
1590         switch (op->type) {
1591         case OP_REG:
1592                 write_register_operand(op);
1593                 break;
1594         case OP_MEM:
1595                 if (ctxt->lock_prefix)
1596                         rc = segmented_cmpxchg(ctxt,
1597                                                op->addr.mem,
1598                                                &op->orig_val,
1599                                                &op->val,
1600                                                op->bytes);
1601                 else
1602                         rc = segmented_write(ctxt,
1603                                              op->addr.mem,
1604                                              &op->val,
1605                                              op->bytes);
1606                 if (rc != X86EMUL_CONTINUE)
1607                         return rc;
1608                 break;
1609         case OP_MEM_STR:
1610                 rc = segmented_write(ctxt,
1611                                 op->addr.mem,
1612                                 op->data,
1613                                 op->bytes * op->count);
1614                 if (rc != X86EMUL_CONTINUE)
1615                         return rc;
1616                 break;
1617         case OP_XMM:
1618                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1619                 break;
1620         case OP_MM:
1621                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1622                 break;
1623         case OP_NONE:
1624                 /* no writeback */
1625                 break;
1626         default:
1627                 break;
1628         }
1629         return X86EMUL_CONTINUE;
1630 }
1631
1632 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1633 {
1634         struct segmented_address addr;
1635
1636         rsp_increment(ctxt, -bytes);
1637         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1638         addr.seg = VCPU_SREG_SS;
1639
1640         return segmented_write(ctxt, addr, data, bytes);
1641 }
1642
1643 static int em_push(struct x86_emulate_ctxt *ctxt)
1644 {
1645         /* Disable writeback. */
1646         ctxt->dst.type = OP_NONE;
1647         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1648 }
1649
1650 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1651                        void *dest, int len)
1652 {
1653         int rc;
1654         struct segmented_address addr;
1655
1656         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1657         addr.seg = VCPU_SREG_SS;
1658         rc = segmented_read(ctxt, addr, dest, len);
1659         if (rc != X86EMUL_CONTINUE)
1660                 return rc;
1661
1662         rsp_increment(ctxt, len);
1663         return rc;
1664 }
1665
1666 static int em_pop(struct x86_emulate_ctxt *ctxt)
1667 {
1668         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1669 }
1670
1671 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1672                         void *dest, int len)
1673 {
1674         int rc;
1675         unsigned long val, change_mask;
1676         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1677         int cpl = ctxt->ops->cpl(ctxt);
1678
1679         rc = emulate_pop(ctxt, &val, len);
1680         if (rc != X86EMUL_CONTINUE)
1681                 return rc;
1682
1683         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1684                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1685
1686         switch(ctxt->mode) {
1687         case X86EMUL_MODE_PROT64:
1688         case X86EMUL_MODE_PROT32:
1689         case X86EMUL_MODE_PROT16:
1690                 if (cpl == 0)
1691                         change_mask |= EFLG_IOPL;
1692                 if (cpl <= iopl)
1693                         change_mask |= EFLG_IF;
1694                 break;
1695         case X86EMUL_MODE_VM86:
1696                 if (iopl < 3)
1697                         return emulate_gp(ctxt, 0);
1698                 change_mask |= EFLG_IF;
1699                 break;
1700         default: /* real mode */
1701                 change_mask |= (EFLG_IOPL | EFLG_IF);
1702                 break;
1703         }
1704
1705         *(unsigned long *)dest =
1706                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1707
1708         return rc;
1709 }
1710
1711 static int em_popf(struct x86_emulate_ctxt *ctxt)
1712 {
1713         ctxt->dst.type = OP_REG;
1714         ctxt->dst.addr.reg = &ctxt->eflags;
1715         ctxt->dst.bytes = ctxt->op_bytes;
1716         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1717 }
1718
1719 static int em_enter(struct x86_emulate_ctxt *ctxt)
1720 {
1721         int rc;
1722         unsigned frame_size = ctxt->src.val;
1723         unsigned nesting_level = ctxt->src2.val & 31;
1724         ulong rbp;
1725
1726         if (nesting_level)
1727                 return X86EMUL_UNHANDLEABLE;
1728
1729         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1730         rc = push(ctxt, &rbp, stack_size(ctxt));
1731         if (rc != X86EMUL_CONTINUE)
1732                 return rc;
1733         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1734                       stack_mask(ctxt));
1735         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1736                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1737                       stack_mask(ctxt));
1738         return X86EMUL_CONTINUE;
1739 }
1740
1741 static int em_leave(struct x86_emulate_ctxt *ctxt)
1742 {
1743         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1744                       stack_mask(ctxt));
1745         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1746 }
1747
1748 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1749 {
1750         int seg = ctxt->src2.val;
1751
1752         ctxt->src.val = get_segment_selector(ctxt, seg);
1753
1754         return em_push(ctxt);
1755 }
1756
1757 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1758 {
1759         int seg = ctxt->src2.val;
1760         unsigned long selector;
1761         int rc;
1762
1763         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1764         if (rc != X86EMUL_CONTINUE)
1765                 return rc;
1766
1767         if (ctxt->modrm_reg == VCPU_SREG_SS)
1768                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1769
1770         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1771         return rc;
1772 }
1773
1774 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1775 {
1776         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1777         int rc = X86EMUL_CONTINUE;
1778         int reg = VCPU_REGS_RAX;
1779
1780         while (reg <= VCPU_REGS_RDI) {
1781                 (reg == VCPU_REGS_RSP) ?
1782                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1783
1784                 rc = em_push(ctxt);
1785                 if (rc != X86EMUL_CONTINUE)
1786                         return rc;
1787
1788                 ++reg;
1789         }
1790
1791         return rc;
1792 }
1793
1794 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1795 {
1796         ctxt->src.val =  (unsigned long)ctxt->eflags;
1797         return em_push(ctxt);
1798 }
1799
1800 static int em_popa(struct x86_emulate_ctxt *ctxt)
1801 {
1802         int rc = X86EMUL_CONTINUE;
1803         int reg = VCPU_REGS_RDI;
1804
1805         while (reg >= VCPU_REGS_RAX) {
1806                 if (reg == VCPU_REGS_RSP) {
1807                         rsp_increment(ctxt, ctxt->op_bytes);
1808                         --reg;
1809                 }
1810
1811                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1812                 if (rc != X86EMUL_CONTINUE)
1813                         break;
1814                 --reg;
1815         }
1816         return rc;
1817 }
1818
1819 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1820 {
1821         const struct x86_emulate_ops *ops = ctxt->ops;
1822         int rc;
1823         struct desc_ptr dt;
1824         gva_t cs_addr;
1825         gva_t eip_addr;
1826         u16 cs, eip;
1827
1828         /* TODO: Add limit checks */
1829         ctxt->src.val = ctxt->eflags;
1830         rc = em_push(ctxt);
1831         if (rc != X86EMUL_CONTINUE)
1832                 return rc;
1833
1834         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1835
1836         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1837         rc = em_push(ctxt);
1838         if (rc != X86EMUL_CONTINUE)
1839                 return rc;
1840
1841         ctxt->src.val = ctxt->_eip;
1842         rc = em_push(ctxt);
1843         if (rc != X86EMUL_CONTINUE)
1844                 return rc;
1845
1846         ops->get_idt(ctxt, &dt);
1847
1848         eip_addr = dt.address + (irq << 2);
1849         cs_addr = dt.address + (irq << 2) + 2;
1850
1851         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1852         if (rc != X86EMUL_CONTINUE)
1853                 return rc;
1854
1855         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1856         if (rc != X86EMUL_CONTINUE)
1857                 return rc;
1858
1859         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1860         if (rc != X86EMUL_CONTINUE)
1861                 return rc;
1862
1863         ctxt->_eip = eip;
1864
1865         return rc;
1866 }
1867
1868 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1869 {
1870         int rc;
1871
1872         invalidate_registers(ctxt);
1873         rc = __emulate_int_real(ctxt, irq);
1874         if (rc == X86EMUL_CONTINUE)
1875                 writeback_registers(ctxt);
1876         return rc;
1877 }
1878
1879 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1880 {
1881         switch(ctxt->mode) {
1882         case X86EMUL_MODE_REAL:
1883                 return __emulate_int_real(ctxt, irq);
1884         case X86EMUL_MODE_VM86:
1885         case X86EMUL_MODE_PROT16:
1886         case X86EMUL_MODE_PROT32:
1887         case X86EMUL_MODE_PROT64:
1888         default:
1889                 /* Protected mode interrupts unimplemented yet */
1890                 return X86EMUL_UNHANDLEABLE;
1891         }
1892 }
1893
1894 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1895 {
1896         int rc = X86EMUL_CONTINUE;
1897         unsigned long temp_eip = 0;
1898         unsigned long temp_eflags = 0;
1899         unsigned long cs = 0;
1900         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1901                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1902                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1903         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1904
1905         /* TODO: Add stack limit check */
1906
1907         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1908
1909         if (rc != X86EMUL_CONTINUE)
1910                 return rc;
1911
1912         if (temp_eip & ~0xffff)
1913                 return emulate_gp(ctxt, 0);
1914
1915         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1916
1917         if (rc != X86EMUL_CONTINUE)
1918                 return rc;
1919
1920         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1921
1922         if (rc != X86EMUL_CONTINUE)
1923                 return rc;
1924
1925         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1926
1927         if (rc != X86EMUL_CONTINUE)
1928                 return rc;
1929
1930         ctxt->_eip = temp_eip;
1931
1932
1933         if (ctxt->op_bytes == 4)
1934                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1935         else if (ctxt->op_bytes == 2) {
1936                 ctxt->eflags &= ~0xffff;
1937                 ctxt->eflags |= temp_eflags;
1938         }
1939
1940         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1941         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1942
1943         return rc;
1944 }
1945
1946 static int em_iret(struct x86_emulate_ctxt *ctxt)
1947 {
1948         switch(ctxt->mode) {
1949         case X86EMUL_MODE_REAL:
1950                 return emulate_iret_real(ctxt);
1951         case X86EMUL_MODE_VM86:
1952         case X86EMUL_MODE_PROT16:
1953         case X86EMUL_MODE_PROT32:
1954         case X86EMUL_MODE_PROT64:
1955         default:
1956                 /* iret from protected mode unimplemented yet */
1957                 return X86EMUL_UNHANDLEABLE;
1958         }
1959 }
1960
1961 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1962 {
1963         int rc;
1964         unsigned short sel;
1965
1966         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1967
1968         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1969         if (rc != X86EMUL_CONTINUE)
1970                 return rc;
1971
1972         ctxt->_eip = 0;
1973         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1974         return X86EMUL_CONTINUE;
1975 }
1976
1977 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1978 {
1979         int rc = X86EMUL_CONTINUE;
1980
1981         switch (ctxt->modrm_reg) {
1982         case 2: /* call near abs */ {
1983                 long int old_eip;
1984                 old_eip = ctxt->_eip;
1985                 ctxt->_eip = ctxt->src.val;
1986                 ctxt->src.val = old_eip;
1987                 rc = em_push(ctxt);
1988                 break;
1989         }
1990         case 4: /* jmp abs */
1991                 ctxt->_eip = ctxt->src.val;
1992                 break;
1993         case 5: /* jmp far */
1994                 rc = em_jmp_far(ctxt);
1995                 break;
1996         case 6: /* push */
1997                 rc = em_push(ctxt);
1998                 break;
1999         }
2000         return rc;
2001 }
2002
2003 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2004 {
2005         u64 old = ctxt->dst.orig_val64;
2006
2007         if (ctxt->dst.bytes == 16)
2008                 return X86EMUL_UNHANDLEABLE;
2009
2010         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2011             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2012                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2013                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2014                 ctxt->eflags &= ~EFLG_ZF;
2015         } else {
2016                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2017                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2018
2019                 ctxt->eflags |= EFLG_ZF;
2020         }
2021         return X86EMUL_CONTINUE;
2022 }
2023
2024 static int em_ret(struct x86_emulate_ctxt *ctxt)
2025 {
2026         ctxt->dst.type = OP_REG;
2027         ctxt->dst.addr.reg = &ctxt->_eip;
2028         ctxt->dst.bytes = ctxt->op_bytes;
2029         return em_pop(ctxt);
2030 }
2031
2032 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2033 {
2034         int rc;
2035         unsigned long cs;
2036
2037         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
2038         if (rc != X86EMUL_CONTINUE)
2039                 return rc;
2040         if (ctxt->op_bytes == 4)
2041                 ctxt->_eip = (u32)ctxt->_eip;
2042         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2043         if (rc != X86EMUL_CONTINUE)
2044                 return rc;
2045         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2046         return rc;
2047 }
2048
2049 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2050 {
2051         int rc;
2052
2053         rc = em_ret_far(ctxt);
2054         if (rc != X86EMUL_CONTINUE)
2055                 return rc;
2056         rsp_increment(ctxt, ctxt->src.val);
2057         return X86EMUL_CONTINUE;
2058 }
2059
2060 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2061 {
2062         /* Save real source value, then compare EAX against destination. */
2063         ctxt->dst.orig_val = ctxt->dst.val;
2064         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2065         ctxt->src.orig_val = ctxt->src.val;
2066         ctxt->src.val = ctxt->dst.orig_val;
2067         fastop(ctxt, em_cmp);
2068
2069         if (ctxt->eflags & EFLG_ZF) {
2070                 /* Success: write back to memory. */
2071                 ctxt->dst.val = ctxt->src.orig_val;
2072         } else {
2073                 /* Failure: write the value we saw to EAX. */
2074                 ctxt->dst.type = OP_REG;
2075                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2076                 ctxt->dst.val = ctxt->dst.orig_val;
2077         }
2078         return X86EMUL_CONTINUE;
2079 }
2080
2081 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2082 {
2083         int seg = ctxt->src2.val;
2084         unsigned short sel;
2085         int rc;
2086
2087         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2088
2089         rc = load_segment_descriptor(ctxt, sel, seg);
2090         if (rc != X86EMUL_CONTINUE)
2091                 return rc;
2092
2093         ctxt->dst.val = ctxt->src.val;
2094         return rc;
2095 }
2096
2097 static void
2098 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2099                         struct desc_struct *cs, struct desc_struct *ss)
2100 {
2101         cs->l = 0;              /* will be adjusted later */
2102         set_desc_base(cs, 0);   /* flat segment */
2103         cs->g = 1;              /* 4kb granularity */
2104         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2105         cs->type = 0x0b;        /* Read, Execute, Accessed */
2106         cs->s = 1;
2107         cs->dpl = 0;            /* will be adjusted later */
2108         cs->p = 1;
2109         cs->d = 1;
2110         cs->avl = 0;
2111
2112         set_desc_base(ss, 0);   /* flat segment */
2113         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2114         ss->g = 1;              /* 4kb granularity */
2115         ss->s = 1;
2116         ss->type = 0x03;        /* Read/Write, Accessed */
2117         ss->d = 1;              /* 32bit stack segment */
2118         ss->dpl = 0;
2119         ss->p = 1;
2120         ss->l = 0;
2121         ss->avl = 0;
2122 }
2123
2124 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2125 {
2126         u32 eax, ebx, ecx, edx;
2127
2128         eax = ecx = 0;
2129         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2130         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2131                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2132                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2133 }
2134
2135 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2136 {
2137         const struct x86_emulate_ops *ops = ctxt->ops;
2138         u32 eax, ebx, ecx, edx;
2139
2140         /*
2141          * syscall should always be enabled in longmode - so only become
2142          * vendor specific (cpuid) if other modes are active...
2143          */
2144         if (ctxt->mode == X86EMUL_MODE_PROT64)
2145                 return true;
2146
2147         eax = 0x00000000;
2148         ecx = 0x00000000;
2149         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2150         /*
2151          * Intel ("GenuineIntel")
2152          * remark: Intel CPUs only support "syscall" in 64bit
2153          * longmode. Also an 64bit guest with a
2154          * 32bit compat-app running will #UD !! While this
2155          * behaviour can be fixed (by emulating) into AMD
2156          * response - CPUs of AMD can't behave like Intel.
2157          */
2158         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2159             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2160             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2161                 return false;
2162
2163         /* AMD ("AuthenticAMD") */
2164         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2165             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2166             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2167                 return true;
2168
2169         /* AMD ("AMDisbetter!") */
2170         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2171             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2172             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2173                 return true;
2174
2175         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2176         return false;
2177 }
2178
2179 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2180 {
2181         const struct x86_emulate_ops *ops = ctxt->ops;
2182         struct desc_struct cs, ss;
2183         u64 msr_data;
2184         u16 cs_sel, ss_sel;
2185         u64 efer = 0;
2186
2187         /* syscall is not available in real mode */
2188         if (ctxt->mode == X86EMUL_MODE_REAL ||
2189             ctxt->mode == X86EMUL_MODE_VM86)
2190                 return emulate_ud(ctxt);
2191
2192         if (!(em_syscall_is_enabled(ctxt)))
2193                 return emulate_ud(ctxt);
2194
2195         ops->get_msr(ctxt, MSR_EFER, &efer);
2196         setup_syscalls_segments(ctxt, &cs, &ss);
2197
2198         if (!(efer & EFER_SCE))
2199                 return emulate_ud(ctxt);
2200
2201         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2202         msr_data >>= 32;
2203         cs_sel = (u16)(msr_data & 0xfffc);
2204         ss_sel = (u16)(msr_data + 8);
2205
2206         if (efer & EFER_LMA) {
2207                 cs.d = 0;
2208                 cs.l = 1;
2209         }
2210         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2211         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2212
2213         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2214         if (efer & EFER_LMA) {
2215 #ifdef CONFIG_X86_64
2216                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags & ~EFLG_RF;
2217
2218                 ops->get_msr(ctxt,
2219                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2220                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2221                 ctxt->_eip = msr_data;
2222
2223                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2224                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2225 #endif
2226         } else {
2227                 /* legacy mode */
2228                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2229                 ctxt->_eip = (u32)msr_data;
2230
2231                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2232         }
2233
2234         return X86EMUL_CONTINUE;
2235 }
2236
2237 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2238 {
2239         const struct x86_emulate_ops *ops = ctxt->ops;
2240         struct desc_struct cs, ss;
2241         u64 msr_data;
2242         u16 cs_sel, ss_sel;
2243         u64 efer = 0;
2244
2245         ops->get_msr(ctxt, MSR_EFER, &efer);
2246         /* inject #GP if in real mode */
2247         if (ctxt->mode == X86EMUL_MODE_REAL)
2248                 return emulate_gp(ctxt, 0);
2249
2250         /*
2251          * Not recognized on AMD in compat mode (but is recognized in legacy
2252          * mode).
2253          */
2254         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2255             && !vendor_intel(ctxt))
2256                 return emulate_ud(ctxt);
2257
2258         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2259         * Therefore, we inject an #UD.
2260         */
2261         if (ctxt->mode == X86EMUL_MODE_PROT64)
2262                 return emulate_ud(ctxt);
2263
2264         setup_syscalls_segments(ctxt, &cs, &ss);
2265
2266         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2267         switch (ctxt->mode) {
2268         case X86EMUL_MODE_PROT32:
2269                 if ((msr_data & 0xfffc) == 0x0)
2270                         return emulate_gp(ctxt, 0);
2271                 break;
2272         case X86EMUL_MODE_PROT64:
2273                 if (msr_data == 0x0)
2274                         return emulate_gp(ctxt, 0);
2275                 break;
2276         default:
2277                 break;
2278         }
2279
2280         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2281         cs_sel = (u16)msr_data;
2282         cs_sel &= ~SELECTOR_RPL_MASK;
2283         ss_sel = cs_sel + 8;
2284         ss_sel &= ~SELECTOR_RPL_MASK;
2285         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2286                 cs.d = 0;
2287                 cs.l = 1;
2288         }
2289
2290         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2291         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2292
2293         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2294         ctxt->_eip = msr_data;
2295
2296         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2297         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2298
2299         return X86EMUL_CONTINUE;
2300 }
2301
2302 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2303 {
2304         const struct x86_emulate_ops *ops = ctxt->ops;
2305         struct desc_struct cs, ss;
2306         u64 msr_data;
2307         int usermode;
2308         u16 cs_sel = 0, ss_sel = 0;
2309
2310         /* inject #GP if in real mode or Virtual 8086 mode */
2311         if (ctxt->mode == X86EMUL_MODE_REAL ||
2312             ctxt->mode == X86EMUL_MODE_VM86)
2313                 return emulate_gp(ctxt, 0);
2314
2315         setup_syscalls_segments(ctxt, &cs, &ss);
2316
2317         if ((ctxt->rex_prefix & 0x8) != 0x0)
2318                 usermode = X86EMUL_MODE_PROT64;
2319         else
2320                 usermode = X86EMUL_MODE_PROT32;
2321
2322         cs.dpl = 3;
2323         ss.dpl = 3;
2324         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2325         switch (usermode) {
2326         case X86EMUL_MODE_PROT32:
2327                 cs_sel = (u16)(msr_data + 16);
2328                 if ((msr_data & 0xfffc) == 0x0)
2329                         return emulate_gp(ctxt, 0);
2330                 ss_sel = (u16)(msr_data + 24);
2331                 break;
2332         case X86EMUL_MODE_PROT64:
2333                 cs_sel = (u16)(msr_data + 32);
2334                 if (msr_data == 0x0)
2335                         return emulate_gp(ctxt, 0);
2336                 ss_sel = cs_sel + 8;
2337                 cs.d = 0;
2338                 cs.l = 1;
2339                 break;
2340         }
2341         cs_sel |= SELECTOR_RPL_MASK;
2342         ss_sel |= SELECTOR_RPL_MASK;
2343
2344         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2345         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2346
2347         ctxt->_eip = reg_read(ctxt, VCPU_REGS_RDX);
2348         *reg_write(ctxt, VCPU_REGS_RSP) = reg_read(ctxt, VCPU_REGS_RCX);
2349
2350         return X86EMUL_CONTINUE;
2351 }
2352
2353 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2354 {
2355         int iopl;
2356         if (ctxt->mode == X86EMUL_MODE_REAL)
2357                 return false;
2358         if (ctxt->mode == X86EMUL_MODE_VM86)
2359                 return true;
2360         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2361         return ctxt->ops->cpl(ctxt) > iopl;
2362 }
2363
2364 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2365                                             u16 port, u16 len)
2366 {
2367         const struct x86_emulate_ops *ops = ctxt->ops;
2368         struct desc_struct tr_seg;
2369         u32 base3;
2370         int r;
2371         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2372         unsigned mask = (1 << len) - 1;
2373         unsigned long base;
2374
2375         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2376         if (!tr_seg.p)
2377                 return false;
2378         if (desc_limit_scaled(&tr_seg) < 103)
2379                 return false;
2380         base = get_desc_base(&tr_seg);
2381 #ifdef CONFIG_X86_64
2382         base |= ((u64)base3) << 32;
2383 #endif
2384         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2385         if (r != X86EMUL_CONTINUE)
2386                 return false;
2387         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2388                 return false;
2389         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2390         if (r != X86EMUL_CONTINUE)
2391                 return false;
2392         if ((perm >> bit_idx) & mask)
2393                 return false;
2394         return true;
2395 }
2396
2397 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2398                                  u16 port, u16 len)
2399 {
2400         if (ctxt->perm_ok)
2401                 return true;
2402
2403         if (emulator_bad_iopl(ctxt))
2404                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2405                         return false;
2406
2407         ctxt->perm_ok = true;
2408
2409         return true;
2410 }
2411
2412 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2413                                 struct tss_segment_16 *tss)
2414 {
2415         tss->ip = ctxt->_eip;
2416         tss->flag = ctxt->eflags;
2417         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2418         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2419         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2420         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2421         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2422         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2423         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2424         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2425
2426         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2427         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2428         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2429         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2430         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2431 }
2432
2433 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2434                                  struct tss_segment_16 *tss)
2435 {
2436         int ret;
2437         u8 cpl;
2438
2439         ctxt->_eip = tss->ip;
2440         ctxt->eflags = tss->flag | 2;
2441         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2442         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2443         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2444         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2445         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2446         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2447         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2448         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2449
2450         /*
2451          * SDM says that segment selectors are loaded before segment
2452          * descriptors
2453          */
2454         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2455         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2456         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2457         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2458         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2459
2460         cpl = tss->cs & 3;
2461
2462         /*
2463          * Now load segment descriptors. If fault happens at this stage
2464          * it is handled in a context of new task
2465          */
2466         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl, true);
2467         if (ret != X86EMUL_CONTINUE)
2468                 return ret;
2469         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2470         if (ret != X86EMUL_CONTINUE)
2471                 return ret;
2472         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2473         if (ret != X86EMUL_CONTINUE)
2474                 return ret;
2475         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2476         if (ret != X86EMUL_CONTINUE)
2477                 return ret;
2478         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2479         if (ret != X86EMUL_CONTINUE)
2480                 return ret;
2481
2482         return X86EMUL_CONTINUE;
2483 }
2484
2485 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2486                           u16 tss_selector, u16 old_tss_sel,
2487                           ulong old_tss_base, struct desc_struct *new_desc)
2488 {
2489         const struct x86_emulate_ops *ops = ctxt->ops;
2490         struct tss_segment_16 tss_seg;
2491         int ret;
2492         u32 new_tss_base = get_desc_base(new_desc);
2493
2494         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2495                             &ctxt->exception);
2496         if (ret != X86EMUL_CONTINUE)
2497                 /* FIXME: need to provide precise fault address */
2498                 return ret;
2499
2500         save_state_to_tss16(ctxt, &tss_seg);
2501
2502         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2503                              &ctxt->exception);
2504         if (ret != X86EMUL_CONTINUE)
2505                 /* FIXME: need to provide precise fault address */
2506                 return ret;
2507
2508         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2509                             &ctxt->exception);
2510         if (ret != X86EMUL_CONTINUE)
2511                 /* FIXME: need to provide precise fault address */
2512                 return ret;
2513
2514         if (old_tss_sel != 0xffff) {
2515                 tss_seg.prev_task_link = old_tss_sel;
2516
2517                 ret = ops->write_std(ctxt, new_tss_base,
2518                                      &tss_seg.prev_task_link,
2519                                      sizeof tss_seg.prev_task_link,
2520                                      &ctxt->exception);
2521                 if (ret != X86EMUL_CONTINUE)
2522                         /* FIXME: need to provide precise fault address */
2523                         return ret;
2524         }
2525
2526         return load_state_from_tss16(ctxt, &tss_seg);
2527 }
2528
2529 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2530                                 struct tss_segment_32 *tss)
2531 {
2532         /* CR3 and ldt selector are not saved intentionally */
2533         tss->eip = ctxt->_eip;
2534         tss->eflags = ctxt->eflags;
2535         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2536         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2537         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2538         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2539         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2540         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2541         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2542         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2543
2544         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2545         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2546         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2547         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2548         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2549         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2550 }
2551
2552 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2553                                  struct tss_segment_32 *tss)
2554 {
2555         int ret;
2556         u8 cpl;
2557
2558         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2559                 return emulate_gp(ctxt, 0);
2560         ctxt->_eip = tss->eip;
2561         ctxt->eflags = tss->eflags | 2;
2562
2563         /* General purpose registers */
2564         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2565         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2566         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2567         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2568         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2569         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2570         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2571         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2572
2573         /*
2574          * SDM says that segment selectors are loaded before segment
2575          * descriptors.  This is important because CPL checks will
2576          * use CS.RPL.
2577          */
2578         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2579         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2580         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2581         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2582         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2583         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2584         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2585
2586         /*
2587          * If we're switching between Protected Mode and VM86, we need to make
2588          * sure to update the mode before loading the segment descriptors so
2589          * that the selectors are interpreted correctly.
2590          */
2591         if (ctxt->eflags & X86_EFLAGS_VM) {
2592                 ctxt->mode = X86EMUL_MODE_VM86;
2593                 cpl = 3;
2594         } else {
2595                 ctxt->mode = X86EMUL_MODE_PROT32;
2596                 cpl = tss->cs & 3;
2597         }
2598
2599         /*
2600          * Now load segment descriptors. If fault happenes at this stage
2601          * it is handled in a context of new task
2602          */
2603         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR, cpl, true);
2604         if (ret != X86EMUL_CONTINUE)
2605                 return ret;
2606         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2607         if (ret != X86EMUL_CONTINUE)
2608                 return ret;
2609         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2610         if (ret != X86EMUL_CONTINUE)
2611                 return ret;
2612         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2613         if (ret != X86EMUL_CONTINUE)
2614                 return ret;
2615         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2616         if (ret != X86EMUL_CONTINUE)
2617                 return ret;
2618         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl, true);
2619         if (ret != X86EMUL_CONTINUE)
2620                 return ret;
2621         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl, true);
2622         if (ret != X86EMUL_CONTINUE)
2623                 return ret;
2624
2625         return X86EMUL_CONTINUE;
2626 }
2627
2628 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2629                           u16 tss_selector, u16 old_tss_sel,
2630                           ulong old_tss_base, struct desc_struct *new_desc)
2631 {
2632         const struct x86_emulate_ops *ops = ctxt->ops;
2633         struct tss_segment_32 tss_seg;
2634         int ret;
2635         u32 new_tss_base = get_desc_base(new_desc);
2636         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2637         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2638
2639         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2640                             &ctxt->exception);
2641         if (ret != X86EMUL_CONTINUE)
2642                 /* FIXME: need to provide precise fault address */
2643                 return ret;
2644
2645         save_state_to_tss32(ctxt, &tss_seg);
2646
2647         /* Only GP registers and segment selectors are saved */
2648         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2649                              ldt_sel_offset - eip_offset, &ctxt->exception);
2650         if (ret != X86EMUL_CONTINUE)
2651                 /* FIXME: need to provide precise fault address */
2652                 return ret;
2653
2654         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2655                             &ctxt->exception);
2656         if (ret != X86EMUL_CONTINUE)
2657                 /* FIXME: need to provide precise fault address */
2658                 return ret;
2659
2660         if (old_tss_sel != 0xffff) {
2661                 tss_seg.prev_task_link = old_tss_sel;
2662
2663                 ret = ops->write_std(ctxt, new_tss_base,
2664                                      &tss_seg.prev_task_link,
2665                                      sizeof tss_seg.prev_task_link,
2666                                      &ctxt->exception);
2667                 if (ret != X86EMUL_CONTINUE)
2668                         /* FIXME: need to provide precise fault address */
2669                         return ret;
2670         }
2671
2672         return load_state_from_tss32(ctxt, &tss_seg);
2673 }
2674
2675 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2676                                    u16 tss_selector, int idt_index, int reason,
2677                                    bool has_error_code, u32 error_code)
2678 {
2679         const struct x86_emulate_ops *ops = ctxt->ops;
2680         struct desc_struct curr_tss_desc, next_tss_desc;
2681         int ret;
2682         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2683         ulong old_tss_base =
2684                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2685         u32 desc_limit;
2686         ulong desc_addr;
2687
2688         /* FIXME: old_tss_base == ~0 ? */
2689
2690         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2691         if (ret != X86EMUL_CONTINUE)
2692                 return ret;
2693         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2694         if (ret != X86EMUL_CONTINUE)
2695                 return ret;
2696
2697         /* FIXME: check that next_tss_desc is tss */
2698
2699         /*
2700          * Check privileges. The three cases are task switch caused by...
2701          *
2702          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2703          * 2. Exception/IRQ/iret: No check is performed
2704          * 3. jmp/call to TSS: Check against DPL of the TSS
2705          */
2706         if (reason == TASK_SWITCH_GATE) {
2707                 if (idt_index != -1) {
2708                         /* Software interrupts */
2709                         struct desc_struct task_gate_desc;
2710                         int dpl;
2711
2712                         ret = read_interrupt_descriptor(ctxt, idt_index,
2713                                                         &task_gate_desc);
2714                         if (ret != X86EMUL_CONTINUE)
2715                                 return ret;
2716
2717                         dpl = task_gate_desc.dpl;
2718                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2719                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2720                 }
2721         } else if (reason != TASK_SWITCH_IRET) {
2722                 int dpl = next_tss_desc.dpl;
2723                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2724                         return emulate_gp(ctxt, tss_selector);
2725         }
2726
2727
2728         desc_limit = desc_limit_scaled(&next_tss_desc);
2729         if (!next_tss_desc.p ||
2730             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2731              desc_limit < 0x2b)) {
2732                 emulate_ts(ctxt, tss_selector & 0xfffc);
2733                 return X86EMUL_PROPAGATE_FAULT;
2734         }
2735
2736         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2737                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2738                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2739         }
2740
2741         if (reason == TASK_SWITCH_IRET)
2742                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2743
2744         /* set back link to prev task only if NT bit is set in eflags
2745            note that old_tss_sel is not used after this point */
2746         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2747                 old_tss_sel = 0xffff;
2748
2749         if (next_tss_desc.type & 8)
2750                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2751                                      old_tss_base, &next_tss_desc);
2752         else
2753                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2754                                      old_tss_base, &next_tss_desc);
2755         if (ret != X86EMUL_CONTINUE)
2756                 return ret;
2757
2758         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2759                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2760
2761         if (reason != TASK_SWITCH_IRET) {
2762                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2763                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2764         }
2765
2766         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2767         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2768
2769         if (has_error_code) {
2770                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2771                 ctxt->lock_prefix = 0;
2772                 ctxt->src.val = (unsigned long) error_code;
2773                 ret = em_push(ctxt);
2774         }
2775
2776         return ret;
2777 }
2778
2779 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2780                          u16 tss_selector, int idt_index, int reason,
2781                          bool has_error_code, u32 error_code)
2782 {
2783         int rc;
2784
2785         invalidate_registers(ctxt);
2786         ctxt->_eip = ctxt->eip;
2787         ctxt->dst.type = OP_NONE;
2788
2789         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2790                                      has_error_code, error_code);
2791
2792         if (rc == X86EMUL_CONTINUE) {
2793                 ctxt->eip = ctxt->_eip;
2794                 writeback_registers(ctxt);
2795         }
2796
2797         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2798 }
2799
2800 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2801                 struct operand *op)
2802 {
2803         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2804
2805         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2806         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2807 }
2808
2809 static int em_das(struct x86_emulate_ctxt *ctxt)
2810 {
2811         u8 al, old_al;
2812         bool af, cf, old_cf;
2813
2814         cf = ctxt->eflags & X86_EFLAGS_CF;
2815         al = ctxt->dst.val;
2816
2817         old_al = al;
2818         old_cf = cf;
2819         cf = false;
2820         af = ctxt->eflags & X86_EFLAGS_AF;
2821         if ((al & 0x0f) > 9 || af) {
2822                 al -= 6;
2823                 cf = old_cf | (al >= 250);
2824                 af = true;
2825         } else {
2826                 af = false;
2827         }
2828         if (old_al > 0x99 || old_cf) {
2829                 al -= 0x60;
2830                 cf = true;
2831         }
2832
2833         ctxt->dst.val = al;
2834         /* Set PF, ZF, SF */
2835         ctxt->src.type = OP_IMM;
2836         ctxt->src.val = 0;
2837         ctxt->src.bytes = 1;
2838         fastop(ctxt, em_or);
2839         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2840         if (cf)
2841                 ctxt->eflags |= X86_EFLAGS_CF;
2842         if (af)
2843                 ctxt->eflags |= X86_EFLAGS_AF;
2844         return X86EMUL_CONTINUE;
2845 }
2846
2847 static int em_aam(struct x86_emulate_ctxt *ctxt)
2848 {
2849         u8 al, ah;
2850
2851         if (ctxt->src.val == 0)
2852                 return emulate_de(ctxt);
2853
2854         al = ctxt->dst.val & 0xff;
2855         ah = al / ctxt->src.val;
2856         al %= ctxt->src.val;
2857
2858         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2859
2860         /* Set PF, ZF, SF */
2861         ctxt->src.type = OP_IMM;
2862         ctxt->src.val = 0;
2863         ctxt->src.bytes = 1;
2864         fastop(ctxt, em_or);
2865
2866         return X86EMUL_CONTINUE;
2867 }
2868
2869 static int em_aad(struct x86_emulate_ctxt *ctxt)
2870 {
2871         u8 al = ctxt->dst.val & 0xff;
2872         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2873
2874         al = (al + (ah * ctxt->src.val)) & 0xff;
2875
2876         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2877
2878         /* Set PF, ZF, SF */
2879         ctxt->src.type = OP_IMM;
2880         ctxt->src.val = 0;
2881         ctxt->src.bytes = 1;
2882         fastop(ctxt, em_or);
2883
2884         return X86EMUL_CONTINUE;
2885 }
2886
2887 static int em_call(struct x86_emulate_ctxt *ctxt)
2888 {
2889         long rel = ctxt->src.val;
2890
2891         ctxt->src.val = (unsigned long)ctxt->_eip;
2892         jmp_rel(ctxt, rel);
2893         return em_push(ctxt);
2894 }
2895
2896 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2897 {
2898         u16 sel, old_cs;
2899         ulong old_eip;
2900         int rc;
2901
2902         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2903         old_eip = ctxt->_eip;
2904
2905         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2906         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2907                 return X86EMUL_CONTINUE;
2908
2909         ctxt->_eip = 0;
2910         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2911
2912         ctxt->src.val = old_cs;
2913         rc = em_push(ctxt);
2914         if (rc != X86EMUL_CONTINUE)
2915                 return rc;
2916
2917         ctxt->src.val = old_eip;
2918         return em_push(ctxt);
2919 }
2920
2921 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2922 {
2923         int rc;
2924
2925         ctxt->dst.type = OP_REG;
2926         ctxt->dst.addr.reg = &ctxt->_eip;
2927         ctxt->dst.bytes = ctxt->op_bytes;
2928         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2929         if (rc != X86EMUL_CONTINUE)
2930                 return rc;
2931         rsp_increment(ctxt, ctxt->src.val);
2932         return X86EMUL_CONTINUE;
2933 }
2934
2935 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2936 {
2937         /* Write back the register source. */
2938         ctxt->src.val = ctxt->dst.val;
2939         write_register_operand(&ctxt->src);
2940
2941         /* Write back the memory destination with implicit LOCK prefix. */
2942         ctxt->dst.val = ctxt->src.orig_val;
2943         ctxt->lock_prefix = 1;
2944         return X86EMUL_CONTINUE;
2945 }
2946
2947 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2948 {
2949         ctxt->dst.val = ctxt->src2.val;
2950         return fastop(ctxt, em_imul);
2951 }
2952
2953 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2954 {
2955         ctxt->dst.type = OP_REG;
2956         ctxt->dst.bytes = ctxt->src.bytes;
2957         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
2958         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2959
2960         return X86EMUL_CONTINUE;
2961 }
2962
2963 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2964 {
2965         u64 tsc = 0;
2966
2967         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2968         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
2969         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
2970         return X86EMUL_CONTINUE;
2971 }
2972
2973 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
2974 {
2975         u64 pmc;
2976
2977         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
2978                 return emulate_gp(ctxt, 0);
2979         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
2980         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
2981         return X86EMUL_CONTINUE;
2982 }
2983
2984 static int em_mov(struct x86_emulate_ctxt *ctxt)
2985 {
2986         memcpy(ctxt->dst.valptr, ctxt->src.valptr, ctxt->op_bytes);
2987         return X86EMUL_CONTINUE;
2988 }
2989
2990 #define FFL(x) bit(X86_FEATURE_##x)
2991
2992 static int em_movbe(struct x86_emulate_ctxt *ctxt)
2993 {
2994         u32 ebx, ecx, edx, eax = 1;
2995         u16 tmp;
2996
2997         /*
2998          * Check MOVBE is set in the guest-visible CPUID leaf.
2999          */
3000         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3001         if (!(ecx & FFL(MOVBE)))
3002                 return emulate_ud(ctxt);
3003
3004         switch (ctxt->op_bytes) {
3005         case 2:
3006                 /*
3007                  * From MOVBE definition: "...When the operand size is 16 bits,
3008                  * the upper word of the destination register remains unchanged
3009                  * ..."
3010                  *
3011                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3012                  * rules so we have to do the operation almost per hand.
3013                  */
3014                 tmp = (u16)ctxt->src.val;
3015                 ctxt->dst.val &= ~0xffffUL;
3016                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3017                 break;
3018         case 4:
3019                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3020                 break;
3021         case 8:
3022                 ctxt->dst.val = swab64(ctxt->src.val);
3023                 break;
3024         default:
3025                 return X86EMUL_PROPAGATE_FAULT;
3026         }
3027         return X86EMUL_CONTINUE;
3028 }
3029
3030 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3031 {
3032         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3033                 return emulate_gp(ctxt, 0);
3034
3035         /* Disable writeback. */
3036         ctxt->dst.type = OP_NONE;
3037         return X86EMUL_CONTINUE;
3038 }
3039
3040 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3041 {
3042         unsigned long val;
3043
3044         if (ctxt->mode == X86EMUL_MODE_PROT64)
3045                 val = ctxt->src.val & ~0ULL;
3046         else
3047                 val = ctxt->src.val & ~0U;
3048
3049         /* #UD condition is already handled. */
3050         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3051                 return emulate_gp(ctxt, 0);
3052
3053         /* Disable writeback. */
3054         ctxt->dst.type = OP_NONE;
3055         return X86EMUL_CONTINUE;
3056 }
3057
3058 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3059 {
3060         u64 msr_data;
3061
3062         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3063                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3064         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3065                 return emulate_gp(ctxt, 0);
3066
3067         return X86EMUL_CONTINUE;
3068 }
3069
3070 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3071 {
3072         u64 msr_data;
3073
3074         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3075                 return emulate_gp(ctxt, 0);
3076
3077         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3078         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3079         return X86EMUL_CONTINUE;
3080 }
3081
3082 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3083 {
3084         if (ctxt->modrm_reg > VCPU_SREG_GS)
3085                 return emulate_ud(ctxt);
3086
3087         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3088         return X86EMUL_CONTINUE;
3089 }
3090
3091 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3092 {
3093         u16 sel = ctxt->src.val;
3094
3095         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3096                 return emulate_ud(ctxt);
3097
3098         if (ctxt->modrm_reg == VCPU_SREG_SS)
3099                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3100
3101         /* Disable writeback. */
3102         ctxt->dst.type = OP_NONE;
3103         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3104 }
3105
3106 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3107 {
3108         u16 sel = ctxt->src.val;
3109
3110         /* Disable writeback. */
3111         ctxt->dst.type = OP_NONE;
3112         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3113 }
3114
3115 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3116 {
3117         u16 sel = ctxt->src.val;
3118
3119         /* Disable writeback. */
3120         ctxt->dst.type = OP_NONE;
3121         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3122 }
3123
3124 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3125 {
3126         int rc;
3127         ulong linear;
3128
3129         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3130         if (rc == X86EMUL_CONTINUE)
3131                 ctxt->ops->invlpg(ctxt, linear);
3132         /* Disable writeback. */
3133         ctxt->dst.type = OP_NONE;
3134         return X86EMUL_CONTINUE;
3135 }
3136
3137 static int em_clts(struct x86_emulate_ctxt *ctxt)
3138 {
3139         ulong cr0;
3140
3141         cr0 = ctxt->ops->get_cr(ctxt, 0);
3142         cr0 &= ~X86_CR0_TS;
3143         ctxt->ops->set_cr(ctxt, 0, cr0);
3144         return X86EMUL_CONTINUE;
3145 }
3146
3147 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3148 {
3149         int rc;
3150
3151         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
3152                 return X86EMUL_UNHANDLEABLE;
3153
3154         rc = ctxt->ops->fix_hypercall(ctxt);
3155         if (rc != X86EMUL_CONTINUE)
3156                 return rc;
3157
3158         /* Let the processor re-execute the fixed hypercall */
3159         ctxt->_eip = ctxt->eip;
3160         /* Disable writeback. */
3161         ctxt->dst.type = OP_NONE;
3162         return X86EMUL_CONTINUE;
3163 }
3164
3165 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3166                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3167                                               struct desc_ptr *ptr))
3168 {
3169         struct desc_ptr desc_ptr;
3170
3171         if (ctxt->mode == X86EMUL_MODE_PROT64)
3172                 ctxt->op_bytes = 8;
3173         get(ctxt, &desc_ptr);
3174         if (ctxt->op_bytes == 2) {
3175                 ctxt->op_bytes = 4;
3176                 desc_ptr.address &= 0x00ffffff;
3177         }
3178         /* Disable writeback. */
3179         ctxt->dst.type = OP_NONE;
3180         return segmented_write(ctxt, ctxt->dst.addr.mem,
3181                                &desc_ptr, 2 + ctxt->op_bytes);
3182 }
3183
3184 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3185 {
3186         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3187 }
3188
3189 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3190 {
3191         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3192 }
3193
3194 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3195 {
3196         struct desc_ptr desc_ptr;
3197         int rc;
3198
3199         if (ctxt->mode == X86EMUL_MODE_PROT64)
3200                 ctxt->op_bytes = 8;
3201         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3202                              &desc_ptr.size, &desc_ptr.address,
3203                              ctxt->op_bytes);
3204         if (rc != X86EMUL_CONTINUE)
3205                 return rc;
3206         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3207         /* Disable writeback. */
3208         ctxt->dst.type = OP_NONE;
3209         return X86EMUL_CONTINUE;
3210 }
3211
3212 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3213 {
3214         int rc;
3215
3216         rc = ctxt->ops->fix_hypercall(ctxt);
3217
3218         /* Disable writeback. */
3219         ctxt->dst.type = OP_NONE;
3220         return rc;
3221 }
3222
3223 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3224 {
3225         struct desc_ptr desc_ptr;
3226         int rc;
3227
3228         if (ctxt->mode == X86EMUL_MODE_PROT64)
3229                 ctxt->op_bytes = 8;
3230         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3231                              &desc_ptr.size, &desc_ptr.address,
3232                              ctxt->op_bytes);
3233         if (rc != X86EMUL_CONTINUE)
3234                 return rc;
3235         ctxt->ops->set_idt(ctxt, &desc_ptr);
3236         /* Disable writeback. */
3237         ctxt->dst.type = OP_NONE;
3238         return X86EMUL_CONTINUE;
3239 }
3240
3241 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3242 {
3243         if (ctxt->dst.type == OP_MEM)
3244                 ctxt->dst.bytes = 2;
3245         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3246         return X86EMUL_CONTINUE;
3247 }
3248
3249 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3250 {
3251         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3252                           | (ctxt->src.val & 0x0f));
3253         ctxt->dst.type = OP_NONE;
3254         return X86EMUL_CONTINUE;
3255 }
3256
3257 static int em_loop(struct x86_emulate_ctxt *ctxt)
3258 {
3259         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3260         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3261             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3262                 jmp_rel(ctxt, ctxt->src.val);
3263
3264         return X86EMUL_CONTINUE;
3265 }
3266
3267 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3268 {
3269         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3270                 jmp_rel(ctxt, ctxt->src.val);
3271
3272         return X86EMUL_CONTINUE;
3273 }
3274
3275 static int em_in(struct x86_emulate_ctxt *ctxt)
3276 {
3277         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3278                              &ctxt->dst.val))
3279                 return X86EMUL_IO_NEEDED;
3280
3281         return X86EMUL_CONTINUE;
3282 }
3283
3284 static int em_out(struct x86_emulate_ctxt *ctxt)
3285 {
3286         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3287                                     &ctxt->src.val, 1);
3288         /* Disable writeback. */
3289         ctxt->dst.type = OP_NONE;
3290         return X86EMUL_CONTINUE;
3291 }
3292
3293 static int em_cli(struct x86_emulate_ctxt *ctxt)
3294 {
3295         if (emulator_bad_iopl(ctxt))
3296                 return emulate_gp(ctxt, 0);
3297
3298         ctxt->eflags &= ~X86_EFLAGS_IF;
3299         return X86EMUL_CONTINUE;
3300 }
3301
3302 static int em_sti(struct x86_emulate_ctxt *ctxt)
3303 {
3304         if (emulator_bad_iopl(ctxt))
3305                 return emulate_gp(ctxt, 0);
3306
3307         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3308         ctxt->eflags |= X86_EFLAGS_IF;
3309         return X86EMUL_CONTINUE;
3310 }
3311
3312 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3313 {
3314         u32 eax, ebx, ecx, edx;
3315
3316         eax = reg_read(ctxt, VCPU_REGS_RAX);
3317         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3318         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3319         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3320         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3321         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3322         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3323         return X86EMUL_CONTINUE;
3324 }
3325
3326 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3327 {
3328         u32 flags;
3329
3330         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3331         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3332
3333         ctxt->eflags &= ~0xffUL;
3334         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3335         return X86EMUL_CONTINUE;
3336 }
3337
3338 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3339 {
3340         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3341         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3342         return X86EMUL_CONTINUE;
3343 }
3344
3345 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3346 {
3347         switch (ctxt->op_bytes) {
3348 #ifdef CONFIG_X86_64
3349         case 8:
3350                 asm("bswap %0" : "+r"(ctxt->dst.val));
3351                 break;
3352 #endif
3353         default:
3354                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3355                 break;
3356         }
3357         return X86EMUL_CONTINUE;
3358 }
3359
3360 static bool valid_cr(int nr)
3361 {
3362         switch (nr) {
3363         case 0:
3364         case 2 ... 4:
3365         case 8:
3366                 return true;
3367         default:
3368                 return false;
3369         }
3370 }
3371
3372 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3373 {
3374         if (!valid_cr(ctxt->modrm_reg))
3375                 return emulate_ud(ctxt);
3376
3377         return X86EMUL_CONTINUE;
3378 }
3379
3380 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3381 {
3382         u64 new_val = ctxt->src.val64;
3383         int cr = ctxt->modrm_reg;
3384         u64 efer = 0;
3385
3386         static u64 cr_reserved_bits[] = {
3387                 0xffffffff00000000ULL,
3388                 0, 0, 0, /* CR3 checked later */
3389                 CR4_RESERVED_BITS,
3390                 0, 0, 0,
3391                 CR8_RESERVED_BITS,
3392         };
3393
3394         if (!valid_cr(cr))
3395                 return emulate_ud(ctxt);
3396
3397         if (new_val & cr_reserved_bits[cr])
3398                 return emulate_gp(ctxt, 0);
3399
3400         switch (cr) {
3401         case 0: {
3402                 u64 cr4;
3403                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3404                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3405                         return emulate_gp(ctxt, 0);
3406
3407                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3408                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3409
3410                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3411                     !(cr4 & X86_CR4_PAE))
3412                         return emulate_gp(ctxt, 0);
3413
3414                 break;
3415                 }
3416         case 3: {
3417                 u64 rsvd = 0;
3418
3419                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3420                 if (efer & EFER_LMA)
3421                         rsvd = CR3_L_MODE_RESERVED_BITS;
3422
3423                 if (new_val & rsvd)
3424                         return emulate_gp(ctxt, 0);
3425
3426                 break;
3427                 }
3428         case 4: {
3429                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3430
3431                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3432                         return emulate_gp(ctxt, 0);
3433
3434                 break;
3435                 }
3436         }
3437
3438         return X86EMUL_CONTINUE;
3439 }
3440
3441 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3442 {
3443         unsigned long dr7;
3444
3445         ctxt->ops->get_dr(ctxt, 7, &dr7);
3446
3447         /* Check if DR7.Global_Enable is set */
3448         return dr7 & (1 << 13);
3449 }
3450
3451 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3452 {
3453         int dr = ctxt->modrm_reg;
3454         u64 cr4;
3455
3456         if (dr > 7)
3457                 return emulate_ud(ctxt);
3458
3459         cr4 = ctxt->ops->get_cr(ctxt, 4);
3460         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3461                 return emulate_ud(ctxt);
3462
3463         if (check_dr7_gd(ctxt))
3464                 return emulate_db(ctxt);
3465
3466         return X86EMUL_CONTINUE;
3467 }
3468
3469 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3470 {
3471         u64 new_val = ctxt->src.val64;
3472         int dr = ctxt->modrm_reg;
3473
3474         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3475                 return emulate_gp(ctxt, 0);
3476
3477         return check_dr_read(ctxt);
3478 }
3479
3480 static int check_svme(struct x86_emulate_ctxt *ctxt)
3481 {
3482         u64 efer;
3483
3484         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3485
3486         if (!(efer & EFER_SVME))
3487                 return emulate_ud(ctxt);
3488
3489         return X86EMUL_CONTINUE;
3490 }
3491
3492 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3493 {
3494         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3495
3496         /* Valid physical address? */
3497         if (rax & 0xffff000000000000ULL)
3498                 return emulate_gp(ctxt, 0);
3499
3500         return check_svme(ctxt);
3501 }
3502
3503 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3504 {
3505         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3506
3507         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3508                 return emulate_ud(ctxt);
3509
3510         return X86EMUL_CONTINUE;
3511 }
3512
3513 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3514 {
3515         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3516         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3517
3518         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3519             ctxt->ops->check_pmc(ctxt, rcx))
3520                 return emulate_gp(ctxt, 0);
3521
3522         return X86EMUL_CONTINUE;
3523 }
3524
3525 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3526 {
3527         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3528         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3529                 return emulate_gp(ctxt, 0);
3530
3531         return X86EMUL_CONTINUE;
3532 }
3533
3534 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3535 {
3536         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3537         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3538                 return emulate_gp(ctxt, 0);
3539
3540         return X86EMUL_CONTINUE;
3541 }
3542
3543 #define D(_y) { .flags = (_y) }
3544 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
3545 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
3546                       .check_perm = (_p) }
3547 #define N    D(NotImpl)
3548 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3549 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3550 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3551 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3552 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3553 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3554 #define II(_f, _e, _i) \
3555         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
3556 #define IIP(_f, _e, _i, _p) \
3557         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
3558           .check_perm = (_p) }
3559 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3560
3561 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3562 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3563 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3564 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3565 #define I2bvIP(_f, _e, _i, _p) \
3566         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3567
3568 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3569                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3570                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3571
3572 static const struct opcode group7_rm1[] = {
3573         DI(SrcNone | Priv, monitor),
3574         DI(SrcNone | Priv, mwait),
3575         N, N, N, N, N, N,
3576 };
3577
3578 static const struct opcode group7_rm3[] = {
3579         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3580         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3581         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3582         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3583         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3584         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3585         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3586         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3587 };
3588
3589 static const struct opcode group7_rm7[] = {
3590         N,
3591         DIP(SrcNone, rdtscp, check_rdtsc),
3592         N, N, N, N, N, N,
3593 };
3594
3595 static const struct opcode group1[] = {
3596         F(Lock, em_add),
3597         F(Lock | PageTable, em_or),
3598         F(Lock, em_adc),
3599         F(Lock, em_sbb),
3600         F(Lock | PageTable, em_and),
3601         F(Lock, em_sub),
3602         F(Lock, em_xor),
3603         F(NoWrite, em_cmp),
3604 };
3605
3606 static const struct opcode group1A[] = {
3607         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3608 };
3609
3610 static const struct opcode group2[] = {
3611         F(DstMem | ModRM, em_rol),
3612         F(DstMem | ModRM, em_ror),
3613         F(DstMem | ModRM, em_rcl),
3614         F(DstMem | ModRM, em_rcr),
3615         F(DstMem | ModRM, em_shl),
3616         F(DstMem | ModRM, em_shr),
3617         F(DstMem | ModRM, em_shl),
3618         F(DstMem | ModRM, em_sar),
3619 };
3620
3621 static const struct opcode group3[] = {
3622         F(DstMem | SrcImm | NoWrite, em_test),
3623         F(DstMem | SrcImm | NoWrite, em_test),
3624         F(DstMem | SrcNone | Lock, em_not),
3625         F(DstMem | SrcNone | Lock, em_neg),
3626         F(DstXacc | Src2Mem, em_mul_ex),
3627         F(DstXacc | Src2Mem, em_imul_ex),
3628         F(DstXacc | Src2Mem, em_div_ex),
3629         F(DstXacc | Src2Mem, em_idiv_ex),
3630 };
3631
3632 static const struct opcode group4[] = {
3633         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3634         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3635         N, N, N, N, N, N,
3636 };
3637
3638 static const struct opcode group5[] = {
3639         F(DstMem | SrcNone | Lock,              em_inc),
3640         F(DstMem | SrcNone | Lock,              em_dec),
3641         I(SrcMem | Stack,                       em_grp45),
3642         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3643         I(SrcMem | Stack,                       em_grp45),
3644         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3645         I(SrcMem | Stack,                       em_grp45), D(Undefined),
3646 };
3647
3648 static const struct opcode group6[] = {
3649         DI(Prot,        sldt),
3650         DI(Prot,        str),
3651         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3652         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3653         N, N, N, N,
3654 };
3655
3656 static const struct group_dual group7 = { {
3657         II(Mov | DstMem,                        em_sgdt, sgdt),
3658         II(Mov | DstMem,                        em_sidt, sidt),
3659         II(SrcMem | Priv,                       em_lgdt, lgdt),
3660         II(SrcMem | Priv,                       em_lidt, lidt),
3661         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3662         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3663         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3664 }, {
3665         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3666         EXT(0, group7_rm1),
3667         N, EXT(0, group7_rm3),
3668         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3669         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3670         EXT(0, group7_rm7),
3671 } };
3672
3673 static const struct opcode group8[] = {
3674         N, N, N, N,
3675         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3676         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3677         F(DstMem | SrcImmByte | Lock,                   em_btr),
3678         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3679 };
3680
3681 static const struct group_dual group9 = { {
3682         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3683 }, {
3684         N, N, N, N, N, N, N, N,
3685 } };
3686
3687 static const struct opcode group11[] = {
3688         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3689         X7(D(Undefined)),
3690 };
3691
3692 static const struct gprefix pfx_0f_6f_0f_7f = {
3693         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3694 };
3695
3696 static const struct gprefix pfx_vmovntpx = {
3697         I(0, em_mov), N, N, N,
3698 };
3699
3700 static const struct gprefix pfx_0f_28_0f_29 = {
3701         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3702 };
3703
3704 static const struct escape escape_d9 = { {
3705         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3706 }, {
3707         /* 0xC0 - 0xC7 */
3708         N, N, N, N, N, N, N, N,
3709         /* 0xC8 - 0xCF */
3710         N, N, N, N, N, N, N, N,
3711         /* 0xD0 - 0xC7 */
3712         N, N, N, N, N, N, N, N,
3713         /* 0xD8 - 0xDF */
3714         N, N, N, N, N, N, N, N,
3715         /* 0xE0 - 0xE7 */
3716         N, N, N, N, N, N, N, N,
3717         /* 0xE8 - 0xEF */
3718         N, N, N, N, N, N, N, N,
3719         /* 0xF0 - 0xF7 */
3720         N, N, N, N, N, N, N, N,
3721         /* 0xF8 - 0xFF */
3722         N, N, N, N, N, N, N, N,
3723 } };
3724
3725 static const struct escape escape_db = { {
3726         N, N, N, N, N, N, N, N,
3727 }, {
3728         /* 0xC0 - 0xC7 */
3729         N, N, N, N, N, N, N, N,
3730         /* 0xC8 - 0xCF */
3731         N, N, N, N, N, N, N, N,
3732         /* 0xD0 - 0xC7 */
3733         N, N, N, N, N, N, N, N,
3734         /* 0xD8 - 0xDF */
3735         N, N, N, N, N, N, N, N,
3736         /* 0xE0 - 0xE7 */
3737         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3738         /* 0xE8 - 0xEF */
3739         N, N, N, N, N, N, N, N,
3740         /* 0xF0 - 0xF7 */
3741         N, N, N, N, N, N, N, N,
3742         /* 0xF8 - 0xFF */
3743         N, N, N, N, N, N, N, N,
3744 } };
3745
3746 static const struct escape escape_dd = { {
3747         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3748 }, {
3749         /* 0xC0 - 0xC7 */
3750         N, N, N, N, N, N, N, N,
3751         /* 0xC8 - 0xCF */
3752         N, N, N, N, N, N, N, N,
3753         /* 0xD0 - 0xC7 */
3754         N, N, N, N, N, N, N, N,
3755         /* 0xD8 - 0xDF */
3756         N, N, N, N, N, N, N, N,
3757         /* 0xE0 - 0xE7 */
3758         N, N, N, N, N, N, N, N,
3759         /* 0xE8 - 0xEF */
3760         N, N, N, N, N, N, N, N,
3761         /* 0xF0 - 0xF7 */
3762         N, N, N, N, N, N, N, N,
3763         /* 0xF8 - 0xFF */
3764         N, N, N, N, N, N, N, N,
3765 } };
3766
3767 static const struct opcode opcode_table[256] = {
3768         /* 0x00 - 0x07 */
3769         F6ALU(Lock, em_add),
3770         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3771         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3772         /* 0x08 - 0x0F */
3773         F6ALU(Lock | PageTable, em_or),
3774         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3775         N,
3776         /* 0x10 - 0x17 */
3777         F6ALU(Lock, em_adc),
3778         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3779         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3780         /* 0x18 - 0x1F */
3781         F6ALU(Lock, em_sbb),
3782         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3783         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3784         /* 0x20 - 0x27 */
3785         F6ALU(Lock | PageTable, em_and), N, N,
3786         /* 0x28 - 0x2F */
3787         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3788         /* 0x30 - 0x37 */
3789         F6ALU(Lock, em_xor), N, N,
3790         /* 0x38 - 0x3F */
3791         F6ALU(NoWrite, em_cmp), N, N,
3792         /* 0x40 - 0x4F */
3793         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3794         /* 0x50 - 0x57 */
3795         X8(I(SrcReg | Stack, em_push)),
3796         /* 0x58 - 0x5F */
3797         X8(I(DstReg | Stack, em_pop)),
3798         /* 0x60 - 0x67 */
3799         I(ImplicitOps | Stack | No64, em_pusha),
3800         I(ImplicitOps | Stack | No64, em_popa),
3801         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3802         N, N, N, N,
3803         /* 0x68 - 0x6F */
3804         I(SrcImm | Mov | Stack, em_push),
3805         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3806         I(SrcImmByte | Mov | Stack, em_push),
3807         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3808         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3809         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3810         /* 0x70 - 0x7F */
3811         X16(D(SrcImmByte)),
3812         /* 0x80 - 0x87 */
3813         G(ByteOp | DstMem | SrcImm, group1),
3814         G(DstMem | SrcImm, group1),
3815         G(ByteOp | DstMem | SrcImm | No64, group1),
3816         G(DstMem | SrcImmByte, group1),
3817         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3818         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3819         /* 0x88 - 0x8F */
3820         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3821         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3822         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3823         D(ModRM | SrcMem | NoAccess | DstReg),
3824         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3825         G(0, group1A),
3826         /* 0x90 - 0x97 */
3827         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3828         /* 0x98 - 0x9F */
3829         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3830         I(SrcImmFAddr | No64, em_call_far), N,
3831         II(ImplicitOps | Stack, em_pushf, pushf),
3832         II(ImplicitOps | Stack, em_popf, popf),
3833         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
3834         /* 0xA0 - 0xA7 */
3835         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3836         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3837         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3838         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp),
3839         /* 0xA8 - 0xAF */
3840         F2bv(DstAcc | SrcImm | NoWrite, em_test),
3841         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3842         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3843         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp),
3844         /* 0xB0 - 0xB7 */
3845         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3846         /* 0xB8 - 0xBF */
3847         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
3848         /* 0xC0 - 0xC7 */
3849         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
3850         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3851         I(ImplicitOps | Stack, em_ret),
3852         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3853         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3854         G(ByteOp, group11), G(0, group11),
3855         /* 0xC8 - 0xCF */
3856         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
3857         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
3858         I(ImplicitOps | Stack, em_ret_far),
3859         D(ImplicitOps), DI(SrcImmByte, intn),
3860         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3861         /* 0xD0 - 0xD7 */
3862         G(Src2One | ByteOp, group2), G(Src2One, group2),
3863         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
3864         I(DstAcc | SrcImmUByte | No64, em_aam),
3865         I(DstAcc | SrcImmUByte | No64, em_aad),
3866         F(DstAcc | ByteOp | No64, em_salc),
3867         I(DstAcc | SrcXLat | ByteOp, em_mov),
3868         /* 0xD8 - 0xDF */
3869         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
3870         /* 0xE0 - 0xE7 */
3871         X3(I(SrcImmByte, em_loop)),
3872         I(SrcImmByte, em_jcxz),
3873         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
3874         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
3875         /* 0xE8 - 0xEF */
3876         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3877         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3878         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
3879         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
3880         /* 0xF0 - 0xF7 */
3881         N, DI(ImplicitOps, icebp), N, N,
3882         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3883         G(ByteOp, group3), G(0, group3),
3884         /* 0xF8 - 0xFF */
3885         D(ImplicitOps), D(ImplicitOps),
3886         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3887         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3888 };
3889
3890 static const struct opcode twobyte_table[256] = {
3891         /* 0x00 - 0x0F */
3892         G(0, group6), GD(0, &group7), N, N,
3893         N, I(ImplicitOps | EmulateOnUD, em_syscall),
3894         II(ImplicitOps | Priv, em_clts, clts), N,
3895         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3896         N, D(ImplicitOps | ModRM), N, N,
3897         /* 0x10 - 0x1F */
3898         N, N, N, N, N, N, N, N,
3899         D(ImplicitOps | ModRM), N, N, N, N, N, N, D(ImplicitOps | ModRM),
3900         /* 0x20 - 0x2F */
3901         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
3902         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
3903         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
3904                                                 check_cr_write),
3905         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
3906                                                 check_dr_write),
3907         N, N, N, N,
3908         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
3909         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
3910         N, GP(ModRM | DstMem | SrcReg | Sse | Mov | Aligned, &pfx_vmovntpx),
3911         N, N, N, N,
3912         /* 0x30 - 0x3F */
3913         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
3914         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3915         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
3916         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
3917         I(ImplicitOps | EmulateOnUD, em_sysenter),
3918         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
3919         N, N,
3920         N, N, N, N, N, N, N, N,
3921         /* 0x40 - 0x4F */
3922         X16(D(DstReg | SrcMem | ModRM | Mov)),
3923         /* 0x50 - 0x5F */
3924         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3925         /* 0x60 - 0x6F */
3926         N, N, N, N,
3927         N, N, N, N,
3928         N, N, N, N,
3929         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3930         /* 0x70 - 0x7F */
3931         N, N, N, N,
3932         N, N, N, N,
3933         N, N, N, N,
3934         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3935         /* 0x80 - 0x8F */
3936         X16(D(SrcImm)),
3937         /* 0x90 - 0x9F */
3938         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3939         /* 0xA0 - 0xA7 */
3940         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
3941         II(ImplicitOps, em_cpuid, cpuid),
3942         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
3943         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
3944         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
3945         /* 0xA8 - 0xAF */
3946         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
3947         DI(ImplicitOps, rsm),
3948         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
3949         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
3950         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
3951         D(ModRM), F(DstReg | SrcMem | ModRM, em_imul),
3952         /* 0xB0 - 0xB7 */
3953         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
3954         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
3955         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
3956         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
3957         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
3958         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3959         /* 0xB8 - 0xBF */
3960         N, N,
3961         G(BitOp, group8),
3962         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
3963         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
3964         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3965         /* 0xC0 - 0xC7 */
3966         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
3967         N, D(DstMem | SrcReg | ModRM | Mov),
3968         N, N, N, GD(0, &group9),
3969         /* 0xC8 - 0xCF */
3970         X8(I(DstReg, em_bswap)),
3971         /* 0xD0 - 0xDF */
3972         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3973         /* 0xE0 - 0xEF */
3974         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3975         /* 0xF0 - 0xFF */
3976         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3977 };
3978
3979 static const struct gprefix three_byte_0f_38_f0 = {
3980         I(DstReg | SrcMem | Mov, em_movbe), N, N, N
3981 };
3982
3983 static const struct gprefix three_byte_0f_38_f1 = {
3984         I(DstMem | SrcReg | Mov, em_movbe), N, N, N
3985 };
3986
3987 /*
3988  * Insns below are selected by the prefix which indexed by the third opcode
3989  * byte.
3990  */
3991 static const struct opcode opcode_map_0f_38[256] = {
3992         /* 0x00 - 0x7f */
3993         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
3994         /* 0x80 - 0xef */
3995         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
3996         /* 0xf0 - 0xf1 */
3997         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f0),
3998         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f1),
3999         /* 0xf2 - 0xff */
4000         N, N, X4(N), X8(N)
4001 };
4002
4003 #undef D
4004 #undef N
4005 #undef G
4006 #undef GD
4007 #undef I
4008 #undef GP
4009 #undef EXT
4010
4011 #undef D2bv
4012 #undef D2bvIP
4013 #undef I2bv
4014 #undef I2bvIP
4015 #undef I6ALU
4016
4017 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4018 {
4019         unsigned size;
4020
4021         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4022         if (size == 8)
4023                 size = 4;
4024         return size;
4025 }
4026
4027 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4028                       unsigned size, bool sign_extension)
4029 {
4030         int rc = X86EMUL_CONTINUE;
4031
4032         op->type = OP_IMM;
4033         op->bytes = size;
4034         op->addr.mem.ea = ctxt->_eip;
4035         /* NB. Immediates are sign-extended as necessary. */
4036         switch (op->bytes) {
4037         case 1:
4038                 op->val = insn_fetch(s8, ctxt);
4039                 break;
4040         case 2:
4041                 op->val = insn_fetch(s16, ctxt);
4042                 break;
4043         case 4:
4044                 op->val = insn_fetch(s32, ctxt);
4045                 break;
4046         case 8:
4047                 op->val = insn_fetch(s64, ctxt);
4048                 break;
4049         }
4050         if (!sign_extension) {
4051                 switch (op->bytes) {
4052                 case 1:
4053                         op->val &= 0xff;
4054                         break;
4055                 case 2:
4056                         op->val &= 0xffff;
4057                         break;
4058                 case 4:
4059                         op->val &= 0xffffffff;
4060                         break;
4061                 }
4062         }
4063 done:
4064         return rc;
4065 }
4066
4067 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4068                           unsigned d)
4069 {
4070         int rc = X86EMUL_CONTINUE;
4071
4072         switch (d) {
4073         case OpReg:
4074                 decode_register_operand(ctxt, op);
4075                 break;
4076         case OpImmUByte:
4077                 rc = decode_imm(ctxt, op, 1, false);
4078                 break;
4079         case OpMem:
4080                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4081         mem_common:
4082                 *op = ctxt->memop;
4083                 ctxt->memopp = op;
4084                 if (ctxt->d & BitOp)
4085                         fetch_bit_operand(ctxt);
4086                 op->orig_val = op->val;
4087                 break;
4088         case OpMem64:
4089                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4090                 goto mem_common;
4091         case OpAcc:
4092                 op->type = OP_REG;
4093                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4094                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4095                 fetch_register_operand(op);
4096                 op->orig_val = op->val;
4097                 break;
4098         case OpAccLo:
4099                 op->type = OP_REG;
4100                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4101                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4102                 fetch_register_operand(op);
4103                 op->orig_val = op->val;
4104                 break;
4105         case OpAccHi:
4106                 if (ctxt->d & ByteOp) {
4107                         op->type = OP_NONE;
4108                         break;
4109                 }
4110                 op->type = OP_REG;
4111                 op->bytes = ctxt->op_bytes;
4112                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4113                 fetch_register_operand(op);
4114                 op->orig_val = op->val;
4115                 break;
4116         case OpDI:
4117                 op->type = OP_MEM;
4118                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4119                 op->addr.mem.ea =
4120                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4121                 op->addr.mem.seg = VCPU_SREG_ES;
4122                 op->val = 0;
4123                 op->count = 1;
4124                 break;
4125         case OpDX:
4126                 op->type = OP_REG;
4127                 op->bytes = 2;
4128                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4129                 fetch_register_operand(op);
4130                 break;
4131         case OpCL:
4132                 op->bytes = 1;
4133                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4134                 break;
4135         case OpImmByte:
4136                 rc = decode_imm(ctxt, op, 1, true);
4137                 break;
4138         case OpOne:
4139                 op->bytes = 1;
4140                 op->val = 1;
4141                 break;
4142         case OpImm:
4143                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4144                 break;
4145         case OpImm64:
4146                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4147                 break;
4148         case OpMem8:
4149                 ctxt->memop.bytes = 1;
4150                 if (ctxt->memop.type == OP_REG) {
4151                         ctxt->memop.addr.reg = decode_register(ctxt,
4152                                         ctxt->modrm_rm, true);
4153                         fetch_register_operand(&ctxt->memop);
4154                 }
4155                 goto mem_common;
4156         case OpMem16:
4157                 ctxt->memop.bytes = 2;
4158                 goto mem_common;
4159         case OpMem32:
4160                 ctxt->memop.bytes = 4;
4161                 goto mem_common;
4162         case OpImmU16:
4163                 rc = decode_imm(ctxt, op, 2, false);
4164                 break;
4165         case OpImmU:
4166                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4167                 break;
4168         case OpSI:
4169                 op->type = OP_MEM;
4170                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4171                 op->addr.mem.ea =
4172                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4173                 op->addr.mem.seg = seg_override(ctxt);
4174                 op->val = 0;
4175                 op->count = 1;
4176                 break;
4177         case OpXLat:
4178                 op->type = OP_MEM;
4179                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4180                 op->addr.mem.ea =
4181                         register_address(ctxt,
4182                                 reg_read(ctxt, VCPU_REGS_RBX) +
4183                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4184                 op->addr.mem.seg = seg_override(ctxt);
4185                 op->val = 0;
4186                 break;
4187         case OpImmFAddr:
4188                 op->type = OP_IMM;
4189                 op->addr.mem.ea = ctxt->_eip;
4190                 op->bytes = ctxt->op_bytes + 2;
4191                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4192                 break;
4193         case OpMemFAddr:
4194                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4195                 goto mem_common;
4196         case OpES:
4197                 op->val = VCPU_SREG_ES;
4198                 break;
4199         case OpCS:
4200                 op->val = VCPU_SREG_CS;
4201                 break;
4202         case OpSS:
4203                 op->val = VCPU_SREG_SS;
4204                 break;
4205         case OpDS:
4206                 op->val = VCPU_SREG_DS;
4207                 break;
4208         case OpFS:
4209                 op->val = VCPU_SREG_FS;
4210                 break;
4211         case OpGS:
4212                 op->val = VCPU_SREG_GS;
4213                 break;
4214         case OpImplicit:
4215                 /* Special instructions do their own operand decoding. */
4216         default:
4217                 op->type = OP_NONE; /* Disable writeback. */
4218                 break;
4219         }
4220
4221 done:
4222         return rc;
4223 }
4224
4225 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4226 {
4227         int rc = X86EMUL_CONTINUE;
4228         int mode = ctxt->mode;
4229         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4230         bool op_prefix = false;
4231         struct opcode opcode;
4232
4233         ctxt->memop.type = OP_NONE;
4234         ctxt->memopp = NULL;
4235         ctxt->_eip = ctxt->eip;
4236         ctxt->fetch.start = ctxt->_eip;
4237         ctxt->fetch.end = ctxt->fetch.start + insn_len;
4238         ctxt->opcode_len = 1;
4239         if (insn_len > 0)
4240                 memcpy(ctxt->fetch.data, insn, insn_len);
4241
4242         switch (mode) {
4243         case X86EMUL_MODE_REAL:
4244         case X86EMUL_MODE_VM86:
4245         case X86EMUL_MODE_PROT16:
4246                 def_op_bytes = def_ad_bytes = 2;
4247                 break;
4248         case X86EMUL_MODE_PROT32:
4249                 def_op_bytes = def_ad_bytes = 4;
4250                 break;
4251 #ifdef CONFIG_X86_64
4252         case X86EMUL_MODE_PROT64:
4253                 def_op_bytes = 4;
4254                 def_ad_bytes = 8;
4255                 break;
4256 #endif
4257         default:
4258                 return EMULATION_FAILED;
4259         }
4260
4261         ctxt->op_bytes = def_op_bytes;
4262         ctxt->ad_bytes = def_ad_bytes;
4263
4264         /* Legacy prefixes. */
4265         for (;;) {
4266                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4267                 case 0x66:      /* operand-size override */
4268                         op_prefix = true;
4269                         /* switch between 2/4 bytes */
4270                         ctxt->op_bytes = def_op_bytes ^ 6;
4271                         break;
4272                 case 0x67:      /* address-size override */
4273                         if (mode == X86EMUL_MODE_PROT64)
4274                                 /* switch between 4/8 bytes */
4275                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4276                         else
4277                                 /* switch between 2/4 bytes */
4278                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4279                         break;
4280                 case 0x26:      /* ES override */
4281                 case 0x2e:      /* CS override */
4282                 case 0x36:      /* SS override */
4283                 case 0x3e:      /* DS override */
4284                         set_seg_override(ctxt, (ctxt->b >> 3) & 3);
4285                         break;
4286                 case 0x64:      /* FS override */
4287                 case 0x65:      /* GS override */
4288                         set_seg_override(ctxt, ctxt->b & 7);
4289                         break;
4290                 case 0x40 ... 0x4f: /* REX */
4291                         if (mode != X86EMUL_MODE_PROT64)
4292                                 goto done_prefixes;
4293                         ctxt->rex_prefix = ctxt->b;
4294                         continue;
4295                 case 0xf0:      /* LOCK */
4296                         ctxt->lock_prefix = 1;
4297                         break;
4298                 case 0xf2:      /* REPNE/REPNZ */
4299                 case 0xf3:      /* REP/REPE/REPZ */
4300                         ctxt->rep_prefix = ctxt->b;
4301                         break;
4302                 default:
4303                         goto done_prefixes;
4304                 }
4305
4306                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4307
4308                 ctxt->rex_prefix = 0;
4309         }
4310
4311 done_prefixes:
4312
4313         /* REX prefix. */
4314         if (ctxt->rex_prefix & 8)
4315                 ctxt->op_bytes = 8;     /* REX.W */
4316
4317         /* Opcode byte(s). */
4318         opcode = opcode_table[ctxt->b];
4319         /* Two-byte opcode? */
4320         if (ctxt->b == 0x0f) {
4321                 ctxt->opcode_len = 2;
4322                 ctxt->b = insn_fetch(u8, ctxt);
4323                 opcode = twobyte_table[ctxt->b];
4324
4325                 /* 0F_38 opcode map */
4326                 if (ctxt->b == 0x38) {
4327                         ctxt->opcode_len = 3;
4328                         ctxt->b = insn_fetch(u8, ctxt);
4329                         opcode = opcode_map_0f_38[ctxt->b];
4330                 }
4331         }
4332         ctxt->d = opcode.flags;
4333
4334         if (ctxt->d & ModRM)
4335                 ctxt->modrm = insn_fetch(u8, ctxt);
4336
4337         /* vex-prefix instructions are not implemented */
4338         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4339             (mode == X86EMUL_MODE_PROT64 ||
4340             (mode >= X86EMUL_MODE_PROT16 && (ctxt->modrm & 0x80)))) {
4341                 ctxt->d = NotImpl;
4342         }
4343
4344         while (ctxt->d & GroupMask) {
4345                 switch (ctxt->d & GroupMask) {
4346                 case Group:
4347                         goffset = (ctxt->modrm >> 3) & 7;
4348                         opcode = opcode.u.group[goffset];
4349                         break;
4350                 case GroupDual:
4351                         goffset = (ctxt->modrm >> 3) & 7;
4352                         if ((ctxt->modrm >> 6) == 3)
4353                                 opcode = opcode.u.gdual->mod3[goffset];
4354                         else
4355                                 opcode = opcode.u.gdual->mod012[goffset];
4356                         break;
4357                 case RMExt:
4358                         goffset = ctxt->modrm & 7;
4359                         opcode = opcode.u.group[goffset];
4360                         break;
4361                 case Prefix:
4362                         if (ctxt->rep_prefix && op_prefix)
4363                                 return EMULATION_FAILED;
4364                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4365                         switch (simd_prefix) {
4366                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4367                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4368                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4369                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4370                         }
4371                         break;
4372                 case Escape:
4373                         if (ctxt->modrm > 0xbf)
4374                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4375                         else
4376                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4377                         break;
4378                 default:
4379                         return EMULATION_FAILED;
4380                 }
4381
4382                 ctxt->d &= ~(u64)GroupMask;
4383                 ctxt->d |= opcode.flags;
4384         }
4385
4386         ctxt->execute = opcode.u.execute;
4387         ctxt->check_perm = opcode.check_perm;
4388         ctxt->intercept = opcode.intercept;
4389
4390         /* Unrecognised? */
4391         if (ctxt->d == 0 || (ctxt->d & NotImpl))
4392                 return EMULATION_FAILED;
4393
4394         if (!(ctxt->d & EmulateOnUD) && ctxt->ud)
4395                 return EMULATION_FAILED;
4396
4397         if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
4398                 ctxt->op_bytes = 8;
4399
4400         if (ctxt->d & Op3264) {
4401                 if (mode == X86EMUL_MODE_PROT64)
4402                         ctxt->op_bytes = 8;
4403                 else
4404                         ctxt->op_bytes = 4;
4405         }
4406
4407         if (ctxt->d & Sse)
4408                 ctxt->op_bytes = 16;
4409         else if (ctxt->d & Mmx)
4410                 ctxt->op_bytes = 8;
4411
4412         /* ModRM and SIB bytes. */
4413         if (ctxt->d & ModRM) {
4414                 rc = decode_modrm(ctxt, &ctxt->memop);
4415                 if (!ctxt->has_seg_override)
4416                         set_seg_override(ctxt, ctxt->modrm_seg);
4417         } else if (ctxt->d & MemAbs)
4418                 rc = decode_abs(ctxt, &ctxt->memop);
4419         if (rc != X86EMUL_CONTINUE)
4420                 goto done;
4421
4422         if (!ctxt->has_seg_override)
4423                 set_seg_override(ctxt, VCPU_SREG_DS);
4424
4425         ctxt->memop.addr.mem.seg = seg_override(ctxt);
4426
4427         if (ctxt->memop.type == OP_MEM && ctxt->ad_bytes != 8)
4428                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
4429
4430         /*
4431          * Decode and fetch the source operand: register, memory
4432          * or immediate.
4433          */
4434         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4435         if (rc != X86EMUL_CONTINUE)
4436                 goto done;
4437
4438         /*
4439          * Decode and fetch the second source operand: register, memory
4440          * or immediate.
4441          */
4442         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4443         if (rc != X86EMUL_CONTINUE)
4444                 goto done;
4445
4446         /* Decode and fetch the destination operand: register or memory. */
4447         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4448
4449 done:
4450         if (ctxt->memopp && ctxt->memopp->type == OP_MEM && ctxt->rip_relative)
4451                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4452
4453         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4454 }
4455
4456 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4457 {
4458         return ctxt->d & PageTable;
4459 }
4460
4461 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4462 {
4463         /* The second termination condition only applies for REPE
4464          * and REPNE. Test if the repeat string operation prefix is
4465          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4466          * corresponding termination condition according to:
4467          *      - if REPE/REPZ and ZF = 0 then done
4468          *      - if REPNE/REPNZ and ZF = 1 then done
4469          */
4470         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4471              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4472             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4473                  ((ctxt->eflags & EFLG_ZF) == 0))
4474                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4475                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4476                 return true;
4477
4478         return false;
4479 }
4480
4481 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4482 {
4483         bool fault = false;
4484
4485         ctxt->ops->get_fpu(ctxt);
4486         asm volatile("1: fwait \n\t"
4487                      "2: \n\t"
4488                      ".pushsection .fixup,\"ax\" \n\t"
4489                      "3: \n\t"
4490                      "movb $1, %[fault] \n\t"
4491                      "jmp 2b \n\t"
4492                      ".popsection \n\t"
4493                      _ASM_EXTABLE(1b, 3b)
4494                      : [fault]"+qm"(fault));
4495         ctxt->ops->put_fpu(ctxt);
4496
4497         if (unlikely(fault))
4498                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4499
4500         return X86EMUL_CONTINUE;
4501 }
4502
4503 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4504                                        struct operand *op)
4505 {
4506         if (op->type == OP_MM)
4507                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4508 }
4509
4510 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4511 {
4512         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4513         if (!(ctxt->d & ByteOp))
4514                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4515         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4516             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4517               [fastop]"+S"(fop)
4518             : "c"(ctxt->src2.val));
4519         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4520         if (!fop) /* exception is returned in fop variable */
4521                 return emulate_de(ctxt);
4522         return X86EMUL_CONTINUE;
4523 }
4524
4525 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4526 {
4527         const struct x86_emulate_ops *ops = ctxt->ops;
4528         int rc = X86EMUL_CONTINUE;
4529         int saved_dst_type = ctxt->dst.type;
4530
4531         ctxt->mem_read.pos = 0;
4532
4533         if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4534                         (ctxt->d & Undefined)) {
4535                 rc = emulate_ud(ctxt);
4536                 goto done;
4537         }
4538
4539         /* LOCK prefix is allowed only with some instructions */
4540         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4541                 rc = emulate_ud(ctxt);
4542                 goto done;
4543         }
4544
4545         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4546                 rc = emulate_ud(ctxt);
4547                 goto done;
4548         }
4549
4550         if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4551             || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4552                 rc = emulate_ud(ctxt);
4553                 goto done;
4554         }
4555
4556         if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4557                 rc = emulate_nm(ctxt);
4558                 goto done;
4559         }
4560
4561         if (ctxt->d & Mmx) {
4562                 rc = flush_pending_x87_faults(ctxt);
4563                 if (rc != X86EMUL_CONTINUE)
4564                         goto done;
4565                 /*
4566                  * Now that we know the fpu is exception safe, we can fetch
4567                  * operands from it.
4568                  */
4569                 fetch_possible_mmx_operand(ctxt, &ctxt->src);
4570                 fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4571                 if (!(ctxt->d & Mov))
4572                         fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4573         }
4574
4575         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4576                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4577                                               X86_ICPT_PRE_EXCEPT);
4578                 if (rc != X86EMUL_CONTINUE)
4579                         goto done;
4580         }
4581
4582         /* Privileged instruction can be executed only in CPL=0 */
4583         if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4584                 rc = emulate_gp(ctxt, 0);
4585                 goto done;
4586         }
4587
4588         /* Instruction can only be executed in protected mode */
4589         if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4590                 rc = emulate_ud(ctxt);
4591                 goto done;
4592         }
4593
4594         /* Do instruction specific permission checks */
4595         if (ctxt->check_perm) {
4596                 rc = ctxt->check_perm(ctxt);
4597                 if (rc != X86EMUL_CONTINUE)
4598                         goto done;
4599         }
4600
4601         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4602                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4603                                               X86_ICPT_POST_EXCEPT);
4604                 if (rc != X86EMUL_CONTINUE)
4605                         goto done;
4606         }
4607
4608         if (ctxt->rep_prefix && (ctxt->d & String)) {
4609                 /* All REP prefixes have the same first termination condition */
4610                 if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4611                         ctxt->eip = ctxt->_eip;
4612                         goto done;
4613                 }
4614         }
4615
4616         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4617                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4618                                     ctxt->src.valptr, ctxt->src.bytes);
4619                 if (rc != X86EMUL_CONTINUE)
4620                         goto done;
4621                 ctxt->src.orig_val64 = ctxt->src.val64;
4622         }
4623
4624         if (ctxt->src2.type == OP_MEM) {
4625                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4626                                     &ctxt->src2.val, ctxt->src2.bytes);
4627                 if (rc != X86EMUL_CONTINUE)
4628                         goto done;
4629         }
4630
4631         if ((ctxt->d & DstMask) == ImplicitOps)
4632                 goto special_insn;
4633
4634
4635         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4636                 /* optimisation - avoid slow emulated read if Mov */
4637                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4638                                    &ctxt->dst.val, ctxt->dst.bytes);
4639                 if (rc != X86EMUL_CONTINUE)
4640                         goto done;
4641         }
4642         ctxt->dst.orig_val = ctxt->dst.val;
4643
4644 special_insn:
4645
4646         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4647                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4648                                               X86_ICPT_POST_MEMACCESS);
4649                 if (rc != X86EMUL_CONTINUE)
4650                         goto done;
4651         }
4652
4653         if (ctxt->execute) {
4654                 if (ctxt->d & Fastop) {
4655                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4656                         rc = fastop(ctxt, fop);
4657                         if (rc != X86EMUL_CONTINUE)
4658                                 goto done;
4659                         goto writeback;
4660                 }
4661                 rc = ctxt->execute(ctxt);
4662                 if (rc != X86EMUL_CONTINUE)
4663                         goto done;
4664                 goto writeback;
4665         }
4666
4667         if (ctxt->opcode_len == 2)
4668                 goto twobyte_insn;
4669         else if (ctxt->opcode_len == 3)
4670                 goto threebyte_insn;
4671
4672         switch (ctxt->b) {
4673         case 0x63:              /* movsxd */
4674                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4675                         goto cannot_emulate;
4676                 ctxt->dst.val = (s32) ctxt->src.val;
4677                 break;
4678         case 0x70 ... 0x7f: /* jcc (short) */
4679                 if (test_cc(ctxt->b, ctxt->eflags))
4680                         jmp_rel(ctxt, ctxt->src.val);
4681                 break;
4682         case 0x8d: /* lea r16/r32, m */
4683                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4684                 break;
4685         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4686                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4687                         break;
4688                 rc = em_xchg(ctxt);
4689                 break;
4690         case 0x98: /* cbw/cwde/cdqe */
4691                 switch (ctxt->op_bytes) {
4692                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4693                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4694                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4695                 }
4696                 break;
4697         case 0xcc:              /* int3 */
4698                 rc = emulate_int(ctxt, 3);
4699                 break;
4700         case 0xcd:              /* int n */
4701                 rc = emulate_int(ctxt, ctxt->src.val);
4702                 break;
4703         case 0xce:              /* into */
4704                 if (ctxt->eflags & EFLG_OF)
4705                         rc = emulate_int(ctxt, 4);
4706                 break;
4707         case 0xe9: /* jmp rel */
4708         case 0xeb: /* jmp rel short */
4709                 jmp_rel(ctxt, ctxt->src.val);
4710                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4711                 break;
4712         case 0xf4:              /* hlt */
4713                 ctxt->ops->halt(ctxt);
4714                 break;
4715         case 0xf5:      /* cmc */
4716                 /* complement carry flag from eflags reg */
4717                 ctxt->eflags ^= EFLG_CF;
4718                 break;
4719         case 0xf8: /* clc */
4720                 ctxt->eflags &= ~EFLG_CF;
4721                 break;
4722         case 0xf9: /* stc */
4723                 ctxt->eflags |= EFLG_CF;
4724                 break;
4725         case 0xfc: /* cld */
4726                 ctxt->eflags &= ~EFLG_DF;
4727                 break;
4728         case 0xfd: /* std */
4729                 ctxt->eflags |= EFLG_DF;
4730                 break;
4731         default:
4732                 goto cannot_emulate;
4733         }
4734
4735         if (rc != X86EMUL_CONTINUE)
4736                 goto done;
4737
4738 writeback:
4739         if (ctxt->d & SrcWrite) {
4740                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
4741                 rc = writeback(ctxt, &ctxt->src);
4742                 if (rc != X86EMUL_CONTINUE)
4743                         goto done;
4744         }
4745         if (!(ctxt->d & NoWrite)) {
4746                 rc = writeback(ctxt, &ctxt->dst);
4747                 if (rc != X86EMUL_CONTINUE)
4748                         goto done;
4749         }
4750
4751         /*
4752          * restore dst type in case the decoding will be reused
4753          * (happens for string instruction )
4754          */
4755         ctxt->dst.type = saved_dst_type;
4756
4757         if ((ctxt->d & SrcMask) == SrcSI)
4758                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4759
4760         if ((ctxt->d & DstMask) == DstDI)
4761                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4762
4763         if (ctxt->rep_prefix && (ctxt->d & String)) {
4764                 unsigned int count;
4765                 struct read_cache *r = &ctxt->io_read;
4766                 if ((ctxt->d & SrcMask) == SrcSI)
4767                         count = ctxt->src.count;
4768                 else
4769                         count = ctxt->dst.count;
4770                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4771                                 -count);
4772
4773                 if (!string_insn_completed(ctxt)) {
4774                         /*
4775                          * Re-enter guest when pio read ahead buffer is empty
4776                          * or, if it is not used, after each 1024 iteration.
4777                          */
4778                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4779                             (r->end == 0 || r->end != r->pos)) {
4780                                 /*
4781                                  * Reset read cache. Usually happens before
4782                                  * decode, but since instruction is restarted
4783                                  * we have to do it here.
4784                                  */
4785                                 ctxt->mem_read.end = 0;
4786                                 writeback_registers(ctxt);
4787                                 return EMULATION_RESTART;
4788                         }
4789                         goto done; /* skip rip writeback */
4790                 }
4791         }
4792
4793         ctxt->eip = ctxt->_eip;
4794
4795 done:
4796         if (rc == X86EMUL_PROPAGATE_FAULT)
4797                 ctxt->have_exception = true;
4798         if (rc == X86EMUL_INTERCEPTED)
4799                 return EMULATION_INTERCEPTED;
4800
4801         if (rc == X86EMUL_CONTINUE)
4802                 writeback_registers(ctxt);
4803
4804         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4805
4806 twobyte_insn:
4807         switch (ctxt->b) {
4808         case 0x09:              /* wbinvd */
4809                 (ctxt->ops->wbinvd)(ctxt);
4810                 break;
4811         case 0x08:              /* invd */
4812         case 0x0d:              /* GrpP (prefetch) */
4813         case 0x18:              /* Grp16 (prefetch/nop) */
4814         case 0x1f:              /* nop */
4815                 break;
4816         case 0x20: /* mov cr, reg */
4817                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4818                 break;
4819         case 0x21: /* mov from dr to reg */
4820                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4821                 break;
4822         case 0x40 ... 0x4f:     /* cmov */
4823                 ctxt->dst.val = ctxt->dst.orig_val = ctxt->src.val;
4824                 if (!test_cc(ctxt->b, ctxt->eflags))
4825                         ctxt->dst.type = OP_NONE; /* no writeback */
4826                 break;
4827         case 0x80 ... 0x8f: /* jnz rel, etc*/
4828                 if (test_cc(ctxt->b, ctxt->eflags))
4829                         jmp_rel(ctxt, ctxt->src.val);
4830                 break;
4831         case 0x90 ... 0x9f:     /* setcc r/m8 */
4832                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4833                 break;
4834         case 0xae:              /* clflush */
4835                 break;
4836         case 0xb6 ... 0xb7:     /* movzx */
4837                 ctxt->dst.bytes = ctxt->op_bytes;
4838                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
4839                                                        : (u16) ctxt->src.val;
4840                 break;
4841         case 0xbe ... 0xbf:     /* movsx */
4842                 ctxt->dst.bytes = ctxt->op_bytes;
4843                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
4844                                                         (s16) ctxt->src.val;
4845                 break;
4846         case 0xc3:              /* movnti */
4847                 ctxt->dst.bytes = ctxt->op_bytes;
4848                 ctxt->dst.val = (ctxt->op_bytes == 8) ? (u64) ctxt->src.val :
4849                                                         (u32) ctxt->src.val;
4850                 break;
4851         default:
4852                 goto cannot_emulate;
4853         }
4854
4855 threebyte_insn:
4856
4857         if (rc != X86EMUL_CONTINUE)
4858                 goto done;
4859
4860         goto writeback;
4861
4862 cannot_emulate:
4863         return EMULATION_FAILED;
4864 }
4865
4866 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
4867 {
4868         invalidate_registers(ctxt);
4869 }
4870
4871 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
4872 {
4873         writeback_registers(ctxt);
4874 }