arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50
  51 #include <asm/acpi.h>
  52 #include <asm/desc.h>
  53 #include <asm/nmi.h>
  54 #include <asm/irq.h>
  55 #include <asm/idle.h>
  56 #include <asm/trampoline.h>
  57 #include <asm/cpu.h>
  58 #include <asm/numa.h>
  59 #include <asm/pgtable.h>
  60 #include <asm/tlbflush.h>
  61 #include <asm/mtrr.h>
  62 #include <asm/vmi.h>
  63 #include <asm/apic.h>
  64 #include <asm/setup.h>
  65 #include <asm/uv/uv.h>
  66 #include <linux/mc146818rtc.h>
  67
  68 #include <asm/smpboot_hooks.h>
  69
  70 #ifdef CONFIG_X86_32
  71 u8 apicid_2_node[MAX_APICID];
  72 static int low_mappings;
  73 #endif
  74
  75 /* State of each CPU */
  76 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  77
  78 /* Store all idle threads, this can be reused instead of creating
  79 * a new thread. Also avoids complicated thread destroy functionality
  80 * for idle threads.
  81 */
  82 #ifdef CONFIG_HOTPLUG_CPU
  83 /*
  84  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
  85  * removed after init for !CONFIG_HOTPLUG_CPU.
  86  */
  87 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
  88 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
  89 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
  90 #else
  91 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
  92 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
  93 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
  94 #endif
  95
  96 /* Number of siblings per CPU package */
  97 int smp_num_siblings = 1;
  98 EXPORT_SYMBOL(smp_num_siblings);
  99
 100 /* Last level cache ID of each logical CPU */
 101 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 102
 103 /* representing HT siblings of each logical CPU */
 104 DEFINE_PER_CPU(cpumask_t, cpu_sibling_map);
 105 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 106
 107 /* representing HT and core siblings of each logical CPU */
 108 DEFINE_PER_CPU(cpumask_t, cpu_core_map);
 109 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 110
 111 /* Per CPU bogomips and other parameters */
 112 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 113 EXPORT_PER_CPU_SYMBOL(cpu_info);
 114
 115 atomic_t init_deasserted;
 116
 117
 118 /* Set if we find a B stepping CPU */
 119 static int __cpuinitdata smp_b_stepping;
 120
 121 #if defined(CONFIG_NUMA) && defined(CONFIG_X86_32)
 122
 123 /* which logical CPUs are on which nodes */
 124 cpumask_t node_to_cpumask_map[MAX_NUMNODES] __read_mostly =
 125                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
 126 EXPORT_SYMBOL(node_to_cpumask_map);
 127 /* which node each logical CPU is on */
 128 int cpu_to_node_map[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
 129 EXPORT_SYMBOL(cpu_to_node_map);
 130
 131 /* set up a mapping between cpu and node. */
 132 static void map_cpu_to_node(int cpu, int node)
 133 {
 134         printk(KERN_INFO "Mapping cpu %d to node %d\n", cpu, node);
 135         cpumask_set_cpu(cpu, &node_to_cpumask_map[node]);
 136         cpu_to_node_map[cpu] = node;
 137 }
 138
 139 /* undo a mapping between cpu and node. */
 140 static void unmap_cpu_to_node(int cpu)
 141 {
 142         int node;
 143
 144         printk(KERN_INFO "Unmapping cpu %d from all nodes\n", cpu);
 145         for (node = 0; node < MAX_NUMNODES; node++)
 146                 cpumask_clear_cpu(cpu, &node_to_cpumask_map[node]);
 147         cpu_to_node_map[cpu] = 0;
 148 }
 149 #else /* !(CONFIG_NUMA && CONFIG_X86_32) */
 150 #define map_cpu_to_node(cpu, node)      ({})
 151 #define unmap_cpu_to_node(cpu)  ({})
 152 #endif
 153
 154 #ifdef CONFIG_X86_32
 155 static int boot_cpu_logical_apicid;
 156
 157 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly =
 158                                         { [0 ... NR_CPUS-1] = BAD_APICID };
 159
 160 static void map_cpu_to_logical_apicid(void)
 161 {
 162         int cpu = smp_processor_id();
 163         int apicid = logical_smp_processor_id();
 164         int node = apic->apicid_to_node(apicid);
 165
 166         if (!node_online(node))
 167                 node = first_online_node;
 168
 169         cpu_2_logical_apicid[cpu] = apicid;
 170         map_cpu_to_node(cpu, node);
 171 }
 172
 173 void numa_remove_cpu(int cpu)
 174 {
 175         cpu_2_logical_apicid[cpu] = BAD_APICID;
 176         unmap_cpu_to_node(cpu);
 177 }
 178 #else
 179 #define map_cpu_to_logical_apicid()  do {} while (0)
 180 #endif
 181
 182 /*
 183  * Report back to the Boot Processor.
 184  * Running on AP.
 185  */
 186 static void __cpuinit smp_callin(void)
 187 {
 188         int cpuid, phys_id;
 189         unsigned long timeout;
 190
 191         /*
 192          * If waken up by an INIT in an 82489DX configuration
 193          * we may get here before an INIT-deassert IPI reaches
 194          * our local APIC.  We have to wait for the IPI or we'll
 195          * lock up on an APIC access.
 196          */
 197         if (apic->wait_for_init_deassert)
 198                 apic->wait_for_init_deassert(&init_deasserted);
 199
 200         /*
 201          * (This works even if the APIC is not enabled.)
 202          */
 203         phys_id = read_apic_id();
 204         cpuid = smp_processor_id();
 205         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 206                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 207                                         phys_id, cpuid);
 208         }
 209         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 210
 211         /*
 212          * STARTUP IPIs are fragile beasts as they might sometimes
 213          * trigger some glue motherboard logic. Complete APIC bus
 214          * silence for 1 second, this overestimates the time the
 215          * boot CPU is spending to send the up to 2 STARTUP IPIs
 216          * by a factor of two. This should be enough.
 217          */
 218
 219         /*
 220          * Waiting 2s total for startup (udelay is not yet working)
 221          */
 222         timeout = jiffies + 2*HZ;
 223         while (time_before(jiffies, timeout)) {
 224                 /*
 225                  * Has the boot CPU finished it's STARTUP sequence?
 226                  */
 227                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 228                         break;
 229                 cpu_relax();
 230         }
 231
 232         if (!time_before(jiffies, timeout)) {
 233                 panic("%s: CPU%d started up but did not get a callout!\n",
 234                       __func__, cpuid);
 235         }
 236
 237         /*
 238          * the boot CPU has finished the init stage and is spinning
 239          * on callin_map until we finish. We are free to set up this
 240          * CPU, first the APIC. (this is probably redundant on most
 241          * boards)
 242          */
 243
 244         pr_debug("CALLIN, before setup_local_APIC().\n");
 245         if (apic->smp_callin_clear_local_apic)
 246                 apic->smp_callin_clear_local_apic();
 247         setup_local_APIC();
 248         end_local_APIC_setup();
 249         map_cpu_to_logical_apicid();
 250
 251         notify_cpu_starting(cpuid);
 252         /*
 253          * Get our bogomips.
 254          *
 255          * Need to enable IRQs because it can take longer and then
 256          * the NMI watchdog might kill us.
 257          */
 258         local_irq_enable();
 259         calibrate_delay();
 260         local_irq_disable();
 261         pr_debug("Stack at about %p\n", &cpuid);
 262
 263         /*
 264          * Save our processor parameters
 265          */
 266         smp_store_cpu_info(cpuid);
 267
 268         /*
 269          * Allow the master to continue.
 270          */
 271         cpumask_set_cpu(cpuid, cpu_callin_mask);
 272 }
 273
 274 static int __cpuinitdata unsafe_smp;
 275
 276 /*
 277  * Activate a secondary processor.
 278  */
 279 notrace static void __cpuinit start_secondary(void *unused)
 280 {
 281         /*
 282          * Don't put *anything* before cpu_init(), SMP booting is too
 283          * fragile that we want to limit the things done here to the
 284          * most necessary things.
 285          */
 286         vmi_bringup();
 287         cpu_init();
 288         preempt_disable();
 289         smp_callin();
 290
 291         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 292         barrier();
 293         /*
 294          * Check TSC synchronization with the BP:
 295          */
 296         check_tsc_sync_target();
 297
 298         if (nmi_watchdog == NMI_IO_APIC) {
 299                 disable_8259A_irq(0);
 300                 enable_NMI_through_LVT0();
 301                 enable_8259A_irq(0);
 302         }
 303
 304 #ifdef CONFIG_X86_32
 305         while (low_mappings)
 306                 cpu_relax();
 307         __flush_tlb_all();
 308 #endif
 309
 310         /* This must be done before setting cpu_online_map */
 311         set_cpu_sibling_map(raw_smp_processor_id());
 312         wmb();
 313
 314         /*
 315          * We need to hold call_lock, so there is no inconsistency
 316          * between the time smp_call_function() determines number of
 317          * IPI recipients, and the time when the determination is made
 318          * for which cpus receive the IPI. Holding this
 319          * lock helps us to not include this cpu in a currently in progress
 320          * smp_call_function().
 321          *
 322          * We need to hold vector_lock so there the set of online cpus
 323          * does not change while we are assigning vectors to cpus.  Holding
 324          * this lock ensures we don't half assign or remove an irq from a cpu.
 325          */
 326         ipi_call_lock();
 327         lock_vector_lock();
 328         __setup_vector_irq(smp_processor_id());
 329         set_cpu_online(smp_processor_id(), true);
 330         unlock_vector_lock();
 331         ipi_call_unlock();
 332         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 333
 334         /* enable local interrupts */
 335         local_irq_enable();
 336
 337         setup_secondary_clock();
 338
 339         wmb();
 340         cpu_idle();
 341 }
 342
 343 static void __cpuinit smp_apply_quirks(struct cpuinfo_x86 *c)
 344 {
 345         /*
 346          * Mask B, Pentium, but not Pentium MMX
 347          */
 348         if (c->x86_vendor == X86_VENDOR_INTEL &&
 349             c->x86 == 5 &&
 350             c->x86_mask >= 1 && c->x86_mask <= 4 &&
 351             c->x86_model <= 3)
 352                 /*
 353                  * Remember we have B step Pentia with bugs
 354                  */
 355                 smp_b_stepping = 1;
 356
 357         /*
 358          * Certain Athlons might work (for various values of 'work') in SMP
 359          * but they are not certified as MP capable.
 360          */
 361         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
 362
 363                 if (num_possible_cpus() == 1)
 364                         goto valid_k7;
 365
 366                 /* Athlon 660/661 is valid. */
 367                 if ((c->x86_model == 6) && ((c->x86_mask == 0) ||
 368                     (c->x86_mask == 1)))
 369                         goto valid_k7;
 370
 371                 /* Duron 670 is valid */
 372                 if ((c->x86_model == 7) && (c->x86_mask == 0))
 373                         goto valid_k7;
 374
 375                 /*
 376                  * Athlon 662, Duron 671, and Athlon >model 7 have capability
 377                  * bit. It's worth noting that the A5 stepping (662) of some
 378                  * Athlon XP's have the MP bit set.
 379                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for
 380                  * more.
 381                  */
 382                 if (((c->x86_model == 6) && (c->x86_mask >= 2)) ||
 383                     ((c->x86_model == 7) && (c->x86_mask >= 1)) ||
 384                      (c->x86_model > 7))
 385                         if (cpu_has_mp)
 386                                 goto valid_k7;
 387
 388                 /* If we get here, not a certified SMP capable AMD system. */
 389                 unsafe_smp = 1;
 390         }
 391
 392 valid_k7:
 393         ;
 394 }
 395
 396 static void __cpuinit smp_checks(void)
 397 {
 398         if (smp_b_stepping)
 399                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable"
 400                                     "with B stepping processors.\n");
 401
 402         /*
 403          * Don't taint if we are running SMP kernel on a single non-MP
 404          * approved Athlon
 405          */
 406         if (unsafe_smp && num_online_cpus() > 1) {
 407                 printk(KERN_INFO "WARNING: This combination of AMD"
 408                         "processors is not suitable for SMP.\n");
 409                 add_taint(TAINT_UNSAFE_SMP);
 410         }
 411 }
 412
 413 /*
 414  * The bootstrap kernel entry code has set these up. Save them for
 415  * a given CPU
 416  */
 417
 418 void __cpuinit smp_store_cpu_info(int id)
 419 {
 420         struct cpuinfo_x86 *c = &cpu_data(id);
 421
 422         *c = boot_cpu_data;
 423         c->cpu_index = id;
 424         if (id != 0)
 425                 identify_secondary_cpu(c);
 426         smp_apply_quirks(c);
 427 }
 428
 429
 430 void __cpuinit set_cpu_sibling_map(int cpu)
 431 {
 432         int i;
 433         struct cpuinfo_x86 *c = &cpu_data(cpu);
 434
 435         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 436
 437         if (smp_num_siblings > 1) {
 438                 for_each_cpu(i, cpu_sibling_setup_mask) {
 439                         struct cpuinfo_x86 *o = &cpu_data(i);
 440
 441                         if (c->phys_proc_id == o->phys_proc_id &&
 442                             c->cpu_core_id == o->cpu_core_id) {
 443                                 cpumask_set_cpu(i, cpu_sibling_mask(cpu));
 444                                 cpumask_set_cpu(cpu, cpu_sibling_mask(i));
 445                                 cpumask_set_cpu(i, cpu_core_mask(cpu));
 446                                 cpumask_set_cpu(cpu, cpu_core_mask(i));
 447                                 cpumask_set_cpu(i, &c->llc_shared_map);
 448                                 cpumask_set_cpu(cpu, &o->llc_shared_map);
 449                         }
 450                 }
 451         } else {
 452                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 453         }
 454
 455         cpumask_set_cpu(cpu, &c->llc_shared_map);
 456
 457         if (current_cpu_data.x86_max_cores == 1) {
 458                 cpumask_copy(cpu_core_mask(cpu), cpu_sibling_mask(cpu));
 459                 c->booted_cores = 1;
 460                 return;
 461         }
 462
 463         for_each_cpu(i, cpu_sibling_setup_mask) {
 464                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
 465                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
 466                         cpumask_set_cpu(i, &c->llc_shared_map);
 467                         cpumask_set_cpu(cpu, &cpu_data(i).llc_shared_map);
 468                 }
 469                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
 470                         cpumask_set_cpu(i, cpu_core_mask(cpu));
 471                         cpumask_set_cpu(cpu, cpu_core_mask(i));
 472                         /*
 473                          *  Does this new cpu bringup a new core?
 474                          */
 475                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 476                                 /*
 477                                  * for each core in package, increment
 478                                  * the booted_cores for this new cpu
 479                                  */
 480                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 481                                         c->booted_cores++;
 482                                 /*
 483                                  * increment the core count for all
 484                                  * the other cpus in this package
 485                                  */
 486                                 if (i != cpu)
 487                                         cpu_data(i).booted_cores++;
 488                         } else if (i != cpu && !c->booted_cores)
 489                                 c->booted_cores = cpu_data(i).booted_cores;
 490                 }
 491         }
 492 }
 493
 494 /* maps the cpu to the sched domain representing multi-core */
 495 const struct cpumask *cpu_coregroup_mask(int cpu)
 496 {
 497         struct cpuinfo_x86 *c = &cpu_data(cpu);
 498         /*
 499          * For perf, we return last level cache shared map.
 500          * And for power savings, we return cpu_core_map
 501          */
 502         if (sched_mc_power_savings || sched_smt_power_savings)
 503                 return cpu_core_mask(cpu);
 504         else
 505                 return &c->llc_shared_map;
 506 }
 507
 508 cpumask_t cpu_coregroup_map(int cpu)
 509 {
 510         return *cpu_coregroup_mask(cpu);
 511 }
 512
 513 static void impress_friends(void)
 514 {
 515         int cpu;
 516         unsigned long bogosum = 0;
 517         /*
 518          * Allow the user to impress friends.
 519          */
 520         pr_debug("Before bogomips.\n");
 521         for_each_possible_cpu(cpu)
 522                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 523                         bogosum += cpu_data(cpu).loops_per_jiffy;
 524         printk(KERN_INFO
 525                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 526                 num_online_cpus(),
 527                 bogosum/(500000/HZ),
 528                 (bogosum/(5000/HZ))%100);
 529
 530         pr_debug("Before bogocount - setting activated=1.\n");
 531 }
 532
 533 void __inquire_remote_apic(int apicid)
 534 {
 535         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 536         char *names[] = { "ID", "VERSION", "SPIV" };
 537         int timeout;
 538         u32 status;
 539
 540         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 541
 542         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 543                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 544
 545                 /*
 546                  * Wait for idle.
 547                  */
 548                 status = safe_apic_wait_icr_idle();
 549                 if (status)
 550                         printk(KERN_CONT
 551                                "a previous APIC delivery may have failed\n");
 552
 553                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 554
 555                 timeout = 0;
 556                 do {
 557                         udelay(100);
 558                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 559                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 560
 561                 switch (status) {
 562                 case APIC_ICR_RR_VALID:
 563                         status = apic_read(APIC_RRR);
 564                         printk(KERN_CONT "%08x\n", status);
 565                         break;
 566                 default:
 567                         printk(KERN_CONT "failed\n");
 568                 }
 569         }
 570 }
 571
 572 /*
 573  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 574  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 575  * won't ... remember to clear down the APIC, etc later.
 576  */
 577 int __devinit
 578 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 579 {
 580         unsigned long send_status, accept_status = 0;
 581         int maxlvt;
 582
 583         /* Target chip */
 584         /* Boot on the stack */
 585         /* Kick the second */
 586         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
 587
 588         pr_debug("Waiting for send to finish...\n");
 589         send_status = safe_apic_wait_icr_idle();
 590
 591         /*
 592          * Give the other CPU some time to accept the IPI.
 593          */
 594         udelay(200);
 595         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 596                 maxlvt = lapic_get_maxlvt();
 597                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 598                         apic_write(APIC_ESR, 0);
 599                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 600         }
 601         pr_debug("NMI sent.\n");
 602
 603         if (send_status)
 604                 printk(KERN_ERR "APIC never delivered???\n");
 605         if (accept_status)
 606                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 607
 608         return (send_status | accept_status);
 609 }
 610
 611 int __devinit
 612 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 613 {
 614         unsigned long send_status, accept_status = 0;
 615         int maxlvt, num_starts, j;
 616
 617         maxlvt = lapic_get_maxlvt();
 618
 619         /*
 620          * Be paranoid about clearing APIC errors.
 621          */
 622         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 623                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 624                         apic_write(APIC_ESR, 0);
 625                 apic_read(APIC_ESR);
 626         }
 627
 628         pr_debug("Asserting INIT.\n");
 629
 630         /*
 631          * Turn INIT on target chip
 632          */
 633         /*
 634          * Send IPI
 635          */
 636         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 637                        phys_apicid);
 638
 639         pr_debug("Waiting for send to finish...\n");
 640         send_status = safe_apic_wait_icr_idle();
 641
 642         mdelay(10);
 643
 644         pr_debug("Deasserting INIT.\n");
 645
 646         /* Target chip */
 647         /* Send IPI */
 648         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 649
 650         pr_debug("Waiting for send to finish...\n");
 651         send_status = safe_apic_wait_icr_idle();
 652
 653         mb();
 654         atomic_set(&init_deasserted, 1);
 655
 656         /*
 657          * Should we send STARTUP IPIs ?
 658          *
 659          * Determine this based on the APIC version.
 660          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 661          */
 662         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 663                 num_starts = 2;
 664         else
 665                 num_starts = 0;
 666
 667         /*
 668          * Paravirt / VMI wants a startup IPI hook here to set up the
 669          * target processor state.
 670          */
 671         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 672                          (unsigned long)stack_start.sp);
 673
 674         /*
 675          * Run STARTUP IPI loop.
 676          */
 677         pr_debug("#startup loops: %d.\n", num_starts);
 678
 679         for (j = 1; j <= num_starts; j++) {
 680                 pr_debug("Sending STARTUP #%d.\n", j);
 681                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 682                         apic_write(APIC_ESR, 0);
 683                 apic_read(APIC_ESR);
 684                 pr_debug("After apic_write.\n");
 685
 686                 /*
 687                  * STARTUP IPI
 688                  */
 689
 690                 /* Target chip */
 691                 /* Boot on the stack */
 692                 /* Kick the second */
 693                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 694                                phys_apicid);
 695
 696                 /*
 697                  * Give the other CPU some time to accept the IPI.
 698                  */
 699                 udelay(300);
 700
 701                 pr_debug("Startup point 1.\n");
 702
 703                 pr_debug("Waiting for send to finish...\n");
 704                 send_status = safe_apic_wait_icr_idle();
 705
 706                 /*
 707                  * Give the other CPU some time to accept the IPI.
 708                  */
 709                 udelay(200);
 710                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 711                         apic_write(APIC_ESR, 0);
 712                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 713                 if (send_status || accept_status)
 714                         break;
 715         }
 716         pr_debug("After Startup.\n");
 717
 718         if (send_status)
 719                 printk(KERN_ERR "APIC never delivered???\n");
 720         if (accept_status)
 721                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 722
 723         return (send_status | accept_status);
 724 }
 725
 726 struct create_idle {
 727         struct work_struct work;
 728         struct task_struct *idle;
 729         struct completion done;
 730         int cpu;
 731 };
 732
 733 static void __cpuinit do_fork_idle(struct work_struct *work)
 734 {
 735         struct create_idle *c_idle =
 736                 container_of(work, struct create_idle, work);
 737
 738         c_idle->idle = fork_idle(c_idle->cpu);
 739         complete(&c_idle->done);
 740 }
 741
 742 /*
 743  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 744  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 745  * Returns zero if CPU booted OK, else error code from ->wakeup_cpu.
 746  */
 747 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 748 {
 749         unsigned long boot_error = 0;
 750         unsigned long start_ip;
 751         int timeout;
 752         struct create_idle c_idle = {
 753                 .cpu    = cpu,
 754                 .done   = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
 755         };
 756
 757         INIT_WORK(&c_idle.work, do_fork_idle);
 758
 759         alternatives_smp_switch(1);
 760
 761         c_idle.idle = get_idle_for_cpu(cpu);
 762
 763         /*
 764          * We can't use kernel_thread since we must avoid to
 765          * reschedule the child.
 766          */
 767         if (c_idle.idle) {
 768                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
 769                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
 770                 init_idle(c_idle.idle, cpu);
 771                 goto do_rest;
 772         }
 773
 774         if (!keventd_up() || current_is_keventd())
 775                 c_idle.work.func(&c_idle.work);
 776         else {
 777                 schedule_work(&c_idle.work);
 778                 wait_for_completion(&c_idle.done);
 779         }
 780
 781         if (IS_ERR(c_idle.idle)) {
 782                 printk("failed fork for CPU %d\n", cpu);
 783                 return PTR_ERR(c_idle.idle);
 784         }
 785
 786         set_idle_for_cpu(cpu, c_idle.idle);
 787 do_rest:
 788         per_cpu(current_task, cpu) = c_idle.idle;
 789 #ifdef CONFIG_X86_32
 790         /* Stack for startup_32 can be just as for start_secondary onwards */
 791         irq_ctx_init(cpu);
 792 #else
 793         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
 794         initial_gs = per_cpu_offset(cpu);
 795         per_cpu(kernel_stack, cpu) =
 796                 (unsigned long)task_stack_page(c_idle.idle) -
 797                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 798 #endif
 799         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 800         initial_code = (unsigned long)start_secondary;
 801         stack_start.sp = (void *) c_idle.idle->thread.sp;
 802
 803         /* start_ip had better be page-aligned! */
 804         start_ip = setup_trampoline();
 805
 806         /* So we see what's up   */
 807         printk(KERN_INFO "Booting processor %d APIC 0x%x ip 0x%lx\n",
 808                           cpu, apicid, start_ip);
 809
 810         /*
 811          * This grunge runs the startup process for
 812          * the targeted processor.
 813          */
 814
 815         atomic_set(&init_deasserted, 0);
 816
 817         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 818
 819                 pr_debug("Setting warm reset code and vector.\n");
 820
 821                 smpboot_setup_warm_reset_vector(start_ip);
 822                 /*
 823                  * Be paranoid about clearing APIC errors.
 824                 */
 825                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 826                         apic_write(APIC_ESR, 0);
 827                         apic_read(APIC_ESR);
 828                 }
 829         }
 830
 831         /*
 832          * Starting actual IPI sequence...
 833          */
 834         boot_error = apic->wakeup_cpu(apicid, start_ip);
 835
 836         if (!boot_error) {
 837                 /*
 838                  * allow APs to start initializing.
 839                  */
 840                 pr_debug("Before Callout %d.\n", cpu);
 841                 cpumask_set_cpu(cpu, cpu_callout_mask);
 842                 pr_debug("After Callout %d.\n", cpu);
 843
 844                 /*
 845                  * Wait 5s total for a response
 846                  */
 847                 for (timeout = 0; timeout < 50000; timeout++) {
 848                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 849                                 break;  /* It has booted */
 850                         udelay(100);
 851                 }
 852
 853                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 854                         /* number CPUs logically, starting from 1 (BSP is 0) */
 855                         pr_debug("OK.\n");
 856                         printk(KERN_INFO "CPU%d: ", cpu);
 857                         print_cpu_info(&cpu_data(cpu));
 858                         pr_debug("CPU has booted.\n");
 859                 } else {
 860                         boot_error = 1;
 861                         if (*((volatile unsigned char *)trampoline_base)
 862                                         == 0xA5)
 863                                 /* trampoline started but...? */
 864                                 printk(KERN_ERR "Stuck ??\n");
 865                         else
 866                                 /* trampoline code not run */
 867                                 printk(KERN_ERR "Not responding.\n");
 868                         if (apic->inquire_remote_apic)
 869                                 apic->inquire_remote_apic(apicid);
 870                 }
 871         }
 872
 873         if (boot_error) {
 874                 /* Try to put things back the way they were before ... */
 875                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 876
 877                 /* was set by do_boot_cpu() */
 878                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 879
 880                 /* was set by cpu_init() */
 881                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 882
 883                 set_cpu_present(cpu, false);
 884                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 885         }
 886
 887         /* mark "stuck" area as not stuck */
 888         *((volatile unsigned long *)trampoline_base) = 0;
 889
 890         /*
 891          * Cleanup possible dangling ends...
 892          */
 893         smpboot_restore_warm_reset_vector();
 894
 895         return boot_error;
 896 }
 897
 898 int __cpuinit native_cpu_up(unsigned int cpu)
 899 {
 900         int apicid = apic->cpu_present_to_apicid(cpu);
 901         unsigned long flags;
 902         int err;
 903
 904         WARN_ON(irqs_disabled());
 905
 906         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 907
 908         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 909             !physid_isset(apicid, phys_cpu_present_map)) {
 910                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 911                 return -EINVAL;
 912         }
 913
 914         /*
 915          * Already booted CPU?
 916          */
 917         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 918                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 919                 return -ENOSYS;
 920         }
 921
 922         /*
 923          * Save current MTRR state in case it was changed since early boot
 924          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 925          */
 926         mtrr_save_state();
 927
 928         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 929
 930 #ifdef CONFIG_X86_32
 931         /* init low mem mapping */
 932         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + KERNEL_PGD_BOUNDARY,
 933                 min_t(unsigned long, KERNEL_PGD_PTRS, KERNEL_PGD_BOUNDARY));
 934         flush_tlb_all();
 935         low_mappings = 1;
 936
 937         err = do_boot_cpu(apicid, cpu);
 938
 939         zap_low_mappings();
 940         low_mappings = 0;
 941 #else
 942         err = do_boot_cpu(apicid, cpu);
 943 #endif
 944         if (err) {
 945                 pr_debug("do_boot_cpu failed %d\n", err);
 946                 return -EIO;
 947         }
 948
 949         /*
 950          * Check TSC synchronization with the AP (keep irqs disabled
 951          * while doing so):
 952          */
 953         local_irq_save(flags);
 954         check_tsc_sync_source(cpu);
 955         local_irq_restore(flags);
 956
 957         while (!cpu_online(cpu)) {
 958                 cpu_relax();
 959                 touch_nmi_watchdog();
 960         }
 961
 962         return 0;
 963 }
 964
 965 /*
 966  * Fall back to non SMP mode after errors.
 967  *
 968  * RED-PEN audit/test this more. I bet there is more state messed up here.
 969  */
 970 static __init void disable_smp(void)
 971 {
 972         /* use the read/write pointers to the present and possible maps */
 973         cpumask_copy(&cpu_present_map, cpumask_of(0));
 974         cpumask_copy(&cpu_possible_map, cpumask_of(0));
 975         smpboot_clear_io_apic_irqs();
 976
 977         if (smp_found_config)
 978                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 979         else
 980                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 981         map_cpu_to_logical_apicid();
 982         cpumask_set_cpu(0, cpu_sibling_mask(0));
 983         cpumask_set_cpu(0, cpu_core_mask(0));
 984 }
 985
 986 /*
 987  * Various sanity checks.
 988  */
 989 static int __init smp_sanity_check(unsigned max_cpus)
 990 {
 991         preempt_disable();
 992
 993 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 994         if (def_to_bigsmp && nr_cpu_ids > 8) {
 995                 unsigned int cpu;
 996                 unsigned nr;
 997
 998                 printk(KERN_WARNING
 999                        "More than 8 CPUs detected - skipping them.\n"
1000                        "Use CONFIG_X86_BIGSMP.\n");
1001
1002                 nr = 0;
1003                 for_each_present_cpu(cpu) {
1004                         if (nr >= 8)
1005                                 set_cpu_present(cpu, false);
1006                         nr++;
1007                 }
1008
1009                 nr = 0;
1010                 for_each_possible_cpu(cpu) {
1011                         if (nr >= 8)
1012                                 set_cpu_possible(cpu, false);
1013                         nr++;
1014                 }
1015
1016                 nr_cpu_ids = 8;
1017         }
1018 #endif
1019
1020         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1021                 printk(KERN_WARNING
1022                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
1023                         hard_smp_processor_id());
1024
1025                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1026         }
1027
1028         /*
1029          * If we couldn't find an SMP configuration at boot time,
1030          * get out of here now!
1031          */
1032         if (!smp_found_config && !acpi_lapic) {
1033                 preempt_enable();
1034                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1035                 disable_smp();
1036                 if (APIC_init_uniprocessor())
1037                         printk(KERN_NOTICE "Local APIC not detected."
1038                                            " Using dummy APIC emulation.\n");
1039                 return -1;
1040         }
1041
1042         /*
1043          * Should not be necessary because the MP table should list the boot
1044          * CPU too, but we do it for the sake of robustness anyway.
1045          */
1046         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
1047                 printk(KERN_NOTICE
1048                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
1049                         boot_cpu_physical_apicid);
1050                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1051         }
1052         preempt_enable();
1053
1054         /*
1055          * If we couldn't find a local APIC, then get out of here now!
1056          */
1057         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
1058             !cpu_has_apic) {
1059                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1060                         boot_cpu_physical_apicid);
1061                 printk(KERN_ERR "... forcing use of dummy APIC emulation."
1062                                 "(tell your hw vendor)\n");
1063                 smpboot_clear_io_apic();
1064                 arch_disable_smp_support();
1065                 return -1;
1066         }
1067
1068         verify_local_APIC();
1069
1070         /*
1071          * If SMP should be disabled, then really disable it!
1072          */
1073         if (!max_cpus) {
1074                 printk(KERN_INFO "SMP mode deactivated.\n");
1075                 smpboot_clear_io_apic();
1076
1077                 localise_nmi_watchdog();
1078
1079                 connect_bsp_APIC();
1080                 setup_local_APIC();
1081                 end_local_APIC_setup();
1082                 return -1;
1083         }
1084
1085         return 0;
1086 }
1087
1088 static void __init smp_cpu_index_default(void)
1089 {
1090         int i;
1091         struct cpuinfo_x86 *c;
1092
1093         for_each_possible_cpu(i) {
1094                 c = &cpu_data(i);
1095                 /* mark all to hotplug */
1096                 c->cpu_index = nr_cpu_ids;
1097         }
1098 }
1099
1100 /*
1101  * Prepare for SMP bootup.  The MP table or ACPI has been read
1102  * earlier.  Just do some sanity checking here and enable APIC mode.
1103  */
1104 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1105 {
1106         preempt_disable();
1107         smp_cpu_index_default();
1108         current_cpu_data = boot_cpu_data;
1109         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1110         mb();
1111         /*
1112          * Setup boot CPU information
1113          */
1114         smp_store_cpu_info(0); /* Final full version of the data */
1115 #ifdef CONFIG_X86_32
1116         boot_cpu_logical_apicid = logical_smp_processor_id();
1117 #endif
1118         current_thread_info()->cpu = 0;  /* needed? */
1119         set_cpu_sibling_map(0);
1120
1121         enable_IR_x2apic();
1122 #ifdef CONFIG_X86_64
1123         default_setup_apic_routing();
1124 #endif
1125
1126         if (smp_sanity_check(max_cpus) < 0) {
1127                 printk(KERN_INFO "SMP disabled\n");
1128                 disable_smp();
1129                 goto out;
1130         }
1131
1132         preempt_disable();
1133         if (read_apic_id() != boot_cpu_physical_apicid) {
1134                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1135                      read_apic_id(), boot_cpu_physical_apicid);
1136                 /* Or can we switch back to PIC here? */
1137         }
1138         preempt_enable();
1139
1140         connect_bsp_APIC();
1141
1142         /*
1143          * Switch from PIC to APIC mode.
1144          */
1145         setup_local_APIC();
1146
1147         /*
1148          * Enable IO APIC before setting up error vector
1149          */
1150         if (!skip_ioapic_setup && nr_ioapics)
1151                 enable_IO_APIC();
1152
1153         end_local_APIC_setup();
1154
1155         map_cpu_to_logical_apicid();
1156
1157         if (apic->setup_portio_remap)
1158                 apic->setup_portio_remap();
1159
1160         smpboot_setup_io_apic();
1161         /*
1162          * Set up local APIC timer on boot CPU.
1163          */
1164
1165         printk(KERN_INFO "CPU%d: ", 0);
1166         print_cpu_info(&cpu_data(0));
1167         setup_boot_clock();
1168
1169         if (is_uv_system())
1170                 uv_system_init();
1171 out:
1172         preempt_enable();
1173 }
1174 /*
1175  * Early setup to make printk work.
1176  */
1177 void __init native_smp_prepare_boot_cpu(void)
1178 {
1179         int me = smp_processor_id();
1180         switch_to_new_gdt(me);
1181         /* already set me in cpu_online_mask in boot_cpu_init() */
1182         cpumask_set_cpu(me, cpu_callout_mask);
1183         per_cpu(cpu_state, me) = CPU_ONLINE;
1184 }
1185
1186 void __init native_smp_cpus_done(unsigned int max_cpus)
1187 {
1188         pr_debug("Boot done.\n");
1189
1190         impress_friends();
1191         smp_checks();
1192 #ifdef CONFIG_X86_IO_APIC
1193         setup_ioapic_dest();
1194 #endif
1195         check_nmi_watchdog();
1196 }
1197
1198 static int __initdata setup_possible_cpus = -1;
1199 static int __init _setup_possible_cpus(char *str)
1200 {
1201         get_option(&str, &setup_possible_cpus);
1202         return 0;
1203 }
1204 early_param("possible_cpus", _setup_possible_cpus);
1205
1206
1207 /*
1208  * cpu_possible_map should be static, it cannot change as cpu's
1209  * are onlined, or offlined. The reason is per-cpu data-structures
1210  * are allocated by some modules at init time, and dont expect to
1211  * do this dynamically on cpu arrival/departure.
1212  * cpu_present_map on the other hand can change dynamically.
1213  * In case when cpu_hotplug is not compiled, then we resort to current
1214  * behaviour, which is cpu_possible == cpu_present.
1215  * - Ashok Raj
1216  *
1217  * Three ways to find out the number of additional hotplug CPUs:
1218  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1219  * - The user can overwrite it with possible_cpus=NUM
1220  * - Otherwise don't reserve additional CPUs.
1221  * We do this because additional CPUs waste a lot of memory.
1222  * -AK
1223  */
1224 __init void prefill_possible_map(void)
1225 {
1226         int i, possible;
1227
1228         /* no processor from mptable or madt */
1229         if (!num_processors)
1230                 num_processors = 1;
1231
1232         if (setup_possible_cpus == -1)
1233                 possible = num_processors + disabled_cpus;
1234         else
1235                 possible = setup_possible_cpus;
1236
1237         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1238
1239         if (possible > CONFIG_NR_CPUS) {
1240                 printk(KERN_WARNING
1241                         "%d Processors exceeds NR_CPUS limit of %d\n",
1242                         possible, CONFIG_NR_CPUS);
1243                 possible = CONFIG_NR_CPUS;
1244         }
1245
1246         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1247                 possible, max_t(int, possible - num_processors, 0));
1248
1249         for (i = 0; i < possible; i++)
1250                 set_cpu_possible(i, true);
1251
1252         nr_cpu_ids = possible;
1253 }
1254
1255 #ifdef CONFIG_HOTPLUG_CPU
1256
1257 static void remove_siblinginfo(int cpu)
1258 {
1259         int sibling;
1260         struct cpuinfo_x86 *c = &cpu_data(cpu);
1261
1262         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1263                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1264                 /*/
1265                  * last thread sibling in this cpu core going down
1266                  */
1267                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1268                         cpu_data(sibling).booted_cores--;
1269         }
1270
1271         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1272                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1273         cpumask_clear(cpu_sibling_mask(cpu));
1274         cpumask_clear(cpu_core_mask(cpu));
1275         c->phys_proc_id = 0;
1276         c->cpu_core_id = 0;
1277         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1278 }
1279
1280 static void __ref remove_cpu_from_maps(int cpu)
1281 {
1282         set_cpu_online(cpu, false);
1283         cpumask_clear_cpu(cpu, cpu_callout_mask);
1284         cpumask_clear_cpu(cpu, cpu_callin_mask);
1285         /* was set by cpu_init() */
1286         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1287         numa_remove_cpu(cpu);
1288 }
1289
1290 void cpu_disable_common(void)
1291 {
1292         int cpu = smp_processor_id();
1293         /*
1294          * HACK:
1295          * Allow any queued timer interrupts to get serviced
1296          * This is only a temporary solution until we cleanup
1297          * fixup_irqs as we do for IA64.
1298          */
1299         local_irq_enable();
1300         mdelay(1);
1301
1302         local_irq_disable();
1303         remove_siblinginfo(cpu);
1304
1305         /* It's now safe to remove this processor from the online map */
1306         lock_vector_lock();
1307         remove_cpu_from_maps(cpu);
1308         unlock_vector_lock();
1309         fixup_irqs();
1310 }
1311
1312 int native_cpu_disable(void)
1313 {
1314         int cpu = smp_processor_id();
1315
1316         /*
1317          * Perhaps use cpufreq to drop frequency, but that could go
1318          * into generic code.
1319          *
1320          * We won't take down the boot processor on i386 due to some
1321          * interrupts only being able to be serviced by the BSP.
1322          * Especially so if we're not using an IOAPIC   -zwane
1323          */
1324         if (cpu == 0)
1325                 return -EBUSY;
1326
1327         if (nmi_watchdog == NMI_LOCAL_APIC)
1328                 stop_apic_nmi_watchdog(NULL);
1329         clear_local_APIC();
1330
1331         cpu_disable_common();
1332         return 0;
1333 }
1334
1335 void native_cpu_die(unsigned int cpu)
1336 {
1337         /* We don't do anything here: idle task is faking death itself. */
1338         unsigned int i;
1339
1340         for (i = 0; i < 10; i++) {
1341                 /* They ack this in play_dead by setting CPU_DEAD */
1342                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1343                         printk(KERN_INFO "CPU %d is now offline\n", cpu);
1344                         if (1 == num_online_cpus())
1345                                 alternatives_smp_switch(0);
1346                         return;
1347                 }
1348                 msleep(100);
1349         }
1350         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1351 }
1352
1353 void play_dead_common(void)
1354 {
1355         idle_task_exit();
1356         reset_lazy_tlbstate();
1357         irq_ctx_exit(raw_smp_processor_id());
1358         c1e_remove_cpu(raw_smp_processor_id());
1359
1360         mb();
1361         /* Ack it */
1362         __get_cpu_var(cpu_state) = CPU_DEAD;
1363
1364         /*
1365          * With physical CPU hotplug, we should halt the cpu
1366          */
1367         local_irq_disable();
1368 }
1369
1370 void native_play_dead(void)
1371 {
1372         play_dead_common();
1373         wbinvd_halt();
1374 }
1375
1376 #else /* ... !CONFIG_HOTPLUG_CPU */
1377 int native_cpu_disable(void)
1378 {
1379         return -ENOSYS;
1380 }
1381
1382 void native_cpu_die(unsigned int cpu)
1383 {
1384         /* We said "no" in __cpu_disable */
1385         BUG();
1386 }
1387
1388 void native_play_dead(void)
1389 {
1390         BUG();
1391 }
1392
1393 #endif