arch/sh/mm/Kconfig

   1 #
   2 # Processor families
   3 #
   4 config CPU_SH2
   5         select SH_WRITETHROUGH if !CPU_SH2A
   6         bool
   7
   8 config CPU_SH2A
   9         bool
  10         select CPU_SH2
  11
  12 config CPU_SH3
  13         bool
  14         select CPU_HAS_INTEVT
  15         select CPU_HAS_SR_RB
  16
  17 config CPU_SH4
  18         bool
  19         select CPU_HAS_INTEVT
  20         select CPU_HAS_SR_RB
  21         select CPU_HAS_PTEA if (!CPU_SUBTYPE_ST40 && !CPU_SH4A) || CPU_SHX2
  22
  23 config CPU_SH4A
  24         bool
  25         select CPU_SH4
  26
  27 config CPU_SH4AL_DSP
  28         bool
  29         select CPU_SH4A
  30
  31 config CPU_SUBTYPE_ST40
  32         bool
  33         select CPU_SH4
  34         select CPU_HAS_INTC2_IRQ
  35
  36 config CPU_SHX2
  37         bool
  38
  39 choice
  40         prompt "Processor sub-type selection"
  41
  42 #
  43 # Processor subtypes
  44 #
  45
  46 # SH-2 Processor Support
  47
  48 config CPU_SUBTYPE_SH7604
  49         bool "Support SH7604 processor"
  50         select CPU_SH2
  51
  52 config CPU_SUBTYPE_SH7619
  53         bool "Support SH7619 processor"
  54         select CPU_SH2
  55
  56 # SH-2A Processor Support
  57
  58 config CPU_SUBTYPE_SH7206
  59         bool "Support SH7206 processor"
  60         select CPU_SH2A
  61         select CPU_HAS_IPR_IRQ
  62
  63 # SH-3 Processor Support
  64
  65 config CPU_SUBTYPE_SH7300
  66         bool "Support SH7300 processor"
  67         select CPU_SH3
  68
  69 config CPU_SUBTYPE_SH7705
  70         bool "Support SH7705 processor"
  71         select CPU_SH3
  72         select CPU_HAS_IPR_IRQ
  73         select CPU_HAS_PINT_IRQ
  74
  75 config CPU_SUBTYPE_SH7706
  76         bool "Support SH7706 processor"
  77         select CPU_SH3
  78         select CPU_HAS_IPR_IRQ
  79         help
  80           Select SH7706 if you have a 133 Mhz SH-3 HD6417706 CPU.
  81
  82 config CPU_SUBTYPE_SH7707
  83         bool "Support SH7707 processor"
  84         select CPU_SH3
  85         select CPU_HAS_PINT_IRQ
  86         help
  87           Select SH7707 if you have a  60 Mhz SH-3 HD6417707 CPU.
  88
  89 config CPU_SUBTYPE_SH7708
  90         bool "Support SH7708 processor"
  91         select CPU_SH3
  92         help
  93           Select SH7708 if you have a  60 Mhz SH-3 HD6417708S or
  94           if you have a 100 Mhz SH-3 HD6417708R CPU.
  95
  96 config CPU_SUBTYPE_SH7709
  97         bool "Support SH7709 processor"
  98         select CPU_SH3
  99         select CPU_HAS_IPR_IRQ
 100         select CPU_HAS_PINT_IRQ
 101         help
 102           Select SH7709 if you have a  80 Mhz SH-3 HD6417709 CPU.
 103
 104 config CPU_SUBTYPE_SH7710
 105         bool "Support SH7710 processor"
 106         select CPU_SH3
 107         select CPU_HAS_IPR_IRQ
 108         help
 109           Select SH7710 if you have a SH3-DSP SH7710 CPU.
 110
 111 config CPU_SUBTYPE_SH7712
 112         bool "Support SH7712 processor"
 113         select CPU_SH3
 114         select CPU_HAS_IPR_IRQ
 115         help
 116           Select SH7712 if you have a SH3-DSP SH7712 CPU.
 117
 118 # SH-4 Processor Support
 119
 120 config CPU_SUBTYPE_SH7750
 121         bool "Support SH7750 processor"
 122         select CPU_SH4
 123         select CPU_HAS_IPR_IRQ
 124         help
 125           Select SH7750 if you have a 200 Mhz SH-4 HD6417750 CPU.
 126
 127 config CPU_SUBTYPE_SH7091
 128         bool "Support SH7091 processor"
 129         select CPU_SH4
 130         help
 131           Select SH7091 if you have an SH-4 based Sega device (such as
 132           the Dreamcast, Naomi, and Naomi 2).
 133
 134 config CPU_SUBTYPE_SH7750R
 135         bool "Support SH7750R processor"
 136         select CPU_SH4
 137         select CPU_HAS_IPR_IRQ
 138
 139 config CPU_SUBTYPE_SH7750S
 140         bool "Support SH7750S processor"
 141         select CPU_SH4
 142         select CPU_HAS_IPR_IRQ
 143
 144 config CPU_SUBTYPE_SH7751
 145         bool "Support SH7751 processor"
 146         select CPU_SH4
 147         select CPU_HAS_IPR_IRQ
 148         help
 149           Select SH7751 if you have a 166 Mhz SH-4 HD6417751 CPU,
 150           or if you have a HD6417751R CPU.
 151
 152 config CPU_SUBTYPE_SH7751R
 153         bool "Support SH7751R processor"
 154         select CPU_SH4
 155         select CPU_HAS_IPR_IRQ
 156
 157 config CPU_SUBTYPE_SH7760
 158         bool "Support SH7760 processor"
 159         select CPU_SH4
 160         select CPU_HAS_INTC2_IRQ
 161         select CPU_HAS_IPR_IRQ
 162
 163 config CPU_SUBTYPE_SH4_202
 164         bool "Support SH4-202 processor"
 165         select CPU_SH4
 166
 167 # ST40 Processor Support
 168
 169 config CPU_SUBTYPE_ST40STB1
 170         bool "Support ST40STB1/ST40RA processors"
 171         select CPU_SUBTYPE_ST40
 172         help
 173           Select ST40STB1 if you have a ST40RA CPU.
 174           This was previously called the ST40STB1, hence the option name.
 175
 176 config CPU_SUBTYPE_ST40GX1
 177         bool "Support ST40GX1 processor"
 178         select CPU_SUBTYPE_ST40
 179         help
 180           Select ST40GX1 if you have a ST40GX1 CPU.
 181
 182 # SH-4A Processor Support
 183
 184 config CPU_SUBTYPE_SH7770
 185         bool "Support SH7770 processor"
 186         select CPU_SH4A
 187
 188 config CPU_SUBTYPE_SH7780
 189         bool "Support SH7780 processor"
 190         select CPU_SH4A
 191         select CPU_HAS_INTC2_IRQ
 192
 193 config CPU_SUBTYPE_SH7785
 194         bool "Support SH7785 processor"
 195         select CPU_SH4A
 196         select CPU_SHX2
 197         select CPU_HAS_INTC2_IRQ
 198
 199 # SH4AL-DSP Processor Support
 200
 201 config CPU_SUBTYPE_SH73180
 202         bool "Support SH73180 processor"
 203         select CPU_SH4AL_DSP
 204
 205 config CPU_SUBTYPE_SH7343
 206         bool "Support SH7343 processor"
 207         select CPU_SH4AL_DSP
 208
 209 config CPU_SUBTYPE_SH7722
 210         bool "Support SH7722 processor"
 211         select CPU_SH4AL_DSP
 212         select CPU_SHX2
 213         select CPU_HAS_IPR_IRQ
 214
 215 endchoice
 216
 217 menu "Memory management options"
 218
 219 config QUICKLIST
 220         def_bool y
 221
 222 config MMU
 223         bool "Support for memory management hardware"
 224         depends on !CPU_SH2
 225         default y
 226         help
 227           Some SH processors (such as SH-2/SH-2A) lack an MMU. In order to
 228           boot on these systems, this option must not be set.
 229
 230           On other systems (such as the SH-3 and 4) where an MMU exists,
 231           turning this off will boot the kernel on these machines with the
 232           MMU implicitly switched off.
 233
 234 config PAGE_OFFSET
 235         hex
 236         default "0x80000000" if MMU
 237         default "0x00000000"
 238
 239 config MEMORY_START
 240         hex "Physical memory start address"
 241         default "0x08000000"
 242         ---help---
 243           Computers built with Hitachi SuperH processors always
 244           map the ROM starting at address zero.  But the processor
 245           does not specify the range that RAM takes.
 246
 247           The physical memory (RAM) start address will be automatically
 248           set to 08000000. Other platforms, such as the Solution Engine
 249           boards typically map RAM at 0C000000.
 250
 251           Tweak this only when porting to a new machine which does not
 252           already have a defconfig. Changing it from the known correct
 253           value on any of the known systems will only lead to disaster.
 254
 255 config MEMORY_SIZE
 256         hex "Physical memory size"
 257         default "0x00400000"
 258         help
 259           This sets the default memory size assumed by your SH kernel. It can
 260           be overridden as normal by the 'mem=' argument on the kernel command
 261           line. If unsure, consult your board specifications or just leave it
 262           as 0x00400000 which was the default value before this became
 263           configurable.
 264
 265 config 32BIT
 266         bool "Support 32-bit physical addressing through PMB"
 267         depends on CPU_SH4A && MMU && (!X2TLB || BROKEN)
 268         default y
 269         help
 270           If you say Y here, physical addressing will be extended to
 271           32-bits through the SH-4A PMB. If this is not set, legacy
 272           29-bit physical addressing will be used.
 273
 274 config X2TLB
 275         bool "Enable extended TLB mode"
 276         depends on CPU_SHX2 && MMU && EXPERIMENTAL
 277         help
 278           Selecting this option will enable the extended mode of the SH-X2
 279           TLB. For legacy SH-X behaviour and interoperability, say N. For
 280           all of the fun new features and a willingless to submit bug reports,
 281           say Y.
 282
 283 config VSYSCALL
 284         bool "Support vsyscall page"
 285         depends on MMU
 286         default y
 287         help
 288           This will enable support for the kernel mapping a vDSO page
 289           in process space, and subsequently handing down the entry point
 290           to the libc through the ELF auxiliary vector.
 291
 292           From the kernel side this is used for the signal trampoline.
 293           For systems with an MMU that can afford to give up a page,
 294           (the default value) say Y.
 295
 296 config NODES_SHIFT
 297         int
 298         default "1"
 299         depends on NEED_MULTIPLE_NODES
 300
 301 config ARCH_FLATMEM_ENABLE
 302         def_bool y
 303
 304 config ARCH_SPARSEMEM_ENABLE
 305         def_bool y
 306         select SPARSEMEM_STATIC
 307
 308 config ARCH_SPARSEMEM_DEFAULT
 309         def_bool y
 310
 311 config MAX_ACTIVE_REGIONS
 312         int
 313         default "1"
 314
 315 config ARCH_POPULATES_NODE_MAP
 316         def_bool y
 317
 318 config ARCH_SELECT_MEMORY_MODEL
 319         def_bool y
 320
 321 choice
 322         prompt "Kernel page size"
 323         default PAGE_SIZE_4KB
 324
 325 config PAGE_SIZE_4KB
 326         bool "4kB"
 327         help
 328           This is the default page size used by all SuperH CPUs.
 329
 330 config PAGE_SIZE_8KB
 331         bool "8kB"
 332         depends on EXPERIMENTAL && X2TLB
 333         help
 334           This enables 8kB pages as supported by SH-X2 and later MMUs.
 335
 336 config PAGE_SIZE_64KB
 337         bool "64kB"
 338         depends on EXPERIMENTAL && CPU_SH4
 339         help
 340           This enables support for 64kB pages, possible on all SH-4
 341           CPUs and later. Highly experimental, not recommended.
 342
 343 endchoice
 344
 345 choice
 346         prompt "HugeTLB page size"
 347         depends on HUGETLB_PAGE && CPU_SH4 && MMU
 348         default HUGETLB_PAGE_SIZE_64K
 349
 350 config HUGETLB_PAGE_SIZE_64K
 351         bool "64kB"
 352
 353 config HUGETLB_PAGE_SIZE_256K
 354         bool "256kB"
 355         depends on X2TLB
 356
 357 config HUGETLB_PAGE_SIZE_1MB
 358         bool "1MB"
 359
 360 config HUGETLB_PAGE_SIZE_4MB
 361         bool "4MB"
 362         depends on X2TLB
 363
 364 config HUGETLB_PAGE_SIZE_64MB
 365         bool "64MB"
 366         depends on X2TLB
 367
 368 endchoice
 369
 370 source "mm/Kconfig"
 371
 372 endmenu
 373
 374 menu "Cache configuration"
 375
 376 config SH7705_CACHE_32KB
 377         bool "Enable 32KB cache size for SH7705"
 378         depends on CPU_SUBTYPE_SH7705
 379         default y
 380
 381 config SH_DIRECT_MAPPED
 382         bool "Use direct-mapped caching"
 383         default n
 384         help
 385           Selecting this option will configure the caches to be direct-mapped,
 386           even if the cache supports a 2 or 4-way mode. This is useful primarily
 387           for debugging on platforms with 2 and 4-way caches (SH7750R/SH7751R,
 388           SH4-202, SH4-501, etc.)
 389
 390           Turn this option off for platforms that do not have a direct-mapped
 391           cache, and you have no need to run the caches in such a configuration.
 392
 393 config SH_WRITETHROUGH
 394         bool "Use write-through caching"
 395         help
 396           Selecting this option will configure the caches in write-through
 397           mode, as opposed to the default write-back configuration.
 398
 399           Since there's sill some aliasing issues on SH-4, this option will
 400           unfortunately still require the majority of flushing functions to
 401           be implemented to deal with aliasing.
 402
 403           If unsure, say N.
 404
 405 config SH_OCRAM
 406         bool "Operand Cache RAM (OCRAM) support"
 407         help
 408           Selecting this option will automatically tear down the number of
 409           sets in the dcache by half, which in turn exposes a memory range.
 410
 411           The addresses for the OC RAM base will vary according to the
 412           processor version. Consult vendor documentation for specifics.
 413
 414           If unsure, say N.
 415
 416 endmenu