arch/powerpc/platforms/maple/pci.c

   1 /*
   2  * Copyright (C) 2004 Benjamin Herrenschmuidt (benh@kernel.crashing.org),
   3  *                    IBM Corp.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version
   8  * 2 of the License, or (at your option) any later version.
   9  */
  10
  11 #define DEBUG
  12
  13 #include <linux/kernel.h>
  14 #include <linux/pci.h>
  15 #include <linux/delay.h>
  16 #include <linux/string.h>
  17 #include <linux/init.h>
  18 #include <linux/bootmem.h>
  19
  20 #include <asm/sections.h>
  21 #include <asm/io.h>
  22 #include <asm/prom.h>
  23 #include <asm/pci-bridge.h>
  24 #include <asm/machdep.h>
  25 #include <asm/iommu.h>
  26 #include <asm/ppc-pci.h>
  27
  28 #include "maple.h"
  29
  30 #ifdef DEBUG
  31 #define DBG(x...) printk(x)
  32 #else
  33 #define DBG(x...)
  34 #endif
  35
  36 static struct pci_controller *u3_agp, *u3_ht;
  37
  38 static int __init fixup_one_level_bus_range(struct device_node *node, int higher)
  39 {
  40         for (; node != 0;node = node->sibling) {
  41                 const int *bus_range;
  42                 const unsigned int *class_code;
  43                 int len;
  44
  45                 /* For PCI<->PCI bridges or CardBus bridges, we go down */
  46                 class_code = get_property(node, "class-code", NULL);
  47                 if (!class_code || ((*class_code >> 8) != PCI_CLASS_BRIDGE_PCI &&
  48                         (*class_code >> 8) != PCI_CLASS_BRIDGE_CARDBUS))
  49                         continue;
  50                 bus_range = get_property(node, "bus-range", &len);
  51                 if (bus_range != NULL && len > 2 * sizeof(int)) {
  52                         if (bus_range[1] > higher)
  53                                 higher = bus_range[1];
  54                 }
  55                 higher = fixup_one_level_bus_range(node->child, higher);
  56         }
  57         return higher;
  58 }
  59
  60 /* This routine fixes the "bus-range" property of all bridges in the
  61  * system since they tend to have their "last" member wrong on macs
  62  *
  63  * Note that the bus numbers manipulated here are OF bus numbers, they
  64  * are not Linux bus numbers.
  65  */
  66 static void __init fixup_bus_range(struct device_node *bridge)
  67 {
  68         int *bus_range;
  69         struct property *prop;
  70         int len;
  71
  72         /* Lookup the "bus-range" property for the hose */
  73         prop = of_find_property(bridge, "bus-range", &len);
  74         if (prop == NULL  || prop->value == NULL || len < 2 * sizeof(int)) {
  75                 printk(KERN_WARNING "Can't get bus-range for %s\n",
  76                                bridge->full_name);
  77                 return;
  78         }
  79         bus_range = (int *)prop->value;
  80         bus_range[1] = fixup_one_level_bus_range(bridge->child, bus_range[1]);
  81 }
  82
  83
  84 #define U3_AGP_CFA0(devfn, off) \
  85         ((1 << (unsigned long)PCI_SLOT(dev_fn)) \
  86         | (((unsigned long)PCI_FUNC(dev_fn)) << 8) \
  87         | (((unsigned long)(off)) & 0xFCUL))
  88
  89 #define U3_AGP_CFA1(bus, devfn, off)    \
  90         ((((unsigned long)(bus)) << 16) \
  91         |(((unsigned long)(devfn)) << 8) \
  92         |(((unsigned long)(off)) & 0xFCUL) \
  93         |1UL)
  94
  95 static unsigned long u3_agp_cfg_access(struct pci_controller* hose,
  96                                        u8 bus, u8 dev_fn, u8 offset)
  97 {
  98         unsigned int caddr;
  99
 100         if (bus == hose->first_busno) {
 101                 if (dev_fn < (11 << 3))
 102                         return 0;
 103                 caddr = U3_AGP_CFA0(dev_fn, offset);
 104         } else
 105                 caddr = U3_AGP_CFA1(bus, dev_fn, offset);
 106
 107         /* Uninorth will return garbage if we don't read back the value ! */
 108         do {
 109                 out_le32(hose->cfg_addr, caddr);
 110         } while (in_le32(hose->cfg_addr) != caddr);
 111
 112         offset &= 0x07;
 113         return ((unsigned long)hose->cfg_data) + offset;
 114 }
 115
 116 static int u3_agp_read_config(struct pci_bus *bus, unsigned int devfn,
 117                               int offset, int len, u32 *val)
 118 {
 119         struct pci_controller *hose;
 120         unsigned long addr;
 121
 122         hose = pci_bus_to_host(bus);
 123         if (hose == NULL)
 124                 return PCIBIOS_DEVICE_NOT_FOUND;
 125
 126         addr = u3_agp_cfg_access(hose, bus->number, devfn, offset);
 127         if (!addr)
 128                 return PCIBIOS_DEVICE_NOT_FOUND;
 129         /*
 130          * Note: the caller has already checked that offset is
 131          * suitably aligned and that len is 1, 2 or 4.
 132          */
 133         switch (len) {
 134         case 1:
 135                 *val = in_8((u8 *)addr);
 136                 break;
 137         case 2:
 138                 *val = in_le16((u16 *)addr);
 139                 break;
 140         default:
 141                 *val = in_le32((u32 *)addr);
 142                 break;
 143         }
 144         return PCIBIOS_SUCCESSFUL;
 145 }
 146
 147 static int u3_agp_write_config(struct pci_bus *bus, unsigned int devfn,
 148                                int offset, int len, u32 val)
 149 {
 150         struct pci_controller *hose;
 151         unsigned long addr;
 152
 153         hose = pci_bus_to_host(bus);
 154         if (hose == NULL)
 155                 return PCIBIOS_DEVICE_NOT_FOUND;
 156
 157         addr = u3_agp_cfg_access(hose, bus->number, devfn, offset);
 158         if (!addr)
 159                 return PCIBIOS_DEVICE_NOT_FOUND;
 160         /*
 161          * Note: the caller has already checked that offset is
 162          * suitably aligned and that len is 1, 2 or 4.
 163          */
 164         switch (len) {
 165         case 1:
 166                 out_8((u8 *)addr, val);
 167                 (void) in_8((u8 *)addr);
 168                 break;
 169         case 2:
 170                 out_le16((u16 *)addr, val);
 171                 (void) in_le16((u16 *)addr);
 172                 break;
 173         default:
 174                 out_le32((u32 *)addr, val);
 175                 (void) in_le32((u32 *)addr);
 176                 break;
 177         }
 178         return PCIBIOS_SUCCESSFUL;
 179 }
 180
 181 static struct pci_ops u3_agp_pci_ops =
 182 {
 183         u3_agp_read_config,
 184         u3_agp_write_config
 185 };
 186
 187
 188 #define U3_HT_CFA0(devfn, off)          \
 189                 ((((unsigned long)devfn) << 8) | offset)
 190 #define U3_HT_CFA1(bus, devfn, off)     \
 191                 (U3_HT_CFA0(devfn, off) \
 192                 + (((unsigned long)bus) << 16) \
 193                 + 0x01000000UL)
 194
 195 static unsigned long u3_ht_cfg_access(struct pci_controller* hose,
 196                                       u8 bus, u8 devfn, u8 offset)
 197 {
 198         if (bus == hose->first_busno) {
 199                 if (PCI_SLOT(devfn) == 0)
 200                         return 0;
 201                 return ((unsigned long)hose->cfg_data) + U3_HT_CFA0(devfn, offset);
 202         } else
 203                 return ((unsigned long)hose->cfg_data) + U3_HT_CFA1(bus, devfn, offset);
 204 }
 205
 206 static int u3_ht_read_config(struct pci_bus *bus, unsigned int devfn,
 207                              int offset, int len, u32 *val)
 208 {
 209         struct pci_controller *hose;
 210         unsigned long addr;
 211
 212         hose = pci_bus_to_host(bus);
 213         if (hose == NULL)
 214                 return PCIBIOS_DEVICE_NOT_FOUND;
 215
 216         addr = u3_ht_cfg_access(hose, bus->number, devfn, offset);
 217         if (!addr)
 218                 return PCIBIOS_DEVICE_NOT_FOUND;
 219
 220         /*
 221          * Note: the caller has already checked that offset is
 222          * suitably aligned and that len is 1, 2 or 4.
 223          */
 224         switch (len) {
 225         case 1:
 226                 *val = in_8((u8 *)addr);
 227                 break;
 228         case 2:
 229                 *val = in_le16((u16 *)addr);
 230                 break;
 231         default:
 232                 *val = in_le32((u32 *)addr);
 233                 break;
 234         }
 235         return PCIBIOS_SUCCESSFUL;
 236 }
 237
 238 static int u3_ht_write_config(struct pci_bus *bus, unsigned int devfn,
 239                               int offset, int len, u32 val)
 240 {
 241         struct pci_controller *hose;
 242         unsigned long addr;
 243
 244         hose = pci_bus_to_host(bus);
 245         if (hose == NULL)
 246                 return PCIBIOS_DEVICE_NOT_FOUND;
 247
 248         addr = u3_ht_cfg_access(hose, bus->number, devfn, offset);
 249         if (!addr)
 250                 return PCIBIOS_DEVICE_NOT_FOUND;
 251         /*
 252          * Note: the caller has already checked that offset is
 253          * suitably aligned and that len is 1, 2 or 4.
 254          */
 255         switch (len) {
 256         case 1:
 257                 out_8((u8 *)addr, val);
 258                 (void) in_8((u8 *)addr);
 259                 break;
 260         case 2:
 261                 out_le16((u16 *)addr, val);
 262                 (void) in_le16((u16 *)addr);
 263                 break;
 264         default:
 265                 out_le32((u32 *)addr, val);
 266                 (void) in_le32((u32 *)addr);
 267                 break;
 268         }
 269         return PCIBIOS_SUCCESSFUL;
 270 }
 271
 272 static struct pci_ops u3_ht_pci_ops =
 273 {
 274         u3_ht_read_config,
 275         u3_ht_write_config
 276 };
 277
 278 static void __init setup_u3_agp(struct pci_controller* hose)
 279 {
 280         /* On G5, we move AGP up to high bus number so we don't need
 281          * to reassign bus numbers for HT. If we ever have P2P bridges
 282          * on AGP, we'll have to move pci_assign_all_buses to the
 283          * pci_controller structure so we enable it for AGP and not for
 284          * HT childs.
 285          * We hard code the address because of the different size of
 286          * the reg address cell, we shall fix that by killing struct
 287          * reg_property and using some accessor functions instead
 288          */
 289         hose->first_busno = 0xf0;
 290         hose->last_busno = 0xff;
 291         hose->ops = &u3_agp_pci_ops;
 292         hose->cfg_addr = ioremap(0xf0000000 + 0x800000, 0x1000);
 293         hose->cfg_data = ioremap(0xf0000000 + 0xc00000, 0x1000);
 294
 295         u3_agp = hose;
 296 }
 297
 298 static void __init setup_u3_ht(struct pci_controller* hose)
 299 {
 300         hose->ops = &u3_ht_pci_ops;
 301
 302         /* We hard code the address because of the different size of
 303          * the reg address cell, we shall fix that by killing struct
 304          * reg_property and using some accessor functions instead
 305          */
 306         hose->cfg_data = (volatile unsigned char *)ioremap(0xf2000000, 0x02000000);
 307
 308         hose->first_busno = 0;
 309         hose->last_busno = 0xef;
 310
 311         u3_ht = hose;
 312 }
 313
 314 static int __init add_bridge(struct device_node *dev)
 315 {
 316         int len;
 317         struct pci_controller *hose;
 318         char* disp_name;
 319         const int *bus_range;
 320         int primary = 1;
 321
 322         DBG("Adding PCI host bridge %s\n", dev->full_name);
 323
 324         bus_range = get_property(dev, "bus-range", &len);
 325         if (bus_range == NULL || len < 2 * sizeof(int)) {
 326                 printk(KERN_WARNING "Can't get bus-range for %s, assume bus 0\n",
 327                 dev->full_name);
 328         }
 329
 330         hose = pcibios_alloc_controller(dev);
 331         if (hose == NULL)
 332                 return -ENOMEM;
 333         hose->first_busno = bus_range ? bus_range[0] : 0;
 334         hose->last_busno = bus_range ? bus_range[1] : 0xff;
 335
 336         disp_name = NULL;
 337         if (device_is_compatible(dev, "u3-agp")) {
 338                 setup_u3_agp(hose);
 339                 disp_name = "U3-AGP";
 340                 primary = 0;
 341         } else if (device_is_compatible(dev, "u3-ht")) {
 342                 setup_u3_ht(hose);
 343                 disp_name = "U3-HT";
 344                 primary = 1;
 345         }
 346         printk(KERN_INFO "Found %s PCI host bridge. Firmware bus number: %d->%d\n",
 347                 disp_name, hose->first_busno, hose->last_busno);
 348
 349         /* Interpret the "ranges" property */
 350         /* This also maps the I/O region and sets isa_io/mem_base */
 351         pci_process_bridge_OF_ranges(hose, dev, primary);
 352         pci_setup_phb_io(hose, primary);
 353
 354         /* Fixup "bus-range" OF property */
 355         fixup_bus_range(dev);
 356
 357         return 0;
 358 }
 359
 360
 361 void __init maple_pcibios_fixup(void)
 362 {
 363         struct pci_dev *dev = NULL;
 364
 365         DBG(" -> maple_pcibios_fixup\n");
 366
 367         for_each_pci_dev(dev)
 368                 pci_read_irq_line(dev);
 369
 370         DBG(" <- maple_pcibios_fixup\n");
 371 }
 372
 373 static void __init maple_fixup_phb_resources(void)
 374 {
 375         struct pci_controller *hose, *tmp;
 376
 377         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
 378                 unsigned long offset = (unsigned long)hose->io_base_virt - pci_io_base;
 379                 hose->io_resource.start += offset;
 380                 hose->io_resource.end += offset;
 381                 printk(KERN_INFO "PCI Host %d, io start: %llx; io end: %llx\n",
 382                        hose->global_number,
 383                        (unsigned long long)hose->io_resource.start,
 384                        (unsigned long long)hose->io_resource.end);
 385         }
 386 }
 387
 388 void __init maple_pci_init(void)
 389 {
 390         struct device_node *np, *root;
 391         struct device_node *ht = NULL;
 392
 393         /* Probe root PCI hosts, that is on U3 the AGP host and the
 394          * HyperTransport host. That one is actually "kept" around
 395          * and actually added last as it's resource management relies
 396          * on the AGP resources to have been setup first
 397          */
 398         root = of_find_node_by_path("/");
 399         if (root == NULL) {
 400                 printk(KERN_CRIT "maple_find_bridges: can't find root of device tree\n");
 401                 return;
 402         }
 403         for (np = NULL; (np = of_get_next_child(root, np)) != NULL;) {
 404                 if (np->name == NULL)
 405                         continue;
 406                 if (strcmp(np->name, "pci") == 0) {
 407                         if (add_bridge(np) == 0)
 408                                 of_node_get(np);
 409                 }
 410                 if (strcmp(np->name, "ht") == 0) {
 411                         of_node_get(np);
 412                         ht = np;
 413                 }
 414         }
 415         of_node_put(root);
 416
 417         /* Now setup the HyperTransport host if we found any
 418          */
 419         if (ht && add_bridge(ht) != 0)
 420                 of_node_put(ht);
 421
 422         /* Fixup the IO resources on our host bridges as the common code
 423          * does it only for childs of the host bridges
 424          */
 425         maple_fixup_phb_resources();
 426
 427         /* Setup the linkage between OF nodes and PHBs */
 428         pci_devs_phb_init();
 429
 430         /* Fixup the PCI<->OF mapping for U3 AGP due to bus renumbering. We
 431          * assume there is no P2P bridge on the AGP bus, which should be a
 432          * safe assumptions hopefully.
 433          */
 434         if (u3_agp) {
 435                 struct device_node *np = u3_agp->arch_data;
 436                 PCI_DN(np)->busno = 0xf0;
 437                 for (np = np->child; np; np = np->sibling)
 438                         PCI_DN(np)->busno = 0xf0;
 439         }
 440
 441         /* Tell pci.c to not change any resource allocations.  */
 442         pci_probe_only = 1;
 443 }
 444
 445 int maple_pci_get_legacy_ide_irq(struct pci_dev *pdev, int channel)
 446 {
 447         struct device_node *np;
 448         unsigned int defirq = channel ? 15 : 14;
 449         unsigned int irq;
 450
 451         if (pdev->vendor != PCI_VENDOR_ID_AMD ||
 452             pdev->device != PCI_DEVICE_ID_AMD_8111_IDE)
 453                 return defirq;
 454
 455         np = pci_device_to_OF_node(pdev);
 456         if (np == NULL)
 457                 return defirq;
 458         irq = irq_of_parse_and_map(np, channel & 0x1);
 459         if (irq == NO_IRQ) {
 460                 printk("Failed to map onboard IDE interrupt for channel %d\n",
 461                        channel);
 462                 return defirq;
 463         }
 464         return irq;
 465 }
 466
 467 /* XXX: To remove once all firmwares are ok */
 468 static void fixup_maple_ide(struct pci_dev* dev)
 469 {
 470 #if 0 /* Enable this to enable IDE port 0 */
 471         {
 472                 u8 v;
 473
 474                 pci_read_config_byte(dev, 0x40, &v);
 475                 v |= 2;
 476                 pci_write_config_byte(dev, 0x40, v);
 477         }
 478 #endif
 479 #if 0 /* fix bus master base */
 480         pci_write_config_dword(dev, 0x20, 0xcc01);
 481         printk("old ide resource: %lx -> %lx \n",
 482                dev->resource[4].start, dev->resource[4].end);
 483         dev->resource[4].start = 0xcc00;
 484         dev->resource[4].end = 0xcc10;
 485 #endif
 486 #if 1 /* Enable this to fixup IDE sense/polarity of irqs in IO-APICs */
 487         {
 488                 struct pci_dev *apicdev;
 489                 u32 v;
 490
 491                 apicdev = pci_get_slot (dev->bus, PCI_DEVFN(5,0));
 492                 if (apicdev == NULL)
 493                         printk("IDE Fixup IRQ: Can't find IO-APIC !\n");
 494                 else {
 495                         pci_write_config_byte(apicdev, 0xf2, 0x10 + 2*14);
 496                         pci_read_config_dword(apicdev, 0xf4, &v);
 497                         v &= ~0x00000022;
 498                         pci_write_config_dword(apicdev, 0xf4, v);
 499                         pci_write_config_byte(apicdev, 0xf2, 0x10 + 2*15);
 500                         pci_read_config_dword(apicdev, 0xf4, &v);
 501                         v &= ~0x00000022;
 502                         pci_write_config_dword(apicdev, 0xf4, v);
 503                         pci_dev_put(apicdev);
 504                 }
 505         }
 506 #endif
 507 }
 508 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_AMD, PCI_DEVICE_ID_AMD_8111_IDE,
 509                          fixup_maple_ide);