arch/powerpc/kernel/pci_64.c

   1 /*
   2  * Port for PPC64 David Engebretsen, IBM Corp.
   3  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
   4  *
   5  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
   6  *   Rework, based on alpha PCI code.
   7  *
   8  *      This program is free software; you can redistribute it and/or
   9  *      modify it under the terms of the GNU General Public License
  10  *      as published by the Free Software Foundation; either version
  11  *      2 of the License, or (at your option) any later version.
  12  */
  13
  14 #undef DEBUG
  15
  16 #include <linux/kernel.h>
  17 #include <linux/pci.h>
  18 #include <linux/string.h>
  19 #include <linux/init.h>
  20 #include <linux/bootmem.h>
  21 #include <linux/mm.h>
  22 #include <linux/list.h>
  23 #include <linux/syscalls.h>
  24 #include <linux/irq.h>
  25
  26 #include <asm/processor.h>
  27 #include <asm/io.h>
  28 #include <asm/prom.h>
  29 #include <asm/pci-bridge.h>
  30 #include <asm/byteorder.h>
  31 #include <asm/machdep.h>
  32 #include <asm/ppc-pci.h>
  33 #include <asm/firmware.h>
  34
  35 #ifdef DEBUG
  36 #include <asm/udbg.h>
  37 #define DBG(fmt...) printk(fmt)
  38 #else
  39 #define DBG(fmt...)
  40 #endif
  41
  42 unsigned long pci_probe_only = 1;
  43 int pci_assign_all_buses = 0;
  44 static int pci_initial_scan_done;
  45
  46 static void fixup_resource(struct resource *res, struct pci_dev *dev);
  47 static void do_bus_setup(struct pci_bus *bus);
  48 static void phbs_remap_io(void);
  49
  50 /* pci_io_base -- the base address from which io bars are offsets.
  51  * This is the lowest I/O base address (so bar values are always positive),
  52  * and it *must* be the start of ISA space if an ISA bus exists because
  53  * ISA drivers use hard coded offsets.  If no ISA bus exists a dummy
  54  * page is mapped and isa_io_limit prevents access to it.
  55  */
  56 unsigned long isa_io_base;      /* NULL if no ISA bus */
  57 EXPORT_SYMBOL(isa_io_base);
  58 unsigned long pci_io_base;
  59 EXPORT_SYMBOL(pci_io_base);
  60
  61 void iSeries_pcibios_init(void);
  62
  63 LIST_HEAD(hose_list);
  64
  65 static struct dma_mapping_ops *pci_dma_ops;
  66
  67 int global_phb_number;          /* Global phb counter */
  68
  69 /* Cached ISA bridge dev. */
  70 struct pci_dev *ppc64_isabridge_dev = NULL;
  71 EXPORT_SYMBOL_GPL(ppc64_isabridge_dev);
  72
  73 void set_pci_dma_ops(struct dma_mapping_ops *dma_ops)
  74 {
  75         pci_dma_ops = dma_ops;
  76 }
  77
  78 struct dma_mapping_ops *get_pci_dma_ops(void)
  79 {
  80         return pci_dma_ops;
  81 }
  82 EXPORT_SYMBOL(get_pci_dma_ops);
  83
  84 static void fixup_broken_pcnet32(struct pci_dev* dev)
  85 {
  86         if ((dev->class>>8 == PCI_CLASS_NETWORK_ETHERNET)) {
  87                 dev->vendor = PCI_VENDOR_ID_AMD;
  88                 pci_write_config_word(dev, PCI_VENDOR_ID, PCI_VENDOR_ID_AMD);
  89         }
  90 }
  91 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_TRIDENT, PCI_ANY_ID, fixup_broken_pcnet32);
  92
  93 void  pcibios_resource_to_bus(struct pci_dev *dev, struct pci_bus_region *region,
  94                               struct resource *res)
  95 {
  96         unsigned long offset = 0;
  97         struct pci_controller *hose = pci_bus_to_host(dev->bus);
  98
  99         if (!hose)
 100                 return;
 101
 102         if (res->flags & IORESOURCE_IO)
 103                 offset = (unsigned long)hose->io_base_virt - pci_io_base;
 104
 105         if (res->flags & IORESOURCE_MEM)
 106                 offset = hose->pci_mem_offset;
 107
 108         region->start = res->start - offset;
 109         region->end = res->end - offset;
 110 }
 111
 112 void pcibios_bus_to_resource(struct pci_dev *dev, struct resource *res,
 113                               struct pci_bus_region *region)
 114 {
 115         unsigned long offset = 0;
 116         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 117
 118         if (!hose)
 119                 return;
 120
 121         if (res->flags & IORESOURCE_IO)
 122                 offset = (unsigned long)hose->io_base_virt - pci_io_base;
 123
 124         if (res->flags & IORESOURCE_MEM)
 125                 offset = hose->pci_mem_offset;
 126
 127         res->start = region->start + offset;
 128         res->end = region->end + offset;
 129 }
 130
 131 #ifdef CONFIG_HOTPLUG
 132 EXPORT_SYMBOL(pcibios_resource_to_bus);
 133 EXPORT_SYMBOL(pcibios_bus_to_resource);
 134 #endif
 135
 136 /*
 137  * We need to avoid collisions with `mirrored' VGA ports
 138  * and other strange ISA hardware, so we always want the
 139  * addresses to be allocated in the 0x000-0x0ff region
 140  * modulo 0x400.
 141  *
 142  * Why? Because some silly external IO cards only decode
 143  * the low 10 bits of the IO address. The 0x00-0xff region
 144  * is reserved for motherboard devices that decode all 16
 145  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
 146  * but we want to try to avoid allocating at 0x2900-0x2bff
 147  * which might have be mirrored at 0x0100-0x03ff..
 148  */
 149 void pcibios_align_resource(void *data, struct resource *res,
 150                             resource_size_t size, resource_size_t align)
 151 {
 152         struct pci_dev *dev = data;
 153         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 154         resource_size_t start = res->start;
 155         unsigned long alignto;
 156
 157         if (res->flags & IORESOURCE_IO) {
 158                 unsigned long offset = (unsigned long)hose->io_base_virt -
 159                                         pci_io_base;
 160                 /* Make sure we start at our min on all hoses */
 161                 if (start - offset < PCIBIOS_MIN_IO)
 162                         start = PCIBIOS_MIN_IO + offset;
 163
 164                 /*
 165                  * Put everything into 0x00-0xff region modulo 0x400
 166                  */
 167                 if (start & 0x300)
 168                         start = (start + 0x3ff) & ~0x3ff;
 169
 170         } else if (res->flags & IORESOURCE_MEM) {
 171                 /* Make sure we start at our min on all hoses */
 172                 if (start - hose->pci_mem_offset < PCIBIOS_MIN_MEM)
 173                         start = PCIBIOS_MIN_MEM + hose->pci_mem_offset;
 174
 175                 /* Align to multiple of size of minimum base.  */
 176                 alignto = max(0x1000UL, align);
 177                 start = ALIGN(start, alignto);
 178         }
 179
 180         res->start = start;
 181 }
 182
 183 static DEFINE_SPINLOCK(hose_spinlock);
 184
 185 /*
 186  * pci_controller(phb) initialized common variables.
 187  */
 188 static void __devinit pci_setup_pci_controller(struct pci_controller *hose)
 189 {
 190         memset(hose, 0, sizeof(struct pci_controller));
 191
 192         spin_lock(&hose_spinlock);
 193         hose->global_number = global_phb_number++;
 194         list_add_tail(&hose->list_node, &hose_list);
 195         spin_unlock(&hose_spinlock);
 196 }
 197
 198 struct pci_controller * pcibios_alloc_controller(struct device_node *dev)
 199 {
 200         struct pci_controller *phb;
 201
 202         if (mem_init_done)
 203                 phb = kmalloc(sizeof(struct pci_controller), GFP_KERNEL);
 204         else
 205                 phb = alloc_bootmem(sizeof (struct pci_controller));
 206         if (phb == NULL)
 207                 return NULL;
 208         pci_setup_pci_controller(phb);
 209         phb->arch_data = dev;
 210         phb->is_dynamic = mem_init_done;
 211         if (dev) {
 212                 int nid = of_node_to_nid(dev);
 213
 214                 if (nid < 0 || !node_online(nid))
 215                         nid = -1;
 216
 217                 PHB_SET_NODE(phb, nid);
 218         }
 219         return phb;
 220 }
 221
 222 void pcibios_free_controller(struct pci_controller *phb)
 223 {
 224         spin_lock(&hose_spinlock);
 225         list_del(&phb->list_node);
 226         spin_unlock(&hose_spinlock);
 227
 228         if (phb->is_dynamic)
 229                 kfree(phb);
 230 }
 231
 232 void __devinit pcibios_claim_one_bus(struct pci_bus *b)
 233 {
 234         struct pci_dev *dev;
 235         struct pci_bus *child_bus;
 236
 237         list_for_each_entry(dev, &b->devices, bus_list) {
 238                 int i;
 239
 240                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 241                         struct resource *r = &dev->resource[i];
 242
 243                         if (r->parent || !r->start || !r->flags)
 244                                 continue;
 245                         pci_claim_resource(dev, i);
 246                 }
 247         }
 248
 249         list_for_each_entry(child_bus, &b->children, node)
 250                 pcibios_claim_one_bus(child_bus);
 251 }
 252 #ifdef CONFIG_HOTPLUG
 253 EXPORT_SYMBOL_GPL(pcibios_claim_one_bus);
 254 #endif
 255
 256 static void __init pcibios_claim_of_setup(void)
 257 {
 258         struct pci_bus *b;
 259
 260         if (firmware_has_feature(FW_FEATURE_ISERIES))
 261                 return;
 262
 263         list_for_each_entry(b, &pci_root_buses, node)
 264                 pcibios_claim_one_bus(b);
 265 }
 266
 267 static u32 get_int_prop(struct device_node *np, const char *name, u32 def)
 268 {
 269         const u32 *prop;
 270         int len;
 271
 272         prop = of_get_property(np, name, &len);
 273         if (prop && len >= 4)
 274                 return *prop;
 275         return def;
 276 }
 277
 278 static unsigned int pci_parse_of_flags(u32 addr0)
 279 {
 280         unsigned int flags = 0;
 281
 282         if (addr0 & 0x02000000) {
 283                 flags = IORESOURCE_MEM | PCI_BASE_ADDRESS_SPACE_MEMORY;
 284                 flags |= (addr0 >> 22) & PCI_BASE_ADDRESS_MEM_TYPE_64;
 285                 flags |= (addr0 >> 28) & PCI_BASE_ADDRESS_MEM_TYPE_1M;
 286                 if (addr0 & 0x40000000)
 287                         flags |= IORESOURCE_PREFETCH
 288                                  | PCI_BASE_ADDRESS_MEM_PREFETCH;
 289         } else if (addr0 & 0x01000000)
 290                 flags = IORESOURCE_IO | PCI_BASE_ADDRESS_SPACE_IO;
 291         return flags;
 292 }
 293
 294 #define GET_64BIT(prop, i)      ((((u64) (prop)[(i)]) << 32) | (prop)[(i)+1])
 295
 296 static void pci_parse_of_addrs(struct device_node *node, struct pci_dev *dev)
 297 {
 298         u64 base, size;
 299         unsigned int flags;
 300         struct resource *res;
 301         const u32 *addrs;
 302         u32 i;
 303         int proplen;
 304
 305         addrs = of_get_property(node, "assigned-addresses", &proplen);
 306         if (!addrs)
 307                 return;
 308         DBG("    parse addresses (%d bytes) @ %p\n", proplen, addrs);
 309         for (; proplen >= 20; proplen -= 20, addrs += 5) {
 310                 flags = pci_parse_of_flags(addrs[0]);
 311                 if (!flags)
 312                         continue;
 313                 base = GET_64BIT(addrs, 1);
 314                 size = GET_64BIT(addrs, 3);
 315                 if (!size)
 316                         continue;
 317                 i = addrs[0] & 0xff;
 318                 DBG("  base: %llx, size: %llx, i: %x\n",
 319                     (unsigned long long)base, (unsigned long long)size, i);
 320
 321                 if (PCI_BASE_ADDRESS_0 <= i && i <= PCI_BASE_ADDRESS_5) {
 322                         res = &dev->resource[(i - PCI_BASE_ADDRESS_0) >> 2];
 323                 } else if (i == dev->rom_base_reg) {
 324                         res = &dev->resource[PCI_ROM_RESOURCE];
 325                         flags |= IORESOURCE_READONLY | IORESOURCE_CACHEABLE;
 326                 } else {
 327                         printk(KERN_ERR "PCI: bad cfg reg num 0x%x\n", i);
 328                         continue;
 329                 }
 330                 res->start = base;
 331                 res->end = base + size - 1;
 332                 res->flags = flags;
 333                 res->name = pci_name(dev);
 334                 fixup_resource(res, dev);
 335         }
 336 }
 337
 338 struct pci_dev *of_create_pci_dev(struct device_node *node,
 339                                  struct pci_bus *bus, int devfn)
 340 {
 341         struct pci_dev *dev;
 342         const char *type;
 343
 344         dev = alloc_pci_dev();
 345         if (!dev)
 346                 return NULL;
 347         type = of_get_property(node, "device_type", NULL);
 348         if (type == NULL)
 349                 type = "";
 350
 351         DBG("    create device, devfn: %x, type: %s\n", devfn, type);
 352
 353         dev->bus = bus;
 354         dev->sysdata = node;
 355         dev->dev.parent = bus->bridge;
 356         dev->dev.bus = &pci_bus_type;
 357         dev->devfn = devfn;
 358         dev->multifunction = 0;         /* maybe a lie? */
 359
 360         dev->vendor = get_int_prop(node, "vendor-id", 0xffff);
 361         dev->device = get_int_prop(node, "device-id", 0xffff);
 362         dev->subsystem_vendor = get_int_prop(node, "subsystem-vendor-id", 0);
 363         dev->subsystem_device = get_int_prop(node, "subsystem-id", 0);
 364
 365         dev->cfg_size = pci_cfg_space_size(dev);
 366
 367         sprintf(pci_name(dev), "%04x:%02x:%02x.%d", pci_domain_nr(bus),
 368                 dev->bus->number, PCI_SLOT(devfn), PCI_FUNC(devfn));
 369         dev->class = get_int_prop(node, "class-code", 0);
 370         dev->revision = get_int_prop(node, "revision-id", 0);
 371
 372         DBG("    class: 0x%x\n", dev->class);
 373         DBG("    revision: 0x%x\n", dev->revision);
 374
 375         dev->current_state = 4;         /* unknown power state */
 376         dev->error_state = pci_channel_io_normal;
 377
 378         if (!strcmp(type, "pci") || !strcmp(type, "pciex")) {
 379                 /* a PCI-PCI bridge */
 380                 dev->hdr_type = PCI_HEADER_TYPE_BRIDGE;
 381                 dev->rom_base_reg = PCI_ROM_ADDRESS1;
 382         } else if (!strcmp(type, "cardbus")) {
 383                 dev->hdr_type = PCI_HEADER_TYPE_CARDBUS;
 384         } else {
 385                 dev->hdr_type = PCI_HEADER_TYPE_NORMAL;
 386                 dev->rom_base_reg = PCI_ROM_ADDRESS;
 387                 /* Maybe do a default OF mapping here */
 388                 dev->irq = NO_IRQ;
 389         }
 390
 391         pci_parse_of_addrs(node, dev);
 392
 393         DBG("    adding to system ...\n");
 394
 395         pci_device_add(dev, bus);
 396
 397         return dev;
 398 }
 399 EXPORT_SYMBOL(of_create_pci_dev);
 400
 401 void __devinit of_scan_bus(struct device_node *node,
 402                                   struct pci_bus *bus)
 403 {
 404         struct device_node *child = NULL;
 405         const u32 *reg;
 406         int reglen, devfn;
 407         struct pci_dev *dev;
 408
 409         DBG("of_scan_bus(%s) bus no %d... \n", node->full_name, bus->number);
 410
 411         while ((child = of_get_next_child(node, child)) != NULL) {
 412                 DBG("  * %s\n", child->full_name);
 413                 reg = of_get_property(child, "reg", &reglen);
 414                 if (reg == NULL || reglen < 20)
 415                         continue;
 416                 devfn = (reg[0] >> 8) & 0xff;
 417
 418                 /* create a new pci_dev for this device */
 419                 dev = of_create_pci_dev(child, bus, devfn);
 420                 if (!dev)
 421                         continue;
 422                 DBG("dev header type: %x\n", dev->hdr_type);
 423
 424                 if (dev->hdr_type == PCI_HEADER_TYPE_BRIDGE ||
 425                     dev->hdr_type == PCI_HEADER_TYPE_CARDBUS)
 426                         of_scan_pci_bridge(child, dev);
 427         }
 428
 429         do_bus_setup(bus);
 430 }
 431 EXPORT_SYMBOL(of_scan_bus);
 432
 433 void __devinit of_scan_pci_bridge(struct device_node *node,
 434                                 struct pci_dev *dev)
 435 {
 436         struct pci_bus *bus;
 437         const u32 *busrange, *ranges;
 438         int len, i, mode;
 439         struct resource *res;
 440         unsigned int flags;
 441         u64 size;
 442
 443         DBG("of_scan_pci_bridge(%s)\n", node->full_name);
 444
 445         /* parse bus-range property */
 446         busrange = of_get_property(node, "bus-range", &len);
 447         if (busrange == NULL || len != 8) {
 448                 printk(KERN_DEBUG "Can't get bus-range for PCI-PCI bridge %s\n",
 449                        node->full_name);
 450                 return;
 451         }
 452         ranges = of_get_property(node, "ranges", &len);
 453         if (ranges == NULL) {
 454                 printk(KERN_DEBUG "Can't get ranges for PCI-PCI bridge %s\n",
 455                        node->full_name);
 456                 return;
 457         }
 458
 459         bus = pci_add_new_bus(dev->bus, dev, busrange[0]);
 460         if (!bus) {
 461                 printk(KERN_ERR "Failed to create pci bus for %s\n",
 462                        node->full_name);
 463                 return;
 464         }
 465
 466         bus->primary = dev->bus->number;
 467         bus->subordinate = busrange[1];
 468         bus->bridge_ctl = 0;
 469         bus->sysdata = node;
 470
 471         /* parse ranges property */
 472         /* PCI #address-cells == 3 and #size-cells == 2 always */
 473         res = &dev->resource[PCI_BRIDGE_RESOURCES];
 474         for (i = 0; i < PCI_NUM_RESOURCES - PCI_BRIDGE_RESOURCES; ++i) {
 475                 res->flags = 0;
 476                 bus->resource[i] = res;
 477                 ++res;
 478         }
 479         i = 1;
 480         for (; len >= 32; len -= 32, ranges += 8) {
 481                 flags = pci_parse_of_flags(ranges[0]);
 482                 size = GET_64BIT(ranges, 6);
 483                 if (flags == 0 || size == 0)
 484                         continue;
 485                 if (flags & IORESOURCE_IO) {
 486                         res = bus->resource[0];
 487                         if (res->flags) {
 488                                 printk(KERN_ERR "PCI: ignoring extra I/O range"
 489                                        " for bridge %s\n", node->full_name);
 490                                 continue;
 491                         }
 492                 } else {
 493                         if (i >= PCI_NUM_RESOURCES - PCI_BRIDGE_RESOURCES) {
 494                                 printk(KERN_ERR "PCI: too many memory ranges"
 495                                        " for bridge %s\n", node->full_name);
 496                                 continue;
 497                         }
 498                         res = bus->resource[i];
 499                         ++i;
 500                 }
 501                 res->start = GET_64BIT(ranges, 1);
 502                 res->end = res->start + size - 1;
 503                 res->flags = flags;
 504                 fixup_resource(res, dev);
 505         }
 506         sprintf(bus->name, "PCI Bus %04x:%02x", pci_domain_nr(bus),
 507                 bus->number);
 508         DBG("    bus name: %s\n", bus->name);
 509
 510         mode = PCI_PROBE_NORMAL;
 511         if (ppc_md.pci_probe_mode)
 512                 mode = ppc_md.pci_probe_mode(bus);
 513         DBG("    probe mode: %d\n", mode);
 514
 515         if (mode == PCI_PROBE_DEVTREE)
 516                 of_scan_bus(node, bus);
 517         else if (mode == PCI_PROBE_NORMAL)
 518                 pci_scan_child_bus(bus);
 519 }
 520 EXPORT_SYMBOL(of_scan_pci_bridge);
 521
 522 void __devinit scan_phb(struct pci_controller *hose)
 523 {
 524         struct pci_bus *bus;
 525         struct device_node *node = hose->arch_data;
 526         int i, mode;
 527         struct resource *res;
 528
 529         DBG("Scanning PHB %s\n", node ? node->full_name : "<NO NAME>");
 530
 531         bus = pci_create_bus(hose->parent, hose->first_busno, hose->ops, node);
 532         if (bus == NULL) {
 533                 printk(KERN_ERR "Failed to create bus for PCI domain %04x\n",
 534                        hose->global_number);
 535                 return;
 536         }
 537         bus->secondary = hose->first_busno;
 538         hose->bus = bus;
 539
 540         bus->resource[0] = res = &hose->io_resource;
 541         if (res->flags && request_resource(&ioport_resource, res))
 542                 printk(KERN_ERR "Failed to request PCI IO region "
 543                        "on PCI domain %04x\n", hose->global_number);
 544
 545         for (i = 0; i < 3; ++i) {
 546                 res = &hose->mem_resources[i];
 547                 bus->resource[i+1] = res;
 548                 if (res->flags && request_resource(&iomem_resource, res))
 549                         printk(KERN_ERR "Failed to request PCI memory region "
 550                                "on PCI domain %04x\n", hose->global_number);
 551         }
 552
 553         mode = PCI_PROBE_NORMAL;
 554
 555         if (node && ppc_md.pci_probe_mode)
 556                 mode = ppc_md.pci_probe_mode(bus);
 557         DBG("    probe mode: %d\n", mode);
 558         if (mode == PCI_PROBE_DEVTREE) {
 559                 bus->subordinate = hose->last_busno;
 560                 of_scan_bus(node, bus);
 561         }
 562
 563         if (mode == PCI_PROBE_NORMAL)
 564                 hose->last_busno = bus->subordinate = pci_scan_child_bus(bus);
 565 }
 566
 567 static int __init pcibios_init(void)
 568 {
 569         struct pci_controller *hose, *tmp;
 570
 571         /* For now, override phys_mem_access_prot. If we need it,
 572          * later, we may move that initialization to each ppc_md
 573          */
 574         ppc_md.phys_mem_access_prot = pci_phys_mem_access_prot;
 575
 576         if (firmware_has_feature(FW_FEATURE_ISERIES))
 577                 iSeries_pcibios_init();
 578
 579         printk(KERN_DEBUG "PCI: Probing PCI hardware\n");
 580
 581         /* Scan all of the recorded PCI controllers.  */
 582         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
 583                 scan_phb(hose);
 584                 pci_bus_add_devices(hose->bus);
 585         }
 586
 587         if (!firmware_has_feature(FW_FEATURE_ISERIES)) {
 588                 if (pci_probe_only)
 589                         pcibios_claim_of_setup();
 590                 else
 591                         /* FIXME: `else' will be removed when
 592                            pci_assign_unassigned_resources() is able to work
 593                            correctly with [partially] allocated PCI tree. */
 594                         pci_assign_unassigned_resources();
 595         }
 596
 597         /* Call machine dependent final fixup */
 598         if (ppc_md.pcibios_fixup)
 599                 ppc_md.pcibios_fixup();
 600
 601         /* Cache the location of the ISA bridge (if we have one) */
 602         ppc64_isabridge_dev = pci_get_class(PCI_CLASS_BRIDGE_ISA << 8, NULL);
 603         if (ppc64_isabridge_dev != NULL)
 604                 printk(KERN_DEBUG "ISA bridge at %s\n", pci_name(ppc64_isabridge_dev));
 605
 606         if (!firmware_has_feature(FW_FEATURE_ISERIES))
 607                 /* map in PCI I/O space */
 608                 phbs_remap_io();
 609
 610         pci_initial_scan_done = 1;
 611
 612         printk(KERN_DEBUG "PCI: Probing PCI hardware done\n");
 613
 614         return 0;
 615 }
 616
 617 subsys_initcall(pcibios_init);
 618
 619 char __init *pcibios_setup(char *str)
 620 {
 621         return str;
 622 }
 623
 624 int pcibios_enable_device(struct pci_dev *dev, int mask)
 625 {
 626         u16 cmd, oldcmd;
 627         int i;
 628
 629         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 630         oldcmd = cmd;
 631
 632         for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 633                 struct resource *res = &dev->resource[i];
 634
 635                 /* Only set up the requested stuff */
 636                 if (!(mask & (1<<i)))
 637                         continue;
 638
 639                 if (res->flags & IORESOURCE_IO)
 640                         cmd |= PCI_COMMAND_IO;
 641                 if (res->flags & IORESOURCE_MEM)
 642                         cmd |= PCI_COMMAND_MEMORY;
 643         }
 644
 645         if (cmd != oldcmd) {
 646                 printk(KERN_DEBUG "PCI: Enabling device: (%s), cmd %x\n",
 647                        pci_name(dev), cmd);
 648                 /* Enable the appropriate bits in the PCI command register.  */
 649                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 650         }
 651         return 0;
 652 }
 653
 654 /*
 655  * Return the domain number for this bus.
 656  */
 657 int pci_domain_nr(struct pci_bus *bus)
 658 {
 659         if (firmware_has_feature(FW_FEATURE_ISERIES))
 660                 return 0;
 661         else {
 662                 struct pci_controller *hose = pci_bus_to_host(bus);
 663
 664                 return hose->global_number;
 665         }
 666 }
 667
 668 EXPORT_SYMBOL(pci_domain_nr);
 669
 670 /* Decide whether to display the domain number in /proc */
 671 int pci_proc_domain(struct pci_bus *bus)
 672 {
 673         if (firmware_has_feature(FW_FEATURE_ISERIES))
 674                 return 0;
 675         else {
 676                 struct pci_controller *hose = pci_bus_to_host(bus);
 677                 return hose->buid;
 678         }
 679 }
 680
 681 /*
 682  * Platform support for /proc/bus/pci/X/Y mmap()s,
 683  * modelled on the sparc64 implementation by Dave Miller.
 684  *  -- paulus.
 685  */
 686
 687 /*
 688  * Adjust vm_pgoff of VMA such that it is the physical page offset
 689  * corresponding to the 32-bit pci bus offset for DEV requested by the user.
 690  *
 691  * Basically, the user finds the base address for his device which he wishes
 692  * to mmap.  They read the 32-bit value from the config space base register,
 693  * add whatever PAGE_SIZE multiple offset they wish, and feed this into the
 694  * offset parameter of mmap on /proc/bus/pci/XXX for that device.
 695  *
 696  * Returns negative error code on failure, zero on success.
 697  */
 698 static struct resource *__pci_mmap_make_offset(struct pci_dev *dev,
 699                                                resource_size_t *offset,
 700                                                enum pci_mmap_state mmap_state)
 701 {
 702         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 703         unsigned long io_offset = 0;
 704         int i, res_bit;
 705
 706         if (hose == 0)
 707                 return NULL;            /* should never happen */
 708
 709         /* If memory, add on the PCI bridge address offset */
 710         if (mmap_state == pci_mmap_mem) {
 711 #if 0 /* See comment in pci_resource_to_user() for why this is disabled */
 712                 *offset += hose->pci_mem_offset;
 713 #endif
 714                 res_bit = IORESOURCE_MEM;
 715         } else {
 716                 io_offset = (unsigned long)hose->io_base_virt - pci_io_base;
 717                 *offset += io_offset;
 718                 res_bit = IORESOURCE_IO;
 719         }
 720
 721         /*
 722          * Check that the offset requested corresponds to one of the
 723          * resources of the device.
 724          */
 725         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 726                 struct resource *rp = &dev->resource[i];
 727                 int flags = rp->flags;
 728
 729                 /* treat ROM as memory (should be already) */
 730                 if (i == PCI_ROM_RESOURCE)
 731                         flags |= IORESOURCE_MEM;
 732
 733                 /* Active and same type? */
 734                 if ((flags & res_bit) == 0)
 735                         continue;
 736
 737                 /* In the range of this resource? */
 738                 if (*offset < (rp->start & PAGE_MASK) || *offset > rp->end)
 739                         continue;
 740
 741                 /* found it! construct the final physical address */
 742                 if (mmap_state == pci_mmap_io)
 743                         *offset += hose->io_base_phys - io_offset;
 744                 return rp;
 745         }
 746
 747         return NULL;
 748 }
 749
 750 /*
 751  * Set vm_page_prot of VMA, as appropriate for this architecture, for a pci
 752  * device mapping.
 753  */
 754 static pgprot_t __pci_mmap_set_pgprot(struct pci_dev *dev, struct resource *rp,
 755                                       pgprot_t protection,
 756                                       enum pci_mmap_state mmap_state,
 757                                       int write_combine)
 758 {
 759         unsigned long prot = pgprot_val(protection);
 760
 761         /* Write combine is always 0 on non-memory space mappings. On
 762          * memory space, if the user didn't pass 1, we check for a
 763          * "prefetchable" resource. This is a bit hackish, but we use
 764          * this to workaround the inability of /sysfs to provide a write
 765          * combine bit
 766          */
 767         if (mmap_state != pci_mmap_mem)
 768                 write_combine = 0;
 769         else if (write_combine == 0) {
 770                 if (rp->flags & IORESOURCE_PREFETCH)
 771                         write_combine = 1;
 772         }
 773
 774         /* XXX would be nice to have a way to ask for write-through */
 775         prot |= _PAGE_NO_CACHE;
 776         if (write_combine)
 777                 prot &= ~_PAGE_GUARDED;
 778         else
 779                 prot |= _PAGE_GUARDED;
 780
 781         return __pgprot(prot);
 782 }
 783
 784 /*
 785  * This one is used by /dev/mem and fbdev who have no clue about the
 786  * PCI device, it tries to find the PCI device first and calls the
 787  * above routine
 788  */
 789 pgprot_t pci_phys_mem_access_prot(struct file *file,
 790                                   unsigned long pfn,
 791                                   unsigned long size,
 792                                   pgprot_t protection)
 793 {
 794         struct pci_dev *pdev = NULL;
 795         struct resource *found = NULL;
 796         unsigned long prot = pgprot_val(protection);
 797         unsigned long offset = pfn << PAGE_SHIFT;
 798         int i;
 799
 800         if (page_is_ram(pfn))
 801                 return __pgprot(prot);
 802
 803         prot |= _PAGE_NO_CACHE | _PAGE_GUARDED;
 804
 805         for_each_pci_dev(pdev) {
 806                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 807                         struct resource *rp = &pdev->resource[i];
 808                         int flags = rp->flags;
 809
 810                         /* Active and same type? */
 811                         if ((flags & IORESOURCE_MEM) == 0)
 812                                 continue;
 813                         /* In the range of this resource? */
 814                         if (offset < (rp->start & PAGE_MASK) ||
 815                             offset > rp->end)
 816                                 continue;
 817                         found = rp;
 818                         break;
 819                 }
 820                 if (found)
 821                         break;
 822         }
 823         if (found) {
 824                 if (found->flags & IORESOURCE_PREFETCH)
 825                         prot &= ~_PAGE_GUARDED;
 826                 pci_dev_put(pdev);
 827         }
 828
 829         DBG("non-PCI map for %lx, prot: %lx\n", offset, prot);
 830
 831         return __pgprot(prot);
 832 }
 833
 834
 835 /*
 836  * Perform the actual remap of the pages for a PCI device mapping, as
 837  * appropriate for this architecture.  The region in the process to map
 838  * is described by vm_start and vm_end members of VMA, the base physical
 839  * address is found in vm_pgoff.
 840  * The pci device structure is provided so that architectures may make mapping
 841  * decisions on a per-device or per-bus basis.
 842  *
 843  * Returns a negative error code on failure, zero on success.
 844  */
 845 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
 846                         enum pci_mmap_state mmap_state, int write_combine)
 847 {
 848         resource_size_t offset = vma->vm_pgoff << PAGE_SHIFT;
 849         struct resource *rp;
 850         int ret;
 851
 852         rp = __pci_mmap_make_offset(dev, &offset, mmap_state);
 853         if (rp == NULL)
 854                 return -EINVAL;
 855
 856         vma->vm_pgoff = offset >> PAGE_SHIFT;
 857         vma->vm_page_prot = __pci_mmap_set_pgprot(dev, rp,
 858                                                   vma->vm_page_prot,
 859                                                   mmap_state, write_combine);
 860
 861         ret = remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 862                                vma->vm_end - vma->vm_start, vma->vm_page_prot);
 863
 864         return ret;
 865 }
 866
 867 static ssize_t pci_show_devspec(struct device *dev,
 868                 struct device_attribute *attr, char *buf)
 869 {
 870         struct pci_dev *pdev;
 871         struct device_node *np;
 872
 873         pdev = to_pci_dev (dev);
 874         np = pci_device_to_OF_node(pdev);
 875         if (np == NULL || np->full_name == NULL)
 876                 return 0;
 877         return sprintf(buf, "%s", np->full_name);
 878 }
 879 static DEVICE_ATTR(devspec, S_IRUGO, pci_show_devspec, NULL);
 880
 881 int pcibios_add_platform_entries(struct pci_dev *pdev)
 882 {
 883         return device_create_file(&pdev->dev, &dev_attr_devspec);
 884 }
 885
 886 #define ISA_SPACE_MASK 0x1
 887 #define ISA_SPACE_IO 0x1
 888
 889 static void __devinit pci_process_ISA_OF_ranges(struct device_node *isa_node,
 890                                       unsigned long phb_io_base_phys,
 891                                       void __iomem * phb_io_base_virt)
 892 {
 893         /* Remove these asap */
 894
 895         struct pci_address {
 896                 u32 a_hi;
 897                 u32 a_mid;
 898                 u32 a_lo;
 899         };
 900
 901         struct isa_address {
 902                 u32 a_hi;
 903                 u32 a_lo;
 904         };
 905
 906         struct isa_range {
 907                 struct isa_address isa_addr;
 908                 struct pci_address pci_addr;
 909                 unsigned int size;
 910         };
 911
 912         const struct isa_range *range;
 913         unsigned long pci_addr;
 914         unsigned int isa_addr;
 915         unsigned int size;
 916         int rlen = 0;
 917
 918         range = of_get_property(isa_node, "ranges", &rlen);
 919         if (range == NULL || (rlen < sizeof(struct isa_range))) {
 920                 printk(KERN_ERR "no ISA ranges or unexpected isa range size,"
 921                        "mapping 64k\n");
 922                 __ioremap_explicit(phb_io_base_phys,
 923                                    (unsigned long)phb_io_base_virt,
 924                                    0x10000, _PAGE_NO_CACHE | _PAGE_GUARDED);
 925                 return;
 926         }
 927
 928         /* From "ISA Binding to 1275"
 929          * The ranges property is laid out as an array of elements,
 930          * each of which comprises:
 931          *   cells 0 - 1:       an ISA address
 932          *   cells 2 - 4:       a PCI address
 933          *                      (size depending on dev->n_addr_cells)
 934          *   cell 5:            the size of the range
 935          */
 936         if ((range->isa_addr.a_hi && ISA_SPACE_MASK) == ISA_SPACE_IO) {
 937                 isa_addr = range->isa_addr.a_lo;
 938                 pci_addr = (unsigned long) range->pci_addr.a_mid << 32 |
 939                         range->pci_addr.a_lo;
 940
 941                 /* Assume these are both zero */
 942                 if ((pci_addr != 0) || (isa_addr != 0)) {
 943                         printk(KERN_ERR "unexpected isa to pci mapping: %s\n",
 944                                         __FUNCTION__);
 945                         return;
 946                 }
 947
 948                 size = PAGE_ALIGN(range->size);
 949
 950                 __ioremap_explicit(phb_io_base_phys,
 951                                    (unsigned long) phb_io_base_virt,
 952                                    size, _PAGE_NO_CACHE | _PAGE_GUARDED);
 953         }
 954 }
 955
 956 void __devinit pci_process_bridge_OF_ranges(struct pci_controller *hose,
 957                                             struct device_node *dev, int prim)
 958 {
 959         const unsigned int *ranges;
 960         unsigned int pci_space;
 961         unsigned long size;
 962         int rlen = 0;
 963         int memno = 0;
 964         struct resource *res;
 965         int np, na = of_n_addr_cells(dev);
 966         unsigned long pci_addr, cpu_phys_addr;
 967
 968         np = na + 5;
 969
 970         /* From "PCI Binding to 1275"
 971          * The ranges property is laid out as an array of elements,
 972          * each of which comprises:
 973          *   cells 0 - 2:       a PCI address
 974          *   cells 3 or 3+4:    a CPU physical address
 975          *                      (size depending on dev->n_addr_cells)
 976          *   cells 4+5 or 5+6:  the size of the range
 977          */
 978         ranges = of_get_property(dev, "ranges", &rlen);
 979         if (ranges == NULL)
 980                 return;
 981         hose->io_base_phys = 0;
 982         while ((rlen -= np * sizeof(unsigned int)) >= 0) {
 983                 res = NULL;
 984                 pci_space = ranges[0];
 985                 pci_addr = ((unsigned long)ranges[1] << 32) | ranges[2];
 986                 cpu_phys_addr = of_translate_address(dev, &ranges[3]);
 987                 size = ((unsigned long)ranges[na+3] << 32) | ranges[na+4];
 988                 ranges += np;
 989                 if (size == 0)
 990                         continue;
 991
 992                 /* Now consume following elements while they are contiguous */
 993                 while (rlen >= np * sizeof(unsigned int)) {
 994                         unsigned long addr, phys;
 995
 996                         if (ranges[0] != pci_space)
 997                                 break;
 998                         addr = ((unsigned long)ranges[1] << 32) | ranges[2];
 999                         phys = ranges[3];
1000                         if (na >= 2)
1001                                 phys = (phys << 32) | ranges[4];
1002                         if (addr != pci_addr + size ||
1003                             phys != cpu_phys_addr + size)
1004                                 break;
1005
1006                         size += ((unsigned long)ranges[na+3] << 32)
1007                                 | ranges[na+4];
1008                         ranges += np;
1009                         rlen -= np * sizeof(unsigned int);
1010                 }
1011
1012                 switch ((pci_space >> 24) & 0x3) {
1013                 case 1:         /* I/O space */
1014                         hose->io_base_phys = cpu_phys_addr - pci_addr;
1015                         /* handle from 0 to top of I/O window */
1016                         hose->pci_io_size = pci_addr + size;
1017
1018                         res = &hose->io_resource;
1019                         res->flags = IORESOURCE_IO;
1020                         res->start = pci_addr;
1021                         DBG("phb%d: IO 0x%lx -> 0x%lx\n", hose->global_number,
1022                                     res->start, res->start + size - 1);
1023                         break;
1024                 case 2:         /* memory space */
1025                         memno = 0;
1026                         while (memno < 3 && hose->mem_resources[memno].flags)
1027                                 ++memno;
1028
1029                         if (memno == 0)
1030                                 hose->pci_mem_offset = cpu_phys_addr - pci_addr;
1031                         if (memno < 3) {
1032                                 res = &hose->mem_resources[memno];
1033                                 res->flags = IORESOURCE_MEM;
1034                                 res->start = cpu_phys_addr;
1035                                 DBG("phb%d: MEM 0x%lx -> 0x%lx\n", hose->global_number,
1036                                             res->start, res->start + size - 1);
1037                         }
1038                         break;
1039                 }
1040                 if (res != NULL) {
1041                         res->name = dev->full_name;
1042                         res->end = res->start + size - 1;
1043                         res->parent = NULL;
1044                         res->sibling = NULL;
1045                         res->child = NULL;
1046                 }
1047         }
1048 }
1049
1050 void __devinit pci_setup_phb_io(struct pci_controller *hose, int primary)
1051 {
1052         unsigned long size = hose->pci_io_size;
1053         unsigned long io_virt_offset;
1054         struct resource *res;
1055         struct device_node *isa_dn;
1056
1057         if (size == 0)
1058                 return;
1059
1060         hose->io_base_virt = reserve_phb_iospace(size);
1061         DBG("phb%d io_base_phys 0x%lx io_base_virt 0x%lx\n",
1062                 hose->global_number, hose->io_base_phys,
1063                 (unsigned long) hose->io_base_virt);
1064
1065         if (primary) {
1066                 pci_io_base = (unsigned long)hose->io_base_virt;
1067                 isa_dn = of_find_node_by_type(NULL, "isa");
1068                 if (isa_dn) {
1069                         isa_io_base = pci_io_base;
1070                         pci_process_ISA_OF_ranges(isa_dn, hose->io_base_phys,
1071                                                 hose->io_base_virt);
1072                         of_node_put(isa_dn);
1073                 }
1074         }
1075
1076         io_virt_offset = (unsigned long)hose->io_base_virt - pci_io_base;
1077         res = &hose->io_resource;
1078         res->start += io_virt_offset;
1079         res->end += io_virt_offset;
1080
1081         /* If this is called after the initial PCI scan, then we need to
1082          * proceed to IO mappings now
1083          */
1084         if (pci_initial_scan_done)
1085                 __ioremap_explicit(hose->io_base_phys,
1086                                    (unsigned long)hose->io_base_virt,
1087                                    hose->pci_io_size,
1088                                    _PAGE_NO_CACHE | _PAGE_GUARDED);
1089 }
1090
1091 void __devinit pci_setup_phb_io_dynamic(struct pci_controller *hose,
1092                                         int primary)
1093 {
1094         unsigned long size = hose->pci_io_size;
1095         unsigned long io_virt_offset;
1096         struct resource *res;
1097
1098         if (size == 0)
1099                 return;
1100
1101         hose->io_base_virt = __ioremap(hose->io_base_phys, size,
1102                                         _PAGE_NO_CACHE | _PAGE_GUARDED);
1103         DBG("phb%d io_base_phys 0x%lx io_base_virt 0x%lx\n",
1104                 hose->global_number, hose->io_base_phys,
1105                 (unsigned long) hose->io_base_virt);
1106
1107         if (primary)
1108                 pci_io_base = (unsigned long)hose->io_base_virt;
1109
1110         io_virt_offset = (unsigned long)hose->io_base_virt - pci_io_base;
1111         res = &hose->io_resource;
1112         res->start += io_virt_offset;
1113         res->end += io_virt_offset;
1114 }
1115
1116
1117 static int get_bus_io_range(struct pci_bus *bus, unsigned long *start_phys,
1118                                 unsigned long *start_virt, unsigned long *size)
1119 {
1120         struct pci_controller *hose = pci_bus_to_host(bus);
1121         struct resource *res;
1122
1123         if (bus->self)
1124                 res = bus->resource[0];
1125         else
1126                 /* Root Bus */
1127                 res = &hose->io_resource;
1128
1129         if (res->end == 0 && res->start == 0)
1130                 return 1;
1131
1132         *start_virt = pci_io_base + res->start;
1133         *start_phys = *start_virt + hose->io_base_phys
1134                 - (unsigned long) hose->io_base_virt;
1135
1136         if (res->end > res->start)
1137                 *size = res->end - res->start + 1;
1138         else {
1139                 printk("%s(): unexpected region 0x%lx->0x%lx\n",
1140                        __FUNCTION__, res->start, res->end);
1141                 return 1;
1142         }
1143
1144         return 0;
1145 }
1146
1147 int unmap_bus_range(struct pci_bus *bus)
1148 {
1149         unsigned long start_phys;
1150         unsigned long start_virt;
1151         unsigned long size;
1152
1153         if (!bus) {
1154                 printk(KERN_ERR "%s() expected bus\n", __FUNCTION__);
1155                 return 1;
1156         }
1157
1158         if (get_bus_io_range(bus, &start_phys, &start_virt, &size))
1159                 return 1;
1160         if (__iounmap_explicit((void __iomem *) start_virt, size))
1161                 return 1;
1162
1163         return 0;
1164 }
1165 EXPORT_SYMBOL(unmap_bus_range);
1166
1167 int remap_bus_range(struct pci_bus *bus)
1168 {
1169         unsigned long start_phys;
1170         unsigned long start_virt;
1171         unsigned long size;
1172
1173         if (!bus) {
1174                 printk(KERN_ERR "%s() expected bus\n", __FUNCTION__);
1175                 return 1;
1176         }
1177
1178
1179         if (get_bus_io_range(bus, &start_phys, &start_virt, &size))
1180                 return 1;
1181         if (start_phys == 0)
1182                 return 1;
1183         printk(KERN_DEBUG "mapping IO %lx -> %lx, size: %lx\n", start_phys, start_virt, size);
1184         if (__ioremap_explicit(start_phys, start_virt, size,
1185                                _PAGE_NO_CACHE | _PAGE_GUARDED))
1186                 return 1;
1187
1188         return 0;
1189 }
1190 EXPORT_SYMBOL(remap_bus_range);
1191
1192 static void phbs_remap_io(void)
1193 {
1194         struct pci_controller *hose, *tmp;
1195
1196         list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
1197                 remap_bus_range(hose->bus);
1198 }
1199
1200 static void __devinit fixup_resource(struct resource *res, struct pci_dev *dev)
1201 {
1202         struct pci_controller *hose = pci_bus_to_host(dev->bus);
1203         unsigned long offset;
1204
1205         if (res->flags & IORESOURCE_IO) {
1206                 offset = (unsigned long)hose->io_base_virt - pci_io_base;
1207
1208                 res->start += offset;
1209                 res->end += offset;
1210         } else if (res->flags & IORESOURCE_MEM) {
1211                 res->start += hose->pci_mem_offset;
1212                 res->end += hose->pci_mem_offset;
1213         }
1214 }
1215
1216 void __devinit pcibios_fixup_device_resources(struct pci_dev *dev,
1217                                               struct pci_bus *bus)
1218 {
1219         /* Update device resources.  */
1220         int i;
1221
1222         for (i = 0; i < PCI_NUM_RESOURCES; i++)
1223                 if (dev->resource[i].flags)
1224                         fixup_resource(&dev->resource[i], dev);
1225 }
1226 EXPORT_SYMBOL(pcibios_fixup_device_resources);
1227
1228 void __devinit pcibios_setup_new_device(struct pci_dev *dev)
1229 {
1230         struct dev_archdata *sd = &dev->dev.archdata;
1231
1232         sd->of_node = pci_device_to_OF_node(dev);
1233
1234         DBG("PCI device %s OF node: %s\n", pci_name(dev),
1235             sd->of_node ? sd->of_node->full_name : "<none>");
1236
1237         sd->dma_ops = pci_dma_ops;
1238 #ifdef CONFIG_NUMA
1239         sd->numa_node = pcibus_to_node(dev->bus);
1240 #else
1241         sd->numa_node = -1;
1242 #endif
1243         if (ppc_md.pci_dma_dev_setup)
1244                 ppc_md.pci_dma_dev_setup(dev);
1245 }
1246 EXPORT_SYMBOL(pcibios_setup_new_device);
1247
1248 static void __devinit do_bus_setup(struct pci_bus *bus)
1249 {
1250         struct pci_dev *dev;
1251
1252         if (ppc_md.pci_dma_bus_setup)
1253                 ppc_md.pci_dma_bus_setup(bus);
1254
1255         list_for_each_entry(dev, &bus->devices, bus_list)
1256                 pcibios_setup_new_device(dev);
1257
1258         /* Read default IRQs and fixup if necessary */
1259         list_for_each_entry(dev, &bus->devices, bus_list) {
1260                 pci_read_irq_line(dev);
1261                 if (ppc_md.pci_irq_fixup)
1262                         ppc_md.pci_irq_fixup(dev);
1263         }
1264 }
1265
1266 void __devinit pcibios_fixup_bus(struct pci_bus *bus)
1267 {
1268         struct pci_dev *dev = bus->self;
1269         struct device_node *np;
1270
1271         np = pci_bus_to_OF_node(bus);
1272
1273         DBG("pcibios_fixup_bus(%s)\n", np ? np->full_name : "<???>");
1274
1275         if (dev && pci_probe_only &&
1276             (dev->class >> 8) == PCI_CLASS_BRIDGE_PCI) {
1277                 /* This is a subordinate bridge */
1278
1279                 pci_read_bridge_bases(bus);
1280                 pcibios_fixup_device_resources(dev, bus);
1281         }
1282
1283         do_bus_setup(bus);
1284
1285         if (!pci_probe_only)
1286                 return;
1287
1288         list_for_each_entry(dev, &bus->devices, bus_list)
1289                 if ((dev->class >> 8) != PCI_CLASS_BRIDGE_PCI)
1290                         pcibios_fixup_device_resources(dev, bus);
1291 }
1292 EXPORT_SYMBOL(pcibios_fixup_bus);
1293
1294 /*
1295  * Reads the interrupt pin to determine if interrupt is use by card.
1296  * If the interrupt is used, then gets the interrupt line from the
1297  * openfirmware and sets it in the pci_dev and pci_config line.
1298  */
1299 int pci_read_irq_line(struct pci_dev *pci_dev)
1300 {
1301         struct of_irq oirq;
1302         unsigned int virq;
1303
1304         DBG("Try to map irq for %s...\n", pci_name(pci_dev));
1305
1306 #ifdef DEBUG
1307         memset(&oirq, 0xff, sizeof(oirq));
1308 #endif
1309         /* Try to get a mapping from the device-tree */
1310         if (of_irq_map_pci(pci_dev, &oirq)) {
1311                 u8 line, pin;
1312
1313                 /* If that fails, lets fallback to what is in the config
1314                  * space and map that through the default controller. We
1315                  * also set the type to level low since that's what PCI
1316                  * interrupts are. If your platform does differently, then
1317                  * either provide a proper interrupt tree or don't use this
1318                  * function.
1319                  */
1320                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_PIN, &pin))
1321                         return -1;
1322                 if (pin == 0)
1323                         return -1;
1324                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_LINE, &line) ||
1325                     line == 0xff) {
1326                         return -1;
1327                 }
1328                 DBG(" -> no map ! Using irq line %d from PCI config\n", line);
1329
1330                 virq = irq_create_mapping(NULL, line);
1331                 if (virq != NO_IRQ)
1332                         set_irq_type(virq, IRQ_TYPE_LEVEL_LOW);
1333         } else {
1334                 DBG(" -> got one, spec %d cells (0x%08x 0x%08x...) on %s\n",
1335                     oirq.size, oirq.specifier[0], oirq.specifier[1],
1336                     oirq.controller->full_name);
1337
1338                 virq = irq_create_of_mapping(oirq.controller, oirq.specifier,
1339                                              oirq.size);
1340         }
1341         if(virq == NO_IRQ) {
1342                 DBG(" -> failed to map !\n");
1343                 return -1;
1344         }
1345
1346         DBG(" -> mapped to linux irq %d\n", virq);
1347
1348         pci_dev->irq = virq;
1349
1350         return 0;
1351 }
1352 EXPORT_SYMBOL(pci_read_irq_line);
1353
1354 void pci_resource_to_user(const struct pci_dev *dev, int bar,
1355                           const struct resource *rsrc,
1356                           resource_size_t *start, resource_size_t *end)
1357 {
1358         struct pci_controller *hose = pci_bus_to_host(dev->bus);
1359         resource_size_t offset = 0;
1360
1361         if (hose == NULL)
1362                 return;
1363
1364         if (rsrc->flags & IORESOURCE_IO)
1365                 offset = (unsigned long)hose->io_base_virt - pci_io_base;
1366
1367         /* We pass a fully fixed up address to userland for MMIO instead of
1368          * a BAR value because X is lame and expects to be able to use that
1369          * to pass to /dev/mem !
1370          *
1371          * That means that we'll have potentially 64 bits values where some
1372          * userland apps only expect 32 (like X itself since it thinks only
1373          * Sparc has 64 bits MMIO) but if we don't do that, we break it on
1374          * 32 bits CHRPs :-(
1375          *
1376          * Hopefully, the sysfs insterface is immune to that gunk. Once X
1377          * has been fixed (and the fix spread enough), we can re-enable the
1378          * 2 lines below and pass down a BAR value to userland. In that case
1379          * we'll also have to re-enable the matching code in
1380          * __pci_mmap_make_offset().
1381          *
1382          * BenH.
1383          */
1384 #if 0
1385         else if (rsrc->flags & IORESOURCE_MEM)
1386                 offset = hose->pci_mem_offset;
1387 #endif
1388
1389         *start = rsrc->start - offset;
1390         *end = rsrc->end - offset;
1391 }
1392
1393 struct pci_controller* pci_find_hose_for_OF_device(struct device_node* node)
1394 {
1395         if (!have_of)
1396                 return NULL;
1397         while(node) {
1398                 struct pci_controller *hose, *tmp;
1399                 list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
1400                         if (hose->arch_data == node)
1401                                 return hose;
1402                 node = node->parent;
1403         }
1404         return NULL;
1405 }
1406
1407 unsigned long pci_address_to_pio(phys_addr_t address)
1408 {
1409         struct pci_controller *hose, *tmp;
1410
1411         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
1412                 if (address >= hose->io_base_phys &&
1413                     address < (hose->io_base_phys + hose->pci_io_size)) {
1414                         unsigned long base =
1415                                 (unsigned long)hose->io_base_virt - pci_io_base;
1416                         return base + (address - hose->io_base_phys);
1417                 }
1418         }
1419         return (unsigned int)-1;
1420 }
1421 EXPORT_SYMBOL_GPL(pci_address_to_pio);
1422
1423
1424 #define IOBASE_BRIDGE_NUMBER    0
1425 #define IOBASE_MEMORY           1
1426 #define IOBASE_IO               2
1427 #define IOBASE_ISA_IO           3
1428 #define IOBASE_ISA_MEM          4
1429
1430 long sys_pciconfig_iobase(long which, unsigned long in_bus,
1431                           unsigned long in_devfn)
1432 {
1433         struct pci_controller* hose;
1434         struct list_head *ln;
1435         struct pci_bus *bus = NULL;
1436         struct device_node *hose_node;
1437
1438         /* Argh ! Please forgive me for that hack, but that's the
1439          * simplest way to get existing XFree to not lockup on some
1440          * G5 machines... So when something asks for bus 0 io base
1441          * (bus 0 is HT root), we return the AGP one instead.
1442          */
1443         if (machine_is_compatible("MacRISC4"))
1444                 if (in_bus == 0)
1445                         in_bus = 0xf0;
1446
1447         /* That syscall isn't quite compatible with PCI domains, but it's
1448          * used on pre-domains setup. We return the first match
1449          */
1450
1451         for (ln = pci_root_buses.next; ln != &pci_root_buses; ln = ln->next) {
1452                 bus = pci_bus_b(ln);
1453                 if (in_bus >= bus->number && in_bus <= bus->subordinate)
1454                         break;
1455                 bus = NULL;
1456         }
1457         if (bus == NULL || bus->sysdata == NULL)
1458                 return -ENODEV;
1459
1460         hose_node = (struct device_node *)bus->sysdata;
1461         hose = PCI_DN(hose_node)->phb;
1462
1463         switch (which) {
1464         case IOBASE_BRIDGE_NUMBER:
1465                 return (long)hose->first_busno;
1466         case IOBASE_MEMORY:
1467                 return (long)hose->pci_mem_offset;
1468         case IOBASE_IO:
1469                 return (long)hose->io_base_phys;
1470         case IOBASE_ISA_IO:
1471                 return (long)isa_io_base;
1472         case IOBASE_ISA_MEM:
1473                 return -EINVAL;
1474         }
1475
1476         return -EOPNOTSUPP;
1477 }
1478
1479 #ifdef CONFIG_NUMA
1480 int pcibus_to_node(struct pci_bus *bus)
1481 {
1482         struct pci_controller *phb = pci_bus_to_host(bus);
1483         return phb->node;
1484 }
1485 EXPORT_SYMBOL(pcibus_to_node);
1486 #endif