arch/mips/mm/tlbex.c

   1 /*
   2  * This file is subject to the terms and conditions of the GNU General Public
   3  * License.  See the file "COPYING" in the main directory of this archive
   4  * for more details.
   5  *
   6  * Synthesize TLB refill handlers at runtime.
   7  *
   8  * Copyright (C) 2004,2005,2006 by Thiemo Seufer
   9  * Copyright (C) 2005  Maciej W. Rozycki
  10  * Copyright (C) 2006  Ralf Baechle (ralf@linux-mips.org)
  11  *
  12  * ... and the days got worse and worse and now you see
  13  * I've gone completly out of my mind.
  14  *
  15  * They're coming to take me a away haha
  16  * they're coming to take me a away hoho hihi haha
  17  * to the funny farm where code is beautiful all the time ...
  18  *
  19  * (Condolences to Napoleon XIV)
  20  */
  21
  22 #include <stdarg.h>
  23
  24 #include <linux/mm.h>
  25 #include <linux/kernel.h>
  26 #include <linux/types.h>
  27 #include <linux/string.h>
  28 #include <linux/init.h>
  29
  30 #include <asm/pgtable.h>
  31 #include <asm/cacheflush.h>
  32 #include <asm/mmu_context.h>
  33 #include <asm/inst.h>
  34 #include <asm/elf.h>
  35 #include <asm/smp.h>
  36 #include <asm/war.h>
  37
  38 static __init int __attribute__((unused)) r45k_bvahwbug(void)
  39 {
  40         /* XXX: We should probe for the presence of this bug, but we don't. */
  41         return 0;
  42 }
  43
  44 static __init int __attribute__((unused)) r4k_250MHZhwbug(void)
  45 {
  46         /* XXX: We should probe for the presence of this bug, but we don't. */
  47         return 0;
  48 }
  49
  50 static __init int __attribute__((unused)) bcm1250_m3_war(void)
  51 {
  52         return BCM1250_M3_WAR;
  53 }
  54
  55 static __init int __attribute__((unused)) r10000_llsc_war(void)
  56 {
  57         return R10000_LLSC_WAR;
  58 }
  59
  60 /*
  61  * A little micro-assembler, intended for TLB refill handler
  62  * synthesizing. It is intentionally kept simple, does only support
  63  * a subset of instructions, and does not try to hide pipeline effects
  64  * like branch delay slots.
  65  */
  66
  67 enum fields
  68 {
  69         RS = 0x001,
  70         RT = 0x002,
  71         RD = 0x004,
  72         RE = 0x008,
  73         SIMM = 0x010,
  74         UIMM = 0x020,
  75         BIMM = 0x040,
  76         JIMM = 0x080,
  77         FUNC = 0x100,
  78         SET = 0x200
  79 };
  80
  81 #define OP_MASK         0x2f
  82 #define OP_SH           26
  83 #define RS_MASK         0x1f
  84 #define RS_SH           21
  85 #define RT_MASK         0x1f
  86 #define RT_SH           16
  87 #define RD_MASK         0x1f
  88 #define RD_SH           11
  89 #define RE_MASK         0x1f
  90 #define RE_SH           6
  91 #define IMM_MASK        0xffff
  92 #define IMM_SH          0
  93 #define JIMM_MASK       0x3ffffff
  94 #define JIMM_SH         0
  95 #define FUNC_MASK       0x2f
  96 #define FUNC_SH         0
  97 #define SET_MASK        0x7
  98 #define SET_SH          0
  99
 100 enum opcode {
 101         insn_invalid,
 102         insn_addu, insn_addiu, insn_and, insn_andi, insn_beq,
 103         insn_beql, insn_bgez, insn_bgezl, insn_bltz, insn_bltzl,
 104         insn_bne, insn_daddu, insn_daddiu, insn_dmfc0, insn_dmtc0,
 105         insn_dsll, insn_dsll32, insn_dsra, insn_dsrl, insn_dsrl32,
 106         insn_dsubu, insn_eret, insn_j, insn_jal, insn_jr, insn_ld,
 107         insn_ll, insn_lld, insn_lui, insn_lw, insn_mfc0, insn_mtc0,
 108         insn_ori, insn_rfe, insn_sc, insn_scd, insn_sd, insn_sll,
 109         insn_sra, insn_srl, insn_subu, insn_sw, insn_tlbp, insn_tlbwi,
 110         insn_tlbwr, insn_xor, insn_xori
 111 };
 112
 113 struct insn {
 114         enum opcode opcode;
 115         u32 match;
 116         enum fields fields;
 117 };
 118
 119 /* This macro sets the non-variable bits of an instruction. */
 120 #define M(a, b, c, d, e, f)                                     \
 121         ((a) << OP_SH                                           \
 122          | (b) << RS_SH                                         \
 123          | (c) << RT_SH                                         \
 124          | (d) << RD_SH                                         \
 125          | (e) << RE_SH                                         \
 126          | (f) << FUNC_SH)
 127
 128 static __initdata struct insn insn_table[] = {
 129         { insn_addiu, M(addiu_op,0,0,0,0,0), RS | RT | SIMM },
 130         { insn_addu, M(spec_op,0,0,0,0,addu_op), RS | RT | RD },
 131         { insn_and, M(spec_op,0,0,0,0,and_op), RS | RT | RD },
 132         { insn_andi, M(andi_op,0,0,0,0,0), RS | RT | UIMM },
 133         { insn_beq, M(beq_op,0,0,0,0,0), RS | RT | BIMM },
 134         { insn_beql, M(beql_op,0,0,0,0,0), RS | RT | BIMM },
 135         { insn_bgez, M(bcond_op,0,bgez_op,0,0,0), RS | BIMM },
 136         { insn_bgezl, M(bcond_op,0,bgezl_op,0,0,0), RS | BIMM },
 137         { insn_bltz, M(bcond_op,0,bltz_op,0,0,0), RS | BIMM },
 138         { insn_bltzl, M(bcond_op,0,bltzl_op,0,0,0), RS | BIMM },
 139         { insn_bne, M(bne_op,0,0,0,0,0), RS | RT | BIMM },
 140         { insn_daddiu, M(daddiu_op,0,0,0,0,0), RS | RT | SIMM },
 141         { insn_daddu, M(spec_op,0,0,0,0,daddu_op), RS | RT | RD },
 142         { insn_dmfc0, M(cop0_op,dmfc_op,0,0,0,0), RT | RD | SET},
 143         { insn_dmtc0, M(cop0_op,dmtc_op,0,0,0,0), RT | RD | SET},
 144         { insn_dsll, M(spec_op,0,0,0,0,dsll_op), RT | RD | RE },
 145         { insn_dsll32, M(spec_op,0,0,0,0,dsll32_op), RT | RD | RE },
 146         { insn_dsra, M(spec_op,0,0,0,0,dsra_op), RT | RD | RE },
 147         { insn_dsrl, M(spec_op,0,0,0,0,dsrl_op), RT | RD | RE },
 148         { insn_dsrl32, M(spec_op,0,0,0,0,dsrl32_op), RT | RD | RE },
 149         { insn_dsubu, M(spec_op,0,0,0,0,dsubu_op), RS | RT | RD },
 150         { insn_eret, M(cop0_op,cop_op,0,0,0,eret_op), 0 },
 151         { insn_j, M(j_op,0,0,0,0,0), JIMM },
 152         { insn_jal, M(jal_op,0,0,0,0,0), JIMM },
 153         { insn_jr, M(spec_op,0,0,0,0,jr_op), RS },
 154         { insn_ld, M(ld_op,0,0,0,0,0), RS | RT | SIMM },
 155         { insn_ll, M(ll_op,0,0,0,0,0), RS | RT | SIMM },
 156         { insn_lld, M(lld_op,0,0,0,0,0), RS | RT | SIMM },
 157         { insn_lui, M(lui_op,0,0,0,0,0), RT | SIMM },
 158         { insn_lw, M(lw_op,0,0,0,0,0), RS | RT | SIMM },
 159         { insn_mfc0, M(cop0_op,mfc_op,0,0,0,0), RT | RD | SET},
 160         { insn_mtc0, M(cop0_op,mtc_op,0,0,0,0), RT | RD | SET},
 161         { insn_ori, M(ori_op,0,0,0,0,0), RS | RT | UIMM },
 162         { insn_rfe, M(cop0_op,cop_op,0,0,0,rfe_op), 0 },
 163         { insn_sc, M(sc_op,0,0,0,0,0), RS | RT | SIMM },
 164         { insn_scd, M(scd_op,0,0,0,0,0), RS | RT | SIMM },
 165         { insn_sd, M(sd_op,0,0,0,0,0), RS | RT | SIMM },
 166         { insn_sll, M(spec_op,0,0,0,0,sll_op), RT | RD | RE },
 167         { insn_sra, M(spec_op,0,0,0,0,sra_op), RT | RD | RE },
 168         { insn_srl, M(spec_op,0,0,0,0,srl_op), RT | RD | RE },
 169         { insn_subu, M(spec_op,0,0,0,0,subu_op), RS | RT | RD },
 170         { insn_sw, M(sw_op,0,0,0,0,0), RS | RT | SIMM },
 171         { insn_tlbp, M(cop0_op,cop_op,0,0,0,tlbp_op), 0 },
 172         { insn_tlbwi, M(cop0_op,cop_op,0,0,0,tlbwi_op), 0 },
 173         { insn_tlbwr, M(cop0_op,cop_op,0,0,0,tlbwr_op), 0 },
 174         { insn_xor, M(spec_op,0,0,0,0,xor_op), RS | RT | RD },
 175         { insn_xori, M(xori_op,0,0,0,0,0), RS | RT | UIMM },
 176         { insn_invalid, 0, 0 }
 177 };
 178
 179 #undef M
 180
 181 static __init u32 build_rs(u32 arg)
 182 {
 183         if (arg & ~RS_MASK)
 184                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
 185
 186         return (arg & RS_MASK) << RS_SH;
 187 }
 188
 189 static __init u32 build_rt(u32 arg)
 190 {
 191         if (arg & ~RT_MASK)
 192                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
 193
 194         return (arg & RT_MASK) << RT_SH;
 195 }
 196
 197 static __init u32 build_rd(u32 arg)
 198 {
 199         if (arg & ~RD_MASK)
 200                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
 201
 202         return (arg & RD_MASK) << RD_SH;
 203 }
 204
 205 static __init u32 build_re(u32 arg)
 206 {
 207         if (arg & ~RE_MASK)
 208                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
 209
 210         return (arg & RE_MASK) << RE_SH;
 211 }
 212
 213 static __init u32 build_simm(s32 arg)
 214 {
 215         if (arg > 0x7fff || arg < -0x8000)
 216                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
 217
 218         return arg & 0xffff;
 219 }
 220
 221 static __init u32 build_uimm(u32 arg)
 222 {
 223         if (arg & ~IMM_MASK)
 224                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
 225
 226         return arg & IMM_MASK;
 227 }
 228
 229 static __init u32 build_bimm(s32 arg)
 230 {
 231         if (arg > 0x1ffff || arg < -0x20000)
 232                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
 233
 234         if (arg & 0x3)
 235                 printk(KERN_WARNING "Invalid TLB synthesizer branch target\n");
 236
 237         return ((arg < 0) ? (1 << 15) : 0) | ((arg >> 2) & 0x7fff);
 238 }
 239
 240 static __init u32 build_jimm(u32 arg)
 241 {
 242         if (arg & ~((JIMM_MASK) << 2))
 243                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
 244
 245         return (arg >> 2) & JIMM_MASK;
 246 }
 247
 248 static __init u32 build_func(u32 arg)
 249 {
 250         if (arg & ~FUNC_MASK)
 251                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
 252
 253         return arg & FUNC_MASK;
 254 }
 255
 256 static __init u32 build_set(u32 arg)
 257 {
 258         if (arg & ~SET_MASK)
 259                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
 260
 261         return arg & SET_MASK;
 262 }
 263
 264 /*
 265  * The order of opcode arguments is implicitly left to right,
 266  * starting with RS and ending with FUNC or IMM.
 267  */
 268 static void __init build_insn(u32 **buf, enum opcode opc, ...)
 269 {
 270         struct insn *ip = NULL;
 271         unsigned int i;
 272         va_list ap;
 273         u32 op;
 274
 275         for (i = 0; insn_table[i].opcode != insn_invalid; i++)
 276                 if (insn_table[i].opcode == opc) {
 277                         ip = &insn_table[i];
 278                         break;
 279                 }
 280
 281         if (!ip)
 282                 panic("Unsupported TLB synthesizer instruction %d", opc);
 283
 284         op = ip->match;
 285         va_start(ap, opc);
 286         if (ip->fields & RS) op |= build_rs(va_arg(ap, u32));
 287         if (ip->fields & RT) op |= build_rt(va_arg(ap, u32));
 288         if (ip->fields & RD) op |= build_rd(va_arg(ap, u32));
 289         if (ip->fields & RE) op |= build_re(va_arg(ap, u32));
 290         if (ip->fields & SIMM) op |= build_simm(va_arg(ap, s32));
 291         if (ip->fields & UIMM) op |= build_uimm(va_arg(ap, u32));
 292         if (ip->fields & BIMM) op |= build_bimm(va_arg(ap, s32));
 293         if (ip->fields & JIMM) op |= build_jimm(va_arg(ap, u32));
 294         if (ip->fields & FUNC) op |= build_func(va_arg(ap, u32));
 295         if (ip->fields & SET) op |= build_set(va_arg(ap, u32));
 296         va_end(ap);
 297
 298         **buf = op;
 299         (*buf)++;
 300 }
 301
 302 #define I_u1u2u3(op)                                            \
 303         static inline void __init i##op(u32 **buf, unsigned int a,      \
 304                 unsigned int b, unsigned int c)                 \
 305         {                                                       \
 306                 build_insn(buf, insn##op, a, b, c);             \
 307         }
 308
 309 #define I_u2u1u3(op)                                            \
 310         static inline void __init i##op(u32 **buf, unsigned int a,      \
 311                 unsigned int b, unsigned int c)                 \
 312         {                                                       \
 313                 build_insn(buf, insn##op, b, a, c);             \
 314         }
 315
 316 #define I_u3u1u2(op)                                            \
 317         static inline void __init i##op(u32 **buf, unsigned int a,      \
 318                 unsigned int b, unsigned int c)                 \
 319         {                                                       \
 320                 build_insn(buf, insn##op, b, c, a);             \
 321         }
 322
 323 #define I_u1u2s3(op)                                            \
 324         static inline void __init i##op(u32 **buf, unsigned int a,      \
 325                 unsigned int b, signed int c)                   \
 326         {                                                       \
 327                 build_insn(buf, insn##op, a, b, c);             \
 328         }
 329
 330 #define I_u2s3u1(op)                                            \
 331         static inline void __init i##op(u32 **buf, unsigned int a,      \
 332                 signed int b, unsigned int c)                   \
 333         {                                                       \
 334                 build_insn(buf, insn##op, c, a, b);             \
 335         }
 336
 337 #define I_u2u1s3(op)                                            \
 338         static inline void __init i##op(u32 **buf, unsigned int a,      \
 339                 unsigned int b, signed int c)                   \
 340         {                                                       \
 341                 build_insn(buf, insn##op, b, a, c);             \
 342         }
 343
 344 #define I_u1u2(op)                                              \
 345         static inline void __init i##op(u32 **buf, unsigned int a,      \
 346                 unsigned int b)                                 \
 347         {                                                       \
 348                 build_insn(buf, insn##op, a, b);                \
 349         }
 350
 351 #define I_u1s2(op)                                              \
 352         static inline void __init i##op(u32 **buf, unsigned int a,      \
 353                 signed int b)                                   \
 354         {                                                       \
 355                 build_insn(buf, insn##op, a, b);                \
 356         }
 357
 358 #define I_u1(op)                                                \
 359         static inline void __init i##op(u32 **buf, unsigned int a)      \
 360         {                                                       \
 361                 build_insn(buf, insn##op, a);                   \
 362         }
 363
 364 #define I_0(op)                                                 \
 365         static inline void __init i##op(u32 **buf)              \
 366         {                                                       \
 367                 build_insn(buf, insn##op);                      \
 368         }
 369
 370 I_u2u1s3(_addiu);
 371 I_u3u1u2(_addu);
 372 I_u2u1u3(_andi);
 373 I_u3u1u2(_and);
 374 I_u1u2s3(_beq);
 375 I_u1u2s3(_beql);
 376 I_u1s2(_bgez);
 377 I_u1s2(_bgezl);
 378 I_u1s2(_bltz);
 379 I_u1s2(_bltzl);
 380 I_u1u2s3(_bne);
 381 I_u1u2u3(_dmfc0);
 382 I_u1u2u3(_dmtc0);
 383 I_u2u1s3(_daddiu);
 384 I_u3u1u2(_daddu);
 385 I_u2u1u3(_dsll);
 386 I_u2u1u3(_dsll32);
 387 I_u2u1u3(_dsra);
 388 I_u2u1u3(_dsrl);
 389 I_u2u1u3(_dsrl32);
 390 I_u3u1u2(_dsubu);
 391 I_0(_eret);
 392 I_u1(_j);
 393 I_u1(_jal);
 394 I_u1(_jr);
 395 I_u2s3u1(_ld);
 396 I_u2s3u1(_ll);
 397 I_u2s3u1(_lld);
 398 I_u1s2(_lui);
 399 I_u2s3u1(_lw);
 400 I_u1u2u3(_mfc0);
 401 I_u1u2u3(_mtc0);
 402 I_u2u1u3(_ori);
 403 I_0(_rfe);
 404 I_u2s3u1(_sc);
 405 I_u2s3u1(_scd);
 406 I_u2s3u1(_sd);
 407 I_u2u1u3(_sll);
 408 I_u2u1u3(_sra);
 409 I_u2u1u3(_srl);
 410 I_u3u1u2(_subu);
 411 I_u2s3u1(_sw);
 412 I_0(_tlbp);
 413 I_0(_tlbwi);
 414 I_0(_tlbwr);
 415 I_u3u1u2(_xor)
 416 I_u2u1u3(_xori);
 417
 418 /*
 419  * handling labels
 420  */
 421
 422 enum label_id {
 423         label_invalid,
 424         label_second_part,
 425         label_leave,
 426         label_vmalloc,
 427         label_vmalloc_done,
 428         label_tlbw_hazard,
 429         label_split,
 430         label_nopage_tlbl,
 431         label_nopage_tlbs,
 432         label_nopage_tlbm,
 433         label_smp_pgtable_change,
 434         label_r3000_write_probe_fail,
 435 };
 436
 437 struct label {
 438         u32 *addr;
 439         enum label_id lab;
 440 };
 441
 442 static __init void build_label(struct label **lab, u32 *addr,
 443                                enum label_id l)
 444 {
 445         (*lab)->addr = addr;
 446         (*lab)->lab = l;
 447         (*lab)++;
 448 }
 449
 450 #define L_LA(lb)                                                \
 451         static inline void l##lb(struct label **lab, u32 *addr) \
 452         {                                                       \
 453                 build_label(lab, addr, label##lb);              \
 454         }
 455
 456 L_LA(_second_part)
 457 L_LA(_leave)
 458 L_LA(_vmalloc)
 459 L_LA(_vmalloc_done)
 460 L_LA(_tlbw_hazard)
 461 L_LA(_split)
 462 L_LA(_nopage_tlbl)
 463 L_LA(_nopage_tlbs)
 464 L_LA(_nopage_tlbm)
 465 L_LA(_smp_pgtable_change)
 466 L_LA(_r3000_write_probe_fail)
 467
 468 /* convenience macros for instructions */
 469 #ifdef CONFIG_64BIT
 470 # define i_LW(buf, rs, rt, off) i_ld(buf, rs, rt, off)
 471 # define i_SW(buf, rs, rt, off) i_sd(buf, rs, rt, off)
 472 # define i_SLL(buf, rs, rt, sh) i_dsll(buf, rs, rt, sh)
 473 # define i_SRA(buf, rs, rt, sh) i_dsra(buf, rs, rt, sh)
 474 # define i_SRL(buf, rs, rt, sh) i_dsrl(buf, rs, rt, sh)
 475 # define i_MFC0(buf, rt, rd...) i_dmfc0(buf, rt, rd)
 476 # define i_MTC0(buf, rt, rd...) i_dmtc0(buf, rt, rd)
 477 # define i_ADDIU(buf, rs, rt, val) i_daddiu(buf, rs, rt, val)
 478 # define i_ADDU(buf, rs, rt, rd) i_daddu(buf, rs, rt, rd)
 479 # define i_SUBU(buf, rs, rt, rd) i_dsubu(buf, rs, rt, rd)
 480 # define i_LL(buf, rs, rt, off) i_lld(buf, rs, rt, off)
 481 # define i_SC(buf, rs, rt, off) i_scd(buf, rs, rt, off)
 482 #else
 483 # define i_LW(buf, rs, rt, off) i_lw(buf, rs, rt, off)
 484 # define i_SW(buf, rs, rt, off) i_sw(buf, rs, rt, off)
 485 # define i_SLL(buf, rs, rt, sh) i_sll(buf, rs, rt, sh)
 486 # define i_SRA(buf, rs, rt, sh) i_sra(buf, rs, rt, sh)
 487 # define i_SRL(buf, rs, rt, sh) i_srl(buf, rs, rt, sh)
 488 # define i_MFC0(buf, rt, rd...) i_mfc0(buf, rt, rd)
 489 # define i_MTC0(buf, rt, rd...) i_mtc0(buf, rt, rd)
 490 # define i_ADDIU(buf, rs, rt, val) i_addiu(buf, rs, rt, val)
 491 # define i_ADDU(buf, rs, rt, rd) i_addu(buf, rs, rt, rd)
 492 # define i_SUBU(buf, rs, rt, rd) i_subu(buf, rs, rt, rd)
 493 # define i_LL(buf, rs, rt, off) i_ll(buf, rs, rt, off)
 494 # define i_SC(buf, rs, rt, off) i_sc(buf, rs, rt, off)
 495 #endif
 496
 497 #define i_b(buf, off) i_beq(buf, 0, 0, off)
 498 #define i_beqz(buf, rs, off) i_beq(buf, rs, 0, off)
 499 #define i_beqzl(buf, rs, off) i_beql(buf, rs, 0, off)
 500 #define i_bnez(buf, rs, off) i_bne(buf, rs, 0, off)
 501 #define i_bnezl(buf, rs, off) i_bnel(buf, rs, 0, off)
 502 #define i_move(buf, a, b) i_ADDU(buf, a, 0, b)
 503 #define i_nop(buf) i_sll(buf, 0, 0, 0)
 504 #define i_ssnop(buf) i_sll(buf, 0, 0, 1)
 505 #define i_ehb(buf) i_sll(buf, 0, 0, 3)
 506
 507 #ifdef CONFIG_64BIT
 508 static __init int __attribute__((unused)) in_compat_space_p(long addr)
 509 {
 510         /* Is this address in 32bit compat space? */
 511         return (((addr) & 0xffffffff00000000L) == 0xffffffff00000000L);
 512 }
 513
 514 static __init int __attribute__((unused)) rel_highest(long val)
 515 {
 516         return ((((val + 0x800080008000L) >> 48) & 0xffff) ^ 0x8000) - 0x8000;
 517 }
 518
 519 static __init int __attribute__((unused)) rel_higher(long val)
 520 {
 521         return ((((val + 0x80008000L) >> 32) & 0xffff) ^ 0x8000) - 0x8000;
 522 }
 523 #endif
 524
 525 static __init int rel_hi(long val)
 526 {
 527         return ((((val + 0x8000L) >> 16) & 0xffff) ^ 0x8000) - 0x8000;
 528 }
 529
 530 static __init int rel_lo(long val)
 531 {
 532         return ((val & 0xffff) ^ 0x8000) - 0x8000;
 533 }
 534
 535 static __init void i_LA_mostly(u32 **buf, unsigned int rs, long addr)
 536 {
 537 #ifdef CONFIG_64BIT
 538         if (!in_compat_space_p(addr)) {
 539                 i_lui(buf, rs, rel_highest(addr));
 540                 if (rel_higher(addr))
 541                         i_daddiu(buf, rs, rs, rel_higher(addr));
 542                 if (rel_hi(addr)) {
 543                         i_dsll(buf, rs, rs, 16);
 544                         i_daddiu(buf, rs, rs, rel_hi(addr));
 545                         i_dsll(buf, rs, rs, 16);
 546                 } else
 547                         i_dsll32(buf, rs, rs, 0);
 548         } else
 549 #endif
 550                 i_lui(buf, rs, rel_hi(addr));
 551 }
 552
 553 static __init void __attribute__((unused)) i_LA(u32 **buf, unsigned int rs,
 554                                                 long addr)
 555 {
 556         i_LA_mostly(buf, rs, addr);
 557         if (rel_lo(addr))
 558                 i_ADDIU(buf, rs, rs, rel_lo(addr));
 559 }
 560
 561 /*
 562  * handle relocations
 563  */
 564
 565 struct reloc {
 566         u32 *addr;
 567         unsigned int type;
 568         enum label_id lab;
 569 };
 570
 571 static __init void r_mips_pc16(struct reloc **rel, u32 *addr,
 572                                enum label_id l)
 573 {
 574         (*rel)->addr = addr;
 575         (*rel)->type = R_MIPS_PC16;
 576         (*rel)->lab = l;
 577         (*rel)++;
 578 }
 579
 580 static inline void __resolve_relocs(struct reloc *rel, struct label *lab)
 581 {
 582         long laddr = (long)lab->addr;
 583         long raddr = (long)rel->addr;
 584
 585         switch (rel->type) {
 586         case R_MIPS_PC16:
 587                 *rel->addr |= build_bimm(laddr - (raddr + 4));
 588                 break;
 589
 590         default:
 591                 panic("Unsupported TLB synthesizer relocation %d",
 592                       rel->type);
 593         }
 594 }
 595
 596 static __init void resolve_relocs(struct reloc *rel, struct label *lab)
 597 {
 598         struct label *l;
 599
 600         for (; rel->lab != label_invalid; rel++)
 601                 for (l = lab; l->lab != label_invalid; l++)
 602                         if (rel->lab == l->lab)
 603                                 __resolve_relocs(rel, l);
 604 }
 605
 606 static __init void move_relocs(struct reloc *rel, u32 *first, u32 *end,
 607                                long off)
 608 {
 609         for (; rel->lab != label_invalid; rel++)
 610                 if (rel->addr >= first && rel->addr < end)
 611                         rel->addr += off;
 612 }
 613
 614 static __init void move_labels(struct label *lab, u32 *first, u32 *end,
 615                                long off)
 616 {
 617         for (; lab->lab != label_invalid; lab++)
 618                 if (lab->addr >= first && lab->addr < end)
 619                         lab->addr += off;
 620 }
 621
 622 static __init void copy_handler(struct reloc *rel, struct label *lab,
 623                                 u32 *first, u32 *end, u32 *target)
 624 {
 625         long off = (long)(target - first);
 626
 627         memcpy(target, first, (end - first) * sizeof(u32));
 628
 629         move_relocs(rel, first, end, off);
 630         move_labels(lab, first, end, off);
 631 }
 632
 633 static __init int __attribute__((unused)) insn_has_bdelay(struct reloc *rel,
 634                                                           u32 *addr)
 635 {
 636         for (; rel->lab != label_invalid; rel++) {
 637                 if (rel->addr == addr
 638                     && (rel->type == R_MIPS_PC16
 639                         || rel->type == R_MIPS_26))
 640                         return 1;
 641         }
 642
 643         return 0;
 644 }
 645
 646 /* convenience functions for labeled branches */
 647 static void __init __attribute__((unused))
 648         il_bltz(u32 **p, struct reloc **r, unsigned int reg, enum label_id l)
 649 {
 650         r_mips_pc16(r, *p, l);
 651         i_bltz(p, reg, 0);
 652 }
 653
 654 static void __init __attribute__((unused)) il_b(u32 **p, struct reloc **r,
 655                                          enum label_id l)
 656 {
 657         r_mips_pc16(r, *p, l);
 658         i_b(p, 0);
 659 }
 660
 661 static void __init il_beqz(u32 **p, struct reloc **r, unsigned int reg,
 662                     enum label_id l)
 663 {
 664         r_mips_pc16(r, *p, l);
 665         i_beqz(p, reg, 0);
 666 }
 667
 668 static void __init __attribute__((unused))
 669 il_beqzl(u32 **p, struct reloc **r, unsigned int reg, enum label_id l)
 670 {
 671         r_mips_pc16(r, *p, l);
 672         i_beqzl(p, reg, 0);
 673 }
 674
 675 static void __init il_bnez(u32 **p, struct reloc **r, unsigned int reg,
 676                     enum label_id l)
 677 {
 678         r_mips_pc16(r, *p, l);
 679         i_bnez(p, reg, 0);
 680 }
 681
 682 static void __init il_bgezl(u32 **p, struct reloc **r, unsigned int reg,
 683                      enum label_id l)
 684 {
 685         r_mips_pc16(r, *p, l);
 686         i_bgezl(p, reg, 0);
 687 }
 688
 689 /* The only general purpose registers allowed in TLB handlers. */
 690 #define K0              26
 691 #define K1              27
 692
 693 /* Some CP0 registers */
 694 #define C0_INDEX        0, 0
 695 #define C0_ENTRYLO0     2, 0
 696 #define C0_TCBIND       2, 2
 697 #define C0_ENTRYLO1     3, 0
 698 #define C0_CONTEXT      4, 0
 699 #define C0_BADVADDR     8, 0
 700 #define C0_ENTRYHI      10, 0
 701 #define C0_EPC          14, 0
 702 #define C0_XCONTEXT     20, 0
 703
 704 #ifdef CONFIG_64BIT
 705 # define GET_CONTEXT(buf, reg) i_MFC0(buf, reg, C0_XCONTEXT)
 706 #else
 707 # define GET_CONTEXT(buf, reg) i_MFC0(buf, reg, C0_CONTEXT)
 708 #endif
 709
 710 /* The worst case length of the handler is around 18 instructions for
 711  * R3000-style TLBs and up to 63 instructions for R4000-style TLBs.
 712  * Maximum space available is 32 instructions for R3000 and 64
 713  * instructions for R4000.
 714  *
 715  * We deliberately chose a buffer size of 128, so we won't scribble
 716  * over anything important on overflow before we panic.
 717  */
 718 static __initdata u32 tlb_handler[128];
 719
 720 /* simply assume worst case size for labels and relocs */
 721 static __initdata struct label labels[128];
 722 static __initdata struct reloc relocs[128];
 723
 724 /*
 725  * The R3000 TLB handler is simple.
 726  */
 727 static void __init build_r3000_tlb_refill_handler(void)
 728 {
 729         long pgdc = (long)pgd_current;
 730         u32 *p;
 731         int i;
 732
 733         memset(tlb_handler, 0, sizeof(tlb_handler));
 734         p = tlb_handler;
 735
 736         i_mfc0(&p, K0, C0_BADVADDR);
 737         i_lui(&p, K1, rel_hi(pgdc)); /* cp0 delay */
 738         i_lw(&p, K1, rel_lo(pgdc), K1);
 739         i_srl(&p, K0, K0, 22); /* load delay */
 740         i_sll(&p, K0, K0, 2);
 741         i_addu(&p, K1, K1, K0);
 742         i_mfc0(&p, K0, C0_CONTEXT);
 743         i_lw(&p, K1, 0, K1); /* cp0 delay */
 744         i_andi(&p, K0, K0, 0xffc); /* load delay */
 745         i_addu(&p, K1, K1, K0);
 746         i_lw(&p, K0, 0, K1);
 747         i_nop(&p); /* load delay */
 748         i_mtc0(&p, K0, C0_ENTRYLO0);
 749         i_mfc0(&p, K1, C0_EPC); /* cp0 delay */
 750         i_tlbwr(&p); /* cp0 delay */
 751         i_jr(&p, K1);
 752         i_rfe(&p); /* branch delay */
 753
 754         if (p > tlb_handler + 32)
 755                 panic("TLB refill handler space exceeded");
 756
 757         pr_info("Synthesized TLB refill handler (%u instructions).\n",
 758                 (unsigned int)(p - tlb_handler));
 759
 760         pr_debug("\t.set push\n");
 761         pr_debug("\t.set noreorder\n");
 762         for (i = 0; i < (p - tlb_handler); i++)
 763                 pr_debug("\t.word 0x%08x\n", tlb_handler[i]);
 764         pr_debug("\t.set pop\n");
 765
 766         memcpy((void *)ebase, tlb_handler, 0x80);
 767 }
 768
 769 /*
 770  * The R4000 TLB handler is much more complicated. We have two
 771  * consecutive handler areas with 32 instructions space each.
 772  * Since they aren't used at the same time, we can overflow in the
 773  * other one.To keep things simple, we first assume linear space,
 774  * then we relocate it to the final handler layout as needed.
 775  */
 776 static __initdata u32 final_handler[64];
 777
 778 /*
 779  * Hazards
 780  *
 781  * From the IDT errata for the QED RM5230 (Nevada), processor revision 1.0:
 782  * 2. A timing hazard exists for the TLBP instruction.
 783  *
 784  *      stalling_instruction
 785  *      TLBP
 786  *
 787  * The JTLB is being read for the TLBP throughout the stall generated by the
 788  * previous instruction. This is not really correct as the stalling instruction
 789  * can modify the address used to access the JTLB.  The failure symptom is that
 790  * the TLBP instruction will use an address created for the stalling instruction
 791  * and not the address held in C0_ENHI and thus report the wrong results.
 792  *
 793  * The software work-around is to not allow the instruction preceding the TLBP
 794  * to stall - make it an NOP or some other instruction guaranteed not to stall.
 795  *
 796  * Errata 2 will not be fixed.  This errata is also on the R5000.
 797  *
 798  * As if we MIPS hackers wouldn't know how to nop pipelines happy ...
 799  */
 800 static __init void __attribute__((unused)) build_tlb_probe_entry(u32 **p)
 801 {
 802         switch (current_cpu_data.cputype) {
 803         /* Found by experiment: R4600 v2.0 needs this, too.  */
 804         case CPU_R4600:
 805         case CPU_R5000:
 806         case CPU_R5000A:
 807         case CPU_NEVADA:
 808                 i_nop(p);
 809                 i_tlbp(p);
 810                 break;
 811
 812         default:
 813                 i_tlbp(p);
 814                 break;
 815         }
 816 }
 817
 818 /*
 819  * Write random or indexed TLB entry, and care about the hazards from
 820  * the preceeding mtc0 and for the following eret.
 821  */
 822 enum tlb_write_entry { tlb_random, tlb_indexed };
 823
 824 static __init void build_tlb_write_entry(u32 **p, struct label **l,
 825                                          struct reloc **r,
 826                                          enum tlb_write_entry wmode)
 827 {
 828         void(*tlbw)(u32 **) = NULL;
 829
 830         switch (wmode) {
 831         case tlb_random: tlbw = i_tlbwr; break;
 832         case tlb_indexed: tlbw = i_tlbwi; break;
 833         }
 834
 835         switch (current_cpu_data.cputype) {
 836         case CPU_R4000PC:
 837         case CPU_R4000SC:
 838         case CPU_R4000MC:
 839         case CPU_R4400PC:
 840         case CPU_R4400SC:
 841         case CPU_R4400MC:
 842                 /*
 843                  * This branch uses up a mtc0 hazard nop slot and saves
 844                  * two nops after the tlbw instruction.
 845                  */
 846                 il_bgezl(p, r, 0, label_tlbw_hazard);
 847                 tlbw(p);
 848                 l_tlbw_hazard(l, *p);
 849                 i_nop(p);
 850                 break;
 851
 852         case CPU_R4600:
 853         case CPU_R4700:
 854         case CPU_R5000:
 855         case CPU_R5000A:
 856                 i_nop(p);
 857                 tlbw(p);
 858                 i_nop(p);
 859                 break;
 860
 861         case CPU_R4300:
 862         case CPU_5KC:
 863         case CPU_TX49XX:
 864         case CPU_AU1000:
 865         case CPU_AU1100:
 866         case CPU_AU1500:
 867         case CPU_AU1550:
 868         case CPU_AU1200:
 869         case CPU_PR4450:
 870                 i_nop(p);
 871                 tlbw(p);
 872                 break;
 873
 874         case CPU_R10000:
 875         case CPU_R12000:
 876         case CPU_R14000:
 877         case CPU_4KC:
 878         case CPU_SB1:
 879         case CPU_SB1A:
 880         case CPU_4KSC:
 881         case CPU_20KC:
 882         case CPU_25KF:
 883                 tlbw(p);
 884                 break;
 885
 886         case CPU_NEVADA:
 887                 i_nop(p); /* QED specifies 2 nops hazard */
 888                 /*
 889                  * This branch uses up a mtc0 hazard nop slot and saves
 890                  * a nop after the tlbw instruction.
 891                  */
 892                 il_bgezl(p, r, 0, label_tlbw_hazard);
 893                 tlbw(p);
 894                 l_tlbw_hazard(l, *p);
 895                 break;
 896
 897         case CPU_RM7000:
 898                 i_nop(p);
 899                 i_nop(p);
 900                 i_nop(p);
 901                 i_nop(p);
 902                 tlbw(p);
 903                 break;
 904
 905         case CPU_4KEC:
 906         case CPU_24K:
 907         case CPU_34K:
 908         case CPU_74K:
 909                 i_ehb(p);
 910                 tlbw(p);
 911                 break;
 912
 913         case CPU_RM9000:
 914                 /*
 915                  * When the JTLB is updated by tlbwi or tlbwr, a subsequent
 916                  * use of the JTLB for instructions should not occur for 4
 917                  * cpu cycles and use for data translations should not occur
 918                  * for 3 cpu cycles.
 919                  */
 920                 i_ssnop(p);
 921                 i_ssnop(p);
 922                 i_ssnop(p);
 923                 i_ssnop(p);
 924                 tlbw(p);
 925                 i_ssnop(p);
 926                 i_ssnop(p);
 927                 i_ssnop(p);
 928                 i_ssnop(p);
 929                 break;
 930
 931         case CPU_VR4111:
 932         case CPU_VR4121:
 933         case CPU_VR4122:
 934         case CPU_VR4181:
 935         case CPU_VR4181A:
 936                 i_nop(p);
 937                 i_nop(p);
 938                 tlbw(p);
 939                 i_nop(p);
 940                 i_nop(p);
 941                 break;
 942
 943         case CPU_VR4131:
 944         case CPU_VR4133:
 945         case CPU_R5432:
 946                 i_nop(p);
 947                 i_nop(p);
 948                 tlbw(p);
 949                 break;
 950
 951         default:
 952                 panic("No TLB refill handler yet (CPU type: %d)",
 953                       current_cpu_data.cputype);
 954                 break;
 955         }
 956 }
 957
 958 #ifdef CONFIG_64BIT
 959 /*
 960  * TMP and PTR are scratch.
 961  * TMP will be clobbered, PTR will hold the pmd entry.
 962  */
 963 static __init void
 964 build_get_pmde64(u32 **p, struct label **l, struct reloc **r,
 965                  unsigned int tmp, unsigned int ptr)
 966 {
 967         long pgdc = (long)pgd_current;
 968
 969         /*
 970          * The vmalloc handling is not in the hotpath.
 971          */
 972         i_dmfc0(p, tmp, C0_BADVADDR);
 973         il_bltz(p, r, tmp, label_vmalloc);
 974         /* No i_nop needed here, since the next insn doesn't touch TMP. */
 975
 976 #ifdef CONFIG_SMP
 977 # ifdef  CONFIG_MIPS_MT_SMTC
 978         /*
 979          * SMTC uses TCBind value as "CPU" index
 980          */
 981         i_mfc0(p, ptr, C0_TCBIND);
 982         i_dsrl(p, ptr, ptr, 19);
 983 # else
 984         /*
 985          * 64 bit SMP running in XKPHYS has smp_processor_id() << 3
 986          * stored in CONTEXT.
 987          */
 988         i_dmfc0(p, ptr, C0_CONTEXT);
 989         i_dsrl(p, ptr, ptr, 23);
 990 #endif
 991         i_LA_mostly(p, tmp, pgdc);
 992         i_daddu(p, ptr, ptr, tmp);
 993         i_dmfc0(p, tmp, C0_BADVADDR);
 994         i_ld(p, ptr, rel_lo(pgdc), ptr);
 995 #else
 996         i_LA_mostly(p, ptr, pgdc);
 997         i_ld(p, ptr, rel_lo(pgdc), ptr);
 998 #endif
 999
1000         l_vmalloc_done(l, *p);
1001
1002         if (PGDIR_SHIFT - 3 < 32)               /* get pgd offset in bytes */
1003                 i_dsrl(p, tmp, tmp, PGDIR_SHIFT-3);
1004         else
1005                 i_dsrl32(p, tmp, tmp, PGDIR_SHIFT - 3 - 32);
1006
1007         i_andi(p, tmp, tmp, (PTRS_PER_PGD - 1)<<3);
1008         i_daddu(p, ptr, ptr, tmp); /* add in pgd offset */
1009         i_dmfc0(p, tmp, C0_BADVADDR); /* get faulting address */
1010         i_ld(p, ptr, 0, ptr); /* get pmd pointer */
1011         i_dsrl(p, tmp, tmp, PMD_SHIFT-3); /* get pmd offset in bytes */
1012         i_andi(p, tmp, tmp, (PTRS_PER_PMD - 1)<<3);
1013         i_daddu(p, ptr, ptr, tmp); /* add in pmd offset */
1014 }
1015
1016 /*
1017  * BVADDR is the faulting address, PTR is scratch.
1018  * PTR will hold the pgd for vmalloc.
1019  */
1020 static __init void
1021 build_get_pgd_vmalloc64(u32 **p, struct label **l, struct reloc **r,
1022                         unsigned int bvaddr, unsigned int ptr)
1023 {
1024         long swpd = (long)swapper_pg_dir;
1025
1026         l_vmalloc(l, *p);
1027         i_LA(p, ptr, VMALLOC_START);
1028         i_dsubu(p, bvaddr, bvaddr, ptr);
1029
1030         if (in_compat_space_p(swpd) && !rel_lo(swpd)) {
1031                 il_b(p, r, label_vmalloc_done);
1032                 i_lui(p, ptr, rel_hi(swpd));
1033         } else {
1034                 i_LA_mostly(p, ptr, swpd);
1035                 il_b(p, r, label_vmalloc_done);
1036                 i_daddiu(p, ptr, ptr, rel_lo(swpd));
1037         }
1038 }
1039
1040 #else /* !CONFIG_64BIT */
1041
1042 /*
1043  * TMP and PTR are scratch.
1044  * TMP will be clobbered, PTR will hold the pgd entry.
1045  */
1046 static __init void __attribute__((unused))
1047 build_get_pgde32(u32 **p, unsigned int tmp, unsigned int ptr)
1048 {
1049         long pgdc = (long)pgd_current;
1050
1051         /* 32 bit SMP has smp_processor_id() stored in CONTEXT. */
1052 #ifdef CONFIG_SMP
1053 #ifdef  CONFIG_MIPS_MT_SMTC
1054         /*
1055          * SMTC uses TCBind value as "CPU" index
1056          */
1057         i_mfc0(p, ptr, C0_TCBIND);
1058         i_LA_mostly(p, tmp, pgdc);
1059         i_srl(p, ptr, ptr, 19);
1060 #else
1061         /*
1062          * smp_processor_id() << 3 is stored in CONTEXT.
1063          */
1064         i_mfc0(p, ptr, C0_CONTEXT);
1065         i_LA_mostly(p, tmp, pgdc);
1066         i_srl(p, ptr, ptr, 23);
1067 #endif
1068         i_addu(p, ptr, tmp, ptr);
1069 #else
1070         i_LA_mostly(p, ptr, pgdc);
1071 #endif
1072         i_mfc0(p, tmp, C0_BADVADDR); /* get faulting address */
1073         i_lw(p, ptr, rel_lo(pgdc), ptr);
1074         i_srl(p, tmp, tmp, PGDIR_SHIFT); /* get pgd only bits */
1075         i_sll(p, tmp, tmp, PGD_T_LOG2);
1076         i_addu(p, ptr, ptr, tmp); /* add in pgd offset */
1077 }
1078
1079 #endif /* !CONFIG_64BIT */
1080
1081 static __init void build_adjust_context(u32 **p, unsigned int ctx)
1082 {
1083         unsigned int shift = 4 - (PTE_T_LOG2 + 1) + PAGE_SHIFT - 12;
1084         unsigned int mask = (PTRS_PER_PTE / 2 - 1) << (PTE_T_LOG2 + 1);
1085
1086         switch (current_cpu_data.cputype) {
1087         case CPU_VR41XX:
1088         case CPU_VR4111:
1089         case CPU_VR4121:
1090         case CPU_VR4122:
1091         case CPU_VR4131:
1092         case CPU_VR4181:
1093         case CPU_VR4181A:
1094         case CPU_VR4133:
1095                 shift += 2;
1096                 break;
1097
1098         default:
1099                 break;
1100         }
1101
1102         if (shift)
1103                 i_SRL(p, ctx, ctx, shift);
1104         i_andi(p, ctx, ctx, mask);
1105 }
1106
1107 static __init void build_get_ptep(u32 **p, unsigned int tmp, unsigned int ptr)
1108 {
1109         /*
1110          * Bug workaround for the Nevada. It seems as if under certain
1111          * circumstances the move from cp0_context might produce a
1112          * bogus result when the mfc0 instruction and its consumer are
1113          * in a different cacheline or a load instruction, probably any
1114          * memory reference, is between them.
1115          */
1116         switch (current_cpu_data.cputype) {
1117         case CPU_NEVADA:
1118                 i_LW(p, ptr, 0, ptr);
1119                 GET_CONTEXT(p, tmp); /* get context reg */
1120                 break;
1121
1122         default:
1123                 GET_CONTEXT(p, tmp); /* get context reg */
1124                 i_LW(p, ptr, 0, ptr);
1125                 break;
1126         }
1127
1128         build_adjust_context(p, tmp);
1129         i_ADDU(p, ptr, ptr, tmp); /* add in offset */
1130 }
1131
1132 static __init void build_update_entries(u32 **p, unsigned int tmp,
1133                                         unsigned int ptep)
1134 {
1135         /*
1136          * 64bit address support (36bit on a 32bit CPU) in a 32bit
1137          * Kernel is a special case. Only a few CPUs use it.
1138          */
1139 #ifdef CONFIG_64BIT_PHYS_ADDR
1140         if (cpu_has_64bits) {
1141                 i_ld(p, tmp, 0, ptep); /* get even pte */
1142                 i_ld(p, ptep, sizeof(pte_t), ptep); /* get odd pte */
1143                 i_dsrl(p, tmp, tmp, 6); /* convert to entrylo0 */
1144                 i_mtc0(p, tmp, C0_ENTRYLO0); /* load it */
1145                 i_dsrl(p, ptep, ptep, 6); /* convert to entrylo1 */
1146                 i_mtc0(p, ptep, C0_ENTRYLO1); /* load it */
1147         } else {
1148                 int pte_off_even = sizeof(pte_t) / 2;
1149                 int pte_off_odd = pte_off_even + sizeof(pte_t);
1150
1151                 /* The pte entries are pre-shifted */
1152                 i_lw(p, tmp, pte_off_even, ptep); /* get even pte */
1153                 i_mtc0(p, tmp, C0_ENTRYLO0); /* load it */
1154                 i_lw(p, ptep, pte_off_odd, ptep); /* get odd pte */
1155                 i_mtc0(p, ptep, C0_ENTRYLO1); /* load it */
1156         }
1157 #else
1158         i_LW(p, tmp, 0, ptep); /* get even pte */
1159         i_LW(p, ptep, sizeof(pte_t), ptep); /* get odd pte */
1160         if (r45k_bvahwbug())
1161                 build_tlb_probe_entry(p);
1162         i_SRL(p, tmp, tmp, 6); /* convert to entrylo0 */
1163         if (r4k_250MHZhwbug())
1164                 i_mtc0(p, 0, C0_ENTRYLO0);
1165         i_mtc0(p, tmp, C0_ENTRYLO0); /* load it */
1166         i_SRL(p, ptep, ptep, 6); /* convert to entrylo1 */
1167         if (r45k_bvahwbug())
1168                 i_mfc0(p, tmp, C0_INDEX);
1169         if (r4k_250MHZhwbug())
1170                 i_mtc0(p, 0, C0_ENTRYLO1);
1171         i_mtc0(p, ptep, C0_ENTRYLO1); /* load it */
1172 #endif
1173 }
1174
1175 static void __init build_r4000_tlb_refill_handler(void)
1176 {
1177         u32 *p = tlb_handler;
1178         struct label *l = labels;
1179         struct reloc *r = relocs;
1180         u32 *f;
1181         unsigned int final_len;
1182         int i;
1183
1184         memset(tlb_handler, 0, sizeof(tlb_handler));
1185         memset(labels, 0, sizeof(labels));
1186         memset(relocs, 0, sizeof(relocs));
1187         memset(final_handler, 0, sizeof(final_handler));
1188
1189         /*
1190          * create the plain linear handler
1191          */
1192         if (bcm1250_m3_war()) {
1193                 i_MFC0(&p, K0, C0_BADVADDR);
1194                 i_MFC0(&p, K1, C0_ENTRYHI);
1195                 i_xor(&p, K0, K0, K1);
1196                 i_SRL(&p, K0, K0, PAGE_SHIFT + 1);
1197                 il_bnez(&p, &r, K0, label_leave);
1198                 /* No need for i_nop */
1199         }
1200
1201 #ifdef CONFIG_64BIT
1202         build_get_pmde64(&p, &l, &r, K0, K1); /* get pmd in K1 */
1203 #else
1204         build_get_pgde32(&p, K0, K1); /* get pgd in K1 */
1205 #endif
1206
1207         build_get_ptep(&p, K0, K1);
1208         build_update_entries(&p, K0, K1);
1209         build_tlb_write_entry(&p, &l, &r, tlb_random);
1210         l_leave(&l, p);
1211         i_eret(&p); /* return from trap */
1212
1213 #ifdef CONFIG_64BIT
1214         build_get_pgd_vmalloc64(&p, &l, &r, K0, K1);
1215 #endif
1216
1217         /*
1218          * Overflow check: For the 64bit handler, we need at least one
1219          * free instruction slot for the wrap-around branch. In worst
1220          * case, if the intended insertion point is a delay slot, we
1221          * need three, with the second nop'ed and the third being
1222          * unused.
1223          */
1224 #ifdef CONFIG_32BIT
1225         if ((p - tlb_handler) > 64)
1226                 panic("TLB refill handler space exceeded");
1227 #else
1228         if (((p - tlb_handler) > 63)
1229             || (((p - tlb_handler) > 61)
1230                 && insn_has_bdelay(relocs, tlb_handler + 29)))
1231                 panic("TLB refill handler space exceeded");
1232 #endif
1233
1234         /*
1235          * Now fold the handler in the TLB refill handler space.
1236          */
1237 #ifdef CONFIG_32BIT
1238         f = final_handler;
1239         /* Simplest case, just copy the handler. */
1240         copy_handler(relocs, labels, tlb_handler, p, f);
1241         final_len = p - tlb_handler;
1242 #else /* CONFIG_64BIT */
1243         f = final_handler + 32;
1244         if ((p - tlb_handler) <= 32) {
1245                 /* Just copy the handler. */
1246                 copy_handler(relocs, labels, tlb_handler, p, f);
1247                 final_len = p - tlb_handler;
1248         } else {
1249                 u32 *split = tlb_handler + 30;
1250
1251                 /*
1252                  * Find the split point.
1253                  */
1254                 if (insn_has_bdelay(relocs, split - 1))
1255                         split--;
1256
1257                 /* Copy first part of the handler. */
1258                 copy_handler(relocs, labels, tlb_handler, split, f);
1259                 f += split - tlb_handler;
1260
1261                 /* Insert branch. */
1262                 l_split(&l, final_handler);
1263                 il_b(&f, &r, label_split);
1264                 if (insn_has_bdelay(relocs, split))
1265                         i_nop(&f);
1266                 else {
1267                         copy_handler(relocs, labels, split, split + 1, f);
1268                         move_labels(labels, f, f + 1, -1);
1269                         f++;
1270                         split++;
1271                 }
1272
1273                 /* Copy the rest of the handler. */
1274                 copy_handler(relocs, labels, split, p, final_handler);
1275                 final_len = (f - (final_handler + 32)) + (p - split);
1276         }
1277 #endif /* CONFIG_64BIT */
1278
1279         resolve_relocs(relocs, labels);
1280         pr_info("Synthesized TLB refill handler (%u instructions).\n",
1281                 final_len);
1282
1283         f = final_handler;
1284 #ifdef CONFIG_64BIT
1285         if (final_len > 32)
1286                 final_len = 64;
1287         else
1288                 f = final_handler + 32;
1289 #endif /* CONFIG_64BIT */
1290         pr_debug("\t.set push\n");
1291         pr_debug("\t.set noreorder\n");
1292         for (i = 0; i < final_len; i++)
1293                 pr_debug("\t.word 0x%08x\n", f[i]);
1294         pr_debug("\t.set pop\n");
1295
1296         memcpy((void *)ebase, final_handler, 0x100);
1297 }
1298
1299 /*
1300  * TLB load/store/modify handlers.
1301  *
1302  * Only the fastpath gets synthesized at runtime, the slowpath for
1303  * do_page_fault remains normal asm.
1304  */
1305 extern void tlb_do_page_fault_0(void);
1306 extern void tlb_do_page_fault_1(void);
1307
1308 #define __tlb_handler_align \
1309         __attribute__((__aligned__(1 << CONFIG_MIPS_L1_CACHE_SHIFT)))
1310
1311 /*
1312  * 128 instructions for the fastpath handler is generous and should
1313  * never be exceeded.
1314  */
1315 #define FASTPATH_SIZE 128
1316
1317 u32 __tlb_handler_align handle_tlbl[FASTPATH_SIZE];
1318 u32 __tlb_handler_align handle_tlbs[FASTPATH_SIZE];
1319 u32 __tlb_handler_align handle_tlbm[FASTPATH_SIZE];
1320
1321 static void __init
1322 iPTE_LW(u32 **p, struct label **l, unsigned int pte, unsigned int ptr)
1323 {
1324 #ifdef CONFIG_SMP
1325 # ifdef CONFIG_64BIT_PHYS_ADDR
1326         if (cpu_has_64bits)
1327                 i_lld(p, pte, 0, ptr);
1328         else
1329 # endif
1330                 i_LL(p, pte, 0, ptr);
1331 #else
1332 # ifdef CONFIG_64BIT_PHYS_ADDR
1333         if (cpu_has_64bits)
1334                 i_ld(p, pte, 0, ptr);
1335         else
1336 # endif
1337                 i_LW(p, pte, 0, ptr);
1338 #endif
1339 }
1340
1341 static void __init
1342 iPTE_SW(u32 **p, struct reloc **r, unsigned int pte, unsigned int ptr,
1343         unsigned int mode)
1344 {
1345 #ifdef CONFIG_64BIT_PHYS_ADDR
1346         unsigned int hwmode = mode & (_PAGE_VALID | _PAGE_DIRTY);
1347 #endif
1348
1349         i_ori(p, pte, pte, mode);
1350 #ifdef CONFIG_SMP
1351 # ifdef CONFIG_64BIT_PHYS_ADDR
1352         if (cpu_has_64bits)
1353                 i_scd(p, pte, 0, ptr);
1354         else
1355 # endif
1356                 i_SC(p, pte, 0, ptr);
1357
1358         if (r10000_llsc_war())
1359                 il_beqzl(p, r, pte, label_smp_pgtable_change);
1360         else
1361                 il_beqz(p, r, pte, label_smp_pgtable_change);
1362
1363 # ifdef CONFIG_64BIT_PHYS_ADDR
1364         if (!cpu_has_64bits) {
1365                 /* no i_nop needed */
1366                 i_ll(p, pte, sizeof(pte_t) / 2, ptr);
1367                 i_ori(p, pte, pte, hwmode);
1368                 i_sc(p, pte, sizeof(pte_t) / 2, ptr);
1369                 il_beqz(p, r, pte, label_smp_pgtable_change);
1370                 /* no i_nop needed */
1371                 i_lw(p, pte, 0, ptr);
1372         } else
1373                 i_nop(p);
1374 # else
1375         i_nop(p);
1376 # endif
1377 #else
1378 # ifdef CONFIG_64BIT_PHYS_ADDR
1379         if (cpu_has_64bits)
1380                 i_sd(p, pte, 0, ptr);
1381         else
1382 # endif
1383                 i_SW(p, pte, 0, ptr);
1384
1385 # ifdef CONFIG_64BIT_PHYS_ADDR
1386         if (!cpu_has_64bits) {
1387                 i_lw(p, pte, sizeof(pte_t) / 2, ptr);
1388                 i_ori(p, pte, pte, hwmode);
1389                 i_sw(p, pte, sizeof(pte_t) / 2, ptr);
1390                 i_lw(p, pte, 0, ptr);
1391         }
1392 # endif
1393 #endif
1394 }
1395
1396 /*
1397  * Check if PTE is present, if not then jump to LABEL. PTR points to
1398  * the page table where this PTE is located, PTE will be re-loaded
1399  * with it's original value.
1400  */
1401 static void __init
1402 build_pte_present(u32 **p, struct label **l, struct reloc **r,
1403                   unsigned int pte, unsigned int ptr, enum label_id lid)
1404 {
1405         i_andi(p, pte, pte, _PAGE_PRESENT | _PAGE_READ);
1406         i_xori(p, pte, pte, _PAGE_PRESENT | _PAGE_READ);
1407         il_bnez(p, r, pte, lid);
1408         iPTE_LW(p, l, pte, ptr);
1409 }
1410
1411 /* Make PTE valid, store result in PTR. */
1412 static void __init
1413 build_make_valid(u32 **p, struct reloc **r, unsigned int pte,
1414                  unsigned int ptr)
1415 {
1416         unsigned int mode = _PAGE_VALID | _PAGE_ACCESSED;
1417
1418         iPTE_SW(p, r, pte, ptr, mode);
1419 }
1420
1421 /*
1422  * Check if PTE can be written to, if not branch to LABEL. Regardless
1423  * restore PTE with value from PTR when done.
1424  */
1425 static void __init
1426 build_pte_writable(u32 **p, struct label **l, struct reloc **r,
1427                    unsigned int pte, unsigned int ptr, enum label_id lid)
1428 {
1429         i_andi(p, pte, pte, _PAGE_PRESENT | _PAGE_WRITE);
1430         i_xori(p, pte, pte, _PAGE_PRESENT | _PAGE_WRITE);
1431         il_bnez(p, r, pte, lid);
1432         iPTE_LW(p, l, pte, ptr);
1433 }
1434
1435 /* Make PTE writable, update software status bits as well, then store
1436  * at PTR.
1437  */
1438 static void __init
1439 build_make_write(u32 **p, struct reloc **r, unsigned int pte,
1440                  unsigned int ptr)
1441 {
1442         unsigned int mode = (_PAGE_ACCESSED | _PAGE_MODIFIED | _PAGE_VALID
1443                              | _PAGE_DIRTY);
1444
1445         iPTE_SW(p, r, pte, ptr, mode);
1446 }
1447
1448 /*
1449  * Check if PTE can be modified, if not branch to LABEL. Regardless
1450  * restore PTE with value from PTR when done.
1451  */
1452 static void __init
1453 build_pte_modifiable(u32 **p, struct label **l, struct reloc **r,
1454                      unsigned int pte, unsigned int ptr, enum label_id lid)
1455 {
1456         i_andi(p, pte, pte, _PAGE_WRITE);
1457         il_beqz(p, r, pte, lid);
1458         iPTE_LW(p, l, pte, ptr);
1459 }
1460
1461 /*
1462  * R3000 style TLB load/store/modify handlers.
1463  */
1464
1465 /*
1466  * This places the pte into ENTRYLO0 and writes it with tlbwi.
1467  * Then it returns.
1468  */
1469 static void __init
1470 build_r3000_pte_reload_tlbwi(u32 **p, unsigned int pte, unsigned int tmp)
1471 {
1472         i_mtc0(p, pte, C0_ENTRYLO0); /* cp0 delay */
1473         i_mfc0(p, tmp, C0_EPC); /* cp0 delay */
1474         i_tlbwi(p);
1475         i_jr(p, tmp);
1476         i_rfe(p); /* branch delay */
1477 }
1478
1479 /*
1480  * This places the pte into ENTRYLO0 and writes it with tlbwi
1481  * or tlbwr as appropriate.  This is because the index register
1482  * may have the probe fail bit set as a result of a trap on a
1483  * kseg2 access, i.e. without refill.  Then it returns.
1484  */
1485 static void __init
1486 build_r3000_tlb_reload_write(u32 **p, struct label **l, struct reloc **r,
1487                              unsigned int pte, unsigned int tmp)
1488 {
1489         i_mfc0(p, tmp, C0_INDEX);
1490         i_mtc0(p, pte, C0_ENTRYLO0); /* cp0 delay */
1491         il_bltz(p, r, tmp, label_r3000_write_probe_fail); /* cp0 delay */
1492         i_mfc0(p, tmp, C0_EPC); /* branch delay */
1493         i_tlbwi(p); /* cp0 delay */
1494         i_jr(p, tmp);
1495         i_rfe(p); /* branch delay */
1496         l_r3000_write_probe_fail(l, *p);
1497         i_tlbwr(p); /* cp0 delay */
1498         i_jr(p, tmp);
1499         i_rfe(p); /* branch delay */
1500 }
1501
1502 static void __init
1503 build_r3000_tlbchange_handler_head(u32 **p, unsigned int pte,
1504                                    unsigned int ptr)
1505 {
1506         long pgdc = (long)pgd_current;
1507
1508         i_mfc0(p, pte, C0_BADVADDR);
1509         i_lui(p, ptr, rel_hi(pgdc)); /* cp0 delay */
1510         i_lw(p, ptr, rel_lo(pgdc), ptr);
1511         i_srl(p, pte, pte, 22); /* load delay */
1512         i_sll(p, pte, pte, 2);
1513         i_addu(p, ptr, ptr, pte);
1514         i_mfc0(p, pte, C0_CONTEXT);
1515         i_lw(p, ptr, 0, ptr); /* cp0 delay */
1516         i_andi(p, pte, pte, 0xffc); /* load delay */
1517         i_addu(p, ptr, ptr, pte);
1518         i_lw(p, pte, 0, ptr);
1519         i_tlbp(p); /* load delay */
1520 }
1521
1522 static void __init build_r3000_tlb_load_handler(void)
1523 {
1524         u32 *p = handle_tlbl;
1525         struct label *l = labels;
1526         struct reloc *r = relocs;
1527         int i;
1528
1529         memset(handle_tlbl, 0, sizeof(handle_tlbl));
1530         memset(labels, 0, sizeof(labels));
1531         memset(relocs, 0, sizeof(relocs));
1532
1533         build_r3000_tlbchange_handler_head(&p, K0, K1);
1534         build_pte_present(&p, &l, &r, K0, K1, label_nopage_tlbl);
1535         i_nop(&p); /* load delay */
1536         build_make_valid(&p, &r, K0, K1);
1537         build_r3000_tlb_reload_write(&p, &l, &r, K0, K1);
1538
1539         l_nopage_tlbl(&l, p);
1540         i_j(&p, (unsigned long)tlb_do_page_fault_0 & 0x0fffffff);
1541         i_nop(&p);
1542
1543         if ((p - handle_tlbl) > FASTPATH_SIZE)
1544                 panic("TLB load handler fastpath space exceeded");
1545
1546         resolve_relocs(relocs, labels);
1547         pr_info("Synthesized TLB load handler fastpath (%u instructions).\n",
1548                 (unsigned int)(p - handle_tlbl));
1549
1550         pr_debug("\t.set push\n");
1551         pr_debug("\t.set noreorder\n");
1552         for (i = 0; i < (p - handle_tlbl); i++)
1553                 pr_debug("\t.word 0x%08x\n", handle_tlbl[i]);
1554         pr_debug("\t.set pop\n");
1555 }
1556
1557 static void __init build_r3000_tlb_store_handler(void)
1558 {
1559         u32 *p = handle_tlbs;
1560         struct label *l = labels;
1561         struct reloc *r = relocs;
1562         int i;
1563
1564         memset(handle_tlbs, 0, sizeof(handle_tlbs));
1565         memset(labels, 0, sizeof(labels));
1566         memset(relocs, 0, sizeof(relocs));
1567
1568         build_r3000_tlbchange_handler_head(&p, K0, K1);
1569         build_pte_writable(&p, &l, &r, K0, K1, label_nopage_tlbs);
1570         i_nop(&p); /* load delay */
1571         build_make_write(&p, &r, K0, K1);
1572         build_r3000_tlb_reload_write(&p, &l, &r, K0, K1);
1573
1574         l_nopage_tlbs(&l, p);
1575         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1576         i_nop(&p);
1577
1578         if ((p - handle_tlbs) > FASTPATH_SIZE)
1579                 panic("TLB store handler fastpath space exceeded");
1580
1581         resolve_relocs(relocs, labels);
1582         pr_info("Synthesized TLB store handler fastpath (%u instructions).\n",
1583                 (unsigned int)(p - handle_tlbs));
1584
1585         pr_debug("\t.set push\n");
1586         pr_debug("\t.set noreorder\n");
1587         for (i = 0; i < (p - handle_tlbs); i++)
1588                 pr_debug("\t.word 0x%08x\n", handle_tlbs[i]);
1589         pr_debug("\t.set pop\n");
1590 }
1591
1592 static void __init build_r3000_tlb_modify_handler(void)
1593 {
1594         u32 *p = handle_tlbm;
1595         struct label *l = labels;
1596         struct reloc *r = relocs;
1597         int i;
1598
1599         memset(handle_tlbm, 0, sizeof(handle_tlbm));
1600         memset(labels, 0, sizeof(labels));
1601         memset(relocs, 0, sizeof(relocs));
1602
1603         build_r3000_tlbchange_handler_head(&p, K0, K1);
1604         build_pte_modifiable(&p, &l, &r, K0, K1, label_nopage_tlbm);
1605         i_nop(&p); /* load delay */
1606         build_make_write(&p, &r, K0, K1);
1607         build_r3000_pte_reload_tlbwi(&p, K0, K1);
1608
1609         l_nopage_tlbm(&l, p);
1610         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1611         i_nop(&p);
1612
1613         if ((p - handle_tlbm) > FASTPATH_SIZE)
1614                 panic("TLB modify handler fastpath space exceeded");
1615
1616         resolve_relocs(relocs, labels);
1617         pr_info("Synthesized TLB modify handler fastpath (%u instructions).\n",
1618                 (unsigned int)(p - handle_tlbm));
1619
1620         pr_debug("\t.set push\n");
1621         pr_debug("\t.set noreorder\n");
1622         for (i = 0; i < (p - handle_tlbm); i++)
1623                 pr_debug("\t.word 0x%08x\n", handle_tlbm[i]);
1624         pr_debug("\t.set pop\n");
1625 }
1626
1627 /*
1628  * R4000 style TLB load/store/modify handlers.
1629  */
1630 static void __init
1631 build_r4000_tlbchange_handler_head(u32 **p, struct label **l,
1632                                    struct reloc **r, unsigned int pte,
1633                                    unsigned int ptr)
1634 {
1635 #ifdef CONFIG_64BIT
1636         build_get_pmde64(p, l, r, pte, ptr); /* get pmd in ptr */
1637 #else
1638         build_get_pgde32(p, pte, ptr); /* get pgd in ptr */
1639 #endif
1640
1641         i_MFC0(p, pte, C0_BADVADDR);
1642         i_LW(p, ptr, 0, ptr);
1643         i_SRL(p, pte, pte, PAGE_SHIFT + PTE_ORDER - PTE_T_LOG2);
1644         i_andi(p, pte, pte, (PTRS_PER_PTE - 1) << PTE_T_LOG2);
1645         i_ADDU(p, ptr, ptr, pte);
1646
1647 #ifdef CONFIG_SMP
1648         l_smp_pgtable_change(l, *p);
1649 # endif
1650         iPTE_LW(p, l, pte, ptr); /* get even pte */
1651         build_tlb_probe_entry(p);
1652 }
1653
1654 static void __init
1655 build_r4000_tlbchange_handler_tail(u32 **p, struct label **l,
1656                                    struct reloc **r, unsigned int tmp,
1657                                    unsigned int ptr)
1658 {
1659         i_ori(p, ptr, ptr, sizeof(pte_t));
1660         i_xori(p, ptr, ptr, sizeof(pte_t));
1661         build_update_entries(p, tmp, ptr);
1662         build_tlb_write_entry(p, l, r, tlb_indexed);
1663         l_leave(l, *p);
1664         i_eret(p); /* return from trap */
1665
1666 #ifdef CONFIG_64BIT
1667         build_get_pgd_vmalloc64(p, l, r, tmp, ptr);
1668 #endif
1669 }
1670
1671 static void __init build_r4000_tlb_load_handler(void)
1672 {
1673         u32 *p = handle_tlbl;
1674         struct label *l = labels;
1675         struct reloc *r = relocs;
1676         int i;
1677
1678         memset(handle_tlbl, 0, sizeof(handle_tlbl));
1679         memset(labels, 0, sizeof(labels));
1680         memset(relocs, 0, sizeof(relocs));
1681
1682         if (bcm1250_m3_war()) {
1683                 i_MFC0(&p, K0, C0_BADVADDR);
1684                 i_MFC0(&p, K1, C0_ENTRYHI);
1685                 i_xor(&p, K0, K0, K1);
1686                 i_SRL(&p, K0, K0, PAGE_SHIFT + 1);
1687                 il_bnez(&p, &r, K0, label_leave);
1688                 /* No need for i_nop */
1689         }
1690
1691         build_r4000_tlbchange_handler_head(&p, &l, &r, K0, K1);
1692         build_pte_present(&p, &l, &r, K0, K1, label_nopage_tlbl);
1693         build_make_valid(&p, &r, K0, K1);
1694         build_r4000_tlbchange_handler_tail(&p, &l, &r, K0, K1);
1695
1696         l_nopage_tlbl(&l, p);
1697         i_j(&p, (unsigned long)tlb_do_page_fault_0 & 0x0fffffff);
1698         i_nop(&p);
1699
1700         if ((p - handle_tlbl) > FASTPATH_SIZE)
1701                 panic("TLB load handler fastpath space exceeded");
1702
1703         resolve_relocs(relocs, labels);
1704         pr_info("Synthesized TLB load handler fastpath (%u instructions).\n",
1705                 (unsigned int)(p - handle_tlbl));
1706
1707         pr_debug("\t.set push\n");
1708         pr_debug("\t.set noreorder\n");
1709         for (i = 0; i < (p - handle_tlbl); i++)
1710                 pr_debug("\t.word 0x%08x\n", handle_tlbl[i]);
1711         pr_debug("\t.set pop\n");
1712 }
1713
1714 static void __init build_r4000_tlb_store_handler(void)
1715 {
1716         u32 *p = handle_tlbs;
1717         struct label *l = labels;
1718         struct reloc *r = relocs;
1719         int i;
1720
1721         memset(handle_tlbs, 0, sizeof(handle_tlbs));
1722         memset(labels, 0, sizeof(labels));
1723         memset(relocs, 0, sizeof(relocs));
1724
1725         build_r4000_tlbchange_handler_head(&p, &l, &r, K0, K1);
1726         build_pte_writable(&p, &l, &r, K0, K1, label_nopage_tlbs);
1727         build_make_write(&p, &r, K0, K1);
1728         build_r4000_tlbchange_handler_tail(&p, &l, &r, K0, K1);
1729
1730         l_nopage_tlbs(&l, p);
1731         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1732         i_nop(&p);
1733
1734         if ((p - handle_tlbs) > FASTPATH_SIZE)
1735                 panic("TLB store handler fastpath space exceeded");
1736
1737         resolve_relocs(relocs, labels);
1738         pr_info("Synthesized TLB store handler fastpath (%u instructions).\n",
1739                 (unsigned int)(p - handle_tlbs));
1740
1741         pr_debug("\t.set push\n");
1742         pr_debug("\t.set noreorder\n");
1743         for (i = 0; i < (p - handle_tlbs); i++)
1744                 pr_debug("\t.word 0x%08x\n", handle_tlbs[i]);
1745         pr_debug("\t.set pop\n");
1746 }
1747
1748 static void __init build_r4000_tlb_modify_handler(void)
1749 {
1750         u32 *p = handle_tlbm;
1751         struct label *l = labels;
1752         struct reloc *r = relocs;
1753         int i;
1754
1755         memset(handle_tlbm, 0, sizeof(handle_tlbm));
1756         memset(labels, 0, sizeof(labels));
1757         memset(relocs, 0, sizeof(relocs));
1758
1759         build_r4000_tlbchange_handler_head(&p, &l, &r, K0, K1);
1760         build_pte_modifiable(&p, &l, &r, K0, K1, label_nopage_tlbm);
1761         /* Present and writable bits set, set accessed and dirty bits. */
1762         build_make_write(&p, &r, K0, K1);
1763         build_r4000_tlbchange_handler_tail(&p, &l, &r, K0, K1);
1764
1765         l_nopage_tlbm(&l, p);
1766         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1767         i_nop(&p);
1768
1769         if ((p - handle_tlbm) > FASTPATH_SIZE)
1770                 panic("TLB modify handler fastpath space exceeded");
1771
1772         resolve_relocs(relocs, labels);
1773         pr_info("Synthesized TLB modify handler fastpath (%u instructions).\n",
1774                 (unsigned int)(p - handle_tlbm));
1775
1776         pr_debug("\t.set push\n");
1777         pr_debug("\t.set noreorder\n");
1778         for (i = 0; i < (p - handle_tlbm); i++)
1779                 pr_debug("\t.word 0x%08x\n", handle_tlbm[i]);
1780         pr_debug("\t.set pop\n");
1781 }
1782
1783 void __init build_tlb_refill_handler(void)
1784 {
1785         /*
1786          * The refill handler is generated per-CPU, multi-node systems
1787          * may have local storage for it. The other handlers are only
1788          * needed once.
1789          */
1790         static int run_once = 0;
1791
1792         switch (current_cpu_data.cputype) {
1793         case CPU_R2000:
1794         case CPU_R3000:
1795         case CPU_R3000A:
1796         case CPU_R3081E:
1797         case CPU_TX3912:
1798         case CPU_TX3922:
1799         case CPU_TX3927:
1800                 build_r3000_tlb_refill_handler();
1801                 if (!run_once) {
1802                         build_r3000_tlb_load_handler();
1803                         build_r3000_tlb_store_handler();
1804                         build_r3000_tlb_modify_handler();
1805                         run_once++;
1806                 }
1807                 break;
1808
1809         case CPU_R6000:
1810         case CPU_R6000A:
1811                 panic("No R6000 TLB refill handler yet");
1812                 break;
1813
1814         case CPU_R8000:
1815                 panic("No R8000 TLB refill handler yet");
1816                 break;
1817
1818         default:
1819                 build_r4000_tlb_refill_handler();
1820                 if (!run_once) {
1821                         build_r4000_tlb_load_handler();
1822                         build_r4000_tlb_store_handler();
1823                         build_r4000_tlb_modify_handler();
1824                         run_once++;
1825                 }
1826         }
1827 }
1828
1829 void __init flush_tlb_handlers(void)
1830 {
1831         flush_icache_range((unsigned long)handle_tlbl,
1832                            (unsigned long)handle_tlbl + sizeof(handle_tlbl));
1833         flush_icache_range((unsigned long)handle_tlbs,
1834                            (unsigned long)handle_tlbs + sizeof(handle_tlbs));
1835         flush_icache_range((unsigned long)handle_tlbm,
1836                            (unsigned long)handle_tlbm + sizeof(handle_tlbm));
1837 }