arch/blackfin/Kconfig

   1 #
   2 # For a description of the syntax of this configuration file,
   3 # see Documentation/kbuild/kconfig-language.txt.
   4 #
   5
   6 mainmenu "Blackfin Kernel Configuration"
   7
   8 config MMU
   9         bool
  10         default n
  11
  12 config FPU
  13         bool
  14         default n
  15
  16 config RWSEM_GENERIC_SPINLOCK
  17         bool
  18         default y
  19
  20 config RWSEM_XCHGADD_ALGORITHM
  21         bool
  22         default n
  23
  24 config BLACKFIN
  25         bool
  26         default y
  27         select HAVE_IDE
  28         select HAVE_OPROFILE
  29
  30 config ZONE_DMA
  31         bool
  32         default y
  33
  34 config GENERIC_FIND_NEXT_BIT
  35         bool
  36         default y
  37
  38 config GENERIC_HWEIGHT
  39         bool
  40         default y
  41
  42 config GENERIC_HARDIRQS
  43         bool
  44         default y
  45
  46 config GENERIC_IRQ_PROBE
  47         bool
  48         default y
  49
  50 config GENERIC_GPIO
  51         bool
  52         default y
  53
  54 config FORCE_MAX_ZONEORDER
  55         int
  56         default "14"
  57
  58 config GENERIC_CALIBRATE_DELAY
  59         bool
  60         default y
  61
  62 config HARDWARE_PM
  63         def_bool y
  64         depends on OPROFILE
  65
  66 source "init/Kconfig"
  67 source "kernel/Kconfig.preempt"
  68
  69 menu "Blackfin Processor Options"
  70
  71 comment "Processor and Board Settings"
  72
  73 choice
  74         prompt "CPU"
  75         default BF533
  76
  77 config BF522
  78         bool "BF522"
  79         help
  80           BF522 Processor Support.
  81
  82 config BF523
  83         bool "BF523"
  84         help
  85           BF523 Processor Support.
  86
  87 config BF524
  88         bool "BF524"
  89         help
  90           BF524 Processor Support.
  91
  92 config BF525
  93         bool "BF525"
  94         help
  95           BF525 Processor Support.
  96
  97 config BF526
  98         bool "BF526"
  99         help
 100           BF526 Processor Support.
 101
 102 config BF527
 103         bool "BF527"
 104         help
 105           BF527 Processor Support.
 106
 107 config BF531
 108         bool "BF531"
 109         help
 110           BF531 Processor Support.
 111
 112 config BF532
 113         bool "BF532"
 114         help
 115           BF532 Processor Support.
 116
 117 config BF533
 118         bool "BF533"
 119         help
 120           BF533 Processor Support.
 121
 122 config BF534
 123         bool "BF534"
 124         help
 125           BF534 Processor Support.
 126
 127 config BF536
 128         bool "BF536"
 129         help
 130           BF536 Processor Support.
 131
 132 config BF537
 133         bool "BF537"
 134         help
 135           BF537 Processor Support.
 136
 137 config BF542
 138         bool "BF542"
 139         help
 140           BF542 Processor Support.
 141
 142 config BF544
 143         bool "BF544"
 144         help
 145           BF544 Processor Support.
 146
 147 config BF547
 148         bool "BF547"
 149         help
 150           BF547 Processor Support.
 151
 152 config BF548
 153         bool "BF548"
 154         help
 155           BF548 Processor Support.
 156
 157 config BF549
 158         bool "BF549"
 159         help
 160           BF549 Processor Support.
 161
 162 config BF561
 163         bool "BF561"
 164         help
 165           Not Supported Yet - Work in progress - BF561 Processor Support.
 166
 167 endchoice
 168
 169 choice
 170         prompt "Silicon Rev"
 171         default BF_REV_0_1 if BF527
 172         default BF_REV_0_2 if BF537
 173         default BF_REV_0_3 if BF533
 174         default BF_REV_0_0 if BF549
 175
 176 config BF_REV_0_0
 177         bool "0.0"
 178         depends on (BF52x || BF54x)
 179
 180 config BF_REV_0_1
 181         bool "0.1"
 182         depends on (BF52x || BF54x)
 183
 184 config BF_REV_0_2
 185         bool "0.2"
 186         depends on (BF537 || BF536 || BF534)
 187
 188 config BF_REV_0_3
 189         bool "0.3"
 190         depends on (BF561 || BF537 || BF536 || BF534 || BF533 || BF532 || BF531)
 191
 192 config BF_REV_0_4
 193         bool "0.4"
 194         depends on (BF561 || BF533 || BF532 || BF531)
 195
 196 config BF_REV_0_5
 197         bool "0.5"
 198         depends on (BF561 || BF533 || BF532 || BF531)
 199
 200 config BF_REV_ANY
 201         bool "any"
 202
 203 config BF_REV_NONE
 204         bool "none"
 205
 206 endchoice
 207
 208 config BF52x
 209         bool
 210         depends on (BF522 || BF523 || BF524 || BF525 || BF526 || BF527)
 211         default y
 212
 213 config BF53x
 214         bool
 215         depends on (BF531 || BF532 || BF533 || BF534 || BF536 || BF537)
 216         default y
 217
 218 config BF54x
 219         bool
 220         depends on (BF542 || BF544 || BF547 || BF548 || BF549)
 221         default y
 222
 223 config MEM_GENERIC_BOARD
 224         bool
 225         depends on GENERIC_BOARD
 226         default y
 227
 228 config MEM_MT48LC64M4A2FB_7E
 229         bool
 230         depends on (BFIN533_STAMP)
 231         default y
 232
 233 config MEM_MT48LC16M16A2TG_75
 234         bool
 235         depends on (BFIN533_EZKIT || BFIN561_EZKIT \
 236                 || BFIN533_BLUETECHNIX_CM || BFIN537_BLUETECHNIX_CM \
 237                 || H8606_HVSISTEMAS)
 238         default y
 239
 240 config MEM_MT48LC32M8A2_75
 241         bool
 242         depends on (BFIN537_STAMP || PNAV10)
 243         default y
 244
 245 config MEM_MT48LC8M32B2B5_7
 246         bool
 247         depends on (BFIN561_BLUETECHNIX_CM)
 248         default y
 249
 250 config MEM_MT48LC32M16A2TG_75
 251         bool
 252         depends on (BFIN527_EZKIT)
 253         default y
 254
 255 source "arch/blackfin/mach-bf527/Kconfig"
 256 source "arch/blackfin/mach-bf533/Kconfig"
 257 source "arch/blackfin/mach-bf561/Kconfig"
 258 source "arch/blackfin/mach-bf537/Kconfig"
 259 source "arch/blackfin/mach-bf548/Kconfig"
 260
 261 menu "Board customizations"
 262
 263 config CMDLINE_BOOL
 264         bool "Default bootloader kernel arguments"
 265
 266 config CMDLINE
 267         string "Initial kernel command string"
 268         depends on CMDLINE_BOOL
 269         default "console=ttyBF0,57600"
 270         help
 271           If you don't have a boot loader capable of passing a command line string
 272           to the kernel, you may specify one here. As a minimum, you should specify
 273           the memory size and the root device (e.g., mem=8M, root=/dev/nfs).
 274
 275 comment "Clock/PLL Setup"
 276
 277 config CLKIN_HZ
 278         int "Crystal Frequency in Hz"
 279         default "11059200" if BFIN533_STAMP
 280         default "27000000" if BFIN533_EZKIT
 281         default "25000000" if (BFIN537_STAMP || BFIN527_EZKIT || H8606_HVSISTEMAS)
 282         default "30000000" if BFIN561_EZKIT
 283         default "24576000" if PNAV10
 284         help
 285           The frequency of CLKIN crystal oscillator on the board in Hz.
 286
 287 config BFIN_KERNEL_CLOCK
 288         bool "Re-program Clocks while Kernel boots?"
 289         default n
 290         help
 291           This option decides if kernel clocks are re-programed from the
 292           bootloader settings. If the clocks are not set, the SDRAM settings
 293           are also not changed, and the Bootloader does 100% of the hardware
 294           configuration.
 295
 296 config MEM_ADD_WIDTH
 297         int "Memory Address Width"
 298         depends on BFIN_KERNEL_CLOCK
 299         depends on (!BF54x)
 300         default  9 if BFIN533_EZKIT
 301         default  9 if BFIN561_EZKIT
 302         default  9 if H8606_HVSISTEMAS
 303         default 10 if BFIN527_EZKIT
 304         default 10 if BFIN537_STAMP
 305         default 11 if BFIN533_STAMP
 306         default 10 if PNAV10
 307
 308 config PLL_BYPASS
 309         bool "Bypass PLL"
 310         depends on BFIN_KERNEL_CLOCK
 311         default n
 312
 313 config CLKIN_HALF
 314         bool "Half Clock In"
 315         depends on BFIN_KERNEL_CLOCK && (! PLL_BYPASS)
 316         default n
 317         help
 318           If this is set the clock will be divided by 2, before it goes to the PLL.
 319
 320 config VCO_MULT
 321         int "VCO Multiplier"
 322         depends on BFIN_KERNEL_CLOCK && (! PLL_BYPASS)
 323         range 1 64
 324         default "22" if BFIN533_EZKIT
 325         default "45" if BFIN533_STAMP
 326         default "20" if (BFIN537_STAMP || BFIN527_EZKIT || BFIN548_EZKIT)
 327         default "22" if BFIN533_BLUETECHNIX_CM
 328         default "20" if BFIN537_BLUETECHNIX_CM
 329         default "20" if BFIN561_BLUETECHNIX_CM
 330         default "20" if BFIN561_EZKIT
 331         default "16" if H8606_HVSISTEMAS
 332         help
 333           This controls the frequency of the on-chip PLL. This can be between 1 and 64.
 334           PLL Frequency = (Crystal Frequency) * (this setting)
 335
 336 choice
 337         prompt "Core Clock Divider"
 338         depends on BFIN_KERNEL_CLOCK
 339         default CCLK_DIV_1
 340         help
 341           This sets the frequency of the core. It can be 1, 2, 4 or 8
 342           Core Frequency = (PLL frequency) / (this setting)
 343
 344 config CCLK_DIV_1
 345         bool "1"
 346
 347 config CCLK_DIV_2
 348         bool "2"
 349
 350 config CCLK_DIV_4
 351         bool "4"
 352
 353 config CCLK_DIV_8
 354         bool "8"
 355 endchoice
 356
 357 config SCLK_DIV
 358         int "System Clock Divider"
 359         depends on BFIN_KERNEL_CLOCK
 360         range 1 15
 361         default 5 if BFIN533_EZKIT
 362         default 5 if BFIN533_STAMP
 363         default 4 if (BFIN537_STAMP || BFIN527_EZKIT || BFIN548_EZKIT)
 364         default 5 if BFIN533_BLUETECHNIX_CM
 365         default 4 if BFIN537_BLUETECHNIX_CM
 366         default 4 if BFIN561_BLUETECHNIX_CM
 367         default 5 if BFIN561_EZKIT
 368         default 3 if H8606_HVSISTEMAS
 369         help
 370           This sets the frequency of the system clock (including SDRAM or DDR).
 371           This can be between 1 and 15
 372           System Clock = (PLL frequency) / (this setting)
 373
 374 #
 375 # Max & Min Speeds for various Chips
 376 #
 377 config MAX_VCO_HZ
 378         int
 379         default 600000000 if BF522
 380         default 400000000 if BF523
 381         default 400000000 if BF524
 382         default 600000000 if BF525
 383         default 400000000 if BF526
 384         default 600000000 if BF527
 385         default 400000000 if BF531
 386         default 400000000 if BF532
 387         default 750000000 if BF533
 388         default 500000000 if BF534
 389         default 400000000 if BF536
 390         default 600000000 if BF537
 391         default 533333333 if BF538
 392         default 533333333 if BF539
 393         default 600000000 if BF542
 394         default 533333333 if BF544
 395         default 600000000 if BF547
 396         default 600000000 if BF548
 397         default 533333333 if BF549
 398         default 600000000 if BF561
 399
 400 config MIN_VCO_HZ
 401         int
 402         default 50000000
 403
 404 config MAX_SCLK_HZ
 405         int
 406         default 133333333
 407
 408 config MIN_SCLK_HZ
 409         int
 410         default 27000000
 411
 412 comment "Kernel Timer/Scheduler"
 413
 414 source kernel/Kconfig.hz
 415
 416 config GENERIC_TIME
 417         bool "Generic time"
 418         default y
 419
 420 config GENERIC_CLOCKEVENTS
 421         bool "Generic clock events"
 422         depends on GENERIC_TIME
 423         default y
 424
 425 config CYCLES_CLOCKSOURCE
 426         bool "Use 'CYCLES' as a clocksource (EXPERIMENTAL)"
 427         depends on EXPERIMENTAL
 428         depends on GENERIC_CLOCKEVENTS
 429         depends on !BFIN_SCRATCH_REG_CYCLES
 430         default n
 431         help
 432           If you say Y here, you will enable support for using the 'cycles'
 433           registers as a clock source.  Doing so means you will be unable to
 434           safely write to the 'cycles' register during runtime.  You will
 435           still be able to read it (such as for performance monitoring), but
 436           writing the registers will most likely crash the kernel.
 437
 438 source kernel/time/Kconfig
 439
 440 comment "Memory Setup"
 441
 442 config MEM_SIZE
 443         int "SDRAM Memory Size in MBytes"
 444         default  32 if BFIN533_EZKIT
 445         default  64 if BFIN527_EZKIT
 446         default  64 if BFIN537_STAMP
 447         default  64 if BFIN548_EZKIT
 448         default  64 if BFIN561_EZKIT
 449         default 128 if BFIN533_STAMP
 450         default  64 if PNAV10
 451         default  32 if H8606_HVSISTEMAS
 452
 453 choice
 454         prompt "DDR SDRAM Chip Type"
 455         depends on BFIN548_EZKIT
 456         default MEM_MT46V32M16_5B
 457
 458 config MEM_MT46V32M16_6T
 459         bool "MT46V32M16_6T"
 460
 461 config MEM_MT46V32M16_5B
 462         bool "MT46V32M16_5B"
 463 endchoice
 464
 465 config ENET_FLASH_PIN
 466         int "PF port/pin used for flash and ethernet sharing"
 467         depends on (BFIN533_STAMP)
 468         default  0
 469         help
 470           PF port/pin used for flash and ethernet sharing to allow other PF
 471           pins to be used on other platforms without having to touch common
 472           code.
 473           For example: PF0 --> 0,PF1 --> 1,PF2 --> 2, etc.
 474
 475 config BOOT_LOAD
 476         hex "Kernel load address for booting"
 477         default "0x1000"
 478         range 0x1000 0x20000000
 479         help
 480           This option allows you to set the load address of the kernel.
 481           This can be useful if you are on a board which has a small amount
 482           of memory or you wish to reserve some memory at the beginning of
 483           the address space.
 484
 485           Note that you need to keep this value above 4k (0x1000) as this
 486           memory region is used to capture NULL pointer references as well
 487           as some core kernel functions.
 488
 489 choice
 490         prompt "Blackfin Exception Scratch Register"
 491         default BFIN_SCRATCH_REG_RETN
 492         help
 493           Select the resource to reserve for the Exception handler:
 494             - RETN: Non-Maskable Interrupt (NMI)
 495             - RETE: Exception Return (JTAG/ICE)
 496             - CYCLES: Performance counter
 497
 498           If you are unsure, please select "RETN".
 499
 500 config BFIN_SCRATCH_REG_RETN
 501         bool "RETN"
 502         help
 503           Use the RETN register in the Blackfin exception handler
 504           as a stack scratch register.  This means you cannot
 505           safely use NMI on the Blackfin while running Linux, but
 506           you can debug the system with a JTAG ICE and use the
 507           CYCLES performance registers.
 508
 509           If you are unsure, please select "RETN".
 510
 511 config BFIN_SCRATCH_REG_RETE
 512         bool "RETE"
 513         help
 514           Use the RETE register in the Blackfin exception handler
 515           as a stack scratch register.  This means you cannot
 516           safely use a JTAG ICE while debugging a Blackfin board,
 517           but you can safely use the CYCLES performance registers
 518           and the NMI.
 519
 520           If you are unsure, please select "RETN".
 521
 522 config BFIN_SCRATCH_REG_CYCLES
 523         bool "CYCLES"
 524         help
 525           Use the CYCLES register in the Blackfin exception handler
 526           as a stack scratch register.  This means you cannot
 527           safely use the CYCLES performance registers on a Blackfin
 528           board at anytime, but you can debug the system with a JTAG
 529           ICE and use the NMI.
 530
 531           If you are unsure, please select "RETN".
 532
 533 endchoice
 534
 535 endmenu
 536
 537
 538 menu "Blackfin Kernel Optimizations"
 539
 540 comment "Memory Optimizations"
 541
 542 config I_ENTRY_L1
 543         bool "Locate interrupt entry code in L1 Memory"
 544         default y
 545         help
 546           If enabled, interrupt entry code (STORE/RESTORE CONTEXT) is linked
 547           into L1 instruction memory. (less latency)
 548
 549 config EXCPT_IRQ_SYSC_L1
 550         bool "Locate entire ASM lowlevel exception / interrupt - Syscall and CPLB handler code in L1 Memory"
 551         default y
 552         help
 553           If enabled, the entire ASM lowlevel exception and interrupt entry code
 554           (STORE/RESTORE CONTEXT) is linked into L1 instruction memory.
 555           (less latency)
 556
 557 config DO_IRQ_L1
 558         bool "Locate frequently called do_irq dispatcher function in L1 Memory"
 559         default y
 560         help
 561           If enabled, the frequently called do_irq dispatcher function is linked
 562           into L1 instruction memory. (less latency)
 563
 564 config CORE_TIMER_IRQ_L1
 565         bool "Locate frequently called timer_interrupt() function in L1 Memory"
 566         default y
 567         help
 568           If enabled, the frequently called timer_interrupt() function is linked
 569           into L1 instruction memory. (less latency)
 570
 571 config IDLE_L1
 572         bool "Locate frequently idle function in L1 Memory"
 573         default y
 574         help
 575           If enabled, the frequently called idle function is linked
 576           into L1 instruction memory. (less latency)
 577
 578 config SCHEDULE_L1
 579         bool "Locate kernel schedule function in L1 Memory"
 580         default y
 581         help
 582           If enabled, the frequently called kernel schedule is linked
 583           into L1 instruction memory. (less latency)
 584
 585 config ARITHMETIC_OPS_L1
 586         bool "Locate kernel owned arithmetic functions in L1 Memory"
 587         default y
 588         help
 589           If enabled, arithmetic functions are linked
 590           into L1 instruction memory. (less latency)
 591
 592 config ACCESS_OK_L1
 593         bool "Locate access_ok function in L1 Memory"
 594         default y
 595         help
 596           If enabled, the access_ok function is linked
 597           into L1 instruction memory. (less latency)
 598
 599 config MEMSET_L1
 600         bool "Locate memset function in L1 Memory"
 601         default y
 602         help
 603           If enabled, the memset function is linked
 604           into L1 instruction memory. (less latency)
 605
 606 config MEMCPY_L1
 607         bool "Locate memcpy function in L1 Memory"
 608         default y
 609         help
 610           If enabled, the memcpy function is linked
 611           into L1 instruction memory. (less latency)
 612
 613 config SYS_BFIN_SPINLOCK_L1
 614         bool "Locate sys_bfin_spinlock function in L1 Memory"
 615         default y
 616         help
 617           If enabled, sys_bfin_spinlock function is linked
 618           into L1 instruction memory. (less latency)
 619
 620 config IP_CHECKSUM_L1
 621         bool "Locate IP Checksum function in L1 Memory"
 622         default n
 623         help
 624           If enabled, the IP Checksum function is linked
 625           into L1 instruction memory. (less latency)
 626
 627 config CACHELINE_ALIGNED_L1
 628         bool "Locate cacheline_aligned data to L1 Data Memory"
 629         default y if !BF54x
 630         default n if BF54x
 631         depends on !BF531
 632         help
 633           If enabled, cacheline_anligned data is linked
 634           into L1 data memory. (less latency)
 635
 636 config SYSCALL_TAB_L1
 637         bool "Locate Syscall Table L1 Data Memory"
 638         default n
 639         depends on !BF531
 640         help
 641           If enabled, the Syscall LUT is linked
 642           into L1 data memory. (less latency)
 643
 644 config CPLB_SWITCH_TAB_L1
 645         bool "Locate CPLB Switch Tables L1 Data Memory"
 646         default n
 647         depends on !BF531
 648         help
 649           If enabled, the CPLB Switch Tables are linked
 650           into L1 data memory. (less latency)
 651
 652 endmenu
 653
 654
 655 choice
 656         prompt "Kernel executes from"
 657         help
 658           Choose the memory type that the kernel will be running in.
 659
 660 config RAMKERNEL
 661         bool "RAM"
 662         help
 663           The kernel will be resident in RAM when running.
 664
 665 config ROMKERNEL
 666         bool "ROM"
 667         help
 668           The kernel will be resident in FLASH/ROM when running.
 669
 670 endchoice
 671
 672 source "mm/Kconfig"
 673
 674 config LARGE_ALLOCS
 675         bool "Allow allocating large blocks (> 1MB) of memory"
 676         help
 677           Allow the slab memory allocator to keep chains for very large
 678           memory sizes - upto 32MB. You may need this if your system has
 679           a lot of RAM, and you need to able to allocate very large
 680           contiguous chunks. If unsure, say N.
 681
 682 config BFIN_GPTIMERS
 683         tristate "Enable Blackfin General Purpose Timers API"
 684         default n
 685         help
 686           Enable support for the General Purpose Timers API.  If you
 687           are unsure, say N.
 688
 689           To compile this driver as a module, choose M here: the module
 690           will be called gptimers.ko.
 691
 692 config BFIN_DMA_5XX
 693         bool "Enable DMA Support"
 694         depends on (BF52x || BF53x || BF561 || BF54x)
 695         default y
 696         help
 697           DMA driver for BF5xx.
 698
 699 choice
 700         prompt "Uncached SDRAM region"
 701         default DMA_UNCACHED_1M
 702         depends on BFIN_DMA_5XX
 703 config DMA_UNCACHED_2M
 704         bool "Enable 2M DMA region"
 705 config DMA_UNCACHED_1M
 706         bool "Enable 1M DMA region"
 707 config DMA_UNCACHED_NONE
 708         bool "Disable DMA region"
 709 endchoice
 710
 711
 712 comment "Cache Support"
 713 config BFIN_ICACHE
 714         bool "Enable ICACHE"
 715 config BFIN_DCACHE
 716         bool "Enable DCACHE"
 717 config BFIN_DCACHE_BANKA
 718         bool "Enable only 16k BankA DCACHE - BankB is SRAM"
 719         depends on BFIN_DCACHE && !BF531
 720         default n
 721 config BFIN_ICACHE_LOCK
 722         bool "Enable Instruction Cache Locking"
 723
 724 choice
 725         prompt "Policy"
 726         depends on BFIN_DCACHE
 727         default BFIN_WB
 728 config BFIN_WB
 729         bool "Write back"
 730         help
 731           Write Back Policy:
 732             Cached data will be written back to SDRAM only when needed.
 733             This can give a nice increase in performance, but beware of
 734             broken drivers that do not properly invalidate/flush their
 735             cache.
 736
 737           Write Through Policy:
 738             Cached data will always be written back to SDRAM when the
 739             cache is updated.  This is a completely safe setting, but
 740             performance is worse than Write Back.
 741
 742           If you are unsure of the options and you want to be safe,
 743           then go with Write Through.
 744
 745 config BFIN_WT
 746         bool "Write through"
 747         help
 748           Write Back Policy:
 749             Cached data will be written back to SDRAM only when needed.
 750             This can give a nice increase in performance, but beware of
 751             broken drivers that do not properly invalidate/flush their
 752             cache.
 753
 754           Write Through Policy:
 755             Cached data will always be written back to SDRAM when the
 756             cache is updated.  This is a completely safe setting, but
 757             performance is worse than Write Back.
 758
 759           If you are unsure of the options and you want to be safe,
 760           then go with Write Through.
 761
 762 endchoice
 763
 764 config L1_MAX_PIECE
 765         int "Set the max L1 SRAM pieces"
 766         default 16
 767         help
 768           Set the max memory pieces for the L1 SRAM allocation algorithm.
 769           Min value is 16. Max value is 1024.
 770
 771
 772 config MPU
 773         bool "Enable the memory protection unit (EXPERIMENTAL)"
 774         default n
 775         help
 776           Use the processor's MPU to protect applications from accessing
 777           memory they do not own.  This comes at a performance penalty
 778           and is recommended only for debugging.
 779
 780 comment "Asynchonous Memory Configuration"
 781
 782 menu "EBIU_AMGCTL Global Control"
 783 config C_AMCKEN
 784         bool "Enable CLKOUT"
 785         default y
 786
 787 config C_CDPRIO
 788         bool "DMA has priority over core for ext. accesses"
 789         default n
 790
 791 config C_B0PEN
 792         depends on BF561
 793         bool "Bank 0 16 bit packing enable"
 794         default y
 795
 796 config C_B1PEN
 797         depends on BF561
 798         bool "Bank 1 16 bit packing enable"
 799         default y
 800
 801 config C_B2PEN
 802         depends on BF561
 803         bool "Bank 2 16 bit packing enable"
 804         default y
 805
 806 config C_B3PEN
 807         depends on BF561
 808         bool "Bank 3 16 bit packing enable"
 809         default n
 810
 811 choice
 812         prompt"Enable Asynchonous Memory Banks"
 813         default C_AMBEN_ALL
 814
 815 config C_AMBEN
 816         bool "Disable All Banks"
 817
 818 config C_AMBEN_B0
 819         bool "Enable Bank 0"
 820
 821 config C_AMBEN_B0_B1
 822         bool "Enable Bank 0 & 1"
 823
 824 config C_AMBEN_B0_B1_B2
 825         bool "Enable Bank 0 & 1 & 2"
 826
 827 config C_AMBEN_ALL
 828         bool "Enable All Banks"
 829 endchoice
 830 endmenu
 831
 832 menu "EBIU_AMBCTL Control"
 833 config BANK_0
 834         hex "Bank 0"
 835         default 0x7BB0
 836
 837 config BANK_1
 838         hex "Bank 1"
 839         default 0x7BB0
 840
 841 config BANK_2
 842         hex "Bank 2"
 843         default 0x7BB0
 844
 845 config BANK_3
 846         hex "Bank 3"
 847         default 0x99B3
 848 endmenu
 849
 850 config EBIU_MBSCTLVAL
 851         hex "EBIU Bank Select Control Register"
 852         depends on BF54x
 853         default 0
 854
 855 config EBIU_MODEVAL
 856         hex "Flash Memory Mode Control Register"
 857         depends on BF54x
 858         default 1
 859
 860 config EBIU_FCTLVAL
 861         hex "Flash Memory Bank Control Register"
 862         depends on BF54x
 863         default 6
 864 endmenu
 865
 866 #############################################################################
 867 menu "Bus options (PCI, PCMCIA, EISA, MCA, ISA)"
 868
 869 config PCI
 870         bool "PCI support"
 871         help
 872           Support for PCI bus.
 873
 874 source "drivers/pci/Kconfig"
 875
 876 config HOTPLUG
 877         bool "Support for hot-pluggable device"
 878           help
 879           Say Y here if you want to plug devices into your computer while
 880           the system is running, and be able to use them quickly.  In many
 881           cases, the devices can likewise be unplugged at any time too.
 882
 883           One well known example of this is PCMCIA- or PC-cards, credit-card
 884           size devices such as network cards, modems or hard drives which are
 885           plugged into slots found on all modern laptop computers.  Another
 886           example, used on modern desktops as well as laptops, is USB.
 887
 888           Enable HOTPLUG and KMOD, and build a modular kernel.  Get agent
 889           software (at <http://linux-hotplug.sourceforge.net/>) and install it.
 890           Then your kernel will automatically call out to a user mode "policy
 891           agent" (/sbin/hotplug) to load modules and set up software needed
 892           to use devices as you hotplug them.
 893
 894 source "drivers/pcmcia/Kconfig"
 895
 896 source "drivers/pci/hotplug/Kconfig"
 897
 898 endmenu
 899
 900 menu "Executable file formats"
 901
 902 source "fs/Kconfig.binfmt"
 903
 904 endmenu
 905
 906 menu "Power management options"
 907 source "kernel/power/Kconfig"
 908
 909 config ARCH_SUSPEND_POSSIBLE
 910         def_bool y
 911         depends on !SMP
 912
 913 choice
 914         prompt "Default Power Saving Mode"
 915         depends on PM
 916         default PM_BFIN_SLEEP_DEEPER
 917 config  PM_BFIN_SLEEP_DEEPER
 918         bool "Sleep Deeper"
 919         help
 920           Sleep "Deeper" Mode (High Power Savings) - This mode reduces dynamic
 921           power dissipation by disabling the clock to the processor core (CCLK).
 922           Furthermore, Standby sets the internal power supply voltage (VDDINT)
 923           to 0.85 V to provide the greatest power savings, while preserving the
 924           processor state.
 925           The PLL and system clock (SCLK) continue to operate at a very low
 926           frequency of about 3.3 MHz. To preserve data integrity in the SDRAM,
 927           the SDRAM is put into Self Refresh Mode. Typically an external event
 928           such as GPIO interrupt or RTC activity wakes up the processor.
 929           Various Peripherals such as UART, SPORT, PPI may not function as
 930           normal during Sleep Deeper, due to the reduced SCLK frequency.
 931           When in the sleep mode, system DMA access to L1 memory is not supported.
 932
 933 config  PM_BFIN_SLEEP
 934         bool "Sleep"
 935         help
 936           Sleep Mode (High Power Savings) - The sleep mode reduces power
 937           dissipation by disabling the clock to the processor core (CCLK).
 938           The PLL and system clock (SCLK), however, continue to operate in
 939           this mode. Typically an external event or RTC activity will wake
 940           up the processor. When in the sleep mode,
 941           system DMA access to L1 memory is not supported.
 942 endchoice
 943
 944 config PM_WAKEUP_BY_GPIO
 945         bool "Cause Wakeup Event by GPIO"
 946
 947 config PM_WAKEUP_GPIO_NUMBER
 948         int "Wakeup GPIO number"
 949         range 0 47
 950         depends on PM_WAKEUP_BY_GPIO
 951         default 2 if BFIN537_STAMP
 952
 953 choice
 954         prompt "GPIO Polarity"
 955         depends on PM_WAKEUP_BY_GPIO
 956         default PM_WAKEUP_GPIO_POLAR_H
 957 config  PM_WAKEUP_GPIO_POLAR_H
 958         bool "Active High"
 959 config  PM_WAKEUP_GPIO_POLAR_L
 960         bool "Active Low"
 961 config  PM_WAKEUP_GPIO_POLAR_EDGE_F
 962         bool "Falling EDGE"
 963 config  PM_WAKEUP_GPIO_POLAR_EDGE_R
 964         bool "Rising EDGE"
 965 config  PM_WAKEUP_GPIO_POLAR_EDGE_B
 966         bool "Both EDGE"
 967 endchoice
 968
 969 endmenu
 970
 971 if (BF537 || BF533 || BF54x)
 972
 973 menu "CPU Frequency scaling"
 974
 975 source "drivers/cpufreq/Kconfig"
 976
 977 config CPU_FREQ
 978         bool
 979         default n
 980         help
 981           If you want to enable this option, you should select the
 982           DPMC driver from Character Devices.
 983 endmenu
 984
 985 endif
 986
 987 source "net/Kconfig"
 988
 989 source "drivers/Kconfig"
 990
 991 source "fs/Kconfig"
 992
 993 source "arch/blackfin/Kconfig.debug"
 994
 995 source "security/Kconfig"
 996
 997 source "crypto/Kconfig"
 998
 999 source "lib/Kconfig"