arch/arm/plat-omap/dsp/dsp_common.c

   1 /*
   2  * This file is part of OMAP DSP driver (DSP Gateway version 3.3.1)
   3  *
   4  * Copyright (C) 2002-2006 Nokia Corporation. All rights reserved.
   5  *
   6  * Contact: Toshihiro Kobayashi <toshihiro.kobayashi@nokia.com>
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License
  10  * version 2 as published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful, but
  13  * WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  15  * General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA
  20  * 02110-1301 USA
  21  *
  22  */
  23
  24 #include <linux/module.h>
  25 #include <linux/init.h>
  26 #include <linux/sched.h>
  27 #include <linux/delay.h>
  28 #include <linux/mm.h>
  29 #include <linux/clk.h>
  30 #include <linux/mutex.h>
  31 #include <linux/interrupt.h>
  32 #include <asm/io.h>
  33 #include <asm/tlbflush.h>
  34 #include <asm/irq.h>
  35 #ifdef CONFIG_ARCH_OMAP1
  36 #include <asm/arch/tc.h>
  37 #endif
  38 #include "dsp_common.h"
  39
  40 #if defined(CONFIG_ARCH_OMAP1)
  41 #define dsp_boot_config(mode)   omap_writew((mode), MPUI_DSP_BOOT_CONFIG)
  42 #elif defined(CONFIG_ARCH_OMAP2)
  43 #define dsp_boot_config(mode)   writel((mode), DSP_IPI_DSPBOOTCONFIG)
  44 #endif
  45
  46 struct omap_dsp *omap_dsp;
  47
  48 #if defined(CONFIG_ARCH_OMAP1)
  49 struct clk *dsp_ck_handle;
  50 struct clk *api_ck_handle;
  51 #elif defined(CONFIG_ARCH_OMAP2)
  52 struct clk *dsp_fck_handle;
  53 struct clk *dsp_ick_handle;
  54 #endif
  55 dsp_long_t dspmem_base, dspmem_size,
  56            daram_base, daram_size,
  57            saram_base, saram_size;
  58
  59 static struct cpustat {
  60         struct mutex lock;
  61         enum cpustat_e stat;
  62         enum cpustat_e req;
  63         u16 icrmask;
  64 #ifdef CONFIG_ARCH_OMAP1
  65         struct {
  66                 int mpui;
  67                 int mem;
  68                 int mem_delayed;
  69         } usecount;
  70         int (*mem_req_cb)(void);
  71         void (*mem_rel_cb)(void);
  72 #endif
  73 } cpustat = {
  74         .stat = CPUSTAT_RESET,
  75         .icrmask = 0xffff,
  76 };
  77
  78 int dsp_set_rstvect(dsp_long_t adr)
  79 {
  80         unsigned long *dst_adr;
  81
  82         if (adr >= DSPSPACE_SIZE)
  83                 return -EINVAL;
  84
  85         dst_adr = dspbyte_to_virt(DSP_BOOT_ADR_DIRECT);
  86         /* word swap */
  87         *dst_adr = ((adr & 0xffff) << 16) | (adr >> 16);
  88         /* fill 8 bytes! */
  89         *(dst_adr + 1) = 0;
  90         /* direct boot */
  91         dsp_boot_config(DSP_BOOT_CONFIG_DIRECT);
  92
  93         return 0;
  94 }
  95
  96 dsp_long_t dsp_get_rstvect(void)
  97 {
  98         unsigned long *dst_adr;
  99
 100         dst_adr = dspbyte_to_virt(DSP_BOOT_ADR_DIRECT);
 101         return ((*dst_adr & 0xffff) << 16) | (*dst_adr >> 16);
 102 }
 103
 104 #ifdef CONFIG_ARCH_OMAP1
 105 static void simple_load_code(unsigned char *src_c, u16 *dst, int len)
 106 {
 107         int i;
 108         u16 *src = (u16 *)src_c;
 109         int len_w;
 110
 111         /* len must be multiple of 2. */
 112         if (len & 1)
 113                 BUG();
 114
 115         len_w = len / 2;
 116         for (i = 0; i < len_w; i++) {
 117                 /* byte swap copy */
 118                 *dst = ((*src & 0x00ff) << 8) |
 119                        ((*src & 0xff00) >> 8);
 120                 src++;
 121                 dst++;
 122         }
 123 }
 124
 125 /* program size must be multiple of 2 */
 126 #define GBL_IDLE_TEXT_SIZE      52
 127 #define GBL_IDLE_TEXT_INIT { \
 128         /* SAM */ \
 129         0x3c, 0x4a,                     /* 0x3c4a:     MOV 0x4, AR2 */ \
 130         0xf4, 0x41, 0xfc, 0xff,         /* 0xf441fcff: AND 0xfcff, *AR2 */ \
 131         /* disable WDT */ \
 132         0x76, 0x34, 0x04, 0xb8,         /* 0x763404b8: MOV 0x3404, AR3 */ \
 133         0xfb, 0x61, 0x00, 0xf5,         /* 0xfb6100f5: MOV 0x00f5, *AR3 */ \
 134         0x9a,                           /* 0x9a:       PORT */ \
 135         0xfb, 0x61, 0x00, 0xa0,         /* 0xfb6100a0: MOV 0x00a0, *AR3 */ \
 136         0x9a,                           /* 0x9a:       PORT */ \
 137         /* *IER0 = 0, *IER1 = 0 */ \
 138         0x3c, 0x0b,                     /* 0x3c0b:     MOV 0x0, AR3 */ \
 139         0xe6, 0x61, 0x00,               /* 0xe66100:   MOV 0, *AR3 */ \
 140         0x76, 0x00, 0x45, 0xb8,         /* 0x76004508: MOV 0x45, AR3 */ \
 141         0xe6, 0x61, 0x00,               /* 0xe66100:   MOV 0, *AR3 */ \
 142         /* *ICR = 0xffff */ \
 143         0x3c, 0x1b,                     /* 0x3c1b:     MOV 0x1, AR3 */ \
 144         0xfb, 0x61, 0xff, 0xff,         /* 0xfb61ffff: MOV 0xffff, *AR3 */ \
 145         0x9a,                           /* 0x9a:       PORT */ \
 146         /* HOM */ \
 147         0xf5, 0x41, 0x03, 0x00,         /* 0xf5410300: OR 0x0300, *AR2 */ \
 148         /* idle and loop forever */ \
 149         0x7a, 0x00, 0x00, 0x0c,         /* 0x7a00000c: IDLE */ \
 150         0x4a, 0x7a,                     /* 0x4a7a:     B -6 (infinite loop) */ \
 151         0x20, 0x20, 0x20,               /* 0x20:       NOP */ \
 152 }
 153
 154 /* program size must be multiple of 2 */
 155 #define CPU_IDLE_TEXT_SIZE      48
 156 #define CPU_IDLE_TEXT_INIT(icrh, icrl) { \
 157         /* SAM */ \
 158         0x3c, 0x4b,                     /* 0x3c4b:     MOV 0x4, AR3 */ \
 159         0xf4, 0x61, 0xfc, 0xff,         /* 0xf461fcff: AND 0xfcff, *AR3 */ \
 160         /* disable WDT */ \
 161         0x76, 0x34, 0x04, 0xb8,         /* 0x763404b8: MOV 0x3404, AR3 */ \
 162         0xfb, 0x61, 0x00, 0xf5,         /* 0xfb6100f5: MOV 0x00f5, *AR3 */ \
 163         0x9a,                           /* 0x9a:       PORT */ \
 164         0xfb, 0x61, 0x00, 0xa0,         /* 0xfb6100a0: MOV 0x00a0, *AR3 */ \
 165         0x9a,                           /* 0x9a:       PORT */ \
 166         /* *IER0 = 0, *IER1 = 0 */ \
 167         0x3c, 0x0b,                     /* 0x3c0b:     MOV 0x0, AR3 */ \
 168         0xe6, 0x61, 0x00,               /* 0xe66100:   MOV 0, *AR3 */ \
 169         0x76, 0x00, 0x45, 0xb8,         /* 0x76004508: MOV 0x45, AR3 */ \
 170         0xe6, 0x61, 0x00,               /* 0xe66100:   MOV 0, *AR3 */ \
 171         /* set ICR = icr */ \
 172         0x3c, 0x1b,                     /* 0x3c1b:     MOV AR3 0x1 */ \
 173         0xfb, 0x61, (icrh), (icrl),     /* 0xfb61****: MOV *AR3, icr */ \
 174         0x9a,                           /* 0x9a:       PORT */ \
 175         /* idle and loop forever */ \
 176         0x7a, 0x00, 0x00, 0x0c,         /* 0x7a00000c: IDLE */ \
 177         0x4a, 0x7a,                     /* 0x4a7a:     B -6 (infinite loop) */ \
 178         0x20, 0x20, 0x20                /* 0x20: nop */ \
 179 }
 180
 181 /*
 182  * idle_boot base:
 183  * Initialized with DSP_BOOT_ADR_MPUI (=0x010000).
 184  * This value is used before DSP Gateway driver is initialized.
 185  * DSP Gateway driver will overwrite this value with other value,
 186  * to avoid confliction with the user program.
 187  */
 188 static dsp_long_t idle_boot_base = DSP_BOOT_ADR_MPUI;
 189
 190 static void dsp_gbl_idle(void)
 191 {
 192         unsigned char idle_text[GBL_IDLE_TEXT_SIZE] = GBL_IDLE_TEXT_INIT;
 193
 194         __dsp_reset();
 195         clk_enable(api_ck_handle);
 196
 197 #if 0
 198         dsp_boot_config(DSP_BOOT_CONFIG_IDLE);
 199 #endif
 200         simple_load_code(idle_text, dspbyte_to_virt(idle_boot_base),
 201                          GBL_IDLE_TEXT_SIZE);
 202         if (idle_boot_base == DSP_BOOT_ADR_MPUI)
 203                 dsp_boot_config(DSP_BOOT_CONFIG_MPUI);
 204         else
 205                 dsp_set_rstvect(idle_boot_base);
 206
 207         __dsp_run();
 208         udelay(100);    /* to make things stable */
 209         clk_disable(api_ck_handle);
 210 }
 211
 212 static void dsp_cpu_idle(void)
 213 {
 214         u16 icr_tmp;
 215         unsigned char icrh, icrl;
 216
 217         __dsp_reset();
 218         clk_enable(api_ck_handle);
 219
 220         /*
 221          * icr settings:
 222          * DMA should not sleep for DARAM/SARAM access
 223          * DPLL should not sleep while any other domain is active
 224          */
 225         icr_tmp = cpustat.icrmask & ~(DSPREG_ICR_DMA | DSPREG_ICR_DPLL);
 226         icrh = icr_tmp >> 8;
 227         icrl = icr_tmp & 0xff;
 228         {
 229                 unsigned char idle_text[CPU_IDLE_TEXT_SIZE] = CPU_IDLE_TEXT_INIT(icrh, icrl);
 230                 simple_load_code(idle_text, dspbyte_to_virt(idle_boot_base),
 231                                  CPU_IDLE_TEXT_SIZE);
 232         }
 233         if (idle_boot_base == DSP_BOOT_ADR_MPUI)
 234                 dsp_boot_config(DSP_BOOT_CONFIG_MPUI);
 235         else
 236                 dsp_set_rstvect(idle_boot_base);
 237         __dsp_run();
 238         udelay(100);    /* to make things stable */
 239         clk_disable(api_ck_handle);
 240 }
 241
 242 void dsp_set_idle_boot_base(dsp_long_t adr, size_t size)
 243 {
 244         if (adr == idle_boot_base)
 245                 return;
 246         idle_boot_base = adr;
 247         if ((size < GBL_IDLE_TEXT_SIZE) ||
 248             (size < CPU_IDLE_TEXT_SIZE)) {
 249                 printk(KERN_ERR
 250                        "omapdsp: size for idle program is not enough!\n");
 251                 BUG();
 252         }
 253
 254         /* restart idle program with new base address */
 255         if (cpustat.stat == CPUSTAT_GBL_IDLE)
 256                 dsp_gbl_idle();
 257         if (cpustat.stat == CPUSTAT_CPU_IDLE)
 258                 dsp_cpu_idle();
 259 }
 260
 261 void dsp_reset_idle_boot_base(void)
 262 {
 263         idle_boot_base = DSP_BOOT_ADR_MPUI;
 264 }
 265 #else
 266 void dsp_reset_idle_boot_base(void) { }
 267 #endif /* CONFIG_ARCH_OMAP1 */
 268
 269 static int init_done;
 270
 271 static int __init omap_dsp_init(void)
 272 {
 273         mutex_init(&cpustat.lock);
 274
 275         dspmem_size = 0;
 276 #ifdef CONFIG_ARCH_OMAP15XX
 277         if (cpu_is_omap15xx()) {
 278                 dspmem_base = OMAP1510_DSP_BASE;
 279                 dspmem_size = OMAP1510_DSP_SIZE;
 280                 daram_base = OMAP1510_DARAM_BASE;
 281                 daram_size = OMAP1510_DARAM_SIZE;
 282                 saram_base = OMAP1510_SARAM_BASE;
 283                 saram_size = OMAP1510_SARAM_SIZE;
 284         }
 285 #endif
 286 #ifdef CONFIG_ARCH_OMAP16XX
 287         if (cpu_is_omap16xx()) {
 288                 dspmem_base = OMAP16XX_DSP_BASE;
 289                 dspmem_size = OMAP16XX_DSP_SIZE;
 290                 daram_base = OMAP16XX_DARAM_BASE;
 291                 daram_size = OMAP16XX_DARAM_SIZE;
 292                 saram_base = OMAP16XX_SARAM_BASE;
 293                 saram_size = OMAP16XX_SARAM_SIZE;
 294         }
 295 #endif
 296 #ifdef CONFIG_ARCH_OMAP24XX
 297         if (cpu_is_omap24xx()) {
 298                 dspmem_base = DSP_MEM_24XX_VIRT;
 299                 dspmem_size = DSP_MEM_24XX_SIZE;
 300                 daram_base = OMAP24XX_DARAM_BASE;
 301                 daram_size = OMAP24XX_DARAM_SIZE;
 302                 saram_base = OMAP24XX_SARAM_BASE;
 303                 saram_size = OMAP24XX_SARAM_SIZE;
 304         }
 305 #endif
 306         if (dspmem_size == 0) {
 307                 printk(KERN_ERR "omapdsp: unsupported omap architecture.\n");
 308                 return -ENODEV;
 309         }
 310
 311 #if defined(CONFIG_ARCH_OMAP1)
 312         dsp_ck_handle = clk_get(NULL, "dsp_ck");
 313         if (IS_ERR(dsp_ck_handle)) {
 314                 printk(KERN_ERR "omapdsp: could not acquire dsp_ck handle.\n");
 315                 return PTR_ERR(dsp_ck_handle);
 316         }
 317
 318         api_ck_handle = clk_get(NULL, "api_ck");
 319         if (IS_ERR(api_ck_handle)) {
 320                 printk(KERN_ERR "omapdsp: could not acquire api_ck handle.\n");
 321                 if (dsp_ck_handle != NULL)
 322                         clk_put(dsp_ck_handle);
 323                 return PTR_ERR(api_ck_handle);
 324         }
 325
 326         /* This is needed for McBSP init, released in late_initcall */
 327         clk_enable(api_ck_handle);
 328
 329         __dsp_enable();
 330         mpui_byteswap_off();
 331         mpui_wordswap_on();
 332         tc_wordswap();
 333 #elif defined(CONFIG_ARCH_OMAP2)
 334         dsp_fck_handle = clk_get(NULL, "dsp_fck");
 335         if (IS_ERR(dsp_fck_handle)) {
 336                 printk(KERN_ERR "omapdsp: could not acquire dsp_fck handle.\n");
 337                 return PTR_ERR(dsp_fck_handle);
 338         }
 339
 340         dsp_ick_handle = clk_get(NULL, "dsp_ick");
 341         if (IS_ERR(dsp_ick_handle)) {
 342                 printk(KERN_ERR "omapdsp: could not acquire dsp_ick handle.\n");
 343                 if (dsp_fck_handle != NULL)
 344                         clk_put(dsp_fck_handle);
 345                 return PTR_ERR(dsp_ick_handle);
 346         }
 347 #endif
 348
 349         init_done = 1;
 350         pr_info("omap_dsp_init() done\n");
 351         return 0;
 352 }
 353
 354 #if defined(CONFIG_ARCH_OMAP1)
 355 static int __dsp_late_init(void)
 356 {
 357         clk_disable(api_ck_handle);
 358         return 0;
 359 }
 360 late_initcall(__dsp_late_init);
 361 #endif
 362
 363 static void dsp_cpustat_update(void)
 364 {
 365         if (!init_done)
 366                 omap_dsp_init();
 367
 368         if (cpustat.req == CPUSTAT_RUN) {
 369                 if (cpustat.stat < CPUSTAT_RUN) {
 370 #if defined(CONFIG_ARCH_OMAP1)
 371                         __dsp_reset();
 372                         clk_enable(api_ck_handle);
 373                         udelay(10);
 374                         __dsp_run();
 375 #elif defined(CONFIG_ARCH_OMAP2)
 376                         __dsp_core_disable();
 377                         udelay(10);
 378                         __dsp_core_enable();
 379 #endif
 380                         cpustat.stat = CPUSTAT_RUN;
 381                 }
 382                 return;
 383         }
 384
 385         /* cpustat.req < CPUSTAT_RUN */
 386
 387         if (cpustat.stat == CPUSTAT_RUN) {
 388 #ifdef CONFIG_ARCH_OMAP1
 389                 clk_disable(api_ck_handle);
 390 #endif
 391         }
 392
 393 #ifdef CONFIG_ARCH_OMAP1
 394         /*
 395          * (1) when ARM wants DARAM access, MPUI should be SAM and
 396          *     DSP needs to be on.
 397          * (2) if any bits of icr is masked, we can not enter global idle.
 398          */
 399         if ((cpustat.req == CPUSTAT_CPU_IDLE) ||
 400             (cpustat.usecount.mem > 0) ||
 401             (cpustat.usecount.mem_delayed > 0) ||
 402             ((cpustat.usecount.mpui > 0) && (cpustat.icrmask != 0xffff))) {
 403                 if (cpustat.stat != CPUSTAT_CPU_IDLE) {
 404                         dsp_cpu_idle();
 405                         cpustat.stat = CPUSTAT_CPU_IDLE;
 406                 }
 407                 return;
 408         }
 409
 410         /*
 411          * when ARM only needs MPUI access, MPUI can be HOM and
 412          * DSP can be idling.
 413          */
 414         if ((cpustat.req == CPUSTAT_GBL_IDLE) ||
 415             (cpustat.usecount.mpui > 0)) {
 416                 if (cpustat.stat != CPUSTAT_GBL_IDLE) {
 417                         dsp_gbl_idle();
 418                         cpustat.stat = CPUSTAT_GBL_IDLE;
 419                 }
 420                 return;
 421         }
 422 #endif /* CONFIG_ARCH_OMAP1 */
 423
 424         /*
 425          * no user, no request
 426          */
 427         if (cpustat.stat != CPUSTAT_RESET) {
 428 #if defined(CONFIG_ARCH_OMAP1)
 429                 __dsp_reset();
 430 #elif defined(CONFIG_ARCH_OMAP2)
 431                 __dsp_core_disable();
 432 #endif
 433                 cpustat.stat = CPUSTAT_RESET;
 434         }
 435 }
 436
 437 void dsp_cpustat_request(enum cpustat_e req)
 438 {
 439         mutex_lock(&cpustat.lock);
 440         cpustat.req = req;
 441         dsp_cpustat_update();
 442         mutex_unlock(&cpustat.lock);
 443 }
 444
 445 enum cpustat_e dsp_cpustat_get_stat(void)
 446 {
 447         return cpustat.stat;
 448 }
 449
 450 u16 dsp_cpustat_get_icrmask(void)
 451 {
 452         return cpustat.icrmask;
 453 }
 454
 455 void dsp_cpustat_set_icrmask(u16 mask)
 456 {
 457         mutex_lock(&cpustat.lock);
 458         cpustat.icrmask = mask;
 459         dsp_cpustat_update();
 460         mutex_unlock(&cpustat.lock);
 461 }
 462
 463 #ifdef CONFIG_ARCH_OMAP1
 464 void omap_dsp_request_mpui(void)
 465 {
 466         mutex_lock(&cpustat.lock);
 467         if (cpustat.usecount.mpui++ == 0)
 468                 dsp_cpustat_update();
 469         mutex_unlock(&cpustat.lock);
 470 }
 471
 472 void omap_dsp_release_mpui(void)
 473 {
 474         mutex_lock(&cpustat.lock);
 475         if (cpustat.usecount.mpui-- == 0) {
 476                 printk(KERN_ERR
 477                        "omapdsp: unbalanced mpui request/release detected.\n"
 478                        "         cpustat.usecount.mpui is going to be "
 479                        "less than zero! ... fixed to be zero.\n");
 480                 cpustat.usecount.mpui = 0;
 481         }
 482         if (cpustat.usecount.mpui == 0)
 483                 dsp_cpustat_update();
 484         mutex_unlock(&cpustat.lock);
 485 }
 486
 487 int omap_dsp_request_mem(void)
 488 {
 489         int ret = 0;
 490
 491         mutex_lock(&cpustat.lock);
 492         if ((cpustat.usecount.mem++ == 0) &&
 493             (cpustat.usecount.mem_delayed == 0)) {
 494                 if (cpustat.mem_req_cb) {
 495                         if ((ret = cpustat.mem_req_cb()) < 0) {
 496                                 cpustat.usecount.mem--;
 497                                 goto out;
 498                         }
 499                 }
 500                 dsp_cpustat_update();
 501         }
 502 out:
 503         mutex_unlock(&cpustat.lock);
 504
 505         return ret;
 506 }
 507
 508 /*
 509  * release_mem will be delayed.
 510  */
 511 static void do_release_mem(struct work_struct *dummy)
 512 {
 513         mutex_lock(&cpustat.lock);
 514         cpustat.usecount.mem_delayed = 0;
 515         if (cpustat.usecount.mem == 0) {
 516                 dsp_cpustat_update();
 517                 if (cpustat.mem_rel_cb)
 518                         cpustat.mem_rel_cb();
 519         }
 520         mutex_unlock(&cpustat.lock);
 521 }
 522
 523 static DECLARE_DELAYED_WORK(mem_rel_work, do_release_mem);
 524
 525 int omap_dsp_release_mem(void)
 526 {
 527         mutex_lock(&cpustat.lock);
 528
 529         /* cancel previous release work */
 530         cancel_delayed_work(&mem_rel_work);
 531         cpustat.usecount.mem_delayed = 0;
 532
 533         if (cpustat.usecount.mem-- == 0) {
 534                 printk(KERN_ERR
 535                        "omapdsp: unbalanced memory request/release detected.\n"
 536                        "         cpustat.usecount.mem is going to be "
 537                        "less than zero! ... fixed to be zero.\n");
 538                 cpustat.usecount.mem = 0;
 539         }
 540         if (cpustat.usecount.mem == 0) {
 541                 cpustat.usecount.mem_delayed = 1;
 542                 schedule_delayed_work(&mem_rel_work, HZ);
 543         }
 544
 545         mutex_unlock(&cpustat.lock);
 546
 547         return 0;
 548 }
 549
 550 void dsp_register_mem_cb(int (*req_cb)(void), void (*rel_cb)(void))
 551 {
 552         mutex_lock(&cpustat.lock);
 553
 554         cpustat.mem_req_cb = req_cb;
 555         cpustat.mem_rel_cb = rel_cb;
 556
 557         /*
 558          * This function must be called while mem is enabled!
 559          */
 560         BUG_ON(cpustat.usecount.mem == 0);
 561
 562         mutex_unlock(&cpustat.lock);
 563 }
 564
 565 void dsp_unregister_mem_cb(void)
 566 {
 567         mutex_lock(&cpustat.lock);
 568         cpustat.mem_req_cb = NULL;
 569         cpustat.mem_rel_cb = NULL;
 570         mutex_unlock(&cpustat.lock);
 571 }
 572 #else
 573 void dsp_register_mem_cb(int (*req_cb)(void), void (*rel_cb)(void)) { }
 574 void dsp_unregister_mem_cb(void) { }
 575 #endif /* CONFIG_ARCH_OMAP1 */
 576
 577 arch_initcall(omap_dsp_init);
 578
 579 #ifdef CONFIG_ARCH_OMAP1
 580 EXPORT_SYMBOL(omap_dsp_request_mpui);
 581 EXPORT_SYMBOL(omap_dsp_release_mpui);
 582 EXPORT_SYMBOL(omap_dsp_request_mem);
 583 EXPORT_SYMBOL(omap_dsp_release_mem);
 584 #endif /* CONFIG_ARCH_OMAP1 */
 585
 586 #ifdef CONFIG_OMAP_DSP_MODULE
 587 #if defined(CONFIG_ARCH_OMAP1)
 588 EXPORT_SYMBOL(dsp_ck_handle);
 589 EXPORT_SYMBOL(api_ck_handle);
 590 #elif defined(CONFIG_ARCH_OMAP2)
 591 EXPORT_SYMBOL(dsp_fck_handle);
 592 EXPORT_SYMBOL(dsp_ick_handle);
 593 #endif
 594 EXPORT_SYMBOL(omap_dsp);
 595 EXPORT_SYMBOL(dspmem_base);
 596 EXPORT_SYMBOL(dspmem_size);
 597 EXPORT_SYMBOL(daram_base);
 598 EXPORT_SYMBOL(daram_size);
 599 EXPORT_SYMBOL(saram_base);
 600 EXPORT_SYMBOL(saram_size);
 601 EXPORT_SYMBOL(dsp_set_rstvect);
 602 EXPORT_SYMBOL(dsp_get_rstvect);
 603 #ifdef CONFIG_ARCH_OMAP1
 604 EXPORT_SYMBOL(dsp_set_idle_boot_base);
 605 EXPORT_SYMBOL(dsp_reset_idle_boot_base);
 606 #endif /* CONFIG_ARCH_OMAP1 */
 607 EXPORT_SYMBOL(dsp_cpustat_request);
 608 EXPORT_SYMBOL(dsp_cpustat_get_stat);
 609 EXPORT_SYMBOL(dsp_cpustat_get_icrmask);
 610 EXPORT_SYMBOL(dsp_cpustat_set_icrmask);
 611 EXPORT_SYMBOL(dsp_register_mem_cb);
 612 EXPORT_SYMBOL(dsp_unregister_mem_cb);
 613
 614 EXPORT_SYMBOL(__cpu_flush_kern_tlb_range);
 615 EXPORT_SYMBOL(cpu_architecture);
 616 EXPORT_SYMBOL(pmd_clear_bad);
 617 #endif