arch/arm/mach-socfpga/spl_agilex.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * Copyright (C) 2019 Intel Corporation <www.intel.com>
   4  *
   5  */
   6
   7 #include <init.h>
   8 #include <asm/io.h>
   9 #include <asm/u-boot.h>
  10 #include <asm/utils.h>
  11 #include <common.h>
  12 #include <hang.h>
  13 #include <image.h>
  14 #include <spl.h>
  15 #include <asm/arch/clock_manager.h>
  16 #include <asm/arch/firewall.h>
  17 #include <asm/arch/mailbox_s10.h>
  18 #include <asm/arch/misc.h>
  19 #include <asm/arch/reset_manager.h>
  20 #include <asm/arch/system_manager.h>
  21 #include <watchdog.h>
  22 #include <dm/uclass.h>
  23
  24 DECLARE_GLOBAL_DATA_PTR;
  25
  26 u32 spl_boot_device(void)
  27 {
  28         return BOOT_DEVICE_MMC1;
  29 }
  30
  31 #ifdef CONFIG_SPL_MMC_SUPPORT
  32 u32 spl_mmc_boot_mode(const u32 boot_device)
  33 {
  34 #if defined(CONFIG_SPL_FS_FAT) || defined(CONFIG_SPL_FS_EXT4)
  35         return MMCSD_MODE_FS;
  36 #else
  37         return MMCSD_MODE_RAW;
  38 #endif
  39 }
  40 #endif
  41
  42 void board_init_f(ulong dummy)
  43 {
  44         int ret;
  45         struct udevice *dev;
  46
  47         ret = spl_early_init();
  48         if (ret)
  49                 hang();
  50
  51         socfpga_get_managers_addr();
  52
  53 #ifdef CONFIG_HW_WATCHDOG
  54         /* Ensure watchdog is paused when debugging is happening */
  55         writel(SYSMGR_WDDBG_PAUSE_ALL_CPU,
  56                socfpga_get_sysmgr_addr() + SYSMGR_SOC64_WDDBG);
  57
  58         /* Enable watchdog before initializing the HW */
  59         socfpga_per_reset(SOCFPGA_RESET(L4WD0), 1);
  60         socfpga_per_reset(SOCFPGA_RESET(L4WD0), 0);
  61         hw_watchdog_init();
  62 #endif
  63
  64         /* ensure all processors are not released prior Linux boot */
  65         writeq(0, CPU_RELEASE_ADDR);
  66
  67         timer_init();
  68
  69         sysmgr_pinmux_init();
  70
  71         ret = uclass_get_device(UCLASS_CLK, 0, &dev);
  72         if (ret) {
  73                 debug("Clock init failed: %d\n", ret);
  74                 hang();
  75         }
  76
  77         preloader_console_init();
  78         cm_print_clock_quick_summary();
  79
  80         firewall_setup();
  81         ret = uclass_get_device(UCLASS_CACHE, 0, &dev);
  82         if (ret) {
  83                 debug("CCU init failed: %d\n", ret);
  84                 hang();
  85         }
  86
  87 #if CONFIG_IS_ENABLED(ALTERA_SDRAM)
  88         ret = uclass_get_device(UCLASS_RAM, 0, &dev);
  89         if (ret) {
  90                 debug("DRAM init failed: %d\n", ret);
  91                 hang();
  92         }
  93 #endif
  94
  95         mbox_init();
  96
  97 #ifdef CONFIG_CADENCE_QSPI
  98         mbox_qspi_open();
  99 #endif
 100 }