arch/arm/mach-omap2/cm-regbits-24xx.h

   1 #ifndef __ARCH_ARM_MACH_OMAP2_CM_REGBITS_24XX_H
   2 #define __ARCH_ARM_MACH_OMAP2_CM_REGBITS_24XX_H
   3
   4 /*
   5  * OMAP24XX Clock Management register bits
   6  *
   7  * Copyright (C) 2007 Texas Instruments, Inc.
   8  * Copyright (C) 2007 Nokia Corporation
   9  *
  10  * Written by Paul Walmsley
  11  *
  12  * This program is free software; you can redistribute it and/or modify
  13  * it under the terms of the GNU General Public License version 2 as
  14  * published by the Free Software Foundation.
  15  */
  16
  17 #include "cm.h"
  18
  19 /* Bits shared between registers */
  20
  21 /* CM_FCLKEN1_CORE and CM_ICLKEN1_CORE shared bits */
  22 #define OMAP24XX_EN_CAM_SHIFT                           31
  23 #define OMAP24XX_EN_CAM_MASK                            (1 << 31)
  24 #define OMAP24XX_EN_WDT4_SHIFT                          29
  25 #define OMAP24XX_EN_WDT4_MASK                           (1 << 29)
  26 #define OMAP2420_EN_WDT3_SHIFT                          28
  27 #define OMAP2420_EN_WDT3_MASK                           (1 << 28)
  28 #define OMAP24XX_EN_MSPRO_SHIFT                         27
  29 #define OMAP24XX_EN_MSPRO_MASK                          (1 << 27)
  30 #define OMAP24XX_EN_FAC_SHIFT                           25
  31 #define OMAP24XX_EN_FAC_MASK                            (1 << 25)
  32 #define OMAP2420_EN_EAC_SHIFT                           24
  33 #define OMAP2420_EN_EAC_MASK                            (1 << 24)
  34 #define OMAP24XX_EN_HDQ_SHIFT                           23
  35 #define OMAP24XX_EN_HDQ_MASK                            (1 << 23)
  36 #define OMAP2420_EN_I2C2_SHIFT                          20
  37 #define OMAP2420_EN_I2C2_MASK                           (1 << 20)
  38 #define OMAP2420_EN_I2C1_SHIFT                          19
  39 #define OMAP2420_EN_I2C1_MASK                           (1 << 19)
  40
  41 /* CM_FCLKEN2_CORE and CM_ICLKEN2_CORE shared bits */
  42 #define OMAP2430_EN_MCBSP5_SHIFT                        5
  43 #define OMAP2430_EN_MCBSP5_MASK                         (1 << 5)
  44 #define OMAP2430_EN_MCBSP4_SHIFT                        4
  45 #define OMAP2430_EN_MCBSP4_MASK                         (1 << 4)
  46 #define OMAP2430_EN_MCBSP3_SHIFT                        3
  47 #define OMAP2430_EN_MCBSP3_MASK                         (1 << 3)
  48 #define OMAP24XX_EN_SSI_SHIFT                           1
  49 #define OMAP24XX_EN_SSI_MASK                            (1 << 1)
  50
  51 /* CM_FCLKEN_WKUP and CM_ICLKEN_WKUP shared bits */
  52 #define OMAP24XX_EN_MPU_WDT_SHIFT                       3
  53 #define OMAP24XX_EN_MPU_WDT_MASK                        (1 << 3)
  54
  55 /* Bits specific to each register */
  56
  57 /* CM_IDLEST_MPU */
  58 /* 2430 only */
  59 #define OMAP2430_ST_MPU_MASK                            (1 << 0)
  60
  61 /* CM_CLKSEL_MPU */
  62 #define OMAP24XX_CLKSEL_MPU_SHIFT                       0
  63 #define OMAP24XX_CLKSEL_MPU_MASK                        (0x1f << 0)
  64
  65 /* CM_CLKSTCTRL_MPU */
  66 #define OMAP24XX_AUTOSTATE_MPU_SHIFT                    0
  67 #define OMAP24XX_AUTOSTATE_MPU_MASK                     (1 << 0)
  68
  69 /* CM_FCLKEN1_CORE specific bits*/
  70 #define OMAP24XX_EN_TV_SHIFT                            2
  71 #define OMAP24XX_EN_TV_MASK                             (1 << 2)
  72 #define OMAP24XX_EN_DSS2_SHIFT                          1
  73 #define OMAP24XX_EN_DSS2_MASK                           (1 << 1)
  74 #define OMAP24XX_EN_DSS1_SHIFT                          0
  75 #define OMAP24XX_EN_DSS1_MASK                           (1 << 0)
  76
  77 /* CM_FCLKEN2_CORE specific bits */
  78 #define OMAP2430_EN_I2CHS2_SHIFT                        20
  79 #define OMAP2430_EN_I2CHS2_MASK                         (1 << 20)
  80 #define OMAP2430_EN_I2CHS1_SHIFT                        19
  81 #define OMAP2430_EN_I2CHS1_MASK                         (1 << 19)
  82 #define OMAP2430_EN_MMCHSDB2_SHIFT                      17
  83 #define OMAP2430_EN_MMCHSDB2_MASK                       (1 << 17)
  84 #define OMAP2430_EN_MMCHSDB1_SHIFT                      16
  85 #define OMAP2430_EN_MMCHSDB1_MASK                       (1 << 16)
  86
  87 /* CM_ICLKEN1_CORE specific bits */
  88 #define OMAP24XX_EN_MAILBOXES_SHIFT                     30
  89 #define OMAP24XX_EN_MAILBOXES_MASK                      (1 << 30)
  90 #define OMAP24XX_EN_DSS_SHIFT                           0
  91 #define OMAP24XX_EN_DSS_MASK                            (1 << 0)
  92
  93 /* CM_ICLKEN2_CORE specific bits */
  94
  95 /* CM_ICLKEN3_CORE */
  96 /* 2430 only */
  97 #define OMAP2430_EN_SDRC_SHIFT                          2
  98 #define OMAP2430_EN_SDRC_MASK                           (1 << 2)
  99
 100 /* CM_ICLKEN4_CORE */
 101 #define OMAP24XX_EN_PKA_SHIFT                           4
 102 #define OMAP24XX_EN_PKA_MASK                            (1 << 4)
 103 #define OMAP24XX_EN_AES_SHIFT                           3
 104 #define OMAP24XX_EN_AES_MASK                            (1 << 3)
 105 #define OMAP24XX_EN_RNG_SHIFT                           2
 106 #define OMAP24XX_EN_RNG_MASK                            (1 << 2)
 107 #define OMAP24XX_EN_SHA_SHIFT                           1
 108 #define OMAP24XX_EN_SHA_MASK                            (1 << 1)
 109 #define OMAP24XX_EN_DES_SHIFT                           0
 110 #define OMAP24XX_EN_DES_MASK                            (1 << 0)
 111
 112 /* CM_IDLEST1_CORE specific bits */
 113 #define OMAP24XX_ST_MAILBOXES_SHIFT                     30
 114 #define OMAP24XX_ST_MAILBOXES_MASK                      (1 << 30)
 115 #define OMAP24XX_ST_WDT4_SHIFT                          29
 116 #define OMAP24XX_ST_WDT4_MASK                           (1 << 29)
 117 #define OMAP2420_ST_WDT3_SHIFT                          28
 118 #define OMAP2420_ST_WDT3_MASK                           (1 << 28)
 119 #define OMAP24XX_ST_MSPRO_SHIFT                         27
 120 #define OMAP24XX_ST_MSPRO_MASK                          (1 << 27)
 121 #define OMAP24XX_ST_FAC_SHIFT                           25
 122 #define OMAP24XX_ST_FAC_MASK                            (1 << 25)
 123 #define OMAP2420_ST_EAC_SHIFT                           24
 124 #define OMAP2420_ST_EAC_MASK                            (1 << 24)
 125 #define OMAP24XX_ST_HDQ_SHIFT                           23
 126 #define OMAP24XX_ST_HDQ_MASK                            (1 << 23)
 127 #define OMAP2420_ST_I2C2_SHIFT                          20
 128 #define OMAP2420_ST_I2C2_MASK                           (1 << 20)
 129 #define OMAP2430_ST_I2CHS1_SHIFT                        19
 130 #define OMAP2430_ST_I2CHS1_MASK                         (1 << 19)
 131 #define OMAP2420_ST_I2C1_SHIFT                          19
 132 #define OMAP2420_ST_I2C1_MASK                           (1 << 19)
 133 #define OMAP2430_ST_I2CHS2_SHIFT                        20
 134 #define OMAP2430_ST_I2CHS2_MASK                         (1 << 20)
 135 #define OMAP24XX_ST_MCBSP2_SHIFT                        16
 136 #define OMAP24XX_ST_MCBSP2_MASK                         (1 << 16)
 137 #define OMAP24XX_ST_MCBSP1_SHIFT                        15
 138 #define OMAP24XX_ST_MCBSP1_MASK                         (1 << 15)
 139 #define OMAP24XX_ST_DSS_SHIFT                           0
 140 #define OMAP24XX_ST_DSS_MASK                            (1 << 0)
 141
 142 /* CM_IDLEST2_CORE */
 143 #define OMAP2430_ST_MCBSP5_SHIFT                        5
 144 #define OMAP2430_ST_MCBSP5_MASK                         (1 << 5)
 145 #define OMAP2430_ST_MCBSP4_SHIFT                        4
 146 #define OMAP2430_ST_MCBSP4_MASK                         (1 << 4)
 147 #define OMAP2430_ST_MCBSP3_SHIFT                        3
 148 #define OMAP2430_ST_MCBSP3_MASK                         (1 << 3)
 149 #define OMAP24XX_ST_SSI_SHIFT                           1
 150 #define OMAP24XX_ST_SSI_MASK                            (1 << 1)
 151
 152 /* CM_IDLEST3_CORE */
 153 /* 2430 only */
 154 #define OMAP2430_ST_SDRC_MASK                           (1 << 2)
 155
 156 /* CM_IDLEST4_CORE */
 157 #define OMAP24XX_ST_PKA_SHIFT                           4
 158 #define OMAP24XX_ST_PKA_MASK                            (1 << 4)
 159 #define OMAP24XX_ST_AES_SHIFT                           3
 160 #define OMAP24XX_ST_AES_MASK                            (1 << 3)
 161 #define OMAP24XX_ST_RNG_SHIFT                           2
 162 #define OMAP24XX_ST_RNG_MASK                            (1 << 2)
 163 #define OMAP24XX_ST_SHA_SHIFT                           1
 164 #define OMAP24XX_ST_SHA_MASK                            (1 << 1)
 165 #define OMAP24XX_ST_DES_SHIFT                           0
 166 #define OMAP24XX_ST_DES_MASK                            (1 << 0)
 167
 168 /* CM_AUTOIDLE1_CORE */
 169 #define OMAP24XX_AUTO_CAM_MASK                          (1 << 31)
 170 #define OMAP24XX_AUTO_MAILBOXES_MASK                    (1 << 30)
 171 #define OMAP24XX_AUTO_WDT4_MASK                         (1 << 29)
 172 #define OMAP2420_AUTO_WDT3_MASK                         (1 << 28)
 173 #define OMAP24XX_AUTO_MSPRO_MASK                        (1 << 27)
 174 #define OMAP2420_AUTO_MMC_MASK                          (1 << 26)
 175 #define OMAP24XX_AUTO_FAC_MASK                          (1 << 25)
 176 #define OMAP2420_AUTO_EAC_MASK                          (1 << 24)
 177 #define OMAP24XX_AUTO_HDQ_MASK                          (1 << 23)
 178 #define OMAP24XX_AUTO_UART2_MASK                        (1 << 22)
 179 #define OMAP24XX_AUTO_UART1_MASK                        (1 << 21)
 180 #define OMAP24XX_AUTO_I2C2_MASK                         (1 << 20)
 181 #define OMAP24XX_AUTO_I2C1_MASK                         (1 << 19)
 182 #define OMAP24XX_AUTO_MCSPI2_MASK                       (1 << 18)
 183 #define OMAP24XX_AUTO_MCSPI1_MASK                       (1 << 17)
 184 #define OMAP24XX_AUTO_MCBSP2_MASK                       (1 << 16)
 185 #define OMAP24XX_AUTO_MCBSP1_MASK                       (1 << 15)
 186 #define OMAP24XX_AUTO_GPT12_MASK                        (1 << 14)
 187 #define OMAP24XX_AUTO_GPT11_MASK                        (1 << 13)
 188 #define OMAP24XX_AUTO_GPT10_MASK                        (1 << 12)
 189 #define OMAP24XX_AUTO_GPT9_MASK                         (1 << 11)
 190 #define OMAP24XX_AUTO_GPT8_MASK                         (1 << 10)
 191 #define OMAP24XX_AUTO_GPT7_MASK                         (1 << 9)
 192 #define OMAP24XX_AUTO_GPT6_MASK                         (1 << 8)
 193 #define OMAP24XX_AUTO_GPT5_MASK                         (1 << 7)
 194 #define OMAP24XX_AUTO_GPT4_MASK                         (1 << 6)
 195 #define OMAP24XX_AUTO_GPT3_MASK                         (1 << 5)
 196 #define OMAP24XX_AUTO_GPT2_MASK                         (1 << 4)
 197 #define OMAP2420_AUTO_VLYNQ_MASK                        (1 << 3)
 198 #define OMAP24XX_AUTO_DSS_MASK                          (1 << 0)
 199
 200 /* CM_AUTOIDLE2_CORE */
 201 #define OMAP2430_AUTO_MDM_INTC_MASK                     (1 << 11)
 202 #define OMAP2430_AUTO_GPIO5_MASK                        (1 << 10)
 203 #define OMAP2430_AUTO_MCSPI3_MASK                       (1 << 9)
 204 #define OMAP2430_AUTO_MMCHS2_MASK                       (1 << 8)
 205 #define OMAP2430_AUTO_MMCHS1_MASK                       (1 << 7)
 206 #define OMAP2430_AUTO_USBHS_MASK                        (1 << 6)
 207 #define OMAP2430_AUTO_MCBSP5_MASK                       (1 << 5)
 208 #define OMAP2430_AUTO_MCBSP4_MASK                       (1 << 4)
 209 #define OMAP2430_AUTO_MCBSP3_MASK                       (1 << 3)
 210 #define OMAP24XX_AUTO_UART3_MASK                        (1 << 2)
 211 #define OMAP24XX_AUTO_SSI_MASK                          (1 << 1)
 212 #define OMAP24XX_AUTO_USB_MASK                          (1 << 0)
 213
 214 /* CM_AUTOIDLE3_CORE */
 215 #define OMAP24XX_AUTO_SDRC_MASK                         (1 << 2)
 216 #define OMAP24XX_AUTO_GPMC_MASK                         (1 << 1)
 217 #define OMAP24XX_AUTO_SDMA_MASK                         (1 << 0)
 218
 219 /* CM_AUTOIDLE4_CORE */
 220 #define OMAP24XX_AUTO_PKA_MASK                          (1 << 4)
 221 #define OMAP24XX_AUTO_AES_MASK                          (1 << 3)
 222 #define OMAP24XX_AUTO_RNG_MASK                          (1 << 2)
 223 #define OMAP24XX_AUTO_SHA_MASK                          (1 << 1)
 224 #define OMAP24XX_AUTO_DES_MASK                          (1 << 0)
 225
 226 /* CM_CLKSEL1_CORE */
 227 #define OMAP24XX_CLKSEL_USB_SHIFT                       25
 228 #define OMAP24XX_CLKSEL_USB_MASK                        (0x7 << 25)
 229 #define OMAP24XX_CLKSEL_SSI_SHIFT                       20
 230 #define OMAP24XX_CLKSEL_SSI_MASK                        (0x1f << 20)
 231 #define OMAP2420_CLKSEL_VLYNQ_SHIFT                     15
 232 #define OMAP2420_CLKSEL_VLYNQ_MASK                      (0x1f << 15)
 233 #define OMAP24XX_CLKSEL_DSS2_SHIFT                      13
 234 #define OMAP24XX_CLKSEL_DSS2_MASK                       (0x1 << 13)
 235 #define OMAP24XX_CLKSEL_DSS1_SHIFT                      8
 236 #define OMAP24XX_CLKSEL_DSS1_MASK                       (0x1f << 8)
 237 #define OMAP24XX_CLKSEL_L4_SHIFT                        5
 238 #define OMAP24XX_CLKSEL_L4_MASK                         (0x3 << 5)
 239 #define OMAP24XX_CLKSEL_L3_SHIFT                        0
 240 #define OMAP24XX_CLKSEL_L3_MASK                         (0x1f << 0)
 241
 242 /* CM_CLKSEL2_CORE */
 243 #define OMAP24XX_CLKSEL_GPT12_SHIFT                     22
 244 #define OMAP24XX_CLKSEL_GPT12_MASK                      (0x3 << 22)
 245 #define OMAP24XX_CLKSEL_GPT11_SHIFT                     20
 246 #define OMAP24XX_CLKSEL_GPT11_MASK                      (0x3 << 20)
 247 #define OMAP24XX_CLKSEL_GPT10_SHIFT                     18
 248 #define OMAP24XX_CLKSEL_GPT10_MASK                      (0x3 << 18)
 249 #define OMAP24XX_CLKSEL_GPT9_SHIFT                      16
 250 #define OMAP24XX_CLKSEL_GPT9_MASK                       (0x3 << 16)
 251 #define OMAP24XX_CLKSEL_GPT8_SHIFT                      14
 252 #define OMAP24XX_CLKSEL_GPT8_MASK                       (0x3 << 14)
 253 #define OMAP24XX_CLKSEL_GPT7_SHIFT                      12
 254 #define OMAP24XX_CLKSEL_GPT7_MASK                       (0x3 << 12)
 255 #define OMAP24XX_CLKSEL_GPT6_SHIFT                      10
 256 #define OMAP24XX_CLKSEL_GPT6_MASK                       (0x3 << 10)
 257 #define OMAP24XX_CLKSEL_GPT5_SHIFT                      8
 258 #define OMAP24XX_CLKSEL_GPT5_MASK                       (0x3 << 8)
 259 #define OMAP24XX_CLKSEL_GPT4_SHIFT                      6
 260 #define OMAP24XX_CLKSEL_GPT4_MASK                       (0x3 << 6)
 261 #define OMAP24XX_CLKSEL_GPT3_SHIFT                      4
 262 #define OMAP24XX_CLKSEL_GPT3_MASK                       (0x3 << 4)
 263 #define OMAP24XX_CLKSEL_GPT2_SHIFT                      2
 264 #define OMAP24XX_CLKSEL_GPT2_MASK                       (0x3 << 2)
 265
 266 /* CM_CLKSTCTRL_CORE */
 267 #define OMAP24XX_AUTOSTATE_DSS_SHIFT                    2
 268 #define OMAP24XX_AUTOSTATE_DSS_MASK                     (1 << 2)
 269 #define OMAP24XX_AUTOSTATE_L4_SHIFT                     1
 270 #define OMAP24XX_AUTOSTATE_L4_MASK                      (1 << 1)
 271 #define OMAP24XX_AUTOSTATE_L3_SHIFT                     0
 272 #define OMAP24XX_AUTOSTATE_L3_MASK                      (1 << 0)
 273
 274 /* CM_FCLKEN_GFX */
 275 #define OMAP24XX_EN_3D_SHIFT                            2
 276 #define OMAP24XX_EN_3D_MASK                             (1 << 2)
 277 #define OMAP24XX_EN_2D_SHIFT                            1
 278 #define OMAP24XX_EN_2D_MASK                             (1 << 1)
 279
 280 /* CM_ICLKEN_GFX specific bits */
 281
 282 /* CM_IDLEST_GFX specific bits */
 283
 284 /* CM_CLKSEL_GFX specific bits */
 285
 286 /* CM_CLKSTCTRL_GFX */
 287 #define OMAP24XX_AUTOSTATE_GFX_SHIFT                    0
 288 #define OMAP24XX_AUTOSTATE_GFX_MASK                     (1 << 0)
 289
 290 /* CM_FCLKEN_WKUP specific bits */
 291
 292 /* CM_ICLKEN_WKUP specific bits */
 293 #define OMAP2430_EN_ICR_SHIFT                           6
 294 #define OMAP2430_EN_ICR_MASK                            (1 << 6)
 295 #define OMAP24XX_EN_OMAPCTRL_SHIFT                      5
 296 #define OMAP24XX_EN_OMAPCTRL_MASK                       (1 << 5)
 297 #define OMAP24XX_EN_WDT1_SHIFT                          4
 298 #define OMAP24XX_EN_WDT1_MASK                           (1 << 4)
 299 #define OMAP24XX_EN_32KSYNC_SHIFT                       1
 300 #define OMAP24XX_EN_32KSYNC_MASK                        (1 << 1)
 301
 302 /* CM_IDLEST_WKUP specific bits */
 303 #define OMAP2430_ST_ICR_SHIFT                           6
 304 #define OMAP2430_ST_ICR_MASK                            (1 << 6)
 305 #define OMAP24XX_ST_OMAPCTRL_SHIFT                      5
 306 #define OMAP24XX_ST_OMAPCTRL_MASK                       (1 << 5)
 307 #define OMAP24XX_ST_WDT1_SHIFT                          4
 308 #define OMAP24XX_ST_WDT1_MASK                           (1 << 4)
 309 #define OMAP24XX_ST_MPU_WDT_SHIFT                       3
 310 #define OMAP24XX_ST_MPU_WDT_MASK                        (1 << 3)
 311 #define OMAP24XX_ST_32KSYNC_SHIFT                       1
 312 #define OMAP24XX_ST_32KSYNC_MASK                        (1 << 1)
 313
 314 /* CM_AUTOIDLE_WKUP */
 315 #define OMAP24XX_AUTO_OMAPCTRL_MASK                     (1 << 5)
 316 #define OMAP24XX_AUTO_WDT1_MASK                         (1 << 4)
 317 #define OMAP24XX_AUTO_MPU_WDT_MASK                      (1 << 3)
 318 #define OMAP24XX_AUTO_GPIOS_MASK                        (1 << 2)
 319 #define OMAP24XX_AUTO_32KSYNC_MASK                      (1 << 1)
 320 #define OMAP24XX_AUTO_GPT1_MASK                         (1 << 0)
 321
 322 /* CM_CLKSEL_WKUP */
 323 #define OMAP24XX_CLKSEL_GPT1_SHIFT                      0
 324 #define OMAP24XX_CLKSEL_GPT1_MASK                       (0x3 << 0)
 325
 326 /* CM_CLKEN_PLL */
 327 #define OMAP24XX_EN_54M_PLL_SHIFT                       6
 328 #define OMAP24XX_EN_54M_PLL_MASK                        (0x3 << 6)
 329 #define OMAP24XX_EN_96M_PLL_SHIFT                       2
 330 #define OMAP24XX_EN_96M_PLL_MASK                        (0x3 << 2)
 331 #define OMAP24XX_EN_DPLL_SHIFT                          0
 332 #define OMAP24XX_EN_DPLL_MASK                           (0x3 << 0)
 333
 334 /* CM_IDLEST_CKGEN */
 335 #define OMAP24XX_ST_54M_APLL_MASK                       (1 << 9)
 336 #define OMAP24XX_ST_96M_APLL_MASK                       (1 << 8)
 337 #define OMAP24XX_ST_54M_CLK_MASK                        (1 << 6)
 338 #define OMAP24XX_ST_12M_CLK_MASK                        (1 << 5)
 339 #define OMAP24XX_ST_48M_CLK_MASK                        (1 << 4)
 340 #define OMAP24XX_ST_96M_CLK_MASK                        (1 << 2)
 341 #define OMAP24XX_ST_CORE_CLK_SHIFT                      0
 342 #define OMAP24XX_ST_CORE_CLK_MASK                       (0x3 << 0)
 343
 344 /* CM_AUTOIDLE_PLL */
 345 #define OMAP24XX_AUTO_54M_SHIFT                         6
 346 #define OMAP24XX_AUTO_54M_MASK                          (0x3 << 6)
 347 #define OMAP24XX_AUTO_96M_SHIFT                         2
 348 #define OMAP24XX_AUTO_96M_MASK                          (0x3 << 2)
 349 #define OMAP24XX_AUTO_DPLL_SHIFT                        0
 350 #define OMAP24XX_AUTO_DPLL_MASK                         (0x3 << 0)
 351
 352 /* CM_CLKSEL1_PLL */
 353 #define OMAP2430_MAXDPLLFASTLOCK_SHIFT                  28
 354 #define OMAP2430_MAXDPLLFASTLOCK_MASK                   (0x7 << 28)
 355 #define OMAP24XX_APLLS_CLKIN_SHIFT                      23
 356 #define OMAP24XX_APLLS_CLKIN_MASK                       (0x7 << 23)
 357 #define OMAP24XX_DPLL_MULT_SHIFT                        12
 358 #define OMAP24XX_DPLL_MULT_MASK                         (0x3ff << 12)
 359 #define OMAP24XX_DPLL_DIV_SHIFT                         8
 360 #define OMAP24XX_DPLL_DIV_MASK                          (0xf << 8)
 361 #define OMAP24XX_54M_SOURCE_SHIFT                       5
 362 #define OMAP24XX_54M_SOURCE_MASK                        (1 << 5)
 363 #define OMAP2430_96M_SOURCE_SHIFT                       4
 364 #define OMAP2430_96M_SOURCE_MASK                        (1 << 4)
 365 #define OMAP24XX_48M_SOURCE_SHIFT                       3
 366 #define OMAP24XX_48M_SOURCE_MASK                        (1 << 3)
 367 #define OMAP2430_ALTCLK_SOURCE_SHIFT                    0
 368 #define OMAP2430_ALTCLK_SOURCE_MASK                     (0x7 << 0)
 369
 370 /* CM_CLKSEL2_PLL */
 371 #define OMAP24XX_CORE_CLK_SRC_SHIFT                     0
 372 #define OMAP24XX_CORE_CLK_SRC_MASK                      (0x3 << 0)
 373
 374 /* CM_FCLKEN_DSP */
 375 #define OMAP2420_EN_IVA_COP_SHIFT                       10
 376 #define OMAP2420_EN_IVA_COP_MASK                        (1 << 10)
 377 #define OMAP2420_EN_IVA_MPU_SHIFT                       8
 378 #define OMAP2420_EN_IVA_MPU_MASK                        (1 << 8)
 379 #define OMAP24XX_CM_FCLKEN_DSP_EN_DSP_SHIFT             0
 380 #define OMAP24XX_CM_FCLKEN_DSP_EN_DSP_MASK              (1 << 0)
 381
 382 /* CM_ICLKEN_DSP */
 383 #define OMAP2420_EN_DSP_IPI_SHIFT                       1
 384 #define OMAP2420_EN_DSP_IPI_MASK                        (1 << 1)
 385
 386 /* CM_IDLEST_DSP */
 387 #define OMAP2420_ST_IVA_MASK                            (1 << 8)
 388 #define OMAP2420_ST_IPI_MASK                            (1 << 1)
 389 #define OMAP24XX_ST_DSP_MASK                            (1 << 0)
 390
 391 /* CM_AUTOIDLE_DSP */
 392 #define OMAP2420_AUTO_DSP_IPI_MASK                      (1 << 1)
 393
 394 /* CM_CLKSEL_DSP */
 395 #define OMAP2420_SYNC_IVA_MASK                          (1 << 13)
 396 #define OMAP2420_CLKSEL_IVA_SHIFT                       8
 397 #define OMAP2420_CLKSEL_IVA_MASK                        (0x1f << 8)
 398 #define OMAP24XX_SYNC_DSP_MASK                          (1 << 7)
 399 #define OMAP24XX_CLKSEL_DSP_IF_SHIFT                    5
 400 #define OMAP24XX_CLKSEL_DSP_IF_MASK                     (0x3 << 5)
 401 #define OMAP24XX_CLKSEL_DSP_SHIFT                       0
 402 #define OMAP24XX_CLKSEL_DSP_MASK                        (0x1f << 0)
 403
 404 /* CM_CLKSTCTRL_DSP */
 405 #define OMAP2420_AUTOSTATE_IVA_SHIFT                    8
 406 #define OMAP2420_AUTOSTATE_IVA_MASK                     (1 << 8)
 407 #define OMAP24XX_AUTOSTATE_DSP_SHIFT                    0
 408 #define OMAP24XX_AUTOSTATE_DSP_MASK                     (1 << 0)
 409
 410 /* CM_FCLKEN_MDM */
 411 /* 2430 only */
 412 #define OMAP2430_EN_OSC_SHIFT                           1
 413 #define OMAP2430_EN_OSC_MASK                            (1 << 1)
 414
 415 /* CM_ICLKEN_MDM */
 416 /* 2430 only */
 417 #define OMAP2430_CM_ICLKEN_MDM_EN_MDM_SHIFT             0
 418 #define OMAP2430_CM_ICLKEN_MDM_EN_MDM_MASK              (1 << 0)
 419
 420 /* CM_IDLEST_MDM specific bits */
 421 /* 2430 only */
 422
 423 /* CM_AUTOIDLE_MDM */
 424 /* 2430 only */
 425 #define OMAP2430_AUTO_OSC_MASK                          (1 << 1)
 426 #define OMAP2430_AUTO_MDM_MASK                          (1 << 0)
 427
 428 /* CM_CLKSEL_MDM */
 429 /* 2430 only */
 430 #define OMAP2430_SYNC_MDM_MASK                          (1 << 4)
 431 #define OMAP2430_CLKSEL_MDM_SHIFT                       0
 432 #define OMAP2430_CLKSEL_MDM_MASK                        (0xf << 0)
 433
 434 /* CM_CLKSTCTRL_MDM */
 435 /* 2430 only */
 436 #define OMAP2430_AUTOSTATE_MDM_SHIFT                    0
 437 #define OMAP2430_AUTOSTATE_MDM_MASK                     (1 << 0)
 438
 439 #endif