arch/arm/mach-imx/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2007
   4  * Sascha Hauer, Pengutronix
   5  *
   6  * (C) Copyright 2009 Freescale Semiconductor, Inc.
   7  */
   8
   9 #include <bootm.h>
  10 #include <common.h>
  11 #include <init.h>
  12 #include <net.h>
  13 #include <netdev.h>
  14 #include <linux/errno.h>
  15 #include <asm/io.h>
  16 #include <asm/arch/imx-regs.h>
  17 #include <asm/arch/clock.h>
  18 #include <asm/arch/sys_proto.h>
  19 #include <asm/arch/crm_regs.h>
  20 #include <asm/mach-imx/boot_mode.h>
  21 #include <imx_thermal.h>
  22 #include <ipu_pixfmt.h>
  23 #include <thermal.h>
  24 #include <sata.h>
  25
  26 #ifdef CONFIG_FSL_ESDHC_IMX
  27 #include <fsl_esdhc_imx.h>
  28 #endif
  29
  30 static u32 reset_cause = -1;
  31
  32 u32 get_imx_reset_cause(void)
  33 {
  34         struct src *src_regs = (struct src *)SRC_BASE_ADDR;
  35
  36         if (reset_cause == -1) {
  37                 reset_cause = readl(&src_regs->srsr);
  38 /* preserve the value for U-Boot proper */
  39 #if !defined(CONFIG_SPL_BUILD)
  40                 writel(reset_cause, &src_regs->srsr);
  41 #endif
  42         }
  43
  44         return reset_cause;
  45 }
  46
  47 #if defined(CONFIG_DISPLAY_CPUINFO) && !defined(CONFIG_SPL_BUILD)
  48 static char *get_reset_cause(void)
  49 {
  50         switch (get_imx_reset_cause()) {
  51         case 0x00001:
  52         case 0x00011:
  53                 return "POR";
  54         case 0x00004:
  55                 return "CSU";
  56         case 0x00008:
  57                 return "IPP USER";
  58         case 0x00010:
  59 #ifdef  CONFIG_MX7
  60                 return "WDOG1";
  61 #else
  62                 return "WDOG";
  63 #endif
  64         case 0x00020:
  65                 return "JTAG HIGH-Z";
  66         case 0x00040:
  67                 return "JTAG SW";
  68         case 0x00080:
  69                 return "WDOG3";
  70 #ifdef CONFIG_MX7
  71         case 0x00100:
  72                 return "WDOG4";
  73         case 0x00200:
  74                 return "TEMPSENSE";
  75 #elif defined(CONFIG_IMX8M)
  76         case 0x00100:
  77                 return "WDOG2";
  78         case 0x00200:
  79                 return "TEMPSENSE";
  80 #else
  81         case 0x00100:
  82                 return "TEMPSENSE";
  83         case 0x10000:
  84                 return "WARM BOOT";
  85 #endif
  86         default:
  87                 return "unknown reset";
  88         }
  89 }
  90 #endif
  91
  92 #if defined(CONFIG_DISPLAY_CPUINFO) && !defined(CONFIG_SPL_BUILD)
  93
  94 const char *get_imx_type(u32 imxtype)
  95 {
  96         switch (imxtype) {
  97         case MXC_CPU_IMX8MP:
  98                 return "8MP";   /* Quad-core version of the imx8mp */
  99         case MXC_CPU_IMX8MN:
 100                 return "8MNano Quad"; /* Quad-core version */
 101         case MXC_CPU_IMX8MND:
 102                 return "8MNano Dual"; /* Dual-core version */
 103         case MXC_CPU_IMX8MNS:
 104                 return "8MNano Solo"; /* Single-core version */
 105         case MXC_CPU_IMX8MNL:
 106                 return "8MNano QuadLite"; /* Quad-core Lite version */
 107         case MXC_CPU_IMX8MNDL:
 108                 return "8MNano DualLite"; /* Dual-core Lite version */
 109         case MXC_CPU_IMX8MNSL:
 110                 return "8MNano SoloLite"; /* Single-core Lite version */
 111         case MXC_CPU_IMX8MM:
 112                 return "8MMQ";  /* Quad-core version of the imx8mm */
 113         case MXC_CPU_IMX8MML:
 114                 return "8MMQL"; /* Quad-core Lite version of the imx8mm */
 115         case MXC_CPU_IMX8MMD:
 116                 return "8MMD";  /* Dual-core version of the imx8mm */
 117         case MXC_CPU_IMX8MMDL:
 118                 return "8MMDL"; /* Dual-core Lite version of the imx8mm */
 119         case MXC_CPU_IMX8MMS:
 120                 return "8MMS";  /* Single-core version of the imx8mm */
 121         case MXC_CPU_IMX8MMSL:
 122                 return "8MMSL"; /* Single-core Lite version of the imx8mm */
 123         case MXC_CPU_IMX8MQ:
 124                 return "8MQ";   /* Quad-core version of the imx8mq */
 125         case MXC_CPU_IMX8MQL:
 126                 return "8MQLite";       /* Quad-core Lite version of the imx8mq */
 127         case MXC_CPU_IMX8MD:
 128                 return "8MD";   /* Dual-core version of the imx8mq */
 129         case MXC_CPU_MX7S:
 130                 return "7S";    /* Single-core version of the mx7 */
 131         case MXC_CPU_MX7D:
 132                 return "7D";    /* Dual-core version of the mx7 */
 133         case MXC_CPU_MX6QP:
 134                 return "6QP";   /* Quad-Plus version of the mx6 */
 135         case MXC_CPU_MX6DP:
 136                 return "6DP";   /* Dual-Plus version of the mx6 */
 137         case MXC_CPU_MX6Q:
 138                 return "6Q";    /* Quad-core version of the mx6 */
 139         case MXC_CPU_MX6D:
 140                 return "6D";    /* Dual-core version of the mx6 */
 141         case MXC_CPU_MX6DL:
 142                 return "6DL";   /* Dual Lite version of the mx6 */
 143         case MXC_CPU_MX6SOLO:
 144                 return "6SOLO"; /* Solo version of the mx6 */
 145         case MXC_CPU_MX6SL:
 146                 return "6SL";   /* Solo-Lite version of the mx6 */
 147         case MXC_CPU_MX6SLL:
 148                 return "6SLL";  /* SLL version of the mx6 */
 149         case MXC_CPU_MX6SX:
 150                 return "6SX";   /* SoloX version of the mx6 */
 151         case MXC_CPU_MX6UL:
 152                 return "6UL";   /* Ultra-Lite version of the mx6 */
 153         case MXC_CPU_MX6ULL:
 154                 return "6ULL";  /* ULL version of the mx6 */
 155         case MXC_CPU_MX6ULZ:
 156                 return "6ULZ";  /* ULZ version of the mx6 */
 157         case MXC_CPU_MX51:
 158                 return "51";
 159         case MXC_CPU_MX53:
 160                 return "53";
 161         default:
 162                 return "??";
 163         }
 164 }
 165
 166 int print_cpuinfo(void)
 167 {
 168         u32 cpurev;
 169         __maybe_unused u32 max_freq;
 170
 171         cpurev = get_cpu_rev();
 172
 173 #if defined(CONFIG_IMX_THERMAL) || defined(CONFIG_IMX_TMU)
 174         struct udevice *thermal_dev;
 175         int cpu_tmp, minc, maxc, ret;
 176
 177         printf("CPU:   Freescale i.MX%s rev%d.%d",
 178                get_imx_type((cpurev & 0x1FF000) >> 12),
 179                (cpurev & 0x000F0) >> 4,
 180                (cpurev & 0x0000F) >> 0);
 181         max_freq = get_cpu_speed_grade_hz();
 182         if (!max_freq || max_freq == mxc_get_clock(MXC_ARM_CLK)) {
 183                 printf(" at %dMHz\n", mxc_get_clock(MXC_ARM_CLK) / 1000000);
 184         } else {
 185                 printf(" %d MHz (running at %d MHz)\n", max_freq / 1000000,
 186                        mxc_get_clock(MXC_ARM_CLK) / 1000000);
 187         }
 188 #else
 189         printf("CPU:   Freescale i.MX%s rev%d.%d at %d MHz\n",
 190                 get_imx_type((cpurev & 0x1FF000) >> 12),
 191                 (cpurev & 0x000F0) >> 4,
 192                 (cpurev & 0x0000F) >> 0,
 193                 mxc_get_clock(MXC_ARM_CLK) / 1000000);
 194 #endif
 195
 196 #if defined(CONFIG_IMX_THERMAL) || defined(CONFIG_IMX_TMU)
 197         puts("CPU:   ");
 198         switch (get_cpu_temp_grade(&minc, &maxc)) {
 199         case TEMP_AUTOMOTIVE:
 200                 puts("Automotive temperature grade ");
 201                 break;
 202         case TEMP_INDUSTRIAL:
 203                 puts("Industrial temperature grade ");
 204                 break;
 205         case TEMP_EXTCOMMERCIAL:
 206                 puts("Extended Commercial temperature grade ");
 207                 break;
 208         default:
 209                 puts("Commercial temperature grade ");
 210                 break;
 211         }
 212         printf("(%dC to %dC)", minc, maxc);
 213         ret = uclass_get_device(UCLASS_THERMAL, 0, &thermal_dev);
 214         if (!ret) {
 215                 ret = thermal_get_temp(thermal_dev, &cpu_tmp);
 216
 217                 if (!ret)
 218                         printf(" at %dC\n", cpu_tmp);
 219                 else
 220                         debug(" - invalid sensor data\n");
 221         } else {
 222                 debug(" - invalid sensor device\n");
 223         }
 224 #endif
 225
 226         printf("Reset cause: %s\n", get_reset_cause());
 227         return 0;
 228 }
 229 #endif
 230
 231 int cpu_eth_init(bd_t *bis)
 232 {
 233         int rc = -ENODEV;
 234
 235 #if defined(CONFIG_FEC_MXC)
 236         rc = fecmxc_initialize(bis);
 237 #endif
 238
 239         return rc;
 240 }
 241
 242 #ifdef CONFIG_FSL_ESDHC_IMX
 243 /*
 244  * Initializes on-chip MMC controllers.
 245  * to override, implement board_mmc_init()
 246  */
 247 int cpu_mmc_init(bd_t *bis)
 248 {
 249         return fsl_esdhc_mmc_init(bis);
 250 }
 251 #endif
 252
 253 #if !(defined(CONFIG_MX7) || defined(CONFIG_IMX8M))
 254 u32 get_ahb_clk(void)
 255 {
 256         struct mxc_ccm_reg *imx_ccm = (struct mxc_ccm_reg *)CCM_BASE_ADDR;
 257         u32 reg, ahb_podf;
 258
 259         reg = __raw_readl(&imx_ccm->cbcdr);
 260         reg &= MXC_CCM_CBCDR_AHB_PODF_MASK;
 261         ahb_podf = reg >> MXC_CCM_CBCDR_AHB_PODF_OFFSET;
 262
 263         return get_periph_clk() / (ahb_podf + 1);
 264 }
 265 #endif
 266
 267 void arch_preboot_os(void)
 268 {
 269 #if defined(CONFIG_PCIE_IMX) && !CONFIG_IS_ENABLED(DM_PCI)
 270         imx_pcie_remove();
 271 #endif
 272 #if defined(CONFIG_SATA)
 273         if (!is_mx6sdl()) {
 274                 sata_remove(0);
 275 #if defined(CONFIG_MX6)
 276                 disable_sata_clock();
 277 #endif
 278         }
 279 #endif
 280 #if defined(CONFIG_VIDEO_IPUV3)
 281         /* disable video before launching O/S */
 282         ipuv3_fb_shutdown();
 283 #endif
 284 #if defined(CONFIG_VIDEO_MXS) && !defined(CONFIG_DM_VIDEO)
 285         lcdif_power_down();
 286 #endif
 287 }
 288
 289 #ifndef CONFIG_IMX8M
 290 void set_chipselect_size(int const cs_size)
 291 {
 292         unsigned int reg;
 293         struct iomuxc *iomuxc_regs = (struct iomuxc *)IOMUXC_BASE_ADDR;
 294         reg = readl(&iomuxc_regs->gpr[1]);
 295
 296         switch (cs_size) {
 297         case CS0_128:
 298                 reg &= ~0x7;    /* CS0=128MB, CS1=0, CS2=0, CS3=0 */
 299                 reg |= 0x5;
 300                 break;
 301         case CS0_64M_CS1_64M:
 302                 reg &= ~0x3F;   /* CS0=64MB, CS1=64MB, CS2=0, CS3=0 */
 303                 reg |= 0x1B;
 304                 break;
 305         case CS0_64M_CS1_32M_CS2_32M:
 306                 reg &= ~0x1FF;  /* CS0=64MB, CS1=32MB, CS2=32MB, CS3=0 */
 307                 reg |= 0x4B;
 308                 break;
 309         case CS0_32M_CS1_32M_CS2_32M_CS3_32M:
 310                 reg &= ~0xFFF;  /* CS0=32MB, CS1=32MB, CS2=32MB, CS3=32MB */
 311                 reg |= 0x249;
 312                 break;
 313         default:
 314                 printf("Unknown chip select size: %d\n", cs_size);
 315                 break;
 316         }
 317
 318         writel(reg, &iomuxc_regs->gpr[1]);
 319 }
 320 #endif
 321
 322 #if defined(CONFIG_MX7) || defined(CONFIG_IMX8M)
 323 /*
 324  * OCOTP_TESTER3[9:8] (see Fusemap Description Table offset 0x440)
 325  * defines a 2-bit SPEED_GRADING
 326  */
 327 #define OCOTP_TESTER3_SPEED_SHIFT       8
 328 enum cpu_speed {
 329         OCOTP_TESTER3_SPEED_GRADE0,
 330         OCOTP_TESTER3_SPEED_GRADE1,
 331         OCOTP_TESTER3_SPEED_GRADE2,
 332         OCOTP_TESTER3_SPEED_GRADE3,
 333         OCOTP_TESTER3_SPEED_GRADE4,
 334 };
 335
 336 u32 get_cpu_speed_grade_hz(void)
 337 {
 338         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 339         struct fuse_bank *bank = &ocotp->bank[1];
 340         struct fuse_bank1_regs *fuse =
 341                 (struct fuse_bank1_regs *)bank->fuse_regs;
 342         uint32_t val;
 343
 344         val = readl(&fuse->tester3);
 345         val >>= OCOTP_TESTER3_SPEED_SHIFT;
 346
 347         if (is_imx8mn() || is_imx8mp()) {
 348                 val &= 0xf;
 349                 return 2300000000 - val * 100000000;
 350         }
 351
 352         if (is_imx8mm())
 353                 val &= 0x7;
 354         else
 355                 val &= 0x3;
 356
 357         switch(val) {
 358         case OCOTP_TESTER3_SPEED_GRADE0:
 359                 return 800000000;
 360         case OCOTP_TESTER3_SPEED_GRADE1:
 361                 return (is_mx7() ? 500000000 : (is_imx8mq() ? 1000000000 : 1200000000));
 362         case OCOTP_TESTER3_SPEED_GRADE2:
 363                 return (is_mx7() ? 1000000000 : (is_imx8mq() ? 1300000000 : 1600000000));
 364         case OCOTP_TESTER3_SPEED_GRADE3:
 365                 return (is_mx7() ? 1200000000 : (is_imx8mq() ? 1500000000 : 1800000000));
 366         case OCOTP_TESTER3_SPEED_GRADE4:
 367                 return 2000000000;
 368         }
 369
 370         return 0;
 371 }
 372
 373 /*
 374  * OCOTP_TESTER3[7:6] (see Fusemap Description Table offset 0x440)
 375  * defines a 2-bit SPEED_GRADING
 376  */
 377 #define OCOTP_TESTER3_TEMP_SHIFT        6
 378
 379 u32 get_cpu_temp_grade(int *minc, int *maxc)
 380 {
 381         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 382         struct fuse_bank *bank = &ocotp->bank[1];
 383         struct fuse_bank1_regs *fuse =
 384                 (struct fuse_bank1_regs *)bank->fuse_regs;
 385         uint32_t val;
 386
 387         val = readl(&fuse->tester3);
 388         val >>= OCOTP_TESTER3_TEMP_SHIFT;
 389         val &= 0x3;
 390
 391         if (minc && maxc) {
 392                 if (val == TEMP_AUTOMOTIVE) {
 393                         *minc = -40;
 394                         *maxc = 125;
 395                 } else if (val == TEMP_INDUSTRIAL) {
 396                         *minc = -40;
 397                         *maxc = 105;
 398                 } else if (val == TEMP_EXTCOMMERCIAL) {
 399                         *minc = -20;
 400                         *maxc = 105;
 401                 } else {
 402                         *minc = 0;
 403                         *maxc = 95;
 404                 }
 405         }
 406         return val;
 407 }
 408 #endif
 409
 410 #if defined(CONFIG_MX7) || defined(CONFIG_IMX8MQ) || defined(CONFIG_IMX8MM)
 411 enum boot_device get_boot_device(void)
 412 {
 413         struct bootrom_sw_info **p =
 414                 (struct bootrom_sw_info **)(ulong)ROM_SW_INFO_ADDR;
 415
 416         enum boot_device boot_dev = SD1_BOOT;
 417         u8 boot_type = (*p)->boot_dev_type;
 418         u8 boot_instance = (*p)->boot_dev_instance;
 419
 420         switch (boot_type) {
 421         case BOOT_TYPE_SD:
 422                 boot_dev = boot_instance + SD1_BOOT;
 423                 break;
 424         case BOOT_TYPE_MMC:
 425                 boot_dev = boot_instance + MMC1_BOOT;
 426                 break;
 427         case BOOT_TYPE_NAND:
 428                 boot_dev = NAND_BOOT;
 429                 break;
 430         case BOOT_TYPE_QSPI:
 431                 boot_dev = QSPI_BOOT;
 432                 break;
 433         case BOOT_TYPE_WEIM:
 434                 boot_dev = WEIM_NOR_BOOT;
 435                 break;
 436         case BOOT_TYPE_SPINOR:
 437                 boot_dev = SPI_NOR_BOOT;
 438                 break;
 439 #ifdef CONFIG_IMX8M
 440         case BOOT_TYPE_USB:
 441                 boot_dev = USB_BOOT;
 442                 break;
 443 #endif
 444         default:
 445                 break;
 446         }
 447
 448         return boot_dev;
 449 }
 450 #endif
 451
 452 #ifdef CONFIG_NXP_BOARD_REVISION
 453 int nxp_board_rev(void)
 454 {
 455         /*
 456          * Get Board ID information from OCOTP_GP1[15:8]
 457          * RevA: 0x1
 458          * RevB: 0x2
 459          * RevC: 0x3
 460          */
 461         struct ocotp_regs *ocotp = (struct ocotp_regs *)OCOTP_BASE_ADDR;
 462         struct fuse_bank *bank = &ocotp->bank[4];
 463         struct fuse_bank4_regs *fuse =
 464                         (struct fuse_bank4_regs *)bank->fuse_regs;
 465
 466         return (readl(&fuse->gp1) >> 8 & 0x0F);
 467 }
 468
 469 char nxp_board_rev_string(void)
 470 {
 471         const char *rev = "A";
 472
 473         return (*rev + nxp_board_rev() - 1);
 474 }
 475 #endif