arch/arm/cpu/arm926ejs/mx25/generic.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2009 DENX Software Engineering
   4  * Author: John Rigby <jrigby@gmail.com>
   5  *
   6  * Based on mx27/generic.c:
   7  *  Copyright (c) 2008 Eric Jarrige <eric.jarrige@armadeus.org>
   8  *  Copyright (c) 2009 Ilya Yanok <yanok@emcraft.com>
   9  */
  10
  11 #include <common.h>
  12 #include <clock_legacy.h>
  13 #include <div64.h>
  14 #include <net.h>
  15 #include <netdev.h>
  16 #include <vsprintf.h>
  17 #include <asm/io.h>
  18 #include <asm/arch-imx/cpu.h>
  19 #include <asm/arch/imx-regs.h>
  20 #include <asm/arch/clock.h>
  21
  22 #ifdef CONFIG_FSL_ESDHC_IMX
  23 #include <fsl_esdhc_imx.h>
  24
  25 DECLARE_GLOBAL_DATA_PTR;
  26 #endif
  27
  28 /*
  29  *  get the system pll clock in Hz
  30  *
  31  *                  mfi + mfn / (mfd +1)
  32  *  f = 2 * f_ref * --------------------
  33  *                        pd + 1
  34  */
  35 static unsigned int imx_decode_pll(unsigned int pll, unsigned int f_ref)
  36 {
  37         unsigned int mfi = (pll >> CCM_PLL_MFI_SHIFT)
  38             & CCM_PLL_MFI_MASK;
  39         int mfn = (pll >> CCM_PLL_MFN_SHIFT)
  40             & CCM_PLL_MFN_MASK;
  41         unsigned int mfd = (pll >> CCM_PLL_MFD_SHIFT)
  42             & CCM_PLL_MFD_MASK;
  43         unsigned int pd = (pll >> CCM_PLL_PD_SHIFT)
  44             & CCM_PLL_PD_MASK;
  45
  46         mfi = mfi <= 5 ? 5 : mfi;
  47         mfn = mfn >= 512 ? mfn - 1024 : mfn;
  48         mfd += 1;
  49         pd += 1;
  50
  51         return lldiv(2 * (u64) f_ref * (mfi * mfd + mfn),
  52                      mfd * pd);
  53 }
  54
  55 static ulong imx_get_mpllclk(void)
  56 {
  57         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  58         ulong fref = MXC_HCLK;
  59
  60         return imx_decode_pll(readl(&ccm->mpctl), fref);
  61 }
  62
  63 static ulong imx_get_upllclk(void)
  64 {
  65         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  66         ulong fref = MXC_HCLK;
  67
  68         return imx_decode_pll(readl(&ccm->upctl), fref);
  69 }
  70
  71 static ulong imx_get_armclk(void)
  72 {
  73         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  74         ulong cctl = readl(&ccm->cctl);
  75         ulong fref = imx_get_mpllclk();
  76         ulong div;
  77
  78         if (cctl & CCM_CCTL_ARM_SRC)
  79                 fref = lldiv((u64) fref * 3, 4);
  80
  81         div = ((cctl >> CCM_CCTL_ARM_DIV_SHIFT)
  82                & CCM_CCTL_ARM_DIV_MASK) + 1;
  83
  84         return fref / div;
  85 }
  86
  87 static ulong imx_get_ahbclk(void)
  88 {
  89         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  90         ulong cctl = readl(&ccm->cctl);
  91         ulong fref = imx_get_armclk();
  92         ulong div;
  93
  94         div = ((cctl >> CCM_CCTL_AHB_DIV_SHIFT)
  95                & CCM_CCTL_AHB_DIV_MASK) + 1;
  96
  97         return fref / div;
  98 }
  99
 100 static ulong imx_get_ipgclk(void)
 101 {
 102         return imx_get_ahbclk() / 2;
 103 }
 104
 105 static ulong imx_get_perclk(int clk)
 106 {
 107         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
 108         ulong fref = readl(&ccm->mcr) & (1 << clk) ? imx_get_upllclk() :
 109                                                      imx_get_ahbclk();
 110         ulong div;
 111
 112         div = readl(&ccm->pcdr[CCM_PERCLK_REG(clk)]);
 113         div = ((div >> CCM_PERCLK_SHIFT(clk)) & CCM_PERCLK_MASK) + 1;
 114
 115         return fref / div;
 116 }
 117
 118 int imx_set_perclk(enum mxc_clock clk, bool from_upll, unsigned int freq)
 119 {
 120         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
 121         ulong fref = from_upll ? imx_get_upllclk() : imx_get_ahbclk();
 122         ulong div = (fref + freq - 1) / freq;
 123
 124         if (clk > MXC_UART_CLK || !div || --div > CCM_PERCLK_MASK)
 125                 return -EINVAL;
 126
 127         clrsetbits_le32(&ccm->pcdr[CCM_PERCLK_REG(clk)],
 128                         CCM_PERCLK_MASK << CCM_PERCLK_SHIFT(clk),
 129                         div << CCM_PERCLK_SHIFT(clk));
 130         if (from_upll)
 131                 setbits_le32(&ccm->mcr, 1 << clk);
 132         else
 133                 clrbits_le32(&ccm->mcr, 1 << clk);
 134         return 0;
 135 }
 136
 137 unsigned int mxc_get_clock(enum mxc_clock clk)
 138 {
 139         if (clk >= MXC_CLK_NUM)
 140                 return -1;
 141         switch (clk) {
 142         case MXC_ARM_CLK:
 143                 return imx_get_armclk();
 144         case MXC_AHB_CLK:
 145                 return imx_get_ahbclk();
 146         case MXC_IPG_CLK:
 147         case MXC_CSPI_CLK:
 148         case MXC_FEC_CLK:
 149                 return imx_get_ipgclk();
 150         default:
 151                 return imx_get_perclk(clk);
 152         }
 153 }
 154
 155 u32 get_cpu_rev(void)
 156 {
 157         u32 srev;
 158         u32 system_rev = 0x25000;
 159
 160         /* read SREV register from IIM module */
 161         struct iim_regs *iim = (struct iim_regs *)IMX_IIM_BASE;
 162         srev = readl(&iim->iim_srev);
 163
 164         switch (srev) {
 165         case 0x00:
 166                 system_rev |= CHIP_REV_1_0;
 167                 break;
 168         case 0x01:
 169                 system_rev |= CHIP_REV_1_1;
 170                 break;
 171         case 0x02:
 172                 system_rev |= CHIP_REV_1_2;
 173                 break;
 174         default:
 175                 system_rev |= 0x8000;
 176                 break;
 177         }
 178
 179         return system_rev;
 180 }
 181
 182 #if defined(CONFIG_DISPLAY_CPUINFO)
 183 static char *get_reset_cause(void)
 184 {
 185         /* read RCSR register from CCM module */
 186         struct ccm_regs *ccm =
 187                 (struct ccm_regs *)IMX_CCM_BASE;
 188
 189         u32 cause = readl(&ccm->rcsr) & 0x0f;
 190
 191         if (cause == 0)
 192                 return "POR";
 193         else if (cause == 1)
 194                 return "RST";
 195         else if ((cause & 2) == 2)
 196                 return "WDOG";
 197         else if ((cause & 4) == 4)
 198                 return "SW RESET";
 199         else if ((cause & 8) == 8)
 200                 return "JTAG";
 201         else
 202                 return "unknown reset";
 203
 204 }
 205
 206 int print_cpuinfo(void)
 207 {
 208         char buf[32];
 209         u32 cpurev = get_cpu_rev();
 210
 211         printf("CPU:   Freescale i.MX25 rev%d.%d%s at %s MHz\n",
 212                 (cpurev & 0xF0) >> 4, (cpurev & 0x0F),
 213                 ((cpurev & 0x8000) ? " unknown" : ""),
 214                 strmhz(buf, imx_get_armclk()));
 215         printf("Reset cause: %s\n", get_reset_cause());
 216         return 0;
 217 }
 218 #endif
 219
 220 #if defined(CONFIG_FEC_MXC)
 221 /*
 222  * Initializes on-chip ethernet controllers.
 223  * to override, implement board_eth_init()
 224  */
 225 int cpu_eth_init(bd_t *bis)
 226 {
 227         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
 228         ulong val;
 229
 230         val = readl(&ccm->cgr0);
 231         val |= (1 << 23);
 232         writel(val, &ccm->cgr0);
 233         return fecmxc_initialize(bis);
 234 }
 235 #endif
 236
 237 int get_clocks(void)
 238 {
 239 #ifdef CONFIG_FSL_ESDHC_IMX
 240 #if CONFIG_SYS_FSL_ESDHC_ADDR == IMX_MMC_SDHC2_BASE
 241         gd->arch.sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
 242 #else
 243         gd->arch.sdhc_clk = mxc_get_clock(MXC_ESDHC1_CLK);
 244 #endif
 245 #endif
 246         return 0;
 247 }
 248
 249 #ifdef CONFIG_FSL_ESDHC_IMX
 250 /*
 251  * Initializes on-chip MMC controllers.
 252  * to override, implement board_mmc_init()
 253  */
 254 int cpu_mmc_init(bd_t *bis)
 255 {
 256         return fsl_esdhc_mmc_init(bis);
 257 }
 258 #endif
 259
 260 #ifdef CONFIG_FEC_MXC
 261 void imx_get_mac_from_fuse(int dev_id, unsigned char *mac)
 262 {
 263         int i;
 264         struct iim_regs *iim = (struct iim_regs *)IMX_IIM_BASE;
 265         struct fuse_bank *bank = &iim->bank[0];
 266         struct fuse_bank0_regs *fuse =
 267                         (struct fuse_bank0_regs *)bank->fuse_regs;
 268
 269         for (i = 0; i < 6; i++)
 270                 mac[i] = readl(&fuse->mac_addr[i]) & 0xff;
 271 }
 272 #endif /* CONFIG_FEC_MXC */