Merge tag 'pinctrl-v3.16-1' of git://git.kernel.org/pub/scm/linux/kernel/git/linusw...
[pandora-kernel.git] / arch / arm / Kconfig
1 config ARM
2         bool
3         default y
4         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
5         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
6         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
7         select ARCH_HAVE_CUSTOM_GPIO_H
8         select ARCH_MIGHT_HAVE_PC_PARPORT
9         select ARCH_USE_BUILTIN_BSWAP
10         select ARCH_USE_CMPXCHG_LOCKREF
11         select ARCH_WANT_IPC_PARSE_VERSION
12         select BUILDTIME_EXTABLE_SORT if MMU
13         select CLONE_BACKWARDS
14         select CPU_PM if (SUSPEND || CPU_IDLE)
15         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
16         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
17         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
18         select GENERIC_IDLE_POLL_SETUP
19         select GENERIC_IRQ_PROBE
20         select GENERIC_IRQ_SHOW
21         select GENERIC_PCI_IOMAP
22         select GENERIC_SCHED_CLOCK
23         select GENERIC_SMP_IDLE_THREAD
24         select GENERIC_STRNCPY_FROM_USER
25         select GENERIC_STRNLEN_USER
26         select HARDIRQS_SW_RESEND
27         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
28         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
29         select HAVE_ARCH_KGDB
30         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
31         select HAVE_ARCH_TRACEHOOK
32         select HAVE_BPF_JIT
33         select HAVE_CC_STACKPROTECTOR
34         select HAVE_CONTEXT_TRACKING
35         select HAVE_C_RECORDMCOUNT
36         select HAVE_DEBUG_KMEMLEAK
37         select HAVE_DMA_API_DEBUG
38         select HAVE_DMA_ATTRS
39         select HAVE_DMA_CONTIGUOUS if MMU
40         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
41         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
42         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
43         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
44         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
45         select HAVE_GENERIC_DMA_COHERENT
46         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
47         select HAVE_IDE if PCI || ISA || PCMCIA
48         select HAVE_IRQ_TIME_ACCOUNTING
49         select HAVE_KERNEL_GZIP
50         select HAVE_KERNEL_LZ4
51         select HAVE_KERNEL_LZMA
52         select HAVE_KERNEL_LZO
53         select HAVE_KERNEL_XZ
54         select HAVE_KPROBES if !XIP_KERNEL
55         select HAVE_KRETPROBES if (HAVE_KPROBES)
56         select HAVE_MEMBLOCK
57         select HAVE_MOD_ARCH_SPECIFIC if ARM_UNWIND
58         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
59         select HAVE_PERF_EVENTS
60         select HAVE_PERF_REGS
61         select HAVE_PERF_USER_STACK_DUMP
62         select HAVE_REGS_AND_STACK_ACCESS_API
63         select HAVE_SYSCALL_TRACEPOINTS
64         select HAVE_UID16
65         select HAVE_VIRT_CPU_ACCOUNTING_GEN
66         select IRQ_FORCED_THREADING
67         select KTIME_SCALAR
68         select MODULES_USE_ELF_REL
69         select NO_BOOTMEM
70         select OLD_SIGACTION
71         select OLD_SIGSUSPEND3
72         select PERF_USE_VMALLOC
73         select RTC_LIB
74         select SYS_SUPPORTS_APM_EMULATION
75         # Above selects are sorted alphabetically; please add new ones
76         # according to that.  Thanks.
77         help
78           The ARM series is a line of low-power-consumption RISC chip designs
79           licensed by ARM Ltd and targeted at embedded applications and
80           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
81           manufactured, but legacy ARM-based PC hardware remains popular in
82           Europe.  There is an ARM Linux project with a web page at
83           <http://www.arm.linux.org.uk/>.
84
85 config ARM_HAS_SG_CHAIN
86         bool
87
88 config NEED_SG_DMA_LENGTH
89         bool
90
91 config ARM_DMA_USE_IOMMU
92         bool
93         select ARM_HAS_SG_CHAIN
94         select NEED_SG_DMA_LENGTH
95
96 if ARM_DMA_USE_IOMMU
97
98 config ARM_DMA_IOMMU_ALIGNMENT
99         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
100         range 4 9
101         default 8
102         help
103           DMA mapping framework by default aligns all buffers to the smallest
104           PAGE_SIZE order which is greater than or equal to the requested buffer
105           size. This works well for buffers up to a few hundreds kilobytes, but
106           for larger buffers it just a waste of address space. Drivers which has
107           relatively small addressing window (like 64Mib) might run out of
108           virtual space with just a few allocations.
109
110           With this parameter you can specify the maximum PAGE_SIZE order for
111           DMA IOMMU buffers. Larger buffers will be aligned only to this
112           specified order. The order is expressed as a power of two multiplied
113           by the PAGE_SIZE.
114
115 endif
116
117 config MIGHT_HAVE_PCI
118         bool
119
120 config SYS_SUPPORTS_APM_EMULATION
121         bool
122
123 config HAVE_TCM
124         bool
125         select GENERIC_ALLOCATOR
126
127 config HAVE_PROC_CPU
128         bool
129
130 config NO_IOPORT_MAP
131         bool
132
133 config EISA
134         bool
135         ---help---
136           The Extended Industry Standard Architecture (EISA) bus was
137           developed as an open alternative to the IBM MicroChannel bus.
138
139           The EISA bus provided some of the features of the IBM MicroChannel
140           bus while maintaining backward compatibility with cards made for
141           the older ISA bus.  The EISA bus saw limited use between 1988 and
142           1995 when it was made obsolete by the PCI bus.
143
144           Say Y here if you are building a kernel for an EISA-based machine.
145
146           Otherwise, say N.
147
148 config SBUS
149         bool
150
151 config STACKTRACE_SUPPORT
152         bool
153         default y
154
155 config HAVE_LATENCYTOP_SUPPORT
156         bool
157         depends on !SMP
158         default y
159
160 config LOCKDEP_SUPPORT
161         bool
162         default y
163
164 config TRACE_IRQFLAGS_SUPPORT
165         bool
166         default y
167
168 config RWSEM_GENERIC_SPINLOCK
169         bool
170         default y
171
172 config RWSEM_XCHGADD_ALGORITHM
173         bool
174
175 config ARCH_HAS_ILOG2_U32
176         bool
177
178 config ARCH_HAS_ILOG2_U64
179         bool
180
181 config ARCH_HAS_CPUFREQ
182         bool
183         help
184           Internal node to signify that the ARCH has CPUFREQ support
185           and that the relevant menu configurations are displayed for
186           it.
187
188 config ARCH_HAS_BANDGAP
189         bool
190
191 config GENERIC_HWEIGHT
192         bool
193         default y
194
195 config GENERIC_CALIBRATE_DELAY
196         bool
197         default y
198
199 config ARCH_MAY_HAVE_PC_FDC
200         bool
201
202 config ZONE_DMA
203         bool
204
205 config NEED_DMA_MAP_STATE
206        def_bool y
207
208 config ARCH_SUPPORTS_UPROBES
209         def_bool y
210
211 config ARCH_HAS_DMA_SET_COHERENT_MASK
212         bool
213
214 config GENERIC_ISA_DMA
215         bool
216
217 config FIQ
218         bool
219
220 config NEED_RET_TO_USER
221         bool
222
223 config ARCH_MTD_XIP
224         bool
225
226 config VECTORS_BASE
227         hex
228         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
229         default DRAM_BASE if REMAP_VECTORS_TO_RAM
230         default 0x00000000
231         help
232           The base address of exception vectors.  This must be two pages
233           in size.
234
235 config ARM_PATCH_PHYS_VIRT
236         bool "Patch physical to virtual translations at runtime" if EMBEDDED
237         default y
238         depends on !XIP_KERNEL && MMU
239         depends on !ARCH_REALVIEW || !SPARSEMEM
240         help
241           Patch phys-to-virt and virt-to-phys translation functions at
242           boot and module load time according to the position of the
243           kernel in system memory.
244
245           This can only be used with non-XIP MMU kernels where the base
246           of physical memory is at a 16MB boundary.
247
248           Only disable this option if you know that you do not require
249           this feature (eg, building a kernel for a single machine) and
250           you need to shrink the kernel to the minimal size.
251
252 config NEED_MACH_GPIO_H
253         bool
254         help
255           Select this when mach/gpio.h is required to provide special
256           definitions for this platform. The need for mach/gpio.h should
257           be avoided when possible.
258
259 config NEED_MACH_IO_H
260         bool
261         help
262           Select this when mach/io.h is required to provide special
263           definitions for this platform.  The need for mach/io.h should
264           be avoided when possible.
265
266 config NEED_MACH_MEMORY_H
267         bool
268         help
269           Select this when mach/memory.h is required to provide special
270           definitions for this platform.  The need for mach/memory.h should
271           be avoided when possible.
272
273 config PHYS_OFFSET
274         hex "Physical address of main memory" if MMU
275         depends on !ARM_PATCH_PHYS_VIRT && !NEED_MACH_MEMORY_H
276         default DRAM_BASE if !MMU
277         help
278           Please provide the physical address corresponding to the
279           location of main memory in your system.
280
281 config GENERIC_BUG
282         def_bool y
283         depends on BUG
284
285 source "init/Kconfig"
286
287 source "kernel/Kconfig.freezer"
288
289 menu "System Type"
290
291 config MMU
292         bool "MMU-based Paged Memory Management Support"
293         default y
294         help
295           Select if you want MMU-based virtualised addressing space
296           support by paged memory management. If unsure, say 'Y'.
297
298 #
299 # The "ARM system type" choice list is ordered alphabetically by option
300 # text.  Please add new entries in the option alphabetic order.
301 #
302 choice
303         prompt "ARM system type"
304         default ARCH_VERSATILE if !MMU
305         default ARCH_MULTIPLATFORM if MMU
306
307 config ARCH_MULTIPLATFORM
308         bool "Allow multiple platforms to be selected"
309         depends on MMU
310         select ARCH_WANT_OPTIONAL_GPIOLIB
311         select ARM_HAS_SG_CHAIN
312         select ARM_PATCH_PHYS_VIRT
313         select AUTO_ZRELADDR
314         select CLKSRC_OF
315         select COMMON_CLK
316         select GENERIC_CLOCKEVENTS
317         select MIGHT_HAVE_PCI
318         select MULTI_IRQ_HANDLER
319         select SPARSE_IRQ
320         select USE_OF
321
322 config ARCH_INTEGRATOR
323         bool "ARM Ltd. Integrator family"
324         select ARCH_HAS_CPUFREQ
325         select ARM_AMBA
326         select ARM_PATCH_PHYS_VIRT
327         select AUTO_ZRELADDR
328         select COMMON_CLK
329         select COMMON_CLK_VERSATILE
330         select GENERIC_CLOCKEVENTS
331         select HAVE_TCM
332         select ICST
333         select MULTI_IRQ_HANDLER
334         select NEED_MACH_MEMORY_H
335         select PLAT_VERSATILE
336         select SPARSE_IRQ
337         select USE_OF
338         select VERSATILE_FPGA_IRQ
339         help
340           Support for ARM's Integrator platform.
341
342 config ARCH_REALVIEW
343         bool "ARM Ltd. RealView family"
344         select ARCH_WANT_OPTIONAL_GPIOLIB
345         select ARM_AMBA
346         select ARM_TIMER_SP804
347         select COMMON_CLK
348         select COMMON_CLK_VERSATILE
349         select GENERIC_CLOCKEVENTS
350         select GPIO_PL061 if GPIOLIB
351         select ICST
352         select NEED_MACH_MEMORY_H
353         select PLAT_VERSATILE
354         select PLAT_VERSATILE_CLCD
355         help
356           This enables support for ARM Ltd RealView boards.
357
358 config ARCH_VERSATILE
359         bool "ARM Ltd. Versatile family"
360         select ARCH_WANT_OPTIONAL_GPIOLIB
361         select ARM_AMBA
362         select ARM_TIMER_SP804
363         select ARM_VIC
364         select CLKDEV_LOOKUP
365         select GENERIC_CLOCKEVENTS
366         select HAVE_MACH_CLKDEV
367         select ICST
368         select PLAT_VERSATILE
369         select PLAT_VERSATILE_CLCD
370         select PLAT_VERSATILE_CLOCK
371         select VERSATILE_FPGA_IRQ
372         help
373           This enables support for ARM Ltd Versatile board.
374
375 config ARCH_AT91
376         bool "Atmel AT91"
377         select ARCH_REQUIRE_GPIOLIB
378         select CLKDEV_LOOKUP
379         select IRQ_DOMAIN
380         select NEED_MACH_IO_H if PCCARD
381         select PINCTRL
382         select PINCTRL_AT91 if USE_OF
383         help
384           This enables support for systems based on Atmel
385           AT91RM9200 and AT91SAM9* processors.
386
387 config ARCH_CLPS711X
388         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
389         select ARCH_REQUIRE_GPIOLIB
390         select AUTO_ZRELADDR
391         select CLKSRC_MMIO
392         select COMMON_CLK
393         select CPU_ARM720T
394         select GENERIC_CLOCKEVENTS
395         select MFD_SYSCON
396         help
397           Support for Cirrus Logic 711x/721x/731x based boards.
398
399 config ARCH_GEMINI
400         bool "Cortina Systems Gemini"
401         select ARCH_REQUIRE_GPIOLIB
402         select CLKSRC_MMIO
403         select CPU_FA526
404         select GENERIC_CLOCKEVENTS
405         help
406           Support for the Cortina Systems Gemini family SoCs
407
408 config ARCH_EBSA110
409         bool "EBSA-110"
410         select ARCH_USES_GETTIMEOFFSET
411         select CPU_SA110
412         select ISA
413         select NEED_MACH_IO_H
414         select NEED_MACH_MEMORY_H
415         select NO_IOPORT_MAP
416         help
417           This is an evaluation board for the StrongARM processor available
418           from Digital. It has limited hardware on-board, including an
419           Ethernet interface, two PCMCIA sockets, two serial ports and a
420           parallel port.
421
422 config ARCH_EFM32
423         bool "Energy Micro efm32"
424         depends on !MMU
425         select ARCH_REQUIRE_GPIOLIB
426         select ARM_NVIC
427         select AUTO_ZRELADDR
428         select CLKSRC_OF
429         select COMMON_CLK
430         select CPU_V7M
431         select GENERIC_CLOCKEVENTS
432         select NO_DMA
433         select NO_IOPORT_MAP
434         select SPARSE_IRQ
435         select USE_OF
436         help
437           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
438           processors.
439
440 config ARCH_EP93XX
441         bool "EP93xx-based"
442         select ARCH_HAS_HOLES_MEMORYMODEL
443         select ARCH_REQUIRE_GPIOLIB
444         select ARCH_USES_GETTIMEOFFSET
445         select ARM_AMBA
446         select ARM_VIC
447         select CLKDEV_LOOKUP
448         select CPU_ARM920T
449         select NEED_MACH_MEMORY_H
450         help
451           This enables support for the Cirrus EP93xx series of CPUs.
452
453 config ARCH_FOOTBRIDGE
454         bool "FootBridge"
455         select CPU_SA110
456         select FOOTBRIDGE
457         select GENERIC_CLOCKEVENTS
458         select HAVE_IDE
459         select NEED_MACH_IO_H if !MMU
460         select NEED_MACH_MEMORY_H
461         help
462           Support for systems based on the DC21285 companion chip
463           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
464
465 config ARCH_NETX
466         bool "Hilscher NetX based"
467         select ARM_VIC
468         select CLKSRC_MMIO
469         select CPU_ARM926T
470         select GENERIC_CLOCKEVENTS
471         help
472           This enables support for systems based on the Hilscher NetX Soc
473
474 config ARCH_IOP13XX
475         bool "IOP13xx-based"
476         depends on MMU
477         select CPU_XSC3
478         select NEED_MACH_MEMORY_H
479         select NEED_RET_TO_USER
480         select PCI
481         select PLAT_IOP
482         select VMSPLIT_1G
483         help
484           Support for Intel's IOP13XX (XScale) family of processors.
485
486 config ARCH_IOP32X
487         bool "IOP32x-based"
488         depends on MMU
489         select ARCH_REQUIRE_GPIOLIB
490         select CPU_XSCALE
491         select GPIO_IOP
492         select NEED_RET_TO_USER
493         select PCI
494         select PLAT_IOP
495         help
496           Support for Intel's 80219 and IOP32X (XScale) family of
497           processors.
498
499 config ARCH_IOP33X
500         bool "IOP33x-based"
501         depends on MMU
502         select ARCH_REQUIRE_GPIOLIB
503         select CPU_XSCALE
504         select GPIO_IOP
505         select NEED_RET_TO_USER
506         select PCI
507         select PLAT_IOP
508         help
509           Support for Intel's IOP33X (XScale) family of processors.
510
511 config ARCH_IXP4XX
512         bool "IXP4xx-based"
513         depends on MMU
514         select ARCH_HAS_DMA_SET_COHERENT_MASK
515         select ARCH_REQUIRE_GPIOLIB
516         select ARCH_SUPPORTS_BIG_ENDIAN
517         select CLKSRC_MMIO
518         select CPU_XSCALE
519         select DMABOUNCE if PCI
520         select GENERIC_CLOCKEVENTS
521         select MIGHT_HAVE_PCI
522         select NEED_MACH_IO_H
523         select USB_EHCI_BIG_ENDIAN_DESC
524         select USB_EHCI_BIG_ENDIAN_MMIO
525         help
526           Support for Intel's IXP4XX (XScale) family of processors.
527
528 config ARCH_DOVE
529         bool "Marvell Dove"
530         select ARCH_REQUIRE_GPIOLIB
531         select CPU_PJ4
532         select GENERIC_CLOCKEVENTS
533         select MIGHT_HAVE_PCI
534         select MVEBU_MBUS
535         select PINCTRL
536         select PINCTRL_DOVE
537         select PLAT_ORION_LEGACY
538         help
539           Support for the Marvell Dove SoC 88AP510
540
541 config ARCH_KIRKWOOD
542         bool "Marvell Kirkwood"
543         select ARCH_HAS_CPUFREQ
544         select ARCH_REQUIRE_GPIOLIB
545         select CPU_FEROCEON
546         select GENERIC_CLOCKEVENTS
547         select MVEBU_MBUS
548         select PCI
549         select PCI_QUIRKS
550         select PINCTRL
551         select PINCTRL_KIRKWOOD
552         select PLAT_ORION_LEGACY
553         help
554           Support for the following Marvell Kirkwood series SoCs:
555           88F6180, 88F6192 and 88F6281.
556
557 config ARCH_MV78XX0
558         bool "Marvell MV78xx0"
559         select ARCH_REQUIRE_GPIOLIB
560         select CPU_FEROCEON
561         select GENERIC_CLOCKEVENTS
562         select MVEBU_MBUS
563         select PCI
564         select PLAT_ORION_LEGACY
565         help
566           Support for the following Marvell MV78xx0 series SoCs:
567           MV781x0, MV782x0.
568
569 config ARCH_ORION5X
570         bool "Marvell Orion"
571         depends on MMU
572         select ARCH_REQUIRE_GPIOLIB
573         select CPU_FEROCEON
574         select GENERIC_CLOCKEVENTS
575         select MVEBU_MBUS
576         select PCI
577         select PLAT_ORION_LEGACY
578         help
579           Support for the following Marvell Orion 5x series SoCs:
580           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
581           Orion-2 (5281), Orion-1-90 (6183).
582
583 config ARCH_MMP
584         bool "Marvell PXA168/910/MMP2"
585         depends on MMU
586         select ARCH_REQUIRE_GPIOLIB
587         select CLKDEV_LOOKUP
588         select GENERIC_ALLOCATOR
589         select GENERIC_CLOCKEVENTS
590         select GPIO_PXA
591         select IRQ_DOMAIN
592         select MULTI_IRQ_HANDLER
593         select PINCTRL
594         select PLAT_PXA
595         select SPARSE_IRQ
596         help
597           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
598
599 config ARCH_KS8695
600         bool "Micrel/Kendin KS8695"
601         select ARCH_REQUIRE_GPIOLIB
602         select CLKSRC_MMIO
603         select CPU_ARM922T
604         select GENERIC_CLOCKEVENTS
605         select NEED_MACH_MEMORY_H
606         help
607           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
608           System-on-Chip devices.
609
610 config ARCH_W90X900
611         bool "Nuvoton W90X900 CPU"
612         select ARCH_REQUIRE_GPIOLIB
613         select CLKDEV_LOOKUP
614         select CLKSRC_MMIO
615         select CPU_ARM926T
616         select GENERIC_CLOCKEVENTS
617         help
618           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
619           At present, the w90x900 has been renamed nuc900, regarding
620           the ARM series product line, you can login the following
621           link address to know more.
622
623           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
624                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
625
626 config ARCH_LPC32XX
627         bool "NXP LPC32XX"
628         select ARCH_REQUIRE_GPIOLIB
629         select ARM_AMBA
630         select CLKDEV_LOOKUP
631         select CLKSRC_MMIO
632         select CPU_ARM926T
633         select GENERIC_CLOCKEVENTS
634         select HAVE_IDE
635         select USE_OF
636         help
637           Support for the NXP LPC32XX family of processors
638
639 config ARCH_PXA
640         bool "PXA2xx/PXA3xx-based"
641         depends on MMU
642         select ARCH_HAS_CPUFREQ
643         select ARCH_MTD_XIP
644         select ARCH_REQUIRE_GPIOLIB
645         select ARM_CPU_SUSPEND if PM
646         select AUTO_ZRELADDR
647         select CLKDEV_LOOKUP
648         select CLKSRC_MMIO
649         select GENERIC_CLOCKEVENTS
650         select GPIO_PXA
651         select HAVE_IDE
652         select MULTI_IRQ_HANDLER
653         select PLAT_PXA
654         select SPARSE_IRQ
655         help
656           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
657
658 config ARCH_MSM
659         bool "Qualcomm MSM (non-multiplatform)"
660         select ARCH_REQUIRE_GPIOLIB
661         select COMMON_CLK
662         select GENERIC_CLOCKEVENTS
663         help
664           Support for Qualcomm MSM/QSD based systems.  This runs on the
665           apps processor of the MSM/QSD and depends on a shared memory
666           interface to the modem processor which runs the baseband
667           stack and controls some vital subsystems
668           (clock and power control, etc).
669
670 config ARCH_SHMOBILE_LEGACY
671         bool "Renesas ARM SoCs (non-multiplatform)"
672         select ARCH_SHMOBILE
673         select ARM_PATCH_PHYS_VIRT
674         select CLKDEV_LOOKUP
675         select GENERIC_CLOCKEVENTS
676         select HAVE_ARM_SCU if SMP
677         select HAVE_ARM_TWD if SMP
678         select HAVE_MACH_CLKDEV
679         select HAVE_SMP
680         select MIGHT_HAVE_CACHE_L2X0
681         select MULTI_IRQ_HANDLER
682         select NO_IOPORT_MAP
683         select PINCTRL
684         select PM_GENERIC_DOMAINS if PM
685         select SPARSE_IRQ
686         help
687           Support for Renesas ARM SoC platforms using a non-multiplatform
688           kernel. This includes the SH-Mobile, R-Mobile, EMMA-Mobile, R-Car
689           and RZ families.
690
691 config ARCH_RPC
692         bool "RiscPC"
693         select ARCH_ACORN
694         select ARCH_MAY_HAVE_PC_FDC
695         select ARCH_SPARSEMEM_ENABLE
696         select ARCH_USES_GETTIMEOFFSET
697         select CPU_SA110
698         select FIQ
699         select HAVE_IDE
700         select HAVE_PATA_PLATFORM
701         select ISA_DMA_API
702         select NEED_MACH_IO_H
703         select NEED_MACH_MEMORY_H
704         select NO_IOPORT_MAP
705         select VIRT_TO_BUS
706         help
707           On the Acorn Risc-PC, Linux can support the internal IDE disk and
708           CD-ROM interface, serial and parallel port, and the floppy drive.
709
710 config ARCH_SA1100
711         bool "SA1100-based"
712         select ARCH_HAS_CPUFREQ
713         select ARCH_MTD_XIP
714         select ARCH_REQUIRE_GPIOLIB
715         select ARCH_SPARSEMEM_ENABLE
716         select CLKDEV_LOOKUP
717         select CLKSRC_MMIO
718         select CPU_FREQ
719         select CPU_SA1100
720         select GENERIC_CLOCKEVENTS
721         select HAVE_IDE
722         select ISA
723         select NEED_MACH_MEMORY_H
724         select SPARSE_IRQ
725         help
726           Support for StrongARM 11x0 based boards.
727
728 config ARCH_S3C24XX
729         bool "Samsung S3C24XX SoCs"
730         select ARCH_HAS_CPUFREQ
731         select ARCH_REQUIRE_GPIOLIB
732         select ATAGS
733         select CLKDEV_LOOKUP
734         select CLKSRC_SAMSUNG_PWM
735         select GENERIC_CLOCKEVENTS
736         select GPIO_SAMSUNG
737         select HAVE_S3C2410_I2C if I2C
738         select HAVE_S3C2410_WATCHDOG if WATCHDOG
739         select HAVE_S3C_RTC if RTC_CLASS
740         select MULTI_IRQ_HANDLER
741         select NEED_MACH_IO_H
742         select SAMSUNG_ATAGS
743         help
744           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
745           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
746           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
747           Samsung SMDK2410 development board (and derivatives).
748
749 config ARCH_S3C64XX
750         bool "Samsung S3C64XX"
751         select ARCH_HAS_CPUFREQ
752         select ARCH_REQUIRE_GPIOLIB
753         select ARM_AMBA
754         select ARM_VIC
755         select ATAGS
756         select CLKDEV_LOOKUP
757         select CLKSRC_SAMSUNG_PWM
758         select COMMON_CLK_SAMSUNG
759         select CPU_V6K
760         select GENERIC_CLOCKEVENTS
761         select GPIO_SAMSUNG
762         select HAVE_S3C2410_I2C if I2C
763         select HAVE_S3C2410_WATCHDOG if WATCHDOG
764         select HAVE_TCM
765         select NO_IOPORT_MAP
766         select PLAT_SAMSUNG
767         select PM_GENERIC_DOMAINS if PM
768         select S3C_DEV_NAND
769         select S3C_GPIO_TRACK
770         select SAMSUNG_ATAGS
771         select SAMSUNG_WAKEMASK
772         select SAMSUNG_WDT_RESET
773         help
774           Samsung S3C64XX series based systems
775
776 config ARCH_S5P64X0
777         bool "Samsung S5P6440 S5P6450"
778         select ATAGS
779         select CLKDEV_LOOKUP
780         select CLKSRC_SAMSUNG_PWM
781         select CPU_V6
782         select GENERIC_CLOCKEVENTS
783         select GPIO_SAMSUNG
784         select HAVE_S3C2410_I2C if I2C
785         select HAVE_S3C2410_WATCHDOG if WATCHDOG
786         select HAVE_S3C_RTC if RTC_CLASS
787         select NEED_MACH_GPIO_H
788         select SAMSUNG_ATAGS
789         select SAMSUNG_WDT_RESET
790         help
791           Samsung S5P64X0 CPU based systems, such as the Samsung SMDK6440,
792           SMDK6450.
793
794 config ARCH_S5PC100
795         bool "Samsung S5PC100"
796         select ARCH_REQUIRE_GPIOLIB
797         select ATAGS
798         select CLKDEV_LOOKUP
799         select CLKSRC_SAMSUNG_PWM
800         select CPU_V7
801         select GENERIC_CLOCKEVENTS
802         select GPIO_SAMSUNG
803         select HAVE_S3C2410_I2C if I2C
804         select HAVE_S3C2410_WATCHDOG if WATCHDOG
805         select HAVE_S3C_RTC if RTC_CLASS
806         select NEED_MACH_GPIO_H
807         select SAMSUNG_ATAGS
808         select SAMSUNG_WDT_RESET
809         help
810           Samsung S5PC100 series based systems
811
812 config ARCH_S5PV210
813         bool "Samsung S5PV210/S5PC110"
814         select ARCH_HAS_CPUFREQ
815         select ARCH_HAS_HOLES_MEMORYMODEL
816         select ARCH_SPARSEMEM_ENABLE
817         select ATAGS
818         select CLKDEV_LOOKUP
819         select CLKSRC_SAMSUNG_PWM
820         select CPU_V7
821         select GENERIC_CLOCKEVENTS
822         select GPIO_SAMSUNG
823         select HAVE_S3C2410_I2C if I2C
824         select HAVE_S3C2410_WATCHDOG if WATCHDOG
825         select HAVE_S3C_RTC if RTC_CLASS
826         select NEED_MACH_GPIO_H
827         select NEED_MACH_MEMORY_H
828         select SAMSUNG_ATAGS
829         help
830           Samsung S5PV210/S5PC110 series based systems
831
832 config ARCH_DAVINCI
833         bool "TI DaVinci"
834         select ARCH_HAS_HOLES_MEMORYMODEL
835         select ARCH_REQUIRE_GPIOLIB
836         select CLKDEV_LOOKUP
837         select GENERIC_ALLOCATOR
838         select GENERIC_CLOCKEVENTS
839         select GENERIC_IRQ_CHIP
840         select HAVE_IDE
841         select TI_PRIV_EDMA
842         select USE_OF
843         select ZONE_DMA
844         help
845           Support for TI's DaVinci platform.
846
847 config ARCH_OMAP1
848         bool "TI OMAP1"
849         depends on MMU
850         select ARCH_HAS_CPUFREQ
851         select ARCH_HAS_HOLES_MEMORYMODEL
852         select ARCH_OMAP
853         select ARCH_REQUIRE_GPIOLIB
854         select CLKDEV_LOOKUP
855         select CLKSRC_MMIO
856         select GENERIC_CLOCKEVENTS
857         select GENERIC_IRQ_CHIP
858         select HAVE_IDE
859         select IRQ_DOMAIN
860         select NEED_MACH_IO_H if PCCARD
861         select NEED_MACH_MEMORY_H
862         help
863           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
864
865 endchoice
866
867 menu "Multiple platform selection"
868         depends on ARCH_MULTIPLATFORM
869
870 comment "CPU Core family selection"
871
872 config ARCH_MULTI_V4
873         bool "ARMv4 based platforms (FA526)"
874         depends on !ARCH_MULTI_V6_V7
875         select ARCH_MULTI_V4_V5
876         select CPU_FA526
877
878 config ARCH_MULTI_V4T
879         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
880         depends on !ARCH_MULTI_V6_V7
881         select ARCH_MULTI_V4_V5
882         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
883                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
884                 CPU_ARM925T || CPU_ARM940T)
885
886 config ARCH_MULTI_V5
887         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
888         depends on !ARCH_MULTI_V6_V7
889         select ARCH_MULTI_V4_V5
890         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
891                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
892                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
893
894 config ARCH_MULTI_V4_V5
895         bool
896
897 config ARCH_MULTI_V6
898         bool "ARMv6 based platforms (ARM11)"
899         select ARCH_MULTI_V6_V7
900         select CPU_V6K
901
902 config ARCH_MULTI_V7
903         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
904         default y
905         select ARCH_MULTI_V6_V7
906         select CPU_V7
907         select HAVE_SMP
908
909 config ARCH_MULTI_V6_V7
910         bool
911         select MIGHT_HAVE_CACHE_L2X0
912
913 config ARCH_MULTI_CPU_AUTO
914         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
915         select ARCH_MULTI_V5
916
917 endmenu
918
919 config ARCH_VIRT
920         bool "Dummy Virtual Machine" if ARCH_MULTI_V7
921         select ARM_AMBA
922         select ARM_GIC
923         select ARM_PSCI
924         select HAVE_ARM_ARCH_TIMER
925
926 #
927 # This is sorted alphabetically by mach-* pathname.  However, plat-*
928 # Kconfigs may be included either alphabetically (according to the
929 # plat- suffix) or along side the corresponding mach-* source.
930 #
931 source "arch/arm/mach-mvebu/Kconfig"
932
933 source "arch/arm/mach-at91/Kconfig"
934
935 source "arch/arm/mach-axxia/Kconfig"
936
937 source "arch/arm/mach-bcm/Kconfig"
938
939 source "arch/arm/mach-berlin/Kconfig"
940
941 source "arch/arm/mach-clps711x/Kconfig"
942
943 source "arch/arm/mach-cns3xxx/Kconfig"
944
945 source "arch/arm/mach-davinci/Kconfig"
946
947 source "arch/arm/mach-dove/Kconfig"
948
949 source "arch/arm/mach-ep93xx/Kconfig"
950
951 source "arch/arm/mach-footbridge/Kconfig"
952
953 source "arch/arm/mach-gemini/Kconfig"
954
955 source "arch/arm/mach-highbank/Kconfig"
956
957 source "arch/arm/mach-hisi/Kconfig"
958
959 source "arch/arm/mach-integrator/Kconfig"
960
961 source "arch/arm/mach-iop32x/Kconfig"
962
963 source "arch/arm/mach-iop33x/Kconfig"
964
965 source "arch/arm/mach-iop13xx/Kconfig"
966
967 source "arch/arm/mach-ixp4xx/Kconfig"
968
969 source "arch/arm/mach-keystone/Kconfig"
970
971 source "arch/arm/mach-kirkwood/Kconfig"
972
973 source "arch/arm/mach-ks8695/Kconfig"
974
975 source "arch/arm/mach-msm/Kconfig"
976
977 source "arch/arm/mach-moxart/Kconfig"
978
979 source "arch/arm/mach-mv78xx0/Kconfig"
980
981 source "arch/arm/mach-imx/Kconfig"
982
983 source "arch/arm/mach-mxs/Kconfig"
984
985 source "arch/arm/mach-netx/Kconfig"
986
987 source "arch/arm/mach-nomadik/Kconfig"
988
989 source "arch/arm/mach-nspire/Kconfig"
990
991 source "arch/arm/plat-omap/Kconfig"
992
993 source "arch/arm/mach-omap1/Kconfig"
994
995 source "arch/arm/mach-omap2/Kconfig"
996
997 source "arch/arm/mach-orion5x/Kconfig"
998
999 source "arch/arm/mach-picoxcell/Kconfig"
1000
1001 source "arch/arm/mach-pxa/Kconfig"
1002 source "arch/arm/plat-pxa/Kconfig"
1003
1004 source "arch/arm/mach-mmp/Kconfig"
1005
1006 source "arch/arm/mach-qcom/Kconfig"
1007
1008 source "arch/arm/mach-realview/Kconfig"
1009
1010 source "arch/arm/mach-rockchip/Kconfig"
1011
1012 source "arch/arm/mach-sa1100/Kconfig"
1013
1014 source "arch/arm/plat-samsung/Kconfig"
1015
1016 source "arch/arm/mach-socfpga/Kconfig"
1017
1018 source "arch/arm/mach-spear/Kconfig"
1019
1020 source "arch/arm/mach-sti/Kconfig"
1021
1022 source "arch/arm/mach-s3c24xx/Kconfig"
1023
1024 source "arch/arm/mach-s3c64xx/Kconfig"
1025
1026 source "arch/arm/mach-s5p64x0/Kconfig"
1027
1028 source "arch/arm/mach-s5pc100/Kconfig"
1029
1030 source "arch/arm/mach-s5pv210/Kconfig"
1031
1032 source "arch/arm/mach-exynos/Kconfig"
1033
1034 source "arch/arm/mach-shmobile/Kconfig"
1035
1036 source "arch/arm/mach-sunxi/Kconfig"
1037
1038 source "arch/arm/mach-prima2/Kconfig"
1039
1040 source "arch/arm/mach-tegra/Kconfig"
1041
1042 source "arch/arm/mach-u300/Kconfig"
1043
1044 source "arch/arm/mach-ux500/Kconfig"
1045
1046 source "arch/arm/mach-versatile/Kconfig"
1047
1048 source "arch/arm/mach-vexpress/Kconfig"
1049 source "arch/arm/plat-versatile/Kconfig"
1050
1051 source "arch/arm/mach-vt8500/Kconfig"
1052
1053 source "arch/arm/mach-w90x900/Kconfig"
1054
1055 source "arch/arm/mach-zynq/Kconfig"
1056
1057 # Definitions to make life easier
1058 config ARCH_ACORN
1059         bool
1060
1061 config PLAT_IOP
1062         bool
1063         select GENERIC_CLOCKEVENTS
1064
1065 config PLAT_ORION
1066         bool
1067         select CLKSRC_MMIO
1068         select COMMON_CLK
1069         select GENERIC_IRQ_CHIP
1070         select IRQ_DOMAIN
1071
1072 config PLAT_ORION_LEGACY
1073         bool
1074         select PLAT_ORION
1075
1076 config PLAT_PXA
1077         bool
1078
1079 config PLAT_VERSATILE
1080         bool
1081
1082 config ARM_TIMER_SP804
1083         bool
1084         select CLKSRC_MMIO
1085         select CLKSRC_OF if OF
1086
1087 source "arch/arm/firmware/Kconfig"
1088
1089 source arch/arm/mm/Kconfig
1090
1091 config ARM_NR_BANKS
1092         int
1093         default 16 if ARCH_EP93XX
1094         default 8
1095
1096 config IWMMXT
1097         bool "Enable iWMMXt support"
1098         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
1099         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
1100         help
1101           Enable support for iWMMXt context switching at run time if
1102           running on a CPU that supports it.
1103
1104 config MULTI_IRQ_HANDLER
1105         bool
1106         help
1107           Allow each machine to specify it's own IRQ handler at run time.
1108
1109 if !MMU
1110 source "arch/arm/Kconfig-nommu"
1111 endif
1112
1113 config PJ4B_ERRATA_4742
1114         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1115         depends on CPU_PJ4B && MACH_ARMADA_370
1116         default y
1117         help
1118           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1119           Event (WFE) IDLE states, a specific timing sensitivity exists between
1120           the retiring WFI/WFE instructions and the newly issued subsequent
1121           instructions.  This sensitivity can result in a CPU hang scenario.
1122           Workaround:
1123           The software must insert either a Data Synchronization Barrier (DSB)
1124           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1125           instruction
1126
1127 config ARM_ERRATA_326103
1128         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1129         depends on CPU_V6
1130         help
1131           Executing a SWP instruction to read-only memory does not set bit 11
1132           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1133           treat the access as a read, preventing a COW from occurring and
1134           causing the faulting task to livelock.
1135
1136 config ARM_ERRATA_411920
1137         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1138         depends on CPU_V6 || CPU_V6K
1139         help
1140           Invalidation of the Instruction Cache operation can
1141           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1142           It does not affect the MPCore. This option enables the ARM Ltd.
1143           recommended workaround.
1144
1145 config ARM_ERRATA_430973
1146         bool "ARM errata: Stale prediction on replaced interworking branch"
1147         depends on CPU_V7
1148         help
1149           This option enables the workaround for the 430973 Cortex-A8
1150           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1151           interworking branch is replaced with another code sequence at the
1152           same virtual address, whether due to self-modifying code or virtual
1153           to physical address re-mapping, Cortex-A8 does not recover from the
1154           stale interworking branch prediction. This results in Cortex-A8
1155           executing the new code sequence in the incorrect ARM or Thumb state.
1156           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1157           and also flushes the branch target cache at every context switch.
1158           Note that setting specific bits in the ACTLR register may not be
1159           available in non-secure mode.
1160
1161 config ARM_ERRATA_458693
1162         bool "ARM errata: Processor deadlock when a false hazard is created"
1163         depends on CPU_V7
1164         depends on !ARCH_MULTIPLATFORM
1165         help
1166           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1167           erratum. For very specific sequences of memory operations, it is
1168           possible for a hazard condition intended for a cache line to instead
1169           be incorrectly associated with a different cache line. This false
1170           hazard might then cause a processor deadlock. The workaround enables
1171           the L1 caching of the NEON accesses and disables the PLD instruction
1172           in the ACTLR register. Note that setting specific bits in the ACTLR
1173           register may not be available in non-secure mode.
1174
1175 config ARM_ERRATA_460075
1176         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1177         depends on CPU_V7
1178         depends on !ARCH_MULTIPLATFORM
1179         help
1180           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1181           erratum. Any asynchronous access to the L2 cache may encounter a
1182           situation in which recent store transactions to the L2 cache are lost
1183           and overwritten with stale memory contents from external memory. The
1184           workaround disables the write-allocate mode for the L2 cache via the
1185           ACTLR register. Note that setting specific bits in the ACTLR register
1186           may not be available in non-secure mode.
1187
1188 config ARM_ERRATA_742230
1189         bool "ARM errata: DMB operation may be faulty"
1190         depends on CPU_V7 && SMP
1191         depends on !ARCH_MULTIPLATFORM
1192         help
1193           This option enables the workaround for the 742230 Cortex-A9
1194           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1195           between two write operations may not ensure the correct visibility
1196           ordering of the two writes. This workaround sets a specific bit in
1197           the diagnostic register of the Cortex-A9 which causes the DMB
1198           instruction to behave as a DSB, ensuring the correct behaviour of
1199           the two writes.
1200
1201 config ARM_ERRATA_742231
1202         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1203         depends on CPU_V7 && SMP
1204         depends on !ARCH_MULTIPLATFORM
1205         help
1206           This option enables the workaround for the 742231 Cortex-A9
1207           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1208           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1209           accessing some data located in the same cache line, may get corrupted
1210           data due to bad handling of the address hazard when the line gets
1211           replaced from one of the CPUs at the same time as another CPU is
1212           accessing it. This workaround sets specific bits in the diagnostic
1213           register of the Cortex-A9 which reduces the linefill issuing
1214           capabilities of the processor.
1215
1216 config PL310_ERRATA_588369
1217         bool "PL310 errata: Clean & Invalidate maintenance operations do not invalidate clean lines"
1218         depends on CACHE_L2X0
1219         help
1220            The PL310 L2 cache controller implements three types of Clean &
1221            Invalidate maintenance operations: by Physical Address
1222            (offset 0x7F0), by Index/Way (0x7F8) and by Way (0x7FC).
1223            They are architecturally defined to behave as the execution of a
1224            clean operation followed immediately by an invalidate operation,
1225            both performing to the same memory location. This functionality
1226            is not correctly implemented in PL310 as clean lines are not
1227            invalidated as a result of these operations.
1228
1229 config ARM_ERRATA_643719
1230         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1231         depends on CPU_V7 && SMP
1232         help
1233           This option enables the workaround for the 643719 Cortex-A9 (prior to
1234           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1235           register returns zero when it should return one. The workaround
1236           corrects this value, ensuring cache maintenance operations which use
1237           it behave as intended and avoiding data corruption.
1238
1239 config ARM_ERRATA_720789
1240         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1241         depends on CPU_V7
1242         help
1243           This option enables the workaround for the 720789 Cortex-A9 (prior to
1244           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1245           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1246           As a consequence of this erratum, some TLB entries which should be
1247           invalidated are not, resulting in an incoherency in the system page
1248           tables. The workaround changes the TLB flushing routines to invalidate
1249           entries regardless of the ASID.
1250
1251 config PL310_ERRATA_727915
1252         bool "PL310 errata: Background Clean & Invalidate by Way operation can cause data corruption"
1253         depends on CACHE_L2X0
1254         help
1255           PL310 implements the Clean & Invalidate by Way L2 cache maintenance
1256           operation (offset 0x7FC). This operation runs in background so that
1257           PL310 can handle normal accesses while it is in progress. Under very
1258           rare circumstances, due to this erratum, write data can be lost when
1259           PL310 treats a cacheable write transaction during a Clean &
1260           Invalidate by Way operation.
1261
1262 config ARM_ERRATA_743622
1263         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1264         depends on CPU_V7
1265         depends on !ARCH_MULTIPLATFORM
1266         help
1267           This option enables the workaround for the 743622 Cortex-A9
1268           (r2p*) erratum. Under very rare conditions, a faulty
1269           optimisation in the Cortex-A9 Store Buffer may lead to data
1270           corruption. This workaround sets a specific bit in the diagnostic
1271           register of the Cortex-A9 which disables the Store Buffer
1272           optimisation, preventing the defect from occurring. This has no
1273           visible impact on the overall performance or power consumption of the
1274           processor.
1275
1276 config ARM_ERRATA_751472
1277         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1278         depends on CPU_V7
1279         depends on !ARCH_MULTIPLATFORM
1280         help
1281           This option enables the workaround for the 751472 Cortex-A9 (prior
1282           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1283           completion of a following broadcasted operation if the second
1284           operation is received by a CPU before the ICIALLUIS has completed,
1285           potentially leading to corrupted entries in the cache or TLB.
1286
1287 config PL310_ERRATA_753970
1288         bool "PL310 errata: cache sync operation may be faulty"
1289         depends on CACHE_PL310
1290         help
1291           This option enables the workaround for the 753970 PL310 (r3p0) erratum.
1292
1293           Under some condition the effect of cache sync operation on
1294           the store buffer still remains when the operation completes.
1295           This means that the store buffer is always asked to drain and
1296           this prevents it from merging any further writes. The workaround
1297           is to replace the normal offset of cache sync operation (0x730)
1298           by another offset targeting an unmapped PL310 register 0x740.
1299           This has the same effect as the cache sync operation: store buffer
1300           drain and waiting for all buffers empty.
1301
1302 config ARM_ERRATA_754322
1303         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1304         depends on CPU_V7
1305         help
1306           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1307           r3p*) erratum. A speculative memory access may cause a page table walk
1308           which starts prior to an ASID switch but completes afterwards. This
1309           can populate the micro-TLB with a stale entry which may be hit with
1310           the new ASID. This workaround places two dsb instructions in the mm
1311           switching code so that no page table walks can cross the ASID switch.
1312
1313 config ARM_ERRATA_754327
1314         bool "ARM errata: no automatic Store Buffer drain"
1315         depends on CPU_V7 && SMP
1316         help
1317           This option enables the workaround for the 754327 Cortex-A9 (prior to
1318           r2p0) erratum. The Store Buffer does not have any automatic draining
1319           mechanism and therefore a livelock may occur if an external agent
1320           continuously polls a memory location waiting to observe an update.
1321           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1322           written polling loops from denying visibility of updates to memory.
1323
1324 config ARM_ERRATA_364296
1325         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1326         depends on CPU_V6
1327         help
1328           This options enables the workaround for the 364296 ARM1136
1329           r0p2 erratum (possible cache data corruption with
1330           hit-under-miss enabled). It sets the undocumented bit 31 in
1331           the auxiliary control register and the FI bit in the control
1332           register, thus disabling hit-under-miss without putting the
1333           processor into full low interrupt latency mode. ARM11MPCore
1334           is not affected.
1335
1336 config ARM_ERRATA_764369
1337         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1338         depends on CPU_V7 && SMP
1339         help
1340           This option enables the workaround for erratum 764369
1341           affecting Cortex-A9 MPCore with two or more processors (all
1342           current revisions). Under certain timing circumstances, a data
1343           cache line maintenance operation by MVA targeting an Inner
1344           Shareable memory region may fail to proceed up to either the
1345           Point of Coherency or to the Point of Unification of the
1346           system. This workaround adds a DSB instruction before the
1347           relevant cache maintenance functions and sets a specific bit
1348           in the diagnostic control register of the SCU.
1349
1350 config PL310_ERRATA_769419
1351         bool "PL310 errata: no automatic Store Buffer drain"
1352         depends on CACHE_L2X0
1353         help
1354           On revisions of the PL310 prior to r3p2, the Store Buffer does
1355           not automatically drain. This can cause normal, non-cacheable
1356           writes to be retained when the memory system is idle, leading
1357           to suboptimal I/O performance for drivers using coherent DMA.
1358           This option adds a write barrier to the cpu_idle loop so that,
1359           on systems with an outer cache, the store buffer is drained
1360           explicitly.
1361
1362 config ARM_ERRATA_775420
1363        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1364        depends on CPU_V7
1365        help
1366          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1367          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1368          operation aborts with MMU exception, it might cause the processor
1369          to deadlock. This workaround puts DSB before executing ISB if
1370          an abort may occur on cache maintenance.
1371
1372 config ARM_ERRATA_798181
1373         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1374         depends on CPU_V7 && SMP
1375         help
1376           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1377           adequately shooting down all use of the old entries. This
1378           option enables the Linux kernel workaround for this erratum
1379           which sends an IPI to the CPUs that are running the same ASID
1380           as the one being invalidated.
1381
1382 config ARM_ERRATA_773022
1383         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1384         depends on CPU_V7
1385         help
1386           This option enables the workaround for the 773022 Cortex-A15
1387           (up to r0p4) erratum. In certain rare sequences of code, the
1388           loop buffer may deliver incorrect instructions. This
1389           workaround disables the loop buffer to avoid the erratum.
1390
1391 endmenu
1392
1393 source "arch/arm/common/Kconfig"
1394
1395 menu "Bus support"
1396
1397 config ARM_AMBA
1398         bool
1399
1400 config ISA
1401         bool
1402         help
1403           Find out whether you have ISA slots on your motherboard.  ISA is the
1404           name of a bus system, i.e. the way the CPU talks to the other stuff
1405           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1406           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1407           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1408
1409 # Select ISA DMA controller support
1410 config ISA_DMA
1411         bool
1412         select ISA_DMA_API
1413
1414 # Select ISA DMA interface
1415 config ISA_DMA_API
1416         bool
1417
1418 config PCI
1419         bool "PCI support" if MIGHT_HAVE_PCI
1420         help
1421           Find out whether you have a PCI motherboard. PCI is the name of a
1422           bus system, i.e. the way the CPU talks to the other stuff inside
1423           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1424           VESA. If you have PCI, say Y, otherwise N.
1425
1426 config PCI_DOMAINS
1427         bool
1428         depends on PCI
1429
1430 config PCI_NANOENGINE
1431         bool "BSE nanoEngine PCI support"
1432         depends on SA1100_NANOENGINE
1433         help
1434           Enable PCI on the BSE nanoEngine board.
1435
1436 config PCI_SYSCALL
1437         def_bool PCI
1438
1439 config PCI_HOST_ITE8152
1440         bool
1441         depends on PCI && MACH_ARMCORE
1442         default y
1443         select DMABOUNCE
1444
1445 source "drivers/pci/Kconfig"
1446 source "drivers/pci/pcie/Kconfig"
1447
1448 source "drivers/pcmcia/Kconfig"
1449
1450 endmenu
1451
1452 menu "Kernel Features"
1453
1454 config HAVE_SMP
1455         bool
1456         help
1457           This option should be selected by machines which have an SMP-
1458           capable CPU.
1459
1460           The only effect of this option is to make the SMP-related
1461           options available to the user for configuration.
1462
1463 config SMP
1464         bool "Symmetric Multi-Processing"
1465         depends on CPU_V6K || CPU_V7
1466         depends on GENERIC_CLOCKEVENTS
1467         depends on HAVE_SMP
1468         depends on MMU || ARM_MPU
1469         help
1470           This enables support for systems with more than one CPU. If you have
1471           a system with only one CPU, say N. If you have a system with more
1472           than one CPU, say Y.
1473
1474           If you say N here, the kernel will run on uni- and multiprocessor
1475           machines, but will use only one CPU of a multiprocessor machine. If
1476           you say Y here, the kernel will run on many, but not all,
1477           uniprocessor machines. On a uniprocessor machine, the kernel
1478           will run faster if you say N here.
1479
1480           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1481           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1482           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1483
1484           If you don't know what to do here, say N.
1485
1486 config SMP_ON_UP
1487         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1488         depends on SMP && !XIP_KERNEL && MMU
1489         default y
1490         help
1491           SMP kernels contain instructions which fail on non-SMP processors.
1492           Enabling this option allows the kernel to modify itself to make
1493           these instructions safe.  Disabling it allows about 1K of space
1494           savings.
1495
1496           If you don't know what to do here, say Y.
1497
1498 config ARM_CPU_TOPOLOGY
1499         bool "Support cpu topology definition"
1500         depends on SMP && CPU_V7
1501         default y
1502         help
1503           Support ARM cpu topology definition. The MPIDR register defines
1504           affinity between processors which is then used to describe the cpu
1505           topology of an ARM System.
1506
1507 config SCHED_MC
1508         bool "Multi-core scheduler support"
1509         depends on ARM_CPU_TOPOLOGY
1510         help
1511           Multi-core scheduler support improves the CPU scheduler's decision
1512           making when dealing with multi-core CPU chips at a cost of slightly
1513           increased overhead in some places. If unsure say N here.
1514
1515 config SCHED_SMT
1516         bool "SMT scheduler support"
1517         depends on ARM_CPU_TOPOLOGY
1518         help
1519           Improves the CPU scheduler's decision making when dealing with
1520           MultiThreading at a cost of slightly increased overhead in some
1521           places. If unsure say N here.
1522
1523 config HAVE_ARM_SCU
1524         bool
1525         help
1526           This option enables support for the ARM system coherency unit
1527
1528 config HAVE_ARM_ARCH_TIMER
1529         bool "Architected timer support"
1530         depends on CPU_V7
1531         select ARM_ARCH_TIMER
1532         select GENERIC_CLOCKEVENTS
1533         help
1534           This option enables support for the ARM architected timer
1535
1536 config HAVE_ARM_TWD
1537         bool
1538         depends on SMP
1539         select CLKSRC_OF if OF
1540         help
1541           This options enables support for the ARM timer and watchdog unit
1542
1543 config MCPM
1544         bool "Multi-Cluster Power Management"
1545         depends on CPU_V7 && SMP
1546         help
1547           This option provides the common power management infrastructure
1548           for (multi-)cluster based systems, such as big.LITTLE based
1549           systems.
1550
1551 config BIG_LITTLE
1552         bool "big.LITTLE support (Experimental)"
1553         depends on CPU_V7 && SMP
1554         select MCPM
1555         help
1556           This option enables support selections for the big.LITTLE
1557           system architecture.
1558
1559 config BL_SWITCHER
1560         bool "big.LITTLE switcher support"
1561         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU
1562         select ARM_CPU_SUSPEND
1563         select CPU_PM
1564         help
1565           The big.LITTLE "switcher" provides the core functionality to
1566           transparently handle transition between a cluster of A15's
1567           and a cluster of A7's in a big.LITTLE system.
1568
1569 config BL_SWITCHER_DUMMY_IF
1570         tristate "Simple big.LITTLE switcher user interface"
1571         depends on BL_SWITCHER && DEBUG_KERNEL
1572         help
1573           This is a simple and dummy char dev interface to control
1574           the big.LITTLE switcher core code.  It is meant for
1575           debugging purposes only.
1576
1577 choice
1578         prompt "Memory split"
1579         depends on MMU
1580         default VMSPLIT_3G
1581         help
1582           Select the desired split between kernel and user memory.
1583
1584           If you are not absolutely sure what you are doing, leave this
1585           option alone!
1586
1587         config VMSPLIT_3G
1588                 bool "3G/1G user/kernel split"
1589         config VMSPLIT_2G
1590                 bool "2G/2G user/kernel split"
1591         config VMSPLIT_1G
1592                 bool "1G/3G user/kernel split"
1593 endchoice
1594
1595 config PAGE_OFFSET
1596         hex
1597         default PHYS_OFFSET if !MMU
1598         default 0x40000000 if VMSPLIT_1G
1599         default 0x80000000 if VMSPLIT_2G
1600         default 0xC0000000
1601
1602 config NR_CPUS
1603         int "Maximum number of CPUs (2-32)"
1604         range 2 32
1605         depends on SMP
1606         default "4"
1607
1608 config HOTPLUG_CPU
1609         bool "Support for hot-pluggable CPUs"
1610         depends on SMP
1611         help
1612           Say Y here to experiment with turning CPUs off and on.  CPUs
1613           can be controlled through /sys/devices/system/cpu.
1614
1615 config ARM_PSCI
1616         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1617         depends on CPU_V7
1618         help
1619           Say Y here if you want Linux to communicate with system firmware
1620           implementing the PSCI specification for CPU-centric power
1621           management operations described in ARM document number ARM DEN
1622           0022A ("Power State Coordination Interface System Software on
1623           ARM processors").
1624
1625 # The GPIO number here must be sorted by descending number. In case of
1626 # a multiplatform kernel, we just want the highest value required by the
1627 # selected platforms.
1628 config ARCH_NR_GPIO
1629         int
1630         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1631         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX
1632         default 416 if ARCH_SUNXI
1633         default 392 if ARCH_U8500
1634         default 352 if ARCH_VT8500
1635         default 264 if MACH_H4700
1636         default 0
1637         help
1638           Maximum number of GPIOs in the system.
1639
1640           If unsure, leave the default value.
1641
1642 source kernel/Kconfig.preempt
1643
1644 config HZ_FIXED
1645         int
1646         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || ARCH_S5P64X0 || \
1647                 ARCH_S5PV210 || ARCH_EXYNOS4
1648         default AT91_TIMER_HZ if ARCH_AT91
1649         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE_LEGACY
1650         default 0
1651
1652 choice
1653         depends on HZ_FIXED = 0
1654         prompt "Timer frequency"
1655
1656 config HZ_100
1657         bool "100 Hz"
1658
1659 config HZ_200
1660         bool "200 Hz"
1661
1662 config HZ_250
1663         bool "250 Hz"
1664
1665 config HZ_300
1666         bool "300 Hz"
1667
1668 config HZ_500
1669         bool "500 Hz"
1670
1671 config HZ_1000
1672         bool "1000 Hz"
1673
1674 endchoice
1675
1676 config HZ
1677         int
1678         default HZ_FIXED if HZ_FIXED != 0
1679         default 100 if HZ_100
1680         default 200 if HZ_200
1681         default 250 if HZ_250
1682         default 300 if HZ_300
1683         default 500 if HZ_500
1684         default 1000
1685
1686 config SCHED_HRTICK
1687         def_bool HIGH_RES_TIMERS
1688
1689 config THUMB2_KERNEL
1690         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1691         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1692         default y if CPU_THUMBONLY
1693         select AEABI
1694         select ARM_ASM_UNIFIED
1695         select ARM_UNWIND
1696         help
1697           By enabling this option, the kernel will be compiled in
1698           Thumb-2 mode. A compiler/assembler that understand the unified
1699           ARM-Thumb syntax is needed.
1700
1701           If unsure, say N.
1702
1703 config THUMB2_AVOID_R_ARM_THM_JUMP11
1704         bool "Work around buggy Thumb-2 short branch relocations in gas"
1705         depends on THUMB2_KERNEL && MODULES
1706         default y
1707         help
1708           Various binutils versions can resolve Thumb-2 branches to
1709           locally-defined, preemptible global symbols as short-range "b.n"
1710           branch instructions.
1711
1712           This is a problem, because there's no guarantee the final
1713           destination of the symbol, or any candidate locations for a
1714           trampoline, are within range of the branch.  For this reason, the
1715           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1716           relocation in modules at all, and it makes little sense to add
1717           support.
1718
1719           The symptom is that the kernel fails with an "unsupported
1720           relocation" error when loading some modules.
1721
1722           Until fixed tools are available, passing
1723           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1724           code which hits this problem, at the cost of a bit of extra runtime
1725           stack usage in some cases.
1726
1727           The problem is described in more detail at:
1728               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1729
1730           Only Thumb-2 kernels are affected.
1731
1732           Unless you are sure your tools don't have this problem, say Y.
1733
1734 config ARM_ASM_UNIFIED
1735         bool
1736
1737 config AEABI
1738         bool "Use the ARM EABI to compile the kernel"
1739         help
1740           This option allows for the kernel to be compiled using the latest
1741           ARM ABI (aka EABI).  This is only useful if you are using a user
1742           space environment that is also compiled with EABI.
1743
1744           Since there are major incompatibilities between the legacy ABI and
1745           EABI, especially with regard to structure member alignment, this
1746           option also changes the kernel syscall calling convention to
1747           disambiguate both ABIs and allow for backward compatibility support
1748           (selected with CONFIG_OABI_COMPAT).
1749
1750           To use this you need GCC version 4.0.0 or later.
1751
1752 config OABI_COMPAT
1753         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1754         depends on AEABI && !THUMB2_KERNEL
1755         help
1756           This option preserves the old syscall interface along with the
1757           new (ARM EABI) one. It also provides a compatibility layer to
1758           intercept syscalls that have structure arguments which layout
1759           in memory differs between the legacy ABI and the new ARM EABI
1760           (only for non "thumb" binaries). This option adds a tiny
1761           overhead to all syscalls and produces a slightly larger kernel.
1762
1763           The seccomp filter system will not be available when this is
1764           selected, since there is no way yet to sensibly distinguish
1765           between calling conventions during filtering.
1766
1767           If you know you'll be using only pure EABI user space then you
1768           can say N here. If this option is not selected and you attempt
1769           to execute a legacy ABI binary then the result will be
1770           UNPREDICTABLE (in fact it can be predicted that it won't work
1771           at all). If in doubt say N.
1772
1773 config ARCH_HAS_HOLES_MEMORYMODEL
1774         bool
1775
1776 config ARCH_SPARSEMEM_ENABLE
1777         bool
1778
1779 config ARCH_SPARSEMEM_DEFAULT
1780         def_bool ARCH_SPARSEMEM_ENABLE
1781
1782 config ARCH_SELECT_MEMORY_MODEL
1783         def_bool ARCH_SPARSEMEM_ENABLE
1784
1785 config HAVE_ARCH_PFN_VALID
1786         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1787
1788 config HIGHMEM
1789         bool "High Memory Support"
1790         depends on MMU
1791         help
1792           The address space of ARM processors is only 4 Gigabytes large
1793           and it has to accommodate user address space, kernel address
1794           space as well as some memory mapped IO. That means that, if you
1795           have a large amount of physical memory and/or IO, not all of the
1796           memory can be "permanently mapped" by the kernel. The physical
1797           memory that is not permanently mapped is called "high memory".
1798
1799           Depending on the selected kernel/user memory split, minimum
1800           vmalloc space and actual amount of RAM, you may not need this
1801           option which should result in a slightly faster kernel.
1802
1803           If unsure, say n.
1804
1805 config HIGHPTE
1806         bool "Allocate 2nd-level pagetables from highmem"
1807         depends on HIGHMEM
1808
1809 config HW_PERF_EVENTS
1810         bool "Enable hardware performance counter support for perf events"
1811         depends on PERF_EVENTS
1812         default y
1813         help
1814           Enable hardware performance counter support for perf events. If
1815           disabled, perf events will use software events only.
1816
1817 config SYS_SUPPORTS_HUGETLBFS
1818        def_bool y
1819        depends on ARM_LPAE
1820
1821 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1822        def_bool y
1823        depends on ARM_LPAE
1824
1825 config ARCH_WANT_GENERAL_HUGETLB
1826         def_bool y
1827
1828 source "mm/Kconfig"
1829
1830 config FORCE_MAX_ZONEORDER
1831         int "Maximum zone order" if ARCH_SHMOBILE_LEGACY
1832         range 11 64 if ARCH_SHMOBILE_LEGACY
1833         default "12" if SOC_AM33XX
1834         default "9" if SA1111 || ARCH_EFM32
1835         default "11"
1836         help
1837           The kernel memory allocator divides physically contiguous memory
1838           blocks into "zones", where each zone is a power of two number of
1839           pages.  This option selects the largest power of two that the kernel
1840           keeps in the memory allocator.  If you need to allocate very large
1841           blocks of physically contiguous memory, then you may need to
1842           increase this value.
1843
1844           This config option is actually maximum order plus one. For example,
1845           a value of 11 means that the largest free memory block is 2^10 pages.
1846
1847 config ALIGNMENT_TRAP
1848         bool
1849         depends on CPU_CP15_MMU
1850         default y if !ARCH_EBSA110
1851         select HAVE_PROC_CPU if PROC_FS
1852         help
1853           ARM processors cannot fetch/store information which is not
1854           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1855           address divisible by 4. On 32-bit ARM processors, these non-aligned
1856           fetch/store instructions will be emulated in software if you say
1857           here, which has a severe performance impact. This is necessary for
1858           correct operation of some network protocols. With an IP-only
1859           configuration it is safe to say N, otherwise say Y.
1860
1861 config UACCESS_WITH_MEMCPY
1862         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1863         depends on MMU
1864         default y if CPU_FEROCEON
1865         help
1866           Implement faster copy_to_user and clear_user methods for CPU
1867           cores where a 8-word STM instruction give significantly higher
1868           memory write throughput than a sequence of individual 32bit stores.
1869
1870           A possible side effect is a slight increase in scheduling latency
1871           between threads sharing the same address space if they invoke
1872           such copy operations with large buffers.
1873
1874           However, if the CPU data cache is using a write-allocate mode,
1875           this option is unlikely to provide any performance gain.
1876
1877 config SECCOMP
1878         bool
1879         prompt "Enable seccomp to safely compute untrusted bytecode"
1880         ---help---
1881           This kernel feature is useful for number crunching applications
1882           that may need to compute untrusted bytecode during their
1883           execution. By using pipes or other transports made available to
1884           the process as file descriptors supporting the read/write
1885           syscalls, it's possible to isolate those applications in
1886           their own address space using seccomp. Once seccomp is
1887           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1888           and the task is only allowed to execute a few safe syscalls
1889           defined by each seccomp mode.
1890
1891 config SWIOTLB
1892         def_bool y
1893
1894 config IOMMU_HELPER
1895         def_bool SWIOTLB
1896
1897 config XEN_DOM0
1898         def_bool y
1899         depends on XEN
1900
1901 config XEN
1902         bool "Xen guest support on ARM (EXPERIMENTAL)"
1903         depends on ARM && AEABI && OF
1904         depends on CPU_V7 && !CPU_V6
1905         depends on !GENERIC_ATOMIC64
1906         depends on MMU
1907         select ARCH_DMA_ADDR_T_64BIT
1908         select ARM_PSCI
1909         select SWIOTLB_XEN
1910         help
1911           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1912
1913 endmenu
1914
1915 menu "Boot options"
1916
1917 config USE_OF
1918         bool "Flattened Device Tree support"
1919         select IRQ_DOMAIN
1920         select OF
1921         select OF_EARLY_FLATTREE
1922         select OF_RESERVED_MEM
1923         help
1924           Include support for flattened device tree machine descriptions.
1925
1926 config ATAGS
1927         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1928         default y
1929         help
1930           This is the traditional way of passing data to the kernel at boot
1931           time. If you are solely relying on the flattened device tree (or
1932           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1933           to remove ATAGS support from your kernel binary.  If unsure,
1934           leave this to y.
1935
1936 config DEPRECATED_PARAM_STRUCT
1937         bool "Provide old way to pass kernel parameters"
1938         depends on ATAGS
1939         help
1940           This was deprecated in 2001 and announced to live on for 5 years.
1941           Some old boot loaders still use this way.
1942
1943 # Compressed boot loader in ROM.  Yes, we really want to ask about
1944 # TEXT and BSS so we preserve their values in the config files.
1945 config ZBOOT_ROM_TEXT
1946         hex "Compressed ROM boot loader base address"
1947         default "0"
1948         help
1949           The physical address at which the ROM-able zImage is to be
1950           placed in the target.  Platforms which normally make use of
1951           ROM-able zImage formats normally set this to a suitable
1952           value in their defconfig file.
1953
1954           If ZBOOT_ROM is not enabled, this has no effect.
1955
1956 config ZBOOT_ROM_BSS
1957         hex "Compressed ROM boot loader BSS address"
1958         default "0"
1959         help
1960           The base address of an area of read/write memory in the target
1961           for the ROM-able zImage which must be available while the
1962           decompressor is running. It must be large enough to hold the
1963           entire decompressed kernel plus an additional 128 KiB.
1964           Platforms which normally make use of ROM-able zImage formats
1965           normally set this to a suitable value in their defconfig file.
1966
1967           If ZBOOT_ROM is not enabled, this has no effect.
1968
1969 config ZBOOT_ROM
1970         bool "Compressed boot loader in ROM/flash"
1971         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1972         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1973         help
1974           Say Y here if you intend to execute your compressed kernel image
1975           (zImage) directly from ROM or flash.  If unsure, say N.
1976
1977 choice
1978         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
1979         depends on ZBOOT_ROM && ARCH_SH7372
1980         default ZBOOT_ROM_NONE
1981         help
1982           Include experimental SD/MMC loading code in the ROM-able zImage.
1983           With this enabled it is possible to write the ROM-able zImage
1984           kernel image to an MMC or SD card and boot the kernel straight
1985           from the reset vector. At reset the processor Mask ROM will load
1986           the first part of the ROM-able zImage which in turn loads the
1987           rest the kernel image to RAM.
1988
1989 config ZBOOT_ROM_NONE
1990         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
1991         help
1992           Do not load image from SD or MMC
1993
1994 config ZBOOT_ROM_MMCIF
1995         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
1996         help
1997           Load image from MMCIF hardware block.
1998
1999 config ZBOOT_ROM_SH_MOBILE_SDHI
2000         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
2001         help
2002           Load image from SDHI hardware block
2003
2004 endchoice
2005
2006 config ARM_APPENDED_DTB
2007         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
2008         depends on OF
2009         help
2010           With this option, the boot code will look for a device tree binary
2011           (DTB) appended to zImage
2012           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
2013
2014           This is meant as a backward compatibility convenience for those
2015           systems with a bootloader that can't be upgraded to accommodate
2016           the documented boot protocol using a device tree.
2017
2018           Beware that there is very little in terms of protection against
2019           this option being confused by leftover garbage in memory that might
2020           look like a DTB header after a reboot if no actual DTB is appended
2021           to zImage.  Do not leave this option active in a production kernel
2022           if you don't intend to always append a DTB.  Proper passing of the
2023           location into r2 of a bootloader provided DTB is always preferable
2024           to this option.
2025
2026 config ARM_ATAG_DTB_COMPAT
2027         bool "Supplement the appended DTB with traditional ATAG information"
2028         depends on ARM_APPENDED_DTB
2029         help
2030           Some old bootloaders can't be updated to a DTB capable one, yet
2031           they provide ATAGs with memory configuration, the ramdisk address,
2032           the kernel cmdline string, etc.  Such information is dynamically
2033           provided by the bootloader and can't always be stored in a static
2034           DTB.  To allow a device tree enabled kernel to be used with such
2035           bootloaders, this option allows zImage to extract the information
2036           from the ATAG list and store it at run time into the appended DTB.
2037
2038 choice
2039         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
2040         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2041
2042 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2043         bool "Use bootloader kernel arguments if available"
2044         help
2045           Uses the command-line options passed by the boot loader instead of
2046           the device tree bootargs property. If the boot loader doesn't provide
2047           any, the device tree bootargs property will be used.
2048
2049 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
2050         bool "Extend with bootloader kernel arguments"
2051         help
2052           The command-line arguments provided by the boot loader will be
2053           appended to the the device tree bootargs property.
2054
2055 endchoice
2056
2057 config CMDLINE
2058         string "Default kernel command string"
2059         default ""
2060         help
2061           On some architectures (EBSA110 and CATS), there is currently no way
2062           for the boot loader to pass arguments to the kernel. For these
2063           architectures, you should supply some command-line options at build
2064           time by entering them here. As a minimum, you should specify the
2065           memory size and the root device (e.g., mem=64M root=/dev/nfs).
2066
2067 choice
2068         prompt "Kernel command line type" if CMDLINE != ""
2069         default CMDLINE_FROM_BOOTLOADER
2070         depends on ATAGS
2071
2072 config CMDLINE_FROM_BOOTLOADER
2073         bool "Use bootloader kernel arguments if available"
2074         help
2075           Uses the command-line options passed by the boot loader. If
2076           the boot loader doesn't provide any, the default kernel command
2077           string provided in CMDLINE will be used.
2078
2079 config CMDLINE_EXTEND
2080         bool "Extend bootloader kernel arguments"
2081         help
2082           The command-line arguments provided by the boot loader will be
2083           appended to the default kernel command string.
2084
2085 config CMDLINE_FORCE
2086         bool "Always use the default kernel command string"
2087         help
2088           Always use the default kernel command string, even if the boot
2089           loader passes other arguments to the kernel.
2090           This is useful if you cannot or don't want to change the
2091           command-line options your boot loader passes to the kernel.
2092 endchoice
2093
2094 config XIP_KERNEL
2095         bool "Kernel Execute-In-Place from ROM"
2096         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
2097         help
2098           Execute-In-Place allows the kernel to run from non-volatile storage
2099           directly addressable by the CPU, such as NOR flash. This saves RAM
2100           space since the text section of the kernel is not loaded from flash
2101           to RAM.  Read-write sections, such as the data section and stack,
2102           are still copied to RAM.  The XIP kernel is not compressed since
2103           it has to run directly from flash, so it will take more space to
2104           store it.  The flash address used to link the kernel object files,
2105           and for storing it, is configuration dependent. Therefore, if you
2106           say Y here, you must know the proper physical address where to
2107           store the kernel image depending on your own flash memory usage.
2108
2109           Also note that the make target becomes "make xipImage" rather than
2110           "make zImage" or "make Image".  The final kernel binary to put in
2111           ROM memory will be arch/arm/boot/xipImage.
2112
2113           If unsure, say N.
2114
2115 config XIP_PHYS_ADDR
2116         hex "XIP Kernel Physical Location"
2117         depends on XIP_KERNEL
2118         default "0x00080000"
2119         help
2120           This is the physical address in your flash memory the kernel will
2121           be linked for and stored to.  This address is dependent on your
2122           own flash usage.
2123
2124 config KEXEC
2125         bool "Kexec system call (EXPERIMENTAL)"
2126         depends on (!SMP || PM_SLEEP_SMP)
2127         help
2128           kexec is a system call that implements the ability to shutdown your
2129           current kernel, and to start another kernel.  It is like a reboot
2130           but it is independent of the system firmware.   And like a reboot
2131           you can start any kernel with it, not just Linux.
2132
2133           It is an ongoing process to be certain the hardware in a machine
2134           is properly shutdown, so do not be surprised if this code does not
2135           initially work for you.
2136
2137 config ATAGS_PROC
2138         bool "Export atags in procfs"
2139         depends on ATAGS && KEXEC
2140         default y
2141         help
2142           Should the atags used to boot the kernel be exported in an "atags"
2143           file in procfs. Useful with kexec.
2144
2145 config CRASH_DUMP
2146         bool "Build kdump crash kernel (EXPERIMENTAL)"
2147         help
2148           Generate crash dump after being started by kexec. This should
2149           be normally only set in special crash dump kernels which are
2150           loaded in the main kernel with kexec-tools into a specially
2151           reserved region and then later executed after a crash by
2152           kdump/kexec. The crash dump kernel must be compiled to a
2153           memory address not used by the main kernel
2154
2155           For more details see Documentation/kdump/kdump.txt
2156
2157 config AUTO_ZRELADDR
2158         bool "Auto calculation of the decompressed kernel image address"
2159         help
2160           ZRELADDR is the physical address where the decompressed kernel
2161           image will be placed. If AUTO_ZRELADDR is selected, the address
2162           will be determined at run-time by masking the current IP with
2163           0xf8000000. This assumes the zImage being placed in the first 128MB
2164           from start of memory.
2165
2166 endmenu
2167
2168 menu "CPU Power Management"
2169
2170 if ARCH_HAS_CPUFREQ
2171 source "drivers/cpufreq/Kconfig"
2172 endif
2173
2174 source "drivers/cpuidle/Kconfig"
2175
2176 endmenu
2177
2178 menu "Floating point emulation"
2179
2180 comment "At least one emulation must be selected"
2181
2182 config FPE_NWFPE
2183         bool "NWFPE math emulation"
2184         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2185         ---help---
2186           Say Y to include the NWFPE floating point emulator in the kernel.
2187           This is necessary to run most binaries. Linux does not currently
2188           support floating point hardware so you need to say Y here even if
2189           your machine has an FPA or floating point co-processor podule.
2190
2191           You may say N here if you are going to load the Acorn FPEmulator
2192           early in the bootup.
2193
2194 config FPE_NWFPE_XP
2195         bool "Support extended precision"
2196         depends on FPE_NWFPE
2197         help
2198           Say Y to include 80-bit support in the kernel floating-point
2199           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2200           Note that gcc does not generate 80-bit operations by default,
2201           so in most cases this option only enlarges the size of the
2202           floating point emulator without any good reason.
2203
2204           You almost surely want to say N here.
2205
2206 config FPE_FASTFPE
2207         bool "FastFPE math emulation (EXPERIMENTAL)"
2208         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2209         ---help---
2210           Say Y here to include the FAST floating point emulator in the kernel.
2211           This is an experimental much faster emulator which now also has full
2212           precision for the mantissa.  It does not support any exceptions.
2213           It is very simple, and approximately 3-6 times faster than NWFPE.
2214
2215           It should be sufficient for most programs.  It may be not suitable
2216           for scientific calculations, but you have to check this for yourself.
2217           If you do not feel you need a faster FP emulation you should better
2218           choose NWFPE.
2219
2220 config VFP
2221         bool "VFP-format floating point maths"
2222         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2223         help
2224           Say Y to include VFP support code in the kernel. This is needed
2225           if your hardware includes a VFP unit.
2226
2227           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2228           release notes and additional status information.
2229
2230           Say N if your target does not have VFP hardware.
2231
2232 config VFPv3
2233         bool
2234         depends on VFP
2235         default y if CPU_V7
2236
2237 config NEON
2238         bool "Advanced SIMD (NEON) Extension support"
2239         depends on VFPv3 && CPU_V7
2240         help
2241           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2242           Extension.
2243
2244 config KERNEL_MODE_NEON
2245         bool "Support for NEON in kernel mode"
2246         depends on NEON && AEABI
2247         help
2248           Say Y to include support for NEON in kernel mode.
2249
2250 endmenu
2251
2252 menu "Userspace binary formats"
2253
2254 source "fs/Kconfig.binfmt"
2255
2256 config ARTHUR
2257         tristate "RISC OS personality"
2258         depends on !AEABI
2259         help
2260           Say Y here to include the kernel code necessary if you want to run
2261           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2262           experimental; if this sounds frightening, say N and sleep in peace.
2263           You can also say M here to compile this support as a module (which
2264           will be called arthur).
2265
2266 endmenu
2267
2268 menu "Power management options"
2269
2270 source "kernel/power/Kconfig"
2271
2272 config ARCH_SUSPEND_POSSIBLE
2273         depends on !ARCH_S5PC100
2274         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2275                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2276         def_bool y
2277
2278 config ARM_CPU_SUSPEND
2279         def_bool PM_SLEEP
2280
2281 endmenu
2282
2283 source "net/Kconfig"
2284
2285 source "drivers/Kconfig"
2286
2287 source "fs/Kconfig"
2288
2289 source "arch/arm/Kconfig.debug"
2290
2291 source "security/Kconfig"
2292
2293 source "crypto/Kconfig"
2294
2295 source "lib/Kconfig"
2296
2297 source "arch/arm/kvm/Kconfig"