drivers/net/wireless/ath/ath9k/xmit.c

   1 /*
   2  * Copyright (c) 2008-2011 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #include <linux/dma-mapping.h>
  18 #include "ath9k.h"
  19 #include "ar9003_mac.h"
  20
  21 #define BITS_PER_BYTE           8
  22 #define OFDM_PLCP_BITS          22
  23 #define HT_RC_2_STREAMS(_rc)    ((((_rc) & 0x78) >> 3) + 1)
  24 #define L_STF                   8
  25 #define L_LTF                   8
  26 #define L_SIG                   4
  27 #define HT_SIG                  8
  28 #define HT_STF                  4
  29 #define HT_LTF(_ns)             (4 * (_ns))
  30 #define SYMBOL_TIME(_ns)        ((_ns) << 2) /* ns * 4 us */
  31 #define SYMBOL_TIME_HALFGI(_ns) (((_ns) * 18 + 4) / 5)  /* ns * 3.6 us */
  32 #define NUM_SYMBOLS_PER_USEC(_usec) (_usec >> 2)
  33 #define NUM_SYMBOLS_PER_USEC_HALFGI(_usec) (((_usec*5)-4)/18)
  34
  35
  36 static u16 bits_per_symbol[][2] = {
  37         /* 20MHz 40MHz */
  38         {    26,   54 },     /*  0: BPSK */
  39         {    52,  108 },     /*  1: QPSK 1/2 */
  40         {    78,  162 },     /*  2: QPSK 3/4 */
  41         {   104,  216 },     /*  3: 16-QAM 1/2 */
  42         {   156,  324 },     /*  4: 16-QAM 3/4 */
  43         {   208,  432 },     /*  5: 64-QAM 2/3 */
  44         {   234,  486 },     /*  6: 64-QAM 3/4 */
  45         {   260,  540 },     /*  7: 64-QAM 5/6 */
  46 };
  47
  48 #define IS_HT_RATE(_rate)     ((_rate) & 0x80)
  49
  50 static void ath_tx_send_normal(struct ath_softc *sc, struct ath_txq *txq,
  51                                struct ath_atx_tid *tid,
  52                                struct list_head *bf_head);
  53 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
  54                                 struct ath_txq *txq, struct list_head *bf_q,
  55                                 struct ath_tx_status *ts, int txok, int sendbar);
  56 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
  57                              struct list_head *head, bool internal);
  58 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf, int len);
  59 static void ath_tx_rc_status(struct ath_softc *sc, struct ath_buf *bf,
  60                              struct ath_tx_status *ts, int nframes, int nbad,
  61                              int txok, bool update_rc);
  62 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
  63                               int seqno);
  64
  65 enum {
  66         MCS_HT20,
  67         MCS_HT20_SGI,
  68         MCS_HT40,
  69         MCS_HT40_SGI,
  70 };
  71
  72 static int ath_max_4ms_framelen[4][32] = {
  73         [MCS_HT20] = {
  74                 3212,  6432,  9648,  12864,  19300,  25736,  28952,  32172,
  75                 6424,  12852, 19280, 25708,  38568,  51424,  57852,  64280,
  76                 9628,  19260, 28896, 38528,  57792,  65532,  65532,  65532,
  77                 12828, 25656, 38488, 51320,  65532,  65532,  65532,  65532,
  78         },
  79         [MCS_HT20_SGI] = {
  80                 3572,  7144,  10720,  14296,  21444,  28596,  32172,  35744,
  81                 7140,  14284, 21428,  28568,  42856,  57144,  64288,  65532,
  82                 10700, 21408, 32112,  42816,  64228,  65532,  65532,  65532,
  83                 14256, 28516, 42780,  57040,  65532,  65532,  65532,  65532,
  84         },
  85         [MCS_HT40] = {
  86                 6680,  13360,  20044,  26724,  40092,  53456,  60140,  65532,
  87                 13348, 26700,  40052,  53400,  65532,  65532,  65532,  65532,
  88                 20004, 40008,  60016,  65532,  65532,  65532,  65532,  65532,
  89                 26644, 53292,  65532,  65532,  65532,  65532,  65532,  65532,
  90         },
  91         [MCS_HT40_SGI] = {
  92                 7420,  14844,  22272,  29696,  44544,  59396,  65532,  65532,
  93                 14832, 29668,  44504,  59340,  65532,  65532,  65532,  65532,
  94                 22232, 44464,  65532,  65532,  65532,  65532,  65532,  65532,
  95                 29616, 59232,  65532,  65532,  65532,  65532,  65532,  65532,
  96         }
  97 };
  98
  99 /*********************/
 100 /* Aggregation logic */
 101 /*********************/
 102
 103 static void ath_tx_queue_tid(struct ath_txq *txq, struct ath_atx_tid *tid)
 104 {
 105         struct ath_atx_ac *ac = tid->ac;
 106
 107         if (tid->paused)
 108                 return;
 109
 110         if (tid->sched)
 111                 return;
 112
 113         tid->sched = true;
 114         list_add_tail(&tid->list, &ac->tid_q);
 115
 116         if (ac->sched)
 117                 return;
 118
 119         ac->sched = true;
 120         list_add_tail(&ac->list, &txq->axq_acq);
 121 }
 122
 123 static void ath_tx_resume_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
 124 {
 125         struct ath_txq *txq = tid->ac->txq;
 126
 127         WARN_ON(!tid->paused);
 128
 129         spin_lock_bh(&txq->axq_lock);
 130         tid->paused = false;
 131
 132         if (list_empty(&tid->buf_q))
 133                 goto unlock;
 134
 135         ath_tx_queue_tid(txq, tid);
 136         ath_txq_schedule(sc, txq);
 137 unlock:
 138         spin_unlock_bh(&txq->axq_lock);
 139 }
 140
 141 static struct ath_frame_info *get_frame_info(struct sk_buff *skb)
 142 {
 143         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
 144         BUILD_BUG_ON(sizeof(struct ath_frame_info) >
 145                      sizeof(tx_info->rate_driver_data));
 146         return (struct ath_frame_info *) &tx_info->rate_driver_data[0];
 147 }
 148
 149 static void ath_tx_flush_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
 150 {
 151         struct ath_txq *txq = tid->ac->txq;
 152         struct ath_buf *bf;
 153         struct list_head bf_head;
 154         struct ath_tx_status ts;
 155         struct ath_frame_info *fi;
 156
 157         INIT_LIST_HEAD(&bf_head);
 158
 159         memset(&ts, 0, sizeof(ts));
 160         spin_lock_bh(&txq->axq_lock);
 161
 162         while (!list_empty(&tid->buf_q)) {
 163                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
 164                 list_move_tail(&bf->list, &bf_head);
 165
 166                 spin_unlock_bh(&txq->axq_lock);
 167                 fi = get_frame_info(bf->bf_mpdu);
 168                 if (fi->retries) {
 169                         ath_tx_update_baw(sc, tid, fi->seqno);
 170                         ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 1);
 171                 } else {
 172                         ath_tx_send_normal(sc, txq, NULL, &bf_head);
 173                 }
 174                 spin_lock_bh(&txq->axq_lock);
 175         }
 176
 177         spin_unlock_bh(&txq->axq_lock);
 178 }
 179
 180 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
 181                               int seqno)
 182 {
 183         int index, cindex;
 184
 185         index  = ATH_BA_INDEX(tid->seq_start, seqno);
 186         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
 187
 188         __clear_bit(cindex, tid->tx_buf);
 189
 190         while (tid->baw_head != tid->baw_tail && !test_bit(tid->baw_head, tid->tx_buf)) {
 191                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
 192                 INCR(tid->baw_head, ATH_TID_MAX_BUFS);
 193         }
 194 }
 195
 196 static void ath_tx_addto_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
 197                              u16 seqno)
 198 {
 199         int index, cindex;
 200
 201         index  = ATH_BA_INDEX(tid->seq_start, seqno);
 202         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
 203         __set_bit(cindex, tid->tx_buf);
 204
 205         if (index >= ((tid->baw_tail - tid->baw_head) &
 206                 (ATH_TID_MAX_BUFS - 1))) {
 207                 tid->baw_tail = cindex;
 208                 INCR(tid->baw_tail, ATH_TID_MAX_BUFS);
 209         }
 210 }
 211
 212 /*
 213  * TODO: For frame(s) that are in the retry state, we will reuse the
 214  * sequence number(s) without setting the retry bit. The
 215  * alternative is to give up on these and BAR the receiver's window
 216  * forward.
 217  */
 218 static void ath_tid_drain(struct ath_softc *sc, struct ath_txq *txq,
 219                           struct ath_atx_tid *tid)
 220
 221 {
 222         struct ath_buf *bf;
 223         struct list_head bf_head;
 224         struct ath_tx_status ts;
 225         struct ath_frame_info *fi;
 226
 227         memset(&ts, 0, sizeof(ts));
 228         INIT_LIST_HEAD(&bf_head);
 229
 230         for (;;) {
 231                 if (list_empty(&tid->buf_q))
 232                         break;
 233
 234                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
 235                 list_move_tail(&bf->list, &bf_head);
 236
 237                 fi = get_frame_info(bf->bf_mpdu);
 238                 if (fi->retries)
 239                         ath_tx_update_baw(sc, tid, fi->seqno);
 240
 241                 spin_unlock(&txq->axq_lock);
 242                 ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 0);
 243                 spin_lock(&txq->axq_lock);
 244         }
 245
 246         tid->seq_next = tid->seq_start;
 247         tid->baw_tail = tid->baw_head;
 248 }
 249
 250 static void ath_tx_set_retry(struct ath_softc *sc, struct ath_txq *txq,
 251                              struct sk_buff *skb)
 252 {
 253         struct ath_frame_info *fi = get_frame_info(skb);
 254         struct ieee80211_hdr *hdr;
 255
 256         TX_STAT_INC(txq->axq_qnum, a_retries);
 257         if (fi->retries++ > 0)
 258                 return;
 259
 260         hdr = (struct ieee80211_hdr *)skb->data;
 261         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_RETRY);
 262 }
 263
 264 static struct ath_buf *ath_tx_get_buffer(struct ath_softc *sc)
 265 {
 266         struct ath_buf *bf = NULL;
 267
 268         spin_lock_bh(&sc->tx.txbuflock);
 269
 270         if (unlikely(list_empty(&sc->tx.txbuf))) {
 271                 spin_unlock_bh(&sc->tx.txbuflock);
 272                 return NULL;
 273         }
 274
 275         bf = list_first_entry(&sc->tx.txbuf, struct ath_buf, list);
 276         list_del(&bf->list);
 277
 278         spin_unlock_bh(&sc->tx.txbuflock);
 279
 280         return bf;
 281 }
 282
 283 static void ath_tx_return_buffer(struct ath_softc *sc, struct ath_buf *bf)
 284 {
 285         spin_lock_bh(&sc->tx.txbuflock);
 286         list_add_tail(&bf->list, &sc->tx.txbuf);
 287         spin_unlock_bh(&sc->tx.txbuflock);
 288 }
 289
 290 static struct ath_buf* ath_clone_txbuf(struct ath_softc *sc, struct ath_buf *bf)
 291 {
 292         struct ath_buf *tbf;
 293
 294         tbf = ath_tx_get_buffer(sc);
 295         if (WARN_ON(!tbf))
 296                 return NULL;
 297
 298         ATH_TXBUF_RESET(tbf);
 299
 300         tbf->bf_mpdu = bf->bf_mpdu;
 301         tbf->bf_buf_addr = bf->bf_buf_addr;
 302         memcpy(tbf->bf_desc, bf->bf_desc, sc->sc_ah->caps.tx_desc_len);
 303         tbf->bf_state = bf->bf_state;
 304
 305         return tbf;
 306 }
 307
 308 static void ath_tx_count_frames(struct ath_softc *sc, struct ath_buf *bf,
 309                                 struct ath_tx_status *ts, int txok,
 310                                 int *nframes, int *nbad)
 311 {
 312         struct ath_frame_info *fi;
 313         u16 seq_st = 0;
 314         u32 ba[WME_BA_BMP_SIZE >> 5];
 315         int ba_index;
 316         int isaggr = 0;
 317
 318         *nbad = 0;
 319         *nframes = 0;
 320
 321         isaggr = bf_isaggr(bf);
 322         if (isaggr) {
 323                 seq_st = ts->ts_seqnum;
 324                 memcpy(ba, &ts->ba_low, WME_BA_BMP_SIZE >> 3);
 325         }
 326
 327         while (bf) {
 328                 fi = get_frame_info(bf->bf_mpdu);
 329                 ba_index = ATH_BA_INDEX(seq_st, fi->seqno);
 330
 331                 (*nframes)++;
 332                 if (!txok || (isaggr && !ATH_BA_ISSET(ba, ba_index)))
 333                         (*nbad)++;
 334
 335                 bf = bf->bf_next;
 336         }
 337 }
 338
 339
 340 static void ath_tx_complete_aggr(struct ath_softc *sc, struct ath_txq *txq,
 341                                  struct ath_buf *bf, struct list_head *bf_q,
 342                                  struct ath_tx_status *ts, int txok, bool retry)
 343 {
 344         struct ath_node *an = NULL;
 345         struct sk_buff *skb;
 346         struct ieee80211_sta *sta;
 347         struct ieee80211_hw *hw = sc->hw;
 348         struct ieee80211_hdr *hdr;
 349         struct ieee80211_tx_info *tx_info;
 350         struct ath_atx_tid *tid = NULL;
 351         struct ath_buf *bf_next, *bf_last = bf->bf_lastbf;
 352         struct list_head bf_head, bf_pending;
 353         u16 seq_st = 0, acked_cnt = 0, txfail_cnt = 0;
 354         u32 ba[WME_BA_BMP_SIZE >> 5];
 355         int isaggr, txfail, txpending, sendbar = 0, needreset = 0, nbad = 0;
 356         bool rc_update = true;
 357         struct ieee80211_tx_rate rates[4];
 358         struct ath_frame_info *fi;
 359         int nframes;
 360         u8 tidno;
 361         bool clear_filter;
 362
 363         skb = bf->bf_mpdu;
 364         hdr = (struct ieee80211_hdr *)skb->data;
 365
 366         tx_info = IEEE80211_SKB_CB(skb);
 367
 368         memcpy(rates, tx_info->control.rates, sizeof(rates));
 369
 370         rcu_read_lock();
 371
 372         sta = ieee80211_find_sta_by_ifaddr(hw, hdr->addr1, hdr->addr2);
 373         if (!sta) {
 374                 rcu_read_unlock();
 375
 376                 INIT_LIST_HEAD(&bf_head);
 377                 while (bf) {
 378                         bf_next = bf->bf_next;
 379
 380                         bf->bf_state.bf_type |= BUF_XRETRY;
 381                         if (!bf->bf_stale || bf_next != NULL)
 382                                 list_move_tail(&bf->list, &bf_head);
 383
 384                         ath_tx_rc_status(sc, bf, ts, 1, 1, 0, false);
 385                         ath_tx_complete_buf(sc, bf, txq, &bf_head, ts,
 386                                 0, 0);
 387
 388                         bf = bf_next;
 389                 }
 390                 return;
 391         }
 392
 393         an = (struct ath_node *)sta->drv_priv;
 394         tidno = ieee80211_get_qos_ctl(hdr)[0] & IEEE80211_QOS_CTL_TID_MASK;
 395         tid = ATH_AN_2_TID(an, tidno);
 396
 397         /*
 398          * The hardware occasionally sends a tx status for the wrong TID.
 399          * In this case, the BA status cannot be considered valid and all
 400          * subframes need to be retransmitted
 401          */
 402         if (tidno != ts->tid)
 403                 txok = false;
 404
 405         isaggr = bf_isaggr(bf);
 406         memset(ba, 0, WME_BA_BMP_SIZE >> 3);
 407
 408         if (isaggr && txok) {
 409                 if (ts->ts_flags & ATH9K_TX_BA) {
 410                         seq_st = ts->ts_seqnum;
 411                         memcpy(ba, &ts->ba_low, WME_BA_BMP_SIZE >> 3);
 412                 } else {
 413                         /*
 414                          * AR5416 can become deaf/mute when BA
 415                          * issue happens. Chip needs to be reset.
 416                          * But AP code may have sychronization issues
 417                          * when perform internal reset in this routine.
 418                          * Only enable reset in STA mode for now.
 419                          */
 420                         if (sc->sc_ah->opmode == NL80211_IFTYPE_STATION)
 421                                 needreset = 1;
 422                 }
 423         }
 424
 425         INIT_LIST_HEAD(&bf_pending);
 426         INIT_LIST_HEAD(&bf_head);
 427
 428         ath_tx_count_frames(sc, bf, ts, txok, &nframes, &nbad);
 429         while (bf) {
 430                 txfail = txpending = sendbar = 0;
 431                 bf_next = bf->bf_next;
 432
 433                 skb = bf->bf_mpdu;
 434                 tx_info = IEEE80211_SKB_CB(skb);
 435                 fi = get_frame_info(skb);
 436
 437                 if (ATH_BA_ISSET(ba, ATH_BA_INDEX(seq_st, fi->seqno))) {
 438                         /* transmit completion, subframe is
 439                          * acked by block ack */
 440                         acked_cnt++;
 441                 } else if (!isaggr && txok) {
 442                         /* transmit completion */
 443                         acked_cnt++;
 444                 } else {
 445                         if ((tid->state & AGGR_CLEANUP) || !retry) {
 446                                 /*
 447                                  * cleanup in progress, just fail
 448                                  * the un-acked sub-frames
 449                                  */
 450                                 txfail = 1;
 451                         } else if (fi->retries < ATH_MAX_SW_RETRIES) {
 452                                 if (!(ts->ts_status & ATH9K_TXERR_FILT) ||
 453                                     !an->sleeping)
 454                                         ath_tx_set_retry(sc, txq, bf->bf_mpdu);
 455
 456                                 clear_filter = true;
 457                                 txpending = 1;
 458                         } else {
 459                                 bf->bf_state.bf_type |= BUF_XRETRY;
 460                                 txfail = 1;
 461                                 sendbar = 1;
 462                                 txfail_cnt++;
 463                         }
 464                 }
 465
 466                 /*
 467                  * Make sure the last desc is reclaimed if it
 468                  * not a holding desc.
 469                  */
 470                 if (!bf_last->bf_stale || bf_next != NULL)
 471                         list_move_tail(&bf->list, &bf_head);
 472                 else
 473                         INIT_LIST_HEAD(&bf_head);
 474
 475                 if (!txpending || (tid->state & AGGR_CLEANUP)) {
 476                         /*
 477                          * complete the acked-ones/xretried ones; update
 478                          * block-ack window
 479                          */
 480                         spin_lock_bh(&txq->axq_lock);
 481                         ath_tx_update_baw(sc, tid, fi->seqno);
 482                         spin_unlock_bh(&txq->axq_lock);
 483
 484                         if (rc_update && (acked_cnt == 1 || txfail_cnt == 1)) {
 485                                 memcpy(tx_info->control.rates, rates, sizeof(rates));
 486                                 ath_tx_rc_status(sc, bf, ts, nframes, nbad, txok, true);
 487                                 rc_update = false;
 488                         } else {
 489                                 ath_tx_rc_status(sc, bf, ts, nframes, nbad, txok, false);
 490                         }
 491
 492                         ath_tx_complete_buf(sc, bf, txq, &bf_head, ts,
 493                                 !txfail, sendbar);
 494                 } else {
 495                         /* retry the un-acked ones */
 496                         ath9k_hw_set_clrdmask(sc->sc_ah, bf->bf_desc, false);
 497                         if (!(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA)) {
 498                                 if (bf->bf_next == NULL && bf_last->bf_stale) {
 499                                         struct ath_buf *tbf;
 500
 501                                         tbf = ath_clone_txbuf(sc, bf_last);
 502                                         /*
 503                                          * Update tx baw and complete the
 504                                          * frame with failed status if we
 505                                          * run out of tx buf.
 506                                          */
 507                                         if (!tbf) {
 508                                                 spin_lock_bh(&txq->axq_lock);
 509                                                 ath_tx_update_baw(sc, tid, fi->seqno);
 510                                                 spin_unlock_bh(&txq->axq_lock);
 511
 512                                                 bf->bf_state.bf_type |=
 513                                                         BUF_XRETRY;
 514                                                 ath_tx_rc_status(sc, bf, ts, nframes,
 515                                                                 nbad, 0, false);
 516                                                 ath_tx_complete_buf(sc, bf, txq,
 517                                                                     &bf_head,
 518                                                                     ts, 0, 0);
 519                                                 break;
 520                                         }
 521
 522                                         ath9k_hw_cleartxdesc(sc->sc_ah,
 523                                                              tbf->bf_desc);
 524                                         list_add_tail(&tbf->list, &bf_head);
 525                                 } else {
 526                                         /*
 527                                          * Clear descriptor status words for
 528                                          * software retry
 529                                          */
 530                                         ath9k_hw_cleartxdesc(sc->sc_ah,
 531                                                              bf->bf_desc);
 532                                 }
 533                         }
 534
 535                         /*
 536                          * Put this buffer to the temporary pending
 537                          * queue to retain ordering
 538                          */
 539                         list_splice_tail_init(&bf_head, &bf_pending);
 540                 }
 541
 542                 bf = bf_next;
 543         }
 544
 545         /* prepend un-acked frames to the beginning of the pending frame queue */
 546         if (!list_empty(&bf_pending)) {
 547                 if (an->sleeping)
 548                         ieee80211_sta_set_tim(sta);
 549
 550                 spin_lock_bh(&txq->axq_lock);
 551                 if (clear_filter)
 552                         tid->ac->clear_ps_filter = true;
 553                 list_splice(&bf_pending, &tid->buf_q);
 554                 if (!an->sleeping)
 555                         ath_tx_queue_tid(txq, tid);
 556                 spin_unlock_bh(&txq->axq_lock);
 557         }
 558
 559         if (tid->state & AGGR_CLEANUP) {
 560                 ath_tx_flush_tid(sc, tid);
 561
 562                 if (tid->baw_head == tid->baw_tail) {
 563                         tid->state &= ~AGGR_ADDBA_COMPLETE;
 564                         tid->state &= ~AGGR_CLEANUP;
 565                 }
 566         }
 567
 568         rcu_read_unlock();
 569
 570         if (needreset)
 571                 ath_reset(sc, false);
 572 }
 573
 574 static bool ath_lookup_legacy(struct ath_buf *bf)
 575 {
 576         struct sk_buff *skb;
 577         struct ieee80211_tx_info *tx_info;
 578         struct ieee80211_tx_rate *rates;
 579         int i;
 580
 581         skb = bf->bf_mpdu;
 582         tx_info = IEEE80211_SKB_CB(skb);
 583         rates = tx_info->control.rates;
 584
 585         for (i = 0; i < 4; i++) {
 586                 if (!rates[i].count || rates[i].idx < 0)
 587                         break;
 588
 589                 if (!(rates[i].flags & IEEE80211_TX_RC_MCS))
 590                         return true;
 591         }
 592
 593         return false;
 594 }
 595
 596 static u32 ath_lookup_rate(struct ath_softc *sc, struct ath_buf *bf,
 597                            struct ath_atx_tid *tid)
 598 {
 599         struct sk_buff *skb;
 600         struct ieee80211_tx_info *tx_info;
 601         struct ieee80211_tx_rate *rates;
 602         u32 max_4ms_framelen, frmlen;
 603         u16 aggr_limit, legacy = 0;
 604         int i;
 605
 606         skb = bf->bf_mpdu;
 607         tx_info = IEEE80211_SKB_CB(skb);
 608         rates = tx_info->control.rates;
 609
 610         /*
 611          * Find the lowest frame length among the rate series that will have a
 612          * 4ms transmit duration.
 613          * TODO - TXOP limit needs to be considered.
 614          */
 615         max_4ms_framelen = ATH_AMPDU_LIMIT_MAX;
 616
 617         for (i = 0; i < 4; i++) {
 618                 if (rates[i].count) {
 619                         int modeidx;
 620                         if (!(rates[i].flags & IEEE80211_TX_RC_MCS)) {
 621                                 legacy = 1;
 622                                 break;
 623                         }
 624
 625                         if (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
 626                                 modeidx = MCS_HT40;
 627                         else
 628                                 modeidx = MCS_HT20;
 629
 630                         if (rates[i].flags & IEEE80211_TX_RC_SHORT_GI)
 631                                 modeidx++;
 632
 633                         frmlen = ath_max_4ms_framelen[modeidx][rates[i].idx];
 634                         max_4ms_framelen = min(max_4ms_framelen, frmlen);
 635                 }
 636         }
 637
 638         /*
 639          * limit aggregate size by the minimum rate if rate selected is
 640          * not a probe rate, if rate selected is a probe rate then
 641          * avoid aggregation of this packet.
 642          */
 643         if (tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE || legacy)
 644                 return 0;
 645
 646         if (sc->sc_flags & SC_OP_BT_PRIORITY_DETECTED)
 647                 aggr_limit = min((max_4ms_framelen * 3) / 8,
 648                                  (u32)ATH_AMPDU_LIMIT_MAX);
 649         else
 650                 aggr_limit = min(max_4ms_framelen,
 651                                  (u32)ATH_AMPDU_LIMIT_MAX);
 652
 653         /*
 654          * h/w can accept aggregates up to 16 bit lengths (65535).
 655          * The IE, however can hold up to 65536, which shows up here
 656          * as zero. Ignore 65536 since we  are constrained by hw.
 657          */
 658         if (tid->an->maxampdu)
 659                 aggr_limit = min(aggr_limit, tid->an->maxampdu);
 660
 661         return aggr_limit;
 662 }
 663
 664 /*
 665  * Returns the number of delimiters to be added to
 666  * meet the minimum required mpdudensity.
 667  */
 668 static int ath_compute_num_delims(struct ath_softc *sc, struct ath_atx_tid *tid,
 669                                   struct ath_buf *bf, u16 frmlen,
 670                                   bool first_subfrm)
 671 {
 672 #define FIRST_DESC_NDELIMS 60
 673         struct sk_buff *skb = bf->bf_mpdu;
 674         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
 675         u32 nsymbits, nsymbols;
 676         u16 minlen;
 677         u8 flags, rix;
 678         int width, streams, half_gi, ndelim, mindelim;
 679         struct ath_frame_info *fi = get_frame_info(bf->bf_mpdu);
 680
 681         /* Select standard number of delimiters based on frame length alone */
 682         ndelim = ATH_AGGR_GET_NDELIM(frmlen);
 683
 684         /*
 685          * If encryption enabled, hardware requires some more padding between
 686          * subframes.
 687          * TODO - this could be improved to be dependent on the rate.
 688          *      The hardware can keep up at lower rates, but not higher rates
 689          */
 690         if ((fi->keyix != ATH9K_TXKEYIX_INVALID) &&
 691             !(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA))
 692                 ndelim += ATH_AGGR_ENCRYPTDELIM;
 693
 694         /*
 695          * Add delimiter when using RTS/CTS with aggregation
 696          * and non enterprise AR9003 card
 697          */
 698         if (first_subfrm)
 699                 ndelim = max(ndelim, FIRST_DESC_NDELIMS);
 700
 701         /*
 702          * Convert desired mpdu density from microeconds to bytes based
 703          * on highest rate in rate series (i.e. first rate) to determine
 704          * required minimum length for subframe. Take into account
 705          * whether high rate is 20 or 40Mhz and half or full GI.
 706          *
 707          * If there is no mpdu density restriction, no further calculation
 708          * is needed.
 709          */
 710
 711         if (tid->an->mpdudensity == 0)
 712                 return ndelim;
 713
 714         rix = tx_info->control.rates[0].idx;
 715         flags = tx_info->control.rates[0].flags;
 716         width = (flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ? 1 : 0;
 717         half_gi = (flags & IEEE80211_TX_RC_SHORT_GI) ? 1 : 0;
 718
 719         if (half_gi)
 720                 nsymbols = NUM_SYMBOLS_PER_USEC_HALFGI(tid->an->mpdudensity);
 721         else
 722                 nsymbols = NUM_SYMBOLS_PER_USEC(tid->an->mpdudensity);
 723
 724         if (nsymbols == 0)
 725                 nsymbols = 1;
 726
 727         streams = HT_RC_2_STREAMS(rix);
 728         nsymbits = bits_per_symbol[rix % 8][width] * streams;
 729         minlen = (nsymbols * nsymbits) / BITS_PER_BYTE;
 730
 731         if (frmlen < minlen) {
 732                 mindelim = (minlen - frmlen) / ATH_AGGR_DELIM_SZ;
 733                 ndelim = max(mindelim, ndelim);
 734         }
 735
 736         return ndelim;
 737 }
 738
 739 static enum ATH_AGGR_STATUS ath_tx_form_aggr(struct ath_softc *sc,
 740                                              struct ath_txq *txq,
 741                                              struct ath_atx_tid *tid,
 742                                              struct list_head *bf_q,
 743                                              int *aggr_len)
 744 {
 745 #define PADBYTES(_len) ((4 - ((_len) % 4)) % 4)
 746         struct ath_buf *bf, *bf_first, *bf_prev = NULL;
 747         int rl = 0, nframes = 0, ndelim, prev_al = 0;
 748         u16 aggr_limit = 0, al = 0, bpad = 0,
 749                 al_delta, h_baw = tid->baw_size / 2;
 750         enum ATH_AGGR_STATUS status = ATH_AGGR_DONE;
 751         struct ieee80211_tx_info *tx_info;
 752         struct ath_frame_info *fi;
 753
 754         bf_first = list_first_entry(&tid->buf_q, struct ath_buf, list);
 755
 756         do {
 757                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
 758                 fi = get_frame_info(bf->bf_mpdu);
 759
 760                 /* do not step over block-ack window */
 761                 if (!BAW_WITHIN(tid->seq_start, tid->baw_size, fi->seqno)) {
 762                         status = ATH_AGGR_BAW_CLOSED;
 763                         break;
 764                 }
 765
 766                 if (!rl) {
 767                         aggr_limit = ath_lookup_rate(sc, bf, tid);
 768                         rl = 1;
 769                 }
 770
 771                 /* do not exceed aggregation limit */
 772                 al_delta = ATH_AGGR_DELIM_SZ + fi->framelen;
 773
 774                 if (nframes &&
 775                     ((aggr_limit < (al + bpad + al_delta + prev_al)) ||
 776                      ath_lookup_legacy(bf))) {
 777                         status = ATH_AGGR_LIMITED;
 778                         break;
 779                 }
 780
 781                 tx_info = IEEE80211_SKB_CB(bf->bf_mpdu);
 782                 if (nframes && ((tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE) ||
 783                         !(tx_info->control.rates[0].flags & IEEE80211_TX_RC_MCS)))
 784                         break;
 785
 786                 /* do not exceed subframe limit */
 787                 if (nframes >= min((int)h_baw, ATH_AMPDU_SUBFRAME_DEFAULT)) {
 788                         status = ATH_AGGR_LIMITED;
 789                         break;
 790                 }
 791
 792                 /* add padding for previous frame to aggregation length */
 793                 al += bpad + al_delta;
 794
 795                 /*
 796                  * Get the delimiters needed to meet the MPDU
 797                  * density for this node.
 798                  */
 799                 ndelim = ath_compute_num_delims(sc, tid, bf_first, fi->framelen,
 800                                                 !nframes);
 801                 bpad = PADBYTES(al_delta) + (ndelim << 2);
 802
 803                 nframes++;
 804                 bf->bf_next = NULL;
 805                 ath9k_hw_set_desc_link(sc->sc_ah, bf->bf_desc, 0);
 806
 807                 /* link buffers of this frame to the aggregate */
 808                 if (!fi->retries)
 809                         ath_tx_addto_baw(sc, tid, fi->seqno);
 810                 ath9k_hw_set11n_aggr_middle(sc->sc_ah, bf->bf_desc, ndelim);
 811                 list_move_tail(&bf->list, bf_q);
 812                 if (bf_prev) {
 813                         bf_prev->bf_next = bf;
 814                         ath9k_hw_set_desc_link(sc->sc_ah, bf_prev->bf_desc,
 815                                                bf->bf_daddr);
 816                 }
 817                 bf_prev = bf;
 818
 819         } while (!list_empty(&tid->buf_q));
 820
 821         *aggr_len = al;
 822
 823         return status;
 824 #undef PADBYTES
 825 }
 826
 827 static void ath_tx_sched_aggr(struct ath_softc *sc, struct ath_txq *txq,
 828                               struct ath_atx_tid *tid)
 829 {
 830         struct ath_buf *bf;
 831         enum ATH_AGGR_STATUS status;
 832         struct ath_frame_info *fi;
 833         struct list_head bf_q;
 834         int aggr_len;
 835
 836         do {
 837                 if (list_empty(&tid->buf_q))
 838                         return;
 839
 840                 INIT_LIST_HEAD(&bf_q);
 841
 842                 status = ath_tx_form_aggr(sc, txq, tid, &bf_q, &aggr_len);
 843
 844                 /*
 845                  * no frames picked up to be aggregated;
 846                  * block-ack window is not open.
 847                  */
 848                 if (list_empty(&bf_q))
 849                         break;
 850
 851                 bf = list_first_entry(&bf_q, struct ath_buf, list);
 852                 bf->bf_lastbf = list_entry(bf_q.prev, struct ath_buf, list);
 853
 854                 if (tid->ac->clear_ps_filter) {
 855                         tid->ac->clear_ps_filter = false;
 856                         ath9k_hw_set_clrdmask(sc->sc_ah, bf->bf_desc, true);
 857                 }
 858
 859                 /* if only one frame, send as non-aggregate */
 860                 if (bf == bf->bf_lastbf) {
 861                         fi = get_frame_info(bf->bf_mpdu);
 862
 863                         bf->bf_state.bf_type &= ~BUF_AGGR;
 864                         ath9k_hw_clr11n_aggr(sc->sc_ah, bf->bf_desc);
 865                         ath_buf_set_rate(sc, bf, fi->framelen);
 866                         ath_tx_txqaddbuf(sc, txq, &bf_q, false);
 867                         continue;
 868                 }
 869
 870                 /* setup first desc of aggregate */
 871                 bf->bf_state.bf_type |= BUF_AGGR;
 872                 ath_buf_set_rate(sc, bf, aggr_len);
 873                 ath9k_hw_set11n_aggr_first(sc->sc_ah, bf->bf_desc, aggr_len);
 874
 875                 /* anchor last desc of aggregate */
 876                 ath9k_hw_set11n_aggr_last(sc->sc_ah, bf->bf_lastbf->bf_desc);
 877
 878                 ath_tx_txqaddbuf(sc, txq, &bf_q, false);
 879                 TX_STAT_INC(txq->axq_qnum, a_aggr);
 880
 881         } while (txq->axq_ampdu_depth < ATH_AGGR_MIN_QDEPTH &&
 882                  status != ATH_AGGR_BAW_CLOSED);
 883 }
 884
 885 int ath_tx_aggr_start(struct ath_softc *sc, struct ieee80211_sta *sta,
 886                       u16 tid, u16 *ssn)
 887 {
 888         struct ath_atx_tid *txtid;
 889         struct ath_node *an;
 890
 891         an = (struct ath_node *)sta->drv_priv;
 892         txtid = ATH_AN_2_TID(an, tid);
 893
 894         if (txtid->state & (AGGR_CLEANUP | AGGR_ADDBA_COMPLETE))
 895                 return -EAGAIN;
 896
 897         txtid->state |= AGGR_ADDBA_PROGRESS;
 898         txtid->paused = true;
 899         *ssn = txtid->seq_start = txtid->seq_next;
 900
 901         memset(txtid->tx_buf, 0, sizeof(txtid->tx_buf));
 902         txtid->baw_head = txtid->baw_tail = 0;
 903
 904         return 0;
 905 }
 906
 907 void ath_tx_aggr_stop(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
 908 {
 909         struct ath_node *an = (struct ath_node *)sta->drv_priv;
 910         struct ath_atx_tid *txtid = ATH_AN_2_TID(an, tid);
 911         struct ath_txq *txq = txtid->ac->txq;
 912
 913         if (txtid->state & AGGR_CLEANUP)
 914                 return;
 915
 916         if (!(txtid->state & AGGR_ADDBA_COMPLETE)) {
 917                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
 918                 return;
 919         }
 920
 921         spin_lock_bh(&txq->axq_lock);
 922         txtid->paused = true;
 923
 924         /*
 925          * If frames are still being transmitted for this TID, they will be
 926          * cleaned up during tx completion. To prevent race conditions, this
 927          * TID can only be reused after all in-progress subframes have been
 928          * completed.
 929          */
 930         if (txtid->baw_head != txtid->baw_tail)
 931                 txtid->state |= AGGR_CLEANUP;
 932         else
 933                 txtid->state &= ~AGGR_ADDBA_COMPLETE;
 934         spin_unlock_bh(&txq->axq_lock);
 935
 936         ath_tx_flush_tid(sc, txtid);
 937 }
 938
 939 bool ath_tx_aggr_sleep(struct ath_softc *sc, struct ath_node *an)
 940 {
 941         struct ath_atx_tid *tid;
 942         struct ath_atx_ac *ac;
 943         struct ath_txq *txq;
 944         bool buffered = false;
 945         int tidno;
 946
 947         for (tidno = 0, tid = &an->tid[tidno];
 948              tidno < WME_NUM_TID; tidno++, tid++) {
 949
 950                 if (!tid->sched)
 951                         continue;
 952
 953                 ac = tid->ac;
 954                 txq = ac->txq;
 955
 956                 spin_lock_bh(&txq->axq_lock);
 957
 958                 if (!list_empty(&tid->buf_q))
 959                         buffered = true;
 960
 961                 tid->sched = false;
 962                 list_del(&tid->list);
 963
 964                 if (ac->sched) {
 965                         ac->sched = false;
 966                         list_del(&ac->list);
 967                 }
 968
 969                 spin_unlock_bh(&txq->axq_lock);
 970         }
 971
 972         return buffered;
 973 }
 974
 975 void ath_tx_aggr_wakeup(struct ath_softc *sc, struct ath_node *an)
 976 {
 977         struct ath_atx_tid *tid;
 978         struct ath_atx_ac *ac;
 979         struct ath_txq *txq;
 980         int tidno;
 981
 982         for (tidno = 0, tid = &an->tid[tidno];
 983              tidno < WME_NUM_TID; tidno++, tid++) {
 984
 985                 ac = tid->ac;
 986                 txq = ac->txq;
 987
 988                 spin_lock_bh(&txq->axq_lock);
 989                 ac->clear_ps_filter = true;
 990
 991                 if (!list_empty(&tid->buf_q) && !tid->paused) {
 992                         ath_tx_queue_tid(txq, tid);
 993                         ath_txq_schedule(sc, txq);
 994                 }
 995
 996                 spin_unlock_bh(&txq->axq_lock);
 997         }
 998 }
 999
1000 void ath_tx_aggr_resume(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
1001 {
1002         struct ath_atx_tid *txtid;
1003         struct ath_node *an;
1004
1005         an = (struct ath_node *)sta->drv_priv;
1006
1007         if (sc->sc_flags & SC_OP_TXAGGR) {
1008                 txtid = ATH_AN_2_TID(an, tid);
1009                 txtid->baw_size =
1010                         IEEE80211_MIN_AMPDU_BUF << sta->ht_cap.ampdu_factor;
1011                 txtid->state |= AGGR_ADDBA_COMPLETE;
1012                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
1013                 ath_tx_resume_tid(sc, txtid);
1014         }
1015 }
1016
1017 /********************/
1018 /* Queue Management */
1019 /********************/
1020
1021 static void ath_txq_drain_pending_buffers(struct ath_softc *sc,
1022                                           struct ath_txq *txq)
1023 {
1024         struct ath_atx_ac *ac, *ac_tmp;
1025         struct ath_atx_tid *tid, *tid_tmp;
1026
1027         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
1028                 list_del(&ac->list);
1029                 ac->sched = false;
1030                 list_for_each_entry_safe(tid, tid_tmp, &ac->tid_q, list) {
1031                         list_del(&tid->list);
1032                         tid->sched = false;
1033                         ath_tid_drain(sc, txq, tid);
1034                 }
1035         }
1036 }
1037
1038 struct ath_txq *ath_txq_setup(struct ath_softc *sc, int qtype, int subtype)
1039 {
1040         struct ath_hw *ah = sc->sc_ah;
1041         struct ath_common *common = ath9k_hw_common(ah);
1042         struct ath9k_tx_queue_info qi;
1043         static const int subtype_txq_to_hwq[] = {
1044                 [WME_AC_BE] = ATH_TXQ_AC_BE,
1045                 [WME_AC_BK] = ATH_TXQ_AC_BK,
1046                 [WME_AC_VI] = ATH_TXQ_AC_VI,
1047                 [WME_AC_VO] = ATH_TXQ_AC_VO,
1048         };
1049         int axq_qnum, i;
1050
1051         memset(&qi, 0, sizeof(qi));
1052         qi.tqi_subtype = subtype_txq_to_hwq[subtype];
1053         qi.tqi_aifs = ATH9K_TXQ_USEDEFAULT;
1054         qi.tqi_cwmin = ATH9K_TXQ_USEDEFAULT;
1055         qi.tqi_cwmax = ATH9K_TXQ_USEDEFAULT;
1056         qi.tqi_physCompBuf = 0;
1057
1058         /*
1059          * Enable interrupts only for EOL and DESC conditions.
1060          * We mark tx descriptors to receive a DESC interrupt
1061          * when a tx queue gets deep; otherwise waiting for the
1062          * EOL to reap descriptors.  Note that this is done to
1063          * reduce interrupt load and this only defers reaping
1064          * descriptors, never transmitting frames.  Aside from
1065          * reducing interrupts this also permits more concurrency.
1066          * The only potential downside is if the tx queue backs
1067          * up in which case the top half of the kernel may backup
1068          * due to a lack of tx descriptors.
1069          *
1070          * The UAPSD queue is an exception, since we take a desc-
1071          * based intr on the EOSP frames.
1072          */
1073         if (ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
1074                 qi.tqi_qflags = TXQ_FLAG_TXOKINT_ENABLE |
1075                                 TXQ_FLAG_TXERRINT_ENABLE;
1076         } else {
1077                 if (qtype == ATH9K_TX_QUEUE_UAPSD)
1078                         qi.tqi_qflags = TXQ_FLAG_TXDESCINT_ENABLE;
1079                 else
1080                         qi.tqi_qflags = TXQ_FLAG_TXEOLINT_ENABLE |
1081                                         TXQ_FLAG_TXDESCINT_ENABLE;
1082         }
1083         axq_qnum = ath9k_hw_setuptxqueue(ah, qtype, &qi);
1084         if (axq_qnum == -1) {
1085                 /*
1086                  * NB: don't print a message, this happens
1087                  * normally on parts with too few tx queues
1088                  */
1089                 return NULL;
1090         }
1091         if (axq_qnum >= ARRAY_SIZE(sc->tx.txq)) {
1092                 ath_err(common, "qnum %u out of range, max %zu!\n",
1093                         axq_qnum, ARRAY_SIZE(sc->tx.txq));
1094                 ath9k_hw_releasetxqueue(ah, axq_qnum);
1095                 return NULL;
1096         }
1097         if (!ATH_TXQ_SETUP(sc, axq_qnum)) {
1098                 struct ath_txq *txq = &sc->tx.txq[axq_qnum];
1099
1100                 txq->axq_qnum = axq_qnum;
1101                 txq->mac80211_qnum = -1;
1102                 txq->axq_link = NULL;
1103                 INIT_LIST_HEAD(&txq->axq_q);
1104                 INIT_LIST_HEAD(&txq->axq_acq);
1105                 spin_lock_init(&txq->axq_lock);
1106                 txq->axq_depth = 0;
1107                 txq->axq_ampdu_depth = 0;
1108                 txq->axq_tx_inprogress = false;
1109                 sc->tx.txqsetup |= 1<<axq_qnum;
1110
1111                 txq->txq_headidx = txq->txq_tailidx = 0;
1112                 for (i = 0; i < ATH_TXFIFO_DEPTH; i++)
1113                         INIT_LIST_HEAD(&txq->txq_fifo[i]);
1114         }
1115         return &sc->tx.txq[axq_qnum];
1116 }
1117
1118 int ath_txq_update(struct ath_softc *sc, int qnum,
1119                    struct ath9k_tx_queue_info *qinfo)
1120 {
1121         struct ath_hw *ah = sc->sc_ah;
1122         int error = 0;
1123         struct ath9k_tx_queue_info qi;
1124
1125         if (qnum == sc->beacon.beaconq) {
1126                 /*
1127                  * XXX: for beacon queue, we just save the parameter.
1128                  * It will be picked up by ath_beaconq_config when
1129                  * it's necessary.
1130                  */
1131                 sc->beacon.beacon_qi = *qinfo;
1132                 return 0;
1133         }
1134
1135         BUG_ON(sc->tx.txq[qnum].axq_qnum != qnum);
1136
1137         ath9k_hw_get_txq_props(ah, qnum, &qi);
1138         qi.tqi_aifs = qinfo->tqi_aifs;
1139         qi.tqi_cwmin = qinfo->tqi_cwmin;
1140         qi.tqi_cwmax = qinfo->tqi_cwmax;
1141         qi.tqi_burstTime = qinfo->tqi_burstTime;
1142         qi.tqi_readyTime = qinfo->tqi_readyTime;
1143
1144         if (!ath9k_hw_set_txq_props(ah, qnum, &qi)) {
1145                 ath_err(ath9k_hw_common(sc->sc_ah),
1146                         "Unable to update hardware queue %u!\n", qnum);
1147                 error = -EIO;
1148         } else {
1149                 ath9k_hw_resettxqueue(ah, qnum);
1150         }
1151
1152         return error;
1153 }
1154
1155 int ath_cabq_update(struct ath_softc *sc)
1156 {
1157         struct ath9k_tx_queue_info qi;
1158         struct ath_beacon_config *cur_conf = &sc->cur_beacon_conf;
1159         int qnum = sc->beacon.cabq->axq_qnum;
1160
1161         ath9k_hw_get_txq_props(sc->sc_ah, qnum, &qi);
1162         /*
1163          * Ensure the readytime % is within the bounds.
1164          */
1165         if (sc->config.cabqReadytime < ATH9K_READY_TIME_LO_BOUND)
1166                 sc->config.cabqReadytime = ATH9K_READY_TIME_LO_BOUND;
1167         else if (sc->config.cabqReadytime > ATH9K_READY_TIME_HI_BOUND)
1168                 sc->config.cabqReadytime = ATH9K_READY_TIME_HI_BOUND;
1169
1170         qi.tqi_readyTime = (cur_conf->beacon_interval *
1171                             sc->config.cabqReadytime) / 100;
1172         ath_txq_update(sc, qnum, &qi);
1173
1174         return 0;
1175 }
1176
1177 static bool bf_is_ampdu_not_probing(struct ath_buf *bf)
1178 {
1179     struct ieee80211_tx_info *info = IEEE80211_SKB_CB(bf->bf_mpdu);
1180     return bf_isampdu(bf) && !(info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE);
1181 }
1182
1183 static void ath_drain_txq_list(struct ath_softc *sc, struct ath_txq *txq,
1184                                struct list_head *list, bool retry_tx)
1185         __releases(txq->axq_lock)
1186         __acquires(txq->axq_lock)
1187 {
1188         struct ath_buf *bf, *lastbf;
1189         struct list_head bf_head;
1190         struct ath_tx_status ts;
1191
1192         memset(&ts, 0, sizeof(ts));
1193         INIT_LIST_HEAD(&bf_head);
1194
1195         while (!list_empty(list)) {
1196                 bf = list_first_entry(list, struct ath_buf, list);
1197
1198                 if (bf->bf_stale) {
1199                         list_del(&bf->list);
1200
1201                         ath_tx_return_buffer(sc, bf);
1202                         continue;
1203                 }
1204
1205                 lastbf = bf->bf_lastbf;
1206                 list_cut_position(&bf_head, list, &lastbf->list);
1207
1208                 txq->axq_depth--;
1209                 if (bf_is_ampdu_not_probing(bf))
1210                         txq->axq_ampdu_depth--;
1211
1212                 spin_unlock_bh(&txq->axq_lock);
1213                 if (bf_isampdu(bf))
1214                         ath_tx_complete_aggr(sc, txq, bf, &bf_head, &ts, 0,
1215                                              retry_tx);
1216                 else
1217                         ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 0);
1218                 spin_lock_bh(&txq->axq_lock);
1219         }
1220 }
1221
1222 /*
1223  * Drain a given TX queue (could be Beacon or Data)
1224  *
1225  * This assumes output has been stopped and
1226  * we do not need to block ath_tx_tasklet.
1227  */
1228 void ath_draintxq(struct ath_softc *sc, struct ath_txq *txq, bool retry_tx)
1229 {
1230         spin_lock_bh(&txq->axq_lock);
1231         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
1232                 int idx = txq->txq_tailidx;
1233
1234                 while (!list_empty(&txq->txq_fifo[idx])) {
1235                         ath_drain_txq_list(sc, txq, &txq->txq_fifo[idx],
1236                                            retry_tx);
1237
1238                         INCR(idx, ATH_TXFIFO_DEPTH);
1239                 }
1240                 txq->txq_tailidx = idx;
1241         }
1242
1243         txq->axq_link = NULL;
1244         txq->axq_tx_inprogress = false;
1245         ath_drain_txq_list(sc, txq, &txq->axq_q, retry_tx);
1246
1247         /* flush any pending frames if aggregation is enabled */
1248         if ((sc->sc_flags & SC_OP_TXAGGR) && !retry_tx)
1249                 ath_txq_drain_pending_buffers(sc, txq);
1250
1251         spin_unlock_bh(&txq->axq_lock);
1252 }
1253
1254 bool ath_drain_all_txq(struct ath_softc *sc, bool retry_tx)
1255 {
1256         struct ath_hw *ah = sc->sc_ah;
1257         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1258         struct ath_txq *txq;
1259         int i, npend = 0;
1260
1261         if (sc->sc_flags & SC_OP_INVALID)
1262                 return true;
1263
1264         ath9k_hw_abort_tx_dma(ah);
1265
1266         /* Check if any queue remains active */
1267         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1268                 if (!ATH_TXQ_SETUP(sc, i))
1269                         continue;
1270
1271                 npend += ath9k_hw_numtxpending(ah, sc->tx.txq[i].axq_qnum);
1272         }
1273
1274         if (npend)
1275                 ath_err(common, "Failed to stop TX DMA!\n");
1276
1277         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1278                 if (!ATH_TXQ_SETUP(sc, i))
1279                         continue;
1280
1281                 /*
1282                  * The caller will resume queues with ieee80211_wake_queues.
1283                  * Mark the queue as not stopped to prevent ath_tx_complete
1284                  * from waking the queue too early.
1285                  */
1286                 txq = &sc->tx.txq[i];
1287                 txq->stopped = false;
1288                 ath_draintxq(sc, txq, retry_tx);
1289         }
1290
1291         return !npend;
1292 }
1293
1294 void ath_tx_cleanupq(struct ath_softc *sc, struct ath_txq *txq)
1295 {
1296         ath9k_hw_releasetxqueue(sc->sc_ah, txq->axq_qnum);
1297         sc->tx.txqsetup &= ~(1<<txq->axq_qnum);
1298 }
1299
1300 /* For each axq_acq entry, for each tid, try to schedule packets
1301  * for transmit until ampdu_depth has reached min Q depth.
1302  */
1303 void ath_txq_schedule(struct ath_softc *sc, struct ath_txq *txq)
1304 {
1305         struct ath_atx_ac *ac, *ac_tmp, *last_ac;
1306         struct ath_atx_tid *tid, *last_tid;
1307
1308         if (list_empty(&txq->axq_acq) ||
1309             txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1310                 return;
1311
1312         ac = list_first_entry(&txq->axq_acq, struct ath_atx_ac, list);
1313         last_ac = list_entry(txq->axq_acq.prev, struct ath_atx_ac, list);
1314
1315         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
1316                 last_tid = list_entry(ac->tid_q.prev, struct ath_atx_tid, list);
1317                 list_del(&ac->list);
1318                 ac->sched = false;
1319
1320                 while (!list_empty(&ac->tid_q)) {
1321                         tid = list_first_entry(&ac->tid_q, struct ath_atx_tid,
1322                                                list);
1323                         list_del(&tid->list);
1324                         tid->sched = false;
1325
1326                         if (tid->paused)
1327                                 continue;
1328
1329                         ath_tx_sched_aggr(sc, txq, tid);
1330
1331                         /*
1332                          * add tid to round-robin queue if more frames
1333                          * are pending for the tid
1334                          */
1335                         if (!list_empty(&tid->buf_q))
1336                                 ath_tx_queue_tid(txq, tid);
1337
1338                         if (tid == last_tid ||
1339                             txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1340                                 break;
1341                 }
1342
1343                 if (!list_empty(&ac->tid_q)) {
1344                         if (!ac->sched) {
1345                                 ac->sched = true;
1346                                 list_add_tail(&ac->list, &txq->axq_acq);
1347                         }
1348                 }
1349
1350                 if (ac == last_ac ||
1351                     txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1352                         return;
1353         }
1354 }
1355
1356 /***********/
1357 /* TX, DMA */
1358 /***********/
1359
1360 /*
1361  * Insert a chain of ath_buf (descriptors) on a txq and
1362  * assume the descriptors are already chained together by caller.
1363  */
1364 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
1365                              struct list_head *head, bool internal)
1366 {
1367         struct ath_hw *ah = sc->sc_ah;
1368         struct ath_common *common = ath9k_hw_common(ah);
1369         struct ath_buf *bf, *bf_last;
1370         bool puttxbuf = false;
1371         bool edma;
1372
1373         /*
1374          * Insert the frame on the outbound list and
1375          * pass it on to the hardware.
1376          */
1377
1378         if (list_empty(head))
1379                 return;
1380
1381         edma = !!(ah->caps.hw_caps & ATH9K_HW_CAP_EDMA);
1382         bf = list_first_entry(head, struct ath_buf, list);
1383         bf_last = list_entry(head->prev, struct ath_buf, list);
1384
1385         ath_dbg(common, ATH_DBG_QUEUE,
1386                 "qnum: %d, txq depth: %d\n", txq->axq_qnum, txq->axq_depth);
1387
1388         if (edma && list_empty(&txq->txq_fifo[txq->txq_headidx])) {
1389                 list_splice_tail_init(head, &txq->txq_fifo[txq->txq_headidx]);
1390                 INCR(txq->txq_headidx, ATH_TXFIFO_DEPTH);
1391                 puttxbuf = true;
1392         } else {
1393                 list_splice_tail_init(head, &txq->axq_q);
1394
1395                 if (txq->axq_link) {
1396                         ath9k_hw_set_desc_link(ah, txq->axq_link, bf->bf_daddr);
1397                         ath_dbg(common, ATH_DBG_XMIT,
1398                                 "link[%u] (%p)=%llx (%p)\n",
1399                                 txq->axq_qnum, txq->axq_link,
1400                                 ito64(bf->bf_daddr), bf->bf_desc);
1401                 } else if (!edma)
1402                         puttxbuf = true;
1403
1404                 txq->axq_link = bf_last->bf_desc;
1405         }
1406
1407         if (puttxbuf) {
1408                 TX_STAT_INC(txq->axq_qnum, puttxbuf);
1409                 ath9k_hw_puttxbuf(ah, txq->axq_qnum, bf->bf_daddr);
1410                 ath_dbg(common, ATH_DBG_XMIT, "TXDP[%u] = %llx (%p)\n",
1411                         txq->axq_qnum, ito64(bf->bf_daddr), bf->bf_desc);
1412         }
1413
1414         if (!edma) {
1415                 TX_STAT_INC(txq->axq_qnum, txstart);
1416                 ath9k_hw_txstart(ah, txq->axq_qnum);
1417         }
1418
1419         if (!internal) {
1420                 txq->axq_depth++;
1421                 if (bf_is_ampdu_not_probing(bf))
1422                         txq->axq_ampdu_depth++;
1423         }
1424 }
1425
1426 static void ath_tx_send_ampdu(struct ath_softc *sc, struct ath_atx_tid *tid,
1427                               struct ath_buf *bf, struct ath_tx_control *txctl)
1428 {
1429         struct ath_frame_info *fi = get_frame_info(bf->bf_mpdu);
1430         struct list_head bf_head;
1431
1432         bf->bf_state.bf_type |= BUF_AMPDU;
1433
1434         /*
1435          * Do not queue to h/w when any of the following conditions is true:
1436          * - there are pending frames in software queue
1437          * - the TID is currently paused for ADDBA/BAR request
1438          * - seqno is not within block-ack window
1439          * - h/w queue depth exceeds low water mark
1440          */
1441         if (!list_empty(&tid->buf_q) || tid->paused ||
1442             !BAW_WITHIN(tid->seq_start, tid->baw_size, fi->seqno) ||
1443             txctl->txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH) {
1444                 /*
1445                  * Add this frame to software queue for scheduling later
1446                  * for aggregation.
1447                  */
1448                 TX_STAT_INC(txctl->txq->axq_qnum, a_queued_sw);
1449                 list_add_tail(&bf->list, &tid->buf_q);
1450                 if (!txctl->an || !txctl->an->sleeping)
1451                         ath_tx_queue_tid(txctl->txq, tid);
1452                 return;
1453         }
1454
1455         INIT_LIST_HEAD(&bf_head);
1456         list_add(&bf->list, &bf_head);
1457
1458         /* Add sub-frame to BAW */
1459         if (!fi->retries)
1460                 ath_tx_addto_baw(sc, tid, fi->seqno);
1461
1462         /* Queue to h/w without aggregation */
1463         TX_STAT_INC(txctl->txq->axq_qnum, a_queued_hw);
1464         bf->bf_lastbf = bf;
1465         ath_buf_set_rate(sc, bf, fi->framelen);
1466         ath_tx_txqaddbuf(sc, txctl->txq, &bf_head, false);
1467 }
1468
1469 static void ath_tx_send_normal(struct ath_softc *sc, struct ath_txq *txq,
1470                                struct ath_atx_tid *tid,
1471                                struct list_head *bf_head)
1472 {
1473         struct ath_frame_info *fi;
1474         struct ath_buf *bf;
1475
1476         bf = list_first_entry(bf_head, struct ath_buf, list);
1477         bf->bf_state.bf_type &= ~BUF_AMPDU;
1478
1479         /* update starting sequence number for subsequent ADDBA request */
1480         if (tid)
1481                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
1482
1483         bf->bf_lastbf = bf;
1484         fi = get_frame_info(bf->bf_mpdu);
1485         ath_buf_set_rate(sc, bf, fi->framelen);
1486         ath_tx_txqaddbuf(sc, txq, bf_head, false);
1487         TX_STAT_INC(txq->axq_qnum, queued);
1488 }
1489
1490 static enum ath9k_pkt_type get_hw_packet_type(struct sk_buff *skb)
1491 {
1492         struct ieee80211_hdr *hdr;
1493         enum ath9k_pkt_type htype;
1494         __le16 fc;
1495
1496         hdr = (struct ieee80211_hdr *)skb->data;
1497         fc = hdr->frame_control;
1498
1499         if (ieee80211_is_beacon(fc))
1500                 htype = ATH9K_PKT_TYPE_BEACON;
1501         else if (ieee80211_is_probe_resp(fc))
1502                 htype = ATH9K_PKT_TYPE_PROBE_RESP;
1503         else if (ieee80211_is_atim(fc))
1504                 htype = ATH9K_PKT_TYPE_ATIM;
1505         else if (ieee80211_is_pspoll(fc))
1506                 htype = ATH9K_PKT_TYPE_PSPOLL;
1507         else
1508                 htype = ATH9K_PKT_TYPE_NORMAL;
1509
1510         return htype;
1511 }
1512
1513 static void setup_frame_info(struct ieee80211_hw *hw, struct sk_buff *skb,
1514                              int framelen)
1515 {
1516         struct ath_softc *sc = hw->priv;
1517         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1518         struct ieee80211_sta *sta = tx_info->control.sta;
1519         struct ieee80211_key_conf *hw_key = tx_info->control.hw_key;
1520         struct ieee80211_hdr *hdr;
1521         struct ath_frame_info *fi = get_frame_info(skb);
1522         struct ath_node *an = NULL;
1523         struct ath_atx_tid *tid;
1524         enum ath9k_key_type keytype;
1525         u16 seqno = 0;
1526         u8 tidno;
1527
1528         keytype = ath9k_cmn_get_hw_crypto_keytype(skb);
1529
1530         if (sta)
1531                 an = (struct ath_node *) sta->drv_priv;
1532
1533         hdr = (struct ieee80211_hdr *)skb->data;
1534         if (an && ieee80211_is_data_qos(hdr->frame_control) &&
1535                 conf_is_ht(&hw->conf) && (sc->sc_flags & SC_OP_TXAGGR)) {
1536
1537                 tidno = ieee80211_get_qos_ctl(hdr)[0] & IEEE80211_QOS_CTL_TID_MASK;
1538
1539                 /*
1540                  * Override seqno set by upper layer with the one
1541                  * in tx aggregation state.
1542                  */
1543                 tid = ATH_AN_2_TID(an, tidno);
1544                 seqno = tid->seq_next;
1545                 hdr->seq_ctrl = cpu_to_le16(seqno << IEEE80211_SEQ_SEQ_SHIFT);
1546                 INCR(tid->seq_next, IEEE80211_SEQ_MAX);
1547         }
1548
1549         memset(fi, 0, sizeof(*fi));
1550         if (hw_key)
1551                 fi->keyix = hw_key->hw_key_idx;
1552         else if (an && ieee80211_is_data(hdr->frame_control) && an->ps_key > 0)
1553                 fi->keyix = an->ps_key;
1554         else
1555                 fi->keyix = ATH9K_TXKEYIX_INVALID;
1556         fi->keytype = keytype;
1557         fi->framelen = framelen;
1558         fi->seqno = seqno;
1559 }
1560
1561 static int setup_tx_flags(struct sk_buff *skb)
1562 {
1563         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1564         int flags = 0;
1565
1566         flags |= ATH9K_TXDESC_INTREQ;
1567
1568         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK)
1569                 flags |= ATH9K_TXDESC_NOACK;
1570
1571         if (tx_info->flags & IEEE80211_TX_CTL_LDPC)
1572                 flags |= ATH9K_TXDESC_LDPC;
1573
1574         return flags;
1575 }
1576
1577 /*
1578  * rix - rate index
1579  * pktlen - total bytes (delims + data + fcs + pads + pad delims)
1580  * width  - 0 for 20 MHz, 1 for 40 MHz
1581  * half_gi - to use 4us v/s 3.6 us for symbol time
1582  */
1583 static u32 ath_pkt_duration(struct ath_softc *sc, u8 rix, int pktlen,
1584                             int width, int half_gi, bool shortPreamble)
1585 {
1586         u32 nbits, nsymbits, duration, nsymbols;
1587         int streams;
1588
1589         /* find number of symbols: PLCP + data */
1590         streams = HT_RC_2_STREAMS(rix);
1591         nbits = (pktlen << 3) + OFDM_PLCP_BITS;
1592         nsymbits = bits_per_symbol[rix % 8][width] * streams;
1593         nsymbols = (nbits + nsymbits - 1) / nsymbits;
1594
1595         if (!half_gi)
1596                 duration = SYMBOL_TIME(nsymbols);
1597         else
1598                 duration = SYMBOL_TIME_HALFGI(nsymbols);
1599
1600         /* addup duration for legacy/ht training and signal fields */
1601         duration += L_STF + L_LTF + L_SIG + HT_SIG + HT_STF + HT_LTF(streams);
1602
1603         return duration;
1604 }
1605
1606 u8 ath_txchainmask_reduction(struct ath_softc *sc, u8 chainmask, u32 rate)
1607 {
1608         struct ath_hw *ah = sc->sc_ah;
1609         struct ath9k_channel *curchan = ah->curchan;
1610         if ((ah->caps.hw_caps & ATH9K_HW_CAP_APM) &&
1611             (curchan->channelFlags & CHANNEL_5GHZ) &&
1612             (chainmask == 0x7) && (rate < 0x90))
1613                 return 0x3;
1614         else
1615                 return chainmask;
1616 }
1617
1618 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf, int len)
1619 {
1620         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1621         struct ath9k_11n_rate_series series[4];
1622         struct sk_buff *skb;
1623         struct ieee80211_tx_info *tx_info;
1624         struct ieee80211_tx_rate *rates;
1625         const struct ieee80211_rate *rate;
1626         struct ieee80211_hdr *hdr;
1627         int i, flags = 0;
1628         u8 rix = 0, ctsrate = 0;
1629         bool is_pspoll;
1630
1631         memset(series, 0, sizeof(struct ath9k_11n_rate_series) * 4);
1632
1633         skb = bf->bf_mpdu;
1634         tx_info = IEEE80211_SKB_CB(skb);
1635         rates = tx_info->control.rates;
1636         hdr = (struct ieee80211_hdr *)skb->data;
1637         is_pspoll = ieee80211_is_pspoll(hdr->frame_control);
1638
1639         /*
1640          * We check if Short Preamble is needed for the CTS rate by
1641          * checking the BSS's global flag.
1642          * But for the rate series, IEEE80211_TX_RC_USE_SHORT_PREAMBLE is used.
1643          */
1644         rate = ieee80211_get_rts_cts_rate(sc->hw, tx_info);
1645         ctsrate = rate->hw_value;
1646         if (sc->sc_flags & SC_OP_PREAMBLE_SHORT)
1647                 ctsrate |= rate->hw_value_short;
1648
1649         for (i = 0; i < 4; i++) {
1650                 bool is_40, is_sgi, is_sp;
1651                 int phy;
1652
1653                 if (!rates[i].count || (rates[i].idx < 0))
1654                         continue;
1655
1656                 rix = rates[i].idx;
1657                 series[i].Tries = rates[i].count;
1658
1659                     if (rates[i].flags & IEEE80211_TX_RC_USE_RTS_CTS) {
1660                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
1661                         flags |= ATH9K_TXDESC_RTSENA;
1662                 } else if (rates[i].flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1663                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
1664                         flags |= ATH9K_TXDESC_CTSENA;
1665                 }
1666
1667                 if (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
1668                         series[i].RateFlags |= ATH9K_RATESERIES_2040;
1669                 if (rates[i].flags & IEEE80211_TX_RC_SHORT_GI)
1670                         series[i].RateFlags |= ATH9K_RATESERIES_HALFGI;
1671
1672                 is_sgi = !!(rates[i].flags & IEEE80211_TX_RC_SHORT_GI);
1673                 is_40 = !!(rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH);
1674                 is_sp = !!(rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE);
1675
1676                 if (rates[i].flags & IEEE80211_TX_RC_MCS) {
1677                         /* MCS rates */
1678                         series[i].Rate = rix | 0x80;
1679                         series[i].ChSel = ath_txchainmask_reduction(sc,
1680                                         common->tx_chainmask, series[i].Rate);
1681                         series[i].PktDuration = ath_pkt_duration(sc, rix, len,
1682                                  is_40, is_sgi, is_sp);
1683                         if (rix < 8 && (tx_info->flags & IEEE80211_TX_CTL_STBC))
1684                                 series[i].RateFlags |= ATH9K_RATESERIES_STBC;
1685                         continue;
1686                 }
1687
1688                 /* legacy rates */
1689                 if ((tx_info->band == IEEE80211_BAND_2GHZ) &&
1690                     !(rate->flags & IEEE80211_RATE_ERP_G))
1691                         phy = WLAN_RC_PHY_CCK;
1692                 else
1693                         phy = WLAN_RC_PHY_OFDM;
1694
1695                 rate = &sc->sbands[tx_info->band].bitrates[rates[i].idx];
1696                 series[i].Rate = rate->hw_value;
1697                 if (rate->hw_value_short) {
1698                         if (rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE)
1699                                 series[i].Rate |= rate->hw_value_short;
1700                 } else {
1701                         is_sp = false;
1702                 }
1703
1704                 if (bf->bf_state.bfs_paprd)
1705                         series[i].ChSel = common->tx_chainmask;
1706                 else
1707                         series[i].ChSel = ath_txchainmask_reduction(sc,
1708                                         common->tx_chainmask, series[i].Rate);
1709
1710                 series[i].PktDuration = ath9k_hw_computetxtime(sc->sc_ah,
1711                         phy, rate->bitrate * 100, len, rix, is_sp);
1712         }
1713
1714         /* For AR5416 - RTS cannot be followed by a frame larger than 8K */
1715         if (bf_isaggr(bf) && (len > sc->sc_ah->caps.rts_aggr_limit))
1716                 flags &= ~ATH9K_TXDESC_RTSENA;
1717
1718         /* ATH9K_TXDESC_RTSENA and ATH9K_TXDESC_CTSENA are mutually exclusive. */
1719         if (flags & ATH9K_TXDESC_RTSENA)
1720                 flags &= ~ATH9K_TXDESC_CTSENA;
1721
1722         /* set dur_update_en for l-sig computation except for PS-Poll frames */
1723         ath9k_hw_set11n_ratescenario(sc->sc_ah, bf->bf_desc,
1724                                      bf->bf_lastbf->bf_desc,
1725                                      !is_pspoll, ctsrate,
1726                                      0, series, 4, flags);
1727
1728 }
1729
1730 static struct ath_buf *ath_tx_setup_buffer(struct ieee80211_hw *hw,
1731                                            struct ath_txq *txq,
1732                                            struct sk_buff *skb)
1733 {
1734         struct ath_softc *sc = hw->priv;
1735         struct ath_hw *ah = sc->sc_ah;
1736         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1737         struct ath_frame_info *fi = get_frame_info(skb);
1738         struct ath_buf *bf;
1739         struct ath_desc *ds;
1740         int frm_type;
1741
1742         bf = ath_tx_get_buffer(sc);
1743         if (!bf) {
1744                 ath_dbg(common, ATH_DBG_XMIT, "TX buffers are full\n");
1745                 return NULL;
1746         }
1747
1748         ATH_TXBUF_RESET(bf);
1749
1750         bf->bf_flags = setup_tx_flags(skb);
1751         bf->bf_mpdu = skb;
1752
1753         bf->bf_buf_addr = dma_map_single(sc->dev, skb->data,
1754                                          skb->len, DMA_TO_DEVICE);
1755         if (unlikely(dma_mapping_error(sc->dev, bf->bf_buf_addr))) {
1756                 bf->bf_mpdu = NULL;
1757                 bf->bf_buf_addr = 0;
1758                 ath_err(ath9k_hw_common(sc->sc_ah),
1759                         "dma_mapping_error() on TX\n");
1760                 ath_tx_return_buffer(sc, bf);
1761                 return NULL;
1762         }
1763
1764         frm_type = get_hw_packet_type(skb);
1765
1766         ds = bf->bf_desc;
1767         ath9k_hw_set_desc_link(ah, ds, 0);
1768
1769         ath9k_hw_set11n_txdesc(ah, ds, fi->framelen, frm_type, MAX_RATE_POWER,
1770                                fi->keyix, fi->keytype, bf->bf_flags);
1771
1772         ath9k_hw_filltxdesc(ah, ds,
1773                             skb->len,   /* segment length */
1774                             true,       /* first segment */
1775                             true,       /* last segment */
1776                             ds,         /* first descriptor */
1777                             bf->bf_buf_addr,
1778                             txq->axq_qnum);
1779
1780
1781         return bf;
1782 }
1783
1784 /* FIXME: tx power */
1785 static void ath_tx_start_dma(struct ath_softc *sc, struct ath_buf *bf,
1786                              struct ath_tx_control *txctl)
1787 {
1788         struct sk_buff *skb = bf->bf_mpdu;
1789         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1790         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1791         struct list_head bf_head;
1792         struct ath_atx_tid *tid = NULL;
1793         u8 tidno;
1794
1795         spin_lock_bh(&txctl->txq->axq_lock);
1796         if ((sc->sc_flags & SC_OP_TXAGGR) && txctl->an &&
1797                 ieee80211_is_data_qos(hdr->frame_control)) {
1798                 tidno = ieee80211_get_qos_ctl(hdr)[0] &
1799                         IEEE80211_QOS_CTL_TID_MASK;
1800                 tid = ATH_AN_2_TID(txctl->an, tidno);
1801
1802                 WARN_ON(tid->ac->txq != txctl->txq);
1803         }
1804
1805         if ((tx_info->flags & IEEE80211_TX_CTL_AMPDU) && tid) {
1806                 /*
1807                  * Try aggregation if it's a unicast data frame
1808                  * and the destination is HT capable.
1809                  */
1810                 ath_tx_send_ampdu(sc, tid, bf, txctl);
1811         } else {
1812                 INIT_LIST_HEAD(&bf_head);
1813                 list_add_tail(&bf->list, &bf_head);
1814
1815                 bf->bf_state.bfs_paprd = txctl->paprd;
1816
1817                 if (bf->bf_state.bfs_paprd)
1818                         ar9003_hw_set_paprd_txdesc(sc->sc_ah, bf->bf_desc,
1819                                                    bf->bf_state.bfs_paprd);
1820
1821                 if (txctl->paprd)
1822                         bf->bf_state.bfs_paprd_timestamp = jiffies;
1823
1824                 if (tx_info->flags & IEEE80211_TX_CTL_CLEAR_PS_FILT)
1825                         ath9k_hw_set_clrdmask(sc->sc_ah, bf->bf_desc, true);
1826
1827                 ath_tx_send_normal(sc, txctl->txq, tid, &bf_head);
1828         }
1829
1830         spin_unlock_bh(&txctl->txq->axq_lock);
1831 }
1832
1833 /* Upon failure caller should free skb */
1834 int ath_tx_start(struct ieee80211_hw *hw, struct sk_buff *skb,
1835                  struct ath_tx_control *txctl)
1836 {
1837         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
1838         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1839         struct ieee80211_sta *sta = info->control.sta;
1840         struct ieee80211_vif *vif = info->control.vif;
1841         struct ath_softc *sc = hw->priv;
1842         struct ath_txq *txq = txctl->txq;
1843         struct ath_buf *bf;
1844         int padpos, padsize;
1845         int frmlen = skb->len + FCS_LEN;
1846         int q;
1847
1848         /* NOTE:  sta can be NULL according to net/mac80211.h */
1849         if (sta)
1850                 txctl->an = (struct ath_node *)sta->drv_priv;
1851
1852         if (info->control.hw_key)
1853                 frmlen += info->control.hw_key->icv_len;
1854
1855         /*
1856          * As a temporary workaround, assign seq# here; this will likely need
1857          * to be cleaned up to work better with Beacon transmission and virtual
1858          * BSSes.
1859          */
1860         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
1861                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
1862                         sc->tx.seq_no += 0x10;
1863                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
1864                 hdr->seq_ctrl |= cpu_to_le16(sc->tx.seq_no);
1865         }
1866
1867         /* Add the padding after the header if this is not already done */
1868         padpos = ath9k_cmn_padpos(hdr->frame_control);
1869         padsize = padpos & 3;
1870         if (padsize && skb->len > padpos) {
1871                 if (skb_headroom(skb) < padsize)
1872                         return -ENOMEM;
1873
1874                 skb_push(skb, padsize);
1875                 memmove(skb->data, skb->data + padsize, padpos);
1876         }
1877
1878         if ((vif && vif->type != NL80211_IFTYPE_AP &&
1879                     vif->type != NL80211_IFTYPE_AP_VLAN) ||
1880             !ieee80211_is_data(hdr->frame_control))
1881                 info->flags |= IEEE80211_TX_CTL_CLEAR_PS_FILT;
1882
1883         setup_frame_info(hw, skb, frmlen);
1884
1885         /*
1886          * At this point, the vif, hw_key and sta pointers in the tx control
1887          * info are no longer valid (overwritten by the ath_frame_info data.
1888          */
1889
1890         bf = ath_tx_setup_buffer(hw, txctl->txq, skb);
1891         if (unlikely(!bf))
1892                 return -ENOMEM;
1893
1894         q = skb_get_queue_mapping(skb);
1895         spin_lock_bh(&txq->axq_lock);
1896         if (txq == sc->tx.txq_map[q] &&
1897             ++txq->pending_frames > ATH_MAX_QDEPTH && !txq->stopped) {
1898                 ieee80211_stop_queue(sc->hw, q);
1899                 txq->stopped = 1;
1900         }
1901         spin_unlock_bh(&txq->axq_lock);
1902
1903         ath_tx_start_dma(sc, bf, txctl);
1904
1905         return 0;
1906 }
1907
1908 /*****************/
1909 /* TX Completion */
1910 /*****************/
1911
1912 static void ath_tx_complete(struct ath_softc *sc, struct sk_buff *skb,
1913                             int tx_flags, struct ath_txq *txq)
1914 {
1915         struct ieee80211_hw *hw = sc->hw;
1916         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1917         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1918         struct ieee80211_hdr * hdr = (struct ieee80211_hdr *)skb->data;
1919         int q, padpos, padsize;
1920
1921         ath_dbg(common, ATH_DBG_XMIT, "TX complete: skb: %p\n", skb);
1922
1923         if (tx_flags & ATH_TX_BAR)
1924                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU_NO_BACK;
1925
1926         if (!(tx_flags & (ATH_TX_ERROR | ATH_TX_XRETRY))) {
1927                 /* Frame was ACKed */
1928                 tx_info->flags |= IEEE80211_TX_STAT_ACK;
1929         }
1930
1931         padpos = ath9k_cmn_padpos(hdr->frame_control);
1932         padsize = padpos & 3;
1933         if (padsize && skb->len>padpos+padsize) {
1934                 /*
1935                  * Remove MAC header padding before giving the frame back to
1936                  * mac80211.
1937                  */
1938                 memmove(skb->data + padsize, skb->data, padpos);
1939                 skb_pull(skb, padsize);
1940         }
1941
1942         if (sc->ps_flags & PS_WAIT_FOR_TX_ACK) {
1943                 sc->ps_flags &= ~PS_WAIT_FOR_TX_ACK;
1944                 ath_dbg(common, ATH_DBG_PS,
1945                         "Going back to sleep after having received TX status (0x%lx)\n",
1946                         sc->ps_flags & (PS_WAIT_FOR_BEACON |
1947                                         PS_WAIT_FOR_CAB |
1948                                         PS_WAIT_FOR_PSPOLL_DATA |
1949                                         PS_WAIT_FOR_TX_ACK));
1950         }
1951
1952         q = skb_get_queue_mapping(skb);
1953         if (txq == sc->tx.txq_map[q]) {
1954                 spin_lock_bh(&txq->axq_lock);
1955                 if (WARN_ON(--txq->pending_frames < 0))
1956                         txq->pending_frames = 0;
1957
1958                 if (txq->stopped && txq->pending_frames < ATH_MAX_QDEPTH) {
1959                         ieee80211_wake_queue(sc->hw, q);
1960                         txq->stopped = 0;
1961                 }
1962                 spin_unlock_bh(&txq->axq_lock);
1963         }
1964
1965         ieee80211_tx_status(hw, skb);
1966 }
1967
1968 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
1969                                 struct ath_txq *txq, struct list_head *bf_q,
1970                                 struct ath_tx_status *ts, int txok, int sendbar)
1971 {
1972         struct sk_buff *skb = bf->bf_mpdu;
1973         unsigned long flags;
1974         int tx_flags = 0;
1975
1976         if (sendbar)
1977                 tx_flags = ATH_TX_BAR;
1978
1979         if (!txok) {
1980                 tx_flags |= ATH_TX_ERROR;
1981
1982                 if (bf_isxretried(bf))
1983                         tx_flags |= ATH_TX_XRETRY;
1984         }
1985
1986         dma_unmap_single(sc->dev, bf->bf_buf_addr, skb->len, DMA_TO_DEVICE);
1987         bf->bf_buf_addr = 0;
1988
1989         if (bf->bf_state.bfs_paprd) {
1990                 if (time_after(jiffies,
1991                                 bf->bf_state.bfs_paprd_timestamp +
1992                                 msecs_to_jiffies(ATH_PAPRD_TIMEOUT)))
1993                         dev_kfree_skb_any(skb);
1994                 else
1995                         complete(&sc->paprd_complete);
1996         } else {
1997                 ath_debug_stat_tx(sc, bf, ts, txq);
1998                 ath_tx_complete(sc, skb, tx_flags, txq);
1999         }
2000         /* At this point, skb (bf->bf_mpdu) is consumed...make sure we don't
2001          * accidentally reference it later.
2002          */
2003         bf->bf_mpdu = NULL;
2004
2005         /*
2006          * Return the list of ath_buf of this mpdu to free queue
2007          */
2008         spin_lock_irqsave(&sc->tx.txbuflock, flags);
2009         list_splice_tail_init(bf_q, &sc->tx.txbuf);
2010         spin_unlock_irqrestore(&sc->tx.txbuflock, flags);
2011 }
2012
2013 static void ath_tx_rc_status(struct ath_softc *sc, struct ath_buf *bf,
2014                              struct ath_tx_status *ts, int nframes, int nbad,
2015                              int txok, bool update_rc)
2016 {
2017         struct sk_buff *skb = bf->bf_mpdu;
2018         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
2019         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
2020         struct ieee80211_hw *hw = sc->hw;
2021         struct ath_hw *ah = sc->sc_ah;
2022         u8 i, tx_rateindex;
2023
2024         if (txok)
2025                 tx_info->status.ack_signal = ts->ts_rssi;
2026
2027         tx_rateindex = ts->ts_rateindex;
2028         WARN_ON(tx_rateindex >= hw->max_rates);
2029
2030         if (ts->ts_status & ATH9K_TXERR_FILT)
2031                 tx_info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
2032         if ((tx_info->flags & IEEE80211_TX_CTL_AMPDU) && update_rc) {
2033                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU;
2034
2035                 BUG_ON(nbad > nframes);
2036
2037                 tx_info->status.ampdu_len = nframes;
2038                 tx_info->status.ampdu_ack_len = nframes - nbad;
2039         }
2040
2041         if ((ts->ts_status & ATH9K_TXERR_FILT) == 0 &&
2042             (bf->bf_flags & ATH9K_TXDESC_NOACK) == 0 && update_rc) {
2043                 /*
2044                  * If an underrun error is seen assume it as an excessive
2045                  * retry only if max frame trigger level has been reached
2046                  * (2 KB for single stream, and 4 KB for dual stream).
2047                  * Adjust the long retry as if the frame was tried
2048                  * hw->max_rate_tries times to affect how rate control updates
2049                  * PER for the failed rate.
2050                  * In case of congestion on the bus penalizing this type of
2051                  * underruns should help hardware actually transmit new frames
2052                  * successfully by eventually preferring slower rates.
2053                  * This itself should also alleviate congestion on the bus.
2054                  */
2055                 if (ieee80211_is_data(hdr->frame_control) &&
2056                     (ts->ts_flags & (ATH9K_TX_DATA_UNDERRUN |
2057                                      ATH9K_TX_DELIM_UNDERRUN)) &&
2058                     ah->tx_trig_level >= sc->sc_ah->config.max_txtrig_level)
2059                         tx_info->status.rates[tx_rateindex].count =
2060                                 hw->max_rate_tries;
2061         }
2062
2063         for (i = tx_rateindex + 1; i < hw->max_rates; i++) {
2064                 tx_info->status.rates[i].count = 0;
2065                 tx_info->status.rates[i].idx = -1;
2066         }
2067
2068         tx_info->status.rates[tx_rateindex].count = ts->ts_longretry + 1;
2069 }
2070
2071 static void ath_tx_process_buffer(struct ath_softc *sc, struct ath_txq *txq,
2072                                   struct ath_tx_status *ts, struct ath_buf *bf,
2073                                   struct list_head *bf_head)
2074         __releases(txq->axq_lock)
2075         __acquires(txq->axq_lock)
2076 {
2077         int txok;
2078
2079         txq->axq_depth--;
2080         txok = !(ts->ts_status & ATH9K_TXERR_MASK);
2081         txq->axq_tx_inprogress = false;
2082         if (bf_is_ampdu_not_probing(bf))
2083                 txq->axq_ampdu_depth--;
2084
2085         spin_unlock_bh(&txq->axq_lock);
2086
2087         if (!bf_isampdu(bf)) {
2088                 /*
2089                  * This frame is sent out as a single frame.
2090                  * Use hardware retry status for this frame.
2091                  */
2092                 if (ts->ts_status & ATH9K_TXERR_XRETRY)
2093                         bf->bf_state.bf_type |= BUF_XRETRY;
2094                 ath_tx_rc_status(sc, bf, ts, 1, txok ? 0 : 1, txok, true);
2095                 ath_tx_complete_buf(sc, bf, txq, bf_head, ts, txok, 0);
2096         } else
2097                 ath_tx_complete_aggr(sc, txq, bf, bf_head, ts, txok, true);
2098
2099         spin_lock_bh(&txq->axq_lock);
2100
2101         if (sc->sc_flags & SC_OP_TXAGGR)
2102                 ath_txq_schedule(sc, txq);
2103 }
2104
2105 static void ath_tx_processq(struct ath_softc *sc, struct ath_txq *txq)
2106 {
2107         struct ath_hw *ah = sc->sc_ah;
2108         struct ath_common *common = ath9k_hw_common(ah);
2109         struct ath_buf *bf, *lastbf, *bf_held = NULL;
2110         struct list_head bf_head;
2111         struct ath_desc *ds;
2112         struct ath_tx_status ts;
2113         int status;
2114
2115         ath_dbg(common, ATH_DBG_QUEUE, "tx queue %d (%x), link %p\n",
2116                 txq->axq_qnum, ath9k_hw_gettxbuf(sc->sc_ah, txq->axq_qnum),
2117                 txq->axq_link);
2118
2119         spin_lock_bh(&txq->axq_lock);
2120         for (;;) {
2121                 if (list_empty(&txq->axq_q)) {
2122                         txq->axq_link = NULL;
2123                         if (sc->sc_flags & SC_OP_TXAGGR)
2124                                 ath_txq_schedule(sc, txq);
2125                         break;
2126                 }
2127                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
2128
2129                 /*
2130                  * There is a race condition that a BH gets scheduled
2131                  * after sw writes TxE and before hw re-load the last
2132                  * descriptor to get the newly chained one.
2133                  * Software must keep the last DONE descriptor as a
2134                  * holding descriptor - software does so by marking
2135                  * it with the STALE flag.
2136                  */
2137                 bf_held = NULL;
2138                 if (bf->bf_stale) {
2139                         bf_held = bf;
2140                         if (list_is_last(&bf_held->list, &txq->axq_q))
2141                                 break;
2142
2143                         bf = list_entry(bf_held->list.next, struct ath_buf,
2144                                         list);
2145                 }
2146
2147                 lastbf = bf->bf_lastbf;
2148                 ds = lastbf->bf_desc;
2149
2150                 memset(&ts, 0, sizeof(ts));
2151                 status = ath9k_hw_txprocdesc(ah, ds, &ts);
2152                 if (status == -EINPROGRESS)
2153                         break;
2154
2155                 TX_STAT_INC(txq->axq_qnum, txprocdesc);
2156
2157                 /*
2158                  * Remove ath_buf's of the same transmit unit from txq,
2159                  * however leave the last descriptor back as the holding
2160                  * descriptor for hw.
2161                  */
2162                 lastbf->bf_stale = true;
2163                 INIT_LIST_HEAD(&bf_head);
2164                 if (!list_is_singular(&lastbf->list))
2165                         list_cut_position(&bf_head,
2166                                 &txq->axq_q, lastbf->list.prev);
2167
2168                 if (bf_held) {
2169                         list_del(&bf_held->list);
2170                         ath_tx_return_buffer(sc, bf_held);
2171                 }
2172
2173                 ath_tx_process_buffer(sc, txq, &ts, bf, &bf_head);
2174         }
2175         spin_unlock_bh(&txq->axq_lock);
2176 }
2177
2178 static void ath_tx_complete_poll_work(struct work_struct *work)
2179 {
2180         struct ath_softc *sc = container_of(work, struct ath_softc,
2181                         tx_complete_work.work);
2182         struct ath_txq *txq;
2183         int i;
2184         bool needreset = false;
2185 #ifdef CONFIG_ATH9K_DEBUGFS
2186         sc->tx_complete_poll_work_seen++;
2187 #endif
2188
2189         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
2190                 if (ATH_TXQ_SETUP(sc, i)) {
2191                         txq = &sc->tx.txq[i];
2192                         spin_lock_bh(&txq->axq_lock);
2193                         if (txq->axq_depth) {
2194                                 if (txq->axq_tx_inprogress) {
2195                                         needreset = true;
2196                                         spin_unlock_bh(&txq->axq_lock);
2197                                         break;
2198                                 } else {
2199                                         txq->axq_tx_inprogress = true;
2200                                 }
2201                         }
2202                         spin_unlock_bh(&txq->axq_lock);
2203                 }
2204
2205         if (needreset) {
2206                 ath_dbg(ath9k_hw_common(sc->sc_ah), ATH_DBG_RESET,
2207                         "tx hung, resetting the chip\n");
2208                 spin_lock_bh(&sc->sc_pcu_lock);
2209                 ath_reset(sc, true);
2210                 spin_unlock_bh(&sc->sc_pcu_lock);
2211         }
2212
2213         ieee80211_queue_delayed_work(sc->hw, &sc->tx_complete_work,
2214                         msecs_to_jiffies(ATH_TX_COMPLETE_POLL_INT));
2215 }
2216
2217
2218
2219 void ath_tx_tasklet(struct ath_softc *sc)
2220 {
2221         int i;
2222         u32 qcumask = ((1 << ATH9K_NUM_TX_QUEUES) - 1);
2223
2224         ath9k_hw_gettxintrtxqs(sc->sc_ah, &qcumask);
2225
2226         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2227                 if (ATH_TXQ_SETUP(sc, i) && (qcumask & (1 << i)))
2228                         ath_tx_processq(sc, &sc->tx.txq[i]);
2229         }
2230 }
2231
2232 void ath_tx_edma_tasklet(struct ath_softc *sc)
2233 {
2234         struct ath_tx_status ts;
2235         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
2236         struct ath_hw *ah = sc->sc_ah;
2237         struct ath_txq *txq;
2238         struct ath_buf *bf, *lastbf;
2239         struct list_head bf_head;
2240         int status;
2241
2242         for (;;) {
2243                 status = ath9k_hw_txprocdesc(ah, NULL, (void *)&ts);
2244                 if (status == -EINPROGRESS)
2245                         break;
2246                 if (status == -EIO) {
2247                         ath_dbg(common, ATH_DBG_XMIT,
2248                                 "Error processing tx status\n");
2249                         break;
2250                 }
2251
2252                 /* Skip beacon completions */
2253                 if (ts.qid == sc->beacon.beaconq)
2254                         continue;
2255
2256                 txq = &sc->tx.txq[ts.qid];
2257
2258                 spin_lock_bh(&txq->axq_lock);
2259
2260                 if (list_empty(&txq->txq_fifo[txq->txq_tailidx])) {
2261                         spin_unlock_bh(&txq->axq_lock);
2262                         return;
2263                 }
2264
2265                 bf = list_first_entry(&txq->txq_fifo[txq->txq_tailidx],
2266                                       struct ath_buf, list);
2267                 lastbf = bf->bf_lastbf;
2268
2269                 INIT_LIST_HEAD(&bf_head);
2270                 list_cut_position(&bf_head, &txq->txq_fifo[txq->txq_tailidx],
2271                                   &lastbf->list);
2272
2273                 if (list_empty(&txq->txq_fifo[txq->txq_tailidx])) {
2274                         INCR(txq->txq_tailidx, ATH_TXFIFO_DEPTH);
2275
2276                         if (!list_empty(&txq->axq_q)) {
2277                                 struct list_head bf_q;
2278
2279                                 INIT_LIST_HEAD(&bf_q);
2280                                 txq->axq_link = NULL;
2281                                 list_splice_tail_init(&txq->axq_q, &bf_q);
2282                                 ath_tx_txqaddbuf(sc, txq, &bf_q, true);
2283                         }
2284                 }
2285
2286                 ath_tx_process_buffer(sc, txq, &ts, bf, &bf_head);
2287                 spin_unlock_bh(&txq->axq_lock);
2288         }
2289 }
2290
2291 /*****************/
2292 /* Init, Cleanup */
2293 /*****************/
2294
2295 static int ath_txstatus_setup(struct ath_softc *sc, int size)
2296 {
2297         struct ath_descdma *dd = &sc->txsdma;
2298         u8 txs_len = sc->sc_ah->caps.txs_len;
2299
2300         dd->dd_desc_len = size * txs_len;
2301         dd->dd_desc = dma_alloc_coherent(sc->dev, dd->dd_desc_len,
2302                                          &dd->dd_desc_paddr, GFP_KERNEL);
2303         if (!dd->dd_desc)
2304                 return -ENOMEM;
2305
2306         return 0;
2307 }
2308
2309 static int ath_tx_edma_init(struct ath_softc *sc)
2310 {
2311         int err;
2312
2313         err = ath_txstatus_setup(sc, ATH_TXSTATUS_RING_SIZE);
2314         if (!err)
2315                 ath9k_hw_setup_statusring(sc->sc_ah, sc->txsdma.dd_desc,
2316                                           sc->txsdma.dd_desc_paddr,
2317                                           ATH_TXSTATUS_RING_SIZE);
2318
2319         return err;
2320 }
2321
2322 static void ath_tx_edma_cleanup(struct ath_softc *sc)
2323 {
2324         struct ath_descdma *dd = &sc->txsdma;
2325
2326         dma_free_coherent(sc->dev, dd->dd_desc_len, dd->dd_desc,
2327                           dd->dd_desc_paddr);
2328 }
2329
2330 int ath_tx_init(struct ath_softc *sc, int nbufs)
2331 {
2332         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
2333         int error = 0;
2334
2335         spin_lock_init(&sc->tx.txbuflock);
2336
2337         error = ath_descdma_setup(sc, &sc->tx.txdma, &sc->tx.txbuf,
2338                                   "tx", nbufs, 1, 1);
2339         if (error != 0) {
2340                 ath_err(common,
2341                         "Failed to allocate tx descriptors: %d\n", error);
2342                 goto err;
2343         }
2344
2345         error = ath_descdma_setup(sc, &sc->beacon.bdma, &sc->beacon.bbuf,
2346                                   "beacon", ATH_BCBUF, 1, 1);
2347         if (error != 0) {
2348                 ath_err(common,
2349                         "Failed to allocate beacon descriptors: %d\n", error);
2350                 goto err;
2351         }
2352
2353         INIT_DELAYED_WORK(&sc->tx_complete_work, ath_tx_complete_poll_work);
2354
2355         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
2356                 error = ath_tx_edma_init(sc);
2357                 if (error)
2358                         goto err;
2359         }
2360
2361 err:
2362         if (error != 0)
2363                 ath_tx_cleanup(sc);
2364
2365         return error;
2366 }
2367
2368 void ath_tx_cleanup(struct ath_softc *sc)
2369 {
2370         if (sc->beacon.bdma.dd_desc_len != 0)
2371                 ath_descdma_cleanup(sc, &sc->beacon.bdma, &sc->beacon.bbuf);
2372
2373         if (sc->tx.txdma.dd_desc_len != 0)
2374                 ath_descdma_cleanup(sc, &sc->tx.txdma, &sc->tx.txbuf);
2375
2376         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA)
2377                 ath_tx_edma_cleanup(sc);
2378 }
2379
2380 void ath_tx_node_init(struct ath_softc *sc, struct ath_node *an)
2381 {
2382         struct ath_atx_tid *tid;
2383         struct ath_atx_ac *ac;
2384         int tidno, acno;
2385
2386         for (tidno = 0, tid = &an->tid[tidno];
2387              tidno < WME_NUM_TID;
2388              tidno++, tid++) {
2389                 tid->an        = an;
2390                 tid->tidno     = tidno;
2391                 tid->seq_start = tid->seq_next = 0;
2392                 tid->baw_size  = WME_MAX_BA;
2393                 tid->baw_head  = tid->baw_tail = 0;
2394                 tid->sched     = false;
2395                 tid->paused    = false;
2396                 tid->state &= ~AGGR_CLEANUP;
2397                 INIT_LIST_HEAD(&tid->buf_q);
2398                 acno = TID_TO_WME_AC(tidno);
2399                 tid->ac = &an->ac[acno];
2400                 tid->state &= ~AGGR_ADDBA_COMPLETE;
2401                 tid->state &= ~AGGR_ADDBA_PROGRESS;
2402         }
2403
2404         for (acno = 0, ac = &an->ac[acno];
2405              acno < WME_NUM_AC; acno++, ac++) {
2406                 ac->sched    = false;
2407                 ac->txq = sc->tx.txq_map[acno];
2408                 INIT_LIST_HEAD(&ac->tid_q);
2409         }
2410 }
2411
2412 void ath_tx_node_cleanup(struct ath_softc *sc, struct ath_node *an)
2413 {
2414         struct ath_atx_ac *ac;
2415         struct ath_atx_tid *tid;
2416         struct ath_txq *txq;
2417         int tidno;
2418
2419         for (tidno = 0, tid = &an->tid[tidno];
2420              tidno < WME_NUM_TID; tidno++, tid++) {
2421
2422                 ac = tid->ac;
2423                 txq = ac->txq;
2424
2425                 spin_lock_bh(&txq->axq_lock);
2426
2427                 if (tid->sched) {
2428                         list_del(&tid->list);
2429                         tid->sched = false;
2430                 }
2431
2432                 if (ac->sched) {
2433                         list_del(&ac->list);
2434                         tid->ac->sched = false;
2435                 }
2436
2437                 ath_tid_drain(sc, txq, tid);
2438                 tid->state &= ~AGGR_ADDBA_COMPLETE;
2439                 tid->state &= ~AGGR_CLEANUP;
2440
2441                 spin_unlock_bh(&txq->axq_lock);
2442         }
2443 }