drivers/net/ethernet/sfc/siena.c

   1 /****************************************************************************
   2  * Driver for Solarflare network controllers and boards
   3  * Copyright 2005-2006 Fen Systems Ltd.
   4  * Copyright 2006-2013 Solarflare Communications Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation, incorporated herein by reference.
   9  */
  10
  11 #include <linux/bitops.h>
  12 #include <linux/delay.h>
  13 #include <linux/pci.h>
  14 #include <linux/module.h>
  15 #include <linux/slab.h>
  16 #include <linux/random.h>
  17 #include "net_driver.h"
  18 #include "bitfield.h"
  19 #include "efx.h"
  20 #include "nic.h"
  21 #include "farch_regs.h"
  22 #include "io.h"
  23 #include "phy.h"
  24 #include "workarounds.h"
  25 #include "mcdi.h"
  26 #include "mcdi_pcol.h"
  27 #include "selftest.h"
  28
  29 /* Hardware control for SFC9000 family including SFL9021 (aka Siena). */
  30
  31 static void siena_init_wol(struct efx_nic *efx);
  32
  33
  34 static void siena_push_irq_moderation(struct efx_channel *channel)
  35 {
  36         efx_dword_t timer_cmd;
  37
  38         if (channel->irq_moderation)
  39                 EFX_POPULATE_DWORD_2(timer_cmd,
  40                                      FRF_CZ_TC_TIMER_MODE,
  41                                      FFE_CZ_TIMER_MODE_INT_HLDOFF,
  42                                      FRF_CZ_TC_TIMER_VAL,
  43                                      channel->irq_moderation - 1);
  44         else
  45                 EFX_POPULATE_DWORD_2(timer_cmd,
  46                                      FRF_CZ_TC_TIMER_MODE,
  47                                      FFE_CZ_TIMER_MODE_DIS,
  48                                      FRF_CZ_TC_TIMER_VAL, 0);
  49         efx_writed_page_locked(channel->efx, &timer_cmd, FR_BZ_TIMER_COMMAND_P0,
  50                                channel->channel);
  51 }
  52
  53 void siena_prepare_flush(struct efx_nic *efx)
  54 {
  55         if (efx->fc_disable++ == 0)
  56                 efx_mcdi_set_mac(efx);
  57 }
  58
  59 void siena_finish_flush(struct efx_nic *efx)
  60 {
  61         if (--efx->fc_disable == 0)
  62                 efx_mcdi_set_mac(efx);
  63 }
  64
  65 static const struct efx_farch_register_test siena_register_tests[] = {
  66         { FR_AZ_ADR_REGION,
  67           EFX_OWORD32(0x0003FFFF, 0x0003FFFF, 0x0003FFFF, 0x0003FFFF) },
  68         { FR_CZ_USR_EV_CFG,
  69           EFX_OWORD32(0x000103FF, 0x00000000, 0x00000000, 0x00000000) },
  70         { FR_AZ_RX_CFG,
  71           EFX_OWORD32(0xFFFFFFFE, 0xFFFFFFFF, 0x0003FFFF, 0x00000000) },
  72         { FR_AZ_TX_CFG,
  73           EFX_OWORD32(0x7FFF0037, 0xFFFF8000, 0xFFFFFFFF, 0x03FFFFFF) },
  74         { FR_AZ_TX_RESERVED,
  75           EFX_OWORD32(0xFFFEFE80, 0x1FFFFFFF, 0x020000FE, 0x007FFFFF) },
  76         { FR_AZ_SRM_TX_DC_CFG,
  77           EFX_OWORD32(0x001FFFFF, 0x00000000, 0x00000000, 0x00000000) },
  78         { FR_AZ_RX_DC_CFG,
  79           EFX_OWORD32(0x00000003, 0x00000000, 0x00000000, 0x00000000) },
  80         { FR_AZ_RX_DC_PF_WM,
  81           EFX_OWORD32(0x000003FF, 0x00000000, 0x00000000, 0x00000000) },
  82         { FR_BZ_DP_CTRL,
  83           EFX_OWORD32(0x00000FFF, 0x00000000, 0x00000000, 0x00000000) },
  84         { FR_BZ_RX_RSS_TKEY,
  85           EFX_OWORD32(0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF) },
  86         { FR_CZ_RX_RSS_IPV6_REG1,
  87           EFX_OWORD32(0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF) },
  88         { FR_CZ_RX_RSS_IPV6_REG2,
  89           EFX_OWORD32(0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF) },
  90         { FR_CZ_RX_RSS_IPV6_REG3,
  91           EFX_OWORD32(0xFFFFFFFF, 0xFFFFFFFF, 0x00000007, 0x00000000) },
  92 };
  93
  94 static int siena_test_chip(struct efx_nic *efx, struct efx_self_tests *tests)
  95 {
  96         enum reset_type reset_method = RESET_TYPE_ALL;
  97         int rc, rc2;
  98
  99         efx_reset_down(efx, reset_method);
 100
 101         /* Reset the chip immediately so that it is completely
 102          * quiescent regardless of what any VF driver does.
 103          */
 104         rc = efx_mcdi_reset(efx, reset_method);
 105         if (rc)
 106                 goto out;
 107
 108         tests->registers =
 109                 efx_farch_test_registers(efx, siena_register_tests,
 110                                          ARRAY_SIZE(siena_register_tests))
 111                 ? -1 : 1;
 112
 113         rc = efx_mcdi_reset(efx, reset_method);
 114 out:
 115         rc2 = efx_reset_up(efx, reset_method, rc == 0);
 116         return rc ? rc : rc2;
 117 }
 118
 119 /**************************************************************************
 120  *
 121  * Device reset
 122  *
 123  **************************************************************************
 124  */
 125
 126 static int siena_map_reset_flags(u32 *flags)
 127 {
 128         enum {
 129                 SIENA_RESET_PORT = (ETH_RESET_DMA | ETH_RESET_FILTER |
 130                                     ETH_RESET_OFFLOAD | ETH_RESET_MAC |
 131                                     ETH_RESET_PHY),
 132                 SIENA_RESET_MC = (SIENA_RESET_PORT |
 133                                   ETH_RESET_MGMT << ETH_RESET_SHARED_SHIFT),
 134         };
 135
 136         if ((*flags & SIENA_RESET_MC) == SIENA_RESET_MC) {
 137                 *flags &= ~SIENA_RESET_MC;
 138                 return RESET_TYPE_WORLD;
 139         }
 140
 141         if ((*flags & SIENA_RESET_PORT) == SIENA_RESET_PORT) {
 142                 *flags &= ~SIENA_RESET_PORT;
 143                 return RESET_TYPE_ALL;
 144         }
 145
 146         /* no invisible reset implemented */
 147
 148         return -EINVAL;
 149 }
 150
 151 #ifdef CONFIG_EEH
 152 /* When a PCI device is isolated from the bus, a subsequent MMIO read is
 153  * required for the kernel EEH mechanisms to notice. As the Solarflare driver
 154  * was written to minimise MMIO read (for latency) then a periodic call to check
 155  * the EEH status of the device is required so that device recovery can happen
 156  * in a timely fashion.
 157  */
 158 static void siena_monitor(struct efx_nic *efx)
 159 {
 160         struct eeh_dev *eehdev =
 161                 of_node_to_eeh_dev(pci_device_to_OF_node(efx->pci_dev));
 162
 163         eeh_dev_check_failure(eehdev);
 164 }
 165 #endif
 166
 167 static int siena_probe_nvconfig(struct efx_nic *efx)
 168 {
 169         u32 caps = 0;
 170         int rc;
 171
 172         rc = efx_mcdi_get_board_cfg(efx, efx->net_dev->perm_addr, NULL, &caps);
 173
 174         efx->timer_quantum_ns =
 175                 (caps & (1 << MC_CMD_CAPABILITIES_TURBO_ACTIVE_LBN)) ?
 176                 3072 : 6144; /* 768 cycles */
 177         return rc;
 178 }
 179
 180 static int siena_dimension_resources(struct efx_nic *efx)
 181 {
 182         /* Each port has a small block of internal SRAM dedicated to
 183          * the buffer table and descriptor caches.  In theory we can
 184          * map both blocks to one port, but we don't.
 185          */
 186         efx_farch_dimension_resources(efx, FR_CZ_BUF_FULL_TBL_ROWS / 2);
 187         return 0;
 188 }
 189
 190 static unsigned int siena_mem_map_size(struct efx_nic *efx)
 191 {
 192         return FR_CZ_MC_TREG_SMEM +
 193                 FR_CZ_MC_TREG_SMEM_STEP * FR_CZ_MC_TREG_SMEM_ROWS;
 194 }
 195
 196 static int siena_probe_nic(struct efx_nic *efx)
 197 {
 198         struct siena_nic_data *nic_data;
 199         efx_oword_t reg;
 200         int rc;
 201
 202         /* Allocate storage for hardware specific data */
 203         nic_data = kzalloc(sizeof(struct siena_nic_data), GFP_KERNEL);
 204         if (!nic_data)
 205                 return -ENOMEM;
 206         efx->nic_data = nic_data;
 207
 208         if (efx_farch_fpga_ver(efx) != 0) {
 209                 netif_err(efx, probe, efx->net_dev,
 210                           "Siena FPGA not supported\n");
 211                 rc = -ENODEV;
 212                 goto fail1;
 213         }
 214
 215         efx->max_channels = EFX_MAX_CHANNELS;
 216
 217         efx_reado(efx, &reg, FR_AZ_CS_DEBUG);
 218         efx->port_num = EFX_OWORD_FIELD(reg, FRF_CZ_CS_PORT_NUM) - 1;
 219
 220         rc = efx_mcdi_init(efx);
 221         if (rc)
 222                 goto fail1;
 223
 224         /* Now we can reset the NIC */
 225         rc = efx_mcdi_reset(efx, RESET_TYPE_ALL);
 226         if (rc) {
 227                 netif_err(efx, probe, efx->net_dev, "failed to reset NIC\n");
 228                 goto fail3;
 229         }
 230
 231         siena_init_wol(efx);
 232
 233         /* Allocate memory for INT_KER */
 234         rc = efx_nic_alloc_buffer(efx, &efx->irq_status, sizeof(efx_oword_t),
 235                                   GFP_KERNEL);
 236         if (rc)
 237                 goto fail4;
 238         BUG_ON(efx->irq_status.dma_addr & 0x0f);
 239
 240         netif_dbg(efx, probe, efx->net_dev,
 241                   "INT_KER at %llx (virt %p phys %llx)\n",
 242                   (unsigned long long)efx->irq_status.dma_addr,
 243                   efx->irq_status.addr,
 244                   (unsigned long long)virt_to_phys(efx->irq_status.addr));
 245
 246         /* Read in the non-volatile configuration */
 247         rc = siena_probe_nvconfig(efx);
 248         if (rc == -EINVAL) {
 249                 netif_err(efx, probe, efx->net_dev,
 250                           "NVRAM is invalid therefore using defaults\n");
 251                 efx->phy_type = PHY_TYPE_NONE;
 252                 efx->mdio.prtad = MDIO_PRTAD_NONE;
 253         } else if (rc) {
 254                 goto fail5;
 255         }
 256
 257         rc = efx_mcdi_mon_probe(efx);
 258         if (rc)
 259                 goto fail5;
 260
 261         efx_sriov_probe(efx);
 262         efx_ptp_probe(efx);
 263
 264         return 0;
 265
 266 fail5:
 267         efx_nic_free_buffer(efx, &efx->irq_status);
 268 fail4:
 269 fail3:
 270         efx_mcdi_fini(efx);
 271 fail1:
 272         kfree(efx->nic_data);
 273         return rc;
 274 }
 275
 276 /* This call performs hardware-specific global initialisation, such as
 277  * defining the descriptor cache sizes and number of RSS channels.
 278  * It does not set up any buffers, descriptor rings or event queues.
 279  */
 280 static int siena_init_nic(struct efx_nic *efx)
 281 {
 282         efx_oword_t temp;
 283         int rc;
 284
 285         /* Recover from a failed assertion post-reset */
 286         rc = efx_mcdi_handle_assertion(efx);
 287         if (rc)
 288                 return rc;
 289
 290         /* Squash TX of packets of 16 bytes or less */
 291         efx_reado(efx, &temp, FR_AZ_TX_RESERVED);
 292         EFX_SET_OWORD_FIELD(temp, FRF_BZ_TX_FLUSH_MIN_LEN_EN, 1);
 293         efx_writeo(efx, &temp, FR_AZ_TX_RESERVED);
 294
 295         /* Do not enable TX_NO_EOP_DISC_EN, since it limits packets to 16
 296          * descriptors (which is bad).
 297          */
 298         efx_reado(efx, &temp, FR_AZ_TX_CFG);
 299         EFX_SET_OWORD_FIELD(temp, FRF_AZ_TX_NO_EOP_DISC_EN, 0);
 300         EFX_SET_OWORD_FIELD(temp, FRF_CZ_TX_FILTER_EN_BIT, 1);
 301         efx_writeo(efx, &temp, FR_AZ_TX_CFG);
 302
 303         efx_reado(efx, &temp, FR_AZ_RX_CFG);
 304         EFX_SET_OWORD_FIELD(temp, FRF_BZ_RX_DESC_PUSH_EN, 0);
 305         EFX_SET_OWORD_FIELD(temp, FRF_BZ_RX_INGR_EN, 1);
 306         /* Enable hash insertion. This is broken for the 'Falcon' hash
 307          * if IPv6 hashing is also enabled, so also select Toeplitz
 308          * TCP/IPv4 and IPv4 hashes. */
 309         EFX_SET_OWORD_FIELD(temp, FRF_BZ_RX_HASH_INSRT_HDR, 1);
 310         EFX_SET_OWORD_FIELD(temp, FRF_BZ_RX_HASH_ALG, 1);
 311         EFX_SET_OWORD_FIELD(temp, FRF_BZ_RX_IP_HASH, 1);
 312         EFX_SET_OWORD_FIELD(temp, FRF_BZ_RX_USR_BUF_SIZE,
 313                             EFX_RX_USR_BUF_SIZE >> 5);
 314         efx_writeo(efx, &temp, FR_AZ_RX_CFG);
 315
 316         /* Set hash key for IPv4 */
 317         memcpy(&temp, efx->rx_hash_key, sizeof(temp));
 318         efx_writeo(efx, &temp, FR_BZ_RX_RSS_TKEY);
 319
 320         /* Enable IPv6 RSS */
 321         BUILD_BUG_ON(sizeof(efx->rx_hash_key) <
 322                      2 * sizeof(temp) + FRF_CZ_RX_RSS_IPV6_TKEY_HI_WIDTH / 8 ||
 323                      FRF_CZ_RX_RSS_IPV6_TKEY_HI_LBN != 0);
 324         memcpy(&temp, efx->rx_hash_key, sizeof(temp));
 325         efx_writeo(efx, &temp, FR_CZ_RX_RSS_IPV6_REG1);
 326         memcpy(&temp, efx->rx_hash_key + sizeof(temp), sizeof(temp));
 327         efx_writeo(efx, &temp, FR_CZ_RX_RSS_IPV6_REG2);
 328         EFX_POPULATE_OWORD_2(temp, FRF_CZ_RX_RSS_IPV6_THASH_ENABLE, 1,
 329                              FRF_CZ_RX_RSS_IPV6_IP_THASH_ENABLE, 1);
 330         memcpy(&temp, efx->rx_hash_key + 2 * sizeof(temp),
 331                FRF_CZ_RX_RSS_IPV6_TKEY_HI_WIDTH / 8);
 332         efx_writeo(efx, &temp, FR_CZ_RX_RSS_IPV6_REG3);
 333
 334         /* Enable event logging */
 335         rc = efx_mcdi_log_ctrl(efx, true, false, 0);
 336         if (rc)
 337                 return rc;
 338
 339         /* Set destination of both TX and RX Flush events */
 340         EFX_POPULATE_OWORD_1(temp, FRF_BZ_FLS_EVQ_ID, 0);
 341         efx_writeo(efx, &temp, FR_BZ_DP_CTRL);
 342
 343         EFX_POPULATE_OWORD_1(temp, FRF_CZ_USREV_DIS, 1);
 344         efx_writeo(efx, &temp, FR_CZ_USR_EV_CFG);
 345
 346         efx_farch_init_common(efx);
 347         return 0;
 348 }
 349
 350 static void siena_remove_nic(struct efx_nic *efx)
 351 {
 352         efx_mcdi_mon_remove(efx);
 353
 354         efx_nic_free_buffer(efx, &efx->irq_status);
 355
 356         efx_mcdi_reset(efx, RESET_TYPE_ALL);
 357
 358         efx_mcdi_fini(efx);
 359
 360         /* Tear down the private nic state */
 361         kfree(efx->nic_data);
 362         efx->nic_data = NULL;
 363 }
 364
 365 #define SIENA_DMA_STAT(ext_name, mcdi_name)                     \
 366         [SIENA_STAT_ ## ext_name] =                             \
 367         { #ext_name, 64, 8 * MC_CMD_MAC_ ## mcdi_name }
 368 #define SIENA_OTHER_STAT(ext_name)                              \
 369         [SIENA_STAT_ ## ext_name] = { #ext_name, 0, 0 }
 370
 371 static const struct efx_hw_stat_desc siena_stat_desc[SIENA_STAT_COUNT] = {
 372         SIENA_DMA_STAT(tx_bytes, TX_BYTES),
 373         SIENA_OTHER_STAT(tx_good_bytes),
 374         SIENA_DMA_STAT(tx_bad_bytes, TX_BAD_BYTES),
 375         SIENA_DMA_STAT(tx_packets, TX_PKTS),
 376         SIENA_DMA_STAT(tx_bad, TX_BAD_FCS_PKTS),
 377         SIENA_DMA_STAT(tx_pause, TX_PAUSE_PKTS),
 378         SIENA_DMA_STAT(tx_control, TX_CONTROL_PKTS),
 379         SIENA_DMA_STAT(tx_unicast, TX_UNICAST_PKTS),
 380         SIENA_DMA_STAT(tx_multicast, TX_MULTICAST_PKTS),
 381         SIENA_DMA_STAT(tx_broadcast, TX_BROADCAST_PKTS),
 382         SIENA_DMA_STAT(tx_lt64, TX_LT64_PKTS),
 383         SIENA_DMA_STAT(tx_64, TX_64_PKTS),
 384         SIENA_DMA_STAT(tx_65_to_127, TX_65_TO_127_PKTS),
 385         SIENA_DMA_STAT(tx_128_to_255, TX_128_TO_255_PKTS),
 386         SIENA_DMA_STAT(tx_256_to_511, TX_256_TO_511_PKTS),
 387         SIENA_DMA_STAT(tx_512_to_1023, TX_512_TO_1023_PKTS),
 388         SIENA_DMA_STAT(tx_1024_to_15xx, TX_1024_TO_15XX_PKTS),
 389         SIENA_DMA_STAT(tx_15xx_to_jumbo, TX_15XX_TO_JUMBO_PKTS),
 390         SIENA_DMA_STAT(tx_gtjumbo, TX_GTJUMBO_PKTS),
 391         SIENA_OTHER_STAT(tx_collision),
 392         SIENA_DMA_STAT(tx_single_collision, TX_SINGLE_COLLISION_PKTS),
 393         SIENA_DMA_STAT(tx_multiple_collision, TX_MULTIPLE_COLLISION_PKTS),
 394         SIENA_DMA_STAT(tx_excessive_collision, TX_EXCESSIVE_COLLISION_PKTS),
 395         SIENA_DMA_STAT(tx_deferred, TX_DEFERRED_PKTS),
 396         SIENA_DMA_STAT(tx_late_collision, TX_LATE_COLLISION_PKTS),
 397         SIENA_DMA_STAT(tx_excessive_deferred, TX_EXCESSIVE_DEFERRED_PKTS),
 398         SIENA_DMA_STAT(tx_non_tcpudp, TX_NON_TCPUDP_PKTS),
 399         SIENA_DMA_STAT(tx_mac_src_error, TX_MAC_SRC_ERR_PKTS),
 400         SIENA_DMA_STAT(tx_ip_src_error, TX_IP_SRC_ERR_PKTS),
 401         SIENA_DMA_STAT(rx_bytes, RX_BYTES),
 402         SIENA_OTHER_STAT(rx_good_bytes),
 403         SIENA_DMA_STAT(rx_bad_bytes, RX_BAD_BYTES),
 404         SIENA_DMA_STAT(rx_packets, RX_PKTS),
 405         SIENA_DMA_STAT(rx_good, RX_GOOD_PKTS),
 406         SIENA_DMA_STAT(rx_bad, RX_BAD_FCS_PKTS),
 407         SIENA_DMA_STAT(rx_pause, RX_PAUSE_PKTS),
 408         SIENA_DMA_STAT(rx_control, RX_CONTROL_PKTS),
 409         SIENA_DMA_STAT(rx_unicast, RX_UNICAST_PKTS),
 410         SIENA_DMA_STAT(rx_multicast, RX_MULTICAST_PKTS),
 411         SIENA_DMA_STAT(rx_broadcast, RX_BROADCAST_PKTS),
 412         SIENA_DMA_STAT(rx_lt64, RX_UNDERSIZE_PKTS),
 413         SIENA_DMA_STAT(rx_64, RX_64_PKTS),
 414         SIENA_DMA_STAT(rx_65_to_127, RX_65_TO_127_PKTS),
 415         SIENA_DMA_STAT(rx_128_to_255, RX_128_TO_255_PKTS),
 416         SIENA_DMA_STAT(rx_256_to_511, RX_256_TO_511_PKTS),
 417         SIENA_DMA_STAT(rx_512_to_1023, RX_512_TO_1023_PKTS),
 418         SIENA_DMA_STAT(rx_1024_to_15xx, RX_1024_TO_15XX_PKTS),
 419         SIENA_DMA_STAT(rx_15xx_to_jumbo, RX_15XX_TO_JUMBO_PKTS),
 420         SIENA_DMA_STAT(rx_gtjumbo, RX_GTJUMBO_PKTS),
 421         SIENA_DMA_STAT(rx_bad_gtjumbo, RX_JABBER_PKTS),
 422         SIENA_DMA_STAT(rx_overflow, RX_OVERFLOW_PKTS),
 423         SIENA_DMA_STAT(rx_false_carrier, RX_FALSE_CARRIER_PKTS),
 424         SIENA_DMA_STAT(rx_symbol_error, RX_SYMBOL_ERROR_PKTS),
 425         SIENA_DMA_STAT(rx_align_error, RX_ALIGN_ERROR_PKTS),
 426         SIENA_DMA_STAT(rx_length_error, RX_LENGTH_ERROR_PKTS),
 427         SIENA_DMA_STAT(rx_internal_error, RX_INTERNAL_ERROR_PKTS),
 428         SIENA_DMA_STAT(rx_nodesc_drop_cnt, RX_NODESC_DROPS),
 429 };
 430 static const unsigned long siena_stat_mask[] = {
 431         [0 ... BITS_TO_LONGS(SIENA_STAT_COUNT) - 1] = ~0UL,
 432 };
 433
 434 static size_t siena_describe_nic_stats(struct efx_nic *efx, u8 *names)
 435 {
 436         return efx_nic_describe_stats(siena_stat_desc, SIENA_STAT_COUNT,
 437                                       siena_stat_mask, names);
 438 }
 439
 440 static int siena_try_update_nic_stats(struct efx_nic *efx)
 441 {
 442         struct siena_nic_data *nic_data = efx->nic_data;
 443         u64 *stats = nic_data->stats;
 444         __le64 *dma_stats;
 445         __le64 generation_start, generation_end;
 446
 447         dma_stats = efx->stats_buffer.addr;
 448
 449         generation_end = dma_stats[MC_CMD_MAC_GENERATION_END];
 450         if (generation_end == EFX_MC_STATS_GENERATION_INVALID)
 451                 return 0;
 452         rmb();
 453         efx_nic_update_stats(siena_stat_desc, SIENA_STAT_COUNT, siena_stat_mask,
 454                              stats, efx->stats_buffer.addr, false);
 455         rmb();
 456         generation_start = dma_stats[MC_CMD_MAC_GENERATION_START];
 457         if (generation_end != generation_start)
 458                 return -EAGAIN;
 459
 460         /* Update derived statistics */
 461         efx_nic_fix_nodesc_drop_stat(efx,
 462                                      &stats[SIENA_STAT_rx_nodesc_drop_cnt]);
 463         efx_update_diff_stat(&stats[SIENA_STAT_tx_good_bytes],
 464                              stats[SIENA_STAT_tx_bytes] -
 465                              stats[SIENA_STAT_tx_bad_bytes]);
 466         stats[SIENA_STAT_tx_collision] =
 467                 stats[SIENA_STAT_tx_single_collision] +
 468                 stats[SIENA_STAT_tx_multiple_collision] +
 469                 stats[SIENA_STAT_tx_excessive_collision] +
 470                 stats[SIENA_STAT_tx_late_collision];
 471         efx_update_diff_stat(&stats[SIENA_STAT_rx_good_bytes],
 472                              stats[SIENA_STAT_rx_bytes] -
 473                              stats[SIENA_STAT_rx_bad_bytes]);
 474         return 0;
 475 }
 476
 477 static size_t siena_update_nic_stats(struct efx_nic *efx, u64 *full_stats,
 478                                      struct rtnl_link_stats64 *core_stats)
 479 {
 480         struct siena_nic_data *nic_data = efx->nic_data;
 481         u64 *stats = nic_data->stats;
 482         int retry;
 483
 484         /* If we're unlucky enough to read statistics wduring the DMA, wait
 485          * up to 10ms for it to finish (typically takes <500us) */
 486         for (retry = 0; retry < 100; ++retry) {
 487                 if (siena_try_update_nic_stats(efx) == 0)
 488                         break;
 489                 udelay(100);
 490         }
 491
 492         if (full_stats)
 493                 memcpy(full_stats, stats, sizeof(u64) * SIENA_STAT_COUNT);
 494
 495         if (core_stats) {
 496                 core_stats->rx_packets = stats[SIENA_STAT_rx_packets];
 497                 core_stats->tx_packets = stats[SIENA_STAT_tx_packets];
 498                 core_stats->rx_bytes = stats[SIENA_STAT_rx_bytes];
 499                 core_stats->tx_bytes = stats[SIENA_STAT_tx_bytes];
 500                 core_stats->rx_dropped = stats[SIENA_STAT_rx_nodesc_drop_cnt];
 501                 core_stats->multicast = stats[SIENA_STAT_rx_multicast];
 502                 core_stats->collisions = stats[SIENA_STAT_tx_collision];
 503                 core_stats->rx_length_errors =
 504                         stats[SIENA_STAT_rx_gtjumbo] +
 505                         stats[SIENA_STAT_rx_length_error];
 506                 core_stats->rx_crc_errors = stats[SIENA_STAT_rx_bad];
 507                 core_stats->rx_frame_errors = stats[SIENA_STAT_rx_align_error];
 508                 core_stats->rx_fifo_errors = stats[SIENA_STAT_rx_overflow];
 509                 core_stats->tx_window_errors =
 510                         stats[SIENA_STAT_tx_late_collision];
 511
 512                 core_stats->rx_errors = (core_stats->rx_length_errors +
 513                                          core_stats->rx_crc_errors +
 514                                          core_stats->rx_frame_errors +
 515                                          stats[SIENA_STAT_rx_symbol_error]);
 516                 core_stats->tx_errors = (core_stats->tx_window_errors +
 517                                          stats[SIENA_STAT_tx_bad]);
 518         }
 519
 520         return SIENA_STAT_COUNT;
 521 }
 522
 523 static int siena_mac_reconfigure(struct efx_nic *efx)
 524 {
 525         MCDI_DECLARE_BUF(inbuf, MC_CMD_SET_MCAST_HASH_IN_LEN);
 526         int rc;
 527
 528         BUILD_BUG_ON(MC_CMD_SET_MCAST_HASH_IN_LEN !=
 529                      MC_CMD_SET_MCAST_HASH_IN_HASH0_OFST +
 530                      sizeof(efx->multicast_hash));
 531
 532         efx_farch_filter_sync_rx_mode(efx);
 533
 534         WARN_ON(!mutex_is_locked(&efx->mac_lock));
 535
 536         rc = efx_mcdi_set_mac(efx);
 537         if (rc != 0)
 538                 return rc;
 539
 540         memcpy(MCDI_PTR(inbuf, SET_MCAST_HASH_IN_HASH0),
 541                efx->multicast_hash.byte, sizeof(efx->multicast_hash));
 542         return efx_mcdi_rpc(efx, MC_CMD_SET_MCAST_HASH,
 543                             inbuf, sizeof(inbuf), NULL, 0, NULL);
 544 }
 545
 546 /**************************************************************************
 547  *
 548  * Wake on LAN
 549  *
 550  **************************************************************************
 551  */
 552
 553 static void siena_get_wol(struct efx_nic *efx, struct ethtool_wolinfo *wol)
 554 {
 555         struct siena_nic_data *nic_data = efx->nic_data;
 556
 557         wol->supported = WAKE_MAGIC;
 558         if (nic_data->wol_filter_id != -1)
 559                 wol->wolopts = WAKE_MAGIC;
 560         else
 561                 wol->wolopts = 0;
 562         memset(&wol->sopass, 0, sizeof(wol->sopass));
 563 }
 564
 565
 566 static int siena_set_wol(struct efx_nic *efx, u32 type)
 567 {
 568         struct siena_nic_data *nic_data = efx->nic_data;
 569         int rc;
 570
 571         if (type & ~WAKE_MAGIC)
 572                 return -EINVAL;
 573
 574         if (type & WAKE_MAGIC) {
 575                 if (nic_data->wol_filter_id != -1)
 576                         efx_mcdi_wol_filter_remove(efx,
 577                                                    nic_data->wol_filter_id);
 578                 rc = efx_mcdi_wol_filter_set_magic(efx, efx->net_dev->dev_addr,
 579                                                    &nic_data->wol_filter_id);
 580                 if (rc)
 581                         goto fail;
 582
 583                 pci_wake_from_d3(efx->pci_dev, true);
 584         } else {
 585                 rc = efx_mcdi_wol_filter_reset(efx);
 586                 nic_data->wol_filter_id = -1;
 587                 pci_wake_from_d3(efx->pci_dev, false);
 588                 if (rc)
 589                         goto fail;
 590         }
 591
 592         return 0;
 593  fail:
 594         netif_err(efx, hw, efx->net_dev, "%s failed: type=%d rc=%d\n",
 595                   __func__, type, rc);
 596         return rc;
 597 }
 598
 599
 600 static void siena_init_wol(struct efx_nic *efx)
 601 {
 602         struct siena_nic_data *nic_data = efx->nic_data;
 603         int rc;
 604
 605         rc = efx_mcdi_wol_filter_get_magic(efx, &nic_data->wol_filter_id);
 606
 607         if (rc != 0) {
 608                 /* If it failed, attempt to get into a synchronised
 609                  * state with MC by resetting any set WoL filters */
 610                 efx_mcdi_wol_filter_reset(efx);
 611                 nic_data->wol_filter_id = -1;
 612         } else if (nic_data->wol_filter_id != -1) {
 613                 pci_wake_from_d3(efx->pci_dev, true);
 614         }
 615 }
 616
 617 /**************************************************************************
 618  *
 619  * MCDI
 620  *
 621  **************************************************************************
 622  */
 623
 624 #define MCDI_PDU(efx)                                                   \
 625         (efx_port_num(efx) ? MC_SMEM_P1_PDU_OFST : MC_SMEM_P0_PDU_OFST)
 626 #define MCDI_DOORBELL(efx)                                              \
 627         (efx_port_num(efx) ? MC_SMEM_P1_DOORBELL_OFST : MC_SMEM_P0_DOORBELL_OFST)
 628 #define MCDI_STATUS(efx)                                                \
 629         (efx_port_num(efx) ? MC_SMEM_P1_STATUS_OFST : MC_SMEM_P0_STATUS_OFST)
 630
 631 static void siena_mcdi_request(struct efx_nic *efx,
 632                                const efx_dword_t *hdr, size_t hdr_len,
 633                                const efx_dword_t *sdu, size_t sdu_len)
 634 {
 635         unsigned pdu = FR_CZ_MC_TREG_SMEM + MCDI_PDU(efx);
 636         unsigned doorbell = FR_CZ_MC_TREG_SMEM + MCDI_DOORBELL(efx);
 637         unsigned int i;
 638         unsigned int inlen_dw = DIV_ROUND_UP(sdu_len, 4);
 639
 640         EFX_BUG_ON_PARANOID(hdr_len != 4);
 641
 642         efx_writed(efx, hdr, pdu);
 643
 644         for (i = 0; i < inlen_dw; i++)
 645                 efx_writed(efx, &sdu[i], pdu + hdr_len + 4 * i);
 646
 647         /* Ensure the request is written out before the doorbell */
 648         wmb();
 649
 650         /* ring the doorbell with a distinctive value */
 651         _efx_writed(efx, (__force __le32) 0x45789abc, doorbell);
 652 }
 653
 654 static bool siena_mcdi_poll_response(struct efx_nic *efx)
 655 {
 656         unsigned int pdu = FR_CZ_MC_TREG_SMEM + MCDI_PDU(efx);
 657         efx_dword_t hdr;
 658
 659         efx_readd(efx, &hdr, pdu);
 660
 661         /* All 1's indicates that shared memory is in reset (and is
 662          * not a valid hdr). Wait for it to come out reset before
 663          * completing the command
 664          */
 665         return EFX_DWORD_FIELD(hdr, EFX_DWORD_0) != 0xffffffff &&
 666                 EFX_DWORD_FIELD(hdr, MCDI_HEADER_RESPONSE);
 667 }
 668
 669 static void siena_mcdi_read_response(struct efx_nic *efx, efx_dword_t *outbuf,
 670                                      size_t offset, size_t outlen)
 671 {
 672         unsigned int pdu = FR_CZ_MC_TREG_SMEM + MCDI_PDU(efx);
 673         unsigned int outlen_dw = DIV_ROUND_UP(outlen, 4);
 674         int i;
 675
 676         for (i = 0; i < outlen_dw; i++)
 677                 efx_readd(efx, &outbuf[i], pdu + offset + 4 * i);
 678 }
 679
 680 static int siena_mcdi_poll_reboot(struct efx_nic *efx)
 681 {
 682         struct siena_nic_data *nic_data = efx->nic_data;
 683         unsigned int addr = FR_CZ_MC_TREG_SMEM + MCDI_STATUS(efx);
 684         efx_dword_t reg;
 685         u32 value;
 686
 687         efx_readd(efx, &reg, addr);
 688         value = EFX_DWORD_FIELD(reg, EFX_DWORD_0);
 689
 690         if (value == 0)
 691                 return 0;
 692
 693         EFX_ZERO_DWORD(reg);
 694         efx_writed(efx, &reg, addr);
 695
 696         /* MAC statistics have been cleared on the NIC; clear the local
 697          * copies that we update with efx_update_diff_stat().
 698          */
 699         nic_data->stats[SIENA_STAT_tx_good_bytes] = 0;
 700         nic_data->stats[SIENA_STAT_rx_good_bytes] = 0;
 701
 702         if (value == MC_STATUS_DWORD_ASSERT)
 703                 return -EINTR;
 704         else
 705                 return -EIO;
 706 }
 707
 708 /**************************************************************************
 709  *
 710  * MTD
 711  *
 712  **************************************************************************
 713  */
 714
 715 #ifdef CONFIG_SFC_MTD
 716
 717 struct siena_nvram_type_info {
 718         int port;
 719         const char *name;
 720 };
 721
 722 static const struct siena_nvram_type_info siena_nvram_types[] = {
 723         [MC_CMD_NVRAM_TYPE_DISABLED_CALLISTO]   = { 0, "sfc_dummy_phy" },
 724         [MC_CMD_NVRAM_TYPE_MC_FW]               = { 0, "sfc_mcfw" },
 725         [MC_CMD_NVRAM_TYPE_MC_FW_BACKUP]        = { 0, "sfc_mcfw_backup" },
 726         [MC_CMD_NVRAM_TYPE_STATIC_CFG_PORT0]    = { 0, "sfc_static_cfg" },
 727         [MC_CMD_NVRAM_TYPE_STATIC_CFG_PORT1]    = { 1, "sfc_static_cfg" },
 728         [MC_CMD_NVRAM_TYPE_DYNAMIC_CFG_PORT0]   = { 0, "sfc_dynamic_cfg" },
 729         [MC_CMD_NVRAM_TYPE_DYNAMIC_CFG_PORT1]   = { 1, "sfc_dynamic_cfg" },
 730         [MC_CMD_NVRAM_TYPE_EXP_ROM]             = { 0, "sfc_exp_rom" },
 731         [MC_CMD_NVRAM_TYPE_EXP_ROM_CFG_PORT0]   = { 0, "sfc_exp_rom_cfg" },
 732         [MC_CMD_NVRAM_TYPE_EXP_ROM_CFG_PORT1]   = { 1, "sfc_exp_rom_cfg" },
 733         [MC_CMD_NVRAM_TYPE_PHY_PORT0]           = { 0, "sfc_phy_fw" },
 734         [MC_CMD_NVRAM_TYPE_PHY_PORT1]           = { 1, "sfc_phy_fw" },
 735         [MC_CMD_NVRAM_TYPE_FPGA]                = { 0, "sfc_fpga" },
 736 };
 737
 738 static int siena_mtd_probe_partition(struct efx_nic *efx,
 739                                      struct efx_mcdi_mtd_partition *part,
 740                                      unsigned int type)
 741 {
 742         const struct siena_nvram_type_info *info;
 743         size_t size, erase_size;
 744         bool protected;
 745         int rc;
 746
 747         if (type >= ARRAY_SIZE(siena_nvram_types) ||
 748             siena_nvram_types[type].name == NULL)
 749                 return -ENODEV;
 750
 751         info = &siena_nvram_types[type];
 752
 753         if (info->port != efx_port_num(efx))
 754                 return -ENODEV;
 755
 756         rc = efx_mcdi_nvram_info(efx, type, &size, &erase_size, &protected);
 757         if (rc)
 758                 return rc;
 759         if (protected)
 760                 return -ENODEV; /* hide it */
 761
 762         part->nvram_type = type;
 763         part->common.dev_type_name = "Siena NVRAM manager";
 764         part->common.type_name = info->name;
 765
 766         part->common.mtd.type = MTD_NORFLASH;
 767         part->common.mtd.flags = MTD_CAP_NORFLASH;
 768         part->common.mtd.size = size;
 769         part->common.mtd.erasesize = erase_size;
 770
 771         return 0;
 772 }
 773
 774 static int siena_mtd_get_fw_subtypes(struct efx_nic *efx,
 775                                      struct efx_mcdi_mtd_partition *parts,
 776                                      size_t n_parts)
 777 {
 778         uint16_t fw_subtype_list[
 779                 MC_CMD_GET_BOARD_CFG_OUT_FW_SUBTYPE_LIST_MAXNUM];
 780         size_t i;
 781         int rc;
 782
 783         rc = efx_mcdi_get_board_cfg(efx, NULL, fw_subtype_list, NULL);
 784         if (rc)
 785                 return rc;
 786
 787         for (i = 0; i < n_parts; i++)
 788                 parts[i].fw_subtype = fw_subtype_list[parts[i].nvram_type];
 789
 790         return 0;
 791 }
 792
 793 static int siena_mtd_probe(struct efx_nic *efx)
 794 {
 795         struct efx_mcdi_mtd_partition *parts;
 796         u32 nvram_types;
 797         unsigned int type;
 798         size_t n_parts;
 799         int rc;
 800
 801         ASSERT_RTNL();
 802
 803         rc = efx_mcdi_nvram_types(efx, &nvram_types);
 804         if (rc)
 805                 return rc;
 806
 807         parts = kcalloc(hweight32(nvram_types), sizeof(*parts), GFP_KERNEL);
 808         if (!parts)
 809                 return -ENOMEM;
 810
 811         type = 0;
 812         n_parts = 0;
 813
 814         while (nvram_types != 0) {
 815                 if (nvram_types & 1) {
 816                         rc = siena_mtd_probe_partition(efx, &parts[n_parts],
 817                                                        type);
 818                         if (rc == 0)
 819                                 n_parts++;
 820                         else if (rc != -ENODEV)
 821                                 goto fail;
 822                 }
 823                 type++;
 824                 nvram_types >>= 1;
 825         }
 826
 827         rc = siena_mtd_get_fw_subtypes(efx, parts, n_parts);
 828         if (rc)
 829                 goto fail;
 830
 831         rc = efx_mtd_add(efx, &parts[0].common, n_parts, sizeof(*parts));
 832 fail:
 833         if (rc)
 834                 kfree(parts);
 835         return rc;
 836 }
 837
 838 #endif /* CONFIG_SFC_MTD */
 839
 840 /**************************************************************************
 841  *
 842  * PTP
 843  *
 844  **************************************************************************
 845  */
 846
 847 static void siena_ptp_write_host_time(struct efx_nic *efx, u32 host_time)
 848 {
 849         _efx_writed(efx, cpu_to_le32(host_time),
 850                     FR_CZ_MC_TREG_SMEM + MC_SMEM_P0_PTP_TIME_OFST);
 851 }
 852
 853 /**************************************************************************
 854  *
 855  * Revision-dependent attributes used by efx.c and nic.c
 856  *
 857  **************************************************************************
 858  */
 859
 860 const struct efx_nic_type siena_a0_nic_type = {
 861         .mem_map_size = siena_mem_map_size,
 862         .probe = siena_probe_nic,
 863         .remove = siena_remove_nic,
 864         .init = siena_init_nic,
 865         .dimension_resources = siena_dimension_resources,
 866         .fini = efx_port_dummy_op_void,
 867 #ifdef CONFIG_EEH
 868         .monitor = siena_monitor,
 869 #else
 870         .monitor = NULL,
 871 #endif
 872         .map_reset_reason = efx_mcdi_map_reset_reason,
 873         .map_reset_flags = siena_map_reset_flags,
 874         .reset = efx_mcdi_reset,
 875         .probe_port = efx_mcdi_port_probe,
 876         .remove_port = efx_mcdi_port_remove,
 877         .fini_dmaq = efx_farch_fini_dmaq,
 878         .prepare_flush = siena_prepare_flush,
 879         .finish_flush = siena_finish_flush,
 880         .describe_stats = siena_describe_nic_stats,
 881         .update_stats = siena_update_nic_stats,
 882         .start_stats = efx_mcdi_mac_start_stats,
 883         .pull_stats = efx_mcdi_mac_pull_stats,
 884         .stop_stats = efx_mcdi_mac_stop_stats,
 885         .set_id_led = efx_mcdi_set_id_led,
 886         .push_irq_moderation = siena_push_irq_moderation,
 887         .reconfigure_mac = siena_mac_reconfigure,
 888         .check_mac_fault = efx_mcdi_mac_check_fault,
 889         .reconfigure_port = efx_mcdi_port_reconfigure,
 890         .get_wol = siena_get_wol,
 891         .set_wol = siena_set_wol,
 892         .resume_wol = siena_init_wol,
 893         .test_chip = siena_test_chip,
 894         .test_nvram = efx_mcdi_nvram_test_all,
 895         .mcdi_request = siena_mcdi_request,
 896         .mcdi_poll_response = siena_mcdi_poll_response,
 897         .mcdi_read_response = siena_mcdi_read_response,
 898         .mcdi_poll_reboot = siena_mcdi_poll_reboot,
 899         .irq_enable_master = efx_farch_irq_enable_master,
 900         .irq_test_generate = efx_farch_irq_test_generate,
 901         .irq_disable_non_ev = efx_farch_irq_disable_master,
 902         .irq_handle_msi = efx_farch_msi_interrupt,
 903         .irq_handle_legacy = efx_farch_legacy_interrupt,
 904         .tx_probe = efx_farch_tx_probe,
 905         .tx_init = efx_farch_tx_init,
 906         .tx_remove = efx_farch_tx_remove,
 907         .tx_write = efx_farch_tx_write,
 908         .rx_push_indir_table = efx_farch_rx_push_indir_table,
 909         .rx_probe = efx_farch_rx_probe,
 910         .rx_init = efx_farch_rx_init,
 911         .rx_remove = efx_farch_rx_remove,
 912         .rx_write = efx_farch_rx_write,
 913         .rx_defer_refill = efx_farch_rx_defer_refill,
 914         .ev_probe = efx_farch_ev_probe,
 915         .ev_init = efx_farch_ev_init,
 916         .ev_fini = efx_farch_ev_fini,
 917         .ev_remove = efx_farch_ev_remove,
 918         .ev_process = efx_farch_ev_process,
 919         .ev_read_ack = efx_farch_ev_read_ack,
 920         .ev_test_generate = efx_farch_ev_test_generate,
 921         .filter_table_probe = efx_farch_filter_table_probe,
 922         .filter_table_restore = efx_farch_filter_table_restore,
 923         .filter_table_remove = efx_farch_filter_table_remove,
 924         .filter_update_rx_scatter = efx_farch_filter_update_rx_scatter,
 925         .filter_insert = efx_farch_filter_insert,
 926         .filter_remove_safe = efx_farch_filter_remove_safe,
 927         .filter_get_safe = efx_farch_filter_get_safe,
 928         .filter_clear_rx = efx_farch_filter_clear_rx,
 929         .filter_count_rx_used = efx_farch_filter_count_rx_used,
 930         .filter_get_rx_id_limit = efx_farch_filter_get_rx_id_limit,
 931         .filter_get_rx_ids = efx_farch_filter_get_rx_ids,
 932 #ifdef CONFIG_RFS_ACCEL
 933         .filter_rfs_insert = efx_farch_filter_rfs_insert,
 934         .filter_rfs_expire_one = efx_farch_filter_rfs_expire_one,
 935 #endif
 936 #ifdef CONFIG_SFC_MTD
 937         .mtd_probe = siena_mtd_probe,
 938         .mtd_rename = efx_mcdi_mtd_rename,
 939         .mtd_read = efx_mcdi_mtd_read,
 940         .mtd_erase = efx_mcdi_mtd_erase,
 941         .mtd_write = efx_mcdi_mtd_write,
 942         .mtd_sync = efx_mcdi_mtd_sync,
 943 #endif
 944         .ptp_write_host_time = siena_ptp_write_host_time,
 945
 946         .revision = EFX_REV_SIENA_A0,
 947         .txd_ptr_tbl_base = FR_BZ_TX_DESC_PTR_TBL,
 948         .rxd_ptr_tbl_base = FR_BZ_RX_DESC_PTR_TBL,
 949         .buf_tbl_base = FR_BZ_BUF_FULL_TBL,
 950         .evq_ptr_tbl_base = FR_BZ_EVQ_PTR_TBL,
 951         .evq_rptr_tbl_base = FR_BZ_EVQ_RPTR,
 952         .max_dma_mask = DMA_BIT_MASK(FSF_AZ_TX_KER_BUF_ADDR_WIDTH),
 953         .rx_prefix_size = FS_BZ_RX_PREFIX_SIZE,
 954         .rx_hash_offset = FS_BZ_RX_PREFIX_HASH_OFST,
 955         .rx_buffer_padding = 0,
 956         .can_rx_scatter = true,
 957         .max_interrupt_mode = EFX_INT_MODE_MSIX,
 958         .timer_period_max = 1 << FRF_CZ_TC_TIMER_VAL_WIDTH,
 959         .offload_features = (NETIF_F_IP_CSUM | NETIF_F_IPV6_CSUM |
 960                              NETIF_F_RXHASH | NETIF_F_NTUPLE),
 961         .mcdi_max_ver = 1,
 962         .max_rx_ip_filters = FR_BZ_RX_FILTER_TBL0_ROWS,
 963 };