drivers/gpu/drm/nouveau/nouveau_drv.h

   1 /*
   2  * Copyright 2005 Stephane Marchesin.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice (including the next
  13  * paragraph) shall be included in all copies or substantial portions of the
  14  * Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  */
  24
  25 #ifndef __NOUVEAU_DRV_H__
  26 #define __NOUVEAU_DRV_H__
  27
  28 #define DRIVER_AUTHOR           "Stephane Marchesin"
  29 #define DRIVER_EMAIL            "dri-devel@lists.sourceforge.net"
  30
  31 #define DRIVER_NAME             "nouveau"
  32 #define DRIVER_DESC             "nVidia Riva/TNT/GeForce"
  33 #define DRIVER_DATE             "20090420"
  34
  35 #define DRIVER_MAJOR            0
  36 #define DRIVER_MINOR            0
  37 #define DRIVER_PATCHLEVEL       16
  38
  39 #define NOUVEAU_FAMILY   0x0000FFFF
  40 #define NOUVEAU_FLAGS    0xFFFF0000
  41
  42 #include "ttm/ttm_bo_api.h"
  43 #include "ttm/ttm_bo_driver.h"
  44 #include "ttm/ttm_placement.h"
  45 #include "ttm/ttm_memory.h"
  46 #include "ttm/ttm_module.h"
  47
  48 struct nouveau_fpriv {
  49         struct ttm_object_file *tfile;
  50 };
  51
  52 #define DRM_FILE_PAGE_OFFSET (0x100000000ULL >> PAGE_SHIFT)
  53
  54 #include "nouveau_drm.h"
  55 #include "nouveau_reg.h"
  56 #include "nouveau_bios.h"
  57 struct nouveau_grctx;
  58
  59 #define MAX_NUM_DCB_ENTRIES 16
  60
  61 #define NOUVEAU_MAX_CHANNEL_NR 128
  62 #define NOUVEAU_MAX_TILE_NR 15
  63
  64 #define NV50_VM_MAX_VRAM (2*1024*1024*1024ULL)
  65 #define NV50_VM_BLOCK    (512*1024*1024ULL)
  66 #define NV50_VM_VRAM_NR  (NV50_VM_MAX_VRAM / NV50_VM_BLOCK)
  67
  68 struct nouveau_tile_reg {
  69         struct nouveau_fence *fence;
  70         uint32_t addr;
  71         uint32_t size;
  72         bool used;
  73 };
  74
  75 struct nouveau_bo {
  76         struct ttm_buffer_object bo;
  77         struct ttm_placement placement;
  78         u32 placements[3];
  79         u32 busy_placements[3];
  80         struct ttm_bo_kmap_obj kmap;
  81         struct list_head head;
  82
  83         /* protected by ttm_bo_reserve() */
  84         struct drm_file *reserved_by;
  85         struct list_head entry;
  86         int pbbo_index;
  87         bool validate_mapped;
  88
  89         struct nouveau_channel *channel;
  90
  91         bool mappable;
  92         bool no_vm;
  93
  94         uint32_t tile_mode;
  95         uint32_t tile_flags;
  96         struct nouveau_tile_reg *tile;
  97
  98         struct drm_gem_object *gem;
  99         struct drm_file *cpu_filp;
 100         int pin_refcnt;
 101 };
 102
 103 static inline struct nouveau_bo *
 104 nouveau_bo(struct ttm_buffer_object *bo)
 105 {
 106         return container_of(bo, struct nouveau_bo, bo);
 107 }
 108
 109 static inline struct nouveau_bo *
 110 nouveau_gem_object(struct drm_gem_object *gem)
 111 {
 112         return gem ? gem->driver_private : NULL;
 113 }
 114
 115 /* TODO: submit equivalent to TTM generic API upstream? */
 116 static inline void __iomem *
 117 nvbo_kmap_obj_iovirtual(struct nouveau_bo *nvbo)
 118 {
 119         bool is_iomem;
 120         void __iomem *ioptr = (void __force __iomem *)ttm_kmap_obj_virtual(
 121                                                 &nvbo->kmap, &is_iomem);
 122         WARN_ON_ONCE(ioptr && !is_iomem);
 123         return ioptr;
 124 }
 125
 126 enum nouveau_flags {
 127         NV_NFORCE   = 0x10000000,
 128         NV_NFORCE2  = 0x20000000
 129 };
 130
 131 #define NVOBJ_ENGINE_SW         0
 132 #define NVOBJ_ENGINE_GR         1
 133 #define NVOBJ_ENGINE_DISPLAY    2
 134 #define NVOBJ_ENGINE_INT        0xdeadbeef
 135
 136 #define NVOBJ_FLAG_ALLOW_NO_REFS        (1 << 0)
 137 #define NVOBJ_FLAG_ZERO_ALLOC           (1 << 1)
 138 #define NVOBJ_FLAG_ZERO_FREE            (1 << 2)
 139 #define NVOBJ_FLAG_FAKE                 (1 << 3)
 140 struct nouveau_gpuobj {
 141         struct list_head list;
 142
 143         struct nouveau_channel *im_channel;
 144         struct drm_mm_node *im_pramin;
 145         struct nouveau_bo *im_backing;
 146         uint32_t im_backing_start;
 147         uint32_t *im_backing_suspend;
 148         int im_bound;
 149
 150         uint32_t flags;
 151         int refcount;
 152
 153         uint32_t engine;
 154         uint32_t class;
 155
 156         void (*dtor)(struct drm_device *, struct nouveau_gpuobj *);
 157         void *priv;
 158 };
 159
 160 struct nouveau_gpuobj_ref {
 161         struct list_head list;
 162
 163         struct nouveau_gpuobj *gpuobj;
 164         uint32_t instance;
 165
 166         struct nouveau_channel *channel;
 167         int handle;
 168 };
 169
 170 struct nouveau_channel {
 171         struct drm_device *dev;
 172         int id;
 173
 174         /* owner of this fifo */
 175         struct drm_file *file_priv;
 176         /* mapping of the fifo itself */
 177         struct drm_local_map *map;
 178
 179         /* mapping of the regs controling the fifo */
 180         void __iomem *user;
 181         uint32_t user_get;
 182         uint32_t user_put;
 183
 184         /* Fencing */
 185         struct {
 186                 /* lock protects the pending list only */
 187                 spinlock_t lock;
 188                 struct list_head pending;
 189                 uint32_t sequence;
 190                 uint32_t sequence_ack;
 191                 atomic_t last_sequence_irq;
 192         } fence;
 193
 194         /* DMA push buffer */
 195         struct nouveau_gpuobj_ref *pushbuf;
 196         struct nouveau_bo         *pushbuf_bo;
 197         uint32_t                   pushbuf_base;
 198
 199         /* Notifier memory */
 200         struct nouveau_bo *notifier_bo;
 201         struct drm_mm notifier_heap;
 202
 203         /* PFIFO context */
 204         struct nouveau_gpuobj_ref *ramfc;
 205         struct nouveau_gpuobj_ref *cache;
 206
 207         /* PGRAPH context */
 208         /* XXX may be merge 2 pointers as private data ??? */
 209         struct nouveau_gpuobj_ref *ramin_grctx;
 210         void *pgraph_ctx;
 211
 212         /* NV50 VM */
 213         struct nouveau_gpuobj     *vm_pd;
 214         struct nouveau_gpuobj_ref *vm_gart_pt;
 215         struct nouveau_gpuobj_ref *vm_vram_pt[NV50_VM_VRAM_NR];
 216
 217         /* Objects */
 218         struct nouveau_gpuobj_ref *ramin; /* Private instmem */
 219         struct drm_mm              ramin_heap; /* Private PRAMIN heap */
 220         struct nouveau_gpuobj_ref *ramht; /* Hash table */
 221         struct list_head           ramht_refs; /* Objects referenced by RAMHT */
 222
 223         /* GPU object info for stuff used in-kernel (mm_enabled) */
 224         uint32_t m2mf_ntfy;
 225         uint32_t vram_handle;
 226         uint32_t gart_handle;
 227         bool accel_done;
 228
 229         /* Push buffer state (only for drm's channel on !mm_enabled) */
 230         struct {
 231                 int max;
 232                 int free;
 233                 int cur;
 234                 int put;
 235                 /* access via pushbuf_bo */
 236
 237                 int ib_base;
 238                 int ib_max;
 239                 int ib_free;
 240                 int ib_put;
 241         } dma;
 242
 243         uint32_t sw_subchannel[8];
 244
 245         struct {
 246                 struct nouveau_gpuobj *vblsem;
 247                 uint32_t vblsem_offset;
 248                 uint32_t vblsem_rval;
 249                 struct list_head vbl_wait;
 250         } nvsw;
 251
 252         struct {
 253                 bool active;
 254                 char name[32];
 255                 struct drm_info_list info;
 256         } debugfs;
 257 };
 258
 259 struct nouveau_instmem_engine {
 260         void    *priv;
 261
 262         int     (*init)(struct drm_device *dev);
 263         void    (*takedown)(struct drm_device *dev);
 264         int     (*suspend)(struct drm_device *dev);
 265         void    (*resume)(struct drm_device *dev);
 266
 267         int     (*populate)(struct drm_device *, struct nouveau_gpuobj *,
 268                             uint32_t *size);
 269         void    (*clear)(struct drm_device *, struct nouveau_gpuobj *);
 270         int     (*bind)(struct drm_device *, struct nouveau_gpuobj *);
 271         int     (*unbind)(struct drm_device *, struct nouveau_gpuobj *);
 272         void    (*flush)(struct drm_device *);
 273 };
 274
 275 struct nouveau_mc_engine {
 276         int  (*init)(struct drm_device *dev);
 277         void (*takedown)(struct drm_device *dev);
 278 };
 279
 280 struct nouveau_timer_engine {
 281         int      (*init)(struct drm_device *dev);
 282         void     (*takedown)(struct drm_device *dev);
 283         uint64_t (*read)(struct drm_device *dev);
 284 };
 285
 286 struct nouveau_fb_engine {
 287         int num_tiles;
 288
 289         int  (*init)(struct drm_device *dev);
 290         void (*takedown)(struct drm_device *dev);
 291
 292         void (*set_region_tiling)(struct drm_device *dev, int i, uint32_t addr,
 293                                  uint32_t size, uint32_t pitch);
 294 };
 295
 296 struct nouveau_fifo_engine {
 297         int  channels;
 298
 299         struct nouveau_gpuobj_ref *playlist[2];
 300         int cur_playlist;
 301
 302         int  (*init)(struct drm_device *);
 303         void (*takedown)(struct drm_device *);
 304
 305         void (*disable)(struct drm_device *);
 306         void (*enable)(struct drm_device *);
 307         bool (*reassign)(struct drm_device *, bool enable);
 308         bool (*cache_flush)(struct drm_device *dev);
 309         bool (*cache_pull)(struct drm_device *dev, bool enable);
 310
 311         int  (*channel_id)(struct drm_device *);
 312
 313         int  (*create_context)(struct nouveau_channel *);
 314         void (*destroy_context)(struct nouveau_channel *);
 315         int  (*load_context)(struct nouveau_channel *);
 316         int  (*unload_context)(struct drm_device *);
 317 };
 318
 319 struct nouveau_pgraph_object_method {
 320         int id;
 321         int (*exec)(struct nouveau_channel *chan, int grclass, int mthd,
 322                       uint32_t data);
 323 };
 324
 325 struct nouveau_pgraph_object_class {
 326         int id;
 327         bool software;
 328         struct nouveau_pgraph_object_method *methods;
 329 };
 330
 331 struct nouveau_pgraph_engine {
 332         struct nouveau_pgraph_object_class *grclass;
 333         bool accel_blocked;
 334         int grctx_size;
 335
 336         /* NV2x/NV3x context table (0x400780) */
 337         struct nouveau_gpuobj_ref *ctx_table;
 338
 339         int  (*init)(struct drm_device *);
 340         void (*takedown)(struct drm_device *);
 341
 342         void (*fifo_access)(struct drm_device *, bool);
 343
 344         struct nouveau_channel *(*channel)(struct drm_device *);
 345         int  (*create_context)(struct nouveau_channel *);
 346         void (*destroy_context)(struct nouveau_channel *);
 347         int  (*load_context)(struct nouveau_channel *);
 348         int  (*unload_context)(struct drm_device *);
 349
 350         void (*set_region_tiling)(struct drm_device *dev, int i, uint32_t addr,
 351                                   uint32_t size, uint32_t pitch);
 352 };
 353
 354 struct nouveau_engine {
 355         struct nouveau_instmem_engine instmem;
 356         struct nouveau_mc_engine      mc;
 357         struct nouveau_timer_engine   timer;
 358         struct nouveau_fb_engine      fb;
 359         struct nouveau_pgraph_engine  graph;
 360         struct nouveau_fifo_engine    fifo;
 361 };
 362
 363 struct nouveau_pll_vals {
 364         union {
 365                 struct {
 366 #ifdef __BIG_ENDIAN
 367                         uint8_t N1, M1, N2, M2;
 368 #else
 369                         uint8_t M1, N1, M2, N2;
 370 #endif
 371                 };
 372                 struct {
 373                         uint16_t NM1, NM2;
 374                 } __attribute__((packed));
 375         };
 376         int log2P;
 377
 378         int refclk;
 379 };
 380
 381 enum nv04_fp_display_regs {
 382         FP_DISPLAY_END,
 383         FP_TOTAL,
 384         FP_CRTC,
 385         FP_SYNC_START,
 386         FP_SYNC_END,
 387         FP_VALID_START,
 388         FP_VALID_END
 389 };
 390
 391 struct nv04_crtc_reg {
 392         unsigned char MiscOutReg;     /* */
 393         uint8_t CRTC[0x9f];
 394         uint8_t CR58[0x10];
 395         uint8_t Sequencer[5];
 396         uint8_t Graphics[9];
 397         uint8_t Attribute[21];
 398         unsigned char DAC[768];       /* Internal Colorlookuptable */
 399
 400         /* PCRTC regs */
 401         uint32_t fb_start;
 402         uint32_t crtc_cfg;
 403         uint32_t cursor_cfg;
 404         uint32_t gpio_ext;
 405         uint32_t crtc_830;
 406         uint32_t crtc_834;
 407         uint32_t crtc_850;
 408         uint32_t crtc_eng_ctrl;
 409
 410         /* PRAMDAC regs */
 411         uint32_t nv10_cursync;
 412         struct nouveau_pll_vals pllvals;
 413         uint32_t ramdac_gen_ctrl;
 414         uint32_t ramdac_630;
 415         uint32_t ramdac_634;
 416         uint32_t tv_setup;
 417         uint32_t tv_vtotal;
 418         uint32_t tv_vskew;
 419         uint32_t tv_vsync_delay;
 420         uint32_t tv_htotal;
 421         uint32_t tv_hskew;
 422         uint32_t tv_hsync_delay;
 423         uint32_t tv_hsync_delay2;
 424         uint32_t fp_horiz_regs[7];
 425         uint32_t fp_vert_regs[7];
 426         uint32_t dither;
 427         uint32_t fp_control;
 428         uint32_t dither_regs[6];
 429         uint32_t fp_debug_0;
 430         uint32_t fp_debug_1;
 431         uint32_t fp_debug_2;
 432         uint32_t fp_margin_color;
 433         uint32_t ramdac_8c0;
 434         uint32_t ramdac_a20;
 435         uint32_t ramdac_a24;
 436         uint32_t ramdac_a34;
 437         uint32_t ctv_regs[38];
 438 };
 439
 440 struct nv04_output_reg {
 441         uint32_t output;
 442         int head;
 443 };
 444
 445 struct nv04_mode_state {
 446         uint32_t bpp;
 447         uint32_t width;
 448         uint32_t height;
 449         uint32_t interlace;
 450         uint32_t repaint0;
 451         uint32_t repaint1;
 452         uint32_t screen;
 453         uint32_t scale;
 454         uint32_t dither;
 455         uint32_t extra;
 456         uint32_t fifo;
 457         uint32_t pixel;
 458         uint32_t horiz;
 459         int arbitration0;
 460         int arbitration1;
 461         uint32_t pll;
 462         uint32_t pllB;
 463         uint32_t vpll;
 464         uint32_t vpll2;
 465         uint32_t vpllB;
 466         uint32_t vpll2B;
 467         uint32_t pllsel;
 468         uint32_t sel_clk;
 469         uint32_t general;
 470         uint32_t crtcOwner;
 471         uint32_t head;
 472         uint32_t head2;
 473         uint32_t cursorConfig;
 474         uint32_t cursor0;
 475         uint32_t cursor1;
 476         uint32_t cursor2;
 477         uint32_t timingH;
 478         uint32_t timingV;
 479         uint32_t displayV;
 480         uint32_t crtcSync;
 481
 482         struct nv04_crtc_reg crtc_reg[2];
 483 };
 484
 485 enum nouveau_card_type {
 486         NV_04      = 0x00,
 487         NV_10      = 0x10,
 488         NV_20      = 0x20,
 489         NV_30      = 0x30,
 490         NV_40      = 0x40,
 491         NV_50      = 0x50,
 492 };
 493
 494 struct drm_nouveau_private {
 495         struct drm_device *dev;
 496
 497         /* the card type, takes NV_* as values */
 498         enum nouveau_card_type card_type;
 499         /* exact chipset, derived from NV_PMC_BOOT_0 */
 500         int chipset;
 501         int flags;
 502
 503         void __iomem *mmio;
 504         void __iomem *ramin;
 505         uint32_t ramin_size;
 506
 507         struct nouveau_bo *vga_ram;
 508
 509         struct workqueue_struct *wq;
 510         struct work_struct irq_work;
 511         struct work_struct hpd_work;
 512
 513         struct list_head vbl_waiting;
 514
 515         struct {
 516                 struct ttm_global_reference mem_global_ref;
 517                 struct ttm_bo_global_ref bo_global_ref;
 518                 struct ttm_bo_device bdev;
 519                 spinlock_t bo_list_lock;
 520                 struct list_head bo_list;
 521                 atomic_t validate_sequence;
 522         } ttm;
 523
 524         int fifo_alloc_count;
 525         struct nouveau_channel *fifos[NOUVEAU_MAX_CHANNEL_NR];
 526
 527         struct nouveau_engine engine;
 528         struct nouveau_channel *channel;
 529
 530         /* For PFIFO and PGRAPH. */
 531         spinlock_t context_switch_lock;
 532
 533         /* RAMIN configuration, RAMFC, RAMHT and RAMRO offsets */
 534         struct nouveau_gpuobj *ramht;
 535         uint32_t ramin_rsvd_vram;
 536         uint32_t ramht_offset;
 537         uint32_t ramht_size;
 538         uint32_t ramht_bits;
 539         uint32_t ramfc_offset;
 540         uint32_t ramfc_size;
 541         uint32_t ramro_offset;
 542         uint32_t ramro_size;
 543
 544         struct {
 545                 enum {
 546                         NOUVEAU_GART_NONE = 0,
 547                         NOUVEAU_GART_AGP,
 548                         NOUVEAU_GART_SGDMA
 549                 } type;
 550                 uint64_t aper_base;
 551                 uint64_t aper_size;
 552                 uint64_t aper_free;
 553
 554                 struct nouveau_gpuobj *sg_ctxdma;
 555                 struct page *sg_dummy_page;
 556                 dma_addr_t sg_dummy_bus;
 557         } gart_info;
 558
 559         /* nv10-nv40 tiling regions */
 560         struct {
 561                 struct nouveau_tile_reg reg[NOUVEAU_MAX_TILE_NR];
 562                 spinlock_t lock;
 563         } tile;
 564
 565         /* VRAM/fb configuration */
 566         uint64_t vram_size;
 567         uint64_t vram_sys_base;
 568
 569         uint64_t fb_phys;
 570         uint64_t fb_available_size;
 571         uint64_t fb_mappable_pages;
 572         uint64_t fb_aper_free;
 573         int fb_mtrr;
 574
 575         /* G8x/G9x virtual address space */
 576         uint64_t vm_gart_base;
 577         uint64_t vm_gart_size;
 578         uint64_t vm_vram_base;
 579         uint64_t vm_vram_size;
 580         uint64_t vm_end;
 581         struct nouveau_gpuobj *vm_vram_pt[NV50_VM_VRAM_NR];
 582         int vm_vram_pt_nr;
 583
 584         struct drm_mm ramin_heap;
 585
 586         struct list_head gpuobj_list;
 587
 588         struct nvbios vbios;
 589
 590         struct nv04_mode_state mode_reg;
 591         struct nv04_mode_state saved_reg;
 592         uint32_t saved_vga_font[4][16384];
 593         uint32_t crtc_owner;
 594         uint32_t dac_users[4];
 595
 596         struct nouveau_suspend_resume {
 597                 uint32_t *ramin_copy;
 598         } susres;
 599
 600         struct backlight_device *backlight;
 601
 602         struct nouveau_channel *evo;
 603         struct {
 604                 struct dcb_entry *dcb;
 605                 u16 script;
 606                 u32 pclk;
 607         } evo_irq;
 608
 609         struct {
 610                 struct dentry *channel_root;
 611         } debugfs;
 612
 613         struct nouveau_fbdev *nfbdev;
 614         struct apertures_struct *apertures;
 615 };
 616
 617 static inline struct drm_nouveau_private *
 618 nouveau_bdev(struct ttm_bo_device *bd)
 619 {
 620         return container_of(bd, struct drm_nouveau_private, ttm.bdev);
 621 }
 622
 623 static inline int
 624 nouveau_bo_ref(struct nouveau_bo *ref, struct nouveau_bo **pnvbo)
 625 {
 626         struct nouveau_bo *prev;
 627
 628         if (!pnvbo)
 629                 return -EINVAL;
 630         prev = *pnvbo;
 631
 632         *pnvbo = ref ? nouveau_bo(ttm_bo_reference(&ref->bo)) : NULL;
 633         if (prev) {
 634                 struct ttm_buffer_object *bo = &prev->bo;
 635
 636                 ttm_bo_unref(&bo);
 637         }
 638
 639         return 0;
 640 }
 641
 642 #define NOUVEAU_GET_USER_CHANNEL_WITH_RETURN(id, cl, ch) do {    \
 643         struct drm_nouveau_private *nv = dev->dev_private;       \
 644         if (!nouveau_channel_owner(dev, (cl), (id))) {           \
 645                 NV_ERROR(dev, "pid %d doesn't own channel %d\n", \
 646                          DRM_CURRENTPID, (id));                  \
 647                 return -EPERM;                                   \
 648         }                                                        \
 649         (ch) = nv->fifos[(id)];                                  \
 650 } while (0)
 651
 652 /* nouveau_drv.c */
 653 extern int nouveau_noagp;
 654 extern int nouveau_duallink;
 655 extern int nouveau_uscript_lvds;
 656 extern int nouveau_uscript_tmds;
 657 extern int nouveau_vram_pushbuf;
 658 extern int nouveau_vram_notify;
 659 extern int nouveau_fbpercrtc;
 660 extern int nouveau_tv_disable;
 661 extern char *nouveau_tv_norm;
 662 extern int nouveau_reg_debug;
 663 extern char *nouveau_vbios;
 664 extern int nouveau_ignorelid;
 665 extern int nouveau_nofbaccel;
 666 extern int nouveau_noaccel;
 667 extern int nouveau_override_conntype;
 668
 669 extern int nouveau_pci_suspend(struct pci_dev *pdev, pm_message_t pm_state);
 670 extern int nouveau_pci_resume(struct pci_dev *pdev);
 671
 672 /* nouveau_state.c */
 673 extern void nouveau_preclose(struct drm_device *dev, struct drm_file *);
 674 extern int  nouveau_load(struct drm_device *, unsigned long flags);
 675 extern int  nouveau_firstopen(struct drm_device *);
 676 extern void nouveau_lastclose(struct drm_device *);
 677 extern int  nouveau_unload(struct drm_device *);
 678 extern int  nouveau_ioctl_getparam(struct drm_device *, void *data,
 679                                    struct drm_file *);
 680 extern int  nouveau_ioctl_setparam(struct drm_device *, void *data,
 681                                    struct drm_file *);
 682 extern bool nouveau_wait_until(struct drm_device *, uint64_t timeout,
 683                                uint32_t reg, uint32_t mask, uint32_t val);
 684 extern bool nouveau_wait_for_idle(struct drm_device *);
 685 extern int  nouveau_card_init(struct drm_device *);
 686
 687 /* nouveau_mem.c */
 688 extern int  nouveau_mem_detect(struct drm_device *dev);
 689 extern int  nouveau_mem_init(struct drm_device *);
 690 extern int  nouveau_mem_init_agp(struct drm_device *);
 691 extern void nouveau_mem_close(struct drm_device *);
 692 extern struct nouveau_tile_reg *nv10_mem_set_tiling(struct drm_device *dev,
 693                                                     uint32_t addr,
 694                                                     uint32_t size,
 695                                                     uint32_t pitch);
 696 extern void nv10_mem_expire_tiling(struct drm_device *dev,
 697                                    struct nouveau_tile_reg *tile,
 698                                    struct nouveau_fence *fence);
 699 extern int  nv50_mem_vm_bind_linear(struct drm_device *, uint64_t virt,
 700                                     uint32_t size, uint32_t flags,
 701                                     uint64_t phys);
 702 extern void nv50_mem_vm_unbind(struct drm_device *, uint64_t virt,
 703                                uint32_t size);
 704
 705 /* nouveau_notifier.c */
 706 extern int  nouveau_notifier_init_channel(struct nouveau_channel *);
 707 extern void nouveau_notifier_takedown_channel(struct nouveau_channel *);
 708 extern int  nouveau_notifier_alloc(struct nouveau_channel *, uint32_t handle,
 709                                    int cout, uint32_t *offset);
 710 extern int  nouveau_notifier_offset(struct nouveau_gpuobj *, uint32_t *);
 711 extern int  nouveau_ioctl_notifier_alloc(struct drm_device *, void *data,
 712                                          struct drm_file *);
 713 extern int  nouveau_ioctl_notifier_free(struct drm_device *, void *data,
 714                                         struct drm_file *);
 715
 716 /* nouveau_channel.c */
 717 extern struct drm_ioctl_desc nouveau_ioctls[];
 718 extern int nouveau_max_ioctl;
 719 extern void nouveau_channel_cleanup(struct drm_device *, struct drm_file *);
 720 extern int  nouveau_channel_owner(struct drm_device *, struct drm_file *,
 721                                   int channel);
 722 extern int  nouveau_channel_alloc(struct drm_device *dev,
 723                                   struct nouveau_channel **chan,
 724                                   struct drm_file *file_priv,
 725                                   uint32_t fb_ctxdma, uint32_t tt_ctxdma);
 726 extern void nouveau_channel_free(struct nouveau_channel *);
 727
 728 /* nouveau_object.c */
 729 extern int  nouveau_gpuobj_early_init(struct drm_device *);
 730 extern int  nouveau_gpuobj_init(struct drm_device *);
 731 extern void nouveau_gpuobj_takedown(struct drm_device *);
 732 extern void nouveau_gpuobj_late_takedown(struct drm_device *);
 733 extern int  nouveau_gpuobj_suspend(struct drm_device *dev);
 734 extern void nouveau_gpuobj_suspend_cleanup(struct drm_device *dev);
 735 extern void nouveau_gpuobj_resume(struct drm_device *dev);
 736 extern int nouveau_gpuobj_channel_init(struct nouveau_channel *,
 737                                        uint32_t vram_h, uint32_t tt_h);
 738 extern void nouveau_gpuobj_channel_takedown(struct nouveau_channel *);
 739 extern int nouveau_gpuobj_new(struct drm_device *, struct nouveau_channel *,
 740                               uint32_t size, int align, uint32_t flags,
 741                               struct nouveau_gpuobj **);
 742 extern int nouveau_gpuobj_del(struct drm_device *, struct nouveau_gpuobj **);
 743 extern int nouveau_gpuobj_ref_add(struct drm_device *, struct nouveau_channel *,
 744                                   uint32_t handle, struct nouveau_gpuobj *,
 745                                   struct nouveau_gpuobj_ref **);
 746 extern int nouveau_gpuobj_ref_del(struct drm_device *,
 747                                   struct nouveau_gpuobj_ref **);
 748 extern int nouveau_gpuobj_ref_find(struct nouveau_channel *, uint32_t handle,
 749                                    struct nouveau_gpuobj_ref **ref_ret);
 750 extern int nouveau_gpuobj_new_ref(struct drm_device *,
 751                                   struct nouveau_channel *alloc_chan,
 752                                   struct nouveau_channel *ref_chan,
 753                                   uint32_t handle, uint32_t size, int align,
 754                                   uint32_t flags, struct nouveau_gpuobj_ref **);
 755 extern int nouveau_gpuobj_new_fake(struct drm_device *,
 756                                    uint32_t p_offset, uint32_t b_offset,
 757                                    uint32_t size, uint32_t flags,
 758                                    struct nouveau_gpuobj **,
 759                                    struct nouveau_gpuobj_ref**);
 760 extern int nouveau_gpuobj_dma_new(struct nouveau_channel *, int class,
 761                                   uint64_t offset, uint64_t size, int access,
 762                                   int target, struct nouveau_gpuobj **);
 763 extern int nouveau_gpuobj_gart_dma_new(struct nouveau_channel *,
 764                                        uint64_t offset, uint64_t size,
 765                                        int access, struct nouveau_gpuobj **,
 766                                        uint32_t *o_ret);
 767 extern int nouveau_gpuobj_gr_new(struct nouveau_channel *, int class,
 768                                  struct nouveau_gpuobj **);
 769 extern int nouveau_gpuobj_sw_new(struct nouveau_channel *, int class,
 770                                  struct nouveau_gpuobj **);
 771 extern int nouveau_ioctl_grobj_alloc(struct drm_device *, void *data,
 772                                      struct drm_file *);
 773 extern int nouveau_ioctl_gpuobj_free(struct drm_device *, void *data,
 774                                      struct drm_file *);
 775
 776 /* nouveau_irq.c */
 777 extern irqreturn_t nouveau_irq_handler(DRM_IRQ_ARGS);
 778 extern void        nouveau_irq_preinstall(struct drm_device *);
 779 extern int         nouveau_irq_postinstall(struct drm_device *);
 780 extern void        nouveau_irq_uninstall(struct drm_device *);
 781
 782 /* nouveau_sgdma.c */
 783 extern int nouveau_sgdma_init(struct drm_device *);
 784 extern void nouveau_sgdma_takedown(struct drm_device *);
 785 extern int nouveau_sgdma_get_page(struct drm_device *, uint32_t offset,
 786                                   uint32_t *page);
 787 extern struct ttm_backend *nouveau_sgdma_init_ttm(struct drm_device *);
 788
 789 /* nouveau_debugfs.c */
 790 #if defined(CONFIG_DRM_NOUVEAU_DEBUG)
 791 extern int  nouveau_debugfs_init(struct drm_minor *);
 792 extern void nouveau_debugfs_takedown(struct drm_minor *);
 793 extern int  nouveau_debugfs_channel_init(struct nouveau_channel *);
 794 extern void nouveau_debugfs_channel_fini(struct nouveau_channel *);
 795 #else
 796 static inline int
 797 nouveau_debugfs_init(struct drm_minor *minor)
 798 {
 799         return 0;
 800 }
 801
 802 static inline void nouveau_debugfs_takedown(struct drm_minor *minor)
 803 {
 804 }
 805
 806 static inline int
 807 nouveau_debugfs_channel_init(struct nouveau_channel *chan)
 808 {
 809         return 0;
 810 }
 811
 812 static inline void
 813 nouveau_debugfs_channel_fini(struct nouveau_channel *chan)
 814 {
 815 }
 816 #endif
 817
 818 /* nouveau_dma.c */
 819 extern void nouveau_dma_pre_init(struct nouveau_channel *);
 820 extern int  nouveau_dma_init(struct nouveau_channel *);
 821 extern int  nouveau_dma_wait(struct nouveau_channel *, int slots, int size);
 822
 823 /* nouveau_acpi.c */
 824 #define ROM_BIOS_PAGE 4096
 825 #if defined(CONFIG_ACPI)
 826 void nouveau_register_dsm_handler(void);
 827 void nouveau_unregister_dsm_handler(void);
 828 int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len);
 829 bool nouveau_acpi_rom_supported(struct pci_dev *pdev);
 830 int nouveau_acpi_edid(struct drm_device *, struct drm_connector *);
 831 #else
 832 static inline void nouveau_register_dsm_handler(void) {}
 833 static inline void nouveau_unregister_dsm_handler(void) {}
 834 static inline bool nouveau_acpi_rom_supported(struct pci_dev *pdev) { return false; }
 835 static inline int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len) { return -EINVAL; }
 836 static inline int nouveau_acpi_edid(struct drm_device *dev, struct drm_connector *connector) { return -EINVAL; }
 837 #endif
 838
 839 /* nouveau_backlight.c */
 840 #ifdef CONFIG_DRM_NOUVEAU_BACKLIGHT
 841 extern int nouveau_backlight_init(struct drm_device *);
 842 extern void nouveau_backlight_exit(struct drm_device *);
 843 #else
 844 static inline int nouveau_backlight_init(struct drm_device *dev)
 845 {
 846         return 0;
 847 }
 848
 849 static inline void nouveau_backlight_exit(struct drm_device *dev) { }
 850 #endif
 851
 852 /* nouveau_bios.c */
 853 extern int nouveau_bios_init(struct drm_device *);
 854 extern void nouveau_bios_takedown(struct drm_device *dev);
 855 extern int nouveau_run_vbios_init(struct drm_device *);
 856 extern void nouveau_bios_run_init_table(struct drm_device *, uint16_t table,
 857                                         struct dcb_entry *);
 858 extern struct dcb_gpio_entry *nouveau_bios_gpio_entry(struct drm_device *,
 859                                                       enum dcb_gpio_tag);
 860 extern struct dcb_connector_table_entry *
 861 nouveau_bios_connector_entry(struct drm_device *, int index);
 862 extern int get_pll_limits(struct drm_device *, uint32_t limit_match,
 863                           struct pll_lims *);
 864 extern int nouveau_bios_run_display_table(struct drm_device *,
 865                                           struct dcb_entry *,
 866                                           uint32_t script, int pxclk);
 867 extern void *nouveau_bios_dp_table(struct drm_device *, struct dcb_entry *,
 868                                    int *length);
 869 extern bool nouveau_bios_fp_mode(struct drm_device *, struct drm_display_mode *);
 870 extern uint8_t *nouveau_bios_embedded_edid(struct drm_device *);
 871 extern int nouveau_bios_parse_lvds_table(struct drm_device *, int pxclk,
 872                                          bool *dl, bool *if_is_24bit);
 873 extern int run_tmds_table(struct drm_device *, struct dcb_entry *,
 874                           int head, int pxclk);
 875 extern int call_lvds_script(struct drm_device *, struct dcb_entry *, int head,
 876                             enum LVDS_script, int pxclk);
 877
 878 /* nouveau_ttm.c */
 879 int nouveau_ttm_global_init(struct drm_nouveau_private *);
 880 void nouveau_ttm_global_release(struct drm_nouveau_private *);
 881 int nouveau_ttm_mmap(struct file *, struct vm_area_struct *);
 882
 883 /* nouveau_dp.c */
 884 int nouveau_dp_auxch(struct nouveau_i2c_chan *auxch, int cmd, int addr,
 885                      uint8_t *data, int data_nr);
 886 bool nouveau_dp_detect(struct drm_encoder *);
 887 bool nouveau_dp_link_train(struct drm_encoder *);
 888
 889 /* nv04_fb.c */
 890 extern int  nv04_fb_init(struct drm_device *);
 891 extern void nv04_fb_takedown(struct drm_device *);
 892
 893 /* nv10_fb.c */
 894 extern int  nv10_fb_init(struct drm_device *);
 895 extern void nv10_fb_takedown(struct drm_device *);
 896 extern void nv10_fb_set_region_tiling(struct drm_device *, int, uint32_t,
 897                                       uint32_t, uint32_t);
 898
 899 /* nv40_fb.c */
 900 extern int  nv40_fb_init(struct drm_device *);
 901 extern void nv40_fb_takedown(struct drm_device *);
 902 extern void nv40_fb_set_region_tiling(struct drm_device *, int, uint32_t,
 903                                       uint32_t, uint32_t);
 904
 905 /* nv50_fb.c */
 906 extern int  nv50_fb_init(struct drm_device *);
 907 extern void nv50_fb_takedown(struct drm_device *);
 908
 909 /* nv04_fifo.c */
 910 extern int  nv04_fifo_init(struct drm_device *);
 911 extern void nv04_fifo_disable(struct drm_device *);
 912 extern void nv04_fifo_enable(struct drm_device *);
 913 extern bool nv04_fifo_reassign(struct drm_device *, bool);
 914 extern bool nv04_fifo_cache_flush(struct drm_device *);
 915 extern bool nv04_fifo_cache_pull(struct drm_device *, bool);
 916 extern int  nv04_fifo_channel_id(struct drm_device *);
 917 extern int  nv04_fifo_create_context(struct nouveau_channel *);
 918 extern void nv04_fifo_destroy_context(struct nouveau_channel *);
 919 extern int  nv04_fifo_load_context(struct nouveau_channel *);
 920 extern int  nv04_fifo_unload_context(struct drm_device *);
 921
 922 /* nv10_fifo.c */
 923 extern int  nv10_fifo_init(struct drm_device *);
 924 extern int  nv10_fifo_channel_id(struct drm_device *);
 925 extern int  nv10_fifo_create_context(struct nouveau_channel *);
 926 extern void nv10_fifo_destroy_context(struct nouveau_channel *);
 927 extern int  nv10_fifo_load_context(struct nouveau_channel *);
 928 extern int  nv10_fifo_unload_context(struct drm_device *);
 929
 930 /* nv40_fifo.c */
 931 extern int  nv40_fifo_init(struct drm_device *);
 932 extern int  nv40_fifo_create_context(struct nouveau_channel *);
 933 extern void nv40_fifo_destroy_context(struct nouveau_channel *);
 934 extern int  nv40_fifo_load_context(struct nouveau_channel *);
 935 extern int  nv40_fifo_unload_context(struct drm_device *);
 936
 937 /* nv50_fifo.c */
 938 extern int  nv50_fifo_init(struct drm_device *);
 939 extern void nv50_fifo_takedown(struct drm_device *);
 940 extern int  nv50_fifo_channel_id(struct drm_device *);
 941 extern int  nv50_fifo_create_context(struct nouveau_channel *);
 942 extern void nv50_fifo_destroy_context(struct nouveau_channel *);
 943 extern int  nv50_fifo_load_context(struct nouveau_channel *);
 944 extern int  nv50_fifo_unload_context(struct drm_device *);
 945
 946 /* nv04_graph.c */
 947 extern struct nouveau_pgraph_object_class nv04_graph_grclass[];
 948 extern int  nv04_graph_init(struct drm_device *);
 949 extern void nv04_graph_takedown(struct drm_device *);
 950 extern void nv04_graph_fifo_access(struct drm_device *, bool);
 951 extern struct nouveau_channel *nv04_graph_channel(struct drm_device *);
 952 extern int  nv04_graph_create_context(struct nouveau_channel *);
 953 extern void nv04_graph_destroy_context(struct nouveau_channel *);
 954 extern int  nv04_graph_load_context(struct nouveau_channel *);
 955 extern int  nv04_graph_unload_context(struct drm_device *);
 956 extern void nv04_graph_context_switch(struct drm_device *);
 957
 958 /* nv10_graph.c */
 959 extern struct nouveau_pgraph_object_class nv10_graph_grclass[];
 960 extern int  nv10_graph_init(struct drm_device *);
 961 extern void nv10_graph_takedown(struct drm_device *);
 962 extern struct nouveau_channel *nv10_graph_channel(struct drm_device *);
 963 extern int  nv10_graph_create_context(struct nouveau_channel *);
 964 extern void nv10_graph_destroy_context(struct nouveau_channel *);
 965 extern int  nv10_graph_load_context(struct nouveau_channel *);
 966 extern int  nv10_graph_unload_context(struct drm_device *);
 967 extern void nv10_graph_context_switch(struct drm_device *);
 968 extern void nv10_graph_set_region_tiling(struct drm_device *, int, uint32_t,
 969                                          uint32_t, uint32_t);
 970
 971 /* nv20_graph.c */
 972 extern struct nouveau_pgraph_object_class nv20_graph_grclass[];
 973 extern struct nouveau_pgraph_object_class nv30_graph_grclass[];
 974 extern int  nv20_graph_create_context(struct nouveau_channel *);
 975 extern void nv20_graph_destroy_context(struct nouveau_channel *);
 976 extern int  nv20_graph_load_context(struct nouveau_channel *);
 977 extern int  nv20_graph_unload_context(struct drm_device *);
 978 extern int  nv20_graph_init(struct drm_device *);
 979 extern void nv20_graph_takedown(struct drm_device *);
 980 extern int  nv30_graph_init(struct drm_device *);
 981 extern void nv20_graph_set_region_tiling(struct drm_device *, int, uint32_t,
 982                                          uint32_t, uint32_t);
 983
 984 /* nv40_graph.c */
 985 extern struct nouveau_pgraph_object_class nv40_graph_grclass[];
 986 extern int  nv40_graph_init(struct drm_device *);
 987 extern void nv40_graph_takedown(struct drm_device *);
 988 extern struct nouveau_channel *nv40_graph_channel(struct drm_device *);
 989 extern int  nv40_graph_create_context(struct nouveau_channel *);
 990 extern void nv40_graph_destroy_context(struct nouveau_channel *);
 991 extern int  nv40_graph_load_context(struct nouveau_channel *);
 992 extern int  nv40_graph_unload_context(struct drm_device *);
 993 extern void nv40_grctx_init(struct nouveau_grctx *);
 994 extern void nv40_graph_set_region_tiling(struct drm_device *, int, uint32_t,
 995                                          uint32_t, uint32_t);
 996
 997 /* nv50_graph.c */
 998 extern struct nouveau_pgraph_object_class nv50_graph_grclass[];
 999 extern int  nv50_graph_init(struct drm_device *);
1000 extern void nv50_graph_takedown(struct drm_device *);
1001 extern void nv50_graph_fifo_access(struct drm_device *, bool);
1002 extern struct nouveau_channel *nv50_graph_channel(struct drm_device *);
1003 extern int  nv50_graph_create_context(struct nouveau_channel *);
1004 extern void nv50_graph_destroy_context(struct nouveau_channel *);
1005 extern int  nv50_graph_load_context(struct nouveau_channel *);
1006 extern int  nv50_graph_unload_context(struct drm_device *);
1007 extern void nv50_graph_context_switch(struct drm_device *);
1008 extern int  nv50_grctx_init(struct nouveau_grctx *);
1009
1010 /* nv04_instmem.c */
1011 extern int  nv04_instmem_init(struct drm_device *);
1012 extern void nv04_instmem_takedown(struct drm_device *);
1013 extern int  nv04_instmem_suspend(struct drm_device *);
1014 extern void nv04_instmem_resume(struct drm_device *);
1015 extern int  nv04_instmem_populate(struct drm_device *, struct nouveau_gpuobj *,
1016                                   uint32_t *size);
1017 extern void nv04_instmem_clear(struct drm_device *, struct nouveau_gpuobj *);
1018 extern int  nv04_instmem_bind(struct drm_device *, struct nouveau_gpuobj *);
1019 extern int  nv04_instmem_unbind(struct drm_device *, struct nouveau_gpuobj *);
1020 extern void nv04_instmem_flush(struct drm_device *);
1021
1022 /* nv50_instmem.c */
1023 extern int  nv50_instmem_init(struct drm_device *);
1024 extern void nv50_instmem_takedown(struct drm_device *);
1025 extern int  nv50_instmem_suspend(struct drm_device *);
1026 extern void nv50_instmem_resume(struct drm_device *);
1027 extern int  nv50_instmem_populate(struct drm_device *, struct nouveau_gpuobj *,
1028                                   uint32_t *size);
1029 extern void nv50_instmem_clear(struct drm_device *, struct nouveau_gpuobj *);
1030 extern int  nv50_instmem_bind(struct drm_device *, struct nouveau_gpuobj *);
1031 extern int  nv50_instmem_unbind(struct drm_device *, struct nouveau_gpuobj *);
1032 extern void nv50_instmem_flush(struct drm_device *);
1033 extern void nv84_instmem_flush(struct drm_device *);
1034 extern void nv50_vm_flush(struct drm_device *, int engine);
1035
1036 /* nv04_mc.c */
1037 extern int  nv04_mc_init(struct drm_device *);
1038 extern void nv04_mc_takedown(struct drm_device *);
1039
1040 /* nv40_mc.c */
1041 extern int  nv40_mc_init(struct drm_device *);
1042 extern void nv40_mc_takedown(struct drm_device *);
1043
1044 /* nv50_mc.c */
1045 extern int  nv50_mc_init(struct drm_device *);
1046 extern void nv50_mc_takedown(struct drm_device *);
1047
1048 /* nv04_timer.c */
1049 extern int  nv04_timer_init(struct drm_device *);
1050 extern uint64_t nv04_timer_read(struct drm_device *);
1051 extern void nv04_timer_takedown(struct drm_device *);
1052
1053 extern long nouveau_compat_ioctl(struct file *file, unsigned int cmd,
1054                                  unsigned long arg);
1055
1056 /* nv04_dac.c */
1057 extern int nv04_dac_create(struct drm_connector *, struct dcb_entry *);
1058 extern uint32_t nv17_dac_sample_load(struct drm_encoder *encoder);
1059 extern int nv04_dac_output_offset(struct drm_encoder *encoder);
1060 extern void nv04_dac_update_dacclk(struct drm_encoder *encoder, bool enable);
1061 extern bool nv04_dac_in_use(struct drm_encoder *encoder);
1062
1063 /* nv04_dfp.c */
1064 extern int nv04_dfp_create(struct drm_connector *, struct dcb_entry *);
1065 extern int nv04_dfp_get_bound_head(struct drm_device *dev, struct dcb_entry *dcbent);
1066 extern void nv04_dfp_bind_head(struct drm_device *dev, struct dcb_entry *dcbent,
1067                                int head, bool dl);
1068 extern void nv04_dfp_disable(struct drm_device *dev, int head);
1069 extern void nv04_dfp_update_fp_control(struct drm_encoder *encoder, int mode);
1070
1071 /* nv04_tv.c */
1072 extern int nv04_tv_identify(struct drm_device *dev, int i2c_index);
1073 extern int nv04_tv_create(struct drm_connector *, struct dcb_entry *);
1074
1075 /* nv17_tv.c */
1076 extern int nv17_tv_create(struct drm_connector *, struct dcb_entry *);
1077
1078 /* nv04_display.c */
1079 extern int nv04_display_create(struct drm_device *);
1080 extern void nv04_display_destroy(struct drm_device *);
1081 extern void nv04_display_restore(struct drm_device *);
1082
1083 /* nv04_crtc.c */
1084 extern int nv04_crtc_create(struct drm_device *, int index);
1085
1086 /* nouveau_bo.c */
1087 extern struct ttm_bo_driver nouveau_bo_driver;
1088 extern int nouveau_bo_new(struct drm_device *, struct nouveau_channel *,
1089                           int size, int align, uint32_t flags,
1090                           uint32_t tile_mode, uint32_t tile_flags,
1091                           bool no_vm, bool mappable, struct nouveau_bo **);
1092 extern int nouveau_bo_pin(struct nouveau_bo *, uint32_t flags);
1093 extern int nouveau_bo_unpin(struct nouveau_bo *);
1094 extern int nouveau_bo_map(struct nouveau_bo *);
1095 extern void nouveau_bo_unmap(struct nouveau_bo *);
1096 extern void nouveau_bo_placement_set(struct nouveau_bo *, uint32_t type,
1097                                      uint32_t busy);
1098 extern u16 nouveau_bo_rd16(struct nouveau_bo *nvbo, unsigned index);
1099 extern void nouveau_bo_wr16(struct nouveau_bo *nvbo, unsigned index, u16 val);
1100 extern u32 nouveau_bo_rd32(struct nouveau_bo *nvbo, unsigned index);
1101 extern void nouveau_bo_wr32(struct nouveau_bo *nvbo, unsigned index, u32 val);
1102
1103 /* nouveau_fence.c */
1104 struct nouveau_fence;
1105 extern int nouveau_fence_init(struct nouveau_channel *);
1106 extern void nouveau_fence_fini(struct nouveau_channel *);
1107 extern void nouveau_fence_update(struct nouveau_channel *);
1108 extern int nouveau_fence_new(struct nouveau_channel *, struct nouveau_fence **,
1109                              bool emit);
1110 extern int nouveau_fence_emit(struct nouveau_fence *);
1111 struct nouveau_channel *nouveau_fence_channel(struct nouveau_fence *);
1112 extern bool nouveau_fence_signalled(void *obj, void *arg);
1113 extern int nouveau_fence_wait(void *obj, void *arg, bool lazy, bool intr);
1114 extern int nouveau_fence_flush(void *obj, void *arg);
1115 extern void nouveau_fence_unref(void **obj);
1116 extern void *nouveau_fence_ref(void *obj);
1117
1118 /* nouveau_gem.c */
1119 extern int nouveau_gem_new(struct drm_device *, struct nouveau_channel *,
1120                            int size, int align, uint32_t flags,
1121                            uint32_t tile_mode, uint32_t tile_flags,
1122                            bool no_vm, bool mappable, struct nouveau_bo **);
1123 extern int nouveau_gem_object_new(struct drm_gem_object *);
1124 extern void nouveau_gem_object_del(struct drm_gem_object *);
1125 extern int nouveau_gem_ioctl_new(struct drm_device *, void *,
1126                                  struct drm_file *);
1127 extern int nouveau_gem_ioctl_pushbuf(struct drm_device *, void *,
1128                                      struct drm_file *);
1129 extern int nouveau_gem_ioctl_cpu_prep(struct drm_device *, void *,
1130                                       struct drm_file *);
1131 extern int nouveau_gem_ioctl_cpu_fini(struct drm_device *, void *,
1132                                       struct drm_file *);
1133 extern int nouveau_gem_ioctl_info(struct drm_device *, void *,
1134                                   struct drm_file *);
1135
1136 /* nv17_gpio.c */
1137 int nv17_gpio_get(struct drm_device *dev, enum dcb_gpio_tag tag);
1138 int nv17_gpio_set(struct drm_device *dev, enum dcb_gpio_tag tag, int state);
1139
1140 /* nv50_gpio.c */
1141 int nv50_gpio_get(struct drm_device *dev, enum dcb_gpio_tag tag);
1142 int nv50_gpio_set(struct drm_device *dev, enum dcb_gpio_tag tag, int state);
1143
1144 /* nv50_calc. */
1145 int nv50_calc_pll(struct drm_device *, struct pll_lims *, int clk,
1146                   int *N1, int *M1, int *N2, int *M2, int *P);
1147 int nv50_calc_pll2(struct drm_device *, struct pll_lims *,
1148                    int clk, int *N, int *fN, int *M, int *P);
1149
1150 #ifndef ioread32_native
1151 #ifdef __BIG_ENDIAN
1152 #define ioread16_native ioread16be
1153 #define iowrite16_native iowrite16be
1154 #define ioread32_native  ioread32be
1155 #define iowrite32_native iowrite32be
1156 #else /* def __BIG_ENDIAN */
1157 #define ioread16_native ioread16
1158 #define iowrite16_native iowrite16
1159 #define ioread32_native  ioread32
1160 #define iowrite32_native iowrite32
1161 #endif /* def __BIG_ENDIAN else */
1162 #endif /* !ioread32_native */
1163
1164 /* channel control reg access */
1165 static inline u32 nvchan_rd32(struct nouveau_channel *chan, unsigned reg)
1166 {
1167         return ioread32_native(chan->user + reg);
1168 }
1169
1170 static inline void nvchan_wr32(struct nouveau_channel *chan,
1171                                                         unsigned reg, u32 val)
1172 {
1173         iowrite32_native(val, chan->user + reg);
1174 }
1175
1176 /* register access */
1177 static inline u32 nv_rd32(struct drm_device *dev, unsigned reg)
1178 {
1179         struct drm_nouveau_private *dev_priv = dev->dev_private;
1180         return ioread32_native(dev_priv->mmio + reg);
1181 }
1182
1183 static inline void nv_wr32(struct drm_device *dev, unsigned reg, u32 val)
1184 {
1185         struct drm_nouveau_private *dev_priv = dev->dev_private;
1186         iowrite32_native(val, dev_priv->mmio + reg);
1187 }
1188
1189 static inline u8 nv_rd08(struct drm_device *dev, unsigned reg)
1190 {
1191         struct drm_nouveau_private *dev_priv = dev->dev_private;
1192         return ioread8(dev_priv->mmio + reg);
1193 }
1194
1195 static inline void nv_wr08(struct drm_device *dev, unsigned reg, u8 val)
1196 {
1197         struct drm_nouveau_private *dev_priv = dev->dev_private;
1198         iowrite8(val, dev_priv->mmio + reg);
1199 }
1200
1201 #define nv_wait(reg, mask, val) \
1202         nouveau_wait_until(dev, 2000000000ULL, (reg), (mask), (val))
1203
1204 /* PRAMIN access */
1205 static inline u32 nv_ri32(struct drm_device *dev, unsigned offset)
1206 {
1207         struct drm_nouveau_private *dev_priv = dev->dev_private;
1208         return ioread32_native(dev_priv->ramin + offset);
1209 }
1210
1211 static inline void nv_wi32(struct drm_device *dev, unsigned offset, u32 val)
1212 {
1213         struct drm_nouveau_private *dev_priv = dev->dev_private;
1214         iowrite32_native(val, dev_priv->ramin + offset);
1215 }
1216
1217 /* object access */
1218 static inline u32 nv_ro32(struct drm_device *dev, struct nouveau_gpuobj *obj,
1219                                 unsigned index)
1220 {
1221         return nv_ri32(dev, obj->im_pramin->start + index * 4);
1222 }
1223
1224 static inline void nv_wo32(struct drm_device *dev, struct nouveau_gpuobj *obj,
1225                                 unsigned index, u32 val)
1226 {
1227         nv_wi32(dev, obj->im_pramin->start + index * 4, val);
1228 }
1229
1230 /*
1231  * Logging
1232  * Argument d is (struct drm_device *).
1233  */
1234 #define NV_PRINTK(level, d, fmt, arg...) \
1235         printk(level "[" DRM_NAME "] " DRIVER_NAME " %s: " fmt, \
1236                                         pci_name(d->pdev), ##arg)
1237 #ifndef NV_DEBUG_NOTRACE
1238 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1239         if (drm_debug & DRM_UT_DRIVER) {                                       \
1240                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1241                           __LINE__, ##arg);                                    \
1242         }                                                                      \
1243 } while (0)
1244 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1245         if (drm_debug & DRM_UT_KMS) {                                          \
1246                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1247                           __LINE__, ##arg);                                    \
1248         }                                                                      \
1249 } while (0)
1250 #else
1251 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1252         if (drm_debug & DRM_UT_DRIVER)                                         \
1253                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1254 } while (0)
1255 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1256         if (drm_debug & DRM_UT_KMS)                                            \
1257                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1258 } while (0)
1259 #endif
1260 #define NV_ERROR(d, fmt, arg...) NV_PRINTK(KERN_ERR, d, fmt, ##arg)
1261 #define NV_INFO(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1262 #define NV_TRACEWARN(d, fmt, arg...) NV_PRINTK(KERN_NOTICE, d, fmt, ##arg)
1263 #define NV_TRACE(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1264 #define NV_WARN(d, fmt, arg...) NV_PRINTK(KERN_WARNING, d, fmt, ##arg)
1265
1266 /* nouveau_reg_debug bitmask */
1267 enum {
1268         NOUVEAU_REG_DEBUG_MC             = 0x1,
1269         NOUVEAU_REG_DEBUG_VIDEO          = 0x2,
1270         NOUVEAU_REG_DEBUG_FB             = 0x4,
1271         NOUVEAU_REG_DEBUG_EXTDEV         = 0x8,
1272         NOUVEAU_REG_DEBUG_CRTC           = 0x10,
1273         NOUVEAU_REG_DEBUG_RAMDAC         = 0x20,
1274         NOUVEAU_REG_DEBUG_VGACRTC        = 0x40,
1275         NOUVEAU_REG_DEBUG_RMVIO          = 0x80,
1276         NOUVEAU_REG_DEBUG_VGAATTR        = 0x100,
1277         NOUVEAU_REG_DEBUG_EVO            = 0x200,
1278 };
1279
1280 #define NV_REG_DEBUG(type, dev, fmt, arg...) do { \
1281         if (nouveau_reg_debug & NOUVEAU_REG_DEBUG_##type) \
1282                 NV_PRINTK(KERN_DEBUG, dev, "%s: " fmt, __func__, ##arg); \
1283 } while (0)
1284
1285 static inline bool
1286 nv_two_heads(struct drm_device *dev)
1287 {
1288         struct drm_nouveau_private *dev_priv = dev->dev_private;
1289         const int impl = dev->pci_device & 0x0ff0;
1290
1291         if (dev_priv->card_type >= NV_10 && impl != 0x0100 &&
1292             impl != 0x0150 && impl != 0x01a0 && impl != 0x0200)
1293                 return true;
1294
1295         return false;
1296 }
1297
1298 static inline bool
1299 nv_gf4_disp_arch(struct drm_device *dev)
1300 {
1301         return nv_two_heads(dev) && (dev->pci_device & 0x0ff0) != 0x0110;
1302 }
1303
1304 static inline bool
1305 nv_two_reg_pll(struct drm_device *dev)
1306 {
1307         struct drm_nouveau_private *dev_priv = dev->dev_private;
1308         const int impl = dev->pci_device & 0x0ff0;
1309
1310         if (impl == 0x0310 || impl == 0x0340 || dev_priv->card_type >= NV_40)
1311                 return true;
1312         return false;
1313 }
1314
1315 #define NV_SW                                                        0x0000506e
1316 #define NV_SW_DMA_SEMAPHORE                                          0x00000060
1317 #define NV_SW_SEMAPHORE_OFFSET                                       0x00000064
1318 #define NV_SW_SEMAPHORE_ACQUIRE                                      0x00000068
1319 #define NV_SW_SEMAPHORE_RELEASE                                      0x0000006c
1320 #define NV_SW_DMA_VBLSEM                                             0x0000018c
1321 #define NV_SW_VBLSEM_OFFSET                                          0x00000400
1322 #define NV_SW_VBLSEM_RELEASE_VALUE                                   0x00000404
1323 #define NV_SW_VBLSEM_RELEASE                                         0x00000408
1324
1325 #endif /* __NOUVEAU_DRV_H__ */