drivers/dma/ioat/dma.h

   1 /*
   2  * Copyright(c) 2004 - 2009 Intel Corporation. All rights reserved.
   3  *
   4  * This program is free software; you can redistribute it and/or modify it
   5  * under the terms of the GNU General Public License as published by the Free
   6  * Software Foundation; either version 2 of the License, or (at your option)
   7  * any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful, but WITHOUT
  10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  11  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  12  * more details.
  13  *
  14  * You should have received a copy of the GNU General Public License along with
  15  * this program; if not, write to the Free Software Foundation, Inc., 59
  16  * Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  17  *
  18  * The full GNU General Public License is included in this distribution in the
  19  * file called COPYING.
  20  */
  21 #ifndef IOATDMA_H
  22 #define IOATDMA_H
  23
  24 #include <linux/dmaengine.h>
  25 #include "hw.h"
  26 #include "registers.h"
  27 #include <linux/init.h>
  28 #include <linux/dmapool.h>
  29 #include <linux/cache.h>
  30 #include <linux/pci_ids.h>
  31 #include <net/tcp.h>
  32
  33 #define IOAT_DMA_VERSION  "3.64"
  34
  35 #define IOAT_LOW_COMPLETION_MASK        0xffffffc0
  36 #define IOAT_DMA_DCA_ANY_CPU            ~0
  37
  38 #define to_ioatdma_device(dev) container_of(dev, struct ioatdma_device, common)
  39 #define to_ioat_desc(lh) container_of(lh, struct ioat_desc_sw, node)
  40 #define tx_to_ioat_desc(tx) container_of(tx, struct ioat_desc_sw, txd)
  41 #define to_dev(ioat_chan) (&(ioat_chan)->device->pdev->dev)
  42
  43 #define chan_num(ch) ((int)((ch)->reg_base - (ch)->device->reg_base) / 0x80)
  44
  45 /*
  46  * workaround for IOAT ver.3.0 null descriptor issue
  47  * (channel returns error when size is 0)
  48  */
  49 #define NULL_DESC_BUFFER_SIZE 1
  50
  51 /**
  52  * struct ioatdma_device - internal representation of a IOAT device
  53  * @pdev: PCI-Express device
  54  * @reg_base: MMIO register space base address
  55  * @dma_pool: for allocating DMA descriptors
  56  * @common: embedded struct dma_device
  57  * @version: version of ioatdma device
  58  * @msix_entries: irq handlers
  59  * @idx: per channel data
  60  * @dca: direct cache access context
  61  * @intr_quirk: interrupt setup quirk (for ioat_v1 devices)
  62  * @enumerate_channels: hw version specific channel enumeration
  63  * @cleanup_tasklet: select between the v2 and v3 cleanup routines
  64  * @timer_fn: select between the v2 and v3 timer watchdog routines
  65  *
  66  * Note: the v3 cleanup routine supports raid operations
  67  */
  68
  69 struct ioatdma_device {
  70         struct pci_dev *pdev;
  71         void __iomem *reg_base;
  72         struct pci_pool *dma_pool;
  73         struct pci_pool *completion_pool;
  74         struct dma_device common;
  75         u8 version;
  76         struct msix_entry msix_entries[4];
  77         struct ioat_chan_common *idx[4];
  78         struct dca_provider *dca;
  79         void (*intr_quirk)(struct ioatdma_device *device);
  80         int (*enumerate_channels)(struct ioatdma_device *device);
  81         void (*cleanup_tasklet)(unsigned long data);
  82         void (*timer_fn)(unsigned long data);
  83 };
  84
  85 struct ioat_chan_common {
  86         struct dma_chan common;
  87         void __iomem *reg_base;
  88         unsigned long last_completion;
  89         spinlock_t cleanup_lock;
  90         dma_cookie_t completed_cookie;
  91         unsigned long state;
  92         #define IOAT_COMPLETION_PENDING 0
  93         #define IOAT_COMPLETION_ACK 1
  94         #define IOAT_RESET_PENDING 2
  95         struct timer_list timer;
  96         #define COMPLETION_TIMEOUT msecs_to_jiffies(100)
  97         #define IDLE_TIMEOUT msecs_to_jiffies(2000)
  98         #define RESET_DELAY msecs_to_jiffies(100)
  99         struct ioatdma_device *device;
 100         dma_addr_t completion_dma;
 101         u64 *completion;
 102         struct tasklet_struct cleanup_task;
 103 };
 104
 105
 106 /**
 107  * struct ioat_dma_chan - internal representation of a DMA channel
 108  */
 109 struct ioat_dma_chan {
 110         struct ioat_chan_common base;
 111
 112         size_t xfercap; /* XFERCAP register value expanded out */
 113
 114         spinlock_t desc_lock;
 115         struct list_head free_desc;
 116         struct list_head used_desc;
 117
 118         int pending;
 119         u16 desccount;
 120 };
 121
 122 static inline struct ioat_chan_common *to_chan_common(struct dma_chan *c)
 123 {
 124         return container_of(c, struct ioat_chan_common, common);
 125 }
 126
 127 static inline struct ioat_dma_chan *to_ioat_chan(struct dma_chan *c)
 128 {
 129         struct ioat_chan_common *chan = to_chan_common(c);
 130
 131         return container_of(chan, struct ioat_dma_chan, base);
 132 }
 133
 134 /**
 135  * ioat_is_complete - poll the status of an ioat transaction
 136  * @c: channel handle
 137  * @cookie: transaction identifier
 138  * @done: if set, updated with last completed transaction
 139  * @used: if set, updated with last used transaction
 140  */
 141 static inline enum dma_status
 142 ioat_is_complete(struct dma_chan *c, dma_cookie_t cookie,
 143                  dma_cookie_t *done, dma_cookie_t *used)
 144 {
 145         struct ioat_chan_common *chan = to_chan_common(c);
 146         dma_cookie_t last_used;
 147         dma_cookie_t last_complete;
 148
 149         last_used = c->cookie;
 150         last_complete = chan->completed_cookie;
 151
 152         if (done)
 153                 *done = last_complete;
 154         if (used)
 155                 *used = last_used;
 156
 157         return dma_async_is_complete(cookie, last_complete, last_used);
 158 }
 159
 160 /* wrapper around hardware descriptor format + additional software fields */
 161
 162 /**
 163  * struct ioat_desc_sw - wrapper around hardware descriptor
 164  * @hw: hardware DMA descriptor (for memcpy)
 165  * @node: this descriptor will either be on the free list,
 166  *     or attached to a transaction list (async_tx.tx_list)
 167  * @txd: the generic software descriptor for all engines
 168  * @id: identifier for debug
 169  */
 170 struct ioat_desc_sw {
 171         struct ioat_dma_descriptor *hw;
 172         struct list_head node;
 173         size_t len;
 174         struct dma_async_tx_descriptor txd;
 175         #ifdef DEBUG
 176         int id;
 177         #endif
 178 };
 179
 180 #ifdef DEBUG
 181 #define set_desc_id(desc, i) ((desc)->id = (i))
 182 #define desc_id(desc) ((desc)->id)
 183 #else
 184 #define set_desc_id(desc, i)
 185 #define desc_id(desc) (0)
 186 #endif
 187
 188 static inline void
 189 __dump_desc_dbg(struct ioat_chan_common *chan, struct ioat_dma_descriptor *hw,
 190                 struct dma_async_tx_descriptor *tx, int id)
 191 {
 192         struct device *dev = to_dev(chan);
 193
 194         dev_dbg(dev, "desc[%d]: (%#llx->%#llx) cookie: %d flags: %#x"
 195                 " ctl: %#x (op: %d int_en: %d compl: %d)\n", id,
 196                 (unsigned long long) tx->phys,
 197                 (unsigned long long) hw->next, tx->cookie, tx->flags,
 198                 hw->ctl, hw->ctl_f.op, hw->ctl_f.int_en, hw->ctl_f.compl_write);
 199 }
 200
 201 #define dump_desc_dbg(c, d) \
 202         ({ if (d) __dump_desc_dbg(&c->base, d->hw, &d->txd, desc_id(d)); 0; })
 203
 204 static inline void ioat_set_tcp_copy_break(unsigned long copybreak)
 205 {
 206         #ifdef CONFIG_NET_DMA
 207         sysctl_tcp_dma_copybreak = copybreak;
 208         #endif
 209 }
 210
 211 static inline struct ioat_chan_common *
 212 ioat_chan_by_index(struct ioatdma_device *device, int index)
 213 {
 214         return device->idx[index];
 215 }
 216
 217 static inline u64 ioat_chansts(struct ioat_chan_common *chan)
 218 {
 219         u8 ver = chan->device->version;
 220         u64 status;
 221         u32 status_lo;
 222
 223         /* We need to read the low address first as this causes the
 224          * chipset to latch the upper bits for the subsequent read
 225          */
 226         status_lo = readl(chan->reg_base + IOAT_CHANSTS_OFFSET_LOW(ver));
 227         status = readl(chan->reg_base + IOAT_CHANSTS_OFFSET_HIGH(ver));
 228         status <<= 32;
 229         status |= status_lo;
 230
 231         return status;
 232 }
 233
 234 static inline void ioat_start(struct ioat_chan_common *chan)
 235 {
 236         u8 ver = chan->device->version;
 237
 238         writeb(IOAT_CHANCMD_START, chan->reg_base + IOAT_CHANCMD_OFFSET(ver));
 239 }
 240
 241 static inline u64 ioat_chansts_to_addr(u64 status)
 242 {
 243         return status & IOAT_CHANSTS_COMPLETED_DESCRIPTOR_ADDR;
 244 }
 245
 246 static inline u32 ioat_chanerr(struct ioat_chan_common *chan)
 247 {
 248         return readl(chan->reg_base + IOAT_CHANERR_OFFSET);
 249 }
 250
 251 static inline void ioat_suspend(struct ioat_chan_common *chan)
 252 {
 253         u8 ver = chan->device->version;
 254
 255         writeb(IOAT_CHANCMD_SUSPEND, chan->reg_base + IOAT_CHANCMD_OFFSET(ver));
 256 }
 257
 258 static inline void ioat_set_chainaddr(struct ioat_dma_chan *ioat, u64 addr)
 259 {
 260         struct ioat_chan_common *chan = &ioat->base;
 261
 262         writel(addr & 0x00000000FFFFFFFF,
 263                chan->reg_base + IOAT1_CHAINADDR_OFFSET_LOW);
 264         writel(addr >> 32,
 265                chan->reg_base + IOAT1_CHAINADDR_OFFSET_HIGH);
 266 }
 267
 268 static inline bool is_ioat_active(unsigned long status)
 269 {
 270         return ((status & IOAT_CHANSTS_STATUS) == IOAT_CHANSTS_ACTIVE);
 271 }
 272
 273 static inline bool is_ioat_idle(unsigned long status)
 274 {
 275         return ((status & IOAT_CHANSTS_STATUS) == IOAT_CHANSTS_DONE);
 276 }
 277
 278 static inline bool is_ioat_halted(unsigned long status)
 279 {
 280         return ((status & IOAT_CHANSTS_STATUS) == IOAT_CHANSTS_HALTED);
 281 }
 282
 283 static inline bool is_ioat_suspended(unsigned long status)
 284 {
 285         return ((status & IOAT_CHANSTS_STATUS) == IOAT_CHANSTS_SUSPENDED);
 286 }
 287
 288 /* channel was fatally programmed */
 289 static inline bool is_ioat_bug(unsigned long err)
 290 {
 291         return !!(err & (IOAT_CHANERR_SRC_ADDR_ERR|IOAT_CHANERR_DEST_ADDR_ERR|
 292                          IOAT_CHANERR_NEXT_ADDR_ERR|IOAT_CHANERR_CONTROL_ERR|
 293                          IOAT_CHANERR_LENGTH_ERR));
 294 }
 295
 296 static inline void ioat_unmap(struct pci_dev *pdev, dma_addr_t addr, size_t len,
 297                               int direction, enum dma_ctrl_flags flags, bool dst)
 298 {
 299         if ((dst && (flags & DMA_COMPL_DEST_UNMAP_SINGLE)) ||
 300             (!dst && (flags & DMA_COMPL_SRC_UNMAP_SINGLE)))
 301                 pci_unmap_single(pdev, addr, len, direction);
 302         else
 303                 pci_unmap_page(pdev, addr, len, direction);
 304 }
 305
 306 int __devinit ioat_probe(struct ioatdma_device *device);
 307 int __devinit ioat_register(struct ioatdma_device *device);
 308 int __devinit ioat1_dma_probe(struct ioatdma_device *dev, int dca);
 309 void __devexit ioat_dma_remove(struct ioatdma_device *device);
 310 struct dca_provider * __devinit ioat_dca_init(struct pci_dev *pdev,
 311                                               void __iomem *iobase);
 312 unsigned long ioat_get_current_completion(struct ioat_chan_common *chan);
 313 void ioat_init_channel(struct ioatdma_device *device,
 314                        struct ioat_chan_common *chan, int idx,
 315                        void (*timer_fn)(unsigned long),
 316                        void (*tasklet)(unsigned long),
 317                        unsigned long ioat);
 318 void ioat_dma_unmap(struct ioat_chan_common *chan, enum dma_ctrl_flags flags,
 319                     size_t len, struct ioat_dma_descriptor *hw);
 320 bool ioat_cleanup_preamble(struct ioat_chan_common *chan,
 321                            unsigned long *phys_complete);
 322 #endif /* IOATDMA_H */