arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affilates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #ifndef __KERNEL__
  24 #include <stdio.h>
  25 #include <stdint.h>
  26 #include <public/xen.h>
  27 #define DPRINTF(_f, _a ...) printf(_f , ## _a)
  28 #else
  29 #include <linux/kvm_host.h>
  30 #include "kvm_cache_regs.h"
  31 #define DPRINTF(x...) do {} while (0)
  32 #endif
  33 #include <linux/module.h>
  34 #include <asm/kvm_emulate.h>
  35
  36 #include "x86.h"
  37 #include "tss.h"
  38
  39 /*
  40  * Opcode effective-address decode tables.
  41  * Note that we only emulate instructions that have at least one memory
  42  * operand (excluding implicit stack references). We assume that stack
  43  * references and instruction fetches will never occur in special memory
  44  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  45  * not be handled.
  46  */
  47
  48 /* Operand sizes: 8-bit operands or specified/overridden size. */
  49 #define ByteOp      (1<<0)      /* 8-bit operands. */
  50 /* Destination operand type. */
  51 #define ImplicitOps (1<<1)      /* Implicit in opcode. No generic decode. */
  52 #define DstReg      (2<<1)      /* Register operand. */
  53 #define DstMem      (3<<1)      /* Memory operand. */
  54 #define DstAcc      (4<<1)      /* Destination Accumulator */
  55 #define DstDI       (5<<1)      /* Destination is in ES:(E)DI */
  56 #define DstMem64    (6<<1)      /* 64bit memory operand */
  57 #define DstMask     (7<<1)
  58 /* Source operand type. */
  59 #define SrcNone     (0<<4)      /* No source operand. */
  60 #define SrcImplicit (0<<4)      /* Source operand is implicit in the opcode. */
  61 #define SrcReg      (1<<4)      /* Register operand. */
  62 #define SrcMem      (2<<4)      /* Memory operand. */
  63 #define SrcMem16    (3<<4)      /* Memory operand (16-bit). */
  64 #define SrcMem32    (4<<4)      /* Memory operand (32-bit). */
  65 #define SrcImm      (5<<4)      /* Immediate operand. */
  66 #define SrcImmByte  (6<<4)      /* 8-bit sign-extended immediate operand. */
  67 #define SrcOne      (7<<4)      /* Implied '1' */
  68 #define SrcImmUByte (8<<4)      /* 8-bit unsigned immediate operand. */
  69 #define SrcImmU     (9<<4)      /* Immediate operand, unsigned */
  70 #define SrcSI       (0xa<<4)    /* Source is in the DS:RSI */
  71 #define SrcImmFAddr (0xb<<4)    /* Source is immediate far address */
  72 #define SrcMemFAddr (0xc<<4)    /* Source is far address in memory */
  73 #define SrcAcc      (0xd<<4)    /* Source Accumulator */
  74 #define SrcMask     (0xf<<4)
  75 /* Generic ModRM decode. */
  76 #define ModRM       (1<<8)
  77 /* Destination is only written; never read. */
  78 #define Mov         (1<<9)
  79 #define BitOp       (1<<10)
  80 #define MemAbs      (1<<11)      /* Memory operand is absolute displacement */
  81 #define String      (1<<12)     /* String instruction (rep capable) */
  82 #define Stack       (1<<13)     /* Stack instruction (push/pop) */
  83 #define Group       (1<<14)     /* Bits 3:5 of modrm byte extend opcode */
  84 #define GroupDual   (1<<15)     /* Alternate decoding of mod == 3 */
  85 /* Misc flags */
  86 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
  87 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
  88 #define Undefined   (1<<25) /* No Such Instruction */
  89 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
  90 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
  91 #define No64        (1<<28)
  92 /* Source 2 operand type */
  93 #define Src2None    (0<<29)
  94 #define Src2CL      (1<<29)
  95 #define Src2ImmByte (2<<29)
  96 #define Src2One     (3<<29)
  97 #define Src2Mask    (7<<29)
  98
  99 #define X2(x...) x, x
 100 #define X3(x...) X2(x), x
 101 #define X4(x...) X2(x), X2(x)
 102 #define X5(x...) X4(x), x
 103 #define X6(x...) X4(x), X2(x)
 104 #define X7(x...) X4(x), X3(x)
 105 #define X8(x...) X4(x), X4(x)
 106 #define X16(x...) X8(x), X8(x)
 107
 108 struct opcode {
 109         u32 flags;
 110         union {
 111                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 112                 struct opcode *group;
 113                 struct group_dual *gdual;
 114         } u;
 115 };
 116
 117 struct group_dual {
 118         struct opcode mod012[8];
 119         struct opcode mod3[8];
 120 };
 121
 122 /* EFLAGS bit definitions. */
 123 #define EFLG_ID (1<<21)
 124 #define EFLG_VIP (1<<20)
 125 #define EFLG_VIF (1<<19)
 126 #define EFLG_AC (1<<18)
 127 #define EFLG_VM (1<<17)
 128 #define EFLG_RF (1<<16)
 129 #define EFLG_IOPL (3<<12)
 130 #define EFLG_NT (1<<14)
 131 #define EFLG_OF (1<<11)
 132 #define EFLG_DF (1<<10)
 133 #define EFLG_IF (1<<9)
 134 #define EFLG_TF (1<<8)
 135 #define EFLG_SF (1<<7)
 136 #define EFLG_ZF (1<<6)
 137 #define EFLG_AF (1<<4)
 138 #define EFLG_PF (1<<2)
 139 #define EFLG_CF (1<<0)
 140
 141 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 142 #define EFLG_RESERVED_ONE_MASK 2
 143
 144 /*
 145  * Instruction emulation:
 146  * Most instructions are emulated directly via a fragment of inline assembly
 147  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 148  * any modified flags.
 149  */
 150
 151 #if defined(CONFIG_X86_64)
 152 #define _LO32 "k"               /* force 32-bit operand */
 153 #define _STK  "%%rsp"           /* stack pointer */
 154 #elif defined(__i386__)
 155 #define _LO32 ""                /* force 32-bit operand */
 156 #define _STK  "%%esp"           /* stack pointer */
 157 #endif
 158
 159 /*
 160  * These EFLAGS bits are restored from saved value during emulation, and
 161  * any changes are written back to the saved value after emulation.
 162  */
 163 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 164
 165 /* Before executing instruction: restore necessary bits in EFLAGS. */
 166 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 167         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 168         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 169         "push %"_tmp"; "                                                \
 170         "push %"_tmp"; "                                                \
 171         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 172         "andl %"_LO32 _tmp",("_STK"); "                                 \
 173         "pushf; "                                                       \
 174         "notl %"_LO32 _tmp"; "                                          \
 175         "andl %"_LO32 _tmp",("_STK"); "                                 \
 176         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 177         "pop  %"_tmp"; "                                                \
 178         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 179         "popf; "                                                        \
 180         "pop  %"_sav"; "
 181
 182 /* After executing instruction: write-back necessary bits in EFLAGS. */
 183 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 184         /* _sav |= EFLAGS & _msk; */            \
 185         "pushf; "                               \
 186         "pop  %"_tmp"; "                        \
 187         "andl %"_msk",%"_LO32 _tmp"; "          \
 188         "orl  %"_LO32 _tmp",%"_sav"; "
 189
 190 #ifdef CONFIG_X86_64
 191 #define ON64(x) x
 192 #else
 193 #define ON64(x)
 194 #endif
 195
 196 #define ____emulate_2op(_op, _src, _dst, _eflags, _x, _y, _suffix)      \
 197         do {                                                            \
 198                 __asm__ __volatile__ (                                  \
 199                         _PRE_EFLAGS("0", "4", "2")                      \
 200                         _op _suffix " %"_x"3,%1; "                      \
 201                         _POST_EFLAGS("0", "4", "2")                     \
 202                         : "=m" (_eflags), "=m" ((_dst).val),            \
 203                           "=&r" (_tmp)                                  \
 204                         : _y ((_src).val), "i" (EFLAGS_MASK));          \
 205         } while (0)
 206
 207
 208 /* Raw emulation: instruction has two explicit operands. */
 209 #define __emulate_2op_nobyte(_op,_src,_dst,_eflags,_wx,_wy,_lx,_ly,_qx,_qy) \
 210         do {                                                            \
 211                 unsigned long _tmp;                                     \
 212                                                                         \
 213                 switch ((_dst).bytes) {                                 \
 214                 case 2:                                                 \
 215                         ____emulate_2op(_op,_src,_dst,_eflags,_wx,_wy,"w"); \
 216                         break;                                          \
 217                 case 4:                                                 \
 218                         ____emulate_2op(_op,_src,_dst,_eflags,_lx,_ly,"l"); \
 219                         break;                                          \
 220                 case 8:                                                 \
 221                         ON64(____emulate_2op(_op,_src,_dst,_eflags,_qx,_qy,"q")); \
 222                         break;                                          \
 223                 }                                                       \
 224         } while (0)
 225
 226 #define __emulate_2op(_op,_src,_dst,_eflags,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy) \
 227         do {                                                                 \
 228                 unsigned long _tmp;                                          \
 229                 switch ((_dst).bytes) {                                      \
 230                 case 1:                                                      \
 231                         ____emulate_2op(_op,_src,_dst,_eflags,_bx,_by,"b");  \
 232                         break;                                               \
 233                 default:                                                     \
 234                         __emulate_2op_nobyte(_op, _src, _dst, _eflags,       \
 235                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 236                         break;                                               \
 237                 }                                                            \
 238         } while (0)
 239
 240 /* Source operand is byte-sized and may be restricted to just %cl. */
 241 #define emulate_2op_SrcB(_op, _src, _dst, _eflags)                      \
 242         __emulate_2op(_op, _src, _dst, _eflags,                         \
 243                       "b", "c", "b", "c", "b", "c", "b", "c")
 244
 245 /* Source operand is byte, word, long or quad sized. */
 246 #define emulate_2op_SrcV(_op, _src, _dst, _eflags)                      \
 247         __emulate_2op(_op, _src, _dst, _eflags,                         \
 248                       "b", "q", "w", "r", _LO32, "r", "", "r")
 249
 250 /* Source operand is word, long or quad sized. */
 251 #define emulate_2op_SrcV_nobyte(_op, _src, _dst, _eflags)               \
 252         __emulate_2op_nobyte(_op, _src, _dst, _eflags,                  \
 253                              "w", "r", _LO32, "r", "", "r")
 254
 255 /* Instruction has three operands and one operand is stored in ECX register */
 256 #define __emulate_2op_cl(_op, _cl, _src, _dst, _eflags, _suffix, _type)         \
 257         do {                                                                    \
 258                 unsigned long _tmp;                                             \
 259                 _type _clv  = (_cl).val;                                        \
 260                 _type _srcv = (_src).val;                                       \
 261                 _type _dstv = (_dst).val;                                       \
 262                                                                                 \
 263                 __asm__ __volatile__ (                                          \
 264                         _PRE_EFLAGS("0", "5", "2")                              \
 265                         _op _suffix " %4,%1 \n"                                 \
 266                         _POST_EFLAGS("0", "5", "2")                             \
 267                         : "=m" (_eflags), "+r" (_dstv), "=&r" (_tmp)            \
 268                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)           \
 269                         );                                                      \
 270                                                                                 \
 271                 (_cl).val  = (unsigned long) _clv;                              \
 272                 (_src).val = (unsigned long) _srcv;                             \
 273                 (_dst).val = (unsigned long) _dstv;                             \
 274         } while (0)
 275
 276 #define emulate_2op_cl(_op, _cl, _src, _dst, _eflags)                           \
 277         do {                                                                    \
 278                 switch ((_dst).bytes) {                                         \
 279                 case 2:                                                         \
 280                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 281                                                 "w", unsigned short);           \
 282                         break;                                                  \
 283                 case 4:                                                         \
 284                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 285                                                 "l", unsigned int);             \
 286                         break;                                                  \
 287                 case 8:                                                         \
 288                         ON64(__emulate_2op_cl(_op, _cl, _src, _dst, _eflags,    \
 289                                                 "q", unsigned long));           \
 290                         break;                                                  \
 291                 }                                                               \
 292         } while (0)
 293
 294 #define __emulate_1op(_op, _dst, _eflags, _suffix)                      \
 295         do {                                                            \
 296                 unsigned long _tmp;                                     \
 297                                                                         \
 298                 __asm__ __volatile__ (                                  \
 299                         _PRE_EFLAGS("0", "3", "2")                      \
 300                         _op _suffix " %1; "                             \
 301                         _POST_EFLAGS("0", "3", "2")                     \
 302                         : "=m" (_eflags), "+m" ((_dst).val),            \
 303                           "=&r" (_tmp)                                  \
 304                         : "i" (EFLAGS_MASK));                           \
 305         } while (0)
 306
 307 /* Instruction has only one explicit operand (no source operand). */
 308 #define emulate_1op(_op, _dst, _eflags)                                    \
 309         do {                                                            \
 310                 switch ((_dst).bytes) {                                 \
 311                 case 1: __emulate_1op(_op, _dst, _eflags, "b"); break;  \
 312                 case 2: __emulate_1op(_op, _dst, _eflags, "w"); break;  \
 313                 case 4: __emulate_1op(_op, _dst, _eflags, "l"); break;  \
 314                 case 8: ON64(__emulate_1op(_op, _dst, _eflags, "q")); break; \
 315                 }                                                       \
 316         } while (0)
 317
 318 /* Fetch next part of the instruction being emulated. */
 319 #define insn_fetch(_type, _size, _eip)                                  \
 320 ({      unsigned long _x;                                               \
 321         rc = do_insn_fetch(ctxt, ops, (_eip), &_x, (_size));            \
 322         if (rc != X86EMUL_CONTINUE)                                     \
 323                 goto done;                                              \
 324         (_eip) += (_size);                                              \
 325         (_type)_x;                                                      \
 326 })
 327
 328 #define insn_fetch_arr(_arr, _size, _eip)                                \
 329 ({      rc = do_insn_fetch(ctxt, ops, (_eip), _arr, (_size));           \
 330         if (rc != X86EMUL_CONTINUE)                                     \
 331                 goto done;                                              \
 332         (_eip) += (_size);                                              \
 333 })
 334
 335 static inline unsigned long ad_mask(struct decode_cache *c)
 336 {
 337         return (1UL << (c->ad_bytes << 3)) - 1;
 338 }
 339
 340 /* Access/update address held in a register, based on addressing mode. */
 341 static inline unsigned long
 342 address_mask(struct decode_cache *c, unsigned long reg)
 343 {
 344         if (c->ad_bytes == sizeof(unsigned long))
 345                 return reg;
 346         else
 347                 return reg & ad_mask(c);
 348 }
 349
 350 static inline unsigned long
 351 register_address(struct decode_cache *c, unsigned long base, unsigned long reg)
 352 {
 353         return base + address_mask(c, reg);
 354 }
 355
 356 static inline void
 357 register_address_increment(struct decode_cache *c, unsigned long *reg, int inc)
 358 {
 359         if (c->ad_bytes == sizeof(unsigned long))
 360                 *reg += inc;
 361         else
 362                 *reg = (*reg & ~ad_mask(c)) | ((*reg + inc) & ad_mask(c));
 363 }
 364
 365 static inline void jmp_rel(struct decode_cache *c, int rel)
 366 {
 367         register_address_increment(c, &c->eip, rel);
 368 }
 369
 370 static void set_seg_override(struct decode_cache *c, int seg)
 371 {
 372         c->has_seg_override = true;
 373         c->seg_override = seg;
 374 }
 375
 376 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt,
 377                               struct x86_emulate_ops *ops, int seg)
 378 {
 379         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 380                 return 0;
 381
 382         return ops->get_cached_segment_base(seg, ctxt->vcpu);
 383 }
 384
 385 static unsigned long seg_override_base(struct x86_emulate_ctxt *ctxt,
 386                                        struct x86_emulate_ops *ops,
 387                                        struct decode_cache *c)
 388 {
 389         if (!c->has_seg_override)
 390                 return 0;
 391
 392         return seg_base(ctxt, ops, c->seg_override);
 393 }
 394
 395 static unsigned long es_base(struct x86_emulate_ctxt *ctxt,
 396                              struct x86_emulate_ops *ops)
 397 {
 398         return seg_base(ctxt, ops, VCPU_SREG_ES);
 399 }
 400
 401 static unsigned long ss_base(struct x86_emulate_ctxt *ctxt,
 402                              struct x86_emulate_ops *ops)
 403 {
 404         return seg_base(ctxt, ops, VCPU_SREG_SS);
 405 }
 406
 407 static void emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 408                                       u32 error, bool valid)
 409 {
 410         ctxt->exception = vec;
 411         ctxt->error_code = error;
 412         ctxt->error_code_valid = valid;
 413         ctxt->restart = false;
 414 }
 415
 416 static void emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 417 {
 418         emulate_exception(ctxt, GP_VECTOR, err, true);
 419 }
 420
 421 static void emulate_pf(struct x86_emulate_ctxt *ctxt, unsigned long addr,
 422                        int err)
 423 {
 424         ctxt->cr2 = addr;
 425         emulate_exception(ctxt, PF_VECTOR, err, true);
 426 }
 427
 428 static void emulate_ud(struct x86_emulate_ctxt *ctxt)
 429 {
 430         emulate_exception(ctxt, UD_VECTOR, 0, false);
 431 }
 432
 433 static void emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 434 {
 435         emulate_exception(ctxt, TS_VECTOR, err, true);
 436 }
 437
 438 static int do_fetch_insn_byte(struct x86_emulate_ctxt *ctxt,
 439                               struct x86_emulate_ops *ops,
 440                               unsigned long eip, u8 *dest)
 441 {
 442         struct fetch_cache *fc = &ctxt->decode.fetch;
 443         int rc;
 444         int size, cur_size;
 445
 446         if (eip == fc->end) {
 447                 cur_size = fc->end - fc->start;
 448                 size = min(15UL - cur_size, PAGE_SIZE - offset_in_page(eip));
 449                 rc = ops->fetch(ctxt->cs_base + eip, fc->data + cur_size,
 450                                 size, ctxt->vcpu, NULL);
 451                 if (rc != X86EMUL_CONTINUE)
 452                         return rc;
 453                 fc->end += size;
 454         }
 455         *dest = fc->data[eip - fc->start];
 456         return X86EMUL_CONTINUE;
 457 }
 458
 459 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 460                          struct x86_emulate_ops *ops,
 461                          unsigned long eip, void *dest, unsigned size)
 462 {
 463         int rc;
 464
 465         /* x86 instructions are limited to 15 bytes. */
 466         if (eip + size - ctxt->eip > 15)
 467                 return X86EMUL_UNHANDLEABLE;
 468         while (size--) {
 469                 rc = do_fetch_insn_byte(ctxt, ops, eip++, dest++);
 470                 if (rc != X86EMUL_CONTINUE)
 471                         return rc;
 472         }
 473         return X86EMUL_CONTINUE;
 474 }
 475
 476 /*
 477  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 478  * pointer into the block that addresses the relevant register.
 479  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 480  */
 481 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 482                              int highbyte_regs)
 483 {
 484         void *p;
 485
 486         p = &regs[modrm_reg];
 487         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 488                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 489         return p;
 490 }
 491
 492 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 493                            struct x86_emulate_ops *ops,
 494                            ulong addr,
 495                            u16 *size, unsigned long *address, int op_bytes)
 496 {
 497         int rc;
 498
 499         if (op_bytes == 2)
 500                 op_bytes = 3;
 501         *address = 0;
 502         rc = ops->read_std(addr, (unsigned long *)size, 2, ctxt->vcpu, NULL);
 503         if (rc != X86EMUL_CONTINUE)
 504                 return rc;
 505         rc = ops->read_std(addr + 2, address, op_bytes, ctxt->vcpu, NULL);
 506         return rc;
 507 }
 508
 509 static int test_cc(unsigned int condition, unsigned int flags)
 510 {
 511         int rc = 0;
 512
 513         switch ((condition & 15) >> 1) {
 514         case 0: /* o */
 515                 rc |= (flags & EFLG_OF);
 516                 break;
 517         case 1: /* b/c/nae */
 518                 rc |= (flags & EFLG_CF);
 519                 break;
 520         case 2: /* z/e */
 521                 rc |= (flags & EFLG_ZF);
 522                 break;
 523         case 3: /* be/na */
 524                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 525                 break;
 526         case 4: /* s */
 527                 rc |= (flags & EFLG_SF);
 528                 break;
 529         case 5: /* p/pe */
 530                 rc |= (flags & EFLG_PF);
 531                 break;
 532         case 7: /* le/ng */
 533                 rc |= (flags & EFLG_ZF);
 534                 /* fall through */
 535         case 6: /* l/nge */
 536                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 537                 break;
 538         }
 539
 540         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 541         return (!!rc ^ (condition & 1));
 542 }
 543
 544 static void fetch_register_operand(struct operand *op)
 545 {
 546         switch (op->bytes) {
 547         case 1:
 548                 op->val = *(u8 *)op->addr.reg;
 549                 break;
 550         case 2:
 551                 op->val = *(u16 *)op->addr.reg;
 552                 break;
 553         case 4:
 554                 op->val = *(u32 *)op->addr.reg;
 555                 break;
 556         case 8:
 557                 op->val = *(u64 *)op->addr.reg;
 558                 break;
 559         }
 560 }
 561
 562 static void decode_register_operand(struct operand *op,
 563                                     struct decode_cache *c,
 564                                     int inhibit_bytereg)
 565 {
 566         unsigned reg = c->modrm_reg;
 567         int highbyte_regs = c->rex_prefix == 0;
 568
 569         if (!(c->d & ModRM))
 570                 reg = (c->b & 7) | ((c->rex_prefix & 1) << 3);
 571         op->type = OP_REG;
 572         if ((c->d & ByteOp) && !inhibit_bytereg) {
 573                 op->addr.reg = decode_register(reg, c->regs, highbyte_regs);
 574                 op->bytes = 1;
 575         } else {
 576                 op->addr.reg = decode_register(reg, c->regs, 0);
 577                 op->bytes = c->op_bytes;
 578         }
 579         fetch_register_operand(op);
 580         op->orig_val = op->val;
 581 }
 582
 583 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 584                         struct x86_emulate_ops *ops,
 585                         struct operand *op)
 586 {
 587         struct decode_cache *c = &ctxt->decode;
 588         u8 sib;
 589         int index_reg = 0, base_reg = 0, scale;
 590         int rc = X86EMUL_CONTINUE;
 591         ulong modrm_ea = 0;
 592
 593         if (c->rex_prefix) {
 594                 c->modrm_reg = (c->rex_prefix & 4) << 1;        /* REX.R */
 595                 index_reg = (c->rex_prefix & 2) << 2; /* REX.X */
 596                 c->modrm_rm = base_reg = (c->rex_prefix & 1) << 3; /* REG.B */
 597         }
 598
 599         c->modrm = insn_fetch(u8, 1, c->eip);
 600         c->modrm_mod |= (c->modrm & 0xc0) >> 6;
 601         c->modrm_reg |= (c->modrm & 0x38) >> 3;
 602         c->modrm_rm |= (c->modrm & 0x07);
 603         c->modrm_seg = VCPU_SREG_DS;
 604
 605         if (c->modrm_mod == 3) {
 606                 op->type = OP_REG;
 607                 op->bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
 608                 op->addr.reg = decode_register(c->modrm_rm,
 609                                                c->regs, c->d & ByteOp);
 610                 fetch_register_operand(op);
 611                 return rc;
 612         }
 613
 614         op->type = OP_MEM;
 615
 616         if (c->ad_bytes == 2) {
 617                 unsigned bx = c->regs[VCPU_REGS_RBX];
 618                 unsigned bp = c->regs[VCPU_REGS_RBP];
 619                 unsigned si = c->regs[VCPU_REGS_RSI];
 620                 unsigned di = c->regs[VCPU_REGS_RDI];
 621
 622                 /* 16-bit ModR/M decode. */
 623                 switch (c->modrm_mod) {
 624                 case 0:
 625                         if (c->modrm_rm == 6)
 626                                 modrm_ea += insn_fetch(u16, 2, c->eip);
 627                         break;
 628                 case 1:
 629                         modrm_ea += insn_fetch(s8, 1, c->eip);
 630                         break;
 631                 case 2:
 632                         modrm_ea += insn_fetch(u16, 2, c->eip);
 633                         break;
 634                 }
 635                 switch (c->modrm_rm) {
 636                 case 0:
 637                         modrm_ea += bx + si;
 638                         break;
 639                 case 1:
 640                         modrm_ea += bx + di;
 641                         break;
 642                 case 2:
 643                         modrm_ea += bp + si;
 644                         break;
 645                 case 3:
 646                         modrm_ea += bp + di;
 647                         break;
 648                 case 4:
 649                         modrm_ea += si;
 650                         break;
 651                 case 5:
 652                         modrm_ea += di;
 653                         break;
 654                 case 6:
 655                         if (c->modrm_mod != 0)
 656                                 modrm_ea += bp;
 657                         break;
 658                 case 7:
 659                         modrm_ea += bx;
 660                         break;
 661                 }
 662                 if (c->modrm_rm == 2 || c->modrm_rm == 3 ||
 663                     (c->modrm_rm == 6 && c->modrm_mod != 0))
 664                         c->modrm_seg = VCPU_SREG_SS;
 665                 modrm_ea = (u16)modrm_ea;
 666         } else {
 667                 /* 32/64-bit ModR/M decode. */
 668                 if ((c->modrm_rm & 7) == 4) {
 669                         sib = insn_fetch(u8, 1, c->eip);
 670                         index_reg |= (sib >> 3) & 7;
 671                         base_reg |= sib & 7;
 672                         scale = sib >> 6;
 673
 674                         if ((base_reg & 7) == 5 && c->modrm_mod == 0)
 675                                 modrm_ea += insn_fetch(s32, 4, c->eip);
 676                         else
 677                                 modrm_ea += c->regs[base_reg];
 678                         if (index_reg != 4)
 679                                 modrm_ea += c->regs[index_reg] << scale;
 680                 } else if ((c->modrm_rm & 7) == 5 && c->modrm_mod == 0) {
 681                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 682                                 c->rip_relative = 1;
 683                 } else
 684                         modrm_ea += c->regs[c->modrm_rm];
 685                 switch (c->modrm_mod) {
 686                 case 0:
 687                         if (c->modrm_rm == 5)
 688                                 modrm_ea += insn_fetch(s32, 4, c->eip);
 689                         break;
 690                 case 1:
 691                         modrm_ea += insn_fetch(s8, 1, c->eip);
 692                         break;
 693                 case 2:
 694                         modrm_ea += insn_fetch(s32, 4, c->eip);
 695                         break;
 696                 }
 697         }
 698         op->addr.mem = modrm_ea;
 699 done:
 700         return rc;
 701 }
 702
 703 static int decode_abs(struct x86_emulate_ctxt *ctxt,
 704                       struct x86_emulate_ops *ops,
 705                       struct operand *op)
 706 {
 707         struct decode_cache *c = &ctxt->decode;
 708         int rc = X86EMUL_CONTINUE;
 709
 710         op->type = OP_MEM;
 711         switch (c->ad_bytes) {
 712         case 2:
 713                 op->addr.mem = insn_fetch(u16, 2, c->eip);
 714                 break;
 715         case 4:
 716                 op->addr.mem = insn_fetch(u32, 4, c->eip);
 717                 break;
 718         case 8:
 719                 op->addr.mem = insn_fetch(u64, 8, c->eip);
 720                 break;
 721         }
 722 done:
 723         return rc;
 724 }
 725
 726 static void fetch_bit_operand(struct decode_cache *c)
 727 {
 728         long sv, mask;
 729
 730         if (c->dst.type == OP_MEM) {
 731                 mask = ~(c->dst.bytes * 8 - 1);
 732
 733                 if (c->src.bytes == 2)
 734                         sv = (s16)c->src.val & (s16)mask;
 735                 else if (c->src.bytes == 4)
 736                         sv = (s32)c->src.val & (s32)mask;
 737
 738                 c->dst.addr.mem += (sv >> 3);
 739         }
 740 }
 741
 742 static int read_emulated(struct x86_emulate_ctxt *ctxt,
 743                          struct x86_emulate_ops *ops,
 744                          unsigned long addr, void *dest, unsigned size)
 745 {
 746         int rc;
 747         struct read_cache *mc = &ctxt->decode.mem_read;
 748         u32 err;
 749
 750         while (size) {
 751                 int n = min(size, 8u);
 752                 size -= n;
 753                 if (mc->pos < mc->end)
 754                         goto read_cached;
 755
 756                 rc = ops->read_emulated(addr, mc->data + mc->end, n, &err,
 757                                         ctxt->vcpu);
 758                 if (rc == X86EMUL_PROPAGATE_FAULT)
 759                         emulate_pf(ctxt, addr, err);
 760                 if (rc != X86EMUL_CONTINUE)
 761                         return rc;
 762                 mc->end += n;
 763
 764         read_cached:
 765                 memcpy(dest, mc->data + mc->pos, n);
 766                 mc->pos += n;
 767                 dest += n;
 768                 addr += n;
 769         }
 770         return X86EMUL_CONTINUE;
 771 }
 772
 773 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
 774                            struct x86_emulate_ops *ops,
 775                            unsigned int size, unsigned short port,
 776                            void *dest)
 777 {
 778         struct read_cache *rc = &ctxt->decode.io_read;
 779
 780         if (rc->pos == rc->end) { /* refill pio read ahead */
 781                 struct decode_cache *c = &ctxt->decode;
 782                 unsigned int in_page, n;
 783                 unsigned int count = c->rep_prefix ?
 784                         address_mask(c, c->regs[VCPU_REGS_RCX]) : 1;
 785                 in_page = (ctxt->eflags & EFLG_DF) ?
 786                         offset_in_page(c->regs[VCPU_REGS_RDI]) :
 787                         PAGE_SIZE - offset_in_page(c->regs[VCPU_REGS_RDI]);
 788                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
 789                         count);
 790                 if (n == 0)
 791                         n = 1;
 792                 rc->pos = rc->end = 0;
 793                 if (!ops->pio_in_emulated(size, port, rc->data, n, ctxt->vcpu))
 794                         return 0;
 795                 rc->end = n * size;
 796         }
 797
 798         memcpy(dest, rc->data + rc->pos, size);
 799         rc->pos += size;
 800         return 1;
 801 }
 802
 803 static u32 desc_limit_scaled(struct desc_struct *desc)
 804 {
 805         u32 limit = get_desc_limit(desc);
 806
 807         return desc->g ? (limit << 12) | 0xfff : limit;
 808 }
 809
 810 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
 811                                      struct x86_emulate_ops *ops,
 812                                      u16 selector, struct desc_ptr *dt)
 813 {
 814         if (selector & 1 << 2) {
 815                 struct desc_struct desc;
 816                 memset (dt, 0, sizeof *dt);
 817                 if (!ops->get_cached_descriptor(&desc, VCPU_SREG_LDTR, ctxt->vcpu))
 818                         return;
 819
 820                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
 821                 dt->address = get_desc_base(&desc);
 822         } else
 823                 ops->get_gdt(dt, ctxt->vcpu);
 824 }
 825
 826 /* allowed just for 8 bytes segments */
 827 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 828                                    struct x86_emulate_ops *ops,
 829                                    u16 selector, struct desc_struct *desc)
 830 {
 831         struct desc_ptr dt;
 832         u16 index = selector >> 3;
 833         int ret;
 834         u32 err;
 835         ulong addr;
 836
 837         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
 838
 839         if (dt.size < index * 8 + 7) {
 840                 emulate_gp(ctxt, selector & 0xfffc);
 841                 return X86EMUL_PROPAGATE_FAULT;
 842         }
 843         addr = dt.address + index * 8;
 844         ret = ops->read_std(addr, desc, sizeof *desc, ctxt->vcpu,  &err);
 845         if (ret == X86EMUL_PROPAGATE_FAULT)
 846                 emulate_pf(ctxt, addr, err);
 847
 848        return ret;
 849 }
 850
 851 /* allowed just for 8 bytes segments */
 852 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 853                                     struct x86_emulate_ops *ops,
 854                                     u16 selector, struct desc_struct *desc)
 855 {
 856         struct desc_ptr dt;
 857         u16 index = selector >> 3;
 858         u32 err;
 859         ulong addr;
 860         int ret;
 861
 862         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
 863
 864         if (dt.size < index * 8 + 7) {
 865                 emulate_gp(ctxt, selector & 0xfffc);
 866                 return X86EMUL_PROPAGATE_FAULT;
 867         }
 868
 869         addr = dt.address + index * 8;
 870         ret = ops->write_std(addr, desc, sizeof *desc, ctxt->vcpu, &err);
 871         if (ret == X86EMUL_PROPAGATE_FAULT)
 872                 emulate_pf(ctxt, addr, err);
 873
 874         return ret;
 875 }
 876
 877 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 878                                    struct x86_emulate_ops *ops,
 879                                    u16 selector, int seg)
 880 {
 881         struct desc_struct seg_desc;
 882         u8 dpl, rpl, cpl;
 883         unsigned err_vec = GP_VECTOR;
 884         u32 err_code = 0;
 885         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
 886         int ret;
 887
 888         memset(&seg_desc, 0, sizeof seg_desc);
 889
 890         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
 891             || ctxt->mode == X86EMUL_MODE_REAL) {
 892                 /* set real mode segment descriptor */
 893                 set_desc_base(&seg_desc, selector << 4);
 894                 set_desc_limit(&seg_desc, 0xffff);
 895                 seg_desc.type = 3;
 896                 seg_desc.p = 1;
 897                 seg_desc.s = 1;
 898                 goto load;
 899         }
 900
 901         /* NULL selector is not valid for TR, CS and SS */
 902         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
 903             && null_selector)
 904                 goto exception;
 905
 906         /* TR should be in GDT only */
 907         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
 908                 goto exception;
 909
 910         if (null_selector) /* for NULL selector skip all following checks */
 911                 goto load;
 912
 913         ret = read_segment_descriptor(ctxt, ops, selector, &seg_desc);
 914         if (ret != X86EMUL_CONTINUE)
 915                 return ret;
 916
 917         err_code = selector & 0xfffc;
 918         err_vec = GP_VECTOR;
 919
 920         /* can't load system descriptor into segment selecor */
 921         if (seg <= VCPU_SREG_GS && !seg_desc.s)
 922                 goto exception;
 923
 924         if (!seg_desc.p) {
 925                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
 926                 goto exception;
 927         }
 928
 929         rpl = selector & 3;
 930         dpl = seg_desc.dpl;
 931         cpl = ops->cpl(ctxt->vcpu);
 932
 933         switch (seg) {
 934         case VCPU_SREG_SS:
 935                 /*
 936                  * segment is not a writable data segment or segment
 937                  * selector's RPL != CPL or segment selector's RPL != CPL
 938                  */
 939                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
 940                         goto exception;
 941                 break;
 942         case VCPU_SREG_CS:
 943                 if (!(seg_desc.type & 8))
 944                         goto exception;
 945
 946                 if (seg_desc.type & 4) {
 947                         /* conforming */
 948                         if (dpl > cpl)
 949                                 goto exception;
 950                 } else {
 951                         /* nonconforming */
 952                         if (rpl > cpl || dpl != cpl)
 953                                 goto exception;
 954                 }
 955                 /* CS(RPL) <- CPL */
 956                 selector = (selector & 0xfffc) | cpl;
 957                 break;
 958         case VCPU_SREG_TR:
 959                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
 960                         goto exception;
 961                 break;
 962         case VCPU_SREG_LDTR:
 963                 if (seg_desc.s || seg_desc.type != 2)
 964                         goto exception;
 965                 break;
 966         default: /*  DS, ES, FS, or GS */
 967                 /*
 968                  * segment is not a data or readable code segment or
 969                  * ((segment is a data or nonconforming code segment)
 970                  * and (both RPL and CPL > DPL))
 971                  */
 972                 if ((seg_desc.type & 0xa) == 0x8 ||
 973                     (((seg_desc.type & 0xc) != 0xc) &&
 974                      (rpl > dpl && cpl > dpl)))
 975                         goto exception;
 976                 break;
 977         }
 978
 979         if (seg_desc.s) {
 980                 /* mark segment as accessed */
 981                 seg_desc.type |= 1;
 982                 ret = write_segment_descriptor(ctxt, ops, selector, &seg_desc);
 983                 if (ret != X86EMUL_CONTINUE)
 984                         return ret;
 985         }
 986 load:
 987         ops->set_segment_selector(selector, seg, ctxt->vcpu);
 988         ops->set_cached_descriptor(&seg_desc, seg, ctxt->vcpu);
 989         return X86EMUL_CONTINUE;
 990 exception:
 991         emulate_exception(ctxt, err_vec, err_code, true);
 992         return X86EMUL_PROPAGATE_FAULT;
 993 }
 994
 995 static inline int writeback(struct x86_emulate_ctxt *ctxt,
 996                             struct x86_emulate_ops *ops)
 997 {
 998         int rc;
 999         struct decode_cache *c = &ctxt->decode;
1000         u32 err;
1001
1002         switch (c->dst.type) {
1003         case OP_REG:
1004                 /* The 4-byte case *is* correct:
1005                  * in 64-bit mode we zero-extend.
1006                  */
1007                 switch (c->dst.bytes) {
1008                 case 1:
1009                         *(u8 *)c->dst.addr.reg = (u8)c->dst.val;
1010                         break;
1011                 case 2:
1012                         *(u16 *)c->dst.addr.reg = (u16)c->dst.val;
1013                         break;
1014                 case 4:
1015                         *c->dst.addr.reg = (u32)c->dst.val;
1016                         break;  /* 64b: zero-ext */
1017                 case 8:
1018                         *c->dst.addr.reg = c->dst.val;
1019                         break;
1020                 }
1021                 break;
1022         case OP_MEM:
1023                 if (c->lock_prefix)
1024                         rc = ops->cmpxchg_emulated(
1025                                         c->dst.addr.mem,
1026                                         &c->dst.orig_val,
1027                                         &c->dst.val,
1028                                         c->dst.bytes,
1029                                         &err,
1030                                         ctxt->vcpu);
1031                 else
1032                         rc = ops->write_emulated(
1033                                         c->dst.addr.mem,
1034                                         &c->dst.val,
1035                                         c->dst.bytes,
1036                                         &err,
1037                                         ctxt->vcpu);
1038                 if (rc == X86EMUL_PROPAGATE_FAULT)
1039                         emulate_pf(ctxt, c->dst.addr.mem, err);
1040                 if (rc != X86EMUL_CONTINUE)
1041                         return rc;
1042                 break;
1043         case OP_NONE:
1044                 /* no writeback */
1045                 break;
1046         default:
1047                 break;
1048         }
1049         return X86EMUL_CONTINUE;
1050 }
1051
1052 static inline void emulate_push(struct x86_emulate_ctxt *ctxt,
1053                                 struct x86_emulate_ops *ops)
1054 {
1055         struct decode_cache *c = &ctxt->decode;
1056
1057         c->dst.type  = OP_MEM;
1058         c->dst.bytes = c->op_bytes;
1059         c->dst.val = c->src.val;
1060         register_address_increment(c, &c->regs[VCPU_REGS_RSP], -c->op_bytes);
1061         c->dst.addr.mem = register_address(c, ss_base(ctxt, ops),
1062                                            c->regs[VCPU_REGS_RSP]);
1063 }
1064
1065 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1066                        struct x86_emulate_ops *ops,
1067                        void *dest, int len)
1068 {
1069         struct decode_cache *c = &ctxt->decode;
1070         int rc;
1071
1072         rc = read_emulated(ctxt, ops, register_address(c, ss_base(ctxt, ops),
1073                                                        c->regs[VCPU_REGS_RSP]),
1074                            dest, len);
1075         if (rc != X86EMUL_CONTINUE)
1076                 return rc;
1077
1078         register_address_increment(c, &c->regs[VCPU_REGS_RSP], len);
1079         return rc;
1080 }
1081
1082 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1083                        struct x86_emulate_ops *ops,
1084                        void *dest, int len)
1085 {
1086         int rc;
1087         unsigned long val, change_mask;
1088         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1089         int cpl = ops->cpl(ctxt->vcpu);
1090
1091         rc = emulate_pop(ctxt, ops, &val, len);
1092         if (rc != X86EMUL_CONTINUE)
1093                 return rc;
1094
1095         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1096                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1097
1098         switch(ctxt->mode) {
1099         case X86EMUL_MODE_PROT64:
1100         case X86EMUL_MODE_PROT32:
1101         case X86EMUL_MODE_PROT16:
1102                 if (cpl == 0)
1103                         change_mask |= EFLG_IOPL;
1104                 if (cpl <= iopl)
1105                         change_mask |= EFLG_IF;
1106                 break;
1107         case X86EMUL_MODE_VM86:
1108                 if (iopl < 3) {
1109                         emulate_gp(ctxt, 0);
1110                         return X86EMUL_PROPAGATE_FAULT;
1111                 }
1112                 change_mask |= EFLG_IF;
1113                 break;
1114         default: /* real mode */
1115                 change_mask |= (EFLG_IOPL | EFLG_IF);
1116                 break;
1117         }
1118
1119         *(unsigned long *)dest =
1120                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1121
1122         return rc;
1123 }
1124
1125 static void emulate_push_sreg(struct x86_emulate_ctxt *ctxt,
1126                               struct x86_emulate_ops *ops, int seg)
1127 {
1128         struct decode_cache *c = &ctxt->decode;
1129
1130         c->src.val = ops->get_segment_selector(seg, ctxt->vcpu);
1131
1132         emulate_push(ctxt, ops);
1133 }
1134
1135 static int emulate_pop_sreg(struct x86_emulate_ctxt *ctxt,
1136                              struct x86_emulate_ops *ops, int seg)
1137 {
1138         struct decode_cache *c = &ctxt->decode;
1139         unsigned long selector;
1140         int rc;
1141
1142         rc = emulate_pop(ctxt, ops, &selector, c->op_bytes);
1143         if (rc != X86EMUL_CONTINUE)
1144                 return rc;
1145
1146         rc = load_segment_descriptor(ctxt, ops, (u16)selector, seg);
1147         return rc;
1148 }
1149
1150 static int emulate_pusha(struct x86_emulate_ctxt *ctxt,
1151                           struct x86_emulate_ops *ops)
1152 {
1153         struct decode_cache *c = &ctxt->decode;
1154         unsigned long old_esp = c->regs[VCPU_REGS_RSP];
1155         int rc = X86EMUL_CONTINUE;
1156         int reg = VCPU_REGS_RAX;
1157
1158         while (reg <= VCPU_REGS_RDI) {
1159                 (reg == VCPU_REGS_RSP) ?
1160                 (c->src.val = old_esp) : (c->src.val = c->regs[reg]);
1161
1162                 emulate_push(ctxt, ops);
1163
1164                 rc = writeback(ctxt, ops);
1165                 if (rc != X86EMUL_CONTINUE)
1166                         return rc;
1167
1168                 ++reg;
1169         }
1170
1171         /* Disable writeback. */
1172         c->dst.type = OP_NONE;
1173
1174         return rc;
1175 }
1176
1177 static int emulate_popa(struct x86_emulate_ctxt *ctxt,
1178                         struct x86_emulate_ops *ops)
1179 {
1180         struct decode_cache *c = &ctxt->decode;
1181         int rc = X86EMUL_CONTINUE;
1182         int reg = VCPU_REGS_RDI;
1183
1184         while (reg >= VCPU_REGS_RAX) {
1185                 if (reg == VCPU_REGS_RSP) {
1186                         register_address_increment(c, &c->regs[VCPU_REGS_RSP],
1187                                                         c->op_bytes);
1188                         --reg;
1189                 }
1190
1191                 rc = emulate_pop(ctxt, ops, &c->regs[reg], c->op_bytes);
1192                 if (rc != X86EMUL_CONTINUE)
1193                         break;
1194                 --reg;
1195         }
1196         return rc;
1197 }
1198
1199 int emulate_int_real(struct x86_emulate_ctxt *ctxt,
1200                                struct x86_emulate_ops *ops, int irq)
1201 {
1202         struct decode_cache *c = &ctxt->decode;
1203         int rc = X86EMUL_CONTINUE;
1204         struct desc_ptr dt;
1205         gva_t cs_addr;
1206         gva_t eip_addr;
1207         u16 cs, eip;
1208         u32 err;
1209
1210         /* TODO: Add limit checks */
1211         c->src.val = ctxt->eflags;
1212         emulate_push(ctxt, ops);
1213
1214         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1215
1216         c->src.val = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1217         emulate_push(ctxt, ops);
1218
1219         c->src.val = c->eip;
1220         emulate_push(ctxt, ops);
1221
1222         ops->get_idt(&dt, ctxt->vcpu);
1223
1224         eip_addr = dt.address + (irq << 2);
1225         cs_addr = dt.address + (irq << 2) + 2;
1226
1227         rc = ops->read_std(cs_addr, &cs, 2, ctxt->vcpu, &err);
1228         if (rc != X86EMUL_CONTINUE)
1229                 return rc;
1230
1231         rc = ops->read_std(eip_addr, &eip, 2, ctxt->vcpu, &err);
1232         if (rc != X86EMUL_CONTINUE)
1233                 return rc;
1234
1235         rc = load_segment_descriptor(ctxt, ops, cs, VCPU_SREG_CS);
1236         if (rc != X86EMUL_CONTINUE)
1237                 return rc;
1238
1239         c->eip = eip;
1240
1241         return rc;
1242 }
1243
1244 static int emulate_int(struct x86_emulate_ctxt *ctxt,
1245                        struct x86_emulate_ops *ops, int irq)
1246 {
1247         switch(ctxt->mode) {
1248         case X86EMUL_MODE_REAL:
1249                 return emulate_int_real(ctxt, ops, irq);
1250         case X86EMUL_MODE_VM86:
1251         case X86EMUL_MODE_PROT16:
1252         case X86EMUL_MODE_PROT32:
1253         case X86EMUL_MODE_PROT64:
1254         default:
1255                 /* Protected mode interrupts unimplemented yet */
1256                 return X86EMUL_UNHANDLEABLE;
1257         }
1258 }
1259
1260 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt,
1261                              struct x86_emulate_ops *ops)
1262 {
1263         struct decode_cache *c = &ctxt->decode;
1264         int rc = X86EMUL_CONTINUE;
1265         unsigned long temp_eip = 0;
1266         unsigned long temp_eflags = 0;
1267         unsigned long cs = 0;
1268         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1269                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1270                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1271         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1272
1273         /* TODO: Add stack limit check */
1274
1275         rc = emulate_pop(ctxt, ops, &temp_eip, c->op_bytes);
1276
1277         if (rc != X86EMUL_CONTINUE)
1278                 return rc;
1279
1280         if (temp_eip & ~0xffff) {
1281                 emulate_gp(ctxt, 0);
1282                 return X86EMUL_PROPAGATE_FAULT;
1283         }
1284
1285         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1286
1287         if (rc != X86EMUL_CONTINUE)
1288                 return rc;
1289
1290         rc = emulate_pop(ctxt, ops, &temp_eflags, c->op_bytes);
1291
1292         if (rc != X86EMUL_CONTINUE)
1293                 return rc;
1294
1295         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1296
1297         if (rc != X86EMUL_CONTINUE)
1298                 return rc;
1299
1300         c->eip = temp_eip;
1301
1302
1303         if (c->op_bytes == 4)
1304                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1305         else if (c->op_bytes == 2) {
1306                 ctxt->eflags &= ~0xffff;
1307                 ctxt->eflags |= temp_eflags;
1308         }
1309
1310         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1311         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1312
1313         return rc;
1314 }
1315
1316 static inline int emulate_iret(struct x86_emulate_ctxt *ctxt,
1317                                     struct x86_emulate_ops* ops)
1318 {
1319         switch(ctxt->mode) {
1320         case X86EMUL_MODE_REAL:
1321                 return emulate_iret_real(ctxt, ops);
1322         case X86EMUL_MODE_VM86:
1323         case X86EMUL_MODE_PROT16:
1324         case X86EMUL_MODE_PROT32:
1325         case X86EMUL_MODE_PROT64:
1326         default:
1327                 /* iret from protected mode unimplemented yet */
1328                 return X86EMUL_UNHANDLEABLE;
1329         }
1330 }
1331
1332 static inline int emulate_grp1a(struct x86_emulate_ctxt *ctxt,
1333                                 struct x86_emulate_ops *ops)
1334 {
1335         struct decode_cache *c = &ctxt->decode;
1336
1337         return emulate_pop(ctxt, ops, &c->dst.val, c->dst.bytes);
1338 }
1339
1340 static inline void emulate_grp2(struct x86_emulate_ctxt *ctxt)
1341 {
1342         struct decode_cache *c = &ctxt->decode;
1343         switch (c->modrm_reg) {
1344         case 0: /* rol */
1345                 emulate_2op_SrcB("rol", c->src, c->dst, ctxt->eflags);
1346                 break;
1347         case 1: /* ror */
1348                 emulate_2op_SrcB("ror", c->src, c->dst, ctxt->eflags);
1349                 break;
1350         case 2: /* rcl */
1351                 emulate_2op_SrcB("rcl", c->src, c->dst, ctxt->eflags);
1352                 break;
1353         case 3: /* rcr */
1354                 emulate_2op_SrcB("rcr", c->src, c->dst, ctxt->eflags);
1355                 break;
1356         case 4: /* sal/shl */
1357         case 6: /* sal/shl */
1358                 emulate_2op_SrcB("sal", c->src, c->dst, ctxt->eflags);
1359                 break;
1360         case 5: /* shr */
1361                 emulate_2op_SrcB("shr", c->src, c->dst, ctxt->eflags);
1362                 break;
1363         case 7: /* sar */
1364                 emulate_2op_SrcB("sar", c->src, c->dst, ctxt->eflags);
1365                 break;
1366         }
1367 }
1368
1369 static inline int emulate_grp3(struct x86_emulate_ctxt *ctxt,
1370                                struct x86_emulate_ops *ops)
1371 {
1372         struct decode_cache *c = &ctxt->decode;
1373
1374         switch (c->modrm_reg) {
1375         case 0 ... 1:   /* test */
1376                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1377                 break;
1378         case 2: /* not */
1379                 c->dst.val = ~c->dst.val;
1380                 break;
1381         case 3: /* neg */
1382                 emulate_1op("neg", c->dst, ctxt->eflags);
1383                 break;
1384         default:
1385                 return 0;
1386         }
1387         return 1;
1388 }
1389
1390 static inline int emulate_grp45(struct x86_emulate_ctxt *ctxt,
1391                                struct x86_emulate_ops *ops)
1392 {
1393         struct decode_cache *c = &ctxt->decode;
1394
1395         switch (c->modrm_reg) {
1396         case 0: /* inc */
1397                 emulate_1op("inc", c->dst, ctxt->eflags);
1398                 break;
1399         case 1: /* dec */
1400                 emulate_1op("dec", c->dst, ctxt->eflags);
1401                 break;
1402         case 2: /* call near abs */ {
1403                 long int old_eip;
1404                 old_eip = c->eip;
1405                 c->eip = c->src.val;
1406                 c->src.val = old_eip;
1407                 emulate_push(ctxt, ops);
1408                 break;
1409         }
1410         case 4: /* jmp abs */
1411                 c->eip = c->src.val;
1412                 break;
1413         case 6: /* push */
1414                 emulate_push(ctxt, ops);
1415                 break;
1416         }
1417         return X86EMUL_CONTINUE;
1418 }
1419
1420 static inline int emulate_grp9(struct x86_emulate_ctxt *ctxt,
1421                                struct x86_emulate_ops *ops)
1422 {
1423         struct decode_cache *c = &ctxt->decode;
1424         u64 old = c->dst.orig_val64;
1425
1426         if (((u32) (old >> 0) != (u32) c->regs[VCPU_REGS_RAX]) ||
1427             ((u32) (old >> 32) != (u32) c->regs[VCPU_REGS_RDX])) {
1428                 c->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1429                 c->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1430                 ctxt->eflags &= ~EFLG_ZF;
1431         } else {
1432                 c->dst.val64 = ((u64)c->regs[VCPU_REGS_RCX] << 32) |
1433                         (u32) c->regs[VCPU_REGS_RBX];
1434
1435                 ctxt->eflags |= EFLG_ZF;
1436         }
1437         return X86EMUL_CONTINUE;
1438 }
1439
1440 static int emulate_ret_far(struct x86_emulate_ctxt *ctxt,
1441                            struct x86_emulate_ops *ops)
1442 {
1443         struct decode_cache *c = &ctxt->decode;
1444         int rc;
1445         unsigned long cs;
1446
1447         rc = emulate_pop(ctxt, ops, &c->eip, c->op_bytes);
1448         if (rc != X86EMUL_CONTINUE)
1449                 return rc;
1450         if (c->op_bytes == 4)
1451                 c->eip = (u32)c->eip;
1452         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1453         if (rc != X86EMUL_CONTINUE)
1454                 return rc;
1455         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1456         return rc;
1457 }
1458
1459 static inline void
1460 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1461                         struct x86_emulate_ops *ops, struct desc_struct *cs,
1462                         struct desc_struct *ss)
1463 {
1464         memset(cs, 0, sizeof(struct desc_struct));
1465         ops->get_cached_descriptor(cs, VCPU_SREG_CS, ctxt->vcpu);
1466         memset(ss, 0, sizeof(struct desc_struct));
1467
1468         cs->l = 0;              /* will be adjusted later */
1469         set_desc_base(cs, 0);   /* flat segment */
1470         cs->g = 1;              /* 4kb granularity */
1471         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1472         cs->type = 0x0b;        /* Read, Execute, Accessed */
1473         cs->s = 1;
1474         cs->dpl = 0;            /* will be adjusted later */
1475         cs->p = 1;
1476         cs->d = 1;
1477
1478         set_desc_base(ss, 0);   /* flat segment */
1479         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1480         ss->g = 1;              /* 4kb granularity */
1481         ss->s = 1;
1482         ss->type = 0x03;        /* Read/Write, Accessed */
1483         ss->d = 1;              /* 32bit stack segment */
1484         ss->dpl = 0;
1485         ss->p = 1;
1486 }
1487
1488 static int
1489 emulate_syscall(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1490 {
1491         struct decode_cache *c = &ctxt->decode;
1492         struct desc_struct cs, ss;
1493         u64 msr_data;
1494         u16 cs_sel, ss_sel;
1495
1496         /* syscall is not available in real mode */
1497         if (ctxt->mode == X86EMUL_MODE_REAL ||
1498             ctxt->mode == X86EMUL_MODE_VM86) {
1499                 emulate_ud(ctxt);
1500                 return X86EMUL_PROPAGATE_FAULT;
1501         }
1502
1503         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1504
1505         ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1506         msr_data >>= 32;
1507         cs_sel = (u16)(msr_data & 0xfffc);
1508         ss_sel = (u16)(msr_data + 8);
1509
1510         if (is_long_mode(ctxt->vcpu)) {
1511                 cs.d = 0;
1512                 cs.l = 1;
1513         }
1514         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1515         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1516         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1517         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1518
1519         c->regs[VCPU_REGS_RCX] = c->eip;
1520         if (is_long_mode(ctxt->vcpu)) {
1521 #ifdef CONFIG_X86_64
1522                 c->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
1523
1524                 ops->get_msr(ctxt->vcpu,
1525                              ctxt->mode == X86EMUL_MODE_PROT64 ?
1526                              MSR_LSTAR : MSR_CSTAR, &msr_data);
1527                 c->eip = msr_data;
1528
1529                 ops->get_msr(ctxt->vcpu, MSR_SYSCALL_MASK, &msr_data);
1530                 ctxt->eflags &= ~(msr_data | EFLG_RF);
1531 #endif
1532         } else {
1533                 /* legacy mode */
1534                 ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1535                 c->eip = (u32)msr_data;
1536
1537                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1538         }
1539
1540         return X86EMUL_CONTINUE;
1541 }
1542
1543 static int
1544 emulate_sysenter(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1545 {
1546         struct decode_cache *c = &ctxt->decode;
1547         struct desc_struct cs, ss;
1548         u64 msr_data;
1549         u16 cs_sel, ss_sel;
1550
1551         /* inject #GP if in real mode */
1552         if (ctxt->mode == X86EMUL_MODE_REAL) {
1553                 emulate_gp(ctxt, 0);
1554                 return X86EMUL_PROPAGATE_FAULT;
1555         }
1556
1557         /* XXX sysenter/sysexit have not been tested in 64bit mode.
1558         * Therefore, we inject an #UD.
1559         */
1560         if (ctxt->mode == X86EMUL_MODE_PROT64) {
1561                 emulate_ud(ctxt);
1562                 return X86EMUL_PROPAGATE_FAULT;
1563         }
1564
1565         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1566
1567         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1568         switch (ctxt->mode) {
1569         case X86EMUL_MODE_PROT32:
1570                 if ((msr_data & 0xfffc) == 0x0) {
1571                         emulate_gp(ctxt, 0);
1572                         return X86EMUL_PROPAGATE_FAULT;
1573                 }
1574                 break;
1575         case X86EMUL_MODE_PROT64:
1576                 if (msr_data == 0x0) {
1577                         emulate_gp(ctxt, 0);
1578                         return X86EMUL_PROPAGATE_FAULT;
1579                 }
1580                 break;
1581         }
1582
1583         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1584         cs_sel = (u16)msr_data;
1585         cs_sel &= ~SELECTOR_RPL_MASK;
1586         ss_sel = cs_sel + 8;
1587         ss_sel &= ~SELECTOR_RPL_MASK;
1588         if (ctxt->mode == X86EMUL_MODE_PROT64
1589                 || is_long_mode(ctxt->vcpu)) {
1590                 cs.d = 0;
1591                 cs.l = 1;
1592         }
1593
1594         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1595         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1596         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1597         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1598
1599         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_EIP, &msr_data);
1600         c->eip = msr_data;
1601
1602         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_ESP, &msr_data);
1603         c->regs[VCPU_REGS_RSP] = msr_data;
1604
1605         return X86EMUL_CONTINUE;
1606 }
1607
1608 static int
1609 emulate_sysexit(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1610 {
1611         struct decode_cache *c = &ctxt->decode;
1612         struct desc_struct cs, ss;
1613         u64 msr_data;
1614         int usermode;
1615         u16 cs_sel, ss_sel;
1616
1617         /* inject #GP if in real mode or Virtual 8086 mode */
1618         if (ctxt->mode == X86EMUL_MODE_REAL ||
1619             ctxt->mode == X86EMUL_MODE_VM86) {
1620                 emulate_gp(ctxt, 0);
1621                 return X86EMUL_PROPAGATE_FAULT;
1622         }
1623
1624         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1625
1626         if ((c->rex_prefix & 0x8) != 0x0)
1627                 usermode = X86EMUL_MODE_PROT64;
1628         else
1629                 usermode = X86EMUL_MODE_PROT32;
1630
1631         cs.dpl = 3;
1632         ss.dpl = 3;
1633         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1634         switch (usermode) {
1635         case X86EMUL_MODE_PROT32:
1636                 cs_sel = (u16)(msr_data + 16);
1637                 if ((msr_data & 0xfffc) == 0x0) {
1638                         emulate_gp(ctxt, 0);
1639                         return X86EMUL_PROPAGATE_FAULT;
1640                 }
1641                 ss_sel = (u16)(msr_data + 24);
1642                 break;
1643         case X86EMUL_MODE_PROT64:
1644                 cs_sel = (u16)(msr_data + 32);
1645                 if (msr_data == 0x0) {
1646                         emulate_gp(ctxt, 0);
1647                         return X86EMUL_PROPAGATE_FAULT;
1648                 }
1649                 ss_sel = cs_sel + 8;
1650                 cs.d = 0;
1651                 cs.l = 1;
1652                 break;
1653         }
1654         cs_sel |= SELECTOR_RPL_MASK;
1655         ss_sel |= SELECTOR_RPL_MASK;
1656
1657         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1658         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1659         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1660         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1661
1662         c->eip = c->regs[VCPU_REGS_RDX];
1663         c->regs[VCPU_REGS_RSP] = c->regs[VCPU_REGS_RCX];
1664
1665         return X86EMUL_CONTINUE;
1666 }
1667
1668 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt,
1669                               struct x86_emulate_ops *ops)
1670 {
1671         int iopl;
1672         if (ctxt->mode == X86EMUL_MODE_REAL)
1673                 return false;
1674         if (ctxt->mode == X86EMUL_MODE_VM86)
1675                 return true;
1676         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1677         return ops->cpl(ctxt->vcpu) > iopl;
1678 }
1679
1680 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
1681                                             struct x86_emulate_ops *ops,
1682                                             u16 port, u16 len)
1683 {
1684         struct desc_struct tr_seg;
1685         int r;
1686         u16 io_bitmap_ptr;
1687         u8 perm, bit_idx = port & 0x7;
1688         unsigned mask = (1 << len) - 1;
1689
1690         ops->get_cached_descriptor(&tr_seg, VCPU_SREG_TR, ctxt->vcpu);
1691         if (!tr_seg.p)
1692                 return false;
1693         if (desc_limit_scaled(&tr_seg) < 103)
1694                 return false;
1695         r = ops->read_std(get_desc_base(&tr_seg) + 102, &io_bitmap_ptr, 2,
1696                           ctxt->vcpu, NULL);
1697         if (r != X86EMUL_CONTINUE)
1698                 return false;
1699         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
1700                 return false;
1701         r = ops->read_std(get_desc_base(&tr_seg) + io_bitmap_ptr + port/8,
1702                           &perm, 1, ctxt->vcpu, NULL);
1703         if (r != X86EMUL_CONTINUE)
1704                 return false;
1705         if ((perm >> bit_idx) & mask)
1706                 return false;
1707         return true;
1708 }
1709
1710 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
1711                                  struct x86_emulate_ops *ops,
1712                                  u16 port, u16 len)
1713 {
1714         if (ctxt->perm_ok)
1715                 return true;
1716
1717         if (emulator_bad_iopl(ctxt, ops))
1718                 if (!emulator_io_port_access_allowed(ctxt, ops, port, len))
1719                         return false;
1720
1721         ctxt->perm_ok = true;
1722
1723         return true;
1724 }
1725
1726 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
1727                                 struct x86_emulate_ops *ops,
1728                                 struct tss_segment_16 *tss)
1729 {
1730         struct decode_cache *c = &ctxt->decode;
1731
1732         tss->ip = c->eip;
1733         tss->flag = ctxt->eflags;
1734         tss->ax = c->regs[VCPU_REGS_RAX];
1735         tss->cx = c->regs[VCPU_REGS_RCX];
1736         tss->dx = c->regs[VCPU_REGS_RDX];
1737         tss->bx = c->regs[VCPU_REGS_RBX];
1738         tss->sp = c->regs[VCPU_REGS_RSP];
1739         tss->bp = c->regs[VCPU_REGS_RBP];
1740         tss->si = c->regs[VCPU_REGS_RSI];
1741         tss->di = c->regs[VCPU_REGS_RDI];
1742
1743         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
1744         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1745         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
1746         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
1747         tss->ldt = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
1748 }
1749
1750 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
1751                                  struct x86_emulate_ops *ops,
1752                                  struct tss_segment_16 *tss)
1753 {
1754         struct decode_cache *c = &ctxt->decode;
1755         int ret;
1756
1757         c->eip = tss->ip;
1758         ctxt->eflags = tss->flag | 2;
1759         c->regs[VCPU_REGS_RAX] = tss->ax;
1760         c->regs[VCPU_REGS_RCX] = tss->cx;
1761         c->regs[VCPU_REGS_RDX] = tss->dx;
1762         c->regs[VCPU_REGS_RBX] = tss->bx;
1763         c->regs[VCPU_REGS_RSP] = tss->sp;
1764         c->regs[VCPU_REGS_RBP] = tss->bp;
1765         c->regs[VCPU_REGS_RSI] = tss->si;
1766         c->regs[VCPU_REGS_RDI] = tss->di;
1767
1768         /*
1769          * SDM says that segment selectors are loaded before segment
1770          * descriptors
1771          */
1772         ops->set_segment_selector(tss->ldt, VCPU_SREG_LDTR, ctxt->vcpu);
1773         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
1774         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
1775         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
1776         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
1777
1778         /*
1779          * Now load segment descriptors. If fault happenes at this stage
1780          * it is handled in a context of new task
1781          */
1782         ret = load_segment_descriptor(ctxt, ops, tss->ldt, VCPU_SREG_LDTR);
1783         if (ret != X86EMUL_CONTINUE)
1784                 return ret;
1785         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
1786         if (ret != X86EMUL_CONTINUE)
1787                 return ret;
1788         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
1789         if (ret != X86EMUL_CONTINUE)
1790                 return ret;
1791         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
1792         if (ret != X86EMUL_CONTINUE)
1793                 return ret;
1794         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
1795         if (ret != X86EMUL_CONTINUE)
1796                 return ret;
1797
1798         return X86EMUL_CONTINUE;
1799 }
1800
1801 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
1802                           struct x86_emulate_ops *ops,
1803                           u16 tss_selector, u16 old_tss_sel,
1804                           ulong old_tss_base, struct desc_struct *new_desc)
1805 {
1806         struct tss_segment_16 tss_seg;
1807         int ret;
1808         u32 err, new_tss_base = get_desc_base(new_desc);
1809
1810         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1811                             &err);
1812         if (ret == X86EMUL_PROPAGATE_FAULT) {
1813                 /* FIXME: need to provide precise fault address */
1814                 emulate_pf(ctxt, old_tss_base, err);
1815                 return ret;
1816         }
1817
1818         save_state_to_tss16(ctxt, ops, &tss_seg);
1819
1820         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1821                              &err);
1822         if (ret == X86EMUL_PROPAGATE_FAULT) {
1823                 /* FIXME: need to provide precise fault address */
1824                 emulate_pf(ctxt, old_tss_base, err);
1825                 return ret;
1826         }
1827
1828         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1829                             &err);
1830         if (ret == X86EMUL_PROPAGATE_FAULT) {
1831                 /* FIXME: need to provide precise fault address */
1832                 emulate_pf(ctxt, new_tss_base, err);
1833                 return ret;
1834         }
1835
1836         if (old_tss_sel != 0xffff) {
1837                 tss_seg.prev_task_link = old_tss_sel;
1838
1839                 ret = ops->write_std(new_tss_base,
1840                                      &tss_seg.prev_task_link,
1841                                      sizeof tss_seg.prev_task_link,
1842                                      ctxt->vcpu, &err);
1843                 if (ret == X86EMUL_PROPAGATE_FAULT) {
1844                         /* FIXME: need to provide precise fault address */
1845                         emulate_pf(ctxt, new_tss_base, err);
1846                         return ret;
1847                 }
1848         }
1849
1850         return load_state_from_tss16(ctxt, ops, &tss_seg);
1851 }
1852
1853 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
1854                                 struct x86_emulate_ops *ops,
1855                                 struct tss_segment_32 *tss)
1856 {
1857         struct decode_cache *c = &ctxt->decode;
1858
1859         tss->cr3 = ops->get_cr(3, ctxt->vcpu);
1860         tss->eip = c->eip;
1861         tss->eflags = ctxt->eflags;
1862         tss->eax = c->regs[VCPU_REGS_RAX];
1863         tss->ecx = c->regs[VCPU_REGS_RCX];
1864         tss->edx = c->regs[VCPU_REGS_RDX];
1865         tss->ebx = c->regs[VCPU_REGS_RBX];
1866         tss->esp = c->regs[VCPU_REGS_RSP];
1867         tss->ebp = c->regs[VCPU_REGS_RBP];
1868         tss->esi = c->regs[VCPU_REGS_RSI];
1869         tss->edi = c->regs[VCPU_REGS_RDI];
1870
1871         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
1872         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1873         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
1874         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
1875         tss->fs = ops->get_segment_selector(VCPU_SREG_FS, ctxt->vcpu);
1876         tss->gs = ops->get_segment_selector(VCPU_SREG_GS, ctxt->vcpu);
1877         tss->ldt_selector = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
1878 }
1879
1880 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
1881                                  struct x86_emulate_ops *ops,
1882                                  struct tss_segment_32 *tss)
1883 {
1884         struct decode_cache *c = &ctxt->decode;
1885         int ret;
1886
1887         if (ops->set_cr(3, tss->cr3, ctxt->vcpu)) {
1888                 emulate_gp(ctxt, 0);
1889                 return X86EMUL_PROPAGATE_FAULT;
1890         }
1891         c->eip = tss->eip;
1892         ctxt->eflags = tss->eflags | 2;
1893         c->regs[VCPU_REGS_RAX] = tss->eax;
1894         c->regs[VCPU_REGS_RCX] = tss->ecx;
1895         c->regs[VCPU_REGS_RDX] = tss->edx;
1896         c->regs[VCPU_REGS_RBX] = tss->ebx;
1897         c->regs[VCPU_REGS_RSP] = tss->esp;
1898         c->regs[VCPU_REGS_RBP] = tss->ebp;
1899         c->regs[VCPU_REGS_RSI] = tss->esi;
1900         c->regs[VCPU_REGS_RDI] = tss->edi;
1901
1902         /*
1903          * SDM says that segment selectors are loaded before segment
1904          * descriptors
1905          */
1906         ops->set_segment_selector(tss->ldt_selector, VCPU_SREG_LDTR, ctxt->vcpu);
1907         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
1908         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
1909         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
1910         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
1911         ops->set_segment_selector(tss->fs, VCPU_SREG_FS, ctxt->vcpu);
1912         ops->set_segment_selector(tss->gs, VCPU_SREG_GS, ctxt->vcpu);
1913
1914         /*
1915          * Now load segment descriptors. If fault happenes at this stage
1916          * it is handled in a context of new task
1917          */
1918         ret = load_segment_descriptor(ctxt, ops, tss->ldt_selector, VCPU_SREG_LDTR);
1919         if (ret != X86EMUL_CONTINUE)
1920                 return ret;
1921         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
1922         if (ret != X86EMUL_CONTINUE)
1923                 return ret;
1924         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
1925         if (ret != X86EMUL_CONTINUE)
1926                 return ret;
1927         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
1928         if (ret != X86EMUL_CONTINUE)
1929                 return ret;
1930         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
1931         if (ret != X86EMUL_CONTINUE)
1932                 return ret;
1933         ret = load_segment_descriptor(ctxt, ops, tss->fs, VCPU_SREG_FS);
1934         if (ret != X86EMUL_CONTINUE)
1935                 return ret;
1936         ret = load_segment_descriptor(ctxt, ops, tss->gs, VCPU_SREG_GS);
1937         if (ret != X86EMUL_CONTINUE)
1938                 return ret;
1939
1940         return X86EMUL_CONTINUE;
1941 }
1942
1943 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
1944                           struct x86_emulate_ops *ops,
1945                           u16 tss_selector, u16 old_tss_sel,
1946                           ulong old_tss_base, struct desc_struct *new_desc)
1947 {
1948         struct tss_segment_32 tss_seg;
1949         int ret;
1950         u32 err, new_tss_base = get_desc_base(new_desc);
1951
1952         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1953                             &err);
1954         if (ret == X86EMUL_PROPAGATE_FAULT) {
1955                 /* FIXME: need to provide precise fault address */
1956                 emulate_pf(ctxt, old_tss_base, err);
1957                 return ret;
1958         }
1959
1960         save_state_to_tss32(ctxt, ops, &tss_seg);
1961
1962         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1963                              &err);
1964         if (ret == X86EMUL_PROPAGATE_FAULT) {
1965                 /* FIXME: need to provide precise fault address */
1966                 emulate_pf(ctxt, old_tss_base, err);
1967                 return ret;
1968         }
1969
1970         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1971                             &err);
1972         if (ret == X86EMUL_PROPAGATE_FAULT) {
1973                 /* FIXME: need to provide precise fault address */
1974                 emulate_pf(ctxt, new_tss_base, err);
1975                 return ret;
1976         }
1977
1978         if (old_tss_sel != 0xffff) {
1979                 tss_seg.prev_task_link = old_tss_sel;
1980
1981                 ret = ops->write_std(new_tss_base,
1982                                      &tss_seg.prev_task_link,
1983                                      sizeof tss_seg.prev_task_link,
1984                                      ctxt->vcpu, &err);
1985                 if (ret == X86EMUL_PROPAGATE_FAULT) {
1986                         /* FIXME: need to provide precise fault address */
1987                         emulate_pf(ctxt, new_tss_base, err);
1988                         return ret;
1989                 }
1990         }
1991
1992         return load_state_from_tss32(ctxt, ops, &tss_seg);
1993 }
1994
1995 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
1996                                    struct x86_emulate_ops *ops,
1997                                    u16 tss_selector, int reason,
1998                                    bool has_error_code, u32 error_code)
1999 {
2000         struct desc_struct curr_tss_desc, next_tss_desc;
2001         int ret;
2002         u16 old_tss_sel = ops->get_segment_selector(VCPU_SREG_TR, ctxt->vcpu);
2003         ulong old_tss_base =
2004                 ops->get_cached_segment_base(VCPU_SREG_TR, ctxt->vcpu);
2005         u32 desc_limit;
2006
2007         /* FIXME: old_tss_base == ~0 ? */
2008
2009         ret = read_segment_descriptor(ctxt, ops, tss_selector, &next_tss_desc);
2010         if (ret != X86EMUL_CONTINUE)
2011                 return ret;
2012         ret = read_segment_descriptor(ctxt, ops, old_tss_sel, &curr_tss_desc);
2013         if (ret != X86EMUL_CONTINUE)
2014                 return ret;
2015
2016         /* FIXME: check that next_tss_desc is tss */
2017
2018         if (reason != TASK_SWITCH_IRET) {
2019                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2020                     ops->cpl(ctxt->vcpu) > next_tss_desc.dpl) {
2021                         emulate_gp(ctxt, 0);
2022                         return X86EMUL_PROPAGATE_FAULT;
2023                 }
2024         }
2025
2026         desc_limit = desc_limit_scaled(&next_tss_desc);
2027         if (!next_tss_desc.p ||
2028             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2029              desc_limit < 0x2b)) {
2030                 emulate_ts(ctxt, tss_selector & 0xfffc);
2031                 return X86EMUL_PROPAGATE_FAULT;
2032         }
2033
2034         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2035                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2036                 write_segment_descriptor(ctxt, ops, old_tss_sel,
2037                                          &curr_tss_desc);
2038         }
2039
2040         if (reason == TASK_SWITCH_IRET)
2041                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2042
2043         /* set back link to prev task only if NT bit is set in eflags
2044            note that old_tss_sel is not used afetr this point */
2045         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2046                 old_tss_sel = 0xffff;
2047
2048         if (next_tss_desc.type & 8)
2049                 ret = task_switch_32(ctxt, ops, tss_selector, old_tss_sel,
2050                                      old_tss_base, &next_tss_desc);
2051         else
2052                 ret = task_switch_16(ctxt, ops, tss_selector, old_tss_sel,
2053                                      old_tss_base, &next_tss_desc);
2054         if (ret != X86EMUL_CONTINUE)
2055                 return ret;
2056
2057         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2058                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2059
2060         if (reason != TASK_SWITCH_IRET) {
2061                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2062                 write_segment_descriptor(ctxt, ops, tss_selector,
2063                                          &next_tss_desc);
2064         }
2065
2066         ops->set_cr(0,  ops->get_cr(0, ctxt->vcpu) | X86_CR0_TS, ctxt->vcpu);
2067         ops->set_cached_descriptor(&next_tss_desc, VCPU_SREG_TR, ctxt->vcpu);
2068         ops->set_segment_selector(tss_selector, VCPU_SREG_TR, ctxt->vcpu);
2069
2070         if (has_error_code) {
2071                 struct decode_cache *c = &ctxt->decode;
2072
2073                 c->op_bytes = c->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2074                 c->lock_prefix = 0;
2075                 c->src.val = (unsigned long) error_code;
2076                 emulate_push(ctxt, ops);
2077         }
2078
2079         return ret;
2080 }
2081
2082 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2083                          u16 tss_selector, int reason,
2084                          bool has_error_code, u32 error_code)
2085 {
2086         struct x86_emulate_ops *ops = ctxt->ops;
2087         struct decode_cache *c = &ctxt->decode;
2088         int rc;
2089
2090         c->eip = ctxt->eip;
2091         c->dst.type = OP_NONE;
2092
2093         rc = emulator_do_task_switch(ctxt, ops, tss_selector, reason,
2094                                      has_error_code, error_code);
2095
2096         if (rc == X86EMUL_CONTINUE) {
2097                 rc = writeback(ctxt, ops);
2098                 if (rc == X86EMUL_CONTINUE)
2099                         ctxt->eip = c->eip;
2100         }
2101
2102         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2103 }
2104
2105 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned long base,
2106                             int reg, struct operand *op)
2107 {
2108         struct decode_cache *c = &ctxt->decode;
2109         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2110
2111         register_address_increment(c, &c->regs[reg], df * op->bytes);
2112         op->addr.mem = register_address(c,  base, c->regs[reg]);
2113 }
2114
2115 static int em_push(struct x86_emulate_ctxt *ctxt)
2116 {
2117         emulate_push(ctxt, ctxt->ops);
2118         return X86EMUL_CONTINUE;
2119 }
2120
2121 #define D(_y) { .flags = (_y) }
2122 #define N    D(0)
2123 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
2124 #define GD(_f, _g) { .flags = ((_f) | Group | GroupDual), .u.gdual = (_g) }
2125 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
2126
2127 static struct opcode group1[] = {
2128         X7(D(Lock)), N
2129 };
2130
2131 static struct opcode group1A[] = {
2132         D(DstMem | SrcNone | ModRM | Mov | Stack), N, N, N, N, N, N, N,
2133 };
2134
2135 static struct opcode group3[] = {
2136         D(DstMem | SrcImm | ModRM), D(DstMem | SrcImm | ModRM),
2137         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2138         X4(D(Undefined)),
2139 };
2140
2141 static struct opcode group4[] = {
2142         D(ByteOp | DstMem | SrcNone | ModRM | Lock), D(ByteOp | DstMem | SrcNone | ModRM | Lock),
2143         N, N, N, N, N, N,
2144 };
2145
2146 static struct opcode group5[] = {
2147         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2148         D(SrcMem | ModRM | Stack), N,
2149         D(SrcMem | ModRM | Stack), D(SrcMemFAddr | ModRM | ImplicitOps),
2150         D(SrcMem | ModRM | Stack), N,
2151 };
2152
2153 static struct group_dual group7 = { {
2154         N, N, D(ModRM | SrcMem | Priv), D(ModRM | SrcMem | Priv),
2155         D(SrcNone | ModRM | DstMem | Mov), N,
2156         D(SrcMem16 | ModRM | Mov | Priv),
2157         D(SrcMem | ModRM | ByteOp | Priv | NoAccess),
2158 }, {
2159         D(SrcNone | ModRM | Priv), N, N, D(SrcNone | ModRM | Priv),
2160         D(SrcNone | ModRM | DstMem | Mov), N,
2161         D(SrcMem16 | ModRM | Mov | Priv), N,
2162 } };
2163
2164 static struct opcode group8[] = {
2165         N, N, N, N,
2166         D(DstMem | SrcImmByte | ModRM), D(DstMem | SrcImmByte | ModRM | Lock),
2167         D(DstMem | SrcImmByte | ModRM | Lock), D(DstMem | SrcImmByte | ModRM | Lock),
2168 };
2169
2170 static struct group_dual group9 = { {
2171         N, D(DstMem64 | ModRM | Lock), N, N, N, N, N, N,
2172 }, {
2173         N, N, N, N, N, N, N, N,
2174 } };
2175
2176 static struct opcode opcode_table[256] = {
2177         /* 0x00 - 0x07 */
2178         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2179         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2180         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
2181         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2182         /* 0x08 - 0x0F */
2183         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2184         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2185         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
2186         D(ImplicitOps | Stack | No64), N,
2187         /* 0x10 - 0x17 */
2188         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2189         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2190         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
2191         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2192         /* 0x18 - 0x1F */
2193         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2194         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2195         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
2196         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2197         /* 0x20 - 0x27 */
2198         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2199         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2200         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
2201         /* 0x28 - 0x2F */
2202         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2203         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2204         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
2205         /* 0x30 - 0x37 */
2206         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2207         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2208         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
2209         /* 0x38 - 0x3F */
2210         D(ByteOp | DstMem | SrcReg | ModRM), D(DstMem | SrcReg | ModRM),
2211         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2212         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
2213         N, N,
2214         /* 0x40 - 0x4F */
2215         X16(D(DstReg)),
2216         /* 0x50 - 0x57 */
2217         X8(I(SrcReg | Stack, em_push)),
2218         /* 0x58 - 0x5F */
2219         X8(D(DstReg | Stack)),
2220         /* 0x60 - 0x67 */
2221         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2222         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
2223         N, N, N, N,
2224         /* 0x68 - 0x6F */
2225         I(SrcImm | Mov | Stack, em_push), N,
2226         I(SrcImmByte | Mov | Stack, em_push), N,
2227         D(DstDI | ByteOp | Mov | String), D(DstDI | Mov | String), /* insb, insw/insd */
2228         D(SrcSI | ByteOp | ImplicitOps | String), D(SrcSI | ImplicitOps | String), /* outsb, outsw/outsd */
2229         /* 0x70 - 0x7F */
2230         X16(D(SrcImmByte)),
2231         /* 0x80 - 0x87 */
2232         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
2233         G(DstMem | SrcImm | ModRM | Group, group1),
2234         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
2235         G(DstMem | SrcImmByte | ModRM | Group, group1),
2236         D(ByteOp | DstMem | SrcReg | ModRM), D(DstMem | SrcReg | ModRM),
2237         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2238         /* 0x88 - 0x8F */
2239         D(ByteOp | DstMem | SrcReg | ModRM | Mov), D(DstMem | SrcReg | ModRM | Mov),
2240         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem | ModRM | Mov),
2241         D(DstMem | SrcNone | ModRM | Mov), D(ModRM | SrcMem | NoAccess | DstReg),
2242         D(ImplicitOps | SrcMem16 | ModRM), G(0, group1A),
2243         /* 0x90 - 0x97 */
2244         X8(D(SrcAcc | DstReg)),
2245         /* 0x98 - 0x9F */
2246         N, N, D(SrcImmFAddr | No64), N,
2247         D(ImplicitOps | Stack), D(ImplicitOps | Stack), N, N,
2248         /* 0xA0 - 0xA7 */
2249         D(ByteOp | DstAcc | SrcMem | Mov | MemAbs), D(DstAcc | SrcMem | Mov | MemAbs),
2250         D(ByteOp | DstMem | SrcAcc | Mov | MemAbs), D(DstMem | SrcAcc | Mov | MemAbs),
2251         D(ByteOp | SrcSI | DstDI | Mov | String), D(SrcSI | DstDI | Mov | String),
2252         D(ByteOp | SrcSI | DstDI | String), D(SrcSI | DstDI | String),
2253         /* 0xA8 - 0xAF */
2254         D(DstAcc | SrcImmByte | ByteOp), D(DstAcc | SrcImm),
2255         D(ByteOp | SrcAcc | DstDI | Mov | String), D(SrcAcc | DstDI | Mov | String),
2256         D(ByteOp | SrcSI | DstAcc | Mov | String), D(SrcSI | DstAcc | Mov | String),
2257         D(ByteOp | DstDI | String), D(DstDI | String),
2258         /* 0xB0 - 0xB7 */
2259         X8(D(ByteOp | DstReg | SrcImm | Mov)),
2260         /* 0xB8 - 0xBF */
2261         X8(D(DstReg | SrcImm | Mov)),
2262         /* 0xC0 - 0xC7 */
2263         D(ByteOp | DstMem | SrcImm | ModRM), D(DstMem | SrcImmByte | ModRM),
2264         N, D(ImplicitOps | Stack), N, N,
2265         D(ByteOp | DstMem | SrcImm | ModRM | Mov), D(DstMem | SrcImm | ModRM | Mov),
2266         /* 0xC8 - 0xCF */
2267         N, N, N, D(ImplicitOps | Stack),
2268         D(ImplicitOps), D(SrcImmByte), D(ImplicitOps | No64), D(ImplicitOps),
2269         /* 0xD0 - 0xD7 */
2270         D(ByteOp | DstMem | SrcOne | ModRM), D(DstMem | SrcOne | ModRM),
2271         D(ByteOp | DstMem | SrcImplicit | ModRM), D(DstMem | SrcImplicit | ModRM),
2272         N, N, N, N,
2273         /* 0xD8 - 0xDF */
2274         N, N, N, N, N, N, N, N,
2275         /* 0xE0 - 0xE7 */
2276         N, N, N, N,
2277         D(ByteOp | SrcImmUByte | DstAcc), D(SrcImmUByte | DstAcc),
2278         D(ByteOp | SrcImmUByte | DstAcc), D(SrcImmUByte | DstAcc),
2279         /* 0xE8 - 0xEF */
2280         D(SrcImm | Stack), D(SrcImm | ImplicitOps),
2281         D(SrcImmFAddr | No64), D(SrcImmByte | ImplicitOps),
2282         D(SrcNone | ByteOp | DstAcc), D(SrcNone | DstAcc),
2283         D(SrcNone | ByteOp | DstAcc), D(SrcNone | DstAcc),
2284         /* 0xF0 - 0xF7 */
2285         N, N, N, N,
2286         D(ImplicitOps | Priv), D(ImplicitOps), G(ByteOp, group3), G(0, group3),
2287         /* 0xF8 - 0xFF */
2288         D(ImplicitOps), D(ImplicitOps), D(ImplicitOps), D(ImplicitOps),
2289         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
2290 };
2291
2292 static struct opcode twobyte_table[256] = {
2293         /* 0x00 - 0x0F */
2294         N, GD(0, &group7), N, N,
2295         N, D(ImplicitOps), D(ImplicitOps | Priv), N,
2296         D(ImplicitOps | Priv), D(ImplicitOps | Priv), N, N,
2297         N, D(ImplicitOps | ModRM), N, N,
2298         /* 0x10 - 0x1F */
2299         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
2300         /* 0x20 - 0x2F */
2301         D(ModRM | DstMem | Priv | Op3264), D(ModRM | DstMem | Priv | Op3264),
2302         D(ModRM | SrcMem | Priv | Op3264), D(ModRM | SrcMem | Priv | Op3264),
2303         N, N, N, N,
2304         N, N, N, N, N, N, N, N,
2305         /* 0x30 - 0x3F */
2306         D(ImplicitOps | Priv), N, D(ImplicitOps | Priv), N,
2307         D(ImplicitOps), D(ImplicitOps | Priv), N, N,
2308         N, N, N, N, N, N, N, N,
2309         /* 0x40 - 0x4F */
2310         X16(D(DstReg | SrcMem | ModRM | Mov)),
2311         /* 0x50 - 0x5F */
2312         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2313         /* 0x60 - 0x6F */
2314         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2315         /* 0x70 - 0x7F */
2316         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2317         /* 0x80 - 0x8F */
2318         X16(D(SrcImm)),
2319         /* 0x90 - 0x9F */
2320         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2321         /* 0xA0 - 0xA7 */
2322         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
2323         N, D(DstMem | SrcReg | ModRM | BitOp),
2324         D(DstMem | SrcReg | Src2ImmByte | ModRM),
2325         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
2326         /* 0xA8 - 0xAF */
2327         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
2328         N, D(DstMem | SrcReg | ModRM | BitOp | Lock),
2329         D(DstMem | SrcReg | Src2ImmByte | ModRM),
2330         D(DstMem | SrcReg | Src2CL | ModRM),
2331         D(ModRM), N,
2332         /* 0xB0 - 0xB7 */
2333         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2334         N, D(DstMem | SrcReg | ModRM | BitOp | Lock),
2335         N, N, D(ByteOp | DstReg | SrcMem | ModRM | Mov),
2336             D(DstReg | SrcMem16 | ModRM | Mov),
2337         /* 0xB8 - 0xBF */
2338         N, N,
2339         G(0, group8), D(DstMem | SrcReg | ModRM | BitOp | Lock),
2340         N, N, D(ByteOp | DstReg | SrcMem | ModRM | Mov),
2341             D(DstReg | SrcMem16 | ModRM | Mov),
2342         /* 0xC0 - 0xCF */
2343         N, N, N, D(DstMem | SrcReg | ModRM | Mov),
2344         N, N, N, GD(0, &group9),
2345         N, N, N, N, N, N, N, N,
2346         /* 0xD0 - 0xDF */
2347         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2348         /* 0xE0 - 0xEF */
2349         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2350         /* 0xF0 - 0xFF */
2351         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
2352 };
2353
2354 #undef D
2355 #undef N
2356 #undef G
2357 #undef GD
2358 #undef I
2359
2360 int
2361 x86_decode_insn(struct x86_emulate_ctxt *ctxt)
2362 {
2363         struct x86_emulate_ops *ops = ctxt->ops;
2364         struct decode_cache *c = &ctxt->decode;
2365         int rc = X86EMUL_CONTINUE;
2366         int mode = ctxt->mode;
2367         int def_op_bytes, def_ad_bytes, dual, goffset;
2368         struct opcode opcode, *g_mod012, *g_mod3;
2369         struct operand memop = { .type = OP_NONE };
2370
2371         /* we cannot decode insn before we complete previous rep insn */
2372         WARN_ON(ctxt->restart);
2373
2374         c->eip = ctxt->eip;
2375         c->fetch.start = c->fetch.end = c->eip;
2376         ctxt->cs_base = seg_base(ctxt, ops, VCPU_SREG_CS);
2377
2378         switch (mode) {
2379         case X86EMUL_MODE_REAL:
2380         case X86EMUL_MODE_VM86:
2381         case X86EMUL_MODE_PROT16:
2382                 def_op_bytes = def_ad_bytes = 2;
2383                 break;
2384         case X86EMUL_MODE_PROT32:
2385                 def_op_bytes = def_ad_bytes = 4;
2386                 break;
2387 #ifdef CONFIG_X86_64
2388         case X86EMUL_MODE_PROT64:
2389                 def_op_bytes = 4;
2390                 def_ad_bytes = 8;
2391                 break;
2392 #endif
2393         default:
2394                 return -1;
2395         }
2396
2397         c->op_bytes = def_op_bytes;
2398         c->ad_bytes = def_ad_bytes;
2399
2400         /* Legacy prefixes. */
2401         for (;;) {
2402                 switch (c->b = insn_fetch(u8, 1, c->eip)) {
2403                 case 0x66:      /* operand-size override */
2404                         /* switch between 2/4 bytes */
2405                         c->op_bytes = def_op_bytes ^ 6;
2406                         break;
2407                 case 0x67:      /* address-size override */
2408                         if (mode == X86EMUL_MODE_PROT64)
2409                                 /* switch between 4/8 bytes */
2410                                 c->ad_bytes = def_ad_bytes ^ 12;
2411                         else
2412                                 /* switch between 2/4 bytes */
2413                                 c->ad_bytes = def_ad_bytes ^ 6;
2414                         break;
2415                 case 0x26:      /* ES override */
2416                 case 0x2e:      /* CS override */
2417                 case 0x36:      /* SS override */
2418                 case 0x3e:      /* DS override */
2419                         set_seg_override(c, (c->b >> 3) & 3);
2420                         break;
2421                 case 0x64:      /* FS override */
2422                 case 0x65:      /* GS override */
2423                         set_seg_override(c, c->b & 7);
2424                         break;
2425                 case 0x40 ... 0x4f: /* REX */
2426                         if (mode != X86EMUL_MODE_PROT64)
2427                                 goto done_prefixes;
2428                         c->rex_prefix = c->b;
2429                         continue;
2430                 case 0xf0:      /* LOCK */
2431                         c->lock_prefix = 1;
2432                         break;
2433                 case 0xf2:      /* REPNE/REPNZ */
2434                         c->rep_prefix = REPNE_PREFIX;
2435                         break;
2436                 case 0xf3:      /* REP/REPE/REPZ */
2437                         c->rep_prefix = REPE_PREFIX;
2438                         break;
2439                 default:
2440                         goto done_prefixes;
2441                 }
2442
2443                 /* Any legacy prefix after a REX prefix nullifies its effect. */
2444
2445                 c->rex_prefix = 0;
2446         }
2447
2448 done_prefixes:
2449
2450         /* REX prefix. */
2451         if (c->rex_prefix & 8)
2452                 c->op_bytes = 8;        /* REX.W */
2453
2454         /* Opcode byte(s). */
2455         opcode = opcode_table[c->b];
2456         /* Two-byte opcode? */
2457         if (c->b == 0x0f) {
2458                 c->twobyte = 1;
2459                 c->b = insn_fetch(u8, 1, c->eip);
2460                 opcode = twobyte_table[c->b];
2461         }
2462         c->d = opcode.flags;
2463
2464         if (c->d & Group) {
2465                 dual = c->d & GroupDual;
2466                 c->modrm = insn_fetch(u8, 1, c->eip);
2467                 --c->eip;
2468
2469                 if (c->d & GroupDual) {
2470                         g_mod012 = opcode.u.gdual->mod012;
2471                         g_mod3 = opcode.u.gdual->mod3;
2472                 } else
2473                         g_mod012 = g_mod3 = opcode.u.group;
2474
2475                 c->d &= ~(Group | GroupDual);
2476
2477                 goffset = (c->modrm >> 3) & 7;
2478
2479                 if ((c->modrm >> 6) == 3)
2480                         opcode = g_mod3[goffset];
2481                 else
2482                         opcode = g_mod012[goffset];
2483                 c->d |= opcode.flags;
2484         }
2485
2486         c->execute = opcode.u.execute;
2487
2488         /* Unrecognised? */
2489         if (c->d == 0 || (c->d & Undefined)) {
2490                 DPRINTF("Cannot emulate %02x\n", c->b);
2491                 return -1;
2492         }
2493
2494         if (mode == X86EMUL_MODE_PROT64 && (c->d & Stack))
2495                 c->op_bytes = 8;
2496
2497         if (c->d & Op3264) {
2498                 if (mode == X86EMUL_MODE_PROT64)
2499                         c->op_bytes = 8;
2500                 else
2501                         c->op_bytes = 4;
2502         }
2503
2504         /* ModRM and SIB bytes. */
2505         if (c->d & ModRM) {
2506                 rc = decode_modrm(ctxt, ops, &memop);
2507                 if (!c->has_seg_override)
2508                         set_seg_override(c, c->modrm_seg);
2509         } else if (c->d & MemAbs)
2510                 rc = decode_abs(ctxt, ops, &memop);
2511         if (rc != X86EMUL_CONTINUE)
2512                 goto done;
2513
2514         if (!c->has_seg_override)
2515                 set_seg_override(c, VCPU_SREG_DS);
2516
2517         if (memop.type == OP_MEM && !(!c->twobyte && c->b == 0x8d))
2518                 memop.addr.mem += seg_override_base(ctxt, ops, c);
2519
2520         if (memop.type == OP_MEM && c->ad_bytes != 8)
2521                 memop.addr.mem = (u32)memop.addr.mem;
2522
2523         if (memop.type == OP_MEM && c->rip_relative)
2524                 memop.addr.mem += c->eip;
2525
2526         /*
2527          * Decode and fetch the source operand: register, memory
2528          * or immediate.
2529          */
2530         switch (c->d & SrcMask) {
2531         case SrcNone:
2532                 break;
2533         case SrcReg:
2534                 decode_register_operand(&c->src, c, 0);
2535                 break;
2536         case SrcMem16:
2537                 memop.bytes = 2;
2538                 goto srcmem_common;
2539         case SrcMem32:
2540                 memop.bytes = 4;
2541                 goto srcmem_common;
2542         case SrcMem:
2543                 memop.bytes = (c->d & ByteOp) ? 1 :
2544                                                            c->op_bytes;
2545         srcmem_common:
2546                 c->src = memop;
2547                 break;
2548         case SrcImm:
2549         case SrcImmU:
2550                 c->src.type = OP_IMM;
2551                 c->src.addr.mem = c->eip;
2552                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2553                 if (c->src.bytes == 8)
2554                         c->src.bytes = 4;
2555                 /* NB. Immediates are sign-extended as necessary. */
2556                 switch (c->src.bytes) {
2557                 case 1:
2558                         c->src.val = insn_fetch(s8, 1, c->eip);
2559                         break;
2560                 case 2:
2561                         c->src.val = insn_fetch(s16, 2, c->eip);
2562                         break;
2563                 case 4:
2564                         c->src.val = insn_fetch(s32, 4, c->eip);
2565                         break;
2566                 }
2567                 if ((c->d & SrcMask) == SrcImmU) {
2568                         switch (c->src.bytes) {
2569                         case 1:
2570                                 c->src.val &= 0xff;
2571                                 break;
2572                         case 2:
2573                                 c->src.val &= 0xffff;
2574                                 break;
2575                         case 4:
2576                                 c->src.val &= 0xffffffff;
2577                                 break;
2578                         }
2579                 }
2580                 break;
2581         case SrcImmByte:
2582         case SrcImmUByte:
2583                 c->src.type = OP_IMM;
2584                 c->src.addr.mem = c->eip;
2585                 c->src.bytes = 1;
2586                 if ((c->d & SrcMask) == SrcImmByte)
2587                         c->src.val = insn_fetch(s8, 1, c->eip);
2588                 else
2589                         c->src.val = insn_fetch(u8, 1, c->eip);
2590                 break;
2591         case SrcAcc:
2592                 c->src.type = OP_REG;
2593                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2594                 c->src.addr.reg = &c->regs[VCPU_REGS_RAX];
2595                 fetch_register_operand(&c->src);
2596                 break;
2597         case SrcOne:
2598                 c->src.bytes = 1;
2599                 c->src.val = 1;
2600                 break;
2601         case SrcSI:
2602                 c->src.type = OP_MEM;
2603                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2604                 c->src.addr.mem =
2605                         register_address(c,  seg_override_base(ctxt, ops, c),
2606                                          c->regs[VCPU_REGS_RSI]);
2607                 c->src.val = 0;
2608                 break;
2609         case SrcImmFAddr:
2610                 c->src.type = OP_IMM;
2611                 c->src.addr.mem = c->eip;
2612                 c->src.bytes = c->op_bytes + 2;
2613                 insn_fetch_arr(c->src.valptr, c->src.bytes, c->eip);
2614                 break;
2615         case SrcMemFAddr:
2616                 memop.bytes = c->op_bytes + 2;
2617                 goto srcmem_common;
2618                 break;
2619         }
2620
2621         /*
2622          * Decode and fetch the second source operand: register, memory
2623          * or immediate.
2624          */
2625         switch (c->d & Src2Mask) {
2626         case Src2None:
2627                 break;
2628         case Src2CL:
2629                 c->src2.bytes = 1;
2630                 c->src2.val = c->regs[VCPU_REGS_RCX] & 0x8;
2631                 break;
2632         case Src2ImmByte:
2633                 c->src2.type = OP_IMM;
2634                 c->src2.addr.mem = c->eip;
2635                 c->src2.bytes = 1;
2636                 c->src2.val = insn_fetch(u8, 1, c->eip);
2637                 break;
2638         case Src2One:
2639                 c->src2.bytes = 1;
2640                 c->src2.val = 1;
2641                 break;
2642         }
2643
2644         /* Decode and fetch the destination operand: register or memory. */
2645         switch (c->d & DstMask) {
2646         case DstReg:
2647                 decode_register_operand(&c->dst, c,
2648                          c->twobyte && (c->b == 0xb6 || c->b == 0xb7));
2649                 break;
2650         case DstMem:
2651         case DstMem64:
2652                 c->dst = memop;
2653                 if ((c->d & DstMask) == DstMem64)
2654                         c->dst.bytes = 8;
2655                 else
2656                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2657                 if (c->d & BitOp)
2658                         fetch_bit_operand(c);
2659                 c->dst.orig_val = c->dst.val;
2660                 break;
2661         case DstAcc:
2662                 c->dst.type = OP_REG;
2663                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2664                 c->dst.addr.reg = &c->regs[VCPU_REGS_RAX];
2665                 fetch_register_operand(&c->dst);
2666                 c->dst.orig_val = c->dst.val;
2667                 break;
2668         case DstDI:
2669                 c->dst.type = OP_MEM;
2670                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2671                 c->dst.addr.mem =
2672                         register_address(c, es_base(ctxt, ops),
2673                                          c->regs[VCPU_REGS_RDI]);
2674                 c->dst.val = 0;
2675                 break;
2676         case ImplicitOps:
2677                 /* Special instructions do their own operand decoding. */
2678         default:
2679                 c->dst.type = OP_NONE; /* Disable writeback. */
2680                 return 0;
2681         }
2682
2683 done:
2684         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2685 }
2686
2687 int
2688 x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
2689 {
2690         struct x86_emulate_ops *ops = ctxt->ops;
2691         u64 msr_data;
2692         struct decode_cache *c = &ctxt->decode;
2693         int rc = X86EMUL_CONTINUE;
2694         int saved_dst_type = c->dst.type;
2695         int irq; /* Used for int 3, int, and into */
2696
2697         ctxt->decode.mem_read.pos = 0;
2698
2699         if (ctxt->mode == X86EMUL_MODE_PROT64 && (c->d & No64)) {
2700                 emulate_ud(ctxt);
2701                 goto done;
2702         }
2703
2704         /* LOCK prefix is allowed only with some instructions */
2705         if (c->lock_prefix && (!(c->d & Lock) || c->dst.type != OP_MEM)) {
2706                 emulate_ud(ctxt);
2707                 goto done;
2708         }
2709
2710         /* Privileged instruction can be executed only in CPL=0 */
2711         if ((c->d & Priv) && ops->cpl(ctxt->vcpu)) {
2712                 emulate_gp(ctxt, 0);
2713                 goto done;
2714         }
2715
2716         if (c->rep_prefix && (c->d & String)) {
2717                 ctxt->restart = true;
2718                 /* All REP prefixes have the same first termination condition */
2719                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0) {
2720                 string_done:
2721                         ctxt->restart = false;
2722                         ctxt->eip = c->eip;
2723                         goto done;
2724                 }
2725                 /* The second termination condition only applies for REPE
2726                  * and REPNE. Test if the repeat string operation prefix is
2727                  * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
2728                  * corresponding termination condition according to:
2729                  *      - if REPE/REPZ and ZF = 0 then done
2730                  *      - if REPNE/REPNZ and ZF = 1 then done
2731                  */
2732                 if ((c->b == 0xa6) || (c->b == 0xa7) ||
2733                     (c->b == 0xae) || (c->b == 0xaf)) {
2734                         if ((c->rep_prefix == REPE_PREFIX) &&
2735                             ((ctxt->eflags & EFLG_ZF) == 0))
2736                                 goto string_done;
2737                         if ((c->rep_prefix == REPNE_PREFIX) &&
2738                             ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))
2739                                 goto string_done;
2740                 }
2741                 c->eip = ctxt->eip;
2742         }
2743
2744         if (c->src.type == OP_MEM) {
2745                 if (c->d & NoAccess)
2746                         goto no_fetch;
2747                 rc = read_emulated(ctxt, ops, c->src.addr.mem,
2748                                         c->src.valptr, c->src.bytes);
2749                 if (rc != X86EMUL_CONTINUE)
2750                         goto done;
2751                 c->src.orig_val64 = c->src.val64;
2752         no_fetch:
2753                 ;
2754         }
2755
2756         if (c->src2.type == OP_MEM) {
2757                 rc = read_emulated(ctxt, ops, c->src2.addr.mem,
2758                                         &c->src2.val, c->src2.bytes);
2759                 if (rc != X86EMUL_CONTINUE)
2760                         goto done;
2761         }
2762
2763         if ((c->d & DstMask) == ImplicitOps)
2764                 goto special_insn;
2765
2766
2767         if ((c->dst.type == OP_MEM) && !(c->d & Mov)) {
2768                 /* optimisation - avoid slow emulated read if Mov */
2769                 rc = read_emulated(ctxt, ops, c->dst.addr.mem,
2770                                    &c->dst.val, c->dst.bytes);
2771                 if (rc != X86EMUL_CONTINUE)
2772                         goto done;
2773         }
2774         c->dst.orig_val = c->dst.val;
2775
2776 special_insn:
2777
2778         if (c->execute) {
2779                 rc = c->execute(ctxt);
2780                 if (rc != X86EMUL_CONTINUE)
2781                         goto done;
2782                 goto writeback;
2783         }
2784
2785         if (c->twobyte)
2786                 goto twobyte_insn;
2787
2788         switch (c->b) {
2789         case 0x00 ... 0x05:
2790               add:              /* add */
2791                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
2792                 break;
2793         case 0x06:              /* push es */
2794                 emulate_push_sreg(ctxt, ops, VCPU_SREG_ES);
2795                 break;
2796         case 0x07:              /* pop es */
2797                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_ES);
2798                 if (rc != X86EMUL_CONTINUE)
2799                         goto done;
2800                 break;
2801         case 0x08 ... 0x0d:
2802               or:               /* or */
2803                 emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
2804                 break;
2805         case 0x0e:              /* push cs */
2806                 emulate_push_sreg(ctxt, ops, VCPU_SREG_CS);
2807                 break;
2808         case 0x10 ... 0x15:
2809               adc:              /* adc */
2810                 emulate_2op_SrcV("adc", c->src, c->dst, ctxt->eflags);
2811                 break;
2812         case 0x16:              /* push ss */
2813                 emulate_push_sreg(ctxt, ops, VCPU_SREG_SS);
2814                 break;
2815         case 0x17:              /* pop ss */
2816                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_SS);
2817                 if (rc != X86EMUL_CONTINUE)
2818                         goto done;
2819                 break;
2820         case 0x18 ... 0x1d:
2821               sbb:              /* sbb */
2822                 emulate_2op_SrcV("sbb", c->src, c->dst, ctxt->eflags);
2823                 break;
2824         case 0x1e:              /* push ds */
2825                 emulate_push_sreg(ctxt, ops, VCPU_SREG_DS);
2826                 break;
2827         case 0x1f:              /* pop ds */
2828                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_DS);
2829                 if (rc != X86EMUL_CONTINUE)
2830                         goto done;
2831                 break;
2832         case 0x20 ... 0x25:
2833               and:              /* and */
2834                 emulate_2op_SrcV("and", c->src, c->dst, ctxt->eflags);
2835                 break;
2836         case 0x28 ... 0x2d:
2837               sub:              /* sub */
2838                 emulate_2op_SrcV("sub", c->src, c->dst, ctxt->eflags);
2839                 break;
2840         case 0x30 ... 0x35:
2841               xor:              /* xor */
2842                 emulate_2op_SrcV("xor", c->src, c->dst, ctxt->eflags);
2843                 break;
2844         case 0x38 ... 0x3d:
2845               cmp:              /* cmp */
2846                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
2847                 break;
2848         case 0x40 ... 0x47: /* inc r16/r32 */
2849                 emulate_1op("inc", c->dst, ctxt->eflags);
2850                 break;
2851         case 0x48 ... 0x4f: /* dec r16/r32 */
2852                 emulate_1op("dec", c->dst, ctxt->eflags);
2853                 break;
2854         case 0x58 ... 0x5f: /* pop reg */
2855         pop_instruction:
2856                 rc = emulate_pop(ctxt, ops, &c->dst.val, c->op_bytes);
2857                 if (rc != X86EMUL_CONTINUE)
2858                         goto done;
2859                 break;
2860         case 0x60:      /* pusha */
2861                 rc = emulate_pusha(ctxt, ops);
2862                 if (rc != X86EMUL_CONTINUE)
2863                         goto done;
2864                 break;
2865         case 0x61:      /* popa */
2866                 rc = emulate_popa(ctxt, ops);
2867                 if (rc != X86EMUL_CONTINUE)
2868                         goto done;
2869                 break;
2870         case 0x63:              /* movsxd */
2871                 if (ctxt->mode != X86EMUL_MODE_PROT64)
2872                         goto cannot_emulate;
2873                 c->dst.val = (s32) c->src.val;
2874                 break;
2875         case 0x6c:              /* insb */
2876         case 0x6d:              /* insw/insd */
2877                 c->dst.bytes = min(c->dst.bytes, 4u);
2878                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2879                                           c->dst.bytes)) {
2880                         emulate_gp(ctxt, 0);
2881                         goto done;
2882                 }
2883                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes,
2884                                      c->regs[VCPU_REGS_RDX], &c->dst.val))
2885                         goto done; /* IO is needed, skip writeback */
2886                 break;
2887         case 0x6e:              /* outsb */
2888         case 0x6f:              /* outsw/outsd */
2889                 c->src.bytes = min(c->src.bytes, 4u);
2890                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2891                                           c->src.bytes)) {
2892                         emulate_gp(ctxt, 0);
2893                         goto done;
2894                 }
2895                 ops->pio_out_emulated(c->src.bytes, c->regs[VCPU_REGS_RDX],
2896                                       &c->src.val, 1, ctxt->vcpu);
2897
2898                 c->dst.type = OP_NONE; /* nothing to writeback */
2899                 break;
2900         case 0x70 ... 0x7f: /* jcc (short) */
2901                 if (test_cc(c->b, ctxt->eflags))
2902                         jmp_rel(c, c->src.val);
2903                 break;
2904         case 0x80 ... 0x83:     /* Grp1 */
2905                 switch (c->modrm_reg) {
2906                 case 0:
2907                         goto add;
2908                 case 1:
2909                         goto or;
2910                 case 2:
2911                         goto adc;
2912                 case 3:
2913                         goto sbb;
2914                 case 4:
2915                         goto and;
2916                 case 5:
2917                         goto sub;
2918                 case 6:
2919                         goto xor;
2920                 case 7:
2921                         goto cmp;
2922                 }
2923                 break;
2924         case 0x84 ... 0x85:
2925         test:
2926                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
2927                 break;
2928         case 0x86 ... 0x87:     /* xchg */
2929         xchg:
2930                 /* Write back the register source. */
2931                 switch (c->dst.bytes) {
2932                 case 1:
2933                         *(u8 *) c->src.addr.reg = (u8) c->dst.val;
2934                         break;
2935                 case 2:
2936                         *(u16 *) c->src.addr.reg = (u16) c->dst.val;
2937                         break;
2938                 case 4:
2939                         *c->src.addr.reg = (u32) c->dst.val;
2940                         break;  /* 64b reg: zero-extend */
2941                 case 8:
2942                         *c->src.addr.reg = c->dst.val;
2943                         break;
2944                 }
2945                 /*
2946                  * Write back the memory destination with implicit LOCK
2947                  * prefix.
2948                  */
2949                 c->dst.val = c->src.val;
2950                 c->lock_prefix = 1;
2951                 break;
2952         case 0x88 ... 0x8b:     /* mov */
2953                 goto mov;
2954         case 0x8c:  /* mov r/m, sreg */
2955                 if (c->modrm_reg > VCPU_SREG_GS) {
2956                         emulate_ud(ctxt);
2957                         goto done;
2958                 }
2959                 c->dst.val = ops->get_segment_selector(c->modrm_reg, ctxt->vcpu);
2960                 break;
2961         case 0x8d: /* lea r16/r32, m */
2962                 c->dst.val = c->src.addr.mem;
2963                 break;
2964         case 0x8e: { /* mov seg, r/m16 */
2965                 uint16_t sel;
2966
2967                 sel = c->src.val;
2968
2969                 if (c->modrm_reg == VCPU_SREG_CS ||
2970                     c->modrm_reg > VCPU_SREG_GS) {
2971                         emulate_ud(ctxt);
2972                         goto done;
2973                 }
2974
2975                 if (c->modrm_reg == VCPU_SREG_SS)
2976                         ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
2977
2978                 rc = load_segment_descriptor(ctxt, ops, sel, c->modrm_reg);
2979
2980                 c->dst.type = OP_NONE;  /* Disable writeback. */
2981                 break;
2982         }
2983         case 0x8f:              /* pop (sole member of Grp1a) */
2984                 rc = emulate_grp1a(ctxt, ops);
2985                 if (rc != X86EMUL_CONTINUE)
2986                         goto done;
2987                 break;
2988         case 0x90 ... 0x97: /* nop / xchg reg, rax */
2989                 if (c->dst.addr.reg == &c->regs[VCPU_REGS_RAX])
2990                         break;
2991                 goto xchg;
2992         case 0x9c: /* pushf */
2993                 c->src.val =  (unsigned long) ctxt->eflags;
2994                 emulate_push(ctxt, ops);
2995                 break;
2996         case 0x9d: /* popf */
2997                 c->dst.type = OP_REG;
2998                 c->dst.addr.reg = &ctxt->eflags;
2999                 c->dst.bytes = c->op_bytes;
3000                 rc = emulate_popf(ctxt, ops, &c->dst.val, c->op_bytes);
3001                 if (rc != X86EMUL_CONTINUE)
3002                         goto done;
3003                 break;
3004         case 0xa0 ... 0xa3:     /* mov */
3005         case 0xa4 ... 0xa5:     /* movs */
3006                 goto mov;
3007         case 0xa6 ... 0xa7:     /* cmps */
3008                 c->dst.type = OP_NONE; /* Disable writeback. */
3009                 DPRINTF("cmps: mem1=0x%p mem2=0x%p\n", c->src.addr.mem, c->dst.addr.mem);
3010                 goto cmp;
3011         case 0xa8 ... 0xa9:     /* test ax, imm */
3012                 goto test;
3013         case 0xaa ... 0xab:     /* stos */
3014         case 0xac ... 0xad:     /* lods */
3015                 goto mov;
3016         case 0xae ... 0xaf:     /* scas */
3017                 DPRINTF("Urk! I don't handle SCAS.\n");
3018                 goto cannot_emulate;
3019         case 0xb0 ... 0xbf: /* mov r, imm */
3020                 goto mov;
3021         case 0xc0 ... 0xc1:
3022                 emulate_grp2(ctxt);
3023                 break;
3024         case 0xc3: /* ret */
3025                 c->dst.type = OP_REG;
3026                 c->dst.addr.reg = &c->eip;
3027                 c->dst.bytes = c->op_bytes;
3028                 goto pop_instruction;
3029         case 0xc6 ... 0xc7:     /* mov (sole member of Grp11) */
3030         mov:
3031                 c->dst.val = c->src.val;
3032                 break;
3033         case 0xcb:              /* ret far */
3034                 rc = emulate_ret_far(ctxt, ops);
3035                 if (rc != X86EMUL_CONTINUE)
3036                         goto done;
3037                 break;
3038         case 0xcc:              /* int3 */
3039                 irq = 3;
3040                 goto do_interrupt;
3041         case 0xcd:              /* int n */
3042                 irq = c->src.val;
3043         do_interrupt:
3044                 rc = emulate_int(ctxt, ops, irq);
3045                 if (rc != X86EMUL_CONTINUE)
3046                         goto done;
3047                 break;
3048         case 0xce:              /* into */
3049                 if (ctxt->eflags & EFLG_OF) {
3050                         irq = 4;
3051                         goto do_interrupt;
3052                 }
3053                 break;
3054         case 0xcf:              /* iret */
3055                 rc = emulate_iret(ctxt, ops);
3056
3057                 if (rc != X86EMUL_CONTINUE)
3058                         goto done;
3059                 break;
3060         case 0xd0 ... 0xd1:     /* Grp2 */
3061                 emulate_grp2(ctxt);
3062                 break;
3063         case 0xd2 ... 0xd3:     /* Grp2 */
3064                 c->src.val = c->regs[VCPU_REGS_RCX];
3065                 emulate_grp2(ctxt);
3066                 break;
3067         case 0xe4:      /* inb */
3068         case 0xe5:      /* in */
3069                 goto do_io_in;
3070         case 0xe6: /* outb */
3071         case 0xe7: /* out */
3072                 goto do_io_out;
3073         case 0xe8: /* call (near) */ {
3074                 long int rel = c->src.val;
3075                 c->src.val = (unsigned long) c->eip;
3076                 jmp_rel(c, rel);
3077                 emulate_push(ctxt, ops);
3078                 break;
3079         }
3080         case 0xe9: /* jmp rel */
3081                 goto jmp;
3082         case 0xea: { /* jmp far */
3083                 unsigned short sel;
3084         jump_far:
3085                 memcpy(&sel, c->src.valptr + c->op_bytes, 2);
3086
3087                 if (load_segment_descriptor(ctxt, ops, sel, VCPU_SREG_CS))
3088                         goto done;
3089
3090                 c->eip = 0;
3091                 memcpy(&c->eip, c->src.valptr, c->op_bytes);
3092                 break;
3093         }
3094         case 0xeb:
3095               jmp:              /* jmp rel short */
3096                 jmp_rel(c, c->src.val);
3097                 c->dst.type = OP_NONE; /* Disable writeback. */
3098                 break;
3099         case 0xec: /* in al,dx */
3100         case 0xed: /* in (e/r)ax,dx */
3101                 c->src.val = c->regs[VCPU_REGS_RDX];
3102         do_io_in:
3103                 c->dst.bytes = min(c->dst.bytes, 4u);
3104                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
3105                         emulate_gp(ctxt, 0);
3106                         goto done;
3107                 }
3108                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes, c->src.val,
3109                                      &c->dst.val))
3110                         goto done; /* IO is needed */
3111                 break;
3112         case 0xee: /* out dx,al */
3113         case 0xef: /* out dx,(e/r)ax */
3114                 c->src.val = c->regs[VCPU_REGS_RDX];
3115         do_io_out:
3116                 c->dst.bytes = min(c->dst.bytes, 4u);
3117                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
3118                         emulate_gp(ctxt, 0);
3119                         goto done;
3120                 }
3121                 ops->pio_out_emulated(c->dst.bytes, c->src.val, &c->dst.val, 1,
3122                                       ctxt->vcpu);
3123                 c->dst.type = OP_NONE;  /* Disable writeback. */
3124                 break;
3125         case 0xf4:              /* hlt */
3126                 ctxt->vcpu->arch.halt_request = 1;
3127                 break;
3128         case 0xf5:      /* cmc */
3129                 /* complement carry flag from eflags reg */
3130                 ctxt->eflags ^= EFLG_CF;
3131                 break;
3132         case 0xf6 ... 0xf7:     /* Grp3 */
3133                 if (!emulate_grp3(ctxt, ops))
3134                         goto cannot_emulate;
3135                 break;
3136         case 0xf8: /* clc */
3137                 ctxt->eflags &= ~EFLG_CF;
3138                 break;
3139         case 0xf9: /* stc */
3140                 ctxt->eflags |= EFLG_CF;
3141                 break;
3142         case 0xfa: /* cli */
3143                 if (emulator_bad_iopl(ctxt, ops)) {
3144                         emulate_gp(ctxt, 0);
3145                         goto done;
3146                 } else
3147                         ctxt->eflags &= ~X86_EFLAGS_IF;
3148                 break;
3149         case 0xfb: /* sti */
3150                 if (emulator_bad_iopl(ctxt, ops)) {
3151                         emulate_gp(ctxt, 0);
3152                         goto done;
3153                 } else {
3154                         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3155                         ctxt->eflags |= X86_EFLAGS_IF;
3156                 }
3157                 break;
3158         case 0xfc: /* cld */
3159                 ctxt->eflags &= ~EFLG_DF;
3160                 break;
3161         case 0xfd: /* std */
3162                 ctxt->eflags |= EFLG_DF;
3163                 break;
3164         case 0xfe: /* Grp4 */
3165         grp45:
3166                 rc = emulate_grp45(ctxt, ops);
3167                 if (rc != X86EMUL_CONTINUE)
3168                         goto done;
3169                 break;
3170         case 0xff: /* Grp5 */
3171                 if (c->modrm_reg == 5)
3172                         goto jump_far;
3173                 goto grp45;
3174         default:
3175                 goto cannot_emulate;
3176         }
3177
3178 writeback:
3179         rc = writeback(ctxt, ops);
3180         if (rc != X86EMUL_CONTINUE)
3181                 goto done;
3182
3183         /*
3184          * restore dst type in case the decoding will be reused
3185          * (happens for string instruction )
3186          */
3187         c->dst.type = saved_dst_type;
3188
3189         if ((c->d & SrcMask) == SrcSI)
3190                 string_addr_inc(ctxt, seg_override_base(ctxt, ops, c),
3191                                 VCPU_REGS_RSI, &c->src);
3192
3193         if ((c->d & DstMask) == DstDI)
3194                 string_addr_inc(ctxt, es_base(ctxt, ops), VCPU_REGS_RDI,
3195                                 &c->dst);
3196
3197         if (c->rep_prefix && (c->d & String)) {
3198                 struct read_cache *rc = &ctxt->decode.io_read;
3199                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3200                 /*
3201                  * Re-enter guest when pio read ahead buffer is empty or,
3202                  * if it is not used, after each 1024 iteration.
3203                  */
3204                 if ((rc->end == 0 && !(c->regs[VCPU_REGS_RCX] & 0x3ff)) ||
3205                     (rc->end != 0 && rc->end == rc->pos))
3206                         ctxt->restart = false;
3207         }
3208         /*
3209          * reset read cache here in case string instruction is restared
3210          * without decoding
3211          */
3212         ctxt->decode.mem_read.end = 0;
3213         ctxt->eip = c->eip;
3214
3215 done:
3216         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
3217
3218 twobyte_insn:
3219         switch (c->b) {
3220         case 0x01: /* lgdt, lidt, lmsw */
3221                 switch (c->modrm_reg) {
3222                         u16 size;
3223                         unsigned long address;
3224
3225                 case 0: /* vmcall */
3226                         if (c->modrm_mod != 3 || c->modrm_rm != 1)
3227                                 goto cannot_emulate;
3228
3229                         rc = kvm_fix_hypercall(ctxt->vcpu);
3230                         if (rc != X86EMUL_CONTINUE)
3231                                 goto done;
3232
3233                         /* Let the processor re-execute the fixed hypercall */
3234                         c->eip = ctxt->eip;
3235                         /* Disable writeback. */
3236                         c->dst.type = OP_NONE;
3237                         break;
3238                 case 2: /* lgdt */
3239                         rc = read_descriptor(ctxt, ops, c->src.addr.mem,
3240                                              &size, &address, c->op_bytes);
3241                         if (rc != X86EMUL_CONTINUE)
3242                                 goto done;
3243                         realmode_lgdt(ctxt->vcpu, size, address);
3244                         /* Disable writeback. */
3245                         c->dst.type = OP_NONE;
3246                         break;
3247                 case 3: /* lidt/vmmcall */
3248                         if (c->modrm_mod == 3) {
3249                                 switch (c->modrm_rm) {
3250                                 case 1:
3251                                         rc = kvm_fix_hypercall(ctxt->vcpu);
3252                                         if (rc != X86EMUL_CONTINUE)
3253                                                 goto done;
3254                                         break;
3255                                 default:
3256                                         goto cannot_emulate;
3257                                 }
3258                         } else {
3259                                 rc = read_descriptor(ctxt, ops, c->src.addr.mem,
3260                                                      &size, &address,
3261                                                      c->op_bytes);
3262                                 if (rc != X86EMUL_CONTINUE)
3263                                         goto done;
3264                                 realmode_lidt(ctxt->vcpu, size, address);
3265                         }
3266                         /* Disable writeback. */
3267                         c->dst.type = OP_NONE;
3268                         break;
3269                 case 4: /* smsw */
3270                         c->dst.bytes = 2;
3271                         c->dst.val = ops->get_cr(0, ctxt->vcpu);
3272                         break;
3273                 case 6: /* lmsw */
3274                         ops->set_cr(0, (ops->get_cr(0, ctxt->vcpu) & ~0x0eul) |
3275                                     (c->src.val & 0x0f), ctxt->vcpu);
3276                         c->dst.type = OP_NONE;
3277                         break;
3278                 case 5: /* not defined */
3279                         emulate_ud(ctxt);
3280                         goto done;
3281                 case 7: /* invlpg*/
3282                         emulate_invlpg(ctxt->vcpu, c->src.addr.mem);
3283                         /* Disable writeback. */
3284                         c->dst.type = OP_NONE;
3285                         break;
3286                 default:
3287                         goto cannot_emulate;
3288                 }
3289                 break;
3290         case 0x05:              /* syscall */
3291                 rc = emulate_syscall(ctxt, ops);
3292                 if (rc != X86EMUL_CONTINUE)
3293                         goto done;
3294                 else
3295                         goto writeback;
3296                 break;
3297         case 0x06:
3298                 emulate_clts(ctxt->vcpu);
3299                 break;
3300         case 0x09:              /* wbinvd */
3301                 kvm_emulate_wbinvd(ctxt->vcpu);
3302                 break;
3303         case 0x08:              /* invd */
3304         case 0x0d:              /* GrpP (prefetch) */
3305         case 0x18:              /* Grp16 (prefetch/nop) */
3306                 break;
3307         case 0x20: /* mov cr, reg */
3308                 switch (c->modrm_reg) {
3309                 case 1:
3310                 case 5 ... 7:
3311                 case 9 ... 15:
3312                         emulate_ud(ctxt);
3313                         goto done;
3314                 }
3315                 c->dst.val = ops->get_cr(c->modrm_reg, ctxt->vcpu);
3316                 break;
3317         case 0x21: /* mov from dr to reg */
3318                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3319                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3320                         emulate_ud(ctxt);
3321                         goto done;
3322                 }
3323                 ops->get_dr(c->modrm_reg, &c->dst.val, ctxt->vcpu);
3324                 break;
3325         case 0x22: /* mov reg, cr */
3326                 if (ops->set_cr(c->modrm_reg, c->src.val, ctxt->vcpu)) {
3327                         emulate_gp(ctxt, 0);
3328                         goto done;
3329                 }
3330                 c->dst.type = OP_NONE;
3331                 break;
3332         case 0x23: /* mov from reg to dr */
3333                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3334                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3335                         emulate_ud(ctxt);
3336                         goto done;
3337                 }
3338
3339                 if (ops->set_dr(c->modrm_reg, c->src.val &
3340                                 ((ctxt->mode == X86EMUL_MODE_PROT64) ?
3341                                  ~0ULL : ~0U), ctxt->vcpu) < 0) {
3342                         /* #UD condition is already handled by the code above */
3343                         emulate_gp(ctxt, 0);
3344                         goto done;
3345                 }
3346
3347                 c->dst.type = OP_NONE;  /* no writeback */
3348                 break;
3349         case 0x30:
3350                 /* wrmsr */
3351                 msr_data = (u32)c->regs[VCPU_REGS_RAX]
3352                         | ((u64)c->regs[VCPU_REGS_RDX] << 32);
3353                 if (ops->set_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], msr_data)) {
3354                         emulate_gp(ctxt, 0);
3355                         goto done;
3356                 }
3357                 rc = X86EMUL_CONTINUE;
3358                 break;
3359         case 0x32:
3360                 /* rdmsr */
3361                 if (ops->get_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], &msr_data)) {
3362                         emulate_gp(ctxt, 0);
3363                         goto done;
3364                 } else {
3365                         c->regs[VCPU_REGS_RAX] = (u32)msr_data;
3366                         c->regs[VCPU_REGS_RDX] = msr_data >> 32;
3367                 }
3368                 rc = X86EMUL_CONTINUE;
3369                 break;
3370         case 0x34:              /* sysenter */
3371                 rc = emulate_sysenter(ctxt, ops);
3372                 if (rc != X86EMUL_CONTINUE)
3373                         goto done;
3374                 else
3375                         goto writeback;
3376                 break;
3377         case 0x35:              /* sysexit */
3378                 rc = emulate_sysexit(ctxt, ops);
3379                 if (rc != X86EMUL_CONTINUE)
3380                         goto done;
3381                 else
3382                         goto writeback;
3383                 break;
3384         case 0x40 ... 0x4f:     /* cmov */
3385                 c->dst.val = c->dst.orig_val = c->src.val;
3386                 if (!test_cc(c->b, ctxt->eflags))
3387                         c->dst.type = OP_NONE; /* no writeback */
3388                 break;
3389         case 0x80 ... 0x8f: /* jnz rel, etc*/
3390                 if (test_cc(c->b, ctxt->eflags))
3391                         jmp_rel(c, c->src.val);
3392                 break;
3393         case 0xa0:        /* push fs */
3394                 emulate_push_sreg(ctxt, ops, VCPU_SREG_FS);
3395                 break;
3396         case 0xa1:       /* pop fs */
3397                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_FS);
3398                 if (rc != X86EMUL_CONTINUE)
3399                         goto done;
3400                 break;
3401         case 0xa3:
3402               bt:               /* bt */
3403                 c->dst.type = OP_NONE;
3404                 /* only subword offset */
3405                 c->src.val &= (c->dst.bytes << 3) - 1;
3406                 emulate_2op_SrcV_nobyte("bt", c->src, c->dst, ctxt->eflags);
3407                 break;
3408         case 0xa4: /* shld imm8, r, r/m */
3409         case 0xa5: /* shld cl, r, r/m */
3410                 emulate_2op_cl("shld", c->src2, c->src, c->dst, ctxt->eflags);
3411                 break;
3412         case 0xa8:      /* push gs */
3413                 emulate_push_sreg(ctxt, ops, VCPU_SREG_GS);
3414                 break;
3415         case 0xa9:      /* pop gs */
3416                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_GS);
3417                 if (rc != X86EMUL_CONTINUE)
3418                         goto done;
3419                 break;
3420         case 0xab:
3421               bts:              /* bts */
3422                 /* only subword offset */
3423                 c->src.val &= (c->dst.bytes << 3) - 1;
3424                 emulate_2op_SrcV_nobyte("bts", c->src, c->dst, ctxt->eflags);
3425                 break;
3426         case 0xac: /* shrd imm8, r, r/m */
3427         case 0xad: /* shrd cl, r, r/m */
3428                 emulate_2op_cl("shrd", c->src2, c->src, c->dst, ctxt->eflags);
3429                 break;
3430         case 0xae:              /* clflush */
3431                 break;
3432         case 0xb0 ... 0xb1:     /* cmpxchg */
3433                 /*
3434                  * Save real source value, then compare EAX against
3435                  * destination.
3436                  */
3437                 c->src.orig_val = c->src.val;
3438                 c->src.val = c->regs[VCPU_REGS_RAX];
3439                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3440                 if (ctxt->eflags & EFLG_ZF) {
3441                         /* Success: write back to memory. */
3442                         c->dst.val = c->src.orig_val;
3443                 } else {
3444                         /* Failure: write the value we saw to EAX. */
3445                         c->dst.type = OP_REG;
3446                         c->dst.addr.reg = (unsigned long *)&c->regs[VCPU_REGS_RAX];
3447                 }
3448                 break;
3449         case 0xb3:
3450               btr:              /* btr */
3451                 /* only subword offset */
3452                 c->src.val &= (c->dst.bytes << 3) - 1;
3453                 emulate_2op_SrcV_nobyte("btr", c->src, c->dst, ctxt->eflags);
3454                 break;
3455         case 0xb6 ... 0xb7:     /* movzx */
3456                 c->dst.bytes = c->op_bytes;
3457                 c->dst.val = (c->d & ByteOp) ? (u8) c->src.val
3458                                                        : (u16) c->src.val;
3459                 break;
3460         case 0xba:              /* Grp8 */
3461                 switch (c->modrm_reg & 3) {
3462                 case 0:
3463                         goto bt;
3464                 case 1:
3465                         goto bts;
3466                 case 2:
3467                         goto btr;
3468                 case 3:
3469                         goto btc;
3470                 }
3471                 break;
3472         case 0xbb:
3473               btc:              /* btc */
3474                 /* only subword offset */
3475                 c->src.val &= (c->dst.bytes << 3) - 1;
3476                 emulate_2op_SrcV_nobyte("btc", c->src, c->dst, ctxt->eflags);
3477                 break;
3478         case 0xbe ... 0xbf:     /* movsx */
3479                 c->dst.bytes = c->op_bytes;
3480                 c->dst.val = (c->d & ByteOp) ? (s8) c->src.val :
3481                                                         (s16) c->src.val;
3482                 break;
3483         case 0xc3:              /* movnti */
3484                 c->dst.bytes = c->op_bytes;
3485                 c->dst.val = (c->op_bytes == 4) ? (u32) c->src.val :
3486                                                         (u64) c->src.val;
3487                 break;
3488         case 0xc7:              /* Grp9 (cmpxchg8b) */
3489                 rc = emulate_grp9(ctxt, ops);
3490                 if (rc != X86EMUL_CONTINUE)
3491                         goto done;
3492                 break;
3493         default:
3494                 goto cannot_emulate;
3495         }
3496         goto writeback;
3497
3498 cannot_emulate:
3499         DPRINTF("Cannot emulate %02x\n", c->b);
3500         return -1;
3501 }