include/asm/arch-arm1136/sys_info.h

   1 /*
   2  * Copyright 2005 (C) Texas Instruments, <www.ti.com>
   3  * (C) Copyright 2004
   4  * Texas Instruments, <www.ti.com>
   5  * Richard Woodruff <r-woodruff2@ti.com>
   6  *
   7  * See file CREDITS for list of people who contributed to this
   8  * project.
   9  *
  10  * This program is free software; you can redistribute it and/or
  11  * modify it under the terms of the GNU General Public License as
  12  * published by the Free Software Foundation; either version 2 of
  13  * the License, or (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  23  * MA 02111-1307 USA
  24  */
  25
  26 #ifndef _OMAP24XX_SYS_INFO_H_
  27 #define _OMAP24XX_SYS_INFO_H_
  28
  29 #if 0
  30 typedef struct  h4_system_data {
  31         /* base board info */
  32         u32 base_b_rev;         /* rev from base board i2c */
  33         /* cpu board info */
  34         u32 cpu_b_rev;          /* rev from cpu board i2c */
  35         u32 cpu_b_mux;          /* mux type on daughter board */
  36         u32 cpu_b_ddr_type;     /* mem type */
  37         u32 cpu_b_ddr_speed;    /* ddr speed rating */
  38         u32 cpu_b_switches;     /* boot ctrl switch settings */
  39         /* cpu info */
  40         u32 cpu_type;           /* type of cpu; 2420, 2422, 2430,...*/
  41         u32 cpu_rev;            /* rev of given cpu; ES1, ES2,...*/
  42 } h4_sys_data;
  43
  44 #endif
  45
  46 #define XDR_POP           5      /* package on package part */
  47 #define SDR_DISCRETE      4      /* 128M memory SDR module*/
  48 #define DDR_STACKED       3      /* stacked part on 2422 */
  49 #define DDR_COMBO         2      /* combo part on cpu daughter card (menalaeus) */
  50 #define DDR_DISCRETE      1      /* 2x16 parts on daughter card */
  51
  52 #define DDR_100           100    /* type found on most mem d-boards */
  53 #define DDR_111           111    /* some combo parts */
  54 #define DDR_133           133    /* most combo, some mem d-boards */
  55 #define DDR_165           165    /* future parts */
  56
  57 #define CPU_2420          0x2420
  58 #define CPU_2422          0x2422 /* 2420 + 64M stacked */
  59 #define CPU_2423          0x2423 /* 2420 + 96M stacked */
  60 #define CPU_2430          0x2430
  61
  62 /* 242x real hardware:
  63  *  ES1     = rev 0
  64  *  ES2     = rev 1
  65  *  ES2.05  = rev 2
  66  *  ES2.1   = rev 3
  67  *  ES2.1.1 = rev 4
  68  */
  69
  70 /* 242x code defines:
  71  * ES1     = 0+1 = 1
  72  * ES2     = 1+1 = 2
  73  * ES2.05  = 2+1 = 3
  74  * ES2.1   = 3+1 = 4
  75  * Es2.1.1 = 4+1 = 5
  76  */
  77 #define CPU_2422_ES1      1
  78 #define CPU_2422_ES2      2
  79 #define CPU_2422_ES2_05   3
  80 #define CPU_2422_ES2_1    4
  81 #define CPU_2422_ES2_1_1  5
  82
  83 #define CPU_2420_ES1      1
  84 #define CPU_2420_ES2      2
  85 #define CPU_2420_ES2_05   3
  86 #define CPU_2420_ES2_1    4
  87 #define CPU_2420_ES2_1_1  5
  88
  89 #define CPU_242X_ES1      1
  90 #define CPU_242X_ES2      2
  91 #define CPU_242X_ES2_05   3
  92 #define CPU_242X_ES2_1    4
  93 #define CPU_242X_ES2_1_1  5
  94
  95 #define CPU_2420_2422_ES1 1
  96 #define CPU_2420_2422_ES2_1 4
  97
  98 /* 243x real hardware:
  99  *  ES1     = rev 0
 100  *  ES2     = rev 1
 101  *
 102  * 243x code defines:
 103  * ES1     = 0+1 = 1
 104  * ES2     = 1+1 = 2
 105  */
 106 #define CPU_2430_ES1     1
 107 #define CPU_2430_ES2     2
 108
 109 #ifdef VPOM2430
 110 # define CPU_2430_VIRTIO   3
 111 #else
 112 # define CPU_2430_VIRTIO   1
 113 #endif
 114 #define CPU_2430_ZEBU     0xD
 115
 116 #define CPU_2420_CHIPID   0x0B5D9000
 117 #define CPU_2430_CHIPID   0x0B68A000
 118 #define CPU_24XX_ID_MASK  0x0FFFF000
 119 #define CPU_242X_REV_MASK 0xF0000000
 120 #define CPU_242X_PID_MASK 0x000F0000
 121
 122 #define BOARD_H4_MENELAUS     1
 123 #define BOARD_H4_SDP          2
 124 #define BOARD_H4_MENELAUS_HRP 3
 125 #define BOARD_SDP_2430        4
 126
 127 #define GPMC_MUXED        1
 128 #define GPMC_NONMUXED     0
 129
 130 #define TYPE_NAND         0x800   /* bit pos for nand in gpmc reg */
 131 #define TYPE_NOR          0x000
 132 #define TYPE_ONENAND      0x800
 133
 134 #define WIDTH_8BIT        0x0000
 135 #define WIDTH_16BIT       0x1000  /* bit pos for 16 bit in gpmc */
 136
 137 #define I2C_MENELAUS 0x72       /* i2c id for companion chip */
 138
 139 #endif