drivers/ata/ahci.c

   1 /*
   2  *  ahci.c - AHCI SATA support
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2004-2005 Red Hat, Inc.
   9  *
  10  *
  11  *  This program is free software; you can redistribute it and/or modify
  12  *  it under the terms of the GNU General Public License as published by
  13  *  the Free Software Foundation; either version 2, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful,
  17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  *  GNU General Public License for more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License
  22  *  along with this program; see the file COPYING.  If not, write to
  23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  24  *
  25  *
  26  * libata documentation is available via 'make {ps|pdf}docs',
  27  * as Documentation/DocBook/libata.*
  28  *
  29  * AHCI hardware documentation:
  30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
  31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/device.h>
  44 #include <linux/dmi.h>
  45 #include <linux/gfp.h>
  46 #include <scsi/scsi_host.h>
  47 #include <scsi/scsi_cmnd.h>
  48 #include <linux/libata.h>
  49 #include "ahci.h"
  50
  51 #define DRV_NAME        "ahci"
  52 #define DRV_VERSION     "3.0"
  53
  54 enum {
  55         AHCI_PCI_BAR_STA2X11    = 0,
  56         AHCI_PCI_BAR_ENMOTUS    = 2,
  57         AHCI_PCI_BAR_STANDARD   = 5,
  58 };
  59
  60 enum board_ids {
  61         /* board IDs by feature in alphabetical order */
  62         board_ahci,
  63         board_ahci_ign_iferr,
  64         board_ahci_nomsi,
  65         board_ahci_noncq,
  66         board_ahci_nosntf,
  67         board_ahci_yes_fbs,
  68
  69         /* board IDs for specific chipsets in alphabetical order */
  70         board_ahci_avn,
  71         board_ahci_mcp65,
  72         board_ahci_mcp77,
  73         board_ahci_mcp89,
  74         board_ahci_mv,
  75         board_ahci_sb600,
  76         board_ahci_sb700,       /* for SB700 and SB800 */
  77         board_ahci_vt8251,
  78
  79         /* aliases */
  80         board_ahci_mcp_linux    = board_ahci_mcp65,
  81         board_ahci_mcp67        = board_ahci_mcp65,
  82         board_ahci_mcp73        = board_ahci_mcp65,
  83         board_ahci_mcp79        = board_ahci_mcp77,
  84 };
  85
  86 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  87 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
  88                                  unsigned long deadline);
  89 static int ahci_avn_hardreset(struct ata_link *link, unsigned int *class,
  90                               unsigned long deadline);
  91 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
  92                                 unsigned long deadline);
  93 #ifdef CONFIG_PM
  94 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
  95 static int ahci_pci_device_resume(struct pci_dev *pdev);
  96 #endif
  97
  98 static struct scsi_host_template ahci_sht = {
  99         AHCI_SHT("ahci"),
 100 };
 101
 102 static struct ata_port_operations ahci_vt8251_ops = {
 103         .inherits               = &ahci_ops,
 104         .hardreset              = ahci_vt8251_hardreset,
 105 };
 106
 107 static struct ata_port_operations ahci_p5wdh_ops = {
 108         .inherits               = &ahci_ops,
 109         .hardreset              = ahci_p5wdh_hardreset,
 110 };
 111
 112 #define AHCI_HFLAGS(flags)      .private_data   = (void *)(flags)
 113
 114 static struct ata_port_operations ahci_avn_ops = {
 115         .inherits               = &ahci_ops,
 116         .hardreset              = ahci_avn_hardreset,
 117 };
 118
 119 static const struct ata_port_info ahci_port_info[] = {
 120         /* by features */
 121         [board_ahci] =
 122         {
 123                 .flags          = AHCI_FLAG_COMMON,
 124                 .pio_mask       = ATA_PIO4,
 125                 .udma_mask      = ATA_UDMA6,
 126                 .port_ops       = &ahci_ops,
 127         },
 128         [board_ahci_ign_iferr] =
 129         {
 130                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
 131                 .flags          = AHCI_FLAG_COMMON,
 132                 .pio_mask       = ATA_PIO4,
 133                 .udma_mask      = ATA_UDMA6,
 134                 .port_ops       = &ahci_ops,
 135         },
 136         [board_ahci_nomsi] = {
 137                 AHCI_HFLAGS     (AHCI_HFLAG_NO_MSI),
 138                 .flags          = AHCI_FLAG_COMMON,
 139                 .pio_mask       = ATA_PIO4,
 140                 .udma_mask      = ATA_UDMA6,
 141                 .port_ops       = &ahci_ops,
 142         },
 143         [board_ahci_noncq] = {
 144                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ),
 145                 .flags          = AHCI_FLAG_COMMON,
 146                 .pio_mask       = ATA_PIO4,
 147                 .udma_mask      = ATA_UDMA6,
 148                 .port_ops       = &ahci_ops,
 149         },
 150         [board_ahci_nosntf] =
 151         {
 152                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
 153                 .flags          = AHCI_FLAG_COMMON,
 154                 .pio_mask       = ATA_PIO4,
 155                 .udma_mask      = ATA_UDMA6,
 156                 .port_ops       = &ahci_ops,
 157         },
 158         [board_ahci_yes_fbs] =
 159         {
 160                 AHCI_HFLAGS     (AHCI_HFLAG_YES_FBS),
 161                 .flags          = AHCI_FLAG_COMMON,
 162                 .pio_mask       = ATA_PIO4,
 163                 .udma_mask      = ATA_UDMA6,
 164                 .port_ops       = &ahci_ops,
 165         },
 166         /* by chipsets */
 167         [board_ahci_avn] = {
 168                 .flags          = AHCI_FLAG_COMMON,
 169                 .pio_mask       = ATA_PIO4,
 170                 .udma_mask      = ATA_UDMA6,
 171                 .port_ops       = &ahci_avn_ops,
 172         },
 173         [board_ahci_mcp65] =
 174         {
 175                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
 176                                  AHCI_HFLAG_YES_NCQ),
 177                 .flags          = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
 178                 .pio_mask       = ATA_PIO4,
 179                 .udma_mask      = ATA_UDMA6,
 180                 .port_ops       = &ahci_ops,
 181         },
 182         [board_ahci_mcp77] =
 183         {
 184                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
 185                 .flags          = AHCI_FLAG_COMMON,
 186                 .pio_mask       = ATA_PIO4,
 187                 .udma_mask      = ATA_UDMA6,
 188                 .port_ops       = &ahci_ops,
 189         },
 190         [board_ahci_mcp89] =
 191         {
 192                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
 193                 .flags          = AHCI_FLAG_COMMON,
 194                 .pio_mask       = ATA_PIO4,
 195                 .udma_mask      = ATA_UDMA6,
 196                 .port_ops       = &ahci_ops,
 197         },
 198         [board_ahci_mv] =
 199         {
 200                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
 201                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
 202                 .flags          = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
 203                 .pio_mask       = ATA_PIO4,
 204                 .udma_mask      = ATA_UDMA6,
 205                 .port_ops       = &ahci_ops,
 206         },
 207         [board_ahci_sb600] =
 208         {
 209                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
 210                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
 211                                  AHCI_HFLAG_32BIT_ONLY),
 212                 .flags          = AHCI_FLAG_COMMON,
 213                 .pio_mask       = ATA_PIO4,
 214                 .udma_mask      = ATA_UDMA6,
 215                 .port_ops       = &ahci_pmp_retry_srst_ops,
 216         },
 217         [board_ahci_sb700] =    /* for SB700 and SB800 */
 218         {
 219                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
 220                 .flags          = AHCI_FLAG_COMMON,
 221                 .pio_mask       = ATA_PIO4,
 222                 .udma_mask      = ATA_UDMA6,
 223                 .port_ops       = &ahci_pmp_retry_srst_ops,
 224         },
 225         [board_ahci_vt8251] =
 226         {
 227                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
 228                 .flags          = AHCI_FLAG_COMMON,
 229                 .pio_mask       = ATA_PIO4,
 230                 .udma_mask      = ATA_UDMA6,
 231                 .port_ops       = &ahci_vt8251_ops,
 232         },
 233 };
 234
 235 static const struct pci_device_id ahci_pci_tbl[] = {
 236         /* Intel */
 237         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
 238         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
 239         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
 240         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
 241         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
 242         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
 243         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
 244         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
 245         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
 246         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
 247         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
 248         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
 249         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
 250         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
 251         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
 252         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
 253         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
 254         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
 255         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
 256         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
 257         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
 258         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
 259         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
 260         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
 261         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
 262         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
 263         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
 264         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
 265         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
 266         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
 267         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
 268         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
 269         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
 270         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
 271         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
 272         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
 273         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
 274         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
 275         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
 276         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
 277         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
 278         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
 279         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
 280         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
 281         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
 282         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
 283         { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
 284         { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
 285         { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
 286         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
 287         { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
 288         { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
 289         { PCI_VDEVICE(INTEL, 0x1e03), board_ahci }, /* Panther Point AHCI */
 290         { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
 291         { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
 292         { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
 293         { PCI_VDEVICE(INTEL, 0x1e07), board_ahci }, /* Panther Point RAID */
 294         { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
 295         { PCI_VDEVICE(INTEL, 0x8c02), board_ahci }, /* Lynx Point AHCI */
 296         { PCI_VDEVICE(INTEL, 0x8c03), board_ahci }, /* Lynx Point AHCI */
 297         { PCI_VDEVICE(INTEL, 0x8c04), board_ahci }, /* Lynx Point RAID */
 298         { PCI_VDEVICE(INTEL, 0x8c05), board_ahci }, /* Lynx Point RAID */
 299         { PCI_VDEVICE(INTEL, 0x8c06), board_ahci }, /* Lynx Point RAID */
 300         { PCI_VDEVICE(INTEL, 0x8c07), board_ahci }, /* Lynx Point RAID */
 301         { PCI_VDEVICE(INTEL, 0x8c0e), board_ahci }, /* Lynx Point RAID */
 302         { PCI_VDEVICE(INTEL, 0x8c0f), board_ahci }, /* Lynx Point RAID */
 303         { PCI_VDEVICE(INTEL, 0x9c02), board_ahci }, /* Lynx Point-LP AHCI */
 304         { PCI_VDEVICE(INTEL, 0x9c03), board_ahci }, /* Lynx Point-LP AHCI */
 305         { PCI_VDEVICE(INTEL, 0x9c04), board_ahci }, /* Lynx Point-LP RAID */
 306         { PCI_VDEVICE(INTEL, 0x9c05), board_ahci }, /* Lynx Point-LP RAID */
 307         { PCI_VDEVICE(INTEL, 0x9c06), board_ahci }, /* Lynx Point-LP RAID */
 308         { PCI_VDEVICE(INTEL, 0x9c07), board_ahci }, /* Lynx Point-LP RAID */
 309         { PCI_VDEVICE(INTEL, 0x9c0e), board_ahci }, /* Lynx Point-LP RAID */
 310         { PCI_VDEVICE(INTEL, 0x9c0f), board_ahci }, /* Lynx Point-LP RAID */
 311         { PCI_VDEVICE(INTEL, 0x1f22), board_ahci }, /* Avoton AHCI */
 312         { PCI_VDEVICE(INTEL, 0x1f23), board_ahci }, /* Avoton AHCI */
 313         { PCI_VDEVICE(INTEL, 0x1f24), board_ahci }, /* Avoton RAID */
 314         { PCI_VDEVICE(INTEL, 0x1f25), board_ahci }, /* Avoton RAID */
 315         { PCI_VDEVICE(INTEL, 0x1f26), board_ahci }, /* Avoton RAID */
 316         { PCI_VDEVICE(INTEL, 0x1f27), board_ahci }, /* Avoton RAID */
 317         { PCI_VDEVICE(INTEL, 0x1f2e), board_ahci }, /* Avoton RAID */
 318         { PCI_VDEVICE(INTEL, 0x1f2f), board_ahci }, /* Avoton RAID */
 319         { PCI_VDEVICE(INTEL, 0x1f32), board_ahci_avn }, /* Avoton AHCI */
 320         { PCI_VDEVICE(INTEL, 0x1f33), board_ahci_avn }, /* Avoton AHCI */
 321         { PCI_VDEVICE(INTEL, 0x1f34), board_ahci_avn }, /* Avoton RAID */
 322         { PCI_VDEVICE(INTEL, 0x1f35), board_ahci_avn }, /* Avoton RAID */
 323         { PCI_VDEVICE(INTEL, 0x1f36), board_ahci_avn }, /* Avoton RAID */
 324         { PCI_VDEVICE(INTEL, 0x1f37), board_ahci_avn }, /* Avoton RAID */
 325         { PCI_VDEVICE(INTEL, 0x1f3e), board_ahci_avn }, /* Avoton RAID */
 326         { PCI_VDEVICE(INTEL, 0x1f3f), board_ahci_avn }, /* Avoton RAID */
 327         { PCI_VDEVICE(INTEL, 0x2823), board_ahci }, /* Wellsburg RAID */
 328         { PCI_VDEVICE(INTEL, 0x2827), board_ahci }, /* Wellsburg RAID */
 329         { PCI_VDEVICE(INTEL, 0x8d02), board_ahci }, /* Wellsburg AHCI */
 330         { PCI_VDEVICE(INTEL, 0x8d04), board_ahci }, /* Wellsburg RAID */
 331         { PCI_VDEVICE(INTEL, 0x8d06), board_ahci }, /* Wellsburg RAID */
 332         { PCI_VDEVICE(INTEL, 0x8d0e), board_ahci }, /* Wellsburg RAID */
 333         { PCI_VDEVICE(INTEL, 0x8d62), board_ahci }, /* Wellsburg AHCI */
 334         { PCI_VDEVICE(INTEL, 0x8d64), board_ahci }, /* Wellsburg RAID */
 335         { PCI_VDEVICE(INTEL, 0x8d66), board_ahci }, /* Wellsburg RAID */
 336         { PCI_VDEVICE(INTEL, 0x8d6e), board_ahci }, /* Wellsburg RAID */
 337         { PCI_VDEVICE(INTEL, 0x23a3), board_ahci }, /* Coleto Creek AHCI */
 338         { PCI_VDEVICE(INTEL, 0x9c83), board_ahci }, /* Wildcat Point-LP AHCI */
 339         { PCI_VDEVICE(INTEL, 0x9c85), board_ahci }, /* Wildcat Point-LP RAID */
 340         { PCI_VDEVICE(INTEL, 0x9c87), board_ahci }, /* Wildcat Point-LP RAID */
 341         { PCI_VDEVICE(INTEL, 0x9c8f), board_ahci }, /* Wildcat Point-LP RAID */
 342         { PCI_VDEVICE(INTEL, 0x8c82), board_ahci }, /* 9 Series AHCI */
 343         { PCI_VDEVICE(INTEL, 0x8c83), board_ahci }, /* 9 Series AHCI */
 344         { PCI_VDEVICE(INTEL, 0x8c84), board_ahci }, /* 9 Series RAID */
 345         { PCI_VDEVICE(INTEL, 0x8c85), board_ahci }, /* 9 Series RAID */
 346         { PCI_VDEVICE(INTEL, 0x8c86), board_ahci }, /* 9 Series RAID */
 347         { PCI_VDEVICE(INTEL, 0x8c87), board_ahci }, /* 9 Series RAID */
 348         { PCI_VDEVICE(INTEL, 0x8c8e), board_ahci }, /* 9 Series RAID */
 349         { PCI_VDEVICE(INTEL, 0x8c8f), board_ahci }, /* 9 Series RAID */
 350         { PCI_VDEVICE(INTEL, 0x9d03), board_ahci }, /* Sunrise Point-LP AHCI */
 351         { PCI_VDEVICE(INTEL, 0x9d05), board_ahci }, /* Sunrise Point-LP RAID */
 352         { PCI_VDEVICE(INTEL, 0x9d07), board_ahci }, /* Sunrise Point-LP RAID */
 353         { PCI_VDEVICE(INTEL, 0xa103), board_ahci }, /* Sunrise Point-H AHCI */
 354         { PCI_VDEVICE(INTEL, 0xa103), board_ahci }, /* Sunrise Point-H RAID */
 355         { PCI_VDEVICE(INTEL, 0xa105), board_ahci }, /* Sunrise Point-H RAID */
 356         { PCI_VDEVICE(INTEL, 0xa107), board_ahci }, /* Sunrise Point-H RAID */
 357         { PCI_VDEVICE(INTEL, 0xa10f), board_ahci }, /* Sunrise Point-H RAID */
 358
 359         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
 360         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 361           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
 362         /* JMicron 362B and 362C have an AHCI function with IDE class code */
 363         { PCI_VDEVICE(JMICRON, 0x2362), board_ahci_ign_iferr },
 364         { PCI_VDEVICE(JMICRON, 0x236f), board_ahci_ign_iferr },
 365
 366         /* ATI */
 367         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
 368         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
 369         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
 370         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
 371         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
 372         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
 373         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
 374
 375         /* AMD */
 376         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
 377         { PCI_VDEVICE(AMD, 0x7900), board_ahci }, /* AMD CZ */
 378         /* AMD is using RAID class only for ahci controllers */
 379         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 380           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
 381
 382         /* VIA */
 383         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
 384         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
 385
 386         /* NVIDIA */
 387         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
 388         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
 389         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
 390         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
 391         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
 392         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
 393         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
 394         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
 395         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
 396         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
 397         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
 398         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
 399         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
 400         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
 401         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
 402         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
 403         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
 404         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
 405         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
 406         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
 407         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
 408         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
 409         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
 410         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
 411         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
 412         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
 413         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
 414         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
 415         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
 416         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
 417         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
 418         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
 419         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
 420         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
 421         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
 422         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
 423         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
 424         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
 425         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
 426         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
 427         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
 428         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
 429         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
 430         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
 431         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
 432         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
 433         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
 434         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
 435         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
 436         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
 437         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
 438         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
 439         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
 440         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
 441         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
 442         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
 443         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
 444         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
 445         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
 446         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
 447         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
 448         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
 449         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
 450         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
 451         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
 452         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
 453         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
 454         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
 455         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
 456         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
 457         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
 458         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
 459         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
 460         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
 461         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
 462         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
 463         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
 464         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
 465         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
 466         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
 467         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
 468         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
 469         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
 470         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
 471
 472         /* SiS */
 473         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
 474         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
 475         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
 476
 477         /* ST Microelectronics */
 478         { PCI_VDEVICE(STMICRO, 0xCC06), board_ahci },           /* ST ConneXt */
 479
 480         /* Marvell */
 481         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
 482         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
 483         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9123),
 484           .class = PCI_CLASS_STORAGE_SATA_AHCI,
 485           .class_mask = 0xffffff,
 486           .driver_data = board_ahci_yes_fbs },                  /* 88se9128 */
 487         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9125),
 488           .driver_data = board_ahci_yes_fbs },                  /* 88se9125 */
 489         { PCI_DEVICE_SUB(PCI_VENDOR_ID_MARVELL_EXT, 0x9178,
 490                          PCI_VENDOR_ID_MARVELL_EXT, 0x9170),
 491           .driver_data = board_ahci_yes_fbs },                  /* 88se9170 */
 492         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x917a),
 493           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 494         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9172),
 495           .driver_data = board_ahci_yes_fbs },                  /* 88se9182 */
 496         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9182),
 497           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 498         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9192),
 499           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 on some Gigabyte */
 500         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a0),
 501           .driver_data = board_ahci_yes_fbs },
 502         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a3),
 503           .driver_data = board_ahci_yes_fbs },
 504         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9230),
 505           .driver_data = board_ahci_yes_fbs },
 506         { PCI_DEVICE(PCI_VENDOR_ID_TTI, 0x0642),
 507           .driver_data = board_ahci_yes_fbs },
 508
 509         /* Promise */
 510         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
 511         { PCI_VDEVICE(PROMISE, 0x3781), board_ahci },   /* FastTrak TX8660 ahci-mode */
 512
 513         /* Asmedia */
 514         { PCI_VDEVICE(ASMEDIA, 0x0601), board_ahci },   /* ASM1060 */
 515         { PCI_VDEVICE(ASMEDIA, 0x0602), board_ahci },   /* ASM1060 */
 516         { PCI_VDEVICE(ASMEDIA, 0x0611), board_ahci },   /* ASM1061 */
 517         { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci },   /* ASM1062 */
 518
 519         /*
 520          * Samsung SSDs found on some macbooks.  NCQ times out if MSI is
 521          * enabled.  https://bugzilla.kernel.org/show_bug.cgi?id=60731
 522          */
 523         { PCI_VDEVICE(SAMSUNG, 0x1600), board_ahci_nomsi },
 524         { PCI_VDEVICE(SAMSUNG, 0xa800), board_ahci_nomsi },
 525
 526         /* Enmotus */
 527         { PCI_DEVICE(0x1c44, 0x8000), board_ahci },
 528
 529         /* Generic, PCI class code for AHCI */
 530         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 531           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
 532
 533         { }     /* terminate list */
 534 };
 535
 536
 537 static struct pci_driver ahci_pci_driver = {
 538         .name                   = DRV_NAME,
 539         .id_table               = ahci_pci_tbl,
 540         .probe                  = ahci_init_one,
 541         .remove                 = ata_pci_remove_one,
 542 #ifdef CONFIG_PM
 543         .suspend                = ahci_pci_device_suspend,
 544         .resume                 = ahci_pci_device_resume,
 545 #endif
 546 };
 547
 548 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
 549 static int marvell_enable;
 550 #else
 551 static int marvell_enable = 1;
 552 #endif
 553 module_param(marvell_enable, int, 0644);
 554 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
 555
 556
 557 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
 558                                          struct ahci_host_priv *hpriv)
 559 {
 560         unsigned int force_port_map = 0;
 561         unsigned int mask_port_map = 0;
 562
 563         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
 564                 dev_info(&pdev->dev, "JMB361 has only one port\n");
 565                 force_port_map = 1;
 566         }
 567
 568         /*
 569          * Temporary Marvell 6145 hack: PATA port presence
 570          * is asserted through the standard AHCI port
 571          * presence register, as bit 4 (counting from 0)
 572          */
 573         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 574                 if (pdev->device == 0x6121)
 575                         mask_port_map = 0x3;
 576                 else
 577                         mask_port_map = 0xf;
 578                 dev_info(&pdev->dev,
 579                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
 580         }
 581
 582         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
 583                                  mask_port_map);
 584 }
 585
 586 static int ahci_pci_reset_controller(struct ata_host *host)
 587 {
 588         struct pci_dev *pdev = to_pci_dev(host->dev);
 589
 590         ahci_reset_controller(host);
 591
 592         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
 593                 struct ahci_host_priv *hpriv = host->private_data;
 594                 u16 tmp16;
 595
 596                 /* configure PCS */
 597                 pci_read_config_word(pdev, 0x92, &tmp16);
 598                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
 599                         tmp16 |= hpriv->port_map;
 600                         pci_write_config_word(pdev, 0x92, tmp16);
 601                 }
 602         }
 603
 604         return 0;
 605 }
 606
 607 static void ahci_pci_init_controller(struct ata_host *host)
 608 {
 609         struct ahci_host_priv *hpriv = host->private_data;
 610         struct pci_dev *pdev = to_pci_dev(host->dev);
 611         void __iomem *port_mmio;
 612         u32 tmp;
 613         int mv;
 614
 615         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 616                 if (pdev->device == 0x6121)
 617                         mv = 2;
 618                 else
 619                         mv = 4;
 620                 port_mmio = __ahci_port_base(host, mv);
 621
 622                 writel(0, port_mmio + PORT_IRQ_MASK);
 623
 624                 /* clear port IRQ */
 625                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 626                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
 627                 if (tmp)
 628                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 629         }
 630
 631         ahci_init_controller(host);
 632 }
 633
 634 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
 635                                  unsigned long deadline)
 636 {
 637         struct ata_port *ap = link->ap;
 638         bool online;
 639         int rc;
 640
 641         DPRINTK("ENTER\n");
 642
 643         ahci_stop_engine(ap);
 644
 645         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 646                                  deadline, &online, NULL);
 647
 648         ahci_start_engine(ap);
 649
 650         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 651
 652         /* vt8251 doesn't clear BSY on signature FIS reception,
 653          * request follow-up softreset.
 654          */
 655         return online ? -EAGAIN : rc;
 656 }
 657
 658 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
 659                                 unsigned long deadline)
 660 {
 661         struct ata_port *ap = link->ap;
 662         struct ahci_port_priv *pp = ap->private_data;
 663         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 664         struct ata_taskfile tf;
 665         bool online;
 666         int rc;
 667
 668         ahci_stop_engine(ap);
 669
 670         /* clear D2H reception area to properly wait for D2H FIS */
 671         ata_tf_init(link->device, &tf);
 672         tf.command = 0x80;
 673         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 674
 675         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 676                                  deadline, &online, NULL);
 677
 678         ahci_start_engine(ap);
 679
 680         /* The pseudo configuration device on SIMG4726 attached to
 681          * ASUS P5W-DH Deluxe doesn't send signature FIS after
 682          * hardreset if no device is attached to the first downstream
 683          * port && the pseudo device locks up on SRST w/ PMP==0.  To
 684          * work around this, wait for !BSY only briefly.  If BSY isn't
 685          * cleared, perform CLO and proceed to IDENTIFY (achieved by
 686          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
 687          *
 688          * Wait for two seconds.  Devices attached to downstream port
 689          * which can't process the following IDENTIFY after this will
 690          * have to be reset again.  For most cases, this should
 691          * suffice while making probing snappish enough.
 692          */
 693         if (online) {
 694                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
 695                                           ahci_check_ready);
 696                 if (rc)
 697                         ahci_kick_engine(ap);
 698         }
 699         return rc;
 700 }
 701
 702 /*
 703  * ahci_avn_hardreset - attempt more aggressive recovery of Avoton ports.
 704  *
 705  * It has been observed with some SSDs that the timing of events in the
 706  * link synchronization phase can leave the port in a state that can not
 707  * be recovered by a SATA-hard-reset alone.  The failing signature is
 708  * SStatus.DET stuck at 1 ("Device presence detected but Phy
 709  * communication not established").  It was found that unloading and
 710  * reloading the driver when this problem occurs allows the drive
 711  * connection to be recovered (DET advanced to 0x3).  The critical
 712  * component of reloading the driver is that the port state machines are
 713  * reset by bouncing "port enable" in the AHCI PCS configuration
 714  * register.  So, reproduce that effect by bouncing a port whenever we
 715  * see DET==1 after a reset.
 716  */
 717 static int ahci_avn_hardreset(struct ata_link *link, unsigned int *class,
 718                               unsigned long deadline)
 719 {
 720         const unsigned long *timing = sata_ehc_deb_timing(&link->eh_context);
 721         struct ata_port *ap = link->ap;
 722         struct ahci_port_priv *pp = ap->private_data;
 723         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 724         unsigned long tmo = deadline - jiffies;
 725         struct ata_taskfile tf;
 726         bool online;
 727         int rc, i;
 728
 729         DPRINTK("ENTER\n");
 730
 731         ahci_stop_engine(ap);
 732
 733         for (i = 0; i < 2; i++) {
 734                 u16 val;
 735                 u32 sstatus;
 736                 int port = ap->port_no;
 737                 struct ata_host *host = ap->host;
 738                 struct pci_dev *pdev = to_pci_dev(host->dev);
 739
 740                 /* clear D2H reception area to properly wait for D2H FIS */
 741                 ata_tf_init(link->device, &tf);
 742                 tf.command = ATA_BUSY;
 743                 ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 744
 745                 rc = sata_link_hardreset(link, timing, deadline, &online,
 746                                 ahci_check_ready);
 747
 748                 if (sata_scr_read(link, SCR_STATUS, &sstatus) != 0 ||
 749                                 (sstatus & 0xf) != 1)
 750                         break;
 751
 752                 ata_link_printk(link, KERN_INFO, "avn bounce port%d\n",
 753                                 port);
 754
 755                 pci_read_config_word(pdev, 0x92, &val);
 756                 val &= ~(1 << port);
 757                 pci_write_config_word(pdev, 0x92, val);
 758                 ata_msleep(ap, 1000);
 759                 val |= 1 << port;
 760                 pci_write_config_word(pdev, 0x92, val);
 761                 deadline += tmo;
 762         }
 763
 764         ahci_start_engine(ap);
 765
 766         if (online)
 767                 *class = ahci_dev_classify(ap);
 768
 769         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 770         return rc;
 771 }
 772
 773
 774 #ifdef CONFIG_PM
 775 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
 776 {
 777         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 778         struct ahci_host_priv *hpriv = host->private_data;
 779         void __iomem *mmio = hpriv->mmio;
 780         u32 ctl;
 781
 782         if (mesg.event & PM_EVENT_SUSPEND &&
 783             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
 784                 dev_err(&pdev->dev,
 785                         "BIOS update required for suspend/resume\n");
 786                 return -EIO;
 787         }
 788
 789         if (mesg.event & PM_EVENT_SLEEP) {
 790                 /* AHCI spec rev1.1 section 8.3.3:
 791                  * Software must disable interrupts prior to requesting a
 792                  * transition of the HBA to D3 state.
 793                  */
 794                 ctl = readl(mmio + HOST_CTL);
 795                 ctl &= ~HOST_IRQ_EN;
 796                 writel(ctl, mmio + HOST_CTL);
 797                 readl(mmio + HOST_CTL); /* flush */
 798         }
 799
 800         return ata_pci_device_suspend(pdev, mesg);
 801 }
 802
 803 static int ahci_pci_device_resume(struct pci_dev *pdev)
 804 {
 805         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 806         int rc;
 807
 808         rc = ata_pci_device_do_resume(pdev);
 809         if (rc)
 810                 return rc;
 811
 812         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
 813                 rc = ahci_pci_reset_controller(host);
 814                 if (rc)
 815                         return rc;
 816
 817                 ahci_pci_init_controller(host);
 818         }
 819
 820         ata_host_resume(host);
 821
 822         return 0;
 823 }
 824 #endif
 825
 826 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
 827 {
 828         int rc;
 829
 830         /*
 831          * If the device fixup already set the dma_mask to some non-standard
 832          * value, don't extend it here. This happens on STA2X11, for example.
 833          */
 834         if (pdev->dma_mask && pdev->dma_mask < DMA_BIT_MASK(32))
 835                 return 0;
 836
 837         if (using_dac &&
 838             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
 839                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 840                 if (rc) {
 841                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 842                         if (rc) {
 843                                 dev_err(&pdev->dev,
 844                                         "64-bit DMA enable failed\n");
 845                                 return rc;
 846                         }
 847                 }
 848         } else {
 849                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 850                 if (rc) {
 851                         dev_err(&pdev->dev, "32-bit DMA enable failed\n");
 852                         return rc;
 853                 }
 854                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 855                 if (rc) {
 856                         dev_err(&pdev->dev,
 857                                 "32-bit consistent DMA enable failed\n");
 858                         return rc;
 859                 }
 860         }
 861         return 0;
 862 }
 863
 864 static void ahci_pci_print_info(struct ata_host *host)
 865 {
 866         struct pci_dev *pdev = to_pci_dev(host->dev);
 867         u16 cc;
 868         const char *scc_s;
 869
 870         pci_read_config_word(pdev, 0x0a, &cc);
 871         if (cc == PCI_CLASS_STORAGE_IDE)
 872                 scc_s = "IDE";
 873         else if (cc == PCI_CLASS_STORAGE_SATA)
 874                 scc_s = "SATA";
 875         else if (cc == PCI_CLASS_STORAGE_RAID)
 876                 scc_s = "RAID";
 877         else
 878                 scc_s = "unknown";
 879
 880         ahci_print_info(host, scc_s);
 881 }
 882
 883 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
 884  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
 885  * support PMP and the 4726 either directly exports the device
 886  * attached to the first downstream port or acts as a hardware storage
 887  * controller and emulate a single ATA device (can be RAID 0/1 or some
 888  * other configuration).
 889  *
 890  * When there's no device attached to the first downstream port of the
 891  * 4726, "Config Disk" appears, which is a pseudo ATA device to
 892  * configure the 4726.  However, ATA emulation of the device is very
 893  * lame.  It doesn't send signature D2H Reg FIS after the initial
 894  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
 895  *
 896  * The following function works around the problem by always using
 897  * hardreset on the port and not depending on receiving signature FIS
 898  * afterward.  If signature FIS isn't received soon, ATA class is
 899  * assumed without follow-up softreset.
 900  */
 901 static void ahci_p5wdh_workaround(struct ata_host *host)
 902 {
 903         static struct dmi_system_id sysids[] = {
 904                 {
 905                         .ident = "P5W DH Deluxe",
 906                         .matches = {
 907                                 DMI_MATCH(DMI_SYS_VENDOR,
 908                                           "ASUSTEK COMPUTER INC"),
 909                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
 910                         },
 911                 },
 912                 { }
 913         };
 914         struct pci_dev *pdev = to_pci_dev(host->dev);
 915
 916         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
 917             dmi_check_system(sysids)) {
 918                 struct ata_port *ap = host->ports[1];
 919
 920                 dev_info(&pdev->dev,
 921                          "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
 922
 923                 ap->ops = &ahci_p5wdh_ops;
 924                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
 925         }
 926 }
 927
 928 /* only some SB600 ahci controllers can do 64bit DMA */
 929 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
 930 {
 931         static const struct dmi_system_id sysids[] = {
 932                 /*
 933                  * The oldest version known to be broken is 0901 and
 934                  * working is 1501 which was released on 2007-10-26.
 935                  * Enable 64bit DMA on 1501 and anything newer.
 936                  *
 937                  * Please read bko#9412 for more info.
 938                  */
 939                 {
 940                         .ident = "ASUS M2A-VM",
 941                         .matches = {
 942                                 DMI_MATCH(DMI_BOARD_VENDOR,
 943                                           "ASUSTeK Computer INC."),
 944                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
 945                         },
 946                         .driver_data = "20071026",      /* yyyymmdd */
 947                 },
 948                 /*
 949                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
 950                  * support 64bit DMA.
 951                  *
 952                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
 953                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
 954                  * This spelling mistake was fixed in BIOS version 1.5, so
 955                  * 1.5 and later have the Manufacturer as
 956                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
 957                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
 958                  *
 959                  * BIOS versions earlier than 1.9 had a Board Product Name
 960                  * DMI field of "MS-7376". This was changed to be
 961                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
 962                  * match on DMI_BOARD_NAME of "MS-7376".
 963                  */
 964                 {
 965                         .ident = "MSI K9A2 Platinum",
 966                         .matches = {
 967                                 DMI_MATCH(DMI_BOARD_VENDOR,
 968                                           "MICRO-STAR INTER"),
 969                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
 970                         },
 971                 },
 972                 /*
 973                  * All BIOS versions for the Asus M3A support 64bit DMA.
 974                  * (all release versions from 0301 to 1206 were tested)
 975                  */
 976                 {
 977                         .ident = "ASUS M3A",
 978                         .matches = {
 979                                 DMI_MATCH(DMI_BOARD_VENDOR,
 980                                           "ASUSTeK Computer INC."),
 981                                 DMI_MATCH(DMI_BOARD_NAME, "M3A"),
 982                         },
 983                 },
 984                 { }
 985         };
 986         const struct dmi_system_id *match;
 987         int year, month, date;
 988         char buf[9];
 989
 990         match = dmi_first_match(sysids);
 991         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
 992             !match)
 993                 return false;
 994
 995         if (!match->driver_data)
 996                 goto enable_64bit;
 997
 998         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 999         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
1000
1001         if (strcmp(buf, match->driver_data) >= 0)
1002                 goto enable_64bit;
1003         else {
1004                 dev_warn(&pdev->dev,
1005                          "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
1006                          match->ident);
1007                 return false;
1008         }
1009
1010 enable_64bit:
1011         dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
1012         return true;
1013 }
1014
1015 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
1016 {
1017         static const struct dmi_system_id broken_systems[] = {
1018                 {
1019                         .ident = "HP Compaq nx6310",
1020                         .matches = {
1021                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1022                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
1023                         },
1024                         /* PCI slot number of the controller */
1025                         .driver_data = (void *)0x1FUL,
1026                 },
1027                 {
1028                         .ident = "HP Compaq 6720s",
1029                         .matches = {
1030                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1031                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
1032                         },
1033                         /* PCI slot number of the controller */
1034                         .driver_data = (void *)0x1FUL,
1035                 },
1036
1037                 { }     /* terminate list */
1038         };
1039         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
1040
1041         if (dmi) {
1042                 unsigned long slot = (unsigned long)dmi->driver_data;
1043                 /* apply the quirk only to on-board controllers */
1044                 return slot == PCI_SLOT(pdev->devfn);
1045         }
1046
1047         return false;
1048 }
1049
1050 static bool ahci_broken_suspend(struct pci_dev *pdev)
1051 {
1052         static const struct dmi_system_id sysids[] = {
1053                 /*
1054                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
1055                  * to the harddisk doesn't become online after
1056                  * resuming from STR.  Warn and fail suspend.
1057                  *
1058                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
1059                  *
1060                  * Use dates instead of versions to match as HP is
1061                  * apparently recycling both product and version
1062                  * strings.
1063                  *
1064                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
1065                  */
1066                 {
1067                         .ident = "dv4",
1068                         .matches = {
1069                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1070                                 DMI_MATCH(DMI_PRODUCT_NAME,
1071                                           "HP Pavilion dv4 Notebook PC"),
1072                         },
1073                         .driver_data = "20090105",      /* F.30 */
1074                 },
1075                 {
1076                         .ident = "dv5",
1077                         .matches = {
1078                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1079                                 DMI_MATCH(DMI_PRODUCT_NAME,
1080                                           "HP Pavilion dv5 Notebook PC"),
1081                         },
1082                         .driver_data = "20090506",      /* F.16 */
1083                 },
1084                 {
1085                         .ident = "dv6",
1086                         .matches = {
1087                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1088                                 DMI_MATCH(DMI_PRODUCT_NAME,
1089                                           "HP Pavilion dv6 Notebook PC"),
1090                         },
1091                         .driver_data = "20090423",      /* F.21 */
1092                 },
1093                 {
1094                         .ident = "HDX18",
1095                         .matches = {
1096                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1097                                 DMI_MATCH(DMI_PRODUCT_NAME,
1098                                           "HP HDX18 Notebook PC"),
1099                         },
1100                         .driver_data = "20090430",      /* F.23 */
1101                 },
1102                 /*
1103                  * Acer eMachines G725 has the same problem.  BIOS
1104                  * V1.03 is known to be broken.  V3.04 is known to
1105                  * work.  Between, there are V1.06, V2.06 and V3.03
1106                  * that we don't have much idea about.  For now,
1107                  * blacklist anything older than V3.04.
1108                  *
1109                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
1110                  */
1111                 {
1112                         .ident = "G725",
1113                         .matches = {
1114                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
1115                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
1116                         },
1117                         .driver_data = "20091216",      /* V3.04 */
1118                 },
1119                 { }     /* terminate list */
1120         };
1121         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1122         int year, month, date;
1123         char buf[9];
1124
1125         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
1126                 return false;
1127
1128         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
1129         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
1130
1131         return strcmp(buf, dmi->driver_data) < 0;
1132 }
1133
1134 static bool ahci_broken_online(struct pci_dev *pdev)
1135 {
1136 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
1137         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
1138         static const struct dmi_system_id sysids[] = {
1139                 /*
1140                  * There are several gigabyte boards which use
1141                  * SIMG5723s configured as hardware RAID.  Certain
1142                  * 5723 firmware revisions shipped there keep the link
1143                  * online but fail to answer properly to SRST or
1144                  * IDENTIFY when no device is attached downstream
1145                  * causing libata to retry quite a few times leading
1146                  * to excessive detection delay.
1147                  *
1148                  * As these firmwares respond to the second reset try
1149                  * with invalid device signature, considering unknown
1150                  * sig as offline works around the problem acceptably.
1151                  */
1152                 {
1153                         .ident = "EP45-DQ6",
1154                         .matches = {
1155                                 DMI_MATCH(DMI_BOARD_VENDOR,
1156                                           "Gigabyte Technology Co., Ltd."),
1157                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
1158                         },
1159                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
1160                 },
1161                 {
1162                         .ident = "EP45-DS5",
1163                         .matches = {
1164                                 DMI_MATCH(DMI_BOARD_VENDOR,
1165                                           "Gigabyte Technology Co., Ltd."),
1166                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
1167                         },
1168                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
1169                 },
1170                 { }     /* terminate list */
1171         };
1172 #undef ENCODE_BUSDEVFN
1173         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1174         unsigned int val;
1175
1176         if (!dmi)
1177                 return false;
1178
1179         val = (unsigned long)dmi->driver_data;
1180
1181         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
1182 }
1183
1184 #ifdef CONFIG_ATA_ACPI
1185 static void ahci_gtf_filter_workaround(struct ata_host *host)
1186 {
1187         static const struct dmi_system_id sysids[] = {
1188                 /*
1189                  * Aspire 3810T issues a bunch of SATA enable commands
1190                  * via _GTF including an invalid one and one which is
1191                  * rejected by the device.  Among the successful ones
1192                  * is FPDMA non-zero offset enable which when enabled
1193                  * only on the drive side leads to NCQ command
1194                  * failures.  Filter it out.
1195                  */
1196                 {
1197                         .ident = "Aspire 3810T",
1198                         .matches = {
1199                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1200                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1201                         },
1202                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1203                 },
1204                 { }
1205         };
1206         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1207         unsigned int filter;
1208         int i;
1209
1210         if (!dmi)
1211                 return;
1212
1213         filter = (unsigned long)dmi->driver_data;
1214         dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1215                  filter, dmi->ident);
1216
1217         for (i = 0; i < host->n_ports; i++) {
1218                 struct ata_port *ap = host->ports[i];
1219                 struct ata_link *link;
1220                 struct ata_device *dev;
1221
1222                 ata_for_each_link(link, ap, EDGE)
1223                         ata_for_each_dev(dev, link, ALL)
1224                                 dev->gtf_filter |= filter;
1225         }
1226 }
1227 #else
1228 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1229 {}
1230 #endif
1231
1232 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1233 {
1234         unsigned int board_id = ent->driver_data;
1235         struct ata_port_info pi = ahci_port_info[board_id];
1236         const struct ata_port_info *ppi[] = { &pi, NULL };
1237         struct device *dev = &pdev->dev;
1238         struct ahci_host_priv *hpriv;
1239         struct ata_host *host;
1240         int n_ports, i, rc;
1241         int ahci_pci_bar = AHCI_PCI_BAR_STANDARD;
1242
1243         VPRINTK("ENTER\n");
1244
1245         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1246
1247         ata_print_version_once(&pdev->dev, DRV_VERSION);
1248
1249         /* The AHCI driver can only drive the SATA ports, the PATA driver
1250            can drive them all so if both drivers are selected make sure
1251            AHCI stays out of the way */
1252         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1253                 return -ENODEV;
1254
1255         /*
1256          * For some reason, MCP89 on MacBook 7,1 doesn't work with
1257          * ahci, use ata_generic instead.
1258          */
1259         if (pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1260             pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1261             pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1262             pdev->subsystem_device == 0xcb89)
1263                 return -ENODEV;
1264
1265         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1266          * At the moment, we can only use the AHCI mode. Let the users know
1267          * that for SAS drives they're out of luck.
1268          */
1269         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1270                 dev_info(&pdev->dev,
1271                          "PDC42819 can only drive SATA devices with this driver\n");
1272
1273         /* Both Connext and Enmotus devices use non-standard BARs */
1274         if (pdev->vendor == PCI_VENDOR_ID_STMICRO && pdev->device == 0xCC06)
1275                 ahci_pci_bar = AHCI_PCI_BAR_STA2X11;
1276         else if (pdev->vendor == 0x1c44 && pdev->device == 0x8000)
1277                 ahci_pci_bar = AHCI_PCI_BAR_ENMOTUS;
1278
1279         /* acquire resources */
1280         rc = pcim_enable_device(pdev);
1281         if (rc)
1282                 return rc;
1283
1284         /* AHCI controllers often implement SFF compatible interface.
1285          * Grab all PCI BARs just in case.
1286          */
1287         rc = pcim_iomap_regions_request_all(pdev, 1 << ahci_pci_bar, DRV_NAME);
1288         if (rc == -EBUSY)
1289                 pcim_pin_device(pdev);
1290         if (rc)
1291                 return rc;
1292
1293         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1294             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1295                 u8 map;
1296
1297                 /* ICH6s share the same PCI ID for both piix and ahci
1298                  * modes.  Enabling ahci mode while MAP indicates
1299                  * combined mode is a bad idea.  Yield to ata_piix.
1300                  */
1301                 pci_read_config_byte(pdev, ICH_MAP, &map);
1302                 if (map & 0x3) {
1303                         dev_info(&pdev->dev,
1304                                  "controller is in combined mode, can't enable AHCI mode\n");
1305                         return -ENODEV;
1306                 }
1307         }
1308
1309         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1310         if (!hpriv)
1311                 return -ENOMEM;
1312         hpriv->flags |= (unsigned long)pi.private_data;
1313
1314         /* MCP65 revision A1 and A2 can't do MSI */
1315         if (board_id == board_ahci_mcp65 &&
1316             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1317                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1318
1319         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1320         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1321                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1322
1323         /* only some SB600s can do 64bit DMA */
1324         if (ahci_sb600_enable_64bit(pdev))
1325                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1326
1327         if ((hpriv->flags & AHCI_HFLAG_NO_MSI) || pci_enable_msi(pdev))
1328                 pci_intx(pdev, 1);
1329
1330         hpriv->mmio = pcim_iomap_table(pdev)[ahci_pci_bar];
1331
1332         /* save initial config */
1333         ahci_pci_save_initial_config(pdev, hpriv);
1334
1335         /* prepare host */
1336         if (hpriv->cap & HOST_CAP_NCQ) {
1337                 pi.flags |= ATA_FLAG_NCQ;
1338                 /*
1339                  * Auto-activate optimization is supposed to be
1340                  * supported on all AHCI controllers indicating NCQ
1341                  * capability, but it seems to be broken on some
1342                  * chipsets including NVIDIAs.
1343                  */
1344                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1345                         pi.flags |= ATA_FLAG_FPDMA_AA;
1346         }
1347
1348         if (hpriv->cap & HOST_CAP_PMP)
1349                 pi.flags |= ATA_FLAG_PMP;
1350
1351         ahci_set_em_messages(hpriv, &pi);
1352
1353         if (ahci_broken_system_poweroff(pdev)) {
1354                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1355                 dev_info(&pdev->dev,
1356                         "quirky BIOS, skipping spindown on poweroff\n");
1357         }
1358
1359         if (ahci_broken_suspend(pdev)) {
1360                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1361                 dev_warn(&pdev->dev,
1362                          "BIOS update required for suspend/resume\n");
1363         }
1364
1365         if (ahci_broken_online(pdev)) {
1366                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1367                 dev_info(&pdev->dev,
1368                          "online status unreliable, applying workaround\n");
1369         }
1370
1371         /* CAP.NP sometimes indicate the index of the last enabled
1372          * port, at other times, that of the last possible port, so
1373          * determining the maximum port number requires looking at
1374          * both CAP.NP and port_map.
1375          */
1376         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1377
1378         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1379         if (!host)
1380                 return -ENOMEM;
1381         host->private_data = hpriv;
1382
1383         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1384                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1385         else
1386                 printk(KERN_INFO "ahci: SSS flag set, parallel bus scan disabled\n");
1387
1388         if (pi.flags & ATA_FLAG_EM)
1389                 ahci_reset_em(host);
1390
1391         for (i = 0; i < host->n_ports; i++) {
1392                 struct ata_port *ap = host->ports[i];
1393
1394                 ata_port_pbar_desc(ap, ahci_pci_bar, -1, "abar");
1395                 ata_port_pbar_desc(ap, ahci_pci_bar,
1396                                    0x100 + ap->port_no * 0x80, "port");
1397
1398                 /* set enclosure management message type */
1399                 if (ap->flags & ATA_FLAG_EM)
1400                         ap->em_message_type = hpriv->em_msg_type;
1401
1402
1403                 /* disabled/not-implemented port */
1404                 if (!(hpriv->port_map & (1 << i)))
1405                         ap->ops = &ata_dummy_port_ops;
1406         }
1407
1408         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1409         ahci_p5wdh_workaround(host);
1410
1411         /* apply gtf filter quirk */
1412         ahci_gtf_filter_workaround(host);
1413
1414         /* initialize adapter */
1415         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1416         if (rc)
1417                 return rc;
1418
1419         rc = ahci_pci_reset_controller(host);
1420         if (rc)
1421                 return rc;
1422
1423         ahci_pci_init_controller(host);
1424         ahci_pci_print_info(host);
1425
1426         pci_set_master(pdev);
1427         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1428                                  &ahci_sht);
1429 }
1430
1431 static int __init ahci_init(void)
1432 {
1433         return pci_register_driver(&ahci_pci_driver);
1434 }
1435
1436 static void __exit ahci_exit(void)
1437 {
1438         pci_unregister_driver(&ahci_pci_driver);
1439 }
1440
1441
1442 MODULE_AUTHOR("Jeff Garzik");
1443 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1444 MODULE_LICENSE("GPL");
1445 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1446 MODULE_VERSION(DRV_VERSION);
1447
1448 module_init(ahci_init);
1449 module_exit(ahci_exit);