drivers/net/wireless/ath/ath9k/pci.c

   1 /*
   2  * Copyright (c) 2008-2009 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #include <linux/nl80211.h>
  18 #include <linux/pci.h>
  19 #include "ath9k.h"
  20
  21 static DEFINE_PCI_DEVICE_TABLE(ath_pci_id_table) = {
  22         { PCI_VDEVICE(ATHEROS, 0x0023) }, /* PCI   */
  23         { PCI_VDEVICE(ATHEROS, 0x0024) }, /* PCI-E */
  24         { PCI_VDEVICE(ATHEROS, 0x0027) }, /* PCI   */
  25         { PCI_VDEVICE(ATHEROS, 0x0029) }, /* PCI   */
  26         { PCI_VDEVICE(ATHEROS, 0x002A) }, /* PCI-E */
  27         { PCI_VDEVICE(ATHEROS, 0x002B) }, /* PCI-E */
  28         { PCI_VDEVICE(ATHEROS, 0x002C) }, /* PCI-E 802.11n bonded out */
  29         { PCI_VDEVICE(ATHEROS, 0x002D) }, /* PCI   */
  30         { PCI_VDEVICE(ATHEROS, 0x002E) }, /* PCI-E */
  31         { 0 }
  32 };
  33
  34 /* return bus cachesize in 4B word units */
  35 static void ath_pci_read_cachesize(struct ath_common *common, int *csz)
  36 {
  37         struct ath_softc *sc = (struct ath_softc *) common->priv;
  38         u8 u8tmp;
  39
  40         pci_read_config_byte(to_pci_dev(sc->dev), PCI_CACHE_LINE_SIZE, &u8tmp);
  41         *csz = (int)u8tmp;
  42
  43         /*
  44          * This check was put in to avoid "unplesant" consequences if
  45          * the bootrom has not fully initialized all PCI devices.
  46          * Sometimes the cache line size register is not set
  47          */
  48
  49         if (*csz == 0)
  50                 *csz = DEFAULT_CACHELINE >> 2;   /* Use the default size */
  51 }
  52
  53 static bool ath_pci_eeprom_read(struct ath_common *common, u32 off, u16 *data)
  54 {
  55         struct ath_hw *ah = (struct ath_hw *) common->ah;
  56
  57         common->ops->read(ah, AR5416_EEPROM_OFFSET + (off << AR5416_EEPROM_S));
  58
  59         if (!ath9k_hw_wait(ah,
  60                            AR_EEPROM_STATUS_DATA,
  61                            AR_EEPROM_STATUS_DATA_BUSY |
  62                            AR_EEPROM_STATUS_DATA_PROT_ACCESS, 0,
  63                            AH_WAIT_TIMEOUT)) {
  64                 return false;
  65         }
  66
  67         *data = MS(common->ops->read(ah, AR_EEPROM_STATUS_DATA),
  68                    AR_EEPROM_STATUS_DATA_VAL);
  69
  70         return true;
  71 }
  72
  73 /*
  74  * Bluetooth coexistance requires disabling ASPM.
  75  */
  76 static void ath_pci_bt_coex_prep(struct ath_common *common)
  77 {
  78         struct ath_softc *sc = (struct ath_softc *) common->priv;
  79         struct pci_dev *pdev = to_pci_dev(sc->dev);
  80         u8 aspm;
  81
  82 #if (LINUX_VERSION_CODE >= KERNEL_VERSION(2,6,24))
  83         if (!pdev->is_pcie)
  84 #else
  85         if (!compat_is_pcie(pdev))
  86 #endif
  87                 return;
  88
  89         pci_read_config_byte(pdev, ATH_PCIE_CAP_LINK_CTRL, &aspm);
  90         aspm &= ~(ATH_PCIE_CAP_LINK_L0S | ATH_PCIE_CAP_LINK_L1);
  91         pci_write_config_byte(pdev, ATH_PCIE_CAP_LINK_CTRL, aspm);
  92 }
  93
  94 static const struct ath_bus_ops ath_pci_bus_ops = {
  95         .read_cachesize = ath_pci_read_cachesize,
  96         .eeprom_read = ath_pci_eeprom_read,
  97         .bt_coex_prep = ath_pci_bt_coex_prep,
  98 };
  99
 100 static int ath_pci_probe(struct pci_dev *pdev, const struct pci_device_id *id)
 101 {
 102         void __iomem *mem;
 103         struct ath_wiphy *aphy;
 104         struct ath_softc *sc;
 105         struct ieee80211_hw *hw;
 106         u8 csz;
 107         u16 subsysid;
 108         u32 val;
 109         int ret = 0;
 110         char hw_name[64];
 111
 112         if (pci_enable_device(pdev))
 113                 return -EIO;
 114
 115         ret =  pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 116         if (ret) {
 117                 printk(KERN_ERR "ath9k: 32-bit DMA not available\n");
 118                 goto err_dma;
 119         }
 120
 121         ret = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 122         if (ret) {
 123                 printk(KERN_ERR "ath9k: 32-bit DMA consistent "
 124                         "DMA enable failed\n");
 125                 goto err_dma;
 126         }
 127
 128         /*
 129          * Cache line size is used to size and align various
 130          * structures used to communicate with the hardware.
 131          */
 132         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
 133         if (csz == 0) {
 134                 /*
 135                  * Linux 2.4.18 (at least) writes the cache line size
 136                  * register as a 16-bit wide register which is wrong.
 137                  * We must have this setup properly for rx buffer
 138                  * DMA to work so force a reasonable value here if it
 139                  * comes up zero.
 140                  */
 141                 csz = L1_CACHE_BYTES / sizeof(u32);
 142                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
 143         }
 144         /*
 145          * The default setting of latency timer yields poor results,
 146          * set it to the value used by other systems. It may be worth
 147          * tweaking this setting more.
 148          */
 149         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
 150
 151         pci_set_master(pdev);
 152
 153         /*
 154          * Disable the RETRY_TIMEOUT register (0x41) to keep
 155          * PCI Tx retries from interfering with C3 CPU state.
 156          */
 157         pci_read_config_dword(pdev, 0x40, &val);
 158         if ((val & 0x0000ff00) != 0)
 159                 pci_write_config_dword(pdev, 0x40, val & 0xffff00ff);
 160
 161         ret = pci_request_region(pdev, 0, "ath9k");
 162         if (ret) {
 163                 dev_err(&pdev->dev, "PCI memory region reserve error\n");
 164                 ret = -ENODEV;
 165                 goto err_region;
 166         }
 167
 168         mem = pci_iomap(pdev, 0, 0);
 169         if (!mem) {
 170                 printk(KERN_ERR "PCI memory map error\n") ;
 171                 ret = -EIO;
 172                 goto err_iomap;
 173         }
 174
 175         hw = ieee80211_alloc_hw(sizeof(struct ath_wiphy) +
 176                                 sizeof(struct ath_softc), &ath9k_ops);
 177         if (!hw) {
 178                 dev_err(&pdev->dev, "No memory for ieee80211_hw\n");
 179                 ret = -ENOMEM;
 180                 goto err_alloc_hw;
 181         }
 182
 183         SET_IEEE80211_DEV(hw, &pdev->dev);
 184         pci_set_drvdata(pdev, hw);
 185
 186         aphy = hw->priv;
 187         sc = (struct ath_softc *) (aphy + 1);
 188         aphy->sc = sc;
 189         aphy->hw = hw;
 190         sc->pri_wiphy = aphy;
 191         sc->hw = hw;
 192         sc->dev = &pdev->dev;
 193         sc->mem = mem;
 194
 195         /* Will be cleared in ath9k_start() */
 196         sc->sc_flags |= SC_OP_INVALID;
 197
 198         ret = request_irq(pdev->irq, ath_isr, IRQF_SHARED, "ath9k", sc);
 199         if (ret) {
 200                 dev_err(&pdev->dev, "request_irq failed\n");
 201                 goto err_irq;
 202         }
 203
 204         sc->irq = pdev->irq;
 205
 206         pci_read_config_word(pdev, PCI_SUBSYSTEM_ID, &subsysid);
 207         ret = ath9k_init_device(id->device, sc, subsysid, &ath_pci_bus_ops);
 208         if (ret) {
 209                 dev_err(&pdev->dev, "Failed to initialize device\n");
 210                 goto err_init;
 211         }
 212
 213         ath9k_hw_name(sc->sc_ah, hw_name, sizeof(hw_name));
 214         printk(KERN_INFO
 215                "%s: %s mem=0x%lx, irq=%d\n",
 216                wiphy_name(hw->wiphy),
 217                hw_name,
 218                (unsigned long)mem, pdev->irq);
 219
 220         return 0;
 221
 222 err_init:
 223         free_irq(sc->irq, sc);
 224 err_irq:
 225         ieee80211_free_hw(hw);
 226 err_alloc_hw:
 227         pci_iounmap(pdev, mem);
 228 err_iomap:
 229         pci_release_region(pdev, 0);
 230 err_region:
 231         /* Nothing */
 232 err_dma:
 233         pci_disable_device(pdev);
 234         return ret;
 235 }
 236
 237 static void ath_pci_remove(struct pci_dev *pdev)
 238 {
 239         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 240         struct ath_wiphy *aphy = hw->priv;
 241         struct ath_softc *sc = aphy->sc;
 242         void __iomem *mem = sc->mem;
 243
 244         ath9k_deinit_device(sc);
 245         free_irq(sc->irq, sc);
 246         ieee80211_free_hw(sc->hw);
 247
 248         pci_iounmap(pdev, mem);
 249         pci_disable_device(pdev);
 250         pci_release_region(pdev, 0);
 251 }
 252
 253 #ifdef CONFIG_PM
 254
 255 static int ath_pci_suspend(struct pci_dev *pdev, pm_message_t state)
 256 {
 257         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 258         struct ath_wiphy *aphy = hw->priv;
 259         struct ath_softc *sc = aphy->sc;
 260
 261         ath9k_hw_set_gpio(sc->sc_ah, sc->sc_ah->led_pin, 1);
 262
 263         pci_save_state(pdev);
 264         pci_disable_device(pdev);
 265         pci_set_power_state(pdev, PCI_D3hot);
 266
 267         return 0;
 268 }
 269
 270 static int ath_pci_resume(struct pci_dev *pdev)
 271 {
 272         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 273         struct ath_wiphy *aphy = hw->priv;
 274         struct ath_softc *sc = aphy->sc;
 275         u32 val;
 276         int err;
 277
 278         pci_restore_state(pdev);
 279
 280         err = pci_enable_device(pdev);
 281         if (err)
 282                 return err;
 283
 284         /*
 285          * Suspend/Resume resets the PCI configuration space, so we have to
 286          * re-disable the RETRY_TIMEOUT register (0x41) to keep
 287          * PCI Tx retries from interfering with C3 CPU state
 288          */
 289         pci_read_config_dword(pdev, 0x40, &val);
 290         if ((val & 0x0000ff00) != 0)
 291                 pci_write_config_dword(pdev, 0x40, val & 0xffff00ff);
 292
 293         /* Enable LED */
 294         ath9k_hw_cfg_output(sc->sc_ah, sc->sc_ah->led_pin,
 295                             AR_GPIO_OUTPUT_MUX_AS_OUTPUT);
 296         ath9k_hw_set_gpio(sc->sc_ah, sc->sc_ah->led_pin, 1);
 297
 298         return 0;
 299 }
 300
 301 #endif /* CONFIG_PM */
 302
 303 MODULE_DEVICE_TABLE(pci, ath_pci_id_table);
 304
 305 static struct pci_driver ath_pci_driver = {
 306         .name       = "ath9k",
 307         .id_table   = ath_pci_id_table,
 308         .probe      = ath_pci_probe,
 309         .remove     = ath_pci_remove,
 310 #ifdef CONFIG_PM
 311         .suspend    = ath_pci_suspend,
 312         .resume     = ath_pci_resume,
 313 #endif /* CONFIG_PM */
 314 };
 315
 316 int ath_pci_init(void)
 317 {
 318         return pci_register_driver(&ath_pci_driver);
 319 }
 320
 321 void ath_pci_exit(void)
 322 {
 323         pci_unregister_driver(&ath_pci_driver);
 324 }