b1ea52fc83c7b58a3090957c8351393c816696ea
[pandora-kernel.git] / sound / soc / davinci / davinci-i2s.c
1 /*
2  * ALSA SoC I2S (McBSP) Audio Layer for TI DAVINCI processor
3  *
4  * Author:      Vladimir Barinov, <vbarinov@embeddedalley.com>
5  * Copyright:   (C) 2007 MontaVista Software, Inc., <source@mvista.com>
6  *
7  * This program is free software; you can redistribute it and/or modify
8  * it under the terms of the GNU General Public License version 2 as
9  * published by the Free Software Foundation.
10  */
11
12 #include <linux/init.h>
13 #include <linux/module.h>
14 #include <linux/device.h>
15 #include <linux/delay.h>
16 #include <linux/io.h>
17 #include <linux/clk.h>
18
19 #include <sound/core.h>
20 #include <sound/pcm.h>
21 #include <sound/pcm_params.h>
22 #include <sound/initval.h>
23 #include <sound/soc.h>
24
25 #include "davinci-pcm.h"
26
27
28 /*
29  * NOTE:  terminology here is confusing.
30  *
31  *  - This driver supports the "Audio Serial Port" (ASP),
32  *    found on dm6446, dm355, and other DaVinci chips.
33  *
34  *  - But it labels it a "Multi-channel Buffered Serial Port"
35  *    (McBSP) as on older chips like the dm642 ... which was
36  *    backward-compatible, possibly explaining that confusion.
37  *
38  *  - OMAP chips have a controller called McBSP, which is
39  *    incompatible with the DaVinci flavor of McBSP.
40  *
41  *  - Newer DaVinci chips have a controller called McASP,
42  *    incompatible with ASP and with either McBSP.
43  *
44  * In short:  this uses ASP to implement I2S, not McBSP.
45  * And it won't be the only DaVinci implemention of I2S.
46  */
47 #define DAVINCI_MCBSP_DRR_REG   0x00
48 #define DAVINCI_MCBSP_DXR_REG   0x04
49 #define DAVINCI_MCBSP_SPCR_REG  0x08
50 #define DAVINCI_MCBSP_RCR_REG   0x0c
51 #define DAVINCI_MCBSP_XCR_REG   0x10
52 #define DAVINCI_MCBSP_SRGR_REG  0x14
53 #define DAVINCI_MCBSP_PCR_REG   0x24
54
55 #define DAVINCI_MCBSP_SPCR_RRST         (1 << 0)
56 #define DAVINCI_MCBSP_SPCR_RINTM(v)     ((v) << 4)
57 #define DAVINCI_MCBSP_SPCR_XRST         (1 << 16)
58 #define DAVINCI_MCBSP_SPCR_XINTM(v)     ((v) << 20)
59 #define DAVINCI_MCBSP_SPCR_GRST         (1 << 22)
60 #define DAVINCI_MCBSP_SPCR_FRST         (1 << 23)
61 #define DAVINCI_MCBSP_SPCR_FREE         (1 << 25)
62
63 #define DAVINCI_MCBSP_RCR_RWDLEN1(v)    ((v) << 5)
64 #define DAVINCI_MCBSP_RCR_RFRLEN1(v)    ((v) << 8)
65 #define DAVINCI_MCBSP_RCR_RDATDLY(v)    ((v) << 16)
66 #define DAVINCI_MCBSP_RCR_RWDLEN2(v)    ((v) << 21)
67
68 #define DAVINCI_MCBSP_XCR_XWDLEN1(v)    ((v) << 5)
69 #define DAVINCI_MCBSP_XCR_XFRLEN1(v)    ((v) << 8)
70 #define DAVINCI_MCBSP_XCR_XDATDLY(v)    ((v) << 16)
71 #define DAVINCI_MCBSP_XCR_XFIG          (1 << 18)
72 #define DAVINCI_MCBSP_XCR_XWDLEN2(v)    ((v) << 21)
73
74 #define DAVINCI_MCBSP_SRGR_FWID(v)      ((v) << 8)
75 #define DAVINCI_MCBSP_SRGR_FPER(v)      ((v) << 16)
76 #define DAVINCI_MCBSP_SRGR_FSGM         (1 << 28)
77
78 #define DAVINCI_MCBSP_PCR_CLKRP         (1 << 0)
79 #define DAVINCI_MCBSP_PCR_CLKXP         (1 << 1)
80 #define DAVINCI_MCBSP_PCR_FSRP          (1 << 2)
81 #define DAVINCI_MCBSP_PCR_FSXP          (1 << 3)
82 #define DAVINCI_MCBSP_PCR_SCLKME        (1 << 7)
83 #define DAVINCI_MCBSP_PCR_CLKRM         (1 << 8)
84 #define DAVINCI_MCBSP_PCR_CLKXM         (1 << 9)
85 #define DAVINCI_MCBSP_PCR_FSRM          (1 << 10)
86 #define DAVINCI_MCBSP_PCR_FSXM          (1 << 11)
87
88 #define MOD_REG_BIT(val, mask, set) do { \
89         if (set) { \
90                 val |= mask; \
91         } else { \
92                 val &= ~mask; \
93         } \
94 } while (0)
95
96 enum {
97         DAVINCI_MCBSP_WORD_8 = 0,
98         DAVINCI_MCBSP_WORD_12,
99         DAVINCI_MCBSP_WORD_16,
100         DAVINCI_MCBSP_WORD_20,
101         DAVINCI_MCBSP_WORD_24,
102         DAVINCI_MCBSP_WORD_32,
103 };
104
105 static struct davinci_pcm_dma_params davinci_i2s_pcm_out = {
106         .name = "I2S PCM Stereo out",
107 };
108
109 static struct davinci_pcm_dma_params davinci_i2s_pcm_in = {
110         .name = "I2S PCM Stereo in",
111 };
112
113 struct davinci_mcbsp_dev {
114         void __iomem                    *base;
115         struct clk                      *clk;
116         struct davinci_pcm_dma_params   *dma_params[2];
117 };
118
119 static inline void davinci_mcbsp_write_reg(struct davinci_mcbsp_dev *dev,
120                                            int reg, u32 val)
121 {
122         __raw_writel(val, dev->base + reg);
123 }
124
125 static inline u32 davinci_mcbsp_read_reg(struct davinci_mcbsp_dev *dev, int reg)
126 {
127         return __raw_readl(dev->base + reg);
128 }
129
130 static void davinci_mcbsp_start(struct snd_pcm_substream *substream)
131 {
132         struct snd_soc_pcm_runtime *rtd = substream->private_data;
133         struct davinci_mcbsp_dev *dev = rtd->dai->cpu_dai->private_data;
134         struct snd_soc_device *socdev = rtd->socdev;
135         struct snd_soc_platform *platform = socdev->card->platform;
136         u32 w;
137         int ret;
138
139         /* Start the sample generator and enable transmitter/receiver */
140         w = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
141         MOD_REG_BIT(w, DAVINCI_MCBSP_SPCR_GRST, 1);
142         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, w);
143
144         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK) {
145                 /* Stop the DMA to avoid data loss */
146                 /* while the transmitter is out of reset to handle XSYNCERR */
147                 if (platform->pcm_ops->trigger) {
148                         ret = platform->pcm_ops->trigger(substream,
149                                 SNDRV_PCM_TRIGGER_STOP);
150                         if (ret < 0)
151                                 printk(KERN_DEBUG "Playback DMA stop failed\n");
152                 }
153
154                 /* Enable the transmitter */
155                 w = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
156                 MOD_REG_BIT(w, DAVINCI_MCBSP_SPCR_XRST, 1);
157                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, w);
158
159                 /* wait for any unexpected frame sync error to occur */
160                 udelay(100);
161
162                 /* Disable the transmitter to clear any outstanding XSYNCERR */
163                 w = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
164                 MOD_REG_BIT(w, DAVINCI_MCBSP_SPCR_XRST, 0);
165                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, w);
166
167                 /* Restart the DMA */
168                 if (platform->pcm_ops->trigger) {
169                         ret = platform->pcm_ops->trigger(substream,
170                                 SNDRV_PCM_TRIGGER_START);
171                         if (ret < 0)
172                                 printk(KERN_DEBUG "Playback DMA start failed\n");
173                 }
174                 /* Enable the transmitter */
175                 w = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
176                 MOD_REG_BIT(w, DAVINCI_MCBSP_SPCR_XRST, 1);
177                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, w);
178
179         } else {
180
181                 /* Enable the reciever */
182                 w = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
183                 MOD_REG_BIT(w, DAVINCI_MCBSP_SPCR_RRST, 1);
184                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, w);
185         }
186
187
188         /* Start frame sync */
189         w = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
190         MOD_REG_BIT(w, DAVINCI_MCBSP_SPCR_FRST, 1);
191         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, w);
192 }
193
194 static void davinci_mcbsp_stop(struct snd_pcm_substream *substream)
195 {
196         struct snd_soc_pcm_runtime *rtd = substream->private_data;
197         struct davinci_mcbsp_dev *dev = rtd->dai->cpu_dai->private_data;
198         u32 w;
199
200         /* Reset transmitter/receiver and sample rate/frame sync generators */
201         w = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
202         MOD_REG_BIT(w, DAVINCI_MCBSP_SPCR_GRST |
203                        DAVINCI_MCBSP_SPCR_FRST, 0);
204         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
205                 MOD_REG_BIT(w, DAVINCI_MCBSP_SPCR_XRST, 0);
206         else
207                 MOD_REG_BIT(w, DAVINCI_MCBSP_SPCR_RRST, 0);
208         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, w);
209 }
210
211 static int davinci_i2s_startup(struct snd_pcm_substream *substream,
212                                struct snd_soc_dai *dai)
213 {
214         struct snd_soc_pcm_runtime *rtd = substream->private_data;
215         struct snd_soc_dai *cpu_dai = rtd->dai->cpu_dai;
216         struct davinci_mcbsp_dev *dev = rtd->dai->cpu_dai->private_data;
217
218         cpu_dai->dma_data = dev->dma_params[substream->stream];
219
220         return 0;
221 }
222
223 #define DEFAULT_BITPERSAMPLE    16
224
225 static int davinci_i2s_set_dai_fmt(struct snd_soc_dai *cpu_dai,
226                                    unsigned int fmt)
227 {
228         struct davinci_mcbsp_dev *dev = cpu_dai->private_data;
229         unsigned int pcr;
230         unsigned int srgr;
231         unsigned int rcr;
232         unsigned int xcr;
233         srgr = DAVINCI_MCBSP_SRGR_FSGM |
234                 DAVINCI_MCBSP_SRGR_FPER(DEFAULT_BITPERSAMPLE * 2 - 1) |
235                 DAVINCI_MCBSP_SRGR_FWID(DEFAULT_BITPERSAMPLE - 1);
236
237         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
238         case SND_SOC_DAIFMT_CBS_CFS:
239                 /* cpu is master */
240                 pcr = DAVINCI_MCBSP_PCR_FSXM |
241                         DAVINCI_MCBSP_PCR_FSRM |
242                         DAVINCI_MCBSP_PCR_CLKXM |
243                         DAVINCI_MCBSP_PCR_CLKRM;
244                 break;
245         case SND_SOC_DAIFMT_CBM_CFS:
246                 /* McBSP CLKR pin is the input for the Sample Rate Generator.
247                  * McBSP FSR and FSX are driven by the Sample Rate Generator. */
248                 pcr = DAVINCI_MCBSP_PCR_SCLKME |
249                         DAVINCI_MCBSP_PCR_FSXM |
250                         DAVINCI_MCBSP_PCR_FSRM;
251                 break;
252         case SND_SOC_DAIFMT_CBM_CFM:
253                 /* codec is master */
254                 pcr = 0;
255                 break;
256         default:
257                 printk(KERN_ERR "%s:bad master\n", __func__);
258                 return -EINVAL;
259         }
260
261         rcr = DAVINCI_MCBSP_RCR_RFRLEN1(1);
262         xcr = DAVINCI_MCBSP_XCR_XFIG | DAVINCI_MCBSP_XCR_XFRLEN1(1);
263         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
264         case SND_SOC_DAIFMT_DSP_B:
265                 break;
266         case SND_SOC_DAIFMT_I2S:
267                 /* Davinci doesn't support TRUE I2S, but some codecs will have
268                  * the left and right channels contiguous. This allows
269                  * dsp_a mode to be used with an inverted normal frame clk.
270                  * If your codec is master and does not have contiguous
271                  * channels, then you will have sound on only one channel.
272                  * Try using a different mode, or codec as slave.
273                  *
274                  * The TLV320AIC33 is an example of a codec where this works.
275                  * It has a variable bit clock frequency allowing it to have
276                  * valid data on every bit clock.
277                  *
278                  * The TLV320AIC23 is an example of a codec where this does not
279                  * work. It has a fixed bit clock frequency with progressively
280                  * more empty bit clock slots between channels as the sample
281                  * rate is lowered.
282                  */
283                 fmt ^= SND_SOC_DAIFMT_NB_IF;
284         case SND_SOC_DAIFMT_DSP_A:
285                 rcr |= DAVINCI_MCBSP_RCR_RDATDLY(1);
286                 xcr |= DAVINCI_MCBSP_XCR_XDATDLY(1);
287                 break;
288         default:
289                 printk(KERN_ERR "%s:bad format\n", __func__);
290                 return -EINVAL;
291         }
292
293         switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
294         case SND_SOC_DAIFMT_NB_NF:
295                 /* CLKRP Receive clock polarity,
296                  *      1 - sampled on rising edge of CLKR
297                  *      valid on rising edge
298                  * CLKXP Transmit clock polarity,
299                  *      1 - clocked on falling edge of CLKX
300                  *      valid on rising edge
301                  * FSRP  Receive frame sync pol, 0 - active high
302                  * FSXP  Transmit frame sync pol, 0 - active high
303                  */
304                 pcr |= (DAVINCI_MCBSP_PCR_CLKXP | DAVINCI_MCBSP_PCR_CLKRP);
305                 break;
306         case SND_SOC_DAIFMT_IB_IF:
307                 /* CLKRP Receive clock polarity,
308                  *      0 - sampled on falling edge of CLKR
309                  *      valid on falling edge
310                  * CLKXP Transmit clock polarity,
311                  *      0 - clocked on rising edge of CLKX
312                  *      valid on falling edge
313                  * FSRP  Receive frame sync pol, 1 - active low
314                  * FSXP  Transmit frame sync pol, 1 - active low
315                  */
316                 pcr |= (DAVINCI_MCBSP_PCR_FSXP | DAVINCI_MCBSP_PCR_FSRP);
317                 break;
318         case SND_SOC_DAIFMT_NB_IF:
319                 /* CLKRP Receive clock polarity,
320                  *      1 - sampled on rising edge of CLKR
321                  *      valid on rising edge
322                  * CLKXP Transmit clock polarity,
323                  *      1 - clocked on falling edge of CLKX
324                  *      valid on rising edge
325                  * FSRP  Receive frame sync pol, 1 - active low
326                  * FSXP  Transmit frame sync pol, 1 - active low
327                  */
328                 pcr |= (DAVINCI_MCBSP_PCR_CLKXP | DAVINCI_MCBSP_PCR_CLKRP |
329                         DAVINCI_MCBSP_PCR_FSXP | DAVINCI_MCBSP_PCR_FSRP);
330                 break;
331         case SND_SOC_DAIFMT_IB_NF:
332                 /* CLKRP Receive clock polarity,
333                  *      0 - sampled on falling edge of CLKR
334                  *      valid on falling edge
335                  * CLKXP Transmit clock polarity,
336                  *      0 - clocked on rising edge of CLKX
337                  *      valid on falling edge
338                  * FSRP  Receive frame sync pol, 0 - active high
339                  * FSXP  Transmit frame sync pol, 0 - active high
340                  */
341                 break;
342         default:
343                 return -EINVAL;
344         }
345         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SRGR_REG, srgr);
346         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_PCR_REG, pcr);
347         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_RCR_REG, rcr);
348         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_XCR_REG, xcr);
349         return 0;
350 }
351
352 static int davinci_i2s_hw_params(struct snd_pcm_substream *substream,
353                                  struct snd_pcm_hw_params *params,
354                                  struct snd_soc_dai *dai)
355 {
356         struct snd_soc_pcm_runtime *rtd = substream->private_data;
357         struct davinci_pcm_dma_params *dma_params = rtd->dai->cpu_dai->dma_data;
358         struct davinci_mcbsp_dev *dev = rtd->dai->cpu_dai->private_data;
359         struct snd_interval *i = NULL;
360         int mcbsp_word_length;
361         u32 w;
362
363         /* general line settings */
364         w = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_SPCR_REG);
365         if (substream->stream == SNDRV_PCM_STREAM_CAPTURE) {
366                 w |= DAVINCI_MCBSP_SPCR_RINTM(3) | DAVINCI_MCBSP_SPCR_FREE;
367                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, w);
368         } else {
369                 w |= DAVINCI_MCBSP_SPCR_XINTM(3) | DAVINCI_MCBSP_SPCR_FREE;
370                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SPCR_REG, w);
371         }
372
373         i = hw_param_interval(params, SNDRV_PCM_HW_PARAM_SAMPLE_BITS);
374         w = DAVINCI_MCBSP_SRGR_FSGM;
375         MOD_REG_BIT(w, DAVINCI_MCBSP_SRGR_FWID(snd_interval_value(i) - 1), 1);
376
377         i = hw_param_interval(params, SNDRV_PCM_HW_PARAM_FRAME_BITS);
378         MOD_REG_BIT(w, DAVINCI_MCBSP_SRGR_FPER(snd_interval_value(i) - 1), 1);
379         davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_SRGR_REG, w);
380
381         /* Determine xfer data type */
382         switch (params_format(params)) {
383         case SNDRV_PCM_FORMAT_S8:
384                 dma_params->data_type = 1;
385                 mcbsp_word_length = DAVINCI_MCBSP_WORD_8;
386                 break;
387         case SNDRV_PCM_FORMAT_S16_LE:
388                 dma_params->data_type = 2;
389                 mcbsp_word_length = DAVINCI_MCBSP_WORD_16;
390                 break;
391         case SNDRV_PCM_FORMAT_S32_LE:
392                 dma_params->data_type = 4;
393                 mcbsp_word_length = DAVINCI_MCBSP_WORD_32;
394                 break;
395         default:
396                 printk(KERN_WARNING "davinci-i2s: unsupported PCM format\n");
397                 return -EINVAL;
398         }
399
400         if (substream->stream == SNDRV_PCM_STREAM_CAPTURE) {
401                 w = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_RCR_REG);
402                 MOD_REG_BIT(w, DAVINCI_MCBSP_RCR_RWDLEN1(mcbsp_word_length) |
403                                DAVINCI_MCBSP_RCR_RWDLEN2(mcbsp_word_length), 1);
404                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_RCR_REG, w);
405
406         } else {
407                 w = davinci_mcbsp_read_reg(dev, DAVINCI_MCBSP_XCR_REG);
408                 MOD_REG_BIT(w, DAVINCI_MCBSP_XCR_XWDLEN1(mcbsp_word_length) |
409                                DAVINCI_MCBSP_XCR_XWDLEN2(mcbsp_word_length), 1);
410                 davinci_mcbsp_write_reg(dev, DAVINCI_MCBSP_XCR_REG, w);
411
412         }
413         return 0;
414 }
415
416 static int davinci_i2s_trigger(struct snd_pcm_substream *substream, int cmd,
417                                struct snd_soc_dai *dai)
418 {
419         int ret = 0;
420
421         switch (cmd) {
422         case SNDRV_PCM_TRIGGER_START:
423         case SNDRV_PCM_TRIGGER_RESUME:
424         case SNDRV_PCM_TRIGGER_PAUSE_RELEASE:
425                 davinci_mcbsp_start(substream);
426                 break;
427         case SNDRV_PCM_TRIGGER_STOP:
428         case SNDRV_PCM_TRIGGER_SUSPEND:
429         case SNDRV_PCM_TRIGGER_PAUSE_PUSH:
430                 davinci_mcbsp_stop(substream);
431                 break;
432         default:
433                 ret = -EINVAL;
434         }
435
436         return ret;
437 }
438
439 static int davinci_i2s_probe(struct platform_device *pdev,
440                              struct snd_soc_dai *dai)
441 {
442         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
443         struct snd_soc_card *card = socdev->card;
444         struct snd_soc_dai *cpu_dai = card->dai_link->cpu_dai;
445         struct davinci_mcbsp_dev *dev;
446         struct resource *mem, *ioarea;
447         struct evm_snd_platform_data *pdata;
448         int ret;
449
450         mem = platform_get_resource(pdev, IORESOURCE_MEM, 0);
451         if (!mem) {
452                 dev_err(&pdev->dev, "no mem resource?\n");
453                 return -ENODEV;
454         }
455
456         ioarea = request_mem_region(mem->start, (mem->end - mem->start) + 1,
457                                     pdev->name);
458         if (!ioarea) {
459                 dev_err(&pdev->dev, "McBSP region already claimed\n");
460                 return -EBUSY;
461         }
462
463         dev = kzalloc(sizeof(struct davinci_mcbsp_dev), GFP_KERNEL);
464         if (!dev) {
465                 ret = -ENOMEM;
466                 goto err_release_region;
467         }
468
469         cpu_dai->private_data = dev;
470
471         dev->clk = clk_get(&pdev->dev, NULL);
472         if (IS_ERR(dev->clk)) {
473                 ret = -ENODEV;
474                 goto err_free_mem;
475         }
476         clk_enable(dev->clk);
477
478         dev->base = (void __iomem *)IO_ADDRESS(mem->start);
479         pdata = pdev->dev.platform_data;
480
481         dev->dma_params[SNDRV_PCM_STREAM_PLAYBACK] = &davinci_i2s_pcm_out;
482         dev->dma_params[SNDRV_PCM_STREAM_PLAYBACK]->channel = pdata->tx_dma_ch;
483         dev->dma_params[SNDRV_PCM_STREAM_PLAYBACK]->dma_addr =
484             (dma_addr_t)(io_v2p(dev->base) + DAVINCI_MCBSP_DXR_REG);
485
486         dev->dma_params[SNDRV_PCM_STREAM_CAPTURE] = &davinci_i2s_pcm_in;
487         dev->dma_params[SNDRV_PCM_STREAM_CAPTURE]->channel = pdata->rx_dma_ch;
488         dev->dma_params[SNDRV_PCM_STREAM_CAPTURE]->dma_addr =
489             (dma_addr_t)(io_v2p(dev->base) + DAVINCI_MCBSP_DRR_REG);
490
491         return 0;
492
493 err_free_mem:
494         kfree(dev);
495 err_release_region:
496         release_mem_region(mem->start, (mem->end - mem->start) + 1);
497
498         return ret;
499 }
500
501 static void davinci_i2s_remove(struct platform_device *pdev,
502                                struct snd_soc_dai *dai)
503 {
504         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
505         struct snd_soc_card *card = socdev->card;
506         struct snd_soc_dai *cpu_dai = card->dai_link->cpu_dai;
507         struct davinci_mcbsp_dev *dev = cpu_dai->private_data;
508         struct resource *mem;
509
510         clk_disable(dev->clk);
511         clk_put(dev->clk);
512         dev->clk = NULL;
513
514         kfree(dev);
515
516         mem = platform_get_resource(pdev, IORESOURCE_MEM, 0);
517         release_mem_region(mem->start, (mem->end - mem->start) + 1);
518 }
519
520 #define DAVINCI_I2S_RATES       SNDRV_PCM_RATE_8000_96000
521
522 static struct snd_soc_dai_ops davinci_i2s_dai_ops = {
523         .startup        = davinci_i2s_startup,
524         .trigger        = davinci_i2s_trigger,
525         .hw_params      = davinci_i2s_hw_params,
526         .set_fmt        = davinci_i2s_set_dai_fmt,
527 };
528
529 struct snd_soc_dai davinci_i2s_dai = {
530         .name = "davinci-i2s",
531         .id = 0,
532         .probe = davinci_i2s_probe,
533         .remove = davinci_i2s_remove,
534         .playback = {
535                 .channels_min = 2,
536                 .channels_max = 2,
537                 .rates = DAVINCI_I2S_RATES,
538                 .formats = SNDRV_PCM_FMTBIT_S16_LE,},
539         .capture = {
540                 .channels_min = 2,
541                 .channels_max = 2,
542                 .rates = DAVINCI_I2S_RATES,
543                 .formats = SNDRV_PCM_FMTBIT_S16_LE,},
544         .ops = &davinci_i2s_dai_ops,
545 };
546 EXPORT_SYMBOL_GPL(davinci_i2s_dai);
547
548 static int __init davinci_i2s_init(void)
549 {
550         return snd_soc_register_dai(&davinci_i2s_dai);
551 }
552 module_init(davinci_i2s_init);
553
554 static void __exit davinci_i2s_exit(void)
555 {
556         snd_soc_unregister_dai(&davinci_i2s_dai);
557 }
558 module_exit(davinci_i2s_exit);
559
560 MODULE_AUTHOR("Vladimir Barinov");
561 MODULE_DESCRIPTION("TI DAVINCI I2S (McBSP) SoC Interface");
562 MODULE_LICENSE("GPL");