sound/soc/codecs/wm8962.c

   1 /*
   2  * wm8962.c  --  WM8962 ALSA SoC Audio driver
   3  *
   4  * Copyright 2010 Wolfson Microelectronics plc
   5  *
   6  * Author: Mark Brown <broonie@opensource.wolfsonmicro.com>
   7  *
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/module.h>
  15 #include <linux/moduleparam.h>
  16 #include <linux/init.h>
  17 #include <linux/delay.h>
  18 #include <linux/pm.h>
  19 #include <linux/gcd.h>
  20 #include <linux/gpio.h>
  21 #include <linux/i2c.h>
  22 #include <linux/input.h>
  23 #include <linux/platform_device.h>
  24 #include <linux/regulator/consumer.h>
  25 #include <linux/slab.h>
  26 #include <linux/workqueue.h>
  27 #include <sound/core.h>
  28 #include <sound/jack.h>
  29 #include <sound/pcm.h>
  30 #include <sound/pcm_params.h>
  31 #include <sound/soc.h>
  32 #include <sound/initval.h>
  33 #include <sound/tlv.h>
  34 #include <sound/wm8962.h>
  35 #include <trace/events/asoc.h>
  36
  37 #include "wm8962.h"
  38
  39 #define WM8962_NUM_SUPPLIES 8
  40 static const char *wm8962_supply_names[WM8962_NUM_SUPPLIES] = {
  41         "DCVDD",
  42         "DBVDD",
  43         "AVDD",
  44         "CPVDD",
  45         "MICVDD",
  46         "PLLVDD",
  47         "SPKVDD1",
  48         "SPKVDD2",
  49 };
  50
  51 /* codec private data */
  52 struct wm8962_priv {
  53         struct snd_soc_codec *codec;
  54
  55         int sysclk;
  56         int sysclk_rate;
  57
  58         int bclk;  /* Desired BCLK */
  59         int lrclk;
  60
  61         struct completion fll_lock;
  62         int fll_src;
  63         int fll_fref;
  64         int fll_fout;
  65
  66         struct delayed_work mic_work;
  67         struct snd_soc_jack *jack;
  68
  69         struct regulator_bulk_data supplies[WM8962_NUM_SUPPLIES];
  70         struct notifier_block disable_nb[WM8962_NUM_SUPPLIES];
  71
  72 #if defined(CONFIG_INPUT) || defined(CONFIG_INPUT_MODULE)
  73         struct input_dev *beep;
  74         struct work_struct beep_work;
  75         int beep_rate;
  76 #endif
  77
  78 #ifdef CONFIG_GPIOLIB
  79         struct gpio_chip gpio_chip;
  80 #endif
  81 };
  82
  83 /* We can't use the same notifier block for more than one supply and
  84  * there's no way I can see to get from a callback to the caller
  85  * except container_of().
  86  */
  87 #define WM8962_REGULATOR_EVENT(n) \
  88 static int wm8962_regulator_event_##n(struct notifier_block *nb, \
  89                                     unsigned long event, void *data)    \
  90 { \
  91         struct wm8962_priv *wm8962 = container_of(nb, struct wm8962_priv, \
  92                                                   disable_nb[n]); \
  93         if (event & REGULATOR_EVENT_DISABLE) { \
  94                 wm8962->codec->cache_sync = 1; \
  95         } \
  96         return 0; \
  97 }
  98
  99 WM8962_REGULATOR_EVENT(0)
 100 WM8962_REGULATOR_EVENT(1)
 101 WM8962_REGULATOR_EVENT(2)
 102 WM8962_REGULATOR_EVENT(3)
 103 WM8962_REGULATOR_EVENT(4)
 104 WM8962_REGULATOR_EVENT(5)
 105 WM8962_REGULATOR_EVENT(6)
 106 WM8962_REGULATOR_EVENT(7)
 107
 108 static const u16 wm8962_reg[WM8962_MAX_REGISTER + 1] = {
 109         [0] = 0x009F,     /* R0     - Left Input volume */
 110         [1] = 0x049F,     /* R1     - Right Input volume */
 111         [2] = 0x0000,     /* R2     - HPOUTL volume */
 112         [3] = 0x0000,     /* R3     - HPOUTR volume */
 113         [4] = 0x0020,     /* R4     - Clocking1 */
 114         [5] = 0x0018,     /* R5     - ADC & DAC Control 1 */
 115         [6] = 0x2008,     /* R6     - ADC & DAC Control 2 */
 116         [7] = 0x000A,     /* R7     - Audio Interface 0 */
 117         [8] = 0x01E4,     /* R8     - Clocking2 */
 118         [9] = 0x0300,     /* R9     - Audio Interface 1 */
 119         [10] = 0x00C0,    /* R10    - Left DAC volume */
 120         [11] = 0x00C0,    /* R11    - Right DAC volume */
 121
 122         [14] = 0x0040,     /* R14    - Audio Interface 2 */
 123         [15] = 0x6243,     /* R15    - Software Reset */
 124
 125         [17] = 0x007B,     /* R17    - ALC1 */
 126         [18] = 0x0000,     /* R18    - ALC2 */
 127         [19] = 0x1C32,     /* R19    - ALC3 */
 128         [20] = 0x3200,     /* R20    - Noise Gate */
 129         [21] = 0x00C0,     /* R21    - Left ADC volume */
 130         [22] = 0x00C0,     /* R22    - Right ADC volume */
 131         [23] = 0x0160,     /* R23    - Additional control(1) */
 132         [24] = 0x0000,     /* R24    - Additional control(2) */
 133         [25] = 0x0000,     /* R25    - Pwr Mgmt (1) */
 134         [26] = 0x0000,     /* R26    - Pwr Mgmt (2) */
 135         [27] = 0x0010,     /* R27    - Additional Control (3) */
 136         [28] = 0x0000,     /* R28    - Anti-pop */
 137
 138         [30] = 0x005E,     /* R30    - Clocking 3 */
 139         [31] = 0x0000,     /* R31    - Input mixer control (1) */
 140         [32] = 0x0145,     /* R32    - Left input mixer volume */
 141         [33] = 0x0145,     /* R33    - Right input mixer volume */
 142         [34] = 0x0009,     /* R34    - Input mixer control (2) */
 143         [35] = 0x0003,     /* R35    - Input bias control */
 144         [37] = 0x0008,     /* R37    - Left input PGA control */
 145         [38] = 0x0008,     /* R38    - Right input PGA control */
 146
 147         [40] = 0x0000,     /* R40    - SPKOUTL volume */
 148         [41] = 0x0000,     /* R41    - SPKOUTR volume */
 149
 150         [47] = 0x0000,     /* R47    - Thermal Shutdown Status */
 151         [48] = 0x8027,     /* R48    - Additional Control (4) */
 152         [49] = 0x0010,     /* R49    - Class D Control 1 */
 153
 154         [51] = 0x0003,     /* R51    - Class D Control 2 */
 155
 156         [56] = 0x0506,     /* R56    - Clocking 4 */
 157         [57] = 0x0000,     /* R57    - DAC DSP Mixing (1) */
 158         [58] = 0x0000,     /* R58    - DAC DSP Mixing (2) */
 159
 160         [60] = 0x0300,     /* R60    - DC Servo 0 */
 161         [61] = 0x0300,     /* R61    - DC Servo 1 */
 162
 163         [64] = 0x0810,     /* R64    - DC Servo 4 */
 164
 165         [66] = 0x0000,     /* R66    - DC Servo 6 */
 166
 167         [68] = 0x001B,     /* R68    - Analogue PGA Bias */
 168         [69] = 0x0000,     /* R69    - Analogue HP 0 */
 169
 170         [71] = 0x01FB,     /* R71    - Analogue HP 2 */
 171         [72] = 0x0000,     /* R72    - Charge Pump 1 */
 172
 173         [82] = 0x0004,     /* R82    - Charge Pump B */
 174
 175         [87] = 0x0000,     /* R87    - Write Sequencer Control 1 */
 176
 177         [90] = 0x0000,     /* R90    - Write Sequencer Control 2 */
 178
 179         [93] = 0x0000,     /* R93    - Write Sequencer Control 3 */
 180         [94] = 0x0000,     /* R94    - Control Interface */
 181
 182         [99] = 0x0000,     /* R99    - Mixer Enables */
 183         [100] = 0x0000,     /* R100   - Headphone Mixer (1) */
 184         [101] = 0x0000,     /* R101   - Headphone Mixer (2) */
 185         [102] = 0x013F,     /* R102   - Headphone Mixer (3) */
 186         [103] = 0x013F,     /* R103   - Headphone Mixer (4) */
 187
 188         [105] = 0x0000,     /* R105   - Speaker Mixer (1) */
 189         [106] = 0x0000,     /* R106   - Speaker Mixer (2) */
 190         [107] = 0x013F,     /* R107   - Speaker Mixer (3) */
 191         [108] = 0x013F,     /* R108   - Speaker Mixer (4) */
 192         [109] = 0x0003,     /* R109   - Speaker Mixer (5) */
 193         [110] = 0x0002,     /* R110   - Beep Generator (1) */
 194
 195         [115] = 0x0006,     /* R115   - Oscillator Trim (3) */
 196         [116] = 0x0026,     /* R116   - Oscillator Trim (4) */
 197
 198         [119] = 0x0000,     /* R119   - Oscillator Trim (7) */
 199
 200         [124] = 0x0011,     /* R124   - Analogue Clocking1 */
 201         [125] = 0x004B,     /* R125   - Analogue Clocking2 */
 202         [126] = 0x000D,     /* R126   - Analogue Clocking3 */
 203         [127] = 0x0000,     /* R127   - PLL Software Reset */
 204
 205         [129] = 0x0000,     /* R129   - PLL2 */
 206
 207         [131] = 0x0000,     /* R131   - PLL 4 */
 208
 209         [136] = 0x0067,     /* R136   - PLL 9 */
 210         [137] = 0x001C,     /* R137   - PLL 10 */
 211         [138] = 0x0071,     /* R138   - PLL 11 */
 212         [139] = 0x00C7,     /* R139   - PLL 12 */
 213         [140] = 0x0067,     /* R140   - PLL 13 */
 214         [141] = 0x0048,     /* R141   - PLL 14 */
 215         [142] = 0x0022,     /* R142   - PLL 15 */
 216         [143] = 0x0097,     /* R143   - PLL 16 */
 217
 218         [155] = 0x000C,     /* R155   - FLL Control (1) */
 219         [156] = 0x0039,     /* R156   - FLL Control (2) */
 220         [157] = 0x0180,     /* R157   - FLL Control (3) */
 221
 222         [159] = 0x0032,     /* R159   - FLL Control (5) */
 223         [160] = 0x0018,     /* R160   - FLL Control (6) */
 224         [161] = 0x007D,     /* R161   - FLL Control (7) */
 225         [162] = 0x0008,     /* R162   - FLL Control (8) */
 226
 227         [252] = 0x0005,     /* R252   - General test 1 */
 228
 229         [256] = 0x0000,     /* R256   - DF1 */
 230         [257] = 0x0000,     /* R257   - DF2 */
 231         [258] = 0x0000,     /* R258   - DF3 */
 232         [259] = 0x0000,     /* R259   - DF4 */
 233         [260] = 0x0000,     /* R260   - DF5 */
 234         [261] = 0x0000,     /* R261   - DF6 */
 235         [262] = 0x0000,     /* R262   - DF7 */
 236
 237         [264] = 0x0000,     /* R264   - LHPF1 */
 238         [265] = 0x0000,     /* R265   - LHPF2 */
 239
 240         [268] = 0x0000,     /* R268   - THREED1 */
 241         [269] = 0x0000,     /* R269   - THREED2 */
 242         [270] = 0x0000,     /* R270   - THREED3 */
 243         [271] = 0x0000,     /* R271   - THREED4 */
 244
 245         [276] = 0x000C,     /* R276   - DRC 1 */
 246         [277] = 0x0925,     /* R277   - DRC 2 */
 247         [278] = 0x0000,     /* R278   - DRC 3 */
 248         [279] = 0x0000,     /* R279   - DRC 4 */
 249         [280] = 0x0000,     /* R280   - DRC 5 */
 250
 251         [285] = 0x0000,     /* R285   - Tloopback */
 252
 253         [335] = 0x0004,     /* R335   - EQ1 */
 254         [336] = 0x6318,     /* R336   - EQ2 */
 255         [337] = 0x6300,     /* R337   - EQ3 */
 256         [338] = 0x0FCA,     /* R338   - EQ4 */
 257         [339] = 0x0400,     /* R339   - EQ5 */
 258         [340] = 0x00D8,     /* R340   - EQ6 */
 259         [341] = 0x1EB5,     /* R341   - EQ7 */
 260         [342] = 0xF145,     /* R342   - EQ8 */
 261         [343] = 0x0B75,     /* R343   - EQ9 */
 262         [344] = 0x01C5,     /* R344   - EQ10 */
 263         [345] = 0x1C58,     /* R345   - EQ11 */
 264         [346] = 0xF373,     /* R346   - EQ12 */
 265         [347] = 0x0A54,     /* R347   - EQ13 */
 266         [348] = 0x0558,     /* R348   - EQ14 */
 267         [349] = 0x168E,     /* R349   - EQ15 */
 268         [350] = 0xF829,     /* R350   - EQ16 */
 269         [351] = 0x07AD,     /* R351   - EQ17 */
 270         [352] = 0x1103,     /* R352   - EQ18 */
 271         [353] = 0x0564,     /* R353   - EQ19 */
 272         [354] = 0x0559,     /* R354   - EQ20 */
 273         [355] = 0x4000,     /* R355   - EQ21 */
 274         [356] = 0x6318,     /* R356   - EQ22 */
 275         [357] = 0x6300,     /* R357   - EQ23 */
 276         [358] = 0x0FCA,     /* R358   - EQ24 */
 277         [359] = 0x0400,     /* R359   - EQ25 */
 278         [360] = 0x00D8,     /* R360   - EQ26 */
 279         [361] = 0x1EB5,     /* R361   - EQ27 */
 280         [362] = 0xF145,     /* R362   - EQ28 */
 281         [363] = 0x0B75,     /* R363   - EQ29 */
 282         [364] = 0x01C5,     /* R364   - EQ30 */
 283         [365] = 0x1C58,     /* R365   - EQ31 */
 284         [366] = 0xF373,     /* R366   - EQ32 */
 285         [367] = 0x0A54,     /* R367   - EQ33 */
 286         [368] = 0x0558,     /* R368   - EQ34 */
 287         [369] = 0x168E,     /* R369   - EQ35 */
 288         [370] = 0xF829,     /* R370   - EQ36 */
 289         [371] = 0x07AD,     /* R371   - EQ37 */
 290         [372] = 0x1103,     /* R372   - EQ38 */
 291         [373] = 0x0564,     /* R373   - EQ39 */
 292         [374] = 0x0559,     /* R374   - EQ40 */
 293         [375] = 0x4000,     /* R375   - EQ41 */
 294
 295         [513] = 0x0000,     /* R513   - GPIO 2 */
 296         [514] = 0x0000,     /* R514   - GPIO 3 */
 297
 298         [516] = 0x8100,     /* R516   - GPIO 5 */
 299         [517] = 0x8100,     /* R517   - GPIO 6 */
 300
 301         [560] = 0x0000,     /* R560   - Interrupt Status 1 */
 302         [561] = 0x0000,     /* R561   - Interrupt Status 2 */
 303
 304         [568] = 0x0030,     /* R568   - Interrupt Status 1 Mask */
 305         [569] = 0xFFED,     /* R569   - Interrupt Status 2 Mask */
 306
 307         [576] = 0x0000,     /* R576   - Interrupt Control */
 308
 309         [584] = 0x002D,     /* R584   - IRQ Debounce */
 310
 311         [586] = 0x0000,     /* R586   -  MICINT Source Pol */
 312
 313         [768] = 0x1C00,     /* R768   - DSP2 Power Management */
 314
 315         [1037] = 0x0000,     /* R1037  - DSP2_ExecControl */
 316
 317         [8192] = 0x0000,     /* R8192  - DSP2 Instruction RAM 0 */
 318
 319         [9216] = 0x0030,     /* R9216  - DSP2 Address RAM 2 */
 320         [9217] = 0x0000,     /* R9217  - DSP2 Address RAM 1 */
 321         [9218] = 0x0000,     /* R9218  - DSP2 Address RAM 0 */
 322
 323         [12288] = 0x0000,     /* R12288 - DSP2 Data1 RAM 1 */
 324         [12289] = 0x0000,     /* R12289 - DSP2 Data1 RAM 0 */
 325
 326         [13312] = 0x0000,     /* R13312 - DSP2 Data2 RAM 1 */
 327         [13313] = 0x0000,     /* R13313 - DSP2 Data2 RAM 0 */
 328
 329         [14336] = 0x0000,     /* R14336 - DSP2 Data3 RAM 1 */
 330         [14337] = 0x0000,     /* R14337 - DSP2 Data3 RAM 0 */
 331
 332         [15360] = 0x000A,     /* R15360 - DSP2 Coeff RAM 0 */
 333
 334         [16384] = 0x0000,     /* R16384 - RETUNEADC_SHARED_COEFF_1 */
 335         [16385] = 0x0000,     /* R16385 - RETUNEADC_SHARED_COEFF_0 */
 336         [16386] = 0x0000,     /* R16386 - RETUNEDAC_SHARED_COEFF_1 */
 337         [16387] = 0x0000,     /* R16387 - RETUNEDAC_SHARED_COEFF_0 */
 338         [16388] = 0x0000,     /* R16388 - SOUNDSTAGE_ENABLES_1 */
 339         [16389] = 0x0000,     /* R16389 - SOUNDSTAGE_ENABLES_0 */
 340
 341         [16896] = 0x0002,     /* R16896 - HDBASS_AI_1 */
 342         [16897] = 0xBD12,     /* R16897 - HDBASS_AI_0 */
 343         [16898] = 0x007C,     /* R16898 - HDBASS_AR_1 */
 344         [16899] = 0x586C,     /* R16899 - HDBASS_AR_0 */
 345         [16900] = 0x0053,     /* R16900 - HDBASS_B_1 */
 346         [16901] = 0x8121,     /* R16901 - HDBASS_B_0 */
 347         [16902] = 0x003F,     /* R16902 - HDBASS_K_1 */
 348         [16903] = 0x8BD8,     /* R16903 - HDBASS_K_0 */
 349         [16904] = 0x0032,     /* R16904 - HDBASS_N1_1 */
 350         [16905] = 0xF52D,     /* R16905 - HDBASS_N1_0 */
 351         [16906] = 0x0065,     /* R16906 - HDBASS_N2_1 */
 352         [16907] = 0xAC8C,     /* R16907 - HDBASS_N2_0 */
 353         [16908] = 0x006B,     /* R16908 - HDBASS_N3_1 */
 354         [16909] = 0xE087,     /* R16909 - HDBASS_N3_0 */
 355         [16910] = 0x0072,     /* R16910 - HDBASS_N4_1 */
 356         [16911] = 0x1483,     /* R16911 - HDBASS_N4_0 */
 357         [16912] = 0x0072,     /* R16912 - HDBASS_N5_1 */
 358         [16913] = 0x1483,     /* R16913 - HDBASS_N5_0 */
 359         [16914] = 0x0043,     /* R16914 - HDBASS_X1_1 */
 360         [16915] = 0x3525,     /* R16915 - HDBASS_X1_0 */
 361         [16916] = 0x0006,     /* R16916 - HDBASS_X2_1 */
 362         [16917] = 0x6A4A,     /* R16917 - HDBASS_X2_0 */
 363         [16918] = 0x0043,     /* R16918 - HDBASS_X3_1 */
 364         [16919] = 0x6079,     /* R16919 - HDBASS_X3_0 */
 365         [16920] = 0x0008,     /* R16920 - HDBASS_ATK_1 */
 366         [16921] = 0x0000,     /* R16921 - HDBASS_ATK_0 */
 367         [16922] = 0x0001,     /* R16922 - HDBASS_DCY_1 */
 368         [16923] = 0x0000,     /* R16923 - HDBASS_DCY_0 */
 369         [16924] = 0x0059,     /* R16924 - HDBASS_PG_1 */
 370         [16925] = 0x999A,     /* R16925 - HDBASS_PG_0 */
 371
 372         [17048] = 0x0083,     /* R17408 - HPF_C_1 */
 373         [17049] = 0x98AD,     /* R17409 - HPF_C_0 */
 374
 375         [17920] = 0x007F,     /* R17920 - ADCL_RETUNE_C1_1 */
 376         [17921] = 0xFFFF,     /* R17921 - ADCL_RETUNE_C1_0 */
 377         [17922] = 0x0000,     /* R17922 - ADCL_RETUNE_C2_1 */
 378         [17923] = 0x0000,     /* R17923 - ADCL_RETUNE_C2_0 */
 379         [17924] = 0x0000,     /* R17924 - ADCL_RETUNE_C3_1 */
 380         [17925] = 0x0000,     /* R17925 - ADCL_RETUNE_C3_0 */
 381         [17926] = 0x0000,     /* R17926 - ADCL_RETUNE_C4_1 */
 382         [17927] = 0x0000,     /* R17927 - ADCL_RETUNE_C4_0 */
 383         [17928] = 0x0000,     /* R17928 - ADCL_RETUNE_C5_1 */
 384         [17929] = 0x0000,     /* R17929 - ADCL_RETUNE_C5_0 */
 385         [17930] = 0x0000,     /* R17930 - ADCL_RETUNE_C6_1 */
 386         [17931] = 0x0000,     /* R17931 - ADCL_RETUNE_C6_0 */
 387         [17932] = 0x0000,     /* R17932 - ADCL_RETUNE_C7_1 */
 388         [17933] = 0x0000,     /* R17933 - ADCL_RETUNE_C7_0 */
 389         [17934] = 0x0000,     /* R17934 - ADCL_RETUNE_C8_1 */
 390         [17935] = 0x0000,     /* R17935 - ADCL_RETUNE_C8_0 */
 391         [17936] = 0x0000,     /* R17936 - ADCL_RETUNE_C9_1 */
 392         [17937] = 0x0000,     /* R17937 - ADCL_RETUNE_C9_0 */
 393         [17938] = 0x0000,     /* R17938 - ADCL_RETUNE_C10_1 */
 394         [17939] = 0x0000,     /* R17939 - ADCL_RETUNE_C10_0 */
 395         [17940] = 0x0000,     /* R17940 - ADCL_RETUNE_C11_1 */
 396         [17941] = 0x0000,     /* R17941 - ADCL_RETUNE_C11_0 */
 397         [17942] = 0x0000,     /* R17942 - ADCL_RETUNE_C12_1 */
 398         [17943] = 0x0000,     /* R17943 - ADCL_RETUNE_C12_0 */
 399         [17944] = 0x0000,     /* R17944 - ADCL_RETUNE_C13_1 */
 400         [17945] = 0x0000,     /* R17945 - ADCL_RETUNE_C13_0 */
 401         [17946] = 0x0000,     /* R17946 - ADCL_RETUNE_C14_1 */
 402         [17947] = 0x0000,     /* R17947 - ADCL_RETUNE_C14_0 */
 403         [17948] = 0x0000,     /* R17948 - ADCL_RETUNE_C15_1 */
 404         [17949] = 0x0000,     /* R17949 - ADCL_RETUNE_C15_0 */
 405         [17950] = 0x0000,     /* R17950 - ADCL_RETUNE_C16_1 */
 406         [17951] = 0x0000,     /* R17951 - ADCL_RETUNE_C16_0 */
 407         [17952] = 0x0000,     /* R17952 - ADCL_RETUNE_C17_1 */
 408         [17953] = 0x0000,     /* R17953 - ADCL_RETUNE_C17_0 */
 409         [17954] = 0x0000,     /* R17954 - ADCL_RETUNE_C18_1 */
 410         [17955] = 0x0000,     /* R17955 - ADCL_RETUNE_C18_0 */
 411         [17956] = 0x0000,     /* R17956 - ADCL_RETUNE_C19_1 */
 412         [17957] = 0x0000,     /* R17957 - ADCL_RETUNE_C19_0 */
 413         [17958] = 0x0000,     /* R17958 - ADCL_RETUNE_C20_1 */
 414         [17959] = 0x0000,     /* R17959 - ADCL_RETUNE_C20_0 */
 415         [17960] = 0x0000,     /* R17960 - ADCL_RETUNE_C21_1 */
 416         [17961] = 0x0000,     /* R17961 - ADCL_RETUNE_C21_0 */
 417         [17962] = 0x0000,     /* R17962 - ADCL_RETUNE_C22_1 */
 418         [17963] = 0x0000,     /* R17963 - ADCL_RETUNE_C22_0 */
 419         [17964] = 0x0000,     /* R17964 - ADCL_RETUNE_C23_1 */
 420         [17965] = 0x0000,     /* R17965 - ADCL_RETUNE_C23_0 */
 421         [17966] = 0x0000,     /* R17966 - ADCL_RETUNE_C24_1 */
 422         [17967] = 0x0000,     /* R17967 - ADCL_RETUNE_C24_0 */
 423         [17968] = 0x0000,     /* R17968 - ADCL_RETUNE_C25_1 */
 424         [17969] = 0x0000,     /* R17969 - ADCL_RETUNE_C25_0 */
 425         [17970] = 0x0000,     /* R17970 - ADCL_RETUNE_C26_1 */
 426         [17971] = 0x0000,     /* R17971 - ADCL_RETUNE_C26_0 */
 427         [17972] = 0x0000,     /* R17972 - ADCL_RETUNE_C27_1 */
 428         [17973] = 0x0000,     /* R17973 - ADCL_RETUNE_C27_0 */
 429         [17974] = 0x0000,     /* R17974 - ADCL_RETUNE_C28_1 */
 430         [17975] = 0x0000,     /* R17975 - ADCL_RETUNE_C28_0 */
 431         [17976] = 0x0000,     /* R17976 - ADCL_RETUNE_C29_1 */
 432         [17977] = 0x0000,     /* R17977 - ADCL_RETUNE_C29_0 */
 433         [17978] = 0x0000,     /* R17978 - ADCL_RETUNE_C30_1 */
 434         [17979] = 0x0000,     /* R17979 - ADCL_RETUNE_C30_0 */
 435         [17980] = 0x0000,     /* R17980 - ADCL_RETUNE_C31_1 */
 436         [17981] = 0x0000,     /* R17981 - ADCL_RETUNE_C31_0 */
 437         [17982] = 0x0000,     /* R17982 - ADCL_RETUNE_C32_1 */
 438         [17983] = 0x0000,     /* R17983 - ADCL_RETUNE_C32_0 */
 439
 440         [18432] = 0x0020,     /* R18432 - RETUNEADC_PG2_1 */
 441         [18433] = 0x0000,     /* R18433 - RETUNEADC_PG2_0 */
 442         [18434] = 0x0040,     /* R18434 - RETUNEADC_PG_1 */
 443         [18435] = 0x0000,     /* R18435 - RETUNEADC_PG_0 */
 444
 445         [18944] = 0x007F,     /* R18944 - ADCR_RETUNE_C1_1 */
 446         [18945] = 0xFFFF,     /* R18945 - ADCR_RETUNE_C1_0 */
 447         [18946] = 0x0000,     /* R18946 - ADCR_RETUNE_C2_1 */
 448         [18947] = 0x0000,     /* R18947 - ADCR_RETUNE_C2_0 */
 449         [18948] = 0x0000,     /* R18948 - ADCR_RETUNE_C3_1 */
 450         [18949] = 0x0000,     /* R18949 - ADCR_RETUNE_C3_0 */
 451         [18950] = 0x0000,     /* R18950 - ADCR_RETUNE_C4_1 */
 452         [18951] = 0x0000,     /* R18951 - ADCR_RETUNE_C4_0 */
 453         [18952] = 0x0000,     /* R18952 - ADCR_RETUNE_C5_1 */
 454         [18953] = 0x0000,     /* R18953 - ADCR_RETUNE_C5_0 */
 455         [18954] = 0x0000,     /* R18954 - ADCR_RETUNE_C6_1 */
 456         [18955] = 0x0000,     /* R18955 - ADCR_RETUNE_C6_0 */
 457         [18956] = 0x0000,     /* R18956 - ADCR_RETUNE_C7_1 */
 458         [18957] = 0x0000,     /* R18957 - ADCR_RETUNE_C7_0 */
 459         [18958] = 0x0000,     /* R18958 - ADCR_RETUNE_C8_1 */
 460         [18959] = 0x0000,     /* R18959 - ADCR_RETUNE_C8_0 */
 461         [18960] = 0x0000,     /* R18960 - ADCR_RETUNE_C9_1 */
 462         [18961] = 0x0000,     /* R18961 - ADCR_RETUNE_C9_0 */
 463         [18962] = 0x0000,     /* R18962 - ADCR_RETUNE_C10_1 */
 464         [18963] = 0x0000,     /* R18963 - ADCR_RETUNE_C10_0 */
 465         [18964] = 0x0000,     /* R18964 - ADCR_RETUNE_C11_1 */
 466         [18965] = 0x0000,     /* R18965 - ADCR_RETUNE_C11_0 */
 467         [18966] = 0x0000,     /* R18966 - ADCR_RETUNE_C12_1 */
 468         [18967] = 0x0000,     /* R18967 - ADCR_RETUNE_C12_0 */
 469         [18968] = 0x0000,     /* R18968 - ADCR_RETUNE_C13_1 */
 470         [18969] = 0x0000,     /* R18969 - ADCR_RETUNE_C13_0 */
 471         [18970] = 0x0000,     /* R18970 - ADCR_RETUNE_C14_1 */
 472         [18971] = 0x0000,     /* R18971 - ADCR_RETUNE_C14_0 */
 473         [18972] = 0x0000,     /* R18972 - ADCR_RETUNE_C15_1 */
 474         [18973] = 0x0000,     /* R18973 - ADCR_RETUNE_C15_0 */
 475         [18974] = 0x0000,     /* R18974 - ADCR_RETUNE_C16_1 */
 476         [18975] = 0x0000,     /* R18975 - ADCR_RETUNE_C16_0 */
 477         [18976] = 0x0000,     /* R18976 - ADCR_RETUNE_C17_1 */
 478         [18977] = 0x0000,     /* R18977 - ADCR_RETUNE_C17_0 */
 479         [18978] = 0x0000,     /* R18978 - ADCR_RETUNE_C18_1 */
 480         [18979] = 0x0000,     /* R18979 - ADCR_RETUNE_C18_0 */
 481         [18980] = 0x0000,     /* R18980 - ADCR_RETUNE_C19_1 */
 482         [18981] = 0x0000,     /* R18981 - ADCR_RETUNE_C19_0 */
 483         [18982] = 0x0000,     /* R18982 - ADCR_RETUNE_C20_1 */
 484         [18983] = 0x0000,     /* R18983 - ADCR_RETUNE_C20_0 */
 485         [18984] = 0x0000,     /* R18984 - ADCR_RETUNE_C21_1 */
 486         [18985] = 0x0000,     /* R18985 - ADCR_RETUNE_C21_0 */
 487         [18986] = 0x0000,     /* R18986 - ADCR_RETUNE_C22_1 */
 488         [18987] = 0x0000,     /* R18987 - ADCR_RETUNE_C22_0 */
 489         [18988] = 0x0000,     /* R18988 - ADCR_RETUNE_C23_1 */
 490         [18989] = 0x0000,     /* R18989 - ADCR_RETUNE_C23_0 */
 491         [18990] = 0x0000,     /* R18990 - ADCR_RETUNE_C24_1 */
 492         [18991] = 0x0000,     /* R18991 - ADCR_RETUNE_C24_0 */
 493         [18992] = 0x0000,     /* R18992 - ADCR_RETUNE_C25_1 */
 494         [18993] = 0x0000,     /* R18993 - ADCR_RETUNE_C25_0 */
 495         [18994] = 0x0000,     /* R18994 - ADCR_RETUNE_C26_1 */
 496         [18995] = 0x0000,     /* R18995 - ADCR_RETUNE_C26_0 */
 497         [18996] = 0x0000,     /* R18996 - ADCR_RETUNE_C27_1 */
 498         [18997] = 0x0000,     /* R18997 - ADCR_RETUNE_C27_0 */
 499         [18998] = 0x0000,     /* R18998 - ADCR_RETUNE_C28_1 */
 500         [18999] = 0x0000,     /* R18999 - ADCR_RETUNE_C28_0 */
 501         [19000] = 0x0000,     /* R19000 - ADCR_RETUNE_C29_1 */
 502         [19001] = 0x0000,     /* R19001 - ADCR_RETUNE_C29_0 */
 503         [19002] = 0x0000,     /* R19002 - ADCR_RETUNE_C30_1 */
 504         [19003] = 0x0000,     /* R19003 - ADCR_RETUNE_C30_0 */
 505         [19004] = 0x0000,     /* R19004 - ADCR_RETUNE_C31_1 */
 506         [19005] = 0x0000,     /* R19005 - ADCR_RETUNE_C31_0 */
 507         [19006] = 0x0000,     /* R19006 - ADCR_RETUNE_C32_1 */
 508         [19007] = 0x0000,     /* R19007 - ADCR_RETUNE_C32_0 */
 509
 510         [19456] = 0x007F,     /* R19456 - DACL_RETUNE_C1_1 */
 511         [19457] = 0xFFFF,     /* R19457 - DACL_RETUNE_C1_0 */
 512         [19458] = 0x0000,     /* R19458 - DACL_RETUNE_C2_1 */
 513         [19459] = 0x0000,     /* R19459 - DACL_RETUNE_C2_0 */
 514         [19460] = 0x0000,     /* R19460 - DACL_RETUNE_C3_1 */
 515         [19461] = 0x0000,     /* R19461 - DACL_RETUNE_C3_0 */
 516         [19462] = 0x0000,     /* R19462 - DACL_RETUNE_C4_1 */
 517         [19463] = 0x0000,     /* R19463 - DACL_RETUNE_C4_0 */
 518         [19464] = 0x0000,     /* R19464 - DACL_RETUNE_C5_1 */
 519         [19465] = 0x0000,     /* R19465 - DACL_RETUNE_C5_0 */
 520         [19466] = 0x0000,     /* R19466 - DACL_RETUNE_C6_1 */
 521         [19467] = 0x0000,     /* R19467 - DACL_RETUNE_C6_0 */
 522         [19468] = 0x0000,     /* R19468 - DACL_RETUNE_C7_1 */
 523         [19469] = 0x0000,     /* R19469 - DACL_RETUNE_C7_0 */
 524         [19470] = 0x0000,     /* R19470 - DACL_RETUNE_C8_1 */
 525         [19471] = 0x0000,     /* R19471 - DACL_RETUNE_C8_0 */
 526         [19472] = 0x0000,     /* R19472 - DACL_RETUNE_C9_1 */
 527         [19473] = 0x0000,     /* R19473 - DACL_RETUNE_C9_0 */
 528         [19474] = 0x0000,     /* R19474 - DACL_RETUNE_C10_1 */
 529         [19475] = 0x0000,     /* R19475 - DACL_RETUNE_C10_0 */
 530         [19476] = 0x0000,     /* R19476 - DACL_RETUNE_C11_1 */
 531         [19477] = 0x0000,     /* R19477 - DACL_RETUNE_C11_0 */
 532         [19478] = 0x0000,     /* R19478 - DACL_RETUNE_C12_1 */
 533         [19479] = 0x0000,     /* R19479 - DACL_RETUNE_C12_0 */
 534         [19480] = 0x0000,     /* R19480 - DACL_RETUNE_C13_1 */
 535         [19481] = 0x0000,     /* R19481 - DACL_RETUNE_C13_0 */
 536         [19482] = 0x0000,     /* R19482 - DACL_RETUNE_C14_1 */
 537         [19483] = 0x0000,     /* R19483 - DACL_RETUNE_C14_0 */
 538         [19484] = 0x0000,     /* R19484 - DACL_RETUNE_C15_1 */
 539         [19485] = 0x0000,     /* R19485 - DACL_RETUNE_C15_0 */
 540         [19486] = 0x0000,     /* R19486 - DACL_RETUNE_C16_1 */
 541         [19487] = 0x0000,     /* R19487 - DACL_RETUNE_C16_0 */
 542         [19488] = 0x0000,     /* R19488 - DACL_RETUNE_C17_1 */
 543         [19489] = 0x0000,     /* R19489 - DACL_RETUNE_C17_0 */
 544         [19490] = 0x0000,     /* R19490 - DACL_RETUNE_C18_1 */
 545         [19491] = 0x0000,     /* R19491 - DACL_RETUNE_C18_0 */
 546         [19492] = 0x0000,     /* R19492 - DACL_RETUNE_C19_1 */
 547         [19493] = 0x0000,     /* R19493 - DACL_RETUNE_C19_0 */
 548         [19494] = 0x0000,     /* R19494 - DACL_RETUNE_C20_1 */
 549         [19495] = 0x0000,     /* R19495 - DACL_RETUNE_C20_0 */
 550         [19496] = 0x0000,     /* R19496 - DACL_RETUNE_C21_1 */
 551         [19497] = 0x0000,     /* R19497 - DACL_RETUNE_C21_0 */
 552         [19498] = 0x0000,     /* R19498 - DACL_RETUNE_C22_1 */
 553         [19499] = 0x0000,     /* R19499 - DACL_RETUNE_C22_0 */
 554         [19500] = 0x0000,     /* R19500 - DACL_RETUNE_C23_1 */
 555         [19501] = 0x0000,     /* R19501 - DACL_RETUNE_C23_0 */
 556         [19502] = 0x0000,     /* R19502 - DACL_RETUNE_C24_1 */
 557         [19503] = 0x0000,     /* R19503 - DACL_RETUNE_C24_0 */
 558         [19504] = 0x0000,     /* R19504 - DACL_RETUNE_C25_1 */
 559         [19505] = 0x0000,     /* R19505 - DACL_RETUNE_C25_0 */
 560         [19506] = 0x0000,     /* R19506 - DACL_RETUNE_C26_1 */
 561         [19507] = 0x0000,     /* R19507 - DACL_RETUNE_C26_0 */
 562         [19508] = 0x0000,     /* R19508 - DACL_RETUNE_C27_1 */
 563         [19509] = 0x0000,     /* R19509 - DACL_RETUNE_C27_0 */
 564         [19510] = 0x0000,     /* R19510 - DACL_RETUNE_C28_1 */
 565         [19511] = 0x0000,     /* R19511 - DACL_RETUNE_C28_0 */
 566         [19512] = 0x0000,     /* R19512 - DACL_RETUNE_C29_1 */
 567         [19513] = 0x0000,     /* R19513 - DACL_RETUNE_C29_0 */
 568         [19514] = 0x0000,     /* R19514 - DACL_RETUNE_C30_1 */
 569         [19515] = 0x0000,     /* R19515 - DACL_RETUNE_C30_0 */
 570         [19516] = 0x0000,     /* R19516 - DACL_RETUNE_C31_1 */
 571         [19517] = 0x0000,     /* R19517 - DACL_RETUNE_C31_0 */
 572         [19518] = 0x0000,     /* R19518 - DACL_RETUNE_C32_1 */
 573         [19519] = 0x0000,     /* R19519 - DACL_RETUNE_C32_0 */
 574
 575         [19968] = 0x0020,     /* R19968 - RETUNEDAC_PG2_1 */
 576         [19969] = 0x0000,     /* R19969 - RETUNEDAC_PG2_0 */
 577         [19970] = 0x0040,     /* R19970 - RETUNEDAC_PG_1 */
 578         [19971] = 0x0000,     /* R19971 - RETUNEDAC_PG_0 */
 579
 580         [20480] = 0x007F,     /* R20480 - DACR_RETUNE_C1_1 */
 581         [20481] = 0xFFFF,     /* R20481 - DACR_RETUNE_C1_0 */
 582         [20482] = 0x0000,     /* R20482 - DACR_RETUNE_C2_1 */
 583         [20483] = 0x0000,     /* R20483 - DACR_RETUNE_C2_0 */
 584         [20484] = 0x0000,     /* R20484 - DACR_RETUNE_C3_1 */
 585         [20485] = 0x0000,     /* R20485 - DACR_RETUNE_C3_0 */
 586         [20486] = 0x0000,     /* R20486 - DACR_RETUNE_C4_1 */
 587         [20487] = 0x0000,     /* R20487 - DACR_RETUNE_C4_0 */
 588         [20488] = 0x0000,     /* R20488 - DACR_RETUNE_C5_1 */
 589         [20489] = 0x0000,     /* R20489 - DACR_RETUNE_C5_0 */
 590         [20490] = 0x0000,     /* R20490 - DACR_RETUNE_C6_1 */
 591         [20491] = 0x0000,     /* R20491 - DACR_RETUNE_C6_0 */
 592         [20492] = 0x0000,     /* R20492 - DACR_RETUNE_C7_1 */
 593         [20493] = 0x0000,     /* R20493 - DACR_RETUNE_C7_0 */
 594         [20494] = 0x0000,     /* R20494 - DACR_RETUNE_C8_1 */
 595         [20495] = 0x0000,     /* R20495 - DACR_RETUNE_C8_0 */
 596         [20496] = 0x0000,     /* R20496 - DACR_RETUNE_C9_1 */
 597         [20497] = 0x0000,     /* R20497 - DACR_RETUNE_C9_0 */
 598         [20498] = 0x0000,     /* R20498 - DACR_RETUNE_C10_1 */
 599         [20499] = 0x0000,     /* R20499 - DACR_RETUNE_C10_0 */
 600         [20500] = 0x0000,     /* R20500 - DACR_RETUNE_C11_1 */
 601         [20501] = 0x0000,     /* R20501 - DACR_RETUNE_C11_0 */
 602         [20502] = 0x0000,     /* R20502 - DACR_RETUNE_C12_1 */
 603         [20503] = 0x0000,     /* R20503 - DACR_RETUNE_C12_0 */
 604         [20504] = 0x0000,     /* R20504 - DACR_RETUNE_C13_1 */
 605         [20505] = 0x0000,     /* R20505 - DACR_RETUNE_C13_0 */
 606         [20506] = 0x0000,     /* R20506 - DACR_RETUNE_C14_1 */
 607         [20507] = 0x0000,     /* R20507 - DACR_RETUNE_C14_0 */
 608         [20508] = 0x0000,     /* R20508 - DACR_RETUNE_C15_1 */
 609         [20509] = 0x0000,     /* R20509 - DACR_RETUNE_C15_0 */
 610         [20510] = 0x0000,     /* R20510 - DACR_RETUNE_C16_1 */
 611         [20511] = 0x0000,     /* R20511 - DACR_RETUNE_C16_0 */
 612         [20512] = 0x0000,     /* R20512 - DACR_RETUNE_C17_1 */
 613         [20513] = 0x0000,     /* R20513 - DACR_RETUNE_C17_0 */
 614         [20514] = 0x0000,     /* R20514 - DACR_RETUNE_C18_1 */
 615         [20515] = 0x0000,     /* R20515 - DACR_RETUNE_C18_0 */
 616         [20516] = 0x0000,     /* R20516 - DACR_RETUNE_C19_1 */
 617         [20517] = 0x0000,     /* R20517 - DACR_RETUNE_C19_0 */
 618         [20518] = 0x0000,     /* R20518 - DACR_RETUNE_C20_1 */
 619         [20519] = 0x0000,     /* R20519 - DACR_RETUNE_C20_0 */
 620         [20520] = 0x0000,     /* R20520 - DACR_RETUNE_C21_1 */
 621         [20521] = 0x0000,     /* R20521 - DACR_RETUNE_C21_0 */
 622         [20522] = 0x0000,     /* R20522 - DACR_RETUNE_C22_1 */
 623         [20523] = 0x0000,     /* R20523 - DACR_RETUNE_C22_0 */
 624         [20524] = 0x0000,     /* R20524 - DACR_RETUNE_C23_1 */
 625         [20525] = 0x0000,     /* R20525 - DACR_RETUNE_C23_0 */
 626         [20526] = 0x0000,     /* R20526 - DACR_RETUNE_C24_1 */
 627         [20527] = 0x0000,     /* R20527 - DACR_RETUNE_C24_0 */
 628         [20528] = 0x0000,     /* R20528 - DACR_RETUNE_C25_1 */
 629         [20529] = 0x0000,     /* R20529 - DACR_RETUNE_C25_0 */
 630         [20530] = 0x0000,     /* R20530 - DACR_RETUNE_C26_1 */
 631         [20531] = 0x0000,     /* R20531 - DACR_RETUNE_C26_0 */
 632         [20532] = 0x0000,     /* R20532 - DACR_RETUNE_C27_1 */
 633         [20533] = 0x0000,     /* R20533 - DACR_RETUNE_C27_0 */
 634         [20534] = 0x0000,     /* R20534 - DACR_RETUNE_C28_1 */
 635         [20535] = 0x0000,     /* R20535 - DACR_RETUNE_C28_0 */
 636         [20536] = 0x0000,     /* R20536 - DACR_RETUNE_C29_1 */
 637         [20537] = 0x0000,     /* R20537 - DACR_RETUNE_C29_0 */
 638         [20538] = 0x0000,     /* R20538 - DACR_RETUNE_C30_1 */
 639         [20539] = 0x0000,     /* R20539 - DACR_RETUNE_C30_0 */
 640         [20540] = 0x0000,     /* R20540 - DACR_RETUNE_C31_1 */
 641         [20541] = 0x0000,     /* R20541 - DACR_RETUNE_C31_0 */
 642         [20542] = 0x0000,     /* R20542 - DACR_RETUNE_C32_1 */
 643         [20543] = 0x0000,     /* R20543 - DACR_RETUNE_C32_0 */
 644
 645         [20992] = 0x008C,     /* R20992 - VSS_XHD2_1 */
 646         [20993] = 0x0200,     /* R20993 - VSS_XHD2_0 */
 647         [20994] = 0x0035,     /* R20994 - VSS_XHD3_1 */
 648         [20995] = 0x0700,     /* R20995 - VSS_XHD3_0 */
 649         [20996] = 0x003A,     /* R20996 - VSS_XHN1_1 */
 650         [20997] = 0x4100,     /* R20997 - VSS_XHN1_0 */
 651         [20998] = 0x008B,     /* R20998 - VSS_XHN2_1 */
 652         [20999] = 0x7D00,     /* R20999 - VSS_XHN2_0 */
 653         [21000] = 0x003A,     /* R21000 - VSS_XHN3_1 */
 654         [21001] = 0x4100,     /* R21001 - VSS_XHN3_0 */
 655         [21002] = 0x008C,     /* R21002 - VSS_XLA_1 */
 656         [21003] = 0xFEE8,     /* R21003 - VSS_XLA_0 */
 657         [21004] = 0x0078,     /* R21004 - VSS_XLB_1 */
 658         [21005] = 0x0000,     /* R21005 - VSS_XLB_0 */
 659         [21006] = 0x003F,     /* R21006 - VSS_XLG_1 */
 660         [21007] = 0xB260,     /* R21007 - VSS_XLG_0 */
 661         [21008] = 0x002D,     /* R21008 - VSS_PG2_1 */
 662         [21009] = 0x1818,     /* R21009 - VSS_PG2_0 */
 663         [21010] = 0x0020,     /* R21010 - VSS_PG_1 */
 664         [21011] = 0x0000,     /* R21011 - VSS_PG_0 */
 665         [21012] = 0x00F1,     /* R21012 - VSS_XTD1_1 */
 666         [21013] = 0x8340,     /* R21013 - VSS_XTD1_0 */
 667         [21014] = 0x00FB,     /* R21014 - VSS_XTD2_1 */
 668         [21015] = 0x8300,     /* R21015 - VSS_XTD2_0 */
 669         [21016] = 0x00EE,     /* R21016 - VSS_XTD3_1 */
 670         [21017] = 0xAEC0,     /* R21017 - VSS_XTD3_0 */
 671         [21018] = 0x00FB,     /* R21018 - VSS_XTD4_1 */
 672         [21019] = 0xAC40,     /* R21019 - VSS_XTD4_0 */
 673         [21020] = 0x00F1,     /* R21020 - VSS_XTD5_1 */
 674         [21021] = 0x7F80,     /* R21021 - VSS_XTD5_0 */
 675         [21022] = 0x00F4,     /* R21022 - VSS_XTD6_1 */
 676         [21023] = 0x3B40,     /* R21023 - VSS_XTD6_0 */
 677         [21024] = 0x00F5,     /* R21024 - VSS_XTD7_1 */
 678         [21025] = 0xFB00,     /* R21025 - VSS_XTD7_0 */
 679         [21026] = 0x00EA,     /* R21026 - VSS_XTD8_1 */
 680         [21027] = 0x10C0,     /* R21027 - VSS_XTD8_0 */
 681         [21028] = 0x00FC,     /* R21028 - VSS_XTD9_1 */
 682         [21029] = 0xC580,     /* R21029 - VSS_XTD9_0 */
 683         [21030] = 0x00E2,     /* R21030 - VSS_XTD10_1 */
 684         [21031] = 0x75C0,     /* R21031 - VSS_XTD10_0 */
 685         [21032] = 0x0004,     /* R21032 - VSS_XTD11_1 */
 686         [21033] = 0xB480,     /* R21033 - VSS_XTD11_0 */
 687         [21034] = 0x00D4,     /* R21034 - VSS_XTD12_1 */
 688         [21035] = 0xF980,     /* R21035 - VSS_XTD12_0 */
 689         [21036] = 0x0004,     /* R21036 - VSS_XTD13_1 */
 690         [21037] = 0x9140,     /* R21037 - VSS_XTD13_0 */
 691         [21038] = 0x00D8,     /* R21038 - VSS_XTD14_1 */
 692         [21039] = 0xA480,     /* R21039 - VSS_XTD14_0 */
 693         [21040] = 0x0002,     /* R21040 - VSS_XTD15_1 */
 694         [21041] = 0x3DC0,     /* R21041 - VSS_XTD15_0 */
 695         [21042] = 0x00CF,     /* R21042 - VSS_XTD16_1 */
 696         [21043] = 0x7A80,     /* R21043 - VSS_XTD16_0 */
 697         [21044] = 0x00DC,     /* R21044 - VSS_XTD17_1 */
 698         [21045] = 0x0600,     /* R21045 - VSS_XTD17_0 */
 699         [21046] = 0x00F2,     /* R21046 - VSS_XTD18_1 */
 700         [21047] = 0xDAC0,     /* R21047 - VSS_XTD18_0 */
 701         [21048] = 0x00BA,     /* R21048 - VSS_XTD19_1 */
 702         [21049] = 0xF340,     /* R21049 - VSS_XTD19_0 */
 703         [21050] = 0x000A,     /* R21050 - VSS_XTD20_1 */
 704         [21051] = 0x7940,     /* R21051 - VSS_XTD20_0 */
 705         [21052] = 0x001C,     /* R21052 - VSS_XTD21_1 */
 706         [21053] = 0x0680,     /* R21053 - VSS_XTD21_0 */
 707         [21054] = 0x00FD,     /* R21054 - VSS_XTD22_1 */
 708         [21055] = 0x2D00,     /* R21055 - VSS_XTD22_0 */
 709         [21056] = 0x001C,     /* R21056 - VSS_XTD23_1 */
 710         [21057] = 0xE840,     /* R21057 - VSS_XTD23_0 */
 711         [21058] = 0x000D,     /* R21058 - VSS_XTD24_1 */
 712         [21059] = 0xDC40,     /* R21059 - VSS_XTD24_0 */
 713         [21060] = 0x00FC,     /* R21060 - VSS_XTD25_1 */
 714         [21061] = 0x9D00,     /* R21061 - VSS_XTD25_0 */
 715         [21062] = 0x0009,     /* R21062 - VSS_XTD26_1 */
 716         [21063] = 0x5580,     /* R21063 - VSS_XTD26_0 */
 717         [21064] = 0x00FE,     /* R21064 - VSS_XTD27_1 */
 718         [21065] = 0x7E80,     /* R21065 - VSS_XTD27_0 */
 719         [21066] = 0x000E,     /* R21066 - VSS_XTD28_1 */
 720         [21067] = 0xAB40,     /* R21067 - VSS_XTD28_0 */
 721         [21068] = 0x00F9,     /* R21068 - VSS_XTD29_1 */
 722         [21069] = 0x9880,     /* R21069 - VSS_XTD29_0 */
 723         [21070] = 0x0009,     /* R21070 - VSS_XTD30_1 */
 724         [21071] = 0x87C0,     /* R21071 - VSS_XTD30_0 */
 725         [21072] = 0x00FD,     /* R21072 - VSS_XTD31_1 */
 726         [21073] = 0x2C40,     /* R21073 - VSS_XTD31_0 */
 727         [21074] = 0x0009,     /* R21074 - VSS_XTD32_1 */
 728         [21075] = 0x4800,     /* R21075 - VSS_XTD32_0 */
 729         [21076] = 0x0003,     /* R21076 - VSS_XTS1_1 */
 730         [21077] = 0x5F40,     /* R21077 - VSS_XTS1_0 */
 731         [21078] = 0x0000,     /* R21078 - VSS_XTS2_1 */
 732         [21079] = 0x8700,     /* R21079 - VSS_XTS2_0 */
 733         [21080] = 0x00FA,     /* R21080 - VSS_XTS3_1 */
 734         [21081] = 0xE4C0,     /* R21081 - VSS_XTS3_0 */
 735         [21082] = 0x0000,     /* R21082 - VSS_XTS4_1 */
 736         [21083] = 0x0B40,     /* R21083 - VSS_XTS4_0 */
 737         [21084] = 0x0004,     /* R21084 - VSS_XTS5_1 */
 738         [21085] = 0xE180,     /* R21085 - VSS_XTS5_0 */
 739         [21086] = 0x0001,     /* R21086 - VSS_XTS6_1 */
 740         [21087] = 0x1F40,     /* R21087 - VSS_XTS6_0 */
 741         [21088] = 0x00F8,     /* R21088 - VSS_XTS7_1 */
 742         [21089] = 0xB000,     /* R21089 - VSS_XTS7_0 */
 743         [21090] = 0x00FB,     /* R21090 - VSS_XTS8_1 */
 744         [21091] = 0xCBC0,     /* R21091 - VSS_XTS8_0 */
 745         [21092] = 0x0004,     /* R21092 - VSS_XTS9_1 */
 746         [21093] = 0xF380,     /* R21093 - VSS_XTS9_0 */
 747         [21094] = 0x0007,     /* R21094 - VSS_XTS10_1 */
 748         [21095] = 0xDF40,     /* R21095 - VSS_XTS10_0 */
 749         [21096] = 0x00FF,     /* R21096 - VSS_XTS11_1 */
 750         [21097] = 0x0700,     /* R21097 - VSS_XTS11_0 */
 751         [21098] = 0x00EF,     /* R21098 - VSS_XTS12_1 */
 752         [21099] = 0xD700,     /* R21099 - VSS_XTS12_0 */
 753         [21100] = 0x00FB,     /* R21100 - VSS_XTS13_1 */
 754         [21101] = 0xAF40,     /* R21101 - VSS_XTS13_0 */
 755         [21102] = 0x0010,     /* R21102 - VSS_XTS14_1 */
 756         [21103] = 0x8A80,     /* R21103 - VSS_XTS14_0 */
 757         [21104] = 0x0011,     /* R21104 - VSS_XTS15_1 */
 758         [21105] = 0x07C0,     /* R21105 - VSS_XTS15_0 */
 759         [21106] = 0x00E0,     /* R21106 - VSS_XTS16_1 */
 760         [21107] = 0x0800,     /* R21107 - VSS_XTS16_0 */
 761         [21108] = 0x00D2,     /* R21108 - VSS_XTS17_1 */
 762         [21109] = 0x7600,     /* R21109 - VSS_XTS17_0 */
 763         [21110] = 0x0020,     /* R21110 - VSS_XTS18_1 */
 764         [21111] = 0xCF40,     /* R21111 - VSS_XTS18_0 */
 765         [21112] = 0x0030,     /* R21112 - VSS_XTS19_1 */
 766         [21113] = 0x2340,     /* R21113 - VSS_XTS19_0 */
 767         [21114] = 0x00FD,     /* R21114 - VSS_XTS20_1 */
 768         [21115] = 0x69C0,     /* R21115 - VSS_XTS20_0 */
 769         [21116] = 0x0028,     /* R21116 - VSS_XTS21_1 */
 770         [21117] = 0x3500,     /* R21117 - VSS_XTS21_0 */
 771         [21118] = 0x0006,     /* R21118 - VSS_XTS22_1 */
 772         [21119] = 0x3300,     /* R21119 - VSS_XTS22_0 */
 773         [21120] = 0x00D9,     /* R21120 - VSS_XTS23_1 */
 774         [21121] = 0xF6C0,     /* R21121 - VSS_XTS23_0 */
 775         [21122] = 0x00F3,     /* R21122 - VSS_XTS24_1 */
 776         [21123] = 0x3340,     /* R21123 - VSS_XTS24_0 */
 777         [21124] = 0x000F,     /* R21124 - VSS_XTS25_1 */
 778         [21125] = 0x4200,     /* R21125 - VSS_XTS25_0 */
 779         [21126] = 0x0004,     /* R21126 - VSS_XTS26_1 */
 780         [21127] = 0x0C80,     /* R21127 - VSS_XTS26_0 */
 781         [21128] = 0x00FB,     /* R21128 - VSS_XTS27_1 */
 782         [21129] = 0x3F80,     /* R21129 - VSS_XTS27_0 */
 783         [21130] = 0x00F7,     /* R21130 - VSS_XTS28_1 */
 784         [21131] = 0x57C0,     /* R21131 - VSS_XTS28_0 */
 785         [21132] = 0x0003,     /* R21132 - VSS_XTS29_1 */
 786         [21133] = 0x5400,     /* R21133 - VSS_XTS29_0 */
 787         [21134] = 0x0000,     /* R21134 - VSS_XTS30_1 */
 788         [21135] = 0xC6C0,     /* R21135 - VSS_XTS30_0 */
 789         [21136] = 0x0003,     /* R21136 - VSS_XTS31_1 */
 790         [21137] = 0x12C0,     /* R21137 - VSS_XTS31_0 */
 791         [21138] = 0x00FD,     /* R21138 - VSS_XTS32_1 */
 792         [21139] = 0x8580,     /* R21139 - VSS_XTS32_0 */
 793 };
 794
 795 static const struct wm8962_reg_access {
 796         u16 read;
 797         u16 write;
 798         u16 vol;
 799 } wm8962_reg_access[WM8962_MAX_REGISTER + 1] = {
 800         [0] = { 0x00FF, 0x01FF, 0x0000 }, /* R0     - Left Input volume */
 801         [1] = { 0xFEFF, 0x01FF, 0xFFFF }, /* R1     - Right Input volume */
 802         [2] = { 0x00FF, 0x01FF, 0x0000 }, /* R2     - HPOUTL volume */
 803         [3] = { 0x00FF, 0x01FF, 0x0000 }, /* R3     - HPOUTR volume */
 804         [4] = { 0x07FE, 0x07FE, 0xFFFF }, /* R4     - Clocking1 */
 805         [5] = { 0x007F, 0x007F, 0x0000 }, /* R5     - ADC & DAC Control 1 */
 806         [6] = { 0x37ED, 0x37ED, 0x0000 }, /* R6     - ADC & DAC Control 2 */
 807         [7] = { 0x1FFF, 0x1FFF, 0x0000 }, /* R7     - Audio Interface 0 */
 808         [8] = { 0x0FEF, 0x0FEF, 0xFFFF }, /* R8     - Clocking2 */
 809         [9] = { 0x0B9F, 0x039F, 0x0000 }, /* R9     - Audio Interface 1 */
 810         [10] = { 0x00FF, 0x01FF, 0x0000 }, /* R10    - Left DAC volume */
 811         [11] = { 0x00FF, 0x01FF, 0x0000 }, /* R11    - Right DAC volume */
 812         [14] = { 0x07FF, 0x07FF, 0x0000 }, /* R14    - Audio Interface 2 */
 813         [15] = { 0xFFFF, 0xFFFF, 0xFFFF }, /* R15    - Software Reset */
 814         [17] = { 0x07FF, 0x07FF, 0x0000 }, /* R17    - ALC1 */
 815         [18] = { 0xF8FF, 0x00FF, 0xFFFF }, /* R18    - ALC2 */
 816         [19] = { 0x1DFF, 0x1DFF, 0x0000 }, /* R19    - ALC3 */
 817         [20] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20    - Noise Gate */
 818         [21] = { 0x00FF, 0x01FF, 0x0000 }, /* R21    - Left ADC volume */
 819         [22] = { 0x00FF, 0x01FF, 0x0000 }, /* R22    - Right ADC volume */
 820         [23] = { 0x0161, 0x0161, 0x0000 }, /* R23    - Additional control(1) */
 821         [24] = { 0x0008, 0x0008, 0x0000 }, /* R24    - Additional control(2) */
 822         [25] = { 0x07FE, 0x07FE, 0x0000 }, /* R25    - Pwr Mgmt (1) */
 823         [26] = { 0x01FB, 0x01FB, 0x0000 }, /* R26    - Pwr Mgmt (2) */
 824         [27] = { 0x0017, 0x0017, 0x0000 }, /* R27    - Additional Control (3) */
 825         [28] = { 0x001C, 0x001C, 0x0000 }, /* R28    - Anti-pop */
 826
 827         [30] = { 0xFFFE, 0xFFFE, 0x0000 }, /* R30    - Clocking 3 */
 828         [31] = { 0x000F, 0x000F, 0x0000 }, /* R31    - Input mixer control (1) */
 829         [32] = { 0x01FF, 0x01FF, 0x0000 }, /* R32    - Left input mixer volume */
 830         [33] = { 0x01FF, 0x01FF, 0x0000 }, /* R33    - Right input mixer volume */
 831         [34] = { 0x003F, 0x003F, 0x0000 }, /* R34    - Input mixer control (2) */
 832         [35] = { 0x003F, 0x003F, 0x0000 }, /* R35    - Input bias control */
 833         [37] = { 0x001F, 0x001F, 0x0000 }, /* R37    - Left input PGA control */
 834         [38] = { 0x001F, 0x001F, 0x0000 }, /* R38    - Right input PGA control */
 835         [40] = { 0x00FF, 0x01FF, 0x0000 }, /* R40    - SPKOUTL volume */
 836         [41] = { 0x00FF, 0x01FF, 0x0000 }, /* R41    - SPKOUTR volume */
 837
 838         [47] = { 0x000F, 0x0000, 0x0000 }, /* R47    - Thermal Shutdown Status */
 839         [48] = { 0x7EC7, 0x7E07, 0xFFFF }, /* R48    - Additional Control (4) */
 840         [49] = { 0x00D3, 0x00D7, 0xFFFF }, /* R49    - Class D Control 1 */
 841         [51] = { 0x0047, 0x0047, 0x0000 }, /* R51    - Class D Control 2 */
 842         [56] = { 0x001E, 0x001E, 0x0000 }, /* R56    - Clocking 4 */
 843         [57] = { 0x02FC, 0x02FC, 0x0000 }, /* R57    - DAC DSP Mixing (1) */
 844         [58] = { 0x00FC, 0x00FC, 0x0000 }, /* R58    - DAC DSP Mixing (2) */
 845         [60] = { 0x00CC, 0x00CC, 0x0000 }, /* R60    - DC Servo 0 */
 846         [61] = { 0x00DD, 0x00DD, 0x0000 }, /* R61    - DC Servo 1 */
 847         [64] = { 0x3F80, 0x3F80, 0x0000 }, /* R64    - DC Servo 4 */
 848         [66] = { 0x0780, 0x0000, 0xFFFF }, /* R66    - DC Servo 6 */
 849         [68] = { 0x0007, 0x0007, 0x0000 }, /* R68    - Analogue PGA Bias */
 850         [69] = { 0x00FF, 0x00FF, 0x0000 }, /* R69    - Analogue HP 0 */
 851         [71] = { 0x01FF, 0x01FF, 0x0000 }, /* R71    - Analogue HP 2 */
 852         [72] = { 0x0001, 0x0001, 0x0000 }, /* R72    - Charge Pump 1 */
 853         [82] = { 0x0001, 0x0001, 0x0000 }, /* R82    - Charge Pump B */
 854         [87] = { 0x00A0, 0x00A0, 0x0000 }, /* R87    - Write Sequencer Control 1 */
 855         [90] = { 0x007F, 0x01FF, 0x0000 }, /* R90    - Write Sequencer Control 2 */
 856         [93] = { 0x03F9, 0x0000, 0x0000 }, /* R93    - Write Sequencer Control 3 */
 857         [94] = { 0x0070, 0x0070, 0x0000 }, /* R94    - Control Interface */
 858         [99] = { 0x000F, 0x000F, 0x0000 }, /* R99    - Mixer Enables */
 859         [100] = { 0x00BF, 0x00BF, 0x0000 }, /* R100   - Headphone Mixer (1) */
 860         [101] = { 0x00BF, 0x00BF, 0x0000 }, /* R101   - Headphone Mixer (2) */
 861         [102] = { 0x01FF, 0x01FF, 0x0000 }, /* R102   - Headphone Mixer (3) */
 862         [103] = { 0x01FF, 0x01FF, 0x0000 }, /* R103   - Headphone Mixer (4) */
 863         [105] = { 0x00BF, 0x00BF, 0x0000 }, /* R105   - Speaker Mixer (1) */
 864         [106] = { 0x00BF, 0x00BF, 0x0000 }, /* R106   - Speaker Mixer (2) */
 865         [107] = { 0x01FF, 0x01FF, 0x0000 }, /* R107   - Speaker Mixer (3) */
 866         [108] = { 0x01FF, 0x01FF, 0x0000 }, /* R108   - Speaker Mixer (4) */
 867         [109] = { 0x00F0, 0x00F0, 0x0000 }, /* R109   - Speaker Mixer (5) */
 868         [110] = { 0x00F7, 0x00F7, 0x0000 }, /* R110   - Beep Generator (1) */
 869         [115] = { 0x001F, 0x001F, 0x0000 }, /* R115   - Oscillator Trim (3) */
 870         [116] = { 0x001F, 0x001F, 0x0000 }, /* R116   - Oscillator Trim (4) */
 871         [119] = { 0x00FF, 0x00FF, 0x0000 }, /* R119   - Oscillator Trim (7) */
 872         [124] = { 0x0079, 0x0079, 0x0000 }, /* R124   - Analogue Clocking1 */
 873         [125] = { 0x00DF, 0x00DF, 0x0000 }, /* R125   - Analogue Clocking2 */
 874         [126] = { 0x000D, 0x000D, 0x0000 }, /* R126   - Analogue Clocking3 */
 875         [127] = { 0x0000, 0xFFFF, 0x0000 }, /* R127   - PLL Software Reset */
 876         [129] = { 0x00B0, 0x00B0, 0x0000 }, /* R129   - PLL2 */
 877         [131] = { 0x0003, 0x0003, 0x0000 }, /* R131   - PLL 4 */
 878         [136] = { 0x005F, 0x005F, 0x0000 }, /* R136   - PLL 9 */
 879         [137] = { 0x00FF, 0x00FF, 0x0000 }, /* R137   - PLL 10 */
 880         [138] = { 0x00FF, 0x00FF, 0x0000 }, /* R138   - PLL 11 */
 881         [139] = { 0x00FF, 0x00FF, 0x0000 }, /* R139   - PLL 12 */
 882         [140] = { 0x005F, 0x005F, 0x0000 }, /* R140   - PLL 13 */
 883         [141] = { 0x00FF, 0x00FF, 0x0000 }, /* R141   - PLL 14 */
 884         [142] = { 0x00FF, 0x00FF, 0x0000 }, /* R142   - PLL 15 */
 885         [143] = { 0x00FF, 0x00FF, 0x0000 }, /* R143   - PLL 16 */
 886         [155] = { 0x0067, 0x0067, 0x0000 }, /* R155   - FLL Control (1) */
 887         [156] = { 0x01FB, 0x01FB, 0x0000 }, /* R156   - FLL Control (2) */
 888         [157] = { 0x0007, 0x0007, 0x0000 }, /* R157   - FLL Control (3) */
 889         [159] = { 0x007F, 0x007F, 0x0000 }, /* R159   - FLL Control (5) */
 890         [160] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R160   - FLL Control (6) */
 891         [161] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R161   - FLL Control (7) */
 892         [162] = { 0x03FF, 0x03FF, 0x0000 }, /* R162   - FLL Control (8) */
 893         [252] = { 0x0005, 0x0005, 0x0000 }, /* R252   - General test 1 */
 894         [256] = { 0x000F, 0x000F, 0x0000 }, /* R256   - DF1 */
 895         [257] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R257   - DF2 */
 896         [258] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R258   - DF3 */
 897         [259] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R259   - DF4 */
 898         [260] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R260   - DF5 */
 899         [261] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R261   - DF6 */
 900         [262] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R262   - DF7 */
 901         [264] = { 0x0003, 0x0003, 0x0000 }, /* R264   - LHPF1 */
 902         [265] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R265   - LHPF2 */
 903         [268] = { 0x0077, 0x0077, 0x0000 }, /* R268   - THREED1 */
 904         [269] = { 0xFFFC, 0xFFFC, 0x0000 }, /* R269   - THREED2 */
 905         [270] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R270   - THREED3 */
 906         [271] = { 0xFFFC, 0xFFFC, 0x0000 }, /* R271   - THREED4 */
 907         [276] = { 0x7FFF, 0x7FFF, 0x0000 }, /* R276   - DRC 1 */
 908         [277] = { 0x1FFF, 0x1FFF, 0x0000 }, /* R277   - DRC 2 */
 909         [278] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R278   - DRC 3 */
 910         [279] = { 0x07FF, 0x07FF, 0x0000 }, /* R279   - DRC 4 */
 911         [280] = { 0x03FF, 0x03FF, 0x0000 }, /* R280   - DRC 5 */
 912         [285] = { 0x0003, 0x0003, 0x0000 }, /* R285   - Tloopback */
 913         [335] = { 0x0007, 0x0007, 0x0000 }, /* R335   - EQ1 */
 914         [336] = { 0xFFFE, 0xFFFE, 0x0000 }, /* R336   - EQ2 */
 915         [337] = { 0xFFC0, 0xFFC0, 0x0000 }, /* R337   - EQ3 */
 916         [338] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R338   - EQ4 */
 917         [339] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R339   - EQ5 */
 918         [340] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R340   - EQ6 */
 919         [341] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R341   - EQ7 */
 920         [342] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R342   - EQ8 */
 921         [343] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R343   - EQ9 */
 922         [344] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R344   - EQ10 */
 923         [345] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R345   - EQ11 */
 924         [346] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R346   - EQ12 */
 925         [347] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R347   - EQ13 */
 926         [348] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R348   - EQ14 */
 927         [349] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R349   - EQ15 */
 928         [350] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R350   - EQ16 */
 929         [351] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R351   - EQ17 */
 930         [352] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R352   - EQ18 */
 931         [353] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R353   - EQ19 */
 932         [354] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R354   - EQ20 */
 933         [355] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R355   - EQ21 */
 934         [356] = { 0xFFFE, 0xFFFE, 0x0000 }, /* R356   - EQ22 */
 935         [357] = { 0xFFC0, 0xFFC0, 0x0000 }, /* R357   - EQ23 */
 936         [358] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R358   - EQ24 */
 937         [359] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R359   - EQ25 */
 938         [360] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R360   - EQ26 */
 939         [361] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R361   - EQ27 */
 940         [362] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R362   - EQ28 */
 941         [363] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R363   - EQ29 */
 942         [364] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R364   - EQ30 */
 943         [365] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R365   - EQ31 */
 944         [366] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R366   - EQ32 */
 945         [367] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R367   - EQ33 */
 946         [368] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R368   - EQ34 */
 947         [369] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R369   - EQ35 */
 948         [370] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R370   - EQ36 */
 949         [371] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R371   - EQ37 */
 950         [372] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R372   - EQ38 */
 951         [373] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R373   - EQ39 */
 952         [374] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R374   - EQ40 */
 953         [375] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R375   - EQ41 */
 954         [513] = { 0x045F, 0x045F, 0x0000 }, /* R513   - GPIO 2 */
 955         [514] = { 0x045F, 0x045F, 0x0000 }, /* R514   - GPIO 3 */
 956         [516] = { 0xE75F, 0xE75F, 0x0000 }, /* R516   - GPIO 5 */
 957         [517] = { 0xE75F, 0xE75F, 0x0000 }, /* R517   - GPIO 6 */
 958         [560] = { 0x0030, 0x0030, 0xFFFF }, /* R560   - Interrupt Status 1 */
 959         [561] = { 0xFFED, 0xFFED, 0xFFFF }, /* R561   - Interrupt Status 2 */
 960         [568] = { 0x0030, 0x0030, 0x0000 }, /* R568   - Interrupt Status 1 Mask */
 961         [569] = { 0xFFED, 0xFFED, 0x0000 }, /* R569   - Interrupt Status 2 Mask */
 962         [576] = { 0x0001, 0x0001, 0x0000 }, /* R576   - Interrupt Control */
 963         [584] = { 0x002D, 0x002D, 0x0000 }, /* R584   - IRQ Debounce */
 964         [586] = { 0xC000, 0xC000, 0x0000 }, /* R586   -  MICINT Source Pol */
 965         [768] = { 0x0001, 0x0001, 0x0000 }, /* R768   - DSP2 Power Management */
 966         [1037] = { 0x0000, 0x003F, 0x0000 }, /* R1037  - DSP2_ExecControl */
 967         [4096] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4096  - Write Sequencer 0 */
 968         [4097] = { 0x00FF, 0x00FF, 0x0000 }, /* R4097  - Write Sequencer 1 */
 969         [4098] = { 0x070F, 0x070F, 0x0000 }, /* R4098  - Write Sequencer 2 */
 970         [4099] = { 0x010F, 0x010F, 0x0000 }, /* R4099  - Write Sequencer 3 */
 971         [4100] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4100  - Write Sequencer 4 */
 972         [4101] = { 0x00FF, 0x00FF, 0x0000 }, /* R4101  - Write Sequencer 5 */
 973         [4102] = { 0x070F, 0x070F, 0x0000 }, /* R4102  - Write Sequencer 6 */
 974         [4103] = { 0x010F, 0x010F, 0x0000 }, /* R4103  - Write Sequencer 7 */
 975         [4104] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4104  - Write Sequencer 8 */
 976         [4105] = { 0x00FF, 0x00FF, 0x0000 }, /* R4105  - Write Sequencer 9 */
 977         [4106] = { 0x070F, 0x070F, 0x0000 }, /* R4106  - Write Sequencer 10 */
 978         [4107] = { 0x010F, 0x010F, 0x0000 }, /* R4107  - Write Sequencer 11 */
 979         [4108] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4108  - Write Sequencer 12 */
 980         [4109] = { 0x00FF, 0x00FF, 0x0000 }, /* R4109  - Write Sequencer 13 */
 981         [4110] = { 0x070F, 0x070F, 0x0000 }, /* R4110  - Write Sequencer 14 */
 982         [4111] = { 0x010F, 0x010F, 0x0000 }, /* R4111  - Write Sequencer 15 */
 983         [4112] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4112  - Write Sequencer 16 */
 984         [4113] = { 0x00FF, 0x00FF, 0x0000 }, /* R4113  - Write Sequencer 17 */
 985         [4114] = { 0x070F, 0x070F, 0x0000 }, /* R4114  - Write Sequencer 18 */
 986         [4115] = { 0x010F, 0x010F, 0x0000 }, /* R4115  - Write Sequencer 19 */
 987         [4116] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4116  - Write Sequencer 20 */
 988         [4117] = { 0x00FF, 0x00FF, 0x0000 }, /* R4117  - Write Sequencer 21 */
 989         [4118] = { 0x070F, 0x070F, 0x0000 }, /* R4118  - Write Sequencer 22 */
 990         [4119] = { 0x010F, 0x010F, 0x0000 }, /* R4119  - Write Sequencer 23 */
 991         [4120] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4120  - Write Sequencer 24 */
 992         [4121] = { 0x00FF, 0x00FF, 0x0000 }, /* R4121  - Write Sequencer 25 */
 993         [4122] = { 0x070F, 0x070F, 0x0000 }, /* R4122  - Write Sequencer 26 */
 994         [4123] = { 0x010F, 0x010F, 0x0000 }, /* R4123  - Write Sequencer 27 */
 995         [4124] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4124  - Write Sequencer 28 */
 996         [4125] = { 0x00FF, 0x00FF, 0x0000 }, /* R4125  - Write Sequencer 29 */
 997         [4126] = { 0x070F, 0x070F, 0x0000 }, /* R4126  - Write Sequencer 30 */
 998         [4127] = { 0x010F, 0x010F, 0x0000 }, /* R4127  - Write Sequencer 31 */
 999         [4128] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4128  - Write Sequencer 32 */
1000         [4129] = { 0x00FF, 0x00FF, 0x0000 }, /* R4129  - Write Sequencer 33 */
1001         [4130] = { 0x070F, 0x070F, 0x0000 }, /* R4130  - Write Sequencer 34 */
1002         [4131] = { 0x010F, 0x010F, 0x0000 }, /* R4131  - Write Sequencer 35 */
1003         [4132] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4132  - Write Sequencer 36 */
1004         [4133] = { 0x00FF, 0x00FF, 0x0000 }, /* R4133  - Write Sequencer 37 */
1005         [4134] = { 0x070F, 0x070F, 0x0000 }, /* R4134  - Write Sequencer 38 */
1006         [4135] = { 0x010F, 0x010F, 0x0000 }, /* R4135  - Write Sequencer 39 */
1007         [4136] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4136  - Write Sequencer 40 */
1008         [4137] = { 0x00FF, 0x00FF, 0x0000 }, /* R4137  - Write Sequencer 41 */
1009         [4138] = { 0x070F, 0x070F, 0x0000 }, /* R4138  - Write Sequencer 42 */
1010         [4139] = { 0x010F, 0x010F, 0x0000 }, /* R4139  - Write Sequencer 43 */
1011         [4140] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4140  - Write Sequencer 44 */
1012         [4141] = { 0x00FF, 0x00FF, 0x0000 }, /* R4141  - Write Sequencer 45 */
1013         [4142] = { 0x070F, 0x070F, 0x0000 }, /* R4142  - Write Sequencer 46 */
1014         [4143] = { 0x010F, 0x010F, 0x0000 }, /* R4143  - Write Sequencer 47 */
1015         [4144] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4144  - Write Sequencer 48 */
1016         [4145] = { 0x00FF, 0x00FF, 0x0000 }, /* R4145  - Write Sequencer 49 */
1017         [4146] = { 0x070F, 0x070F, 0x0000 }, /* R4146  - Write Sequencer 50 */
1018         [4147] = { 0x010F, 0x010F, 0x0000 }, /* R4147  - Write Sequencer 51 */
1019         [4148] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4148  - Write Sequencer 52 */
1020         [4149] = { 0x00FF, 0x00FF, 0x0000 }, /* R4149  - Write Sequencer 53 */
1021         [4150] = { 0x070F, 0x070F, 0x0000 }, /* R4150  - Write Sequencer 54 */
1022         [4151] = { 0x010F, 0x010F, 0x0000 }, /* R4151  - Write Sequencer 55 */
1023         [4152] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4152  - Write Sequencer 56 */
1024         [4153] = { 0x00FF, 0x00FF, 0x0000 }, /* R4153  - Write Sequencer 57 */
1025         [4154] = { 0x070F, 0x070F, 0x0000 }, /* R4154  - Write Sequencer 58 */
1026         [4155] = { 0x010F, 0x010F, 0x0000 }, /* R4155  - Write Sequencer 59 */
1027         [4156] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4156  - Write Sequencer 60 */
1028         [4157] = { 0x00FF, 0x00FF, 0x0000 }, /* R4157  - Write Sequencer 61 */
1029         [4158] = { 0x070F, 0x070F, 0x0000 }, /* R4158  - Write Sequencer 62 */
1030         [4159] = { 0x010F, 0x010F, 0x0000 }, /* R4159  - Write Sequencer 63 */
1031         [4160] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4160  - Write Sequencer 64 */
1032         [4161] = { 0x00FF, 0x00FF, 0x0000 }, /* R4161  - Write Sequencer 65 */
1033         [4162] = { 0x070F, 0x070F, 0x0000 }, /* R4162  - Write Sequencer 66 */
1034         [4163] = { 0x010F, 0x010F, 0x0000 }, /* R4163  - Write Sequencer 67 */
1035         [4164] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4164  - Write Sequencer 68 */
1036         [4165] = { 0x00FF, 0x00FF, 0x0000 }, /* R4165  - Write Sequencer 69 */
1037         [4166] = { 0x070F, 0x070F, 0x0000 }, /* R4166  - Write Sequencer 70 */
1038         [4167] = { 0x010F, 0x010F, 0x0000 }, /* R4167  - Write Sequencer 71 */
1039         [4168] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4168  - Write Sequencer 72 */
1040         [4169] = { 0x00FF, 0x00FF, 0x0000 }, /* R4169  - Write Sequencer 73 */
1041         [4170] = { 0x070F, 0x070F, 0x0000 }, /* R4170  - Write Sequencer 74 */
1042         [4171] = { 0x010F, 0x010F, 0x0000 }, /* R4171  - Write Sequencer 75 */
1043         [4172] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4172  - Write Sequencer 76 */
1044         [4173] = { 0x00FF, 0x00FF, 0x0000 }, /* R4173  - Write Sequencer 77 */
1045         [4174] = { 0x070F, 0x070F, 0x0000 }, /* R4174  - Write Sequencer 78 */
1046         [4175] = { 0x010F, 0x010F, 0x0000 }, /* R4175  - Write Sequencer 79 */
1047         [4176] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4176  - Write Sequencer 80 */
1048         [4177] = { 0x00FF, 0x00FF, 0x0000 }, /* R4177  - Write Sequencer 81 */
1049         [4178] = { 0x070F, 0x070F, 0x0000 }, /* R4178  - Write Sequencer 82 */
1050         [4179] = { 0x010F, 0x010F, 0x0000 }, /* R4179  - Write Sequencer 83 */
1051         [4180] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4180  - Write Sequencer 84 */
1052         [4181] = { 0x00FF, 0x00FF, 0x0000 }, /* R4181  - Write Sequencer 85 */
1053         [4182] = { 0x070F, 0x070F, 0x0000 }, /* R4182  - Write Sequencer 86 */
1054         [4183] = { 0x010F, 0x010F, 0x0000 }, /* R4183  - Write Sequencer 87 */
1055         [4184] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4184  - Write Sequencer 88 */
1056         [4185] = { 0x00FF, 0x00FF, 0x0000 }, /* R4185  - Write Sequencer 89 */
1057         [4186] = { 0x070F, 0x070F, 0x0000 }, /* R4186  - Write Sequencer 90 */
1058         [4187] = { 0x010F, 0x010F, 0x0000 }, /* R4187  - Write Sequencer 91 */
1059         [4188] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4188  - Write Sequencer 92 */
1060         [4189] = { 0x00FF, 0x00FF, 0x0000 }, /* R4189  - Write Sequencer 93 */
1061         [4190] = { 0x070F, 0x070F, 0x0000 }, /* R4190  - Write Sequencer 94 */
1062         [4191] = { 0x010F, 0x010F, 0x0000 }, /* R4191  - Write Sequencer 95 */
1063         [4192] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4192  - Write Sequencer 96 */
1064         [4193] = { 0x00FF, 0x00FF, 0x0000 }, /* R4193  - Write Sequencer 97 */
1065         [4194] = { 0x070F, 0x070F, 0x0000 }, /* R4194  - Write Sequencer 98 */
1066         [4195] = { 0x010F, 0x010F, 0x0000 }, /* R4195  - Write Sequencer 99 */
1067         [4196] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4196  - Write Sequencer 100 */
1068         [4197] = { 0x00FF, 0x00FF, 0x0000 }, /* R4197  - Write Sequencer 101 */
1069         [4198] = { 0x070F, 0x070F, 0x0000 }, /* R4198  - Write Sequencer 102 */
1070         [4199] = { 0x010F, 0x010F, 0x0000 }, /* R4199  - Write Sequencer 103 */
1071         [4200] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4200  - Write Sequencer 104 */
1072         [4201] = { 0x00FF, 0x00FF, 0x0000 }, /* R4201  - Write Sequencer 105 */
1073         [4202] = { 0x070F, 0x070F, 0x0000 }, /* R4202  - Write Sequencer 106 */
1074         [4203] = { 0x010F, 0x010F, 0x0000 }, /* R4203  - Write Sequencer 107 */
1075         [4204] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4204  - Write Sequencer 108 */
1076         [4205] = { 0x00FF, 0x00FF, 0x0000 }, /* R4205  - Write Sequencer 109 */
1077         [4206] = { 0x070F, 0x070F, 0x0000 }, /* R4206  - Write Sequencer 110 */
1078         [4207] = { 0x010F, 0x010F, 0x0000 }, /* R4207  - Write Sequencer 111 */
1079         [4208] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4208  - Write Sequencer 112 */
1080         [4209] = { 0x00FF, 0x00FF, 0x0000 }, /* R4209  - Write Sequencer 113 */
1081         [4210] = { 0x070F, 0x070F, 0x0000 }, /* R4210  - Write Sequencer 114 */
1082         [4211] = { 0x010F, 0x010F, 0x0000 }, /* R4211  - Write Sequencer 115 */
1083         [4212] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4212  - Write Sequencer 116 */
1084         [4213] = { 0x00FF, 0x00FF, 0x0000 }, /* R4213  - Write Sequencer 117 */
1085         [4214] = { 0x070F, 0x070F, 0x0000 }, /* R4214  - Write Sequencer 118 */
1086         [4215] = { 0x010F, 0x010F, 0x0000 }, /* R4215  - Write Sequencer 119 */
1087         [4216] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4216  - Write Sequencer 120 */
1088         [4217] = { 0x00FF, 0x00FF, 0x0000 }, /* R4217  - Write Sequencer 121 */
1089         [4218] = { 0x070F, 0x070F, 0x0000 }, /* R4218  - Write Sequencer 122 */
1090         [4219] = { 0x010F, 0x010F, 0x0000 }, /* R4219  - Write Sequencer 123 */
1091         [4220] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4220  - Write Sequencer 124 */
1092         [4221] = { 0x00FF, 0x00FF, 0x0000 }, /* R4221  - Write Sequencer 125 */
1093         [4222] = { 0x070F, 0x070F, 0x0000 }, /* R4222  - Write Sequencer 126 */
1094         [4223] = { 0x010F, 0x010F, 0x0000 }, /* R4223  - Write Sequencer 127 */
1095         [4224] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4224  - Write Sequencer 128 */
1096         [4225] = { 0x00FF, 0x00FF, 0x0000 }, /* R4225  - Write Sequencer 129 */
1097         [4226] = { 0x070F, 0x070F, 0x0000 }, /* R4226  - Write Sequencer 130 */
1098         [4227] = { 0x010F, 0x010F, 0x0000 }, /* R4227  - Write Sequencer 131 */
1099         [4228] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4228  - Write Sequencer 132 */
1100         [4229] = { 0x00FF, 0x00FF, 0x0000 }, /* R4229  - Write Sequencer 133 */
1101         [4230] = { 0x070F, 0x070F, 0x0000 }, /* R4230  - Write Sequencer 134 */
1102         [4231] = { 0x010F, 0x010F, 0x0000 }, /* R4231  - Write Sequencer 135 */
1103         [4232] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4232  - Write Sequencer 136 */
1104         [4233] = { 0x00FF, 0x00FF, 0x0000 }, /* R4233  - Write Sequencer 137 */
1105         [4234] = { 0x070F, 0x070F, 0x0000 }, /* R4234  - Write Sequencer 138 */
1106         [4235] = { 0x010F, 0x010F, 0x0000 }, /* R4235  - Write Sequencer 139 */
1107         [4236] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4236  - Write Sequencer 140 */
1108         [4237] = { 0x00FF, 0x00FF, 0x0000 }, /* R4237  - Write Sequencer 141 */
1109         [4238] = { 0x070F, 0x070F, 0x0000 }, /* R4238  - Write Sequencer 142 */
1110         [4239] = { 0x010F, 0x010F, 0x0000 }, /* R4239  - Write Sequencer 143 */
1111         [4240] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4240  - Write Sequencer 144 */
1112         [4241] = { 0x00FF, 0x00FF, 0x0000 }, /* R4241  - Write Sequencer 145 */
1113         [4242] = { 0x070F, 0x070F, 0x0000 }, /* R4242  - Write Sequencer 146 */
1114         [4243] = { 0x010F, 0x010F, 0x0000 }, /* R4243  - Write Sequencer 147 */
1115         [4244] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4244  - Write Sequencer 148 */
1116         [4245] = { 0x00FF, 0x00FF, 0x0000 }, /* R4245  - Write Sequencer 149 */
1117         [4246] = { 0x070F, 0x070F, 0x0000 }, /* R4246  - Write Sequencer 150 */
1118         [4247] = { 0x010F, 0x010F, 0x0000 }, /* R4247  - Write Sequencer 151 */
1119         [4248] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4248  - Write Sequencer 152 */
1120         [4249] = { 0x00FF, 0x00FF, 0x0000 }, /* R4249  - Write Sequencer 153 */
1121         [4250] = { 0x070F, 0x070F, 0x0000 }, /* R4250  - Write Sequencer 154 */
1122         [4251] = { 0x010F, 0x010F, 0x0000 }, /* R4251  - Write Sequencer 155 */
1123         [4252] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4252  - Write Sequencer 156 */
1124         [4253] = { 0x00FF, 0x00FF, 0x0000 }, /* R4253  - Write Sequencer 157 */
1125         [4254] = { 0x070F, 0x070F, 0x0000 }, /* R4254  - Write Sequencer 158 */
1126         [4255] = { 0x010F, 0x010F, 0x0000 }, /* R4255  - Write Sequencer 159 */
1127         [4256] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4256  - Write Sequencer 160 */
1128         [4257] = { 0x00FF, 0x00FF, 0x0000 }, /* R4257  - Write Sequencer 161 */
1129         [4258] = { 0x070F, 0x070F, 0x0000 }, /* R4258  - Write Sequencer 162 */
1130         [4259] = { 0x010F, 0x010F, 0x0000 }, /* R4259  - Write Sequencer 163 */
1131         [4260] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4260  - Write Sequencer 164 */
1132         [4261] = { 0x00FF, 0x00FF, 0x0000 }, /* R4261  - Write Sequencer 165 */
1133         [4262] = { 0x070F, 0x070F, 0x0000 }, /* R4262  - Write Sequencer 166 */
1134         [4263] = { 0x010F, 0x010F, 0x0000 }, /* R4263  - Write Sequencer 167 */
1135         [4264] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4264  - Write Sequencer 168 */
1136         [4265] = { 0x00FF, 0x00FF, 0x0000 }, /* R4265  - Write Sequencer 169 */
1137         [4266] = { 0x070F, 0x070F, 0x0000 }, /* R4266  - Write Sequencer 170 */
1138         [4267] = { 0x010F, 0x010F, 0x0000 }, /* R4267  - Write Sequencer 171 */
1139         [4268] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4268  - Write Sequencer 172 */
1140         [4269] = { 0x00FF, 0x00FF, 0x0000 }, /* R4269  - Write Sequencer 173 */
1141         [4270] = { 0x070F, 0x070F, 0x0000 }, /* R4270  - Write Sequencer 174 */
1142         [4271] = { 0x010F, 0x010F, 0x0000 }, /* R4271  - Write Sequencer 175 */
1143         [4272] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4272  - Write Sequencer 176 */
1144         [4273] = { 0x00FF, 0x00FF, 0x0000 }, /* R4273  - Write Sequencer 177 */
1145         [4274] = { 0x070F, 0x070F, 0x0000 }, /* R4274  - Write Sequencer 178 */
1146         [4275] = { 0x010F, 0x010F, 0x0000 }, /* R4275  - Write Sequencer 179 */
1147         [4276] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4276  - Write Sequencer 180 */
1148         [4277] = { 0x00FF, 0x00FF, 0x0000 }, /* R4277  - Write Sequencer 181 */
1149         [4278] = { 0x070F, 0x070F, 0x0000 }, /* R4278  - Write Sequencer 182 */
1150         [4279] = { 0x010F, 0x010F, 0x0000 }, /* R4279  - Write Sequencer 183 */
1151         [4280] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4280  - Write Sequencer 184 */
1152         [4281] = { 0x00FF, 0x00FF, 0x0000 }, /* R4281  - Write Sequencer 185 */
1153         [4282] = { 0x070F, 0x070F, 0x0000 }, /* R4282  - Write Sequencer 186 */
1154         [4283] = { 0x010F, 0x010F, 0x0000 }, /* R4283  - Write Sequencer 187 */
1155         [4284] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4284  - Write Sequencer 188 */
1156         [4285] = { 0x00FF, 0x00FF, 0x0000 }, /* R4285  - Write Sequencer 189 */
1157         [4286] = { 0x070F, 0x070F, 0x0000 }, /* R4286  - Write Sequencer 190 */
1158         [4287] = { 0x010F, 0x010F, 0x0000 }, /* R4287  - Write Sequencer 191 */
1159         [4288] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4288  - Write Sequencer 192 */
1160         [4289] = { 0x00FF, 0x00FF, 0x0000 }, /* R4289  - Write Sequencer 193 */
1161         [4290] = { 0x070F, 0x070F, 0x0000 }, /* R4290  - Write Sequencer 194 */
1162         [4291] = { 0x010F, 0x010F, 0x0000 }, /* R4291  - Write Sequencer 195 */
1163         [4292] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4292  - Write Sequencer 196 */
1164         [4293] = { 0x00FF, 0x00FF, 0x0000 }, /* R4293  - Write Sequencer 197 */
1165         [4294] = { 0x070F, 0x070F, 0x0000 }, /* R4294  - Write Sequencer 198 */
1166         [4295] = { 0x010F, 0x010F, 0x0000 }, /* R4295  - Write Sequencer 199 */
1167         [4296] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4296  - Write Sequencer 200 */
1168         [4297] = { 0x00FF, 0x00FF, 0x0000 }, /* R4297  - Write Sequencer 201 */
1169         [4298] = { 0x070F, 0x070F, 0x0000 }, /* R4298  - Write Sequencer 202 */
1170         [4299] = { 0x010F, 0x010F, 0x0000 }, /* R4299  - Write Sequencer 203 */
1171         [4300] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4300  - Write Sequencer 204 */
1172         [4301] = { 0x00FF, 0x00FF, 0x0000 }, /* R4301  - Write Sequencer 205 */
1173         [4302] = { 0x070F, 0x070F, 0x0000 }, /* R4302  - Write Sequencer 206 */
1174         [4303] = { 0x010F, 0x010F, 0x0000 }, /* R4303  - Write Sequencer 207 */
1175         [4304] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4304  - Write Sequencer 208 */
1176         [4305] = { 0x00FF, 0x00FF, 0x0000 }, /* R4305  - Write Sequencer 209 */
1177         [4306] = { 0x070F, 0x070F, 0x0000 }, /* R4306  - Write Sequencer 210 */
1178         [4307] = { 0x010F, 0x010F, 0x0000 }, /* R4307  - Write Sequencer 211 */
1179         [4308] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4308  - Write Sequencer 212 */
1180         [4309] = { 0x00FF, 0x00FF, 0x0000 }, /* R4309  - Write Sequencer 213 */
1181         [4310] = { 0x070F, 0x070F, 0x0000 }, /* R4310  - Write Sequencer 214 */
1182         [4311] = { 0x010F, 0x010F, 0x0000 }, /* R4311  - Write Sequencer 215 */
1183         [4312] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4312  - Write Sequencer 216 */
1184         [4313] = { 0x00FF, 0x00FF, 0x0000 }, /* R4313  - Write Sequencer 217 */
1185         [4314] = { 0x070F, 0x070F, 0x0000 }, /* R4314  - Write Sequencer 218 */
1186         [4315] = { 0x010F, 0x010F, 0x0000 }, /* R4315  - Write Sequencer 219 */
1187         [4316] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4316  - Write Sequencer 220 */
1188         [4317] = { 0x00FF, 0x00FF, 0x0000 }, /* R4317  - Write Sequencer 221 */
1189         [4318] = { 0x070F, 0x070F, 0x0000 }, /* R4318  - Write Sequencer 222 */
1190         [4319] = { 0x010F, 0x010F, 0x0000 }, /* R4319  - Write Sequencer 223 */
1191         [4320] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4320  - Write Sequencer 224 */
1192         [4321] = { 0x00FF, 0x00FF, 0x0000 }, /* R4321  - Write Sequencer 225 */
1193         [4322] = { 0x070F, 0x070F, 0x0000 }, /* R4322  - Write Sequencer 226 */
1194         [4323] = { 0x010F, 0x010F, 0x0000 }, /* R4323  - Write Sequencer 227 */
1195         [4324] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4324  - Write Sequencer 228 */
1196         [4325] = { 0x00FF, 0x00FF, 0x0000 }, /* R4325  - Write Sequencer 229 */
1197         [4326] = { 0x070F, 0x070F, 0x0000 }, /* R4326  - Write Sequencer 230 */
1198         [4327] = { 0x010F, 0x010F, 0x0000 }, /* R4327  - Write Sequencer 231 */
1199         [4328] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4328  - Write Sequencer 232 */
1200         [4329] = { 0x00FF, 0x00FF, 0x0000 }, /* R4329  - Write Sequencer 233 */
1201         [4330] = { 0x070F, 0x070F, 0x0000 }, /* R4330  - Write Sequencer 234 */
1202         [4331] = { 0x010F, 0x010F, 0x0000 }, /* R4331  - Write Sequencer 235 */
1203         [4332] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4332  - Write Sequencer 236 */
1204         [4333] = { 0x00FF, 0x00FF, 0x0000 }, /* R4333  - Write Sequencer 237 */
1205         [4334] = { 0x070F, 0x070F, 0x0000 }, /* R4334  - Write Sequencer 238 */
1206         [4335] = { 0x010F, 0x010F, 0x0000 }, /* R4335  - Write Sequencer 239 */
1207         [4336] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4336  - Write Sequencer 240 */
1208         [4337] = { 0x00FF, 0x00FF, 0x0000 }, /* R4337  - Write Sequencer 241 */
1209         [4338] = { 0x070F, 0x070F, 0x0000 }, /* R4338  - Write Sequencer 242 */
1210         [4339] = { 0x010F, 0x010F, 0x0000 }, /* R4339  - Write Sequencer 243 */
1211         [4340] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4340  - Write Sequencer 244 */
1212         [4341] = { 0x00FF, 0x00FF, 0x0000 }, /* R4341  - Write Sequencer 245 */
1213         [4342] = { 0x070F, 0x070F, 0x0000 }, /* R4342  - Write Sequencer 246 */
1214         [4343] = { 0x010F, 0x010F, 0x0000 }, /* R4343  - Write Sequencer 247 */
1215         [4344] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4344  - Write Sequencer 248 */
1216         [4345] = { 0x00FF, 0x00FF, 0x0000 }, /* R4345  - Write Sequencer 249 */
1217         [4346] = { 0x070F, 0x070F, 0x0000 }, /* R4346  - Write Sequencer 250 */
1218         [4347] = { 0x010F, 0x010F, 0x0000 }, /* R4347  - Write Sequencer 251 */
1219         [4348] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4348  - Write Sequencer 252 */
1220         [4349] = { 0x00FF, 0x00FF, 0x0000 }, /* R4349  - Write Sequencer 253 */
1221         [4350] = { 0x070F, 0x070F, 0x0000 }, /* R4350  - Write Sequencer 254 */
1222         [4351] = { 0x010F, 0x010F, 0x0000 }, /* R4351  - Write Sequencer 255 */
1223         [4352] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4352  - Write Sequencer 256 */
1224         [4353] = { 0x00FF, 0x00FF, 0x0000 }, /* R4353  - Write Sequencer 257 */
1225         [4354] = { 0x070F, 0x070F, 0x0000 }, /* R4354  - Write Sequencer 258 */
1226         [4355] = { 0x010F, 0x010F, 0x0000 }, /* R4355  - Write Sequencer 259 */
1227         [4356] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4356  - Write Sequencer 260 */
1228         [4357] = { 0x00FF, 0x00FF, 0x0000 }, /* R4357  - Write Sequencer 261 */
1229         [4358] = { 0x070F, 0x070F, 0x0000 }, /* R4358  - Write Sequencer 262 */
1230         [4359] = { 0x010F, 0x010F, 0x0000 }, /* R4359  - Write Sequencer 263 */
1231         [4360] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4360  - Write Sequencer 264 */
1232         [4361] = { 0x00FF, 0x00FF, 0x0000 }, /* R4361  - Write Sequencer 265 */
1233         [4362] = { 0x070F, 0x070F, 0x0000 }, /* R4362  - Write Sequencer 266 */
1234         [4363] = { 0x010F, 0x010F, 0x0000 }, /* R4363  - Write Sequencer 267 */
1235         [4364] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4364  - Write Sequencer 268 */
1236         [4365] = { 0x00FF, 0x00FF, 0x0000 }, /* R4365  - Write Sequencer 269 */
1237         [4366] = { 0x070F, 0x070F, 0x0000 }, /* R4366  - Write Sequencer 270 */
1238         [4367] = { 0x010F, 0x010F, 0x0000 }, /* R4367  - Write Sequencer 271 */
1239         [4368] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4368  - Write Sequencer 272 */
1240         [4369] = { 0x00FF, 0x00FF, 0x0000 }, /* R4369  - Write Sequencer 273 */
1241         [4370] = { 0x070F, 0x070F, 0x0000 }, /* R4370  - Write Sequencer 274 */
1242         [4371] = { 0x010F, 0x010F, 0x0000 }, /* R4371  - Write Sequencer 275 */
1243         [4372] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4372  - Write Sequencer 276 */
1244         [4373] = { 0x00FF, 0x00FF, 0x0000 }, /* R4373  - Write Sequencer 277 */
1245         [4374] = { 0x070F, 0x070F, 0x0000 }, /* R4374  - Write Sequencer 278 */
1246         [4375] = { 0x010F, 0x010F, 0x0000 }, /* R4375  - Write Sequencer 279 */
1247         [4376] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4376  - Write Sequencer 280 */
1248         [4377] = { 0x00FF, 0x00FF, 0x0000 }, /* R4377  - Write Sequencer 281 */
1249         [4378] = { 0x070F, 0x070F, 0x0000 }, /* R4378  - Write Sequencer 282 */
1250         [4379] = { 0x010F, 0x010F, 0x0000 }, /* R4379  - Write Sequencer 283 */
1251         [4380] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4380  - Write Sequencer 284 */
1252         [4381] = { 0x00FF, 0x00FF, 0x0000 }, /* R4381  - Write Sequencer 285 */
1253         [4382] = { 0x070F, 0x070F, 0x0000 }, /* R4382  - Write Sequencer 286 */
1254         [4383] = { 0x010F, 0x010F, 0x0000 }, /* R4383  - Write Sequencer 287 */
1255         [4384] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4384  - Write Sequencer 288 */
1256         [4385] = { 0x00FF, 0x00FF, 0x0000 }, /* R4385  - Write Sequencer 289 */
1257         [4386] = { 0x070F, 0x070F, 0x0000 }, /* R4386  - Write Sequencer 290 */
1258         [4387] = { 0x010F, 0x010F, 0x0000 }, /* R4387  - Write Sequencer 291 */
1259         [4388] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4388  - Write Sequencer 292 */
1260         [4389] = { 0x00FF, 0x00FF, 0x0000 }, /* R4389  - Write Sequencer 293 */
1261         [4390] = { 0x070F, 0x070F, 0x0000 }, /* R4390  - Write Sequencer 294 */
1262         [4391] = { 0x010F, 0x010F, 0x0000 }, /* R4391  - Write Sequencer 295 */
1263         [4392] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4392  - Write Sequencer 296 */
1264         [4393] = { 0x00FF, 0x00FF, 0x0000 }, /* R4393  - Write Sequencer 297 */
1265         [4394] = { 0x070F, 0x070F, 0x0000 }, /* R4394  - Write Sequencer 298 */
1266         [4395] = { 0x010F, 0x010F, 0x0000 }, /* R4395  - Write Sequencer 299 */
1267         [4396] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4396  - Write Sequencer 300 */
1268         [4397] = { 0x00FF, 0x00FF, 0x0000 }, /* R4397  - Write Sequencer 301 */
1269         [4398] = { 0x070F, 0x070F, 0x0000 }, /* R4398  - Write Sequencer 302 */
1270         [4399] = { 0x010F, 0x010F, 0x0000 }, /* R4399  - Write Sequencer 303 */
1271         [4400] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4400  - Write Sequencer 304 */
1272         [4401] = { 0x00FF, 0x00FF, 0x0000 }, /* R4401  - Write Sequencer 305 */
1273         [4402] = { 0x070F, 0x070F, 0x0000 }, /* R4402  - Write Sequencer 306 */
1274         [4403] = { 0x010F, 0x010F, 0x0000 }, /* R4403  - Write Sequencer 307 */
1275         [4404] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4404  - Write Sequencer 308 */
1276         [4405] = { 0x00FF, 0x00FF, 0x0000 }, /* R4405  - Write Sequencer 309 */
1277         [4406] = { 0x070F, 0x070F, 0x0000 }, /* R4406  - Write Sequencer 310 */
1278         [4407] = { 0x010F, 0x010F, 0x0000 }, /* R4407  - Write Sequencer 311 */
1279         [4408] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4408  - Write Sequencer 312 */
1280         [4409] = { 0x00FF, 0x00FF, 0x0000 }, /* R4409  - Write Sequencer 313 */
1281         [4410] = { 0x070F, 0x070F, 0x0000 }, /* R4410  - Write Sequencer 314 */
1282         [4411] = { 0x010F, 0x010F, 0x0000 }, /* R4411  - Write Sequencer 315 */
1283         [4412] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4412  - Write Sequencer 316 */
1284         [4413] = { 0x00FF, 0x00FF, 0x0000 }, /* R4413  - Write Sequencer 317 */
1285         [4414] = { 0x070F, 0x070F, 0x0000 }, /* R4414  - Write Sequencer 318 */
1286         [4415] = { 0x010F, 0x010F, 0x0000 }, /* R4415  - Write Sequencer 319 */
1287         [4416] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4416  - Write Sequencer 320 */
1288         [4417] = { 0x00FF, 0x00FF, 0x0000 }, /* R4417  - Write Sequencer 321 */
1289         [4418] = { 0x070F, 0x070F, 0x0000 }, /* R4418  - Write Sequencer 322 */
1290         [4419] = { 0x010F, 0x010F, 0x0000 }, /* R4419  - Write Sequencer 323 */
1291         [4420] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4420  - Write Sequencer 324 */
1292         [4421] = { 0x00FF, 0x00FF, 0x0000 }, /* R4421  - Write Sequencer 325 */
1293         [4422] = { 0x070F, 0x070F, 0x0000 }, /* R4422  - Write Sequencer 326 */
1294         [4423] = { 0x010F, 0x010F, 0x0000 }, /* R4423  - Write Sequencer 327 */
1295         [4424] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4424  - Write Sequencer 328 */
1296         [4425] = { 0x00FF, 0x00FF, 0x0000 }, /* R4425  - Write Sequencer 329 */
1297         [4426] = { 0x070F, 0x070F, 0x0000 }, /* R4426  - Write Sequencer 330 */
1298         [4427] = { 0x010F, 0x010F, 0x0000 }, /* R4427  - Write Sequencer 331 */
1299         [4428] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4428  - Write Sequencer 332 */
1300         [4429] = { 0x00FF, 0x00FF, 0x0000 }, /* R4429  - Write Sequencer 333 */
1301         [4430] = { 0x070F, 0x070F, 0x0000 }, /* R4430  - Write Sequencer 334 */
1302         [4431] = { 0x010F, 0x010F, 0x0000 }, /* R4431  - Write Sequencer 335 */
1303         [4432] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4432  - Write Sequencer 336 */
1304         [4433] = { 0x00FF, 0x00FF, 0x0000 }, /* R4433  - Write Sequencer 337 */
1305         [4434] = { 0x070F, 0x070F, 0x0000 }, /* R4434  - Write Sequencer 338 */
1306         [4435] = { 0x010F, 0x010F, 0x0000 }, /* R4435  - Write Sequencer 339 */
1307         [4436] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4436  - Write Sequencer 340 */
1308         [4437] = { 0x00FF, 0x00FF, 0x0000 }, /* R4437  - Write Sequencer 341 */
1309         [4438] = { 0x070F, 0x070F, 0x0000 }, /* R4438  - Write Sequencer 342 */
1310         [4439] = { 0x010F, 0x010F, 0x0000 }, /* R4439  - Write Sequencer 343 */
1311         [4440] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4440  - Write Sequencer 344 */
1312         [4441] = { 0x00FF, 0x00FF, 0x0000 }, /* R4441  - Write Sequencer 345 */
1313         [4442] = { 0x070F, 0x070F, 0x0000 }, /* R4442  - Write Sequencer 346 */
1314         [4443] = { 0x010F, 0x010F, 0x0000 }, /* R4443  - Write Sequencer 347 */
1315         [4444] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4444  - Write Sequencer 348 */
1316         [4445] = { 0x00FF, 0x00FF, 0x0000 }, /* R4445  - Write Sequencer 349 */
1317         [4446] = { 0x070F, 0x070F, 0x0000 }, /* R4446  - Write Sequencer 350 */
1318         [4447] = { 0x010F, 0x010F, 0x0000 }, /* R4447  - Write Sequencer 351 */
1319         [4448] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4448  - Write Sequencer 352 */
1320         [4449] = { 0x00FF, 0x00FF, 0x0000 }, /* R4449  - Write Sequencer 353 */
1321         [4450] = { 0x070F, 0x070F, 0x0000 }, /* R4450  - Write Sequencer 354 */
1322         [4451] = { 0x010F, 0x010F, 0x0000 }, /* R4451  - Write Sequencer 355 */
1323         [4452] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4452  - Write Sequencer 356 */
1324         [4453] = { 0x00FF, 0x00FF, 0x0000 }, /* R4453  - Write Sequencer 357 */
1325         [4454] = { 0x070F, 0x070F, 0x0000 }, /* R4454  - Write Sequencer 358 */
1326         [4455] = { 0x010F, 0x010F, 0x0000 }, /* R4455  - Write Sequencer 359 */
1327         [4456] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4456  - Write Sequencer 360 */
1328         [4457] = { 0x00FF, 0x00FF, 0x0000 }, /* R4457  - Write Sequencer 361 */
1329         [4458] = { 0x070F, 0x070F, 0x0000 }, /* R4458  - Write Sequencer 362 */
1330         [4459] = { 0x010F, 0x010F, 0x0000 }, /* R4459  - Write Sequencer 363 */
1331         [4460] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4460  - Write Sequencer 364 */
1332         [4461] = { 0x00FF, 0x00FF, 0x0000 }, /* R4461  - Write Sequencer 365 */
1333         [4462] = { 0x070F, 0x070F, 0x0000 }, /* R4462  - Write Sequencer 366 */
1334         [4463] = { 0x010F, 0x010F, 0x0000 }, /* R4463  - Write Sequencer 367 */
1335         [4464] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4464  - Write Sequencer 368 */
1336         [4465] = { 0x00FF, 0x00FF, 0x0000 }, /* R4465  - Write Sequencer 369 */
1337         [4466] = { 0x070F, 0x070F, 0x0000 }, /* R4466  - Write Sequencer 370 */
1338         [4467] = { 0x010F, 0x010F, 0x0000 }, /* R4467  - Write Sequencer 371 */
1339         [4468] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4468  - Write Sequencer 372 */
1340         [4469] = { 0x00FF, 0x00FF, 0x0000 }, /* R4469  - Write Sequencer 373 */
1341         [4470] = { 0x070F, 0x070F, 0x0000 }, /* R4470  - Write Sequencer 374 */
1342         [4471] = { 0x010F, 0x010F, 0x0000 }, /* R4471  - Write Sequencer 375 */
1343         [4472] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4472  - Write Sequencer 376 */
1344         [4473] = { 0x00FF, 0x00FF, 0x0000 }, /* R4473  - Write Sequencer 377 */
1345         [4474] = { 0x070F, 0x070F, 0x0000 }, /* R4474  - Write Sequencer 378 */
1346         [4475] = { 0x010F, 0x010F, 0x0000 }, /* R4475  - Write Sequencer 379 */
1347         [4476] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4476  - Write Sequencer 380 */
1348         [4477] = { 0x00FF, 0x00FF, 0x0000 }, /* R4477  - Write Sequencer 381 */
1349         [4478] = { 0x070F, 0x070F, 0x0000 }, /* R4478  - Write Sequencer 382 */
1350         [4479] = { 0x010F, 0x010F, 0x0000 }, /* R4479  - Write Sequencer 383 */
1351         [4480] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4480  - Write Sequencer 384 */
1352         [4481] = { 0x00FF, 0x00FF, 0x0000 }, /* R4481  - Write Sequencer 385 */
1353         [4482] = { 0x070F, 0x070F, 0x0000 }, /* R4482  - Write Sequencer 386 */
1354         [4483] = { 0x010F, 0x010F, 0x0000 }, /* R4483  - Write Sequencer 387 */
1355         [4484] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4484  - Write Sequencer 388 */
1356         [4485] = { 0x00FF, 0x00FF, 0x0000 }, /* R4485  - Write Sequencer 389 */
1357         [4486] = { 0x070F, 0x070F, 0x0000 }, /* R4486  - Write Sequencer 390 */
1358         [4487] = { 0x010F, 0x010F, 0x0000 }, /* R4487  - Write Sequencer 391 */
1359         [4488] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4488  - Write Sequencer 392 */
1360         [4489] = { 0x00FF, 0x00FF, 0x0000 }, /* R4489  - Write Sequencer 393 */
1361         [4490] = { 0x070F, 0x070F, 0x0000 }, /* R4490  - Write Sequencer 394 */
1362         [4491] = { 0x010F, 0x010F, 0x0000 }, /* R4491  - Write Sequencer 395 */
1363         [4492] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4492  - Write Sequencer 396 */
1364         [4493] = { 0x00FF, 0x00FF, 0x0000 }, /* R4493  - Write Sequencer 397 */
1365         [4494] = { 0x070F, 0x070F, 0x0000 }, /* R4494  - Write Sequencer 398 */
1366         [4495] = { 0x010F, 0x010F, 0x0000 }, /* R4495  - Write Sequencer 399 */
1367         [4496] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4496  - Write Sequencer 400 */
1368         [4497] = { 0x00FF, 0x00FF, 0x0000 }, /* R4497  - Write Sequencer 401 */
1369         [4498] = { 0x070F, 0x070F, 0x0000 }, /* R4498  - Write Sequencer 402 */
1370         [4499] = { 0x010F, 0x010F, 0x0000 }, /* R4499  - Write Sequencer 403 */
1371         [4500] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4500  - Write Sequencer 404 */
1372         [4501] = { 0x00FF, 0x00FF, 0x0000 }, /* R4501  - Write Sequencer 405 */
1373         [4502] = { 0x070F, 0x070F, 0x0000 }, /* R4502  - Write Sequencer 406 */
1374         [4503] = { 0x010F, 0x010F, 0x0000 }, /* R4503  - Write Sequencer 407 */
1375         [4504] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4504  - Write Sequencer 408 */
1376         [4505] = { 0x00FF, 0x00FF, 0x0000 }, /* R4505  - Write Sequencer 409 */
1377         [4506] = { 0x070F, 0x070F, 0x0000 }, /* R4506  - Write Sequencer 410 */
1378         [4507] = { 0x010F, 0x010F, 0x0000 }, /* R4507  - Write Sequencer 411 */
1379         [4508] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4508  - Write Sequencer 412 */
1380         [4509] = { 0x00FF, 0x00FF, 0x0000 }, /* R4509  - Write Sequencer 413 */
1381         [4510] = { 0x070F, 0x070F, 0x0000 }, /* R4510  - Write Sequencer 414 */
1382         [4511] = { 0x010F, 0x010F, 0x0000 }, /* R4511  - Write Sequencer 415 */
1383         [4512] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4512  - Write Sequencer 416 */
1384         [4513] = { 0x00FF, 0x00FF, 0x0000 }, /* R4513  - Write Sequencer 417 */
1385         [4514] = { 0x070F, 0x070F, 0x0000 }, /* R4514  - Write Sequencer 418 */
1386         [4515] = { 0x010F, 0x010F, 0x0000 }, /* R4515  - Write Sequencer 419 */
1387         [4516] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4516  - Write Sequencer 420 */
1388         [4517] = { 0x00FF, 0x00FF, 0x0000 }, /* R4517  - Write Sequencer 421 */
1389         [4518] = { 0x070F, 0x070F, 0x0000 }, /* R4518  - Write Sequencer 422 */
1390         [4519] = { 0x010F, 0x010F, 0x0000 }, /* R4519  - Write Sequencer 423 */
1391         [4520] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4520  - Write Sequencer 424 */
1392         [4521] = { 0x00FF, 0x00FF, 0x0000 }, /* R4521  - Write Sequencer 425 */
1393         [4522] = { 0x070F, 0x070F, 0x0000 }, /* R4522  - Write Sequencer 426 */
1394         [4523] = { 0x010F, 0x010F, 0x0000 }, /* R4523  - Write Sequencer 427 */
1395         [4524] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4524  - Write Sequencer 428 */
1396         [4525] = { 0x00FF, 0x00FF, 0x0000 }, /* R4525  - Write Sequencer 429 */
1397         [4526] = { 0x070F, 0x070F, 0x0000 }, /* R4526  - Write Sequencer 430 */
1398         [4527] = { 0x010F, 0x010F, 0x0000 }, /* R4527  - Write Sequencer 431 */
1399         [4528] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4528  - Write Sequencer 432 */
1400         [4529] = { 0x00FF, 0x00FF, 0x0000 }, /* R4529  - Write Sequencer 433 */
1401         [4530] = { 0x070F, 0x070F, 0x0000 }, /* R4530  - Write Sequencer 434 */
1402         [4531] = { 0x010F, 0x010F, 0x0000 }, /* R4531  - Write Sequencer 435 */
1403         [4532] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4532  - Write Sequencer 436 */
1404         [4533] = { 0x00FF, 0x00FF, 0x0000 }, /* R4533  - Write Sequencer 437 */
1405         [4534] = { 0x070F, 0x070F, 0x0000 }, /* R4534  - Write Sequencer 438 */
1406         [4535] = { 0x010F, 0x010F, 0x0000 }, /* R4535  - Write Sequencer 439 */
1407         [4536] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4536  - Write Sequencer 440 */
1408         [4537] = { 0x00FF, 0x00FF, 0x0000 }, /* R4537  - Write Sequencer 441 */
1409         [4538] = { 0x070F, 0x070F, 0x0000 }, /* R4538  - Write Sequencer 442 */
1410         [4539] = { 0x010F, 0x010F, 0x0000 }, /* R4539  - Write Sequencer 443 */
1411         [4540] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4540  - Write Sequencer 444 */
1412         [4541] = { 0x00FF, 0x00FF, 0x0000 }, /* R4541  - Write Sequencer 445 */
1413         [4542] = { 0x070F, 0x070F, 0x0000 }, /* R4542  - Write Sequencer 446 */
1414         [4543] = { 0x010F, 0x010F, 0x0000 }, /* R4543  - Write Sequencer 447 */
1415         [4544] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4544  - Write Sequencer 448 */
1416         [4545] = { 0x00FF, 0x00FF, 0x0000 }, /* R4545  - Write Sequencer 449 */
1417         [4546] = { 0x070F, 0x070F, 0x0000 }, /* R4546  - Write Sequencer 450 */
1418         [4547] = { 0x010F, 0x010F, 0x0000 }, /* R4547  - Write Sequencer 451 */
1419         [4548] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4548  - Write Sequencer 452 */
1420         [4549] = { 0x00FF, 0x00FF, 0x0000 }, /* R4549  - Write Sequencer 453 */
1421         [4550] = { 0x070F, 0x070F, 0x0000 }, /* R4550  - Write Sequencer 454 */
1422         [4551] = { 0x010F, 0x010F, 0x0000 }, /* R4551  - Write Sequencer 455 */
1423         [4552] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4552  - Write Sequencer 456 */
1424         [4553] = { 0x00FF, 0x00FF, 0x0000 }, /* R4553  - Write Sequencer 457 */
1425         [4554] = { 0x070F, 0x070F, 0x0000 }, /* R4554  - Write Sequencer 458 */
1426         [4555] = { 0x010F, 0x010F, 0x0000 }, /* R4555  - Write Sequencer 459 */
1427         [4556] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4556  - Write Sequencer 460 */
1428         [4557] = { 0x00FF, 0x00FF, 0x0000 }, /* R4557  - Write Sequencer 461 */
1429         [4558] = { 0x070F, 0x070F, 0x0000 }, /* R4558  - Write Sequencer 462 */
1430         [4559] = { 0x010F, 0x010F, 0x0000 }, /* R4559  - Write Sequencer 463 */
1431         [4560] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4560  - Write Sequencer 464 */
1432         [4561] = { 0x00FF, 0x00FF, 0x0000 }, /* R4561  - Write Sequencer 465 */
1433         [4562] = { 0x070F, 0x070F, 0x0000 }, /* R4562  - Write Sequencer 466 */
1434         [4563] = { 0x010F, 0x010F, 0x0000 }, /* R4563  - Write Sequencer 467 */
1435         [4564] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4564  - Write Sequencer 468 */
1436         [4565] = { 0x00FF, 0x00FF, 0x0000 }, /* R4565  - Write Sequencer 469 */
1437         [4566] = { 0x070F, 0x070F, 0x0000 }, /* R4566  - Write Sequencer 470 */
1438         [4567] = { 0x010F, 0x010F, 0x0000 }, /* R4567  - Write Sequencer 471 */
1439         [4568] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4568  - Write Sequencer 472 */
1440         [4569] = { 0x00FF, 0x00FF, 0x0000 }, /* R4569  - Write Sequencer 473 */
1441         [4570] = { 0x070F, 0x070F, 0x0000 }, /* R4570  - Write Sequencer 474 */
1442         [4571] = { 0x010F, 0x010F, 0x0000 }, /* R4571  - Write Sequencer 475 */
1443         [4572] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4572  - Write Sequencer 476 */
1444         [4573] = { 0x00FF, 0x00FF, 0x0000 }, /* R4573  - Write Sequencer 477 */
1445         [4574] = { 0x070F, 0x070F, 0x0000 }, /* R4574  - Write Sequencer 478 */
1446         [4575] = { 0x010F, 0x010F, 0x0000 }, /* R4575  - Write Sequencer 479 */
1447         [4576] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4576  - Write Sequencer 480 */
1448         [4577] = { 0x00FF, 0x00FF, 0x0000 }, /* R4577  - Write Sequencer 481 */
1449         [4578] = { 0x070F, 0x070F, 0x0000 }, /* R4578  - Write Sequencer 482 */
1450         [4579] = { 0x010F, 0x010F, 0x0000 }, /* R4579  - Write Sequencer 483 */
1451         [4580] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4580  - Write Sequencer 484 */
1452         [4581] = { 0x00FF, 0x00FF, 0x0000 }, /* R4581  - Write Sequencer 485 */
1453         [4582] = { 0x070F, 0x070F, 0x0000 }, /* R4582  - Write Sequencer 486 */
1454         [4583] = { 0x010F, 0x010F, 0x0000 }, /* R4583  - Write Sequencer 487 */
1455         [4584] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4584  - Write Sequencer 488 */
1456         [4585] = { 0x00FF, 0x00FF, 0x0000 }, /* R4585  - Write Sequencer 489 */
1457         [4586] = { 0x070F, 0x070F, 0x0000 }, /* R4586  - Write Sequencer 490 */
1458         [4587] = { 0x010F, 0x010F, 0x0000 }, /* R4587  - Write Sequencer 491 */
1459         [4588] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4588  - Write Sequencer 492 */
1460         [4589] = { 0x00FF, 0x00FF, 0x0000 }, /* R4589  - Write Sequencer 493 */
1461         [4590] = { 0x070F, 0x070F, 0x0000 }, /* R4590  - Write Sequencer 494 */
1462         [4591] = { 0x010F, 0x010F, 0x0000 }, /* R4591  - Write Sequencer 495 */
1463         [4592] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4592  - Write Sequencer 496 */
1464         [4593] = { 0x00FF, 0x00FF, 0x0000 }, /* R4593  - Write Sequencer 497 */
1465         [4594] = { 0x070F, 0x070F, 0x0000 }, /* R4594  - Write Sequencer 498 */
1466         [4595] = { 0x010F, 0x010F, 0x0000 }, /* R4595  - Write Sequencer 499 */
1467         [4596] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4596  - Write Sequencer 500 */
1468         [4597] = { 0x00FF, 0x00FF, 0x0000 }, /* R4597  - Write Sequencer 501 */
1469         [4598] = { 0x070F, 0x070F, 0x0000 }, /* R4598  - Write Sequencer 502 */
1470         [4599] = { 0x010F, 0x010F, 0x0000 }, /* R4599  - Write Sequencer 503 */
1471         [4600] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4600  - Write Sequencer 504 */
1472         [4601] = { 0x00FF, 0x00FF, 0x0000 }, /* R4601  - Write Sequencer 505 */
1473         [4602] = { 0x070F, 0x070F, 0x0000 }, /* R4602  - Write Sequencer 506 */
1474         [4603] = { 0x010F, 0x010F, 0x0000 }, /* R4603  - Write Sequencer 507 */
1475         [4604] = { 0x3FFF, 0x3FFF, 0x0000 }, /* R4604  - Write Sequencer 508 */
1476         [4605] = { 0x00FF, 0x00FF, 0x0000 }, /* R4605  - Write Sequencer 509 */
1477         [4606] = { 0x070F, 0x070F, 0x0000 }, /* R4606  - Write Sequencer 510 */
1478         [4607] = { 0x010F, 0x010F, 0x0000 }, /* R4607  - Write Sequencer 511 */
1479         [8192] = { 0x03FF, 0x03FF, 0x0000 }, /* R8192  - DSP2 Instruction RAM 0 */
1480         [9216] = { 0x003F, 0x003F, 0x0000 }, /* R9216  - DSP2 Address RAM 2 */
1481         [9217] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R9217  - DSP2 Address RAM 1 */
1482         [9218] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R9218  - DSP2 Address RAM 0 */
1483         [12288] = { 0x00FF, 0x00FF, 0x0000 }, /* R12288 - DSP2 Data1 RAM 1 */
1484         [12289] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R12289 - DSP2 Data1 RAM 0 */
1485         [13312] = { 0x00FF, 0x00FF, 0x0000 }, /* R13312 - DSP2 Data2 RAM 1 */
1486         [13313] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R13313 - DSP2 Data2 RAM 0 */
1487         [14336] = { 0x00FF, 0x00FF, 0x0000 }, /* R14336 - DSP2 Data3 RAM 1 */
1488         [14337] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R14337 - DSP2 Data3 RAM 0 */
1489         [15360] = { 0x07FF, 0x07FF, 0x0000 }, /* R15360 - DSP2 Coeff RAM 0 */
1490         [16384] = { 0x00FF, 0x00FF, 0x0000 }, /* R16384 - RETUNEADC_SHARED_COEFF_1 */
1491         [16385] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16385 - RETUNEADC_SHARED_COEFF_0 */
1492         [16386] = { 0x00FF, 0x00FF, 0x0000 }, /* R16386 - RETUNEDAC_SHARED_COEFF_1 */
1493         [16387] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16387 - RETUNEDAC_SHARED_COEFF_0 */
1494         [16388] = { 0x00FF, 0x00FF, 0x0000 }, /* R16388 - SOUNDSTAGE_ENABLES_1 */
1495         [16389] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16389 - SOUNDSTAGE_ENABLES_0 */
1496         [16896] = { 0x00FF, 0x00FF, 0x0000 }, /* R16896 - HDBASS_AI_1 */
1497         [16897] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16897 - HDBASS_AI_0 */
1498         [16898] = { 0x00FF, 0x00FF, 0x0000 }, /* R16898 - HDBASS_AR_1 */
1499         [16899] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16899 - HDBASS_AR_0 */
1500         [16900] = { 0x00FF, 0x00FF, 0x0000 }, /* R16900 - HDBASS_B_1 */
1501         [16901] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16901 - HDBASS_B_0 */
1502         [16902] = { 0x00FF, 0x00FF, 0x0000 }, /* R16902 - HDBASS_K_1 */
1503         [16903] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16903 - HDBASS_K_0 */
1504         [16904] = { 0x00FF, 0x00FF, 0x0000 }, /* R16904 - HDBASS_N1_1 */
1505         [16905] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16905 - HDBASS_N1_0 */
1506         [16906] = { 0x00FF, 0x00FF, 0x0000 }, /* R16906 - HDBASS_N2_1 */
1507         [16907] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16907 - HDBASS_N2_0 */
1508         [16908] = { 0x00FF, 0x00FF, 0x0000 }, /* R16908 - HDBASS_N3_1 */
1509         [16909] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16909 - HDBASS_N3_0 */
1510         [16910] = { 0x00FF, 0x00FF, 0x0000 }, /* R16910 - HDBASS_N4_1 */
1511         [16911] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16911 - HDBASS_N4_0 */
1512         [16912] = { 0x00FF, 0x00FF, 0x0000 }, /* R16912 - HDBASS_N5_1 */
1513         [16913] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16913 - HDBASS_N5_0 */
1514         [16914] = { 0x00FF, 0x00FF, 0x0000 }, /* R16914 - HDBASS_X1_1 */
1515         [16915] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16915 - HDBASS_X1_0 */
1516         [16916] = { 0x00FF, 0x00FF, 0x0000 }, /* R16916 - HDBASS_X2_1 */
1517         [16917] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16917 - HDBASS_X2_0 */
1518         [16918] = { 0x00FF, 0x00FF, 0x0000 }, /* R16918 - HDBASS_X3_1 */
1519         [16919] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16919 - HDBASS_X3_0 */
1520         [16920] = { 0x00FF, 0x00FF, 0x0000 }, /* R16920 - HDBASS_ATK_1 */
1521         [16921] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16921 - HDBASS_ATK_0 */
1522         [16922] = { 0x00FF, 0x00FF, 0x0000 }, /* R16922 - HDBASS_DCY_1 */
1523         [16923] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16923 - HDBASS_DCY_0 */
1524         [16924] = { 0x00FF, 0x00FF, 0x0000 }, /* R16924 - HDBASS_PG_1 */
1525         [16925] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R16925 - HDBASS_PG_0 */
1526         [17408] = { 0x00FF, 0x00FF, 0x0000 }, /* R17408 - HPF_C_1 */
1527         [17409] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17409 - HPF_C_0 */
1528         [17920] = { 0x00FF, 0x00FF, 0x0000 }, /* R17920 - ADCL_RETUNE_C1_1 */
1529         [17921] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17921 - ADCL_RETUNE_C1_0 */
1530         [17922] = { 0x00FF, 0x00FF, 0x0000 }, /* R17922 - ADCL_RETUNE_C2_1 */
1531         [17923] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17923 - ADCL_RETUNE_C2_0 */
1532         [17924] = { 0x00FF, 0x00FF, 0x0000 }, /* R17924 - ADCL_RETUNE_C3_1 */
1533         [17925] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17925 - ADCL_RETUNE_C3_0 */
1534         [17926] = { 0x00FF, 0x00FF, 0x0000 }, /* R17926 - ADCL_RETUNE_C4_1 */
1535         [17927] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17927 - ADCL_RETUNE_C4_0 */
1536         [17928] = { 0x00FF, 0x00FF, 0x0000 }, /* R17928 - ADCL_RETUNE_C5_1 */
1537         [17929] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17929 - ADCL_RETUNE_C5_0 */
1538         [17930] = { 0x00FF, 0x00FF, 0x0000 }, /* R17930 - ADCL_RETUNE_C6_1 */
1539         [17931] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17931 - ADCL_RETUNE_C6_0 */
1540         [17932] = { 0x00FF, 0x00FF, 0x0000 }, /* R17932 - ADCL_RETUNE_C7_1 */
1541         [17933] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17933 - ADCL_RETUNE_C7_0 */
1542         [17934] = { 0x00FF, 0x00FF, 0x0000 }, /* R17934 - ADCL_RETUNE_C8_1 */
1543         [17935] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17935 - ADCL_RETUNE_C8_0 */
1544         [17936] = { 0x00FF, 0x00FF, 0x0000 }, /* R17936 - ADCL_RETUNE_C9_1 */
1545         [17937] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17937 - ADCL_RETUNE_C9_0 */
1546         [17938] = { 0x00FF, 0x00FF, 0x0000 }, /* R17938 - ADCL_RETUNE_C10_1 */
1547         [17939] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17939 - ADCL_RETUNE_C10_0 */
1548         [17940] = { 0x00FF, 0x00FF, 0x0000 }, /* R17940 - ADCL_RETUNE_C11_1 */
1549         [17941] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17941 - ADCL_RETUNE_C11_0 */
1550         [17942] = { 0x00FF, 0x00FF, 0x0000 }, /* R17942 - ADCL_RETUNE_C12_1 */
1551         [17943] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17943 - ADCL_RETUNE_C12_0 */
1552         [17944] = { 0x00FF, 0x00FF, 0x0000 }, /* R17944 - ADCL_RETUNE_C13_1 */
1553         [17945] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17945 - ADCL_RETUNE_C13_0 */
1554         [17946] = { 0x00FF, 0x00FF, 0x0000 }, /* R17946 - ADCL_RETUNE_C14_1 */
1555         [17947] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17947 - ADCL_RETUNE_C14_0 */
1556         [17948] = { 0x00FF, 0x00FF, 0x0000 }, /* R17948 - ADCL_RETUNE_C15_1 */
1557         [17949] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17949 - ADCL_RETUNE_C15_0 */
1558         [17950] = { 0x00FF, 0x00FF, 0x0000 }, /* R17950 - ADCL_RETUNE_C16_1 */
1559         [17951] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17951 - ADCL_RETUNE_C16_0 */
1560         [17952] = { 0x00FF, 0x00FF, 0x0000 }, /* R17952 - ADCL_RETUNE_C17_1 */
1561         [17953] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17953 - ADCL_RETUNE_C17_0 */
1562         [17954] = { 0x00FF, 0x00FF, 0x0000 }, /* R17954 - ADCL_RETUNE_C18_1 */
1563         [17955] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17955 - ADCL_RETUNE_C18_0 */
1564         [17956] = { 0x00FF, 0x00FF, 0x0000 }, /* R17956 - ADCL_RETUNE_C19_1 */
1565         [17957] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17957 - ADCL_RETUNE_C19_0 */
1566         [17958] = { 0x00FF, 0x00FF, 0x0000 }, /* R17958 - ADCL_RETUNE_C20_1 */
1567         [17959] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17959 - ADCL_RETUNE_C20_0 */
1568         [17960] = { 0x00FF, 0x00FF, 0x0000 }, /* R17960 - ADCL_RETUNE_C21_1 */
1569         [17961] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17961 - ADCL_RETUNE_C21_0 */
1570         [17962] = { 0x00FF, 0x00FF, 0x0000 }, /* R17962 - ADCL_RETUNE_C22_1 */
1571         [17963] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17963 - ADCL_RETUNE_C22_0 */
1572         [17964] = { 0x00FF, 0x00FF, 0x0000 }, /* R17964 - ADCL_RETUNE_C23_1 */
1573         [17965] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17965 - ADCL_RETUNE_C23_0 */
1574         [17966] = { 0x00FF, 0x00FF, 0x0000 }, /* R17966 - ADCL_RETUNE_C24_1 */
1575         [17967] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17967 - ADCL_RETUNE_C24_0 */
1576         [17968] = { 0x00FF, 0x00FF, 0x0000 }, /* R17968 - ADCL_RETUNE_C25_1 */
1577         [17969] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17969 - ADCL_RETUNE_C25_0 */
1578         [17970] = { 0x00FF, 0x00FF, 0x0000 }, /* R17970 - ADCL_RETUNE_C26_1 */
1579         [17971] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17971 - ADCL_RETUNE_C26_0 */
1580         [17972] = { 0x00FF, 0x00FF, 0x0000 }, /* R17972 - ADCL_RETUNE_C27_1 */
1581         [17973] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17973 - ADCL_RETUNE_C27_0 */
1582         [17974] = { 0x00FF, 0x00FF, 0x0000 }, /* R17974 - ADCL_RETUNE_C28_1 */
1583         [17975] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17975 - ADCL_RETUNE_C28_0 */
1584         [17976] = { 0x00FF, 0x00FF, 0x0000 }, /* R17976 - ADCL_RETUNE_C29_1 */
1585         [17977] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17977 - ADCL_RETUNE_C29_0 */
1586         [17978] = { 0x00FF, 0x00FF, 0x0000 }, /* R17978 - ADCL_RETUNE_C30_1 */
1587         [17979] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17979 - ADCL_RETUNE_C30_0 */
1588         [17980] = { 0x00FF, 0x00FF, 0x0000 }, /* R17980 - ADCL_RETUNE_C31_1 */
1589         [17981] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17981 - ADCL_RETUNE_C31_0 */
1590         [17982] = { 0x00FF, 0x00FF, 0x0000 }, /* R17982 - ADCL_RETUNE_C32_1 */
1591         [17983] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R17983 - ADCL_RETUNE_C32_0 */
1592         [18432] = { 0x00FF, 0x00FF, 0x0000 }, /* R18432 - RETUNEADC_PG2_1 */
1593         [18433] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18433 - RETUNEADC_PG2_0 */
1594         [18434] = { 0x00FF, 0x00FF, 0x0000 }, /* R18434 - RETUNEADC_PG_1 */
1595         [18435] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18435 - RETUNEADC_PG_0 */
1596         [18944] = { 0x00FF, 0x00FF, 0x0000 }, /* R18944 - ADCR_RETUNE_C1_1 */
1597         [18945] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18945 - ADCR_RETUNE_C1_0 */
1598         [18946] = { 0x00FF, 0x00FF, 0x0000 }, /* R18946 - ADCR_RETUNE_C2_1 */
1599         [18947] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18947 - ADCR_RETUNE_C2_0 */
1600         [18948] = { 0x00FF, 0x00FF, 0x0000 }, /* R18948 - ADCR_RETUNE_C3_1 */
1601         [18949] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18949 - ADCR_RETUNE_C3_0 */
1602         [18950] = { 0x00FF, 0x00FF, 0x0000 }, /* R18950 - ADCR_RETUNE_C4_1 */
1603         [18951] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18951 - ADCR_RETUNE_C4_0 */
1604         [18952] = { 0x00FF, 0x00FF, 0x0000 }, /* R18952 - ADCR_RETUNE_C5_1 */
1605         [18953] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18953 - ADCR_RETUNE_C5_0 */
1606         [18954] = { 0x00FF, 0x00FF, 0x0000 }, /* R18954 - ADCR_RETUNE_C6_1 */
1607         [18955] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18955 - ADCR_RETUNE_C6_0 */
1608         [18956] = { 0x00FF, 0x00FF, 0x0000 }, /* R18956 - ADCR_RETUNE_C7_1 */
1609         [18957] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18957 - ADCR_RETUNE_C7_0 */
1610         [18958] = { 0x00FF, 0x00FF, 0x0000 }, /* R18958 - ADCR_RETUNE_C8_1 */
1611         [18959] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18959 - ADCR_RETUNE_C8_0 */
1612         [18960] = { 0x00FF, 0x00FF, 0x0000 }, /* R18960 - ADCR_RETUNE_C9_1 */
1613         [18961] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18961 - ADCR_RETUNE_C9_0 */
1614         [18962] = { 0x00FF, 0x00FF, 0x0000 }, /* R18962 - ADCR_RETUNE_C10_1 */
1615         [18963] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18963 - ADCR_RETUNE_C10_0 */
1616         [18964] = { 0x00FF, 0x00FF, 0x0000 }, /* R18964 - ADCR_RETUNE_C11_1 */
1617         [18965] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18965 - ADCR_RETUNE_C11_0 */
1618         [18966] = { 0x00FF, 0x00FF, 0x0000 }, /* R18966 - ADCR_RETUNE_C12_1 */
1619         [18967] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18967 - ADCR_RETUNE_C12_0 */
1620         [18968] = { 0x00FF, 0x00FF, 0x0000 }, /* R18968 - ADCR_RETUNE_C13_1 */
1621         [18969] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18969 - ADCR_RETUNE_C13_0 */
1622         [18970] = { 0x00FF, 0x00FF, 0x0000 }, /* R18970 - ADCR_RETUNE_C14_1 */
1623         [18971] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18971 - ADCR_RETUNE_C14_0 */
1624         [18972] = { 0x00FF, 0x00FF, 0x0000 }, /* R18972 - ADCR_RETUNE_C15_1 */
1625         [18973] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18973 - ADCR_RETUNE_C15_0 */
1626         [18974] = { 0x00FF, 0x00FF, 0x0000 }, /* R18974 - ADCR_RETUNE_C16_1 */
1627         [18975] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18975 - ADCR_RETUNE_C16_0 */
1628         [18976] = { 0x00FF, 0x00FF, 0x0000 }, /* R18976 - ADCR_RETUNE_C17_1 */
1629         [18977] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18977 - ADCR_RETUNE_C17_0 */
1630         [18978] = { 0x00FF, 0x00FF, 0x0000 }, /* R18978 - ADCR_RETUNE_C18_1 */
1631         [18979] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18979 - ADCR_RETUNE_C18_0 */
1632         [18980] = { 0x00FF, 0x00FF, 0x0000 }, /* R18980 - ADCR_RETUNE_C19_1 */
1633         [18981] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18981 - ADCR_RETUNE_C19_0 */
1634         [18982] = { 0x00FF, 0x00FF, 0x0000 }, /* R18982 - ADCR_RETUNE_C20_1 */
1635         [18983] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18983 - ADCR_RETUNE_C20_0 */
1636         [18984] = { 0x00FF, 0x00FF, 0x0000 }, /* R18984 - ADCR_RETUNE_C21_1 */
1637         [18985] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18985 - ADCR_RETUNE_C21_0 */
1638         [18986] = { 0x00FF, 0x00FF, 0x0000 }, /* R18986 - ADCR_RETUNE_C22_1 */
1639         [18987] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18987 - ADCR_RETUNE_C22_0 */
1640         [18988] = { 0x00FF, 0x00FF, 0x0000 }, /* R18988 - ADCR_RETUNE_C23_1 */
1641         [18989] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18989 - ADCR_RETUNE_C23_0 */
1642         [18990] = { 0x00FF, 0x00FF, 0x0000 }, /* R18990 - ADCR_RETUNE_C24_1 */
1643         [18991] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18991 - ADCR_RETUNE_C24_0 */
1644         [18992] = { 0x00FF, 0x00FF, 0x0000 }, /* R18992 - ADCR_RETUNE_C25_1 */
1645         [18993] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18993 - ADCR_RETUNE_C25_0 */
1646         [18994] = { 0x00FF, 0x00FF, 0x0000 }, /* R18994 - ADCR_RETUNE_C26_1 */
1647         [18995] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18995 - ADCR_RETUNE_C26_0 */
1648         [18996] = { 0x00FF, 0x00FF, 0x0000 }, /* R18996 - ADCR_RETUNE_C27_1 */
1649         [18997] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18997 - ADCR_RETUNE_C27_0 */
1650         [18998] = { 0x00FF, 0x00FF, 0x0000 }, /* R18998 - ADCR_RETUNE_C28_1 */
1651         [18999] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R18999 - ADCR_RETUNE_C28_0 */
1652         [19000] = { 0x00FF, 0x00FF, 0x0000 }, /* R19000 - ADCR_RETUNE_C29_1 */
1653         [19001] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19001 - ADCR_RETUNE_C29_0 */
1654         [19002] = { 0x00FF, 0x00FF, 0x0000 }, /* R19002 - ADCR_RETUNE_C30_1 */
1655         [19003] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19003 - ADCR_RETUNE_C30_0 */
1656         [19004] = { 0x00FF, 0x00FF, 0x0000 }, /* R19004 - ADCR_RETUNE_C31_1 */
1657         [19005] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19005 - ADCR_RETUNE_C31_0 */
1658         [19006] = { 0x00FF, 0x00FF, 0x0000 }, /* R19006 - ADCR_RETUNE_C32_1 */
1659         [19007] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19007 - ADCR_RETUNE_C32_0 */
1660         [19456] = { 0x00FF, 0x00FF, 0x0000 }, /* R19456 - DACL_RETUNE_C1_1 */
1661         [19457] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19457 - DACL_RETUNE_C1_0 */
1662         [19458] = { 0x00FF, 0x00FF, 0x0000 }, /* R19458 - DACL_RETUNE_C2_1 */
1663         [19459] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19459 - DACL_RETUNE_C2_0 */
1664         [19460] = { 0x00FF, 0x00FF, 0x0000 }, /* R19460 - DACL_RETUNE_C3_1 */
1665         [19461] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19461 - DACL_RETUNE_C3_0 */
1666         [19462] = { 0x00FF, 0x00FF, 0x0000 }, /* R19462 - DACL_RETUNE_C4_1 */
1667         [19463] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19463 - DACL_RETUNE_C4_0 */
1668         [19464] = { 0x00FF, 0x00FF, 0x0000 }, /* R19464 - DACL_RETUNE_C5_1 */
1669         [19465] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19465 - DACL_RETUNE_C5_0 */
1670         [19466] = { 0x00FF, 0x00FF, 0x0000 }, /* R19466 - DACL_RETUNE_C6_1 */
1671         [19467] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19467 - DACL_RETUNE_C6_0 */
1672         [19468] = { 0x00FF, 0x00FF, 0x0000 }, /* R19468 - DACL_RETUNE_C7_1 */
1673         [19469] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19469 - DACL_RETUNE_C7_0 */
1674         [19470] = { 0x00FF, 0x00FF, 0x0000 }, /* R19470 - DACL_RETUNE_C8_1 */
1675         [19471] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19471 - DACL_RETUNE_C8_0 */
1676         [19472] = { 0x00FF, 0x00FF, 0x0000 }, /* R19472 - DACL_RETUNE_C9_1 */
1677         [19473] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19473 - DACL_RETUNE_C9_0 */
1678         [19474] = { 0x00FF, 0x00FF, 0x0000 }, /* R19474 - DACL_RETUNE_C10_1 */
1679         [19475] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19475 - DACL_RETUNE_C10_0 */
1680         [19476] = { 0x00FF, 0x00FF, 0x0000 }, /* R19476 - DACL_RETUNE_C11_1 */
1681         [19477] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19477 - DACL_RETUNE_C11_0 */
1682         [19478] = { 0x00FF, 0x00FF, 0x0000 }, /* R19478 - DACL_RETUNE_C12_1 */
1683         [19479] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19479 - DACL_RETUNE_C12_0 */
1684         [19480] = { 0x00FF, 0x00FF, 0x0000 }, /* R19480 - DACL_RETUNE_C13_1 */
1685         [19481] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19481 - DACL_RETUNE_C13_0 */
1686         [19482] = { 0x00FF, 0x00FF, 0x0000 }, /* R19482 - DACL_RETUNE_C14_1 */
1687         [19483] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19483 - DACL_RETUNE_C14_0 */
1688         [19484] = { 0x00FF, 0x00FF, 0x0000 }, /* R19484 - DACL_RETUNE_C15_1 */
1689         [19485] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19485 - DACL_RETUNE_C15_0 */
1690         [19486] = { 0x00FF, 0x00FF, 0x0000 }, /* R19486 - DACL_RETUNE_C16_1 */
1691         [19487] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19487 - DACL_RETUNE_C16_0 */
1692         [19488] = { 0x00FF, 0x00FF, 0x0000 }, /* R19488 - DACL_RETUNE_C17_1 */
1693         [19489] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19489 - DACL_RETUNE_C17_0 */
1694         [19490] = { 0x00FF, 0x00FF, 0x0000 }, /* R19490 - DACL_RETUNE_C18_1 */
1695         [19491] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19491 - DACL_RETUNE_C18_0 */
1696         [19492] = { 0x00FF, 0x00FF, 0x0000 }, /* R19492 - DACL_RETUNE_C19_1 */
1697         [19493] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19493 - DACL_RETUNE_C19_0 */
1698         [19494] = { 0x00FF, 0x00FF, 0x0000 }, /* R19494 - DACL_RETUNE_C20_1 */
1699         [19495] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19495 - DACL_RETUNE_C20_0 */
1700         [19496] = { 0x00FF, 0x00FF, 0x0000 }, /* R19496 - DACL_RETUNE_C21_1 */
1701         [19497] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19497 - DACL_RETUNE_C21_0 */
1702         [19498] = { 0x00FF, 0x00FF, 0x0000 }, /* R19498 - DACL_RETUNE_C22_1 */
1703         [19499] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19499 - DACL_RETUNE_C22_0 */
1704         [19500] = { 0x00FF, 0x00FF, 0x0000 }, /* R19500 - DACL_RETUNE_C23_1 */
1705         [19501] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19501 - DACL_RETUNE_C23_0 */
1706         [19502] = { 0x00FF, 0x00FF, 0x0000 }, /* R19502 - DACL_RETUNE_C24_1 */
1707         [19503] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19503 - DACL_RETUNE_C24_0 */
1708         [19504] = { 0x00FF, 0x00FF, 0x0000 }, /* R19504 - DACL_RETUNE_C25_1 */
1709         [19505] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19505 - DACL_RETUNE_C25_0 */
1710         [19506] = { 0x00FF, 0x00FF, 0x0000 }, /* R19506 - DACL_RETUNE_C26_1 */
1711         [19507] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19507 - DACL_RETUNE_C26_0 */
1712         [19508] = { 0x00FF, 0x00FF, 0x0000 }, /* R19508 - DACL_RETUNE_C27_1 */
1713         [19509] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19509 - DACL_RETUNE_C27_0 */
1714         [19510] = { 0x00FF, 0x00FF, 0x0000 }, /* R19510 - DACL_RETUNE_C28_1 */
1715         [19511] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19511 - DACL_RETUNE_C28_0 */
1716         [19512] = { 0x00FF, 0x00FF, 0x0000 }, /* R19512 - DACL_RETUNE_C29_1 */
1717         [19513] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19513 - DACL_RETUNE_C29_0 */
1718         [19514] = { 0x00FF, 0x00FF, 0x0000 }, /* R19514 - DACL_RETUNE_C30_1 */
1719         [19515] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19515 - DACL_RETUNE_C30_0 */
1720         [19516] = { 0x00FF, 0x00FF, 0x0000 }, /* R19516 - DACL_RETUNE_C31_1 */
1721         [19517] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19517 - DACL_RETUNE_C31_0 */
1722         [19518] = { 0x00FF, 0x00FF, 0x0000 }, /* R19518 - DACL_RETUNE_C32_1 */
1723         [19519] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19519 - DACL_RETUNE_C32_0 */
1724         [19968] = { 0x00FF, 0x00FF, 0x0000 }, /* R19968 - RETUNEDAC_PG2_1 */
1725         [19969] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19969 - RETUNEDAC_PG2_0 */
1726         [19970] = { 0x00FF, 0x00FF, 0x0000 }, /* R19970 - RETUNEDAC_PG_1 */
1727         [19971] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R19971 - RETUNEDAC_PG_0 */
1728         [20480] = { 0x00FF, 0x00FF, 0x0000 }, /* R20480 - DACR_RETUNE_C1_1 */
1729         [20481] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20481 - DACR_RETUNE_C1_0 */
1730         [20482] = { 0x00FF, 0x00FF, 0x0000 }, /* R20482 - DACR_RETUNE_C2_1 */
1731         [20483] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20483 - DACR_RETUNE_C2_0 */
1732         [20484] = { 0x00FF, 0x00FF, 0x0000 }, /* R20484 - DACR_RETUNE_C3_1 */
1733         [20485] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20485 - DACR_RETUNE_C3_0 */
1734         [20486] = { 0x00FF, 0x00FF, 0x0000 }, /* R20486 - DACR_RETUNE_C4_1 */
1735         [20487] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20487 - DACR_RETUNE_C4_0 */
1736         [20488] = { 0x00FF, 0x00FF, 0x0000 }, /* R20488 - DACR_RETUNE_C5_1 */
1737         [20489] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20489 - DACR_RETUNE_C5_0 */
1738         [20490] = { 0x00FF, 0x00FF, 0x0000 }, /* R20490 - DACR_RETUNE_C6_1 */
1739         [20491] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20491 - DACR_RETUNE_C6_0 */
1740         [20492] = { 0x00FF, 0x00FF, 0x0000 }, /* R20492 - DACR_RETUNE_C7_1 */
1741         [20493] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20493 - DACR_RETUNE_C7_0 */
1742         [20494] = { 0x00FF, 0x00FF, 0x0000 }, /* R20494 - DACR_RETUNE_C8_1 */
1743         [20495] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20495 - DACR_RETUNE_C8_0 */
1744         [20496] = { 0x00FF, 0x00FF, 0x0000 }, /* R20496 - DACR_RETUNE_C9_1 */
1745         [20497] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20497 - DACR_RETUNE_C9_0 */
1746         [20498] = { 0x00FF, 0x00FF, 0x0000 }, /* R20498 - DACR_RETUNE_C10_1 */
1747         [20499] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20499 - DACR_RETUNE_C10_0 */
1748         [20500] = { 0x00FF, 0x00FF, 0x0000 }, /* R20500 - DACR_RETUNE_C11_1 */
1749         [20501] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20501 - DACR_RETUNE_C11_0 */
1750         [20502] = { 0x00FF, 0x00FF, 0x0000 }, /* R20502 - DACR_RETUNE_C12_1 */
1751         [20503] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20503 - DACR_RETUNE_C12_0 */
1752         [20504] = { 0x00FF, 0x00FF, 0x0000 }, /* R20504 - DACR_RETUNE_C13_1 */
1753         [20505] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20505 - DACR_RETUNE_C13_0 */
1754         [20506] = { 0x00FF, 0x00FF, 0x0000 }, /* R20506 - DACR_RETUNE_C14_1 */
1755         [20507] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20507 - DACR_RETUNE_C14_0 */
1756         [20508] = { 0x00FF, 0x00FF, 0x0000 }, /* R20508 - DACR_RETUNE_C15_1 */
1757         [20509] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20509 - DACR_RETUNE_C15_0 */
1758         [20510] = { 0x00FF, 0x00FF, 0x0000 }, /* R20510 - DACR_RETUNE_C16_1 */
1759         [20511] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20511 - DACR_RETUNE_C16_0 */
1760         [20512] = { 0x00FF, 0x00FF, 0x0000 }, /* R20512 - DACR_RETUNE_C17_1 */
1761         [20513] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20513 - DACR_RETUNE_C17_0 */
1762         [20514] = { 0x00FF, 0x00FF, 0x0000 }, /* R20514 - DACR_RETUNE_C18_1 */
1763         [20515] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20515 - DACR_RETUNE_C18_0 */
1764         [20516] = { 0x00FF, 0x00FF, 0x0000 }, /* R20516 - DACR_RETUNE_C19_1 */
1765         [20517] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20517 - DACR_RETUNE_C19_0 */
1766         [20518] = { 0x00FF, 0x00FF, 0x0000 }, /* R20518 - DACR_RETUNE_C20_1 */
1767         [20519] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20519 - DACR_RETUNE_C20_0 */
1768         [20520] = { 0x00FF, 0x00FF, 0x0000 }, /* R20520 - DACR_RETUNE_C21_1 */
1769         [20521] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20521 - DACR_RETUNE_C21_0 */
1770         [20522] = { 0x00FF, 0x00FF, 0x0000 }, /* R20522 - DACR_RETUNE_C22_1 */
1771         [20523] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20523 - DACR_RETUNE_C22_0 */
1772         [20524] = { 0x00FF, 0x00FF, 0x0000 }, /* R20524 - DACR_RETUNE_C23_1 */
1773         [20525] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20525 - DACR_RETUNE_C23_0 */
1774         [20526] = { 0x00FF, 0x00FF, 0x0000 }, /* R20526 - DACR_RETUNE_C24_1 */
1775         [20527] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20527 - DACR_RETUNE_C24_0 */
1776         [20528] = { 0x00FF, 0x00FF, 0x0000 }, /* R20528 - DACR_RETUNE_C25_1 */
1777         [20529] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20529 - DACR_RETUNE_C25_0 */
1778         [20530] = { 0x00FF, 0x00FF, 0x0000 }, /* R20530 - DACR_RETUNE_C26_1 */
1779         [20531] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20531 - DACR_RETUNE_C26_0 */
1780         [20532] = { 0x00FF, 0x00FF, 0x0000 }, /* R20532 - DACR_RETUNE_C27_1 */
1781         [20533] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20533 - DACR_RETUNE_C27_0 */
1782         [20534] = { 0x00FF, 0x00FF, 0x0000 }, /* R20534 - DACR_RETUNE_C28_1 */
1783         [20535] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20535 - DACR_RETUNE_C28_0 */
1784         [20536] = { 0x00FF, 0x00FF, 0x0000 }, /* R20536 - DACR_RETUNE_C29_1 */
1785         [20537] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20537 - DACR_RETUNE_C29_0 */
1786         [20538] = { 0x00FF, 0x00FF, 0x0000 }, /* R20538 - DACR_RETUNE_C30_1 */
1787         [20539] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20539 - DACR_RETUNE_C30_0 */
1788         [20540] = { 0x00FF, 0x00FF, 0x0000 }, /* R20540 - DACR_RETUNE_C31_1 */
1789         [20541] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20541 - DACR_RETUNE_C31_0 */
1790         [20542] = { 0x00FF, 0x00FF, 0x0000 }, /* R20542 - DACR_RETUNE_C32_1 */
1791         [20543] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20543 - DACR_RETUNE_C32_0 */
1792         [20992] = { 0x00FF, 0x00FF, 0x0000 }, /* R20992 - VSS_XHD2_1 */
1793         [20993] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20993 - VSS_XHD2_0 */
1794         [20994] = { 0x00FF, 0x00FF, 0x0000 }, /* R20994 - VSS_XHD3_1 */
1795         [20995] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20995 - VSS_XHD3_0 */
1796         [20996] = { 0x00FF, 0x00FF, 0x0000 }, /* R20996 - VSS_XHN1_1 */
1797         [20997] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20997 - VSS_XHN1_0 */
1798         [20998] = { 0x00FF, 0x00FF, 0x0000 }, /* R20998 - VSS_XHN2_1 */
1799         [20999] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R20999 - VSS_XHN2_0 */
1800         [21000] = { 0x00FF, 0x00FF, 0x0000 }, /* R21000 - VSS_XHN3_1 */
1801         [21001] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21001 - VSS_XHN3_0 */
1802         [21002] = { 0x00FF, 0x00FF, 0x0000 }, /* R21002 - VSS_XLA_1 */
1803         [21003] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21003 - VSS_XLA_0 */
1804         [21004] = { 0x00FF, 0x00FF, 0x0000 }, /* R21004 - VSS_XLB_1 */
1805         [21005] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21005 - VSS_XLB_0 */
1806         [21006] = { 0x00FF, 0x00FF, 0x0000 }, /* R21006 - VSS_XLG_1 */
1807         [21007] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21007 - VSS_XLG_0 */
1808         [21008] = { 0x00FF, 0x00FF, 0x0000 }, /* R21008 - VSS_PG2_1 */
1809         [21009] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21009 - VSS_PG2_0 */
1810         [21010] = { 0x00FF, 0x00FF, 0x0000 }, /* R21010 - VSS_PG_1 */
1811         [21011] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21011 - VSS_PG_0 */
1812         [21012] = { 0x00FF, 0x00FF, 0x0000 }, /* R21012 - VSS_XTD1_1 */
1813         [21013] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21013 - VSS_XTD1_0 */
1814         [21014] = { 0x00FF, 0x00FF, 0x0000 }, /* R21014 - VSS_XTD2_1 */
1815         [21015] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21015 - VSS_XTD2_0 */
1816         [21016] = { 0x00FF, 0x00FF, 0x0000 }, /* R21016 - VSS_XTD3_1 */
1817         [21017] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21017 - VSS_XTD3_0 */
1818         [21018] = { 0x00FF, 0x00FF, 0x0000 }, /* R21018 - VSS_XTD4_1 */
1819         [21019] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21019 - VSS_XTD4_0 */
1820         [21020] = { 0x00FF, 0x00FF, 0x0000 }, /* R21020 - VSS_XTD5_1 */
1821         [21021] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21021 - VSS_XTD5_0 */
1822         [21022] = { 0x00FF, 0x00FF, 0x0000 }, /* R21022 - VSS_XTD6_1 */
1823         [21023] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21023 - VSS_XTD6_0 */
1824         [21024] = { 0x00FF, 0x00FF, 0x0000 }, /* R21024 - VSS_XTD7_1 */
1825         [21025] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21025 - VSS_XTD7_0 */
1826         [21026] = { 0x00FF, 0x00FF, 0x0000 }, /* R21026 - VSS_XTD8_1 */
1827         [21027] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21027 - VSS_XTD8_0 */
1828         [21028] = { 0x00FF, 0x00FF, 0x0000 }, /* R21028 - VSS_XTD9_1 */
1829         [21029] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21029 - VSS_XTD9_0 */
1830         [21030] = { 0x00FF, 0x00FF, 0x0000 }, /* R21030 - VSS_XTD10_1 */
1831         [21031] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21031 - VSS_XTD10_0 */
1832         [21032] = { 0x00FF, 0x00FF, 0x0000 }, /* R21032 - VSS_XTD11_1 */
1833         [21033] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21033 - VSS_XTD11_0 */
1834         [21034] = { 0x00FF, 0x00FF, 0x0000 }, /* R21034 - VSS_XTD12_1 */
1835         [21035] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21035 - VSS_XTD12_0 */
1836         [21036] = { 0x00FF, 0x00FF, 0x0000 }, /* R21036 - VSS_XTD13_1 */
1837         [21037] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21037 - VSS_XTD13_0 */
1838         [21038] = { 0x00FF, 0x00FF, 0x0000 }, /* R21038 - VSS_XTD14_1 */
1839         [21039] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21039 - VSS_XTD14_0 */
1840         [21040] = { 0x00FF, 0x00FF, 0x0000 }, /* R21040 - VSS_XTD15_1 */
1841         [21041] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21041 - VSS_XTD15_0 */
1842         [21042] = { 0x00FF, 0x00FF, 0x0000 }, /* R21042 - VSS_XTD16_1 */
1843         [21043] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21043 - VSS_XTD16_0 */
1844         [21044] = { 0x00FF, 0x00FF, 0x0000 }, /* R21044 - VSS_XTD17_1 */
1845         [21045] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21045 - VSS_XTD17_0 */
1846         [21046] = { 0x00FF, 0x00FF, 0x0000 }, /* R21046 - VSS_XTD18_1 */
1847         [21047] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21047 - VSS_XTD18_0 */
1848         [21048] = { 0x00FF, 0x00FF, 0x0000 }, /* R21048 - VSS_XTD19_1 */
1849         [21049] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21049 - VSS_XTD19_0 */
1850         [21050] = { 0x00FF, 0x00FF, 0x0000 }, /* R21050 - VSS_XTD20_1 */
1851         [21051] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21051 - VSS_XTD20_0 */
1852         [21052] = { 0x00FF, 0x00FF, 0x0000 }, /* R21052 - VSS_XTD21_1 */
1853         [21053] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21053 - VSS_XTD21_0 */
1854         [21054] = { 0x00FF, 0x00FF, 0x0000 }, /* R21054 - VSS_XTD22_1 */
1855         [21055] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21055 - VSS_XTD22_0 */
1856         [21056] = { 0x00FF, 0x00FF, 0x0000 }, /* R21056 - VSS_XTD23_1 */
1857         [21057] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21057 - VSS_XTD23_0 */
1858         [21058] = { 0x00FF, 0x00FF, 0x0000 }, /* R21058 - VSS_XTD24_1 */
1859         [21059] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21059 - VSS_XTD24_0 */
1860         [21060] = { 0x00FF, 0x00FF, 0x0000 }, /* R21060 - VSS_XTD25_1 */
1861         [21061] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21061 - VSS_XTD25_0 */
1862         [21062] = { 0x00FF, 0x00FF, 0x0000 }, /* R21062 - VSS_XTD26_1 */
1863         [21063] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21063 - VSS_XTD26_0 */
1864         [21064] = { 0x00FF, 0x00FF, 0x0000 }, /* R21064 - VSS_XTD27_1 */
1865         [21065] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21065 - VSS_XTD27_0 */
1866         [21066] = { 0x00FF, 0x00FF, 0x0000 }, /* R21066 - VSS_XTD28_1 */
1867         [21067] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21067 - VSS_XTD28_0 */
1868         [21068] = { 0x00FF, 0x00FF, 0x0000 }, /* R21068 - VSS_XTD29_1 */
1869         [21069] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21069 - VSS_XTD29_0 */
1870         [21070] = { 0x00FF, 0x00FF, 0x0000 }, /* R21070 - VSS_XTD30_1 */
1871         [21071] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21071 - VSS_XTD30_0 */
1872         [21072] = { 0x00FF, 0x00FF, 0x0000 }, /* R21072 - VSS_XTD31_1 */
1873         [21073] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21073 - VSS_XTD31_0 */
1874         [21074] = { 0x00FF, 0x00FF, 0x0000 }, /* R21074 - VSS_XTD32_1 */
1875         [21075] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21075 - VSS_XTD32_0 */
1876         [21076] = { 0x00FF, 0x00FF, 0x0000 }, /* R21076 - VSS_XTS1_1 */
1877         [21077] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21077 - VSS_XTS1_0 */
1878         [21078] = { 0x00FF, 0x00FF, 0x0000 }, /* R21078 - VSS_XTS2_1 */
1879         [21079] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21079 - VSS_XTS2_0 */
1880         [21080] = { 0x00FF, 0x00FF, 0x0000 }, /* R21080 - VSS_XTS3_1 */
1881         [21081] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21081 - VSS_XTS3_0 */
1882         [21082] = { 0x00FF, 0x00FF, 0x0000 }, /* R21082 - VSS_XTS4_1 */
1883         [21083] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21083 - VSS_XTS4_0 */
1884         [21084] = { 0x00FF, 0x00FF, 0x0000 }, /* R21084 - VSS_XTS5_1 */
1885         [21085] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21085 - VSS_XTS5_0 */
1886         [21086] = { 0x00FF, 0x00FF, 0x0000 }, /* R21086 - VSS_XTS6_1 */
1887         [21087] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21087 - VSS_XTS6_0 */
1888         [21088] = { 0x00FF, 0x00FF, 0x0000 }, /* R21088 - VSS_XTS7_1 */
1889         [21089] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21089 - VSS_XTS7_0 */
1890         [21090] = { 0x00FF, 0x00FF, 0x0000 }, /* R21090 - VSS_XTS8_1 */
1891         [21091] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21091 - VSS_XTS8_0 */
1892         [21092] = { 0x00FF, 0x00FF, 0x0000 }, /* R21092 - VSS_XTS9_1 */
1893         [21093] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21093 - VSS_XTS9_0 */
1894         [21094] = { 0x00FF, 0x00FF, 0x0000 }, /* R21094 - VSS_XTS10_1 */
1895         [21095] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21095 - VSS_XTS10_0 */
1896         [21096] = { 0x00FF, 0x00FF, 0x0000 }, /* R21096 - VSS_XTS11_1 */
1897         [21097] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21097 - VSS_XTS11_0 */
1898         [21098] = { 0x00FF, 0x00FF, 0x0000 }, /* R21098 - VSS_XTS12_1 */
1899         [21099] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21099 - VSS_XTS12_0 */
1900         [21100] = { 0x00FF, 0x00FF, 0x0000 }, /* R21100 - VSS_XTS13_1 */
1901         [21101] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21101 - VSS_XTS13_0 */
1902         [21102] = { 0x00FF, 0x00FF, 0x0000 }, /* R21102 - VSS_XTS14_1 */
1903         [21103] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21103 - VSS_XTS14_0 */
1904         [21104] = { 0x00FF, 0x00FF, 0x0000 }, /* R21104 - VSS_XTS15_1 */
1905         [21105] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21105 - VSS_XTS15_0 */
1906         [21106] = { 0x00FF, 0x00FF, 0x0000 }, /* R21106 - VSS_XTS16_1 */
1907         [21107] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21107 - VSS_XTS16_0 */
1908         [21108] = { 0x00FF, 0x00FF, 0x0000 }, /* R21108 - VSS_XTS17_1 */
1909         [21109] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21109 - VSS_XTS17_0 */
1910         [21110] = { 0x00FF, 0x00FF, 0x0000 }, /* R21110 - VSS_XTS18_1 */
1911         [21111] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21111 - VSS_XTS18_0 */
1912         [21112] = { 0x00FF, 0x00FF, 0x0000 }, /* R21112 - VSS_XTS19_1 */
1913         [21113] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21113 - VSS_XTS19_0 */
1914         [21114] = { 0x00FF, 0x00FF, 0x0000 }, /* R21114 - VSS_XTS20_1 */
1915         [21115] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21115 - VSS_XTS20_0 */
1916         [21116] = { 0x00FF, 0x00FF, 0x0000 }, /* R21116 - VSS_XTS21_1 */
1917         [21117] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21117 - VSS_XTS21_0 */
1918         [21118] = { 0x00FF, 0x00FF, 0x0000 }, /* R21118 - VSS_XTS22_1 */
1919         [21119] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21119 - VSS_XTS22_0 */
1920         [21120] = { 0x00FF, 0x00FF, 0x0000 }, /* R21120 - VSS_XTS23_1 */
1921         [21121] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21121 - VSS_XTS23_0 */
1922         [21122] = { 0x00FF, 0x00FF, 0x0000 }, /* R21122 - VSS_XTS24_1 */
1923         [21123] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21123 - VSS_XTS24_0 */
1924         [21124] = { 0x00FF, 0x00FF, 0x0000 }, /* R21124 - VSS_XTS25_1 */
1925         [21125] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21125 - VSS_XTS25_0 */
1926         [21126] = { 0x00FF, 0x00FF, 0x0000 }, /* R21126 - VSS_XTS26_1 */
1927         [21127] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21127 - VSS_XTS26_0 */
1928         [21128] = { 0x00FF, 0x00FF, 0x0000 }, /* R21128 - VSS_XTS27_1 */
1929         [21129] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21129 - VSS_XTS27_0 */
1930         [21130] = { 0x00FF, 0x00FF, 0x0000 }, /* R21130 - VSS_XTS28_1 */
1931         [21131] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21131 - VSS_XTS28_0 */
1932         [21132] = { 0x00FF, 0x00FF, 0x0000 }, /* R21132 - VSS_XTS29_1 */
1933         [21133] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21133 - VSS_XTS29_0 */
1934         [21134] = { 0x00FF, 0x00FF, 0x0000 }, /* R21134 - VSS_XTS30_1 */
1935         [21135] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21135 - VSS_XTS30_0 */
1936         [21136] = { 0x00FF, 0x00FF, 0x0000 }, /* R21136 - VSS_XTS31_1 */
1937         [21137] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21137 - VSS_XTS31_0 */
1938         [21138] = { 0x00FF, 0x00FF, 0x0000 }, /* R21138 - VSS_XTS32_1 */
1939         [21139] = { 0xFFFF, 0xFFFF, 0x0000 }, /* R21139 - VSS_XTS32_0 */
1940 };
1941
1942 static int wm8962_volatile_register(struct snd_soc_codec *codec, unsigned int reg)
1943 {
1944         if (wm8962_reg_access[reg].vol)
1945                 return 1;
1946         else
1947                 return 0;
1948 }
1949
1950 static int wm8962_readable_register(struct snd_soc_codec *codec, unsigned int reg)
1951 {
1952         if (wm8962_reg_access[reg].read)
1953                 return 1;
1954         else
1955                 return 0;
1956 }
1957
1958 static int wm8962_reset(struct snd_soc_codec *codec)
1959 {
1960         return snd_soc_write(codec, WM8962_SOFTWARE_RESET, 0x6243);
1961 }
1962
1963 static const DECLARE_TLV_DB_SCALE(inpga_tlv, -2325, 75, 0);
1964 static const DECLARE_TLV_DB_SCALE(mixin_tlv, -1500, 300, 0);
1965 static const unsigned int mixinpga_tlv[] = {
1966         TLV_DB_RANGE_HEAD(7),
1967         0, 1, TLV_DB_SCALE_ITEM(0, 600, 0),
1968         2, 2, TLV_DB_SCALE_ITEM(1300, 1300, 0),
1969         3, 4, TLV_DB_SCALE_ITEM(1800, 200, 0),
1970         5, 5, TLV_DB_SCALE_ITEM(2400, 0, 0),
1971         6, 7, TLV_DB_SCALE_ITEM(2700, 300, 0),
1972 };
1973 static const DECLARE_TLV_DB_SCALE(beep_tlv, -9600, 600, 1);
1974 static const DECLARE_TLV_DB_SCALE(digital_tlv, -7200, 75, 1);
1975 static const DECLARE_TLV_DB_SCALE(st_tlv, -3600, 300, 0);
1976 static const DECLARE_TLV_DB_SCALE(inmix_tlv, -600, 600, 0);
1977 static const DECLARE_TLV_DB_SCALE(bypass_tlv, -1500, 300, 0);
1978 static const DECLARE_TLV_DB_SCALE(out_tlv, -12100, 100, 1);
1979 static const DECLARE_TLV_DB_SCALE(hp_tlv, -700, 100, 0);
1980 static const unsigned int classd_tlv[] = {
1981         TLV_DB_RANGE_HEAD(7),
1982         0, 6, TLV_DB_SCALE_ITEM(0, 150, 0),
1983         7, 7, TLV_DB_SCALE_ITEM(1200, 0, 0),
1984 };
1985
1986 /* The VU bits for the headphones are in a different register to the mute
1987  * bits and only take effect on the PGA if it is actually powered.
1988  */
1989 static int wm8962_put_hp_sw(struct snd_kcontrol *kcontrol,
1990                             struct snd_ctl_elem_value *ucontrol)
1991 {
1992         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
1993         u16 *reg_cache = codec->reg_cache;
1994         int ret;
1995
1996         /* Apply the update (if any) */
1997         ret = snd_soc_put_volsw(kcontrol, ucontrol);
1998         if (ret == 0)
1999                 return 0;
2000
2001         /* If the left PGA is enabled hit that VU bit... */
2002         if (snd_soc_read(codec, WM8962_PWR_MGMT_2) & WM8962_HPOUTL_PGA_ENA)
2003                 return snd_soc_write(codec, WM8962_HPOUTL_VOLUME,
2004                                      reg_cache[WM8962_HPOUTL_VOLUME]);
2005
2006         /* ...otherwise the right.  The VU is stereo. */
2007         if (snd_soc_read(codec, WM8962_PWR_MGMT_2) & WM8962_HPOUTR_PGA_ENA)
2008                 return snd_soc_write(codec, WM8962_HPOUTR_VOLUME,
2009                                      reg_cache[WM8962_HPOUTR_VOLUME]);
2010
2011         return 0;
2012 }
2013
2014 /* The VU bits for the speakers are in a different register to the mute
2015  * bits and only take effect on the PGA if it is actually powered.
2016  */
2017 static int wm8962_put_spk_sw(struct snd_kcontrol *kcontrol,
2018                             struct snd_ctl_elem_value *ucontrol)
2019 {
2020         struct snd_soc_codec *codec = snd_kcontrol_chip(kcontrol);
2021         u16 *reg_cache = codec->reg_cache;
2022         int ret;
2023
2024         /* Apply the update (if any) */
2025         ret = snd_soc_put_volsw(kcontrol, ucontrol);
2026         if (ret == 0)
2027                 return 0;
2028
2029         /* If the left PGA is enabled hit that VU bit... */
2030         if (reg_cache[WM8962_PWR_MGMT_2] & WM8962_SPKOUTL_PGA_ENA)
2031                 return snd_soc_write(codec, WM8962_SPKOUTL_VOLUME,
2032                                      reg_cache[WM8962_SPKOUTL_VOLUME]);
2033
2034         /* ...otherwise the right.  The VU is stereo. */
2035         if (reg_cache[WM8962_PWR_MGMT_2] & WM8962_SPKOUTR_PGA_ENA)
2036                 return snd_soc_write(codec, WM8962_SPKOUTR_VOLUME,
2037                                      reg_cache[WM8962_SPKOUTR_VOLUME]);
2038
2039         return 0;
2040 }
2041
2042 static const char *cap_hpf_mode_text[] = {
2043         "Hi-fi", "Application"
2044 };
2045
2046 static const struct soc_enum cap_hpf_mode =
2047         SOC_ENUM_SINGLE(WM8962_ADC_DAC_CONTROL_2, 10, 2, cap_hpf_mode_text);
2048
2049 static const struct snd_kcontrol_new wm8962_snd_controls[] = {
2050 SOC_DOUBLE("Input Mixer Switch", WM8962_INPUT_MIXER_CONTROL_1, 3, 2, 1, 1),
2051
2052 SOC_SINGLE_TLV("MIXINL IN2L Volume", WM8962_LEFT_INPUT_MIXER_VOLUME, 6, 7, 0,
2053                mixin_tlv),
2054 SOC_SINGLE_TLV("MIXINL PGA Volume", WM8962_LEFT_INPUT_MIXER_VOLUME, 3, 7, 0,
2055                mixinpga_tlv),
2056 SOC_SINGLE_TLV("MIXINL IN3L Volume", WM8962_LEFT_INPUT_MIXER_VOLUME, 0, 7, 0,
2057                mixin_tlv),
2058
2059 SOC_SINGLE_TLV("MIXINR IN2R Volume", WM8962_RIGHT_INPUT_MIXER_VOLUME, 6, 7, 0,
2060                mixin_tlv),
2061 SOC_SINGLE_TLV("MIXINR PGA Volume", WM8962_RIGHT_INPUT_MIXER_VOLUME, 3, 7, 0,
2062                mixinpga_tlv),
2063 SOC_SINGLE_TLV("MIXINR IN3R Volume", WM8962_RIGHT_INPUT_MIXER_VOLUME, 0, 7, 0,
2064                mixin_tlv),
2065
2066 SOC_DOUBLE_R_TLV("Digital Capture Volume", WM8962_LEFT_ADC_VOLUME,
2067                  WM8962_RIGHT_ADC_VOLUME, 1, 127, 0, digital_tlv),
2068 SOC_DOUBLE_R_TLV("Capture Volume", WM8962_LEFT_INPUT_VOLUME,
2069                  WM8962_RIGHT_INPUT_VOLUME, 0, 63, 0, inpga_tlv),
2070 SOC_DOUBLE_R("Capture Switch", WM8962_LEFT_INPUT_VOLUME,
2071              WM8962_RIGHT_INPUT_VOLUME, 7, 1, 1),
2072 SOC_DOUBLE_R("Capture ZC Switch", WM8962_LEFT_INPUT_VOLUME,
2073              WM8962_RIGHT_INPUT_VOLUME, 6, 1, 1),
2074 SOC_SINGLE("Capture HPF Switch", WM8962_ADC_DAC_CONTROL_1, 0, 1, 1),
2075 SOC_ENUM("Capture HPF Mode", cap_hpf_mode),
2076 SOC_SINGLE("Capture HPF Cutoff", WM8962_ADC_DAC_CONTROL_2, 7, 7, 0),
2077
2078 SOC_DOUBLE_R_TLV("Sidetone Volume", WM8962_DAC_DSP_MIXING_1,
2079                  WM8962_DAC_DSP_MIXING_2, 4, 12, 0, st_tlv),
2080
2081 SOC_DOUBLE_R_TLV("Digital Playback Volume", WM8962_LEFT_DAC_VOLUME,
2082                  WM8962_RIGHT_DAC_VOLUME, 1, 127, 0, digital_tlv),
2083 SOC_SINGLE("DAC High Performance Switch", WM8962_ADC_DAC_CONTROL_2, 0, 1, 0),
2084
2085 SOC_SINGLE("ADC High Performance Switch", WM8962_ADDITIONAL_CONTROL_1,
2086            5, 1, 0),
2087
2088 SOC_SINGLE_TLV("Beep Volume", WM8962_BEEP_GENERATOR_1, 4, 15, 0, beep_tlv),
2089
2090 SOC_DOUBLE_R_TLV("Headphone Volume", WM8962_HPOUTL_VOLUME,
2091                  WM8962_HPOUTR_VOLUME, 0, 127, 0, out_tlv),
2092 SOC_DOUBLE_EXT("Headphone Switch", WM8962_PWR_MGMT_2, 1, 0, 1, 1,
2093                snd_soc_get_volsw, wm8962_put_hp_sw),
2094 SOC_DOUBLE_R("Headphone ZC Switch", WM8962_HPOUTL_VOLUME, WM8962_HPOUTR_VOLUME,
2095              7, 1, 0),
2096 SOC_DOUBLE_TLV("Headphone Aux Volume", WM8962_ANALOGUE_HP_2, 3, 6, 7, 0,
2097                hp_tlv),
2098
2099 SOC_DOUBLE_R("Headphone Mixer Switch", WM8962_HEADPHONE_MIXER_3,
2100              WM8962_HEADPHONE_MIXER_4, 8, 1, 1),
2101
2102 SOC_SINGLE_TLV("HPMIXL IN4L Volume", WM8962_HEADPHONE_MIXER_3,
2103                3, 7, 0, bypass_tlv),
2104 SOC_SINGLE_TLV("HPMIXL IN4R Volume", WM8962_HEADPHONE_MIXER_3,
2105                0, 7, 0, bypass_tlv),
2106 SOC_SINGLE_TLV("HPMIXL MIXINL Volume", WM8962_HEADPHONE_MIXER_3,
2107                7, 1, 1, inmix_tlv),
2108 SOC_SINGLE_TLV("HPMIXL MIXINR Volume", WM8962_HEADPHONE_MIXER_3,
2109                6, 1, 1, inmix_tlv),
2110
2111 SOC_SINGLE_TLV("HPMIXR IN4L Volume", WM8962_HEADPHONE_MIXER_4,
2112                3, 7, 0, bypass_tlv),
2113 SOC_SINGLE_TLV("HPMIXR IN4R Volume", WM8962_HEADPHONE_MIXER_4,
2114                0, 7, 0, bypass_tlv),
2115 SOC_SINGLE_TLV("HPMIXR MIXINL Volume", WM8962_HEADPHONE_MIXER_4,
2116                7, 1, 1, inmix_tlv),
2117 SOC_SINGLE_TLV("HPMIXR MIXINR Volume", WM8962_HEADPHONE_MIXER_4,
2118                6, 1, 1, inmix_tlv),
2119
2120 SOC_SINGLE_TLV("Speaker Boost Volume", WM8962_CLASS_D_CONTROL_2, 0, 7, 0,
2121                classd_tlv),
2122 };
2123
2124 static const struct snd_kcontrol_new wm8962_spk_mono_controls[] = {
2125 SOC_SINGLE_TLV("Speaker Volume", WM8962_SPKOUTL_VOLUME, 0, 127, 0, out_tlv),
2126 SOC_SINGLE_EXT("Speaker Switch", WM8962_CLASS_D_CONTROL_1, 1, 1, 1,
2127                snd_soc_get_volsw, wm8962_put_spk_sw),
2128 SOC_SINGLE("Speaker ZC Switch", WM8962_SPKOUTL_VOLUME, 7, 1, 0),
2129
2130 SOC_SINGLE("Speaker Mixer Switch", WM8962_SPEAKER_MIXER_3, 8, 1, 1),
2131 SOC_SINGLE_TLV("Speaker Mixer IN4L Volume", WM8962_SPEAKER_MIXER_3,
2132                3, 7, 0, bypass_tlv),
2133 SOC_SINGLE_TLV("Speaker Mixer IN4R Volume", WM8962_SPEAKER_MIXER_3,
2134                0, 7, 0, bypass_tlv),
2135 SOC_SINGLE_TLV("Speaker Mixer MIXINL Volume", WM8962_SPEAKER_MIXER_3,
2136                7, 1, 1, inmix_tlv),
2137 SOC_SINGLE_TLV("Speaker Mixer MIXINR Volume", WM8962_SPEAKER_MIXER_3,
2138                6, 1, 1, inmix_tlv),
2139 SOC_SINGLE_TLV("Speaker Mixer DACL Volume", WM8962_SPEAKER_MIXER_5,
2140                7, 1, 0, inmix_tlv),
2141 SOC_SINGLE_TLV("Speaker Mixer DACR Volume", WM8962_SPEAKER_MIXER_5,
2142                6, 1, 0, inmix_tlv),
2143 };
2144
2145 static const struct snd_kcontrol_new wm8962_spk_stereo_controls[] = {
2146 SOC_DOUBLE_R_TLV("Speaker Volume", WM8962_SPKOUTL_VOLUME,
2147                  WM8962_SPKOUTR_VOLUME, 0, 127, 0, out_tlv),
2148 SOC_DOUBLE_EXT("Speaker Switch", WM8962_CLASS_D_CONTROL_1, 1, 0, 1, 1,
2149                snd_soc_get_volsw, wm8962_put_spk_sw),
2150 SOC_DOUBLE_R("Speaker ZC Switch", WM8962_SPKOUTL_VOLUME, WM8962_SPKOUTR_VOLUME,
2151              7, 1, 0),
2152
2153 SOC_DOUBLE_R("Speaker Mixer Switch", WM8962_SPEAKER_MIXER_3,
2154              WM8962_SPEAKER_MIXER_4, 8, 1, 1),
2155
2156 SOC_SINGLE_TLV("SPKOUTL Mixer IN4L Volume", WM8962_SPEAKER_MIXER_3,
2157                3, 7, 0, bypass_tlv),
2158 SOC_SINGLE_TLV("SPKOUTL Mixer IN4R Volume", WM8962_SPEAKER_MIXER_3,
2159                0, 7, 0, bypass_tlv),
2160 SOC_SINGLE_TLV("SPKOUTL Mixer MIXINL Volume", WM8962_SPEAKER_MIXER_3,
2161                7, 1, 1, inmix_tlv),
2162 SOC_SINGLE_TLV("SPKOUTL Mixer MIXINR Volume", WM8962_SPEAKER_MIXER_3,
2163                6, 1, 1, inmix_tlv),
2164 SOC_SINGLE_TLV("SPKOUTL Mixer DACL Volume", WM8962_SPEAKER_MIXER_5,
2165                7, 1, 0, inmix_tlv),
2166 SOC_SINGLE_TLV("SPKOUTL Mixer DACR Volume", WM8962_SPEAKER_MIXER_5,
2167                6, 1, 0, inmix_tlv),
2168
2169 SOC_SINGLE_TLV("SPKOUTR Mixer IN4L Volume", WM8962_SPEAKER_MIXER_4,
2170                3, 7, 0, bypass_tlv),
2171 SOC_SINGLE_TLV("SPKOUTR Mixer IN4R Volume", WM8962_SPEAKER_MIXER_4,
2172                0, 7, 0, bypass_tlv),
2173 SOC_SINGLE_TLV("SPKOUTR Mixer MIXINL Volume", WM8962_SPEAKER_MIXER_4,
2174                7, 1, 1, inmix_tlv),
2175 SOC_SINGLE_TLV("SPKOUTR Mixer MIXINR Volume", WM8962_SPEAKER_MIXER_4,
2176                6, 1, 1, inmix_tlv),
2177 SOC_SINGLE_TLV("SPKOUTR Mixer DACL Volume", WM8962_SPEAKER_MIXER_5,
2178                5, 1, 0, inmix_tlv),
2179 SOC_SINGLE_TLV("SPKOUTR Mixer DACR Volume", WM8962_SPEAKER_MIXER_5,
2180                4, 1, 0, inmix_tlv),
2181 };
2182
2183 static int sysclk_event(struct snd_soc_dapm_widget *w,
2184                         struct snd_kcontrol *kcontrol, int event)
2185 {
2186         struct snd_soc_codec *codec = w->codec;
2187         int src;
2188         int fll;
2189
2190         src = snd_soc_read(codec, WM8962_CLOCKING2) & WM8962_SYSCLK_SRC_MASK;
2191
2192         switch (src) {
2193         case 0:      /* MCLK */
2194                 fll = 0;
2195                 break;
2196         case 0x200:  /* FLL */
2197                 fll = 1;
2198                 break;
2199         default:
2200                 dev_err(codec->dev, "Unknown SYSCLK source %x\n", src);
2201                 return -EINVAL;
2202         }
2203
2204         switch (event) {
2205         case SND_SOC_DAPM_PRE_PMU:
2206                 if (fll)
2207                         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1,
2208                                             WM8962_FLL_ENA, WM8962_FLL_ENA);
2209                 break;
2210
2211         case SND_SOC_DAPM_POST_PMD:
2212                 if (fll)
2213                         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1,
2214                                             WM8962_FLL_ENA, 0);
2215                 break;
2216
2217         default:
2218                 BUG();
2219                 return -EINVAL;
2220         }
2221
2222         return 0;
2223 }
2224
2225 static int cp_event(struct snd_soc_dapm_widget *w,
2226                     struct snd_kcontrol *kcontrol, int event)
2227 {
2228         switch (event) {
2229         case SND_SOC_DAPM_POST_PMU:
2230                 msleep(5);
2231                 break;
2232
2233         default:
2234                 BUG();
2235                 return -EINVAL;
2236         }
2237
2238         return 0;
2239 }
2240
2241 static int hp_event(struct snd_soc_dapm_widget *w,
2242                     struct snd_kcontrol *kcontrol, int event)
2243 {
2244         struct snd_soc_codec *codec = w->codec;
2245         int timeout;
2246         int reg;
2247         int expected = (WM8962_DCS_STARTUP_DONE_HP1L |
2248                         WM8962_DCS_STARTUP_DONE_HP1R);
2249
2250         switch (event) {
2251         case SND_SOC_DAPM_POST_PMU:
2252                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2253                                     WM8962_HP1L_ENA | WM8962_HP1R_ENA,
2254                                     WM8962_HP1L_ENA | WM8962_HP1R_ENA);
2255                 udelay(20);
2256
2257                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2258                                     WM8962_HP1L_ENA_DLY | WM8962_HP1R_ENA_DLY,
2259                                     WM8962_HP1L_ENA_DLY | WM8962_HP1R_ENA_DLY);
2260
2261                 /* Start the DC servo */
2262                 snd_soc_update_bits(codec, WM8962_DC_SERVO_1,
2263                                     WM8962_HP1L_DCS_ENA | WM8962_HP1R_DCS_ENA |
2264                                     WM8962_HP1L_DCS_STARTUP |
2265                                     WM8962_HP1R_DCS_STARTUP,
2266                                     WM8962_HP1L_DCS_ENA | WM8962_HP1R_DCS_ENA |
2267                                     WM8962_HP1L_DCS_STARTUP |
2268                                     WM8962_HP1R_DCS_STARTUP);
2269
2270                 /* Wait for it to complete, should be well under 100ms */
2271                 timeout = 0;
2272                 do {
2273                         msleep(1);
2274                         reg = snd_soc_read(codec, WM8962_DC_SERVO_6);
2275                         if (reg < 0) {
2276                                 dev_err(codec->dev,
2277                                         "Failed to read DCS status: %d\n",
2278                                         reg);
2279                                 continue;
2280                         }
2281                         dev_dbg(codec->dev, "DCS status: %x\n", reg);
2282                 } while (++timeout < 200 && (reg & expected) != expected);
2283
2284                 if ((reg & expected) != expected)
2285                         dev_err(codec->dev, "DC servo timed out\n");
2286                 else
2287                         dev_dbg(codec->dev, "DC servo complete after %dms\n",
2288                                 timeout);
2289
2290                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2291                                     WM8962_HP1L_ENA_OUTP |
2292                                     WM8962_HP1R_ENA_OUTP,
2293                                     WM8962_HP1L_ENA_OUTP |
2294                                     WM8962_HP1R_ENA_OUTP);
2295                 udelay(20);
2296
2297                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2298                                     WM8962_HP1L_RMV_SHORT |
2299                                     WM8962_HP1R_RMV_SHORT,
2300                                     WM8962_HP1L_RMV_SHORT |
2301                                     WM8962_HP1R_RMV_SHORT);
2302                 break;
2303
2304         case SND_SOC_DAPM_PRE_PMD:
2305                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2306                                     WM8962_HP1L_RMV_SHORT |
2307                                     WM8962_HP1R_RMV_SHORT, 0);
2308
2309                 udelay(20);
2310
2311                 snd_soc_update_bits(codec, WM8962_DC_SERVO_1,
2312                                     WM8962_HP1L_DCS_ENA | WM8962_HP1R_DCS_ENA |
2313                                     WM8962_HP1L_DCS_STARTUP |
2314                                     WM8962_HP1R_DCS_STARTUP,
2315                                     0);
2316
2317                 snd_soc_update_bits(codec, WM8962_ANALOGUE_HP_0,
2318                                     WM8962_HP1L_ENA | WM8962_HP1R_ENA |
2319                                     WM8962_HP1L_ENA_DLY | WM8962_HP1R_ENA_DLY |
2320                                     WM8962_HP1L_ENA_OUTP |
2321                                     WM8962_HP1R_ENA_OUTP, 0);
2322
2323                 break;
2324
2325         default:
2326                 BUG();
2327                 return -EINVAL;
2328
2329         }
2330
2331         return 0;
2332 }
2333
2334 /* VU bits for the output PGAs only take effect while the PGA is powered */
2335 static int out_pga_event(struct snd_soc_dapm_widget *w,
2336                          struct snd_kcontrol *kcontrol, int event)
2337 {
2338         struct snd_soc_codec *codec = w->codec;
2339         u16 *reg_cache = codec->reg_cache;
2340         int reg;
2341
2342         switch (w->shift) {
2343         case WM8962_HPOUTR_PGA_ENA_SHIFT:
2344                 reg = WM8962_HPOUTR_VOLUME;
2345                 break;
2346         case WM8962_HPOUTL_PGA_ENA_SHIFT:
2347                 reg = WM8962_HPOUTL_VOLUME;
2348                 break;
2349         case WM8962_SPKOUTR_PGA_ENA_SHIFT:
2350                 reg = WM8962_SPKOUTR_VOLUME;
2351                 break;
2352         case WM8962_SPKOUTL_PGA_ENA_SHIFT:
2353                 reg = WM8962_SPKOUTL_VOLUME;
2354                 break;
2355         default:
2356                 BUG();
2357                 return -EINVAL;
2358         }
2359
2360         switch (event) {
2361         case SND_SOC_DAPM_POST_PMU:
2362                 return snd_soc_write(codec, reg, reg_cache[reg]);
2363         default:
2364                 BUG();
2365                 return -EINVAL;
2366         }
2367 }
2368
2369 static const char *st_text[] = { "None", "Right", "Left" };
2370
2371 static const struct soc_enum str_enum =
2372         SOC_ENUM_SINGLE(WM8962_DAC_DSP_MIXING_1, 2, 3, st_text);
2373
2374 static const struct snd_kcontrol_new str_mux =
2375         SOC_DAPM_ENUM("Right Sidetone", str_enum);
2376
2377 static const struct soc_enum stl_enum =
2378         SOC_ENUM_SINGLE(WM8962_DAC_DSP_MIXING_2, 2, 3, st_text);
2379
2380 static const struct snd_kcontrol_new stl_mux =
2381         SOC_DAPM_ENUM("Left Sidetone", stl_enum);
2382
2383 static const char *outmux_text[] = { "DAC", "Mixer" };
2384
2385 static const struct soc_enum spkoutr_enum =
2386         SOC_ENUM_SINGLE(WM8962_SPEAKER_MIXER_2, 7, 2, outmux_text);
2387
2388 static const struct snd_kcontrol_new spkoutr_mux =
2389         SOC_DAPM_ENUM("SPKOUTR Mux", spkoutr_enum);
2390
2391 static const struct soc_enum spkoutl_enum =
2392         SOC_ENUM_SINGLE(WM8962_SPEAKER_MIXER_1, 7, 2, outmux_text);
2393
2394 static const struct snd_kcontrol_new spkoutl_mux =
2395         SOC_DAPM_ENUM("SPKOUTL Mux", spkoutl_enum);
2396
2397 static const struct soc_enum hpoutr_enum =
2398         SOC_ENUM_SINGLE(WM8962_HEADPHONE_MIXER_2, 7, 2, outmux_text);
2399
2400 static const struct snd_kcontrol_new hpoutr_mux =
2401         SOC_DAPM_ENUM("HPOUTR Mux", hpoutr_enum);
2402
2403 static const struct soc_enum hpoutl_enum =
2404         SOC_ENUM_SINGLE(WM8962_HEADPHONE_MIXER_1, 7, 2, outmux_text);
2405
2406 static const struct snd_kcontrol_new hpoutl_mux =
2407         SOC_DAPM_ENUM("HPOUTL Mux", hpoutl_enum);
2408
2409 static const struct snd_kcontrol_new inpgal[] = {
2410 SOC_DAPM_SINGLE("IN1L Switch", WM8962_LEFT_INPUT_PGA_CONTROL, 3, 1, 0),
2411 SOC_DAPM_SINGLE("IN2L Switch", WM8962_LEFT_INPUT_PGA_CONTROL, 2, 1, 0),
2412 SOC_DAPM_SINGLE("IN3L Switch", WM8962_LEFT_INPUT_PGA_CONTROL, 1, 1, 0),
2413 SOC_DAPM_SINGLE("IN4L Switch", WM8962_LEFT_INPUT_PGA_CONTROL, 0, 1, 0),
2414 };
2415
2416 static const struct snd_kcontrol_new inpgar[] = {
2417 SOC_DAPM_SINGLE("IN1R Switch", WM8962_RIGHT_INPUT_PGA_CONTROL, 3, 1, 0),
2418 SOC_DAPM_SINGLE("IN2R Switch", WM8962_RIGHT_INPUT_PGA_CONTROL, 2, 1, 0),
2419 SOC_DAPM_SINGLE("IN3R Switch", WM8962_RIGHT_INPUT_PGA_CONTROL, 1, 1, 0),
2420 SOC_DAPM_SINGLE("IN4R Switch", WM8962_RIGHT_INPUT_PGA_CONTROL, 0, 1, 0),
2421 };
2422
2423 static const struct snd_kcontrol_new mixinl[] = {
2424 SOC_DAPM_SINGLE("IN2L Switch", WM8962_INPUT_MIXER_CONTROL_2, 5, 1, 0),
2425 SOC_DAPM_SINGLE("IN3L Switch", WM8962_INPUT_MIXER_CONTROL_2, 4, 1, 0),
2426 SOC_DAPM_SINGLE("PGA Switch", WM8962_INPUT_MIXER_CONTROL_2, 3, 1, 0),
2427 };
2428
2429 static const struct snd_kcontrol_new mixinr[] = {
2430 SOC_DAPM_SINGLE("IN2R Switch", WM8962_INPUT_MIXER_CONTROL_2, 2, 1, 0),
2431 SOC_DAPM_SINGLE("IN3R Switch", WM8962_INPUT_MIXER_CONTROL_2, 1, 1, 0),
2432 SOC_DAPM_SINGLE("PGA Switch", WM8962_INPUT_MIXER_CONTROL_2, 0, 1, 0),
2433 };
2434
2435 static const struct snd_kcontrol_new hpmixl[] = {
2436 SOC_DAPM_SINGLE("DACL Switch", WM8962_HEADPHONE_MIXER_1, 5, 1, 0),
2437 SOC_DAPM_SINGLE("DACR Switch", WM8962_HEADPHONE_MIXER_1, 4, 1, 0),
2438 SOC_DAPM_SINGLE("MIXINL Switch", WM8962_HEADPHONE_MIXER_1, 3, 1, 0),
2439 SOC_DAPM_SINGLE("MIXINR Switch", WM8962_HEADPHONE_MIXER_1, 2, 1, 0),
2440 SOC_DAPM_SINGLE("IN4L Switch", WM8962_HEADPHONE_MIXER_1, 1, 1, 0),
2441 SOC_DAPM_SINGLE("IN4R Switch", WM8962_HEADPHONE_MIXER_1, 0, 1, 0),
2442 };
2443
2444 static const struct snd_kcontrol_new hpmixr[] = {
2445 SOC_DAPM_SINGLE("DACL Switch", WM8962_HEADPHONE_MIXER_2, 5, 1, 0),
2446 SOC_DAPM_SINGLE("DACR Switch", WM8962_HEADPHONE_MIXER_2, 4, 1, 0),
2447 SOC_DAPM_SINGLE("MIXINL Switch", WM8962_HEADPHONE_MIXER_2, 3, 1, 0),
2448 SOC_DAPM_SINGLE("MIXINR Switch", WM8962_HEADPHONE_MIXER_2, 2, 1, 0),
2449 SOC_DAPM_SINGLE("IN4L Switch", WM8962_HEADPHONE_MIXER_2, 1, 1, 0),
2450 SOC_DAPM_SINGLE("IN4R Switch", WM8962_HEADPHONE_MIXER_2, 0, 1, 0),
2451 };
2452
2453 static const struct snd_kcontrol_new spkmixl[] = {
2454 SOC_DAPM_SINGLE("DACL Switch", WM8962_SPEAKER_MIXER_1, 5, 1, 0),
2455 SOC_DAPM_SINGLE("DACR Switch", WM8962_SPEAKER_MIXER_1, 4, 1, 0),
2456 SOC_DAPM_SINGLE("MIXINL Switch", WM8962_SPEAKER_MIXER_1, 3, 1, 0),
2457 SOC_DAPM_SINGLE("MIXINR Switch", WM8962_SPEAKER_MIXER_1, 2, 1, 0),
2458 SOC_DAPM_SINGLE("IN4L Switch", WM8962_SPEAKER_MIXER_1, 1, 1, 0),
2459 SOC_DAPM_SINGLE("IN4R Switch", WM8962_SPEAKER_MIXER_1, 0, 1, 0),
2460 };
2461
2462 static const struct snd_kcontrol_new spkmixr[] = {
2463 SOC_DAPM_SINGLE("DACL Switch", WM8962_SPEAKER_MIXER_2, 5, 1, 0),
2464 SOC_DAPM_SINGLE("DACR Switch", WM8962_SPEAKER_MIXER_2, 4, 1, 0),
2465 SOC_DAPM_SINGLE("MIXINL Switch", WM8962_SPEAKER_MIXER_2, 3, 1, 0),
2466 SOC_DAPM_SINGLE("MIXINR Switch", WM8962_SPEAKER_MIXER_2, 2, 1, 0),
2467 SOC_DAPM_SINGLE("IN4L Switch", WM8962_SPEAKER_MIXER_2, 1, 1, 0),
2468 SOC_DAPM_SINGLE("IN4R Switch", WM8962_SPEAKER_MIXER_2, 0, 1, 0),
2469 };
2470
2471 static const struct snd_soc_dapm_widget wm8962_dapm_widgets[] = {
2472 SND_SOC_DAPM_INPUT("IN1L"),
2473 SND_SOC_DAPM_INPUT("IN1R"),
2474 SND_SOC_DAPM_INPUT("IN2L"),
2475 SND_SOC_DAPM_INPUT("IN2R"),
2476 SND_SOC_DAPM_INPUT("IN3L"),
2477 SND_SOC_DAPM_INPUT("IN3R"),
2478 SND_SOC_DAPM_INPUT("IN4L"),
2479 SND_SOC_DAPM_INPUT("IN4R"),
2480 SND_SOC_DAPM_INPUT("Beep"),
2481 SND_SOC_DAPM_INPUT("DMICDAT"),
2482
2483 SND_SOC_DAPM_MICBIAS("MICBIAS", WM8962_PWR_MGMT_1, 1, 0),
2484
2485 SND_SOC_DAPM_SUPPLY("Class G", WM8962_CHARGE_PUMP_B, 0, 1, NULL, 0),
2486 SND_SOC_DAPM_SUPPLY("SYSCLK", WM8962_CLOCKING2, 5, 0, sysclk_event,
2487                     SND_SOC_DAPM_PRE_PMU | SND_SOC_DAPM_POST_PMD),
2488 SND_SOC_DAPM_SUPPLY("Charge Pump", WM8962_CHARGE_PUMP_1, 0, 0, cp_event,
2489                     SND_SOC_DAPM_POST_PMU),
2490 SND_SOC_DAPM_SUPPLY("TOCLK", WM8962_ADDITIONAL_CONTROL_1, 0, 0, NULL, 0),
2491
2492 SND_SOC_DAPM_MIXER("INPGAL", WM8962_LEFT_INPUT_PGA_CONTROL, 4, 0,
2493                    inpgal, ARRAY_SIZE(inpgal)),
2494 SND_SOC_DAPM_MIXER("INPGAR", WM8962_RIGHT_INPUT_PGA_CONTROL, 4, 0,
2495                    inpgar, ARRAY_SIZE(inpgar)),
2496 SND_SOC_DAPM_MIXER("MIXINL", WM8962_PWR_MGMT_1, 5, 0,
2497                    mixinl, ARRAY_SIZE(mixinl)),
2498 SND_SOC_DAPM_MIXER("MIXINR", WM8962_PWR_MGMT_1, 4, 0,
2499                    mixinr, ARRAY_SIZE(mixinr)),
2500
2501 SND_SOC_DAPM_AIF_IN("DMIC", NULL, 0, WM8962_PWR_MGMT_1, 10, 0),
2502
2503 SND_SOC_DAPM_ADC("ADCL", "Capture", WM8962_PWR_MGMT_1, 3, 0),
2504 SND_SOC_DAPM_ADC("ADCR", "Capture", WM8962_PWR_MGMT_1, 2, 0),
2505
2506 SND_SOC_DAPM_MUX("STL", SND_SOC_NOPM, 0, 0, &stl_mux),
2507 SND_SOC_DAPM_MUX("STR", SND_SOC_NOPM, 0, 0, &str_mux),
2508
2509 SND_SOC_DAPM_DAC("DACL", "Playback", WM8962_PWR_MGMT_2, 8, 0),
2510 SND_SOC_DAPM_DAC("DACR", "Playback", WM8962_PWR_MGMT_2, 7, 0),
2511
2512 SND_SOC_DAPM_PGA("Left Bypass", SND_SOC_NOPM, 0, 0, NULL, 0),
2513 SND_SOC_DAPM_PGA("Right Bypass", SND_SOC_NOPM, 0, 0, NULL, 0),
2514
2515 SND_SOC_DAPM_MIXER("HPMIXL", WM8962_MIXER_ENABLES, 3, 0,
2516                    hpmixl, ARRAY_SIZE(hpmixl)),
2517 SND_SOC_DAPM_MIXER("HPMIXR", WM8962_MIXER_ENABLES, 2, 0,
2518                    hpmixr, ARRAY_SIZE(hpmixr)),
2519
2520 SND_SOC_DAPM_MUX_E("HPOUTL PGA", WM8962_PWR_MGMT_2, 6, 0, &hpoutl_mux,
2521                    out_pga_event, SND_SOC_DAPM_POST_PMU),
2522 SND_SOC_DAPM_MUX_E("HPOUTR PGA", WM8962_PWR_MGMT_2, 5, 0, &hpoutr_mux,
2523                    out_pga_event, SND_SOC_DAPM_POST_PMU),
2524
2525 SND_SOC_DAPM_PGA_E("HPOUT", SND_SOC_NOPM, 0, 0, NULL, 0, hp_event,
2526                    SND_SOC_DAPM_POST_PMU | SND_SOC_DAPM_PRE_PMD),
2527
2528 SND_SOC_DAPM_OUTPUT("HPOUTL"),
2529 SND_SOC_DAPM_OUTPUT("HPOUTR"),
2530 };
2531
2532 static const struct snd_soc_dapm_widget wm8962_dapm_spk_mono_widgets[] = {
2533 SND_SOC_DAPM_MIXER("Speaker Mixer", WM8962_MIXER_ENABLES, 1, 0,
2534                    spkmixl, ARRAY_SIZE(spkmixl)),
2535 SND_SOC_DAPM_MUX_E("Speaker PGA", WM8962_PWR_MGMT_2, 4, 0, &spkoutl_mux,
2536                    out_pga_event, SND_SOC_DAPM_POST_PMU),
2537 SND_SOC_DAPM_PGA("Speaker Output", WM8962_CLASS_D_CONTROL_1, 7, 0, NULL, 0),
2538 SND_SOC_DAPM_OUTPUT("SPKOUT"),
2539 };
2540
2541 static const struct snd_soc_dapm_widget wm8962_dapm_spk_stereo_widgets[] = {
2542 SND_SOC_DAPM_MIXER("SPKOUTL Mixer", WM8962_MIXER_ENABLES, 1, 0,
2543                    spkmixl, ARRAY_SIZE(spkmixl)),
2544 SND_SOC_DAPM_MIXER("SPKOUTR Mixer", WM8962_MIXER_ENABLES, 0, 0,
2545                    spkmixr, ARRAY_SIZE(spkmixr)),
2546
2547 SND_SOC_DAPM_MUX_E("SPKOUTL PGA", WM8962_PWR_MGMT_2, 4, 0, &spkoutl_mux,
2548                    out_pga_event, SND_SOC_DAPM_POST_PMU),
2549 SND_SOC_DAPM_MUX_E("SPKOUTR PGA", WM8962_PWR_MGMT_2, 3, 0, &spkoutr_mux,
2550                    out_pga_event, SND_SOC_DAPM_POST_PMU),
2551
2552 SND_SOC_DAPM_PGA("SPKOUTR Output", WM8962_CLASS_D_CONTROL_1, 7, 0, NULL, 0),
2553 SND_SOC_DAPM_PGA("SPKOUTL Output", WM8962_CLASS_D_CONTROL_1, 6, 0, NULL, 0),
2554
2555 SND_SOC_DAPM_OUTPUT("SPKOUTL"),
2556 SND_SOC_DAPM_OUTPUT("SPKOUTR"),
2557 };
2558
2559 static const struct snd_soc_dapm_route wm8962_intercon[] = {
2560         { "INPGAL", "IN1L Switch", "IN1L" },
2561         { "INPGAL", "IN2L Switch", "IN2L" },
2562         { "INPGAL", "IN3L Switch", "IN3L" },
2563         { "INPGAL", "IN4L Switch", "IN4L" },
2564
2565         { "INPGAR", "IN1R Switch", "IN1R" },
2566         { "INPGAR", "IN2R Switch", "IN2R" },
2567         { "INPGAR", "IN3R Switch", "IN3R" },
2568         { "INPGAR", "IN4R Switch", "IN4R" },
2569
2570         { "MIXINL", "IN2L Switch", "IN2L" },
2571         { "MIXINL", "IN3L Switch", "IN3L" },
2572         { "MIXINL", "PGA Switch", "INPGAL" },
2573
2574         { "MIXINR", "IN2R Switch", "IN2R" },
2575         { "MIXINR", "IN3R Switch", "IN3R" },
2576         { "MIXINR", "PGA Switch", "INPGAR" },
2577
2578         { "MICBIAS", NULL, "SYSCLK" },
2579
2580         { "DMIC", NULL, "DMICDAT" },
2581
2582         { "ADCL", NULL, "SYSCLK" },
2583         { "ADCL", NULL, "TOCLK" },
2584         { "ADCL", NULL, "MIXINL" },
2585         { "ADCL", NULL, "DMIC" },
2586
2587         { "ADCR", NULL, "SYSCLK" },
2588         { "ADCR", NULL, "TOCLK" },
2589         { "ADCR", NULL, "MIXINR" },
2590         { "ADCR", NULL, "DMIC" },
2591
2592         { "STL", "Left", "ADCL" },
2593         { "STL", "Right", "ADCR" },
2594
2595         { "STR", "Left", "ADCL" },
2596         { "STR", "Right", "ADCR" },
2597
2598         { "DACL", NULL, "SYSCLK" },
2599         { "DACL", NULL, "TOCLK" },
2600         { "DACL", NULL, "Beep" },
2601         { "DACL", NULL, "STL" },
2602
2603         { "DACR", NULL, "SYSCLK" },
2604         { "DACR", NULL, "TOCLK" },
2605         { "DACR", NULL, "Beep" },
2606         { "DACR", NULL, "STR" },
2607
2608         { "HPMIXL", "IN4L Switch", "IN4L" },
2609         { "HPMIXL", "IN4R Switch", "IN4R" },
2610         { "HPMIXL", "DACL Switch", "DACL" },
2611         { "HPMIXL", "DACR Switch", "DACR" },
2612         { "HPMIXL", "MIXINL Switch", "MIXINL" },
2613         { "HPMIXL", "MIXINR Switch", "MIXINR" },
2614
2615         { "HPMIXR", "IN4L Switch", "IN4L" },
2616         { "HPMIXR", "IN4R Switch", "IN4R" },
2617         { "HPMIXR", "DACL Switch", "DACL" },
2618         { "HPMIXR", "DACR Switch", "DACR" },
2619         { "HPMIXR", "MIXINL Switch", "MIXINL" },
2620         { "HPMIXR", "MIXINR Switch", "MIXINR" },
2621
2622         { "Left Bypass", NULL, "HPMIXL" },
2623         { "Left Bypass", NULL, "Class G" },
2624
2625         { "Right Bypass", NULL, "HPMIXR" },
2626         { "Right Bypass", NULL, "Class G" },
2627
2628         { "HPOUTL PGA", "Mixer", "Left Bypass" },
2629         { "HPOUTL PGA", "DAC", "DACL" },
2630
2631         { "HPOUTR PGA", "Mixer", "Right Bypass" },
2632         { "HPOUTR PGA", "DAC", "DACR" },
2633
2634         { "HPOUT", NULL, "HPOUTL PGA" },
2635         { "HPOUT", NULL, "HPOUTR PGA" },
2636         { "HPOUT", NULL, "Charge Pump" },
2637         { "HPOUT", NULL, "SYSCLK" },
2638         { "HPOUT", NULL, "TOCLK" },
2639
2640         { "HPOUTL", NULL, "HPOUT" },
2641         { "HPOUTR", NULL, "HPOUT" },
2642 };
2643
2644 static const struct snd_soc_dapm_route wm8962_spk_mono_intercon[] = {
2645         { "Speaker Mixer", "IN4L Switch", "IN4L" },
2646         { "Speaker Mixer", "IN4R Switch", "IN4R" },
2647         { "Speaker Mixer", "DACL Switch", "DACL" },
2648         { "Speaker Mixer", "DACR Switch", "DACR" },
2649         { "Speaker Mixer", "MIXINL Switch", "MIXINL" },
2650         { "Speaker Mixer", "MIXINR Switch", "MIXINR" },
2651
2652         { "Speaker PGA", "Mixer", "Speaker Mixer" },
2653         { "Speaker PGA", "DAC", "DACL" },
2654
2655         { "Speaker Output", NULL, "Speaker PGA" },
2656         { "Speaker Output", NULL, "SYSCLK" },
2657         { "Speaker Output", NULL, "TOCLK" },
2658
2659         { "SPKOUT", NULL, "Speaker Output" },
2660 };
2661
2662 static const struct snd_soc_dapm_route wm8962_spk_stereo_intercon[] = {
2663         { "SPKOUTL Mixer", "IN4L Switch", "IN4L" },
2664         { "SPKOUTL Mixer", "IN4R Switch", "IN4R" },
2665         { "SPKOUTL Mixer", "DACL Switch", "DACL" },
2666         { "SPKOUTL Mixer", "DACR Switch", "DACR" },
2667         { "SPKOUTL Mixer", "MIXINL Switch", "MIXINL" },
2668         { "SPKOUTL Mixer", "MIXINR Switch", "MIXINR" },
2669
2670         { "SPKOUTR Mixer", "IN4L Switch", "IN4L" },
2671         { "SPKOUTR Mixer", "IN4R Switch", "IN4R" },
2672         { "SPKOUTR Mixer", "DACL Switch", "DACL" },
2673         { "SPKOUTR Mixer", "DACR Switch", "DACR" },
2674         { "SPKOUTR Mixer", "MIXINL Switch", "MIXINL" },
2675         { "SPKOUTR Mixer", "MIXINR Switch", "MIXINR" },
2676
2677         { "SPKOUTL PGA", "Mixer", "SPKOUTL Mixer" },
2678         { "SPKOUTL PGA", "DAC", "DACL" },
2679
2680         { "SPKOUTR PGA", "Mixer", "SPKOUTR Mixer" },
2681         { "SPKOUTR PGA", "DAC", "DACR" },
2682
2683         { "SPKOUTL Output", NULL, "SPKOUTL PGA" },
2684         { "SPKOUTL Output", NULL, "SYSCLK" },
2685         { "SPKOUTL Output", NULL, "TOCLK" },
2686
2687         { "SPKOUTR Output", NULL, "SPKOUTR PGA" },
2688         { "SPKOUTR Output", NULL, "SYSCLK" },
2689         { "SPKOUTR Output", NULL, "TOCLK" },
2690
2691         { "SPKOUTL", NULL, "SPKOUTL Output" },
2692         { "SPKOUTR", NULL, "SPKOUTR Output" },
2693 };
2694
2695 static int wm8962_add_widgets(struct snd_soc_codec *codec)
2696 {
2697         struct wm8962_pdata *pdata = dev_get_platdata(codec->dev);
2698         struct snd_soc_dapm_context *dapm = &codec->dapm;
2699
2700         snd_soc_add_controls(codec, wm8962_snd_controls,
2701                              ARRAY_SIZE(wm8962_snd_controls));
2702         if (pdata && pdata->spk_mono)
2703                 snd_soc_add_controls(codec, wm8962_spk_mono_controls,
2704                                      ARRAY_SIZE(wm8962_spk_mono_controls));
2705         else
2706                 snd_soc_add_controls(codec, wm8962_spk_stereo_controls,
2707                                      ARRAY_SIZE(wm8962_spk_stereo_controls));
2708
2709
2710         snd_soc_dapm_new_controls(dapm, wm8962_dapm_widgets,
2711                                   ARRAY_SIZE(wm8962_dapm_widgets));
2712         if (pdata && pdata->spk_mono)
2713                 snd_soc_dapm_new_controls(dapm, wm8962_dapm_spk_mono_widgets,
2714                                           ARRAY_SIZE(wm8962_dapm_spk_mono_widgets));
2715         else
2716                 snd_soc_dapm_new_controls(dapm, wm8962_dapm_spk_stereo_widgets,
2717                                           ARRAY_SIZE(wm8962_dapm_spk_stereo_widgets));
2718
2719         snd_soc_dapm_add_routes(dapm, wm8962_intercon,
2720                                 ARRAY_SIZE(wm8962_intercon));
2721         if (pdata && pdata->spk_mono)
2722                 snd_soc_dapm_add_routes(dapm, wm8962_spk_mono_intercon,
2723                                         ARRAY_SIZE(wm8962_spk_mono_intercon));
2724         else
2725                 snd_soc_dapm_add_routes(dapm, wm8962_spk_stereo_intercon,
2726                                         ARRAY_SIZE(wm8962_spk_stereo_intercon));
2727
2728
2729         snd_soc_dapm_disable_pin(dapm, "Beep");
2730
2731         return 0;
2732 }
2733
2734 static void wm8962_sync_cache(struct snd_soc_codec *codec)
2735 {
2736         u16 *reg_cache = codec->reg_cache;
2737         int i;
2738
2739         if (!codec->cache_sync)
2740                 return;
2741
2742         dev_dbg(codec->dev, "Syncing cache\n");
2743
2744         codec->cache_only = 0;
2745
2746         /* Sync back cached values if they're different from the
2747          * hardware default.
2748          */
2749         for (i = 1; i < codec->driver->reg_cache_size; i++) {
2750                 if (i == WM8962_SOFTWARE_RESET)
2751                         continue;
2752                 if (reg_cache[i] == wm8962_reg[i])
2753                         continue;
2754
2755                 snd_soc_write(codec, i, reg_cache[i]);
2756         }
2757
2758         codec->cache_sync = 0;
2759 }
2760
2761 /* -1 for reserved values */
2762 static const int bclk_divs[] = {
2763         1, -1, 2, 3, 4, -1, 6, 8, -1, 12, 16, 24, -1, 32, 32, 32
2764 };
2765
2766 static void wm8962_configure_bclk(struct snd_soc_codec *codec)
2767 {
2768         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
2769         int dspclk, i;
2770         int clocking2 = 0;
2771         int aif2 = 0;
2772
2773         if (!wm8962->bclk) {
2774                 dev_dbg(codec->dev, "No BCLK rate configured\n");
2775                 return;
2776         }
2777
2778         dspclk = snd_soc_read(codec, WM8962_CLOCKING1);
2779         if (dspclk < 0) {
2780                 dev_err(codec->dev, "Failed to read DSPCLK: %d\n", dspclk);
2781                 return;
2782         }
2783
2784         dspclk = (dspclk & WM8962_DSPCLK_DIV_MASK) >> WM8962_DSPCLK_DIV_SHIFT;
2785         switch (dspclk) {
2786         case 0:
2787                 dspclk = wm8962->sysclk_rate;
2788                 break;
2789         case 1:
2790                 dspclk = wm8962->sysclk_rate / 2;
2791                 break;
2792         case 2:
2793                 dspclk = wm8962->sysclk_rate / 4;
2794                 break;
2795         default:
2796                 dev_warn(codec->dev, "Unknown DSPCLK divisor read back\n");
2797                 dspclk = wm8962->sysclk;
2798         }
2799
2800         dev_dbg(codec->dev, "DSPCLK is %dHz, BCLK %d\n", dspclk, wm8962->bclk);
2801
2802         /* We're expecting an exact match */
2803         for (i = 0; i < ARRAY_SIZE(bclk_divs); i++) {
2804                 if (bclk_divs[i] < 0)
2805                         continue;
2806
2807                 if (dspclk / bclk_divs[i] == wm8962->bclk) {
2808                         dev_dbg(codec->dev, "Selected BCLK_DIV %d for %dHz\n",
2809                                 bclk_divs[i], wm8962->bclk);
2810                         clocking2 |= i;
2811                         break;
2812                 }
2813         }
2814         if (i == ARRAY_SIZE(bclk_divs)) {
2815                 dev_err(codec->dev, "Unsupported BCLK ratio %d\n",
2816                         dspclk / wm8962->bclk);
2817                 return;
2818         }
2819
2820         aif2 |= wm8962->bclk / wm8962->lrclk;
2821         dev_dbg(codec->dev, "Selected LRCLK divisor %d for %dHz\n",
2822                 wm8962->bclk / wm8962->lrclk, wm8962->lrclk);
2823
2824         snd_soc_update_bits(codec, WM8962_CLOCKING2,
2825                             WM8962_BCLK_DIV_MASK, clocking2);
2826         snd_soc_update_bits(codec, WM8962_AUDIO_INTERFACE_2,
2827                             WM8962_AIF_RATE_MASK, aif2);
2828 }
2829
2830 static int wm8962_set_bias_level(struct snd_soc_codec *codec,
2831                                  enum snd_soc_bias_level level)
2832 {
2833         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
2834         int ret;
2835
2836         if (level == codec->dapm.bias_level)
2837                 return 0;
2838
2839         switch (level) {
2840         case SND_SOC_BIAS_ON:
2841                 break;
2842
2843         case SND_SOC_BIAS_PREPARE:
2844                 /* VMID 2*50k */
2845                 snd_soc_update_bits(codec, WM8962_PWR_MGMT_1,
2846                                     WM8962_VMID_SEL_MASK, 0x80);
2847                 break;
2848
2849         case SND_SOC_BIAS_STANDBY:
2850                 if (codec->dapm.bias_level == SND_SOC_BIAS_OFF) {
2851                         ret = regulator_bulk_enable(ARRAY_SIZE(wm8962->supplies),
2852                                                     wm8962->supplies);
2853                         if (ret != 0) {
2854                                 dev_err(codec->dev,
2855                                         "Failed to enable supplies: %d\n",
2856                                         ret);
2857                                 return ret;
2858                         }
2859
2860                         wm8962_sync_cache(codec);
2861
2862                         snd_soc_update_bits(codec, WM8962_ANTI_POP,
2863                                             WM8962_STARTUP_BIAS_ENA |
2864                                             WM8962_VMID_BUF_ENA,
2865                                             WM8962_STARTUP_BIAS_ENA |
2866                                             WM8962_VMID_BUF_ENA);
2867
2868                         /* Bias enable at 2*50k for ramp */
2869                         snd_soc_update_bits(codec, WM8962_PWR_MGMT_1,
2870                                             WM8962_VMID_SEL_MASK |
2871                                             WM8962_BIAS_ENA,
2872                                             WM8962_BIAS_ENA | 0x180);
2873
2874                         msleep(5);
2875
2876                         snd_soc_update_bits(codec, WM8962_CLOCKING2,
2877                                             WM8962_CLKREG_OVD,
2878                                             WM8962_CLKREG_OVD);
2879
2880                         wm8962_configure_bclk(codec);
2881                 }
2882
2883                 /* VMID 2*250k */
2884                 snd_soc_update_bits(codec, WM8962_PWR_MGMT_1,
2885                                     WM8962_VMID_SEL_MASK, 0x100);
2886                 break;
2887
2888         case SND_SOC_BIAS_OFF:
2889                 snd_soc_update_bits(codec, WM8962_PWR_MGMT_1,
2890                                     WM8962_VMID_SEL_MASK | WM8962_BIAS_ENA, 0);
2891
2892                 snd_soc_update_bits(codec, WM8962_ANTI_POP,
2893                                     WM8962_STARTUP_BIAS_ENA |
2894                                     WM8962_VMID_BUF_ENA, 0);
2895
2896                 regulator_bulk_disable(ARRAY_SIZE(wm8962->supplies),
2897                                        wm8962->supplies);
2898                 break;
2899         }
2900         codec->dapm.bias_level = level;
2901         return 0;
2902 }
2903
2904 static const struct {
2905         int rate;
2906         int reg;
2907 } sr_vals[] = {
2908         { 48000, 0 },
2909         { 44100, 0 },
2910         { 32000, 1 },
2911         { 22050, 2 },
2912         { 24000, 2 },
2913         { 16000, 3 },
2914         { 11025, 4 },
2915         { 12000, 4 },
2916         { 8000,  5 },
2917         { 88200, 6 },
2918         { 96000, 6 },
2919 };
2920
2921 static const int sysclk_rates[] = {
2922         64, 128, 192, 256, 384, 512, 768, 1024, 1408, 1536,
2923 };
2924
2925 static int wm8962_hw_params(struct snd_pcm_substream *substream,
2926                             struct snd_pcm_hw_params *params,
2927                             struct snd_soc_dai *dai)
2928 {
2929         struct snd_soc_pcm_runtime *rtd = substream->private_data;
2930         struct snd_soc_codec *codec = rtd->codec;
2931         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
2932         int rate = params_rate(params);
2933         int i;
2934         int aif0 = 0;
2935         int adctl3 = 0;
2936         int clocking4 = 0;
2937
2938         wm8962->bclk = snd_soc_params_to_bclk(params);
2939         wm8962->lrclk = params_rate(params);
2940
2941         for (i = 0; i < ARRAY_SIZE(sr_vals); i++) {
2942                 if (sr_vals[i].rate == rate) {
2943                         adctl3 |= sr_vals[i].reg;
2944                         break;
2945                 }
2946         }
2947         if (i == ARRAY_SIZE(sr_vals)) {
2948                 dev_err(codec->dev, "Unsupported rate %dHz\n", rate);
2949                 return -EINVAL;
2950         }
2951
2952         if (rate % 8000 == 0)
2953                 adctl3 |= WM8962_SAMPLE_RATE_INT_MODE;
2954
2955         for (i = 0; i < ARRAY_SIZE(sysclk_rates); i++) {
2956                 if (sysclk_rates[i] == wm8962->sysclk_rate / rate) {
2957                         clocking4 |= i << WM8962_SYSCLK_RATE_SHIFT;
2958                         break;
2959                 }
2960         }
2961         if (i == ARRAY_SIZE(sysclk_rates)) {
2962                 dev_err(codec->dev, "Unsupported sysclk ratio %d\n",
2963                         wm8962->sysclk_rate / rate);
2964                 return -EINVAL;
2965         }
2966
2967         switch (params_format(params)) {
2968         case SNDRV_PCM_FORMAT_S16_LE:
2969                 break;
2970         case SNDRV_PCM_FORMAT_S20_3LE:
2971                 aif0 |= 0x40;
2972                 break;
2973         case SNDRV_PCM_FORMAT_S24_LE:
2974                 aif0 |= 0x80;
2975                 break;
2976         case SNDRV_PCM_FORMAT_S32_LE:
2977                 aif0 |= 0xc0;
2978                 break;
2979         default:
2980                 return -EINVAL;
2981         }
2982
2983         snd_soc_update_bits(codec, WM8962_AUDIO_INTERFACE_0,
2984                             WM8962_WL_MASK, aif0);
2985         snd_soc_update_bits(codec, WM8962_ADDITIONAL_CONTROL_3,
2986                             WM8962_SAMPLE_RATE_INT_MODE |
2987                             WM8962_SAMPLE_RATE_MASK, adctl3);
2988         snd_soc_update_bits(codec, WM8962_CLOCKING_4,
2989                             WM8962_SYSCLK_RATE_MASK, clocking4);
2990
2991         wm8962_configure_bclk(codec);
2992
2993         return 0;
2994 }
2995
2996 static int wm8962_set_dai_sysclk(struct snd_soc_dai *dai, int clk_id,
2997                                  unsigned int freq, int dir)
2998 {
2999         struct snd_soc_codec *codec = dai->codec;
3000         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3001         int src;
3002
3003         switch (clk_id) {
3004         case WM8962_SYSCLK_MCLK:
3005                 wm8962->sysclk = WM8962_SYSCLK_MCLK;
3006                 src = 0;
3007                 break;
3008         case WM8962_SYSCLK_FLL:
3009                 wm8962->sysclk = WM8962_SYSCLK_FLL;
3010                 src = 1 << WM8962_SYSCLK_SRC_SHIFT;
3011                 break;
3012         default:
3013                 return -EINVAL;
3014         }
3015
3016         snd_soc_update_bits(codec, WM8962_CLOCKING2, WM8962_SYSCLK_SRC_MASK,
3017                             src);
3018
3019         wm8962->sysclk_rate = freq;
3020
3021         return 0;
3022 }
3023
3024 static int wm8962_set_dai_fmt(struct snd_soc_dai *dai, unsigned int fmt)
3025 {
3026         struct snd_soc_codec *codec = dai->codec;
3027         int aif0 = 0;
3028
3029         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
3030         case SND_SOC_DAIFMT_DSP_A:
3031                 aif0 |= WM8962_LRCLK_INV;
3032         case SND_SOC_DAIFMT_DSP_B:
3033                 aif0 |= 3;
3034
3035                 switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
3036                 case SND_SOC_DAIFMT_NB_NF:
3037                 case SND_SOC_DAIFMT_IB_NF:
3038                         break;
3039                 default:
3040                         return -EINVAL;
3041                 }
3042                 break;
3043
3044         case SND_SOC_DAIFMT_RIGHT_J:
3045                 break;
3046         case SND_SOC_DAIFMT_LEFT_J:
3047                 aif0 |= 1;
3048                 break;
3049         case SND_SOC_DAIFMT_I2S:
3050                 aif0 |= 2;
3051                 break;
3052         default:
3053                 return -EINVAL;
3054         }
3055
3056         switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
3057         case SND_SOC_DAIFMT_NB_NF:
3058                 break;
3059         case SND_SOC_DAIFMT_IB_NF:
3060                 aif0 |= WM8962_BCLK_INV;
3061                 break;
3062         case SND_SOC_DAIFMT_NB_IF:
3063                 aif0 |= WM8962_LRCLK_INV;
3064                 break;
3065         case SND_SOC_DAIFMT_IB_IF:
3066                 aif0 |= WM8962_BCLK_INV | WM8962_LRCLK_INV;
3067                 break;
3068         default:
3069                 return -EINVAL;
3070         }
3071
3072         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
3073         case SND_SOC_DAIFMT_CBM_CFM:
3074                 aif0 |= WM8962_MSTR;
3075                 break;
3076         case SND_SOC_DAIFMT_CBS_CFS:
3077                 break;
3078         default:
3079                 return -EINVAL;
3080         }
3081
3082         snd_soc_update_bits(codec, WM8962_AUDIO_INTERFACE_0,
3083                             WM8962_FMT_MASK | WM8962_BCLK_INV | WM8962_MSTR |
3084                             WM8962_LRCLK_INV, aif0);
3085
3086         return 0;
3087 }
3088
3089 struct _fll_div {
3090         u16 fll_fratio;
3091         u16 fll_outdiv;
3092         u16 fll_refclk_div;
3093         u16 n;
3094         u16 theta;
3095         u16 lambda;
3096 };
3097
3098 /* The size in bits of the FLL divide multiplied by 10
3099  * to allow rounding later */
3100 #define FIXED_FLL_SIZE ((1 << 16) * 10)
3101
3102 static struct {
3103         unsigned int min;
3104         unsigned int max;
3105         u16 fll_fratio;
3106         int ratio;
3107 } fll_fratios[] = {
3108         {       0,    64000, 4, 16 },
3109         {   64000,   128000, 3,  8 },
3110         {  128000,   256000, 2,  4 },
3111         {  256000,  1000000, 1,  2 },
3112         { 1000000, 13500000, 0,  1 },
3113 };
3114
3115 static int fll_factors(struct _fll_div *fll_div, unsigned int Fref,
3116                        unsigned int Fout)
3117 {
3118         unsigned int target;
3119         unsigned int div;
3120         unsigned int fratio, gcd_fll;
3121         int i;
3122
3123         /* Fref must be <=13.5MHz */
3124         div = 1;
3125         fll_div->fll_refclk_div = 0;
3126         while ((Fref / div) > 13500000) {
3127                 div *= 2;
3128                 fll_div->fll_refclk_div++;
3129
3130                 if (div > 4) {
3131                         pr_err("Can't scale %dMHz input down to <=13.5MHz\n",
3132                                Fref);
3133                         return -EINVAL;
3134                 }
3135         }
3136
3137         pr_debug("FLL Fref=%u Fout=%u\n", Fref, Fout);
3138
3139         /* Apply the division for our remaining calculations */
3140         Fref /= div;
3141
3142         /* Fvco should be 90-100MHz; don't check the upper bound */
3143         div = 2;
3144         while (Fout * div < 90000000) {
3145                 div++;
3146                 if (div > 64) {
3147                         pr_err("Unable to find FLL_OUTDIV for Fout=%uHz\n",
3148                                Fout);
3149                         return -EINVAL;
3150                 }
3151         }
3152         target = Fout * div;
3153         fll_div->fll_outdiv = div - 1;
3154
3155         pr_debug("FLL Fvco=%dHz\n", target);
3156
3157         /* Find an appropriate FLL_FRATIO and factor it out of the target */
3158         for (i = 0; i < ARRAY_SIZE(fll_fratios); i++) {
3159                 if (fll_fratios[i].min <= Fref && Fref <= fll_fratios[i].max) {
3160                         fll_div->fll_fratio = fll_fratios[i].fll_fratio;
3161                         fratio = fll_fratios[i].ratio;
3162                         break;
3163                 }
3164         }
3165         if (i == ARRAY_SIZE(fll_fratios)) {
3166                 pr_err("Unable to find FLL_FRATIO for Fref=%uHz\n", Fref);
3167                 return -EINVAL;
3168         }
3169
3170         fll_div->n = target / (fratio * Fref);
3171
3172         if (target % Fref == 0) {
3173                 fll_div->theta = 0;
3174                 fll_div->lambda = 0;
3175         } else {
3176                 gcd_fll = gcd(target, fratio * Fref);
3177
3178                 fll_div->theta = (target - (fll_div->n * fratio * Fref))
3179                         / gcd_fll;
3180                 fll_div->lambda = (fratio * Fref) / gcd_fll;
3181         }
3182
3183         pr_debug("FLL N=%x THETA=%x LAMBDA=%x\n",
3184                  fll_div->n, fll_div->theta, fll_div->lambda);
3185         pr_debug("FLL_FRATIO=%x FLL_OUTDIV=%x FLL_REFCLK_DIV=%x\n",
3186                  fll_div->fll_fratio, fll_div->fll_outdiv,
3187                  fll_div->fll_refclk_div);
3188
3189         return 0;
3190 }
3191
3192 static int wm8962_set_fll(struct snd_soc_codec *codec, int fll_id, int source,
3193                           unsigned int Fref, unsigned int Fout)
3194 {
3195         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3196         struct _fll_div fll_div;
3197         unsigned long timeout;
3198         int ret;
3199         int fll1 = snd_soc_read(codec, WM8962_FLL_CONTROL_1) & WM8962_FLL_ENA;
3200
3201         /* Any change? */
3202         if (source == wm8962->fll_src && Fref == wm8962->fll_fref &&
3203             Fout == wm8962->fll_fout)
3204                 return 0;
3205
3206         if (Fout == 0) {
3207                 dev_dbg(codec->dev, "FLL disabled\n");
3208
3209                 wm8962->fll_fref = 0;
3210                 wm8962->fll_fout = 0;
3211
3212                 snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1,
3213                                     WM8962_FLL_ENA, 0);
3214
3215                 return 0;
3216         }
3217
3218         ret = fll_factors(&fll_div, Fref, Fout);
3219         if (ret != 0)
3220                 return ret;
3221
3222         switch (fll_id) {
3223         case WM8962_FLL_MCLK:
3224         case WM8962_FLL_BCLK:
3225         case WM8962_FLL_OSC:
3226                 fll1 |= (fll_id - 1) << WM8962_FLL_REFCLK_SRC_SHIFT;
3227                 break;
3228         case WM8962_FLL_INT:
3229                 snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1,
3230                                     WM8962_FLL_OSC_ENA, WM8962_FLL_OSC_ENA);
3231                 snd_soc_update_bits(codec, WM8962_FLL_CONTROL_5,
3232                                     WM8962_FLL_FRC_NCO, WM8962_FLL_FRC_NCO);
3233                 break;
3234         default:
3235                 dev_err(codec->dev, "Unknown FLL source %d\n", ret);
3236                 return -EINVAL;
3237         }
3238
3239         if (fll_div.theta || fll_div.lambda)
3240                 fll1 |= WM8962_FLL_FRAC;
3241
3242         /* Stop the FLL while we reconfigure */
3243         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1, WM8962_FLL_ENA, 0);
3244
3245         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_2,
3246                             WM8962_FLL_OUTDIV_MASK |
3247                             WM8962_FLL_REFCLK_DIV_MASK,
3248                             (fll_div.fll_outdiv << WM8962_FLL_OUTDIV_SHIFT) |
3249                             (fll_div.fll_refclk_div));
3250
3251         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_3,
3252                             WM8962_FLL_FRATIO_MASK, fll_div.fll_fratio);
3253
3254         snd_soc_write(codec, WM8962_FLL_CONTROL_6, fll_div.theta);
3255         snd_soc_write(codec, WM8962_FLL_CONTROL_7, fll_div.lambda);
3256         snd_soc_write(codec, WM8962_FLL_CONTROL_8, fll_div.n);
3257
3258         snd_soc_update_bits(codec, WM8962_FLL_CONTROL_1,
3259                             WM8962_FLL_FRAC | WM8962_FLL_REFCLK_SRC_MASK |
3260                             WM8962_FLL_ENA, fll1);
3261
3262         dev_dbg(codec->dev, "FLL configured for %dHz->%dHz\n", Fref, Fout);
3263
3264         /* This should be a massive overestimate */
3265         timeout = msecs_to_jiffies(1);
3266
3267         wait_for_completion_timeout(&wm8962->fll_lock, timeout);
3268
3269         wm8962->fll_fref = Fref;
3270         wm8962->fll_fout = Fout;
3271         wm8962->fll_src = source;
3272
3273         return 0;
3274 }
3275
3276 static int wm8962_mute(struct snd_soc_dai *dai, int mute)
3277 {
3278         struct snd_soc_codec *codec = dai->codec;
3279         int val;
3280
3281         if (mute)
3282                 val = WM8962_DAC_MUTE;
3283         else
3284                 val = 0;
3285
3286         return snd_soc_update_bits(codec, WM8962_ADC_DAC_CONTROL_1,
3287                                    WM8962_DAC_MUTE, val);
3288 }
3289
3290 #define WM8962_RATES SNDRV_PCM_RATE_8000_96000
3291
3292 #define WM8962_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S20_3LE |\
3293                         SNDRV_PCM_FMTBIT_S24_LE | SNDRV_PCM_FMTBIT_S32_LE)
3294
3295 static struct snd_soc_dai_ops wm8962_dai_ops = {
3296         .hw_params = wm8962_hw_params,
3297         .set_sysclk = wm8962_set_dai_sysclk,
3298         .set_fmt = wm8962_set_dai_fmt,
3299         .digital_mute = wm8962_mute,
3300 };
3301
3302 static struct snd_soc_dai_driver wm8962_dai = {
3303         .name = "wm8962",
3304         .playback = {
3305                 .stream_name = "Playback",
3306                 .channels_min = 2,
3307                 .channels_max = 2,
3308                 .rates = WM8962_RATES,
3309                 .formats = WM8962_FORMATS,
3310         },
3311         .capture = {
3312                 .stream_name = "Capture",
3313                 .channels_min = 2,
3314                 .channels_max = 2,
3315                 .rates = WM8962_RATES,
3316                 .formats = WM8962_FORMATS,
3317         },
3318         .ops = &wm8962_dai_ops,
3319         .symmetric_rates = 1,
3320 };
3321
3322 static void wm8962_mic_work(struct work_struct *work)
3323 {
3324         struct wm8962_priv *wm8962 = container_of(work,
3325                                                   struct wm8962_priv,
3326                                                   mic_work.work);
3327         struct snd_soc_codec *codec = wm8962->codec;
3328         int status = 0;
3329         int irq_pol = 0;
3330         int reg;
3331
3332         reg = snd_soc_read(codec, WM8962_ADDITIONAL_CONTROL_4);
3333
3334         if (reg & WM8962_MICDET_STS) {
3335                 status |= SND_JACK_MICROPHONE;
3336                 irq_pol |= WM8962_MICD_IRQ_POL;
3337         }
3338
3339         if (reg & WM8962_MICSHORT_STS) {
3340                 status |= SND_JACK_BTN_0;
3341                 irq_pol |= WM8962_MICSCD_IRQ_POL;
3342         }
3343
3344         snd_soc_jack_report(wm8962->jack, status,
3345                             SND_JACK_MICROPHONE | SND_JACK_BTN_0);
3346
3347         snd_soc_update_bits(codec, WM8962_MICINT_SOURCE_POL,
3348                             WM8962_MICSCD_IRQ_POL |
3349                             WM8962_MICD_IRQ_POL, irq_pol);
3350 }
3351
3352 static irqreturn_t wm8962_irq(int irq, void *data)
3353 {
3354         struct snd_soc_codec *codec = data;
3355         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3356         int mask;
3357         int active;
3358
3359         mask = snd_soc_read(codec, WM8962_INTERRUPT_STATUS_2_MASK);
3360
3361         active = snd_soc_read(codec, WM8962_INTERRUPT_STATUS_2);
3362         active &= ~mask;
3363
3364         if (active & WM8962_FLL_LOCK_EINT) {
3365                 dev_dbg(codec->dev, "FLL locked\n");
3366                 complete(&wm8962->fll_lock);
3367         }
3368
3369         if (active & WM8962_FIFOS_ERR_EINT)
3370                 dev_err(codec->dev, "FIFO error\n");
3371
3372         if (active & WM8962_TEMP_SHUT_EINT)
3373                 dev_crit(codec->dev, "Thermal shutdown\n");
3374
3375         if (active & (WM8962_MICSCD_EINT | WM8962_MICD_EINT)) {
3376                 dev_dbg(codec->dev, "Microphone event detected\n");
3377
3378 #ifndef CONFIG_SND_SOC_WM8962_MODULE
3379                 trace_snd_soc_jack_irq(dev_name(codec->dev));
3380 #endif
3381
3382                 pm_wakeup_event(codec->dev, 300);
3383
3384                 schedule_delayed_work(&wm8962->mic_work,
3385                                       msecs_to_jiffies(250));
3386         }
3387
3388         /* Acknowledge the interrupts */
3389         snd_soc_write(codec, WM8962_INTERRUPT_STATUS_2, active);
3390
3391         return IRQ_HANDLED;
3392 }
3393
3394 /**
3395  * wm8962_mic_detect - Enable microphone detection via the WM8962 IRQ
3396  *
3397  * @codec:  WM8962 codec
3398  * @jack:   jack to report detection events on
3399  *
3400  * Enable microphone detection via IRQ on the WM8962.  If GPIOs are
3401  * being used to bring out signals to the processor then only platform
3402  * data configuration is needed for WM8962 and processor GPIOs should
3403  * be configured using snd_soc_jack_add_gpios() instead.
3404  *
3405  * If no jack is supplied detection will be disabled.
3406  */
3407 int wm8962_mic_detect(struct snd_soc_codec *codec, struct snd_soc_jack *jack)
3408 {
3409         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3410         int irq_mask, enable;
3411
3412         wm8962->jack = jack;
3413         if (jack) {
3414                 irq_mask = 0;
3415                 enable = WM8962_MICDET_ENA;
3416         } else {
3417                 irq_mask = WM8962_MICD_EINT | WM8962_MICSCD_EINT;
3418                 enable = 0;
3419         }
3420
3421         snd_soc_update_bits(codec, WM8962_INTERRUPT_STATUS_2_MASK,
3422                             WM8962_MICD_EINT | WM8962_MICSCD_EINT, irq_mask);
3423         snd_soc_update_bits(codec, WM8962_ADDITIONAL_CONTROL_4,
3424                             WM8962_MICDET_ENA, enable);
3425
3426         /* Send an initial empty report */
3427         snd_soc_jack_report(wm8962->jack, 0,
3428                             SND_JACK_MICROPHONE | SND_JACK_BTN_0);
3429
3430         return 0;
3431 }
3432 EXPORT_SYMBOL_GPL(wm8962_mic_detect);
3433
3434 #ifdef CONFIG_PM
3435 static int wm8962_resume(struct snd_soc_codec *codec)
3436 {
3437         u16 *reg_cache = codec->reg_cache;
3438         int i;
3439
3440         /* Restore the registers */
3441         for (i = 1; i < codec->driver->reg_cache_size; i++) {
3442                 switch (i) {
3443                 case WM8962_SOFTWARE_RESET:
3444                         continue;
3445                 default:
3446                         break;
3447                 }
3448
3449                 if (reg_cache[i] != wm8962_reg[i])
3450                         snd_soc_write(codec, i, reg_cache[i]);
3451         }
3452
3453         return 0;
3454 }
3455 #else
3456 #define wm8962_resume NULL
3457 #endif
3458
3459 #if defined(CONFIG_INPUT) || defined(CONFIG_INPUT_MODULE)
3460 static int beep_rates[] = {
3461         500, 1000, 2000, 4000,
3462 };
3463
3464 static void wm8962_beep_work(struct work_struct *work)
3465 {
3466         struct wm8962_priv *wm8962 =
3467                 container_of(work, struct wm8962_priv, beep_work);
3468         struct snd_soc_codec *codec = wm8962->codec;
3469         struct snd_soc_dapm_context *dapm = &codec->dapm;
3470         int i;
3471         int reg = 0;
3472         int best = 0;
3473
3474         if (wm8962->beep_rate) {
3475                 for (i = 0; i < ARRAY_SIZE(beep_rates); i++) {
3476                         if (abs(wm8962->beep_rate - beep_rates[i]) <
3477                             abs(wm8962->beep_rate - beep_rates[best]))
3478                                 best = i;
3479                 }
3480
3481                 dev_dbg(codec->dev, "Set beep rate %dHz for requested %dHz\n",
3482                         beep_rates[best], wm8962->beep_rate);
3483
3484                 reg = WM8962_BEEP_ENA | (best << WM8962_BEEP_RATE_SHIFT);
3485
3486                 snd_soc_dapm_enable_pin(dapm, "Beep");
3487         } else {
3488                 dev_dbg(codec->dev, "Disabling beep\n");
3489                 snd_soc_dapm_disable_pin(dapm, "Beep");
3490         }
3491
3492         snd_soc_update_bits(codec, WM8962_BEEP_GENERATOR_1,
3493                             WM8962_BEEP_ENA | WM8962_BEEP_RATE_MASK, reg);
3494
3495         snd_soc_dapm_sync(dapm);
3496 }
3497
3498 /* For usability define a way of injecting beep events for the device -
3499  * many systems will not have a keyboard.
3500  */
3501 static int wm8962_beep_event(struct input_dev *dev, unsigned int type,
3502                              unsigned int code, int hz)
3503 {
3504         struct snd_soc_codec *codec = input_get_drvdata(dev);
3505         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3506
3507         dev_dbg(codec->dev, "Beep event %x %x\n", code, hz);
3508
3509         switch (code) {
3510         case SND_BELL:
3511                 if (hz)
3512                         hz = 1000;
3513         case SND_TONE:
3514                 break;
3515         default:
3516                 return -1;
3517         }
3518
3519         /* Kick the beep from a workqueue */
3520         wm8962->beep_rate = hz;
3521         schedule_work(&wm8962->beep_work);
3522         return 0;
3523 }
3524
3525 static ssize_t wm8962_beep_set(struct device *dev,
3526                                struct device_attribute *attr,
3527                                const char *buf, size_t count)
3528 {
3529         struct wm8962_priv *wm8962 = dev_get_drvdata(dev);
3530         long int time;
3531         int ret;
3532
3533         ret = strict_strtol(buf, 10, &time);
3534         if (ret != 0)
3535                 return ret;
3536
3537         input_event(wm8962->beep, EV_SND, SND_TONE, time);
3538
3539         return count;
3540 }
3541
3542 static DEVICE_ATTR(beep, 0200, NULL, wm8962_beep_set);
3543
3544 static void wm8962_init_beep(struct snd_soc_codec *codec)
3545 {
3546         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3547         int ret;
3548
3549         wm8962->beep = input_allocate_device();
3550         if (!wm8962->beep) {
3551                 dev_err(codec->dev, "Failed to allocate beep device\n");
3552                 return;
3553         }
3554
3555         INIT_WORK(&wm8962->beep_work, wm8962_beep_work);
3556         wm8962->beep_rate = 0;
3557
3558         wm8962->beep->name = "WM8962 Beep Generator";
3559         wm8962->beep->phys = dev_name(codec->dev);
3560         wm8962->beep->id.bustype = BUS_I2C;
3561
3562         wm8962->beep->evbit[0] = BIT_MASK(EV_SND);
3563         wm8962->beep->sndbit[0] = BIT_MASK(SND_BELL) | BIT_MASK(SND_TONE);
3564         wm8962->beep->event = wm8962_beep_event;
3565         wm8962->beep->dev.parent = codec->dev;
3566         input_set_drvdata(wm8962->beep, codec);
3567
3568         ret = input_register_device(wm8962->beep);
3569         if (ret != 0) {
3570                 input_free_device(wm8962->beep);
3571                 wm8962->beep = NULL;
3572                 dev_err(codec->dev, "Failed to register beep device\n");
3573         }
3574
3575         ret = device_create_file(codec->dev, &dev_attr_beep);
3576         if (ret != 0) {
3577                 dev_err(codec->dev, "Failed to create keyclick file: %d\n",
3578                         ret);
3579         }
3580 }
3581
3582 static void wm8962_free_beep(struct snd_soc_codec *codec)
3583 {
3584         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3585
3586         device_remove_file(codec->dev, &dev_attr_beep);
3587         input_unregister_device(wm8962->beep);
3588         cancel_work_sync(&wm8962->beep_work);
3589         wm8962->beep = NULL;
3590
3591         snd_soc_update_bits(codec, WM8962_BEEP_GENERATOR_1, WM8962_BEEP_ENA,0);
3592 }
3593 #else
3594 static void wm8962_init_beep(struct snd_soc_codec *codec)
3595 {
3596 }
3597
3598 static void wm8962_free_beep(struct snd_soc_codec *codec)
3599 {
3600 }
3601 #endif
3602
3603 static void wm8962_set_gpio_mode(struct snd_soc_codec *codec, int gpio)
3604 {
3605         int mask = 0;
3606         int val = 0;
3607
3608         /* Some of the GPIOs are behind MFP configuration and need to
3609          * be put into GPIO mode. */
3610         switch (gpio) {
3611         case 2:
3612                 mask = WM8962_CLKOUT2_SEL_MASK;
3613                 val = 1 << WM8962_CLKOUT2_SEL_SHIFT;
3614                 break;
3615         case 3:
3616                 mask = WM8962_CLKOUT3_SEL_MASK;
3617                 val = 1 << WM8962_CLKOUT3_SEL_SHIFT;
3618                 break;
3619         default:
3620                 break;
3621         }
3622
3623         if (mask)
3624                 snd_soc_update_bits(codec, WM8962_ANALOGUE_CLOCKING1,
3625                                     mask, val);
3626 }
3627
3628 #ifdef CONFIG_GPIOLIB
3629 static inline struct wm8962_priv *gpio_to_wm8962(struct gpio_chip *chip)
3630 {
3631         return container_of(chip, struct wm8962_priv, gpio_chip);
3632 }
3633
3634 static int wm8962_gpio_request(struct gpio_chip *chip, unsigned offset)
3635 {
3636         struct wm8962_priv *wm8962 = gpio_to_wm8962(chip);
3637         struct snd_soc_codec *codec = wm8962->codec;
3638
3639         /* The WM8962 GPIOs aren't linearly numbered.  For simplicity
3640          * we export linear numbers and error out if the unsupported
3641          * ones are requsted.
3642          */
3643         switch (offset + 1) {
3644         case 2:
3645         case 3:
3646         case 5:
3647         case 6:
3648                 break;
3649         default:
3650                 return -EINVAL;
3651         }
3652
3653         wm8962_set_gpio_mode(codec, offset + 1);
3654
3655         return 0;
3656 }
3657
3658 static void wm8962_gpio_set(struct gpio_chip *chip, unsigned offset, int value)
3659 {
3660         struct wm8962_priv *wm8962 = gpio_to_wm8962(chip);
3661         struct snd_soc_codec *codec = wm8962->codec;
3662
3663         snd_soc_update_bits(codec, WM8962_GPIO_BASE + offset,
3664                             WM8962_GP2_LVL, !!value << WM8962_GP2_LVL_SHIFT);
3665 }
3666
3667 static int wm8962_gpio_direction_out(struct gpio_chip *chip,
3668                                      unsigned offset, int value)
3669 {
3670         struct wm8962_priv *wm8962 = gpio_to_wm8962(chip);
3671         struct snd_soc_codec *codec = wm8962->codec;
3672         int val;
3673
3674         /* Force function 1 (logic output) */
3675         val = (1 << WM8962_GP2_FN_SHIFT) | (value << WM8962_GP2_LVL_SHIFT);
3676
3677         return snd_soc_update_bits(codec, WM8962_GPIO_BASE + offset,
3678                                    WM8962_GP2_FN_MASK | WM8962_GP2_LVL, val);
3679 }
3680
3681 static struct gpio_chip wm8962_template_chip = {
3682         .label                  = "wm8962",
3683         .owner                  = THIS_MODULE,
3684         .request                = wm8962_gpio_request,
3685         .direction_output       = wm8962_gpio_direction_out,
3686         .set                    = wm8962_gpio_set,
3687         .can_sleep              = 1,
3688 };
3689
3690 static void wm8962_init_gpio(struct snd_soc_codec *codec)
3691 {
3692         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3693         struct wm8962_pdata *pdata = dev_get_platdata(codec->dev);
3694         int ret;
3695
3696         wm8962->gpio_chip = wm8962_template_chip;
3697         wm8962->gpio_chip.ngpio = WM8962_MAX_GPIO;
3698         wm8962->gpio_chip.dev = codec->dev;
3699
3700         if (pdata && pdata->gpio_base)
3701                 wm8962->gpio_chip.base = pdata->gpio_base;
3702         else
3703                 wm8962->gpio_chip.base = -1;
3704
3705         ret = gpiochip_add(&wm8962->gpio_chip);
3706         if (ret != 0)
3707                 dev_err(codec->dev, "Failed to add GPIOs: %d\n", ret);
3708 }
3709
3710 static void wm8962_free_gpio(struct snd_soc_codec *codec)
3711 {
3712         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3713         int ret;
3714
3715         ret = gpiochip_remove(&wm8962->gpio_chip);
3716         if (ret != 0)
3717                 dev_err(codec->dev, "Failed to remove GPIOs: %d\n", ret);
3718 }
3719 #else
3720 static void wm8962_init_gpio(struct snd_soc_codec *codec)
3721 {
3722 }
3723
3724 static void wm8962_free_gpio(struct snd_soc_codec *codec)
3725 {
3726 }
3727 #endif
3728
3729 static int wm8962_probe(struct snd_soc_codec *codec)
3730 {
3731         int ret;
3732         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3733         struct wm8962_pdata *pdata = dev_get_platdata(codec->dev);
3734         struct i2c_client *i2c = container_of(codec->dev, struct i2c_client,
3735                                               dev);
3736         u16 *reg_cache = codec->reg_cache;
3737         int i, trigger, irq_pol;
3738         bool dmicclk, dmicdat;
3739
3740         wm8962->codec = codec;
3741         INIT_DELAYED_WORK(&wm8962->mic_work, wm8962_mic_work);
3742         init_completion(&wm8962->fll_lock);
3743
3744         codec->cache_sync = 1;
3745         codec->dapm.idle_bias_off = 1;
3746
3747         ret = snd_soc_codec_set_cache_io(codec, 16, 16, SND_SOC_I2C);
3748         if (ret != 0) {
3749                 dev_err(codec->dev, "Failed to set cache I/O: %d\n", ret);
3750                 goto err;
3751         }
3752
3753         for (i = 0; i < ARRAY_SIZE(wm8962->supplies); i++)
3754                 wm8962->supplies[i].supply = wm8962_supply_names[i];
3755
3756         ret = regulator_bulk_get(codec->dev, ARRAY_SIZE(wm8962->supplies),
3757                                  wm8962->supplies);
3758         if (ret != 0) {
3759                 dev_err(codec->dev, "Failed to request supplies: %d\n", ret);
3760                 goto err;
3761         }
3762
3763         wm8962->disable_nb[0].notifier_call = wm8962_regulator_event_0;
3764         wm8962->disable_nb[1].notifier_call = wm8962_regulator_event_1;
3765         wm8962->disable_nb[2].notifier_call = wm8962_regulator_event_2;
3766         wm8962->disable_nb[3].notifier_call = wm8962_regulator_event_3;
3767         wm8962->disable_nb[4].notifier_call = wm8962_regulator_event_4;
3768         wm8962->disable_nb[5].notifier_call = wm8962_regulator_event_5;
3769         wm8962->disable_nb[6].notifier_call = wm8962_regulator_event_6;
3770         wm8962->disable_nb[7].notifier_call = wm8962_regulator_event_7;
3771
3772         /* This should really be moved into the regulator core */
3773         for (i = 0; i < ARRAY_SIZE(wm8962->supplies); i++) {
3774                 ret = regulator_register_notifier(wm8962->supplies[i].consumer,
3775                                                   &wm8962->disable_nb[i]);
3776                 if (ret != 0) {
3777                         dev_err(codec->dev,
3778                                 "Failed to register regulator notifier: %d\n",
3779                                 ret);
3780                 }
3781         }
3782
3783         ret = regulator_bulk_enable(ARRAY_SIZE(wm8962->supplies),
3784                                     wm8962->supplies);
3785         if (ret != 0) {
3786                 dev_err(codec->dev, "Failed to enable supplies: %d\n", ret);
3787                 goto err_get;
3788         }
3789
3790         ret = snd_soc_read(codec, WM8962_SOFTWARE_RESET);
3791         if (ret < 0) {
3792                 dev_err(codec->dev, "Failed to read ID register\n");
3793                 goto err_enable;
3794         }
3795         if (ret != wm8962_reg[WM8962_SOFTWARE_RESET]) {
3796                 dev_err(codec->dev, "Device is not a WM8962, ID %x != %x\n",
3797                         ret, wm8962_reg[WM8962_SOFTWARE_RESET]);
3798                 ret = -EINVAL;
3799                 goto err_enable;
3800         }
3801
3802         ret = snd_soc_read(codec, WM8962_RIGHT_INPUT_VOLUME);
3803         if (ret < 0) {
3804                 dev_err(codec->dev, "Failed to read device revision: %d\n",
3805                         ret);
3806                 goto err_enable;
3807         }
3808
3809         dev_info(codec->dev, "customer id %x revision %c\n",
3810                  (ret & WM8962_CUST_ID_MASK) >> WM8962_CUST_ID_SHIFT,
3811                  ((ret & WM8962_CHIP_REV_MASK) >> WM8962_CHIP_REV_SHIFT)
3812                  + 'A');
3813
3814         ret = wm8962_reset(codec);
3815         if (ret < 0) {
3816                 dev_err(codec->dev, "Failed to issue reset\n");
3817                 goto err_enable;
3818         }
3819
3820         /* SYSCLK defaults to on; make sure it is off so we can safely
3821          * write to registers if the device is declocked.
3822          */
3823         snd_soc_update_bits(codec, WM8962_CLOCKING2, WM8962_SYSCLK_ENA, 0);
3824
3825         regulator_bulk_disable(ARRAY_SIZE(wm8962->supplies), wm8962->supplies);
3826
3827         if (pdata) {
3828                 /* Apply static configuration for GPIOs */
3829                 for (i = 0; i < ARRAY_SIZE(pdata->gpio_init); i++)
3830                         if (pdata->gpio_init[i]) {
3831                                 wm8962_set_gpio_mode(codec, i + 1);
3832                                 snd_soc_write(codec, 0x200 + i,
3833                                               pdata->gpio_init[i] & 0xffff);
3834                         }
3835
3836                 /* Put the speakers into mono mode? */
3837                 if (pdata->spk_mono)
3838                         reg_cache[WM8962_CLASS_D_CONTROL_2]
3839                                 |= WM8962_SPK_MONO;
3840
3841                 /* Micbias setup, detection enable and detection
3842                  * threasholds. */
3843                 if (pdata->mic_cfg)
3844                         snd_soc_update_bits(codec, WM8962_ADDITIONAL_CONTROL_4,
3845                                             WM8962_MICDET_ENA |
3846                                             WM8962_MICDET_THR_MASK |
3847                                             WM8962_MICSHORT_THR_MASK |
3848                                             WM8962_MICBIAS_LVL,
3849                                             pdata->mic_cfg);
3850         }
3851
3852         /* Latch volume update bits */
3853         snd_soc_update_bits(codec, WM8962_LEFT_INPUT_VOLUME,
3854                             WM8962_IN_VU, WM8962_IN_VU);
3855         snd_soc_update_bits(codec, WM8962_RIGHT_INPUT_VOLUME,
3856                             WM8962_IN_VU, WM8962_IN_VU);
3857         snd_soc_update_bits(codec, WM8962_LEFT_ADC_VOLUME,
3858                             WM8962_ADC_VU, WM8962_ADC_VU);
3859         snd_soc_update_bits(codec, WM8962_RIGHT_ADC_VOLUME,
3860                             WM8962_ADC_VU, WM8962_ADC_VU);
3861         snd_soc_update_bits(codec, WM8962_LEFT_DAC_VOLUME,
3862                             WM8962_DAC_VU, WM8962_DAC_VU);
3863         snd_soc_update_bits(codec, WM8962_RIGHT_DAC_VOLUME,
3864                             WM8962_DAC_VU, WM8962_DAC_VU);
3865         snd_soc_update_bits(codec, WM8962_SPKOUTL_VOLUME,
3866                             WM8962_SPKOUT_VU, WM8962_SPKOUT_VU);
3867         snd_soc_update_bits(codec, WM8962_SPKOUTR_VOLUME,
3868                             WM8962_SPKOUT_VU, WM8962_SPKOUT_VU);
3869         snd_soc_update_bits(codec, WM8962_HPOUTL_VOLUME,
3870                             WM8962_HPOUT_VU, WM8962_HPOUT_VU);
3871         snd_soc_update_bits(codec, WM8962_HPOUTR_VOLUME,
3872                             WM8962_HPOUT_VU, WM8962_HPOUT_VU);
3873
3874         wm8962_add_widgets(codec);
3875
3876         /* Save boards having to disable DMIC when not in use */
3877         dmicclk = false;
3878         dmicdat = false;
3879         for (i = 0; i < WM8962_MAX_GPIO; i++) {
3880                 switch (snd_soc_read(codec, WM8962_GPIO_BASE + i)
3881                         & WM8962_GP2_FN_MASK) {
3882                 case WM8962_GPIO_FN_DMICCLK:
3883                         dmicclk = true;
3884                         break;
3885                 case WM8962_GPIO_FN_DMICDAT:
3886                         dmicdat = true;
3887                         break;
3888                 default:
3889                         break;
3890                 }
3891         }
3892         if (!dmicclk || !dmicdat) {
3893                 dev_dbg(codec->dev, "DMIC not in use, disabling\n");
3894                 snd_soc_dapm_nc_pin(&codec->dapm, "DMICDAT");
3895         }
3896         if (dmicclk != dmicdat)
3897                 dev_warn(codec->dev, "DMIC GPIOs partially configured\n");
3898
3899         wm8962_init_beep(codec);
3900         wm8962_init_gpio(codec);
3901
3902         if (i2c->irq) {
3903                 if (pdata && pdata->irq_active_low) {
3904                         trigger = IRQF_TRIGGER_LOW;
3905                         irq_pol = WM8962_IRQ_POL;
3906                 } else {
3907                         trigger = IRQF_TRIGGER_HIGH;
3908                         irq_pol = 0;
3909                 }
3910
3911                 snd_soc_update_bits(codec, WM8962_INTERRUPT_CONTROL,
3912                                     WM8962_IRQ_POL, irq_pol);
3913
3914                 ret = request_threaded_irq(i2c->irq, NULL, wm8962_irq,
3915                                            trigger | IRQF_ONESHOT,
3916                                            "wm8962", codec);
3917                 if (ret != 0) {
3918                         dev_err(codec->dev, "Failed to request IRQ %d: %d\n",
3919                                 i2c->irq, ret);
3920                         /* Non-fatal */
3921                 } else {
3922                         /* Enable some IRQs by default */
3923                         snd_soc_update_bits(codec,
3924                                             WM8962_INTERRUPT_STATUS_2_MASK,
3925                                             WM8962_FLL_LOCK_EINT |
3926                                             WM8962_TEMP_SHUT_EINT |
3927                                             WM8962_FIFOS_ERR_EINT, 0);
3928                 }
3929         }
3930
3931         return 0;
3932
3933 err_enable:
3934         regulator_bulk_disable(ARRAY_SIZE(wm8962->supplies), wm8962->supplies);
3935 err_get:
3936         regulator_bulk_free(ARRAY_SIZE(wm8962->supplies), wm8962->supplies);
3937 err:
3938         return ret;
3939 }
3940
3941 static int wm8962_remove(struct snd_soc_codec *codec)
3942 {
3943         struct wm8962_priv *wm8962 = snd_soc_codec_get_drvdata(codec);
3944         struct i2c_client *i2c = container_of(codec->dev, struct i2c_client,
3945                                               dev);
3946         int i;
3947
3948         if (i2c->irq)
3949                 free_irq(i2c->irq, codec);
3950
3951         cancel_delayed_work_sync(&wm8962->mic_work);
3952
3953         wm8962_free_gpio(codec);
3954         wm8962_free_beep(codec);
3955         for (i = 0; i < ARRAY_SIZE(wm8962->supplies); i++)
3956                 regulator_unregister_notifier(wm8962->supplies[i].consumer,
3957                                               &wm8962->disable_nb[i]);
3958         regulator_bulk_free(ARRAY_SIZE(wm8962->supplies), wm8962->supplies);
3959
3960         return 0;
3961 }
3962
3963 static struct snd_soc_codec_driver soc_codec_dev_wm8962 = {
3964         .probe =        wm8962_probe,
3965         .remove =       wm8962_remove,
3966         .resume =       wm8962_resume,
3967         .set_bias_level = wm8962_set_bias_level,
3968         .reg_cache_size = WM8962_MAX_REGISTER + 1,
3969         .reg_word_size = sizeof(u16),
3970         .reg_cache_default = wm8962_reg,
3971         .volatile_register = wm8962_volatile_register,
3972         .readable_register = wm8962_readable_register,
3973         .set_pll = wm8962_set_fll,
3974 };
3975
3976 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
3977 static __devinit int wm8962_i2c_probe(struct i2c_client *i2c,
3978                                       const struct i2c_device_id *id)
3979 {
3980         struct wm8962_priv *wm8962;
3981         int ret;
3982
3983         wm8962 = kzalloc(sizeof(struct wm8962_priv), GFP_KERNEL);
3984         if (wm8962 == NULL)
3985                 return -ENOMEM;
3986
3987         i2c_set_clientdata(i2c, wm8962);
3988
3989         ret = snd_soc_register_codec(&i2c->dev,
3990                                      &soc_codec_dev_wm8962, &wm8962_dai, 1);
3991         if (ret < 0)
3992                 kfree(wm8962);
3993
3994         return ret;
3995 }
3996
3997 static __devexit int wm8962_i2c_remove(struct i2c_client *client)
3998 {
3999         snd_soc_unregister_codec(&client->dev);
4000         kfree(i2c_get_clientdata(client));
4001         return 0;
4002 }
4003
4004 static const struct i2c_device_id wm8962_i2c_id[] = {
4005         { "wm8962", 0 },
4006         { }
4007 };
4008 MODULE_DEVICE_TABLE(i2c, wm8962_i2c_id);
4009
4010 static struct i2c_driver wm8962_i2c_driver = {
4011         .driver = {
4012                 .name = "wm8962",
4013                 .owner = THIS_MODULE,
4014         },
4015         .probe =    wm8962_i2c_probe,
4016         .remove =   __devexit_p(wm8962_i2c_remove),
4017         .id_table = wm8962_i2c_id,
4018 };
4019 #endif
4020
4021 static int __init wm8962_modinit(void)
4022 {
4023         int ret;
4024 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
4025         ret = i2c_add_driver(&wm8962_i2c_driver);
4026         if (ret != 0) {
4027                 printk(KERN_ERR "Failed to register WM8962 I2C driver: %d\n",
4028                        ret);
4029         }
4030 #endif
4031         return 0;
4032 }
4033 module_init(wm8962_modinit);
4034
4035 static void __exit wm8962_exit(void)
4036 {
4037 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
4038         i2c_del_driver(&wm8962_i2c_driver);
4039 #endif
4040 }
4041 module_exit(wm8962_exit);
4042
4043 MODULE_DESCRIPTION("ASoC WM8962 driver");
4044 MODULE_AUTHOR("Mark Brown <broonie@opensource.wolfsonmicro.com>");
4045 MODULE_LICENSE("GPL");